JP2010049185A - Liquid crystal display apparatus - Google Patents

Liquid crystal display apparatus Download PDF

Info

Publication number
JP2010049185A
JP2010049185A JP2008215475A JP2008215475A JP2010049185A JP 2010049185 A JP2010049185 A JP 2010049185A JP 2008215475 A JP2008215475 A JP 2008215475A JP 2008215475 A JP2008215475 A JP 2008215475A JP 2010049185 A JP2010049185 A JP 2010049185A
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
scanning line
sealing material
shield electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008215475A
Other languages
Japanese (ja)
Other versions
JP5192941B2 (en
Inventor
Kenji Anjo
健二 安生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2008215475A priority Critical patent/JP5192941B2/en
Publication of JP2010049185A publication Critical patent/JP2010049185A/en
Application granted granted Critical
Publication of JP5192941B2 publication Critical patent/JP5192941B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an IPS type liquid crystal display apparatus in which such a phenomenon is prevented that the inside of a counter substrate is electrified due to the gate voltage to be applied to a leader line of a scanning line and that a white void is generated on the periphery of a screen. <P>SOLUTION: The leader line 31 of the scanning line is covered with a shield electrode 107 formed by the same layer as that of a counter electrode 108. The leader line 31 of the scanning line is also formed under a sealing material 20. The shield electrode 107 is extended to the lower part of the sealing material 20 and covers all of leader lines 31 of the scanning line to be formed under the shield electrode 107, so that a shielding effect can be made higher. A loophole pattern 1071 is formed on the shield electrode 107 formed under the sealing material 20, thereby the deterioration in the adhesive strength between the shield electrode 107 and each of an inorganic passivation film 106 for sandwiching the shield electrode and an upper insulating film 109 can be prevented. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は表示装置に係り、特に視野角特性の優れた横電界方式であって、表示領域の周辺においても画面のムラの無い液晶表示装置に関する。   The present invention relates to a display device, and more particularly, to a liquid crystal display device that is a horizontal electric field method with excellent viewing angle characteristics and has no unevenness in the screen even around the display area.

液晶表示装置では画素電極および薄膜トランジスタ(TFT)等がマトリクス状に形成されたTFT基板と、TFT基板に対向して、TFT基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が設置され、TFT基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。   In a liquid crystal display device, there are a TFT substrate in which pixel electrodes and thin film transistors (TFTs) are formed in a matrix, and a counter substrate in which color filters are formed at locations corresponding to the pixel electrodes of the TFT substrate, facing the TFT substrate. The liquid crystal is sandwiched between the TFT substrate and the counter substrate. An image is formed by controlling the light transmittance of the liquid crystal molecules for each pixel.

液晶表示装置はフラットで軽量であることから、色々な分野で用途が広がっている。携帯電話やDSC(Digital Still Camera)等には、小型の液晶表示装置が広く使用されている。携帯電話やDSC等では、液晶表示装置の外形を小さく保ちながら、表示画面は大きくしたいという要求がある。そうすると、表示領域の周辺のいわゆる額縁が小さくなる。このような構成の場合、表示領域の周辺において、額縁部の電位変動等の影響を受け易くなる。   Since liquid crystal display devices are flat and lightweight, they are used in various fields. Small liquid crystal display devices are widely used in mobile phones and DSCs (Digital Still Cameras). In mobile phones, DSCs, and the like, there is a demand to increase the display screen while keeping the outer shape of the liquid crystal display device small. Then, a so-called frame around the display area is reduced. In the case of such a configuration, it is easy to be affected by potential fluctuations in the frame portion around the display area.

一方、液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させるIPS(In Plane Switching)方式が優れた特性を有している。   On the other hand, viewing angle characteristics are a problem in liquid crystal display devices. The viewing angle characteristic is a phenomenon in which luminance changes or chromaticity changes when the screen is viewed from the front and when viewed from an oblique direction. The viewing angle characteristic is excellent in an IPS (In Plane Switching) system in which liquid crystal molecules are operated by a horizontal electric field.

「特許文献1」には、IPS方式の液晶表示装置において、走査線の引出し線からのノイズによって、表示領域の周辺に白抜けが生じないように、走査線の引出し線のテーパ部を絶縁膜を介して導電膜で覆う構成が記載されている。つまり、表示領域に形成された走査線のピッチよりも、走査線と外部回路を接続する端子部のピッチの方が小さい。そして、端子部と表示領域の走査線とを結ぶ、走査線引き出し線は、表示領域と端子部のピッチを調整するために、斜め配線(テーパ)となる。この斜め配線部は、表示領域よりも配線密度が大きくなり、走査信号によるノイズが生じやすいので、「特許文献1」では、この部分を導電膜で覆って、テーパ部からのノイズの影響を低減しようとするものである。導電膜には、画素電極と同じITO(Indium Tin Oxide)が使用される。   In “Patent Document 1”, in an IPS liquid crystal display device, a taper portion of a leader line of a scanning line is formed as an insulating film so that white spots are not generated around the display area due to noise from the leader line of the scanning line. The structure of covering with a conductive film via is described. That is, the pitch of the terminal portion connecting the scanning line and the external circuit is smaller than the pitch of the scanning line formed in the display region. The scanning line lead line connecting the terminal portion and the scanning line of the display region becomes an oblique wiring (taper) in order to adjust the pitch between the display region and the terminal portion. Since this oblique wiring portion has a wiring density larger than that of the display area and noise due to the scanning signal is likely to occur, in “Patent Document 1”, this portion is covered with a conductive film to reduce the influence of noise from the tapered portion. It is something to try. For the conductive film, the same ITO (Indium Tin Oxide) as the pixel electrode is used.

特開2005−275054号公報JP 2005-275054 A

「特許文献1」に記載の構成は、走査線引出し線を画素電極と同じITOで被覆している。走査線引出し線をITOで覆う場合、ITOとシール材との密着性が問題となる。シール材には、一般にはエポキシ樹脂が使用される。シール材は、SiN等の絶縁膜とは接着性が良く、良好なシール性を保つことが出来る。しかし、ITO等の導電膜と直接接した場合のシールの信頼性は不明な点がある。   In the configuration described in “Patent Document 1”, the scanning line lead line is covered with the same ITO as the pixel electrode. When the scanning line lead line is covered with ITO, the adhesion between the ITO and the sealing material becomes a problem. Generally, an epoxy resin is used for the sealing material. The sealing material has good adhesiveness with an insulating film such as SiN and can maintain a good sealing property. However, the reliability of the seal when in direct contact with a conductive film such as ITO is unclear.

「特許文献1」に記載の構成のように、画素電極と同時に形成されるITOによって走査線引出し線を覆う場合は、シール材との関係をどのようにするかによって、信頼性に問題を生ずる。また、周辺ITOをどの領域まで被覆するかは走査線引出し線に対するシールド効果に対して重要な影響を与えるが、「特許文献1」にはこのような問題に対する記載は無い。   When the scanning line lead line is covered with ITO formed simultaneously with the pixel electrode as in the configuration described in “Patent Document 1”, a problem arises in reliability depending on how the relationship with the sealing material is made. . Further, the extent to which the peripheral ITO is covered has an important influence on the shielding effect for the scanning line lead-out line, but "Patent Document 1" does not describe such a problem.

また、「特許文献1」の構成では、走査線引出し線のシールドに用いるITOは画素電極と同じITOを用いるために、表示領域から連続して形成することは出来ず、走査線と走査線引出し部の境界において、走査線引出し線がITOによって覆われていない部分が生ずる。そうすると、このITOに覆われていない部分から走査信号の影響が生ずる。   Further, in the configuration of “Patent Document 1”, the ITO used for the shield of the scanning line lead line is the same ITO as the pixel electrode, and therefore cannot be formed continuously from the display region. At the boundary of the part, a part where the scanning line lead line is not covered with ITO occurs. Then, the influence of the scanning signal is generated from the portion not covered with the ITO.

本発明の課題は、IPS方式の液晶表示装置において、シール材による封止の信頼性を維持したまま、走査信号の影響による表示領域の白抜けを除去することである。   An object of the present invention is to remove white spots in a display area due to an influence of a scanning signal while maintaining reliability of sealing with a sealing material in an IPS liquid crystal display device.

本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。   The present invention overcomes the above problems, and specific means are as follows.

(1)平面状に形成された第1の電極と、前記第1の電極の上に絶縁膜を介して配置された第2の電極と、TFTが形成された画素がマトリクス状に配置された表示領域を有するTFT基板と、前記TFT基板に対向し、カラーフィルタが形成された対向基板との間に液晶層が挟持され、前記液晶層は前記TFT基板と前記対向基板の周辺に形成されたシール材によって封止された液晶表示装置であって、前記TFTの前記表示領域には、走査線が第1の方向に延在して第2の方向に配列し、映像信号線が前記第2の方向に延在して前記第1の方向に配列しており、前記表示領域の外側には走査線と走査線駆動回路を接続する走査線引出し線が形成され、前記走査線引出し線は前記シール材の下にも形成され、前記走査線引出し線の全数を覆って、前記第1の電極と同層で形成されたシールド電極が前記シール材の下まで延在し、かつ、前記シールド電極と前記シール材との間には前記絶縁膜が存在しており、前記シールド電極には、前記第1の電極と同じ電位が印加されることを特徴とする液晶表示装置。   (1) A first electrode formed in a planar shape, a second electrode disposed on the first electrode via an insulating film, and pixels on which TFTs are formed are disposed in a matrix. A liquid crystal layer is sandwiched between a TFT substrate having a display area and a counter substrate facing the TFT substrate and having a color filter formed thereon, and the liquid crystal layer is formed around the TFT substrate and the counter substrate. A liquid crystal display device sealed with a sealing material, wherein scanning lines extend in a first direction and are arranged in a second direction in the display region of the TFT, and video signal lines are arranged in the second direction. A scanning line lead line for connecting a scanning line and a scanning line driving circuit is formed outside the display area, and the scanning line lead line is connected to the first direction. It is also formed under the seal material and covers the total number of the scanning line lead lines. A shield electrode formed in the same layer as the first electrode extends below the seal material, and the insulating film exists between the shield electrode and the seal material, The liquid crystal display device, wherein the same potential as that of the first electrode is applied to the shield electrode.

(2)前記シール材の下に形成された前記シールド電極には、複数の抜きパターンが形成されていることを特徴とする(1)に記載の液晶表示装置。   (2) The liquid crystal display device according to (1), wherein a plurality of punching patterns are formed on the shield electrode formed under the sealing material.

(3)前記シール材の下に形成されたシールド電極の前記複数の抜きパターンの面積の合計は、前記シール材の幅の範囲内において内側よりも外側において大きいことを特徴とする(1)に記載の液晶表示装置。   (3) The total area of the plurality of extraction patterns of the shield electrode formed under the sealing material is larger on the outer side than on the inner side in the range of the width of the sealing material. The liquid crystal display device described.

(4)前記表示領域の外側には、前記映像信号線と映像信号駆動回路とを接続する映像信号線引出し線が形成され、前記シールド電極は、前記映像信号線引出し線を被覆していないことを特徴とする(1)に記載の液晶表示装置。   (4) A video signal line lead line for connecting the video signal line and the video signal drive circuit is formed outside the display area, and the shield electrode does not cover the video signal line lead line. (1) The liquid crystal display device according to (1).

(5)前記第1の電極と、前記シールド電極とは連続した膜であることを特徴とする(1)に記載の液晶表示装置。   (5) The liquid crystal display device according to (1), wherein the first electrode and the shield electrode are a continuous film.

(6)平面状に形成された第1の電極と、前記第1の電極の上に絶縁膜を介して配置された第2の電極と、TFTが形成された画素がマトリクス状に配置された表示領域を有するTFT基板と、前記TFT基板に対向し、カラーフィルタが形成された対向基板との間に液晶層が挟持され、前記液晶層は前記TFT基板と前記対向基板の周辺に形成されたシール材によって封止された液晶表示装置であって、前記TFTの前記表示領域には、走査線が第1の方向に延在して第2の方向に配列し、映像信号線が前記第2の方向に延在して前記第1の方向に配列しており、前記表示領域の外側には走査線と走査線駆動回路を接続する走査線引出し線が形成され、前記走査線引出し線は前記シール材の下にも形成され、前記走査線引出し線の全数を覆って、前記第1の電極と同層で形成されたシールド電極が前記シール材の下まで延在し、かつ、前記シールド電極と前記シール材との間には前記絶縁膜が存在しており、前記シールド電極には、前記第2の電極と同じ電位が印加されることを特徴とする液晶表示装置。   (6) The first electrode formed in a planar shape, the second electrode disposed on the first electrode through an insulating film, and the pixels on which the TFTs are formed are disposed in a matrix. A liquid crystal layer is sandwiched between a TFT substrate having a display area and a counter substrate facing the TFT substrate and having a color filter formed thereon, and the liquid crystal layer is formed around the TFT substrate and the counter substrate. A liquid crystal display device sealed with a sealing material, wherein scanning lines extend in a first direction and are arranged in a second direction in the display region of the TFT, and video signal lines are arranged in the second direction. A scanning line lead line for connecting a scanning line and a scanning line driving circuit is formed outside the display area, and the scanning line lead line is connected to the first direction. It is also formed under the seal material and covers the total number of the scanning line lead lines. A shield electrode formed in the same layer as the first electrode extends below the seal material, and the insulating film exists between the shield electrode and the seal material, The liquid crystal display device, wherein the same potential as that of the second electrode is applied to the shield electrode.

(7)前記シール材の下に形成された前記シールド電極には、複数の抜きパターンが形成されていることを特徴とする(6)に記載の液晶表示装置。   (7) The liquid crystal display device according to (6), wherein a plurality of punching patterns are formed on the shield electrode formed under the sealing material.

(8)前記シール材の下に形成されたシールド電極の前記複数の抜きパターンの面積の合計は、前記シール材の幅の範囲内において内側よりも外側において大きいことを特徴とする(6)に記載の液晶表示装置。   (8) The sum of the areas of the plurality of punched patterns of the shield electrode formed under the sealing material is larger on the outer side than on the inner side in the range of the width of the sealing material. The liquid crystal display device described.

(9)平面状に形成された第1の電極と、前記第1の電極の上に絶縁膜を介して配置された第2の電極と、TFTが形成された画素がマトリクス状に配置された表示領域を有するTFT基板と、前記TFT基板に対向し、カラーフィルタが形成された対向基板との間に液晶層が挟持され、前記液晶層は前記TFT基板と前記対向基板の周辺に形成されたシール材によって封止された液晶表示装置であって、前記TFTの前記表示領域には、走査線が第1の方向に延在して第2の方向に配列し、映像信号線が前記第2の方向に延在して前記第1の方向に配列しており、走査線駆動回路が前記第2の方向で、前記シール材の外側に設置され、前記表示領域の外側には前記走査線と前記走査線駆動回路を接続するための走査線引出し線が前記第2の方向に延在し、前記走査線引出し線は前記シール材の下にも形成され、前記走査線引出し線の全数を覆って、前記第1の電極と同層で形成されたシールド電極が前記シール材の下まで延在し、かつ、前記シールド電極と前記シール材との間には前記絶縁膜が存在しており、前記シールド電極には、前記第1の電極と同じ電位が印加されることを特徴とする液晶表示装置。   (9) The first electrode formed in a planar shape, the second electrode disposed on the first electrode via an insulating film, and the pixels on which the TFTs are formed are disposed in a matrix. A liquid crystal layer is sandwiched between a TFT substrate having a display area and a counter substrate facing the TFT substrate and having a color filter formed thereon, and the liquid crystal layer is formed around the TFT substrate and the counter substrate. A liquid crystal display device sealed with a sealing material, wherein scanning lines extend in a first direction and are arranged in a second direction in the display region of the TFT, and video signal lines are arranged in the second direction. The scanning line driving circuit is installed outside the sealing material in the second direction, and the scanning line and the scanning line are arranged outside the display area. A scanning line lead line for connecting the scanning line driving circuit is the second line. The scanning line lead lines are also formed under the seal material, and a shield electrode formed in the same layer as the first electrode covers the total number of the scanning line lead lines. The insulating film is present between the shield electrode and the seal material, and the same potential as that of the first electrode is applied to the shield electrode. A liquid crystal display device.

(10)前記シール材の下に形成された前記シールド電極には、複数の抜きパターンが形成されていることを特徴とする(9)に記載の液晶表示装置。   (10) The liquid crystal display device according to (9), wherein a plurality of punching patterns are formed on the shield electrode formed under the sealing material.

(11)前記シール材の下に形成されたシールド電極の前記複数の抜きパターンの面積の合計は、前記シール材の幅の範囲内において内側よりも外側において大きいことを特徴とする(9)に記載の液晶表示装置。   (11) The sum of the areas of the plurality of extraction patterns of the shield electrode formed under the sealing material is larger on the outer side than on the inner side in the range of the width of the sealing material. The liquid crystal display device described.

(12)平面状に形成された第1の電極と、前記第1の電極の上に絶縁膜を介して配置された第2の電極と、TFTが形成された画素がマトリクス状に配置された表示領域を有するTFT基板と、前記TFT基板に対向し、カラーフィルタが形成された対向基板との間に液晶層が挟持され、前記液晶層は前記TFT基板と前記対向基板の周辺に形成されたシール材によって封止された液晶表示装置であって、前記TFTの前記表示領域には、走査線が第1の方向に延在して第2の方向に配列し、映像信号線が前記第2の方向に延在して前記第1の方向に配列しており、走査線駆動回路が前記第2の方向で、前記シール材の外側に設置され、前記表示領域の外側には前記走査線と前記走査線駆動回路を接続するために、走査線引出し線が前記第2の方向に延在し、前記走査線引出し線は前記シール材の下にも形成され、
前記走査線引出し線の全数を覆って、前記第1の電極と同層で形成されたシールド電極が前記シール材の下まで延在し、かつ、前記シールド電極と前記シール材との間には前記絶縁膜が存在しており、前記シールド電極には、前記第2の電極と同じ電位が印加されることを特徴とする液晶表示装置。
(12) The first electrode formed in a planar shape, the second electrode disposed on the first electrode through an insulating film, and the pixels on which the TFTs are formed are disposed in a matrix. A liquid crystal layer is sandwiched between a TFT substrate having a display area and a counter substrate facing the TFT substrate and having a color filter formed thereon, and the liquid crystal layer is formed around the TFT substrate and the counter substrate. A liquid crystal display device sealed with a sealing material, wherein scanning lines extend in a first direction and are arranged in a second direction in the display region of the TFT, and video signal lines are arranged in the second direction. The scanning line driving circuit is installed outside the sealing material in the second direction, and the scanning line and the scanning line are arranged outside the display area. In order to connect the scanning line driving circuit, a scanning line lead line is connected to the first line. Extend in a direction of said scanning line lead lines also formed below the sealing material,
Covering the total number of the scanning line lead lines, a shield electrode formed in the same layer as the first electrode extends under the seal material, and between the shield electrode and the seal material The liquid crystal display device, wherein the insulating film is present, and the same potential as that of the second electrode is applied to the shield electrode.

(13)前記シール材の下に形成された前記シールド電極には、複数の抜きパターンが形成されていることを特徴とする(12)に記載の液晶表示装置。   (13) The liquid crystal display device according to (12), wherein a plurality of punching patterns are formed on the shield electrode formed under the sealing material.

(14)前記シール材の下に形成されたシールド電極の前記複数の抜きパターンの面積の合計は、前記シール材の幅の範囲内において内側よりも外側において大きいことを特徴とする(12)に記載の液晶表示装置。   (14) The sum of the areas of the plurality of extraction patterns of the shield electrode formed under the sealing material is larger on the outer side than on the inner side in the range of the width of the sealing material. The liquid crystal display device described.

本発明によれば、ゲート電圧を走査線に供給する走査線引出し線を全て、コモン電圧が印加されたシールド電極で被覆するので、ゲート電圧による対向基板の帯電を防止することが出来、対抗基板の帯電に起因して、表示領域周辺に発生する白抜き現象を防止することが出来る。   According to the present invention, since all the scanning line lead lines for supplying the gate voltage to the scanning lines are covered with the shield electrode to which the common voltage is applied, the counter substrate can be prevented from being charged by the gate voltage. It is possible to prevent the whitening phenomenon that occurs around the display area due to the charging of.

また、本発明では、シールド電極をシール材の下まで延在させるので、走査線引出し線に印加されるゲート電圧の影響をより確実に防止することが出来る。さらに、本発明では、シールド電極とシール材との間に絶縁膜を設置するので、シール材部分のシール効果の低下を防止することが出来る。   Further, in the present invention, since the shield electrode extends below the seal material, the influence of the gate voltage applied to the scanning line lead-out line can be more reliably prevented. Furthermore, in this invention, since an insulating film is installed between a shield electrode and a sealing material, the fall of the sealing effect of a sealing material part can be prevented.

さらにシールド電極がシール材とオーバーラップする部分では、シールド電極に抜きパターンを設け、シールド電極とそれをサンドイッチする絶縁膜との接着性を向上することによってシール部の信頼性を向上することが出来る。   Furthermore, in the portion where the shield electrode overlaps with the seal material, the reliability of the seal portion can be improved by providing a punching pattern in the shield electrode and improving the adhesion between the shield electrode and the insulating film sandwiching it. .

以下の実施例により本発明の内容を詳細に説明する。   The contents of the present invention will be described in detail by the following examples.

図1は本発明を用いた、携帯電話等に使用される液晶表示装置の平面図である。図1において、TFT基板100上に対向基板200が設置されている。TFT基板100と対向基板200の間に液晶層が挟持されている。TFT基板100と対向基板200とは額縁部に形成されたシール材20によって接着している。   FIG. 1 is a plan view of a liquid crystal display device used in a mobile phone or the like using the present invention. In FIG. 1, a counter substrate 200 is installed on the TFT substrate 100. A liquid crystal layer is sandwiched between the TFT substrate 100 and the counter substrate 200. The TFT substrate 100 and the counter substrate 200 are bonded together by a sealing material 20 formed on the frame portion.

図1の端子部150とは反対側の一部シール材を形成してない部分は液晶の封入孔21となり、この部分から液晶が封入される。液晶を封入後、封入孔21は封着材22によって封着される。TFT基板100は対向基板200よりも大きく形成されており、TFT基板100が対向基板200よりも大きくなっている部分には、液晶表示装置に電源、映像信号、走査信号等を供給するための端子部150が形成されている。   A portion on the side opposite to the terminal portion 150 in FIG. 1 where a part of the sealing material is not formed becomes a liquid crystal sealing hole 21, and the liquid crystal is sealed from this portion. After the liquid crystal is sealed, the sealing hole 21 is sealed with a sealing material 22. The TFT substrate 100 is formed larger than the counter substrate 200, and a terminal for supplying power, a video signal, a scanning signal, etc. to the liquid crystal display device in a portion where the TFT substrate 100 is larger than the counter substrate 200. A portion 150 is formed.

また、端子部150には、走査線、映像信号線等を駆動するためのICドライバ50が設置されている。ICドライバ50は3つの領域に分かれており、中央には映像信号駆動回路52が設置され、両脇には走査信号駆動回路51が設置されている。   The terminal unit 150 is provided with an IC driver 50 for driving scanning lines, video signal lines, and the like. The IC driver 50 is divided into three regions, a video signal driving circuit 52 is installed at the center, and a scanning signal driving circuit 51 is installed on both sides.

図1の表示領域10において、横方向には図示しない走査線が延在し、縦方向に配列している。また、縦方向には図示しない映像信号線が延在し、横方向に配列している。走査線は走査線引出し線31によって、ICドライバ50の走査信号駆動回路51と接続している。図1において、表示領域10を液晶表示装置の中央に配置するために、走査線引出し線31は表示領域10両側に配置され、このために、ICドライバ50には、走査信号駆動回路51が両脇に設置されている。一方映像信号線とICドライバ50を接続する映像信号線引出し線41は画面下側に集められている。映像信号線引出し線41はICドライバ50の中央部に配置されている映像信号駆動回路52と接続する。   In the display area 10 of FIG. 1, scanning lines (not shown) extend in the horizontal direction and are arranged in the vertical direction. In addition, video signal lines (not shown) extend in the vertical direction and are arranged in the horizontal direction. The scanning line is connected to the scanning signal driving circuit 51 of the IC driver 50 by the scanning line lead line 31. In FIG. 1, in order to arrange the display area 10 in the center of the liquid crystal display device, the scanning line lead lines 31 are arranged on both sides of the display area 10, and for this reason, the IC driver 50 includes both scanning signal driving circuits 51. It is set aside. On the other hand, the video signal line lead line 41 connecting the video signal line and the IC driver 50 is collected on the lower side of the screen. The video signal line lead line 41 is connected to a video signal drive circuit 52 disposed at the center of the IC driver 50.

走査信号はTFTをONあるいはOFFするためのゲート電圧を供給するので、電圧が高い。したがって、走査信号は、映像信号等に比べて、液晶表示装置の内部でのノイズの原因になりやすい。特に、走査線引出し線31が存在する画面周辺は、後で説明するように、走査信号の影響を受けやすい。その結果、画面周辺において、図1の点線で示すような領域に白抜け11が生ずる。白抜け11の部分はコントラストが劣化した状態である。   Since the scanning signal supplies a gate voltage for turning on or off the TFT, the voltage is high. Therefore, the scanning signal is likely to cause noise inside the liquid crystal display device as compared with the video signal or the like. In particular, the periphery of the screen where the scanning line lead line 31 exists is easily affected by the scanning signal, as will be described later. As a result, white spots 11 are generated in a region shown by a dotted line in FIG. 1 around the screen. The portion of white spots 11 is in a state where the contrast has deteriorated.

図2はこのような白抜けが生じないようにした本発明の構成を示す断面図である。図2に示す液晶表示装置は、IPS方式の液晶表示装置である。図4は同様な液晶表示装置のTFT基板の平面図である。図2は右側から表示領域10の一部を構成する画素部Aと、コモン配線60とシールド電極107あるいは対向電極108を接続するコモン配線接続部Bと、走査線引出し線31部Cに分かれている。なお、図4に示すように、対向電極108とシールド電極107は連続膜として形成されるので、シールド電極107にコモン電圧を供給すると、対向電極108にも同時にコモン電圧が供給される。   FIG. 2 is a cross-sectional view showing the configuration of the present invention in which such white spots are not generated. The liquid crystal display device shown in FIG. 2 is an IPS liquid crystal display device. FIG. 4 is a plan view of a TFT substrate of a similar liquid crystal display device. 2 is divided into a pixel portion A constituting a part of the display area 10 from the right side, a common wiring connecting portion B connecting the common wiring 60 and the shield electrode 107 or the counter electrode 108, and a scanning line lead line 31 portion C. Yes. As shown in FIG. 4, since the counter electrode 108 and the shield electrode 107 are formed as a continuous film, when the common voltage is supplied to the shield electrode 107, the common voltage is also supplied to the counter electrode 108 at the same time.

まず、図2の画素部の構成について説明する。図2において、ガラスで形成されるTFT基板100の上に、ゲート電極101が形成されている。ゲート電極101は走査線30と同層で形成されている。ゲート電極101はAl合金の上にMo合金が積層されている。   First, the configuration of the pixel portion in FIG. 2 will be described. In FIG. 2, a gate electrode 101 is formed on a TFT substrate 100 made of glass. The gate electrode 101 is formed in the same layer as the scanning line 30. As for the gate electrode 101, Mo alloy is laminated | stacked on Al alloy.

ゲート電極101を覆ってゲート絶縁膜102がSiNによって形成されている。ゲート絶縁膜102の上に、ゲート電極101と対向する位置に半導体層103がa−Si膜によって形成されている。a−Si膜はプラズマCVDによって形成される。a−Si膜はTFTのチャネル部を形成するが、チャネル部を挟んでa−Si膜上にドレイン電極104とソース電極105が形成される。なお、a−Si膜とドレイン電極104あるいはソース電極105との間には図示しないn+Si層が形成される。半導体層103とドレイン電極104あるいはソース電極105とのオーミックコンタクトを取るためである。   A gate insulating film 102 is formed of SiN so as to cover the gate electrode 101. A semiconductor layer 103 is formed of an a-Si film on the gate insulating film 102 at a position facing the gate electrode 101. The a-Si film is formed by plasma CVD. The a-Si film forms the channel portion of the TFT, and the drain electrode 104 and the source electrode 105 are formed on the a-Si film with the channel portion interposed therebetween. Note that an n + Si layer (not shown) is formed between the a-Si film and the drain electrode 104 or the source electrode 105. This is to make an ohmic contact between the semiconductor layer 103 and the drain electrode 104 or the source electrode 105.

ドレイン電極104は映像信号線40が兼用し、ソース電極105は画素電極110と接続される。ドレイン電極104もソース電極105も同層で同時に形成される。本実施例では、ドレイン電極104あるいはソース電極105はMo合金で形成される。ドレイン電極104あるいはソース電極105の電気抵抗を下げたい場合は、例えば、Al合金をMo合金でサンドイッチした電極構造が用いられる。   The drain electrode 104 is also used as the video signal line 40, and the source electrode 105 is connected to the pixel electrode 110. The drain electrode 104 and the source electrode 105 are simultaneously formed in the same layer. In this embodiment, the drain electrode 104 or the source electrode 105 is made of a Mo alloy. In order to lower the electrical resistance of the drain electrode 104 or the source electrode 105, for example, an electrode structure in which an Al alloy is sandwiched between Mo alloys is used.

TFTを覆って無機パッシベーション膜106がSiNによって形成される。無機パッシベーション膜106はTFTの、特にチャネル部を不純物から保護する。無機パッシベーション膜106の上には有機パッシベーション膜が形成される場合もあるが、本実施例では無機パッシベーション膜106のみである。   An inorganic passivation film 106 is formed of SiN so as to cover the TFT. The inorganic passivation film 106 protects the TFT, particularly the channel portion, from impurities. Although an organic passivation film may be formed on the inorganic passivation film 106, only the inorganic passivation film 106 is used in this embodiment.

無機パッシベーション膜106の上には対向電極108が形成される。対向電極108は透明導電膜であるITO(Indium Tin Oxide)を表示領域10全体にスパッタリングすることによって形成される。すなわち、対向電極108は面状に形成される。対向電極108を全面にスパッタリングによって形成した後、画素電極110とソース電極105を導通するためのスルーホール部だけは対向電極108をエッチングによって除去する。なお、このとき、後で述べるシールド電極107を同時に形成する。   A counter electrode 108 is formed on the inorganic passivation film 106. The counter electrode 108 is formed by sputtering ITO (Indium Tin Oxide), which is a transparent conductive film, over the entire display region 10. That is, the counter electrode 108 is formed in a planar shape. After the counter electrode 108 is formed on the entire surface by sputtering, only the through hole portion for conducting the pixel electrode 110 and the source electrode 105 is removed by etching. At this time, a shield electrode 107 described later is formed at the same time.

対向電極108を覆って上部絶縁膜109がSiNによって形成される。上部絶縁膜109が形成された後、エッチングによってスルーホールを形成する。この上部絶縁膜109をレジストにして無機パッシベーション膜106をエッチングして第1スルーホールTH1を形成する。その後、上部絶縁膜109および第1スルーホールTH1を覆って画素電極110となるITOをスパッタリングによって形成する。スパッタリングしたITOをパターニングして画素電極110を形成する。画素電極110となるITOは第1スルーホールTH1、第2スルーホールTH2、第3スルーホールTH3にも同時に被着され、同時にパターニングされ、第2スルーホールTH2および第2スルーホールTH3においては、接続電極111となる。第1スルーホールTH1において、TFTから延在してきたソース電極105と画素電極110が導通し、映像信号が画素電極110に供給されることになる。   An upper insulating film 109 is formed of SiN so as to cover the counter electrode 108. After the upper insulating film 109 is formed, a through hole is formed by etching. Using the upper insulating film 109 as a resist, the inorganic passivation film 106 is etched to form the first through hole TH1. Thereafter, an ITO film that covers the upper insulating film 109 and the first through hole TH1 and becomes the pixel electrode 110 is formed by sputtering. The pixel electrode 110 is formed by patterning the sputtered ITO. The ITO that becomes the pixel electrode 110 is simultaneously deposited on the first through hole TH1, the second through hole TH2, and the third through hole TH3, and is patterned at the same time, and the second through hole TH2 and the second through hole TH3 are connected. The electrode 111 is formed. In the first through hole TH1, the source electrode 105 extending from the TFT and the pixel electrode 110 are brought into conduction, and the video signal is supplied to the pixel electrode 110.

図3に画素電極110の1例を示す。画素電極110は、両端が閉じた櫛歯状の電極である。櫛歯と櫛歯の間にスリット112が形成されている。画素電極110の下方には、図示しない平面状の対向電極108が形成されている。画素電極110に映像信号が印加されていると、スリット112を通して対向電極108との間に生ずる電気力線によって液晶分子301が回転する。これによって液晶層300を通過する光を制御して画像を形成する。   FIG. 3 shows an example of the pixel electrode 110. The pixel electrode 110 is a comb-like electrode with both ends closed. A slit 112 is formed between the comb teeth. A planar counter electrode 108 (not shown) is formed below the pixel electrode 110. When a video signal is applied to the pixel electrode 110, the liquid crystal molecules 301 are rotated by electric lines of force generated between the counter electrode 108 through the slit 112. As a result, light passing through the liquid crystal layer 300 is controlled to form an image.

図2の画素部はこの様子を断面図として説明したものである。櫛歯状の電極と櫛歯状の電極の間はスリット112となっている。対向電極108にはコモン電圧が印加され、画素電極110には映像信号による電圧が印加される。画素電極110に電圧が印加されると図2に示すように、電気力線が発生して液晶分子301を電気力線の方向に回転させてバックライトからの光の透過を制御する。画素毎にバックライトからの透過が制御されるので、画像が形成されることになる。なお、画素電極110の上には液晶分子301を配向させるための配向膜113が形成されている。   The pixel portion in FIG. 2 explains this state as a cross-sectional view. A slit 112 is formed between the comb-shaped electrode and the comb-shaped electrode. A common voltage is applied to the counter electrode 108, and a voltage based on a video signal is applied to the pixel electrode 110. When a voltage is applied to the pixel electrode 110, as shown in FIG. 2, electric lines of force are generated, and the liquid crystal molecules 301 are rotated in the direction of the electric lines of force to control the transmission of light from the backlight. Since transmission from the backlight is controlled for each pixel, an image is formed. Note that an alignment film 113 for aligning the liquid crystal molecules 301 is formed on the pixel electrode 110.

図2において、液晶層300を挟んで対向基板200が設置されている。対向基板200の内側には、カラーフィルタ201が形成されている。カラーフィルタ201は画素毎に、赤、緑、青のカラーフィルタ201が形成されており、カラー画像が形成される。カラーフィルタ201とカラーフィルタ201の間にはブラックマトリクス202が形成され、画像のコントラストを向上させている。ただし、図2は表示領域10周辺の断面図なので、カラーフィルタ201は1色分のみ記載され、大部分は、遮光膜としてのブラックマトリクス202によって覆われている。   In FIG. 2, the counter substrate 200 is installed with the liquid crystal layer 300 interposed therebetween. A color filter 201 is formed inside the counter substrate 200. The color filter 201 is formed with red, green, and blue color filters 201 for each pixel, and a color image is formed. A black matrix 202 is formed between the color filters 201 to improve the contrast of the image. However, since FIG. 2 is a cross-sectional view around the display area 10, only one color filter 201 is described, and most of the color filter 201 is covered with a black matrix 202 as a light shielding film.

カラーフィルタ201およびブラックマトリクス202を覆ってオーバーコート膜203が形成されている。カラーフィルタ201およびブラックマトリクス202の表面は凹凸となっているために、オーバーコート膜203によって表面を平らにしている。オーバーコート膜203の上には、液晶分子301を配向させるための配向膜113が形成されている。なお、図2はIPSであるから、対向電極108はTFT基板100側に形成されており、対向基板200側には形成されていない。   An overcoat film 203 is formed to cover the color filter 201 and the black matrix 202. Since the surface of the color filter 201 and the black matrix 202 is uneven, the surface is flattened by the overcoat film 203. An alignment film 113 for aligning the liquid crystal molecules 301 is formed on the overcoat film 203. 2 is IPS, the counter electrode 108 is formed on the TFT substrate 100 side, and is not formed on the counter substrate 200 side.

図2に示すように、IPSでは、対向基板200の内側には導電膜が形成されていない。そうすると、対向基板200の電位が不安定になる。また、外部からの電磁ノイズが液晶層300に侵入し、画像に対して影響を与える。このような問題を除去するために、対向基板200の外側に表面導電膜210が形成される。表面導電膜210は、透明導電膜であるITOをスパッタリングすることによって形成される。   As shown in FIG. 2, in IPS, a conductive film is not formed inside the counter substrate 200. Then, the potential of the counter substrate 200 becomes unstable. Further, external electromagnetic noise enters the liquid crystal layer 300 and affects the image. In order to eliminate such a problem, a surface conductive film 210 is formed outside the counter substrate 200. The surface conductive film 210 is formed by sputtering ITO, which is a transparent conductive film.

このように、液晶表示装置の外部からの電磁ノイズ等に対しては表面導電膜210によってシールドすることが出来るが、液晶表示装置の内部で発生する、ゲート電圧等の影響による液晶表示装置内部の帯電については、表面導電膜210によっては対策することは出来ない。このような問題は以下に説明する本発明の構成によって対策する。   In this manner, electromagnetic noise from the outside of the liquid crystal display device can be shielded by the surface conductive film 210, but the liquid crystal display device has an internal effect due to the influence of the gate voltage and the like generated inside the liquid crystal display device. Regarding the charging, the surface conductive film 210 cannot take measures. Such a problem is countered by the configuration of the present invention described below.

対向電極108にはコモン配線60からコモン電圧が印加される。コモン配線60は走査線30あるいはゲート電極101と同層で形成される。図2における対向電極108と走査線引出し線31を覆うシールド電極107とは図4に示すように、連続膜として形成されている。したがって、図2に示すように、コモン配線60とシールド電極107を接続すると、同時に、コモン配線60と対向電極108を接続することになる。   A common voltage is applied to the counter electrode 108 from the common wiring 60. The common wiring 60 is formed in the same layer as the scanning line 30 or the gate electrode 101. The counter electrode 108 and the shield electrode 107 covering the scanning line lead line 31 in FIG. 2 are formed as a continuous film as shown in FIG. Therefore, as shown in FIG. 2, when the common wiring 60 and the shield electrode 107 are connected, the common wiring 60 and the counter electrode 108 are simultaneously connected.

コモン配線60とシールド電極107との接続は、次のとおりである。上部絶縁膜109、無機パッシベーション膜106、ゲート絶縁膜102にスルーホールを形成してコモン配線60の一部を露出させる。一方、上部絶縁膜109にスルーホールを形成してシールド電極107の一部を露出させる。そして、画素電極110を形成するためのITO膜をスパッタリングするときに同時にITOを被着し、このITO膜を画素電極110と同時にパターニングすることによって接続電極111を形成し、シールド電極107と対向電極108を接続する。   The connection between the common wiring 60 and the shield electrode 107 is as follows. Through holes are formed in the upper insulating film 109, the inorganic passivation film 106, and the gate insulating film 102 to expose a part of the common wiring 60. On the other hand, a through hole is formed in the upper insulating film 109 to expose a part of the shield electrode 107. When the ITO film for forming the pixel electrode 110 is sputtered, ITO is deposited at the same time, and this ITO film is patterned simultaneously with the pixel electrode 110 to form the connection electrode 111, and the shield electrode 107 and the counter electrode 108 is connected.

図2において、走査線引出し線部Cは、本発明の特徴を示す部分である。図2の走査線引出し線31は2層構造となっている。特に小型の液晶表示装置では、表示領域10周辺の額縁部を狭くしたいという要求が強い。走査線引出し線31は表示領域10の外側の額縁部に配置される。走査線引出し線31を同一層に配置する場合は、各走査線引出し線31の間隔を取る必要があり、額縁部を小さくするには限界がある。   In FIG. 2, a scanning line lead-out line part C is a part showing the characteristics of the present invention. The scanning line lead line 31 in FIG. 2 has a two-layer structure. In particular, in a small liquid crystal display device, there is a strong demand for narrowing the frame portion around the display area 10. The scanning line lead line 31 is disposed on the outer frame portion of the display area 10. When the scanning line lead lines 31 are arranged in the same layer, the scanning line lead lines 31 need to be spaced from each other, and there is a limit to reducing the frame portion.

図2の走査線引出し線31領域では、走査線引出し線31を第1走査線引出し線311と第2走査線引出し線312の2層に分けて配置することによって走査線引出し線31の占めるスペースを小さくしている。図2において、第1走査線引出し線311は走査線30あるいはゲート電極101と同層で形成され、第2走査線引出し線312は映像信号線40あるいはソース電極105と同層で形成される。なお、走査線30と第2走査線引出し線312とは、図2には図示されていないスルーホールによって接続される。   In the scanning line lead line 31 region of FIG. 2, the scanning line lead line 31 is divided into two layers of a first scanning line lead line 311 and a second scanning line lead line 312, thereby occupying the space occupied by the scanning line lead line 31. Is made smaller. In FIG. 2, the first scanning line lead line 311 is formed in the same layer as the scanning line 30 or the gate electrode 101, and the second scanning line lead line 312 is formed in the same layer as the video signal line 40 or the source electrode 105. Note that the scanning line 30 and the second scanning line lead line 312 are connected by a through hole not shown in FIG.

第1走査線引出し線311と第2走査線引出し線312との間にはゲート絶縁膜102が存在しているので、平面的には、第1走査線引出し線311と第2走査線引出し線312とは隙間無く配置することも出来、重ねて配置することも出来る。したがって、額縁領域を狭くすることが出来る。   Since the gate insulating film 102 exists between the first scan line lead line 311 and the second scan line lead line 312, the first scan line lead line 311 and the second scan line lead line are planar. 312 can be arranged without a gap, and can be arranged in an overlapping manner. Therefore, the frame area can be narrowed.

走査線30および走査線引出し線31には、TFTをON、OFFさせる比較的電圧の高い、ゲート電圧が印加される。特に、走査線引出し線31がシールド電極107等で覆われていない場合は、ゲート電圧の影響によって対向電極108の一部が帯電する。特に、対向基板200に形成されているブラックマトリクス202が絶縁物である樹脂等で形成されていると、このブラックマトリクス202が帯電し易い。対向基板200が帯電すると、この影響が液晶層300に及び、映像信号に対するノイズとなって、画面周辺に白抜けが生ずる。   The scanning line 30 and the scanning line lead-out line 31 are applied with a relatively high gate voltage that turns the TFT on and off. In particular, when the scanning line lead line 31 is not covered with the shield electrode 107 or the like, a part of the counter electrode 108 is charged by the influence of the gate voltage. In particular, when the black matrix 202 formed on the counter substrate 200 is formed of an insulating resin or the like, the black matrix 202 is easily charged. When the counter substrate 200 is charged, this influence is applied to the liquid crystal layer 300 and becomes noise with respect to the video signal, and white spots occur around the screen.

本発明は、対向電極108と同時に形成されたシールド電極107をシール材20の下まで延在させ、走査線引出し線31を全て被覆することによって、ゲート電圧の影響が対向基板200に及ぶことを防止している。なお、シールド電極107は対向電極108と同じITO膜によって形成されている。また、第2走査線引出し線312とシールド電極107との間にはSiNで形成された無機パッシベーション膜106が存在している。   According to the present invention, the influence of the gate voltage reaches the counter substrate 200 by extending the shield electrode 107 formed simultaneously with the counter electrode 108 to the bottom of the seal material 20 and covering all of the scanning line lead lines 31. It is preventing. The shield electrode 107 is formed of the same ITO film as the counter electrode 108. Further, an inorganic passivation film 106 made of SiN exists between the second scanning line lead line 312 and the shield electrode 107.

シールド電極107は上部絶縁膜109によって被覆されている。したがって、シール材20とシールド電極107を構成するITOとは直接接触していない。したがって、シール材20は、絶縁物である上部絶縁膜109と接触することになり、シール部の信頼性は高い。   The shield electrode 107 is covered with an upper insulating film 109. Therefore, the sealing material 20 and the ITO constituting the shield electrode 107 are not in direct contact. Therefore, the sealing material 20 comes into contact with the upper insulating film 109 that is an insulator, and the reliability of the sealing portion is high.

ただし、平面的に見て、シール材20の広範囲にわたってシールド電極が形成されるので、この部分に絶縁物ではないITOが存在することによってシール部の信頼性が低下する可能性もある。そこで、本実施例においては、シール材とオーバーラップする部分のシールド電極に抜きパターン1071を形成し、シール部において、シールド電極と無機パッシベーション膜106および上部絶縁膜109との接着性を向上させている。   However, since the shield electrode is formed over a wide range of the sealing material 20 in a plan view, there is a possibility that the reliability of the seal portion is lowered due to the presence of ITO which is not an insulator in this portion. Therefore, in this embodiment, the pattern 1071 is formed in the shield electrode that overlaps the seal material, and the adhesion between the shield electrode and the inorganic passivation film 106 and the upper insulating film 109 is improved in the seal portion. Yes.

抜きパターン1071の平面形状は例えば、図5に示すようなパンターンとすることが出来る。図5において、シール部20とシールド電極107がオーバーラップした部分には、正方形の抜きパターン1071が形成されている。抜きパターンが形成された部分では、無機パッシベーション膜106と上部絶縁膜109が直接接することになり、シール部全体としては信頼性が向上する。抜きパターン1071が形成された部分では、平面的に見て、厳密には下部電極引出し線が覆われていないことになるが、電界のシールド効果としては十分である。   The planar shape of the extraction pattern 1071 can be a pan turn as shown in FIG. 5, for example. In FIG. 5, a square punching pattern 1071 is formed in a portion where the seal portion 20 and the shield electrode 107 overlap. In the portion where the extraction pattern is formed, the inorganic passivation film 106 and the upper insulating film 109 are in direct contact with each other, and the reliability of the entire seal portion is improved. Strictly speaking, in the portion where the extraction pattern 1071 is formed, the lower electrode lead line is not covered, but this is sufficient as an electric field shielding effect.

図5に示す抜きパターン1071は図5のような正方形に限る必要は無い。図6はシール材20とシールド電極1071がオーバーラップした部分に形成されることが出来る種々のパターンの例である。図6において、図6(A)は縦スリット状の抜きパターン1071であり、図6(b)は横スリット状の抜きパターン1071である。また、図6(c)は鍵形のパターン1071であり、図6(d)はジグザグ状のパターン1071である。このようなパターンはシールド電極107とシール材20のオーバーラップ形状に合わせて選択することが出来る。   The extraction pattern 1071 shown in FIG. 5 is not necessarily limited to a square as shown in FIG. FIG. 6 shows examples of various patterns that can be formed in the overlapping portion of the sealing material 20 and the shield electrode 1071. 6A is a vertical slit-shaped extraction pattern 1071, and FIG. 6B is a horizontal slit-shaped extraction pattern 1071. FIG. 6C shows a key-shaped pattern 1071, and FIG. 6D shows a zigzag pattern 1071. Such a pattern can be selected in accordance with the overlap shape of the shield electrode 107 and the sealing material 20.

図2において、シールド電極107の外側にはコモン配線60が延在している。コモン配線60には基準電圧が印加されるで、シールドの必要はない。したがって、コモン配線60の上側にはシールド電極は存在していない。なお、コモン配線はゲート電極と同層で形成され、図2には図示しない他の部分において、他のコモン配線と導通している。   In FIG. 2, the common wiring 60 extends outside the shield electrode 107. Since the reference voltage is applied to the common wiring 60, there is no need for shielding. Therefore, no shield electrode exists above the common wiring 60. Note that the common wiring is formed in the same layer as the gate electrode, and is electrically connected to other common wiring in other portions not shown in FIG.

図4は本発明による液晶表示装置のTFT基板100の平面図である。図4において、TFT基板100は、シール材20まで記載されている。シール材20は一点鎖線によって示されている。図4の下側には、図示しない端子部150が形成されている。図4において、表示領域10には、走査線30が横方向に延在し、縦方向に配列している。また、映像信号線40が縦方向に延在し、横方向に配列している。走査線30は表示領域10の両側に存在する走査線引出し線31と接続する。また、映像信号線40は、表示領域10の下側に存在する映像信号線引出し線41と接続している。   FIG. 4 is a plan view of the TFT substrate 100 of the liquid crystal display device according to the present invention. In FIG. 4, the TFT substrate 100 is illustrated up to the sealing material 20. The sealing material 20 is indicated by a one-dot chain line. A terminal portion 150 (not shown) is formed on the lower side of FIG. In FIG. 4, scanning lines 30 extend in the horizontal direction and are arranged in the vertical direction in the display area 10. The video signal lines 40 extend in the vertical direction and are arranged in the horizontal direction. The scanning lines 30 are connected to scanning line lead lines 31 existing on both sides of the display area 10. In addition, the video signal line 40 is connected to a video signal line lead line 41 existing below the display area 10.

表示領域10の両側に存在する走査線引出し線31は表示領域10の下方に延在して、ICドライバ50の走査信号駆動回路51に接続する。表示領域10の下側に存在する映像信号線引出し線41は表示領域10のさらに下側に存在する映像信号駆動回路52と接続する。図4において、走査線引出し線31は、平面的には互いに隙間なく存在している。図2で説明したように、走査線引出し線31は2層構造となっており、絶縁膜によって相互に絶縁されているので、このような配置が可能になる。   The scanning line lead lines 31 existing on both sides of the display area 10 extend below the display area 10 and are connected to the scanning signal driving circuit 51 of the IC driver 50. The video signal line lead line 41 existing below the display area 10 is connected to a video signal driving circuit 52 existing further below the display area 10. In FIG. 4, the scanning line lead lines 31 are present without any gap in plan view. As described with reference to FIG. 2, the scanning line lead lines 31 have a two-layer structure and are insulated from each other by an insulating film, so that such an arrangement is possible.

図4において、表示領域10の左側には、コモン配線60が延在し、コモン配線60は第2スルーホールTH2および第3スルーホールTH3を介してシールド電極107、および、シールド電極107と連続膜として形成されている対向電極108と接続している。表示領域10全体は対向電極108によって覆われており、表示領域10の両側に存在する走査線引出し線31はシールド電極107によって覆われている。対向電極108とシールド電極107は連続膜で形成されており、この様子をハッチングによって示している。したがって、シール材20の内側においては、走査線30および走査線引出し線31は全てITOで形成された対向電極108あるいはシールド電極107によって覆われている。シールド電極107は走査線引出し線31を覆っているが、映像信号線引出し線41は覆っていない。映像信号は電圧が低く、対向基板200を帯電させる可能性は小さいからである。場合によっては、シールド電極107が映像信号線引出し線41を覆うと、映像信号線引出し線41間の容量が増加して映像信号の処理速度に悪影響を及ぼす可能性がある。   In FIG. 4, a common line 60 extends on the left side of the display region 10, and the common line 60 is connected to the shield electrode 107 through the second through hole TH2 and the third through hole TH3, and the shield electrode 107 and the continuous film. Is connected to the counter electrode 108 formed as follows. The entire display area 10 is covered with the counter electrode 108, and the scanning line lead lines 31 existing on both sides of the display area 10 are covered with the shield electrode 107. The counter electrode 108 and the shield electrode 107 are formed of a continuous film, and this state is indicated by hatching. Therefore, inside the sealing material 20, the scanning line 30 and the scanning line lead line 31 are all covered with the counter electrode 108 or the shield electrode 107 made of ITO. The shield electrode 107 covers the scanning line lead line 31, but does not cover the video signal line lead line 41. This is because the video signal has a low voltage and the possibility of charging the counter substrate 200 is small. In some cases, when the shield electrode 107 covers the video signal line lead line 41, the capacity between the video signal line lead lines 41 may increase, and the processing speed of the video signal may be adversely affected.

シールド電極107はシール材20と平面的にはオーバーラップしている。また、走査線引出し線31も額縁を狭くするためにシール材20とオーバーラップしている。シール材20とオーバーラップしている部分のシールド電極107には、図5等に示すような抜きパターンが形成されているが、図4では図を複雑化しないために省略されている。   The shield electrode 107 overlaps the sealing material 20 in a plan view. Further, the scanning line lead line 31 also overlaps with the sealing material 20 in order to narrow the frame. A portion of the shield electrode 107 that overlaps the sealing material 20 has a blanking pattern as shown in FIG. 5 and the like, but is omitted in FIG. 4 in order not to complicate the drawing.

図4において、シール材20とオーバーラップしている走査線引出し線31は全てシールド電極107によって覆われている。これによって、走査電圧の影響によって対向基板上のブラックマトリクス202等が帯電することを防止することが出来る。したがって、画面周辺における白抜きの現象が生ずることはない。   In FIG. 4, all the scanning line lead lines 31 overlapping the sealing material 20 are covered with the shield electrode 107. This can prevent the black matrix 202 and the like on the counter substrate from being charged due to the influence of the scanning voltage. Therefore, the white phenomenon around the screen does not occur.

図4において、表示領域10の端子部15と反対側の領域には、左側の走査線引出し線31によって走査線30に走査電圧が供給され、表示領域10の端子部150側の領域には右側の走査線引出し線31によって走査線30に走査電圧が供給される。   In FIG. 4, a scanning voltage is supplied to the scanning line 30 by the left scanning line lead-out line 31 in the area on the opposite side of the terminal area 15 of the display area 10, and the area on the terminal area 150 side of the display area 10 is on the right side. A scanning voltage is supplied to the scanning line 30 by the scanning line lead line 31.

図4において、コモン配線60は映像信号線引出し線41と走査線引出し線31の間に形成されているが、走査線引出し線31の外側にもコモン配線60が延在している。コモン配線60の抵抗を下げ、コモン配線における電圧降下を防止するためである。   In FIG. 4, the common wiring 60 is formed between the video signal line 41 and the scanning line 31, but the common wiring 60 also extends outside the scanning line 31. This is to reduce the resistance of the common wiring 60 and prevent a voltage drop in the common wiring.

走査線引出し線31の外側に形成されたコモン配線60は、端子部150と反対側に延在し、表示領域10を囲むように、形成される。また、図4の端子部150と反対側において、シールド電極107もこのコモン配線60を覆うように形成されている。   The common wiring 60 formed outside the scanning line lead line 31 extends to the opposite side of the terminal portion 150 and is formed so as to surround the display area 10. Further, on the side opposite to the terminal portion 150 in FIG. 4, the shield electrode 107 is also formed so as to cover the common wiring 60.

また、端子部150と反対側の辺においても、シールド電極107もコモン電極60もシール材20とオーバーラップして形成されている。ただし、シール材20は端子部の反対側の辺の一部において、開放部が形成されており、この部分が液晶の封入孔21となる。なお、封入孔21が形成された部分においても、シールド電極107およびコモン配線60は連続して形成されている。   Further, the shield electrode 107 and the common electrode 60 are also formed so as to overlap the sealing material 20 on the side opposite to the terminal portion 150. However, the sealing material 20 has an open portion in a part of the side opposite to the terminal portion, and this portion becomes the liquid crystal sealing hole 21. Note that the shield electrode 107 and the common wiring 60 are continuously formed even in the portion where the sealing hole 21 is formed.

以上のように、本実施例によれば、シール材20の内側および、シール材20とオーバーラップした部分において、走査線引出し線31は全てシールド電極107によって覆われているので、ゲート電圧によって対向基板200の内側に形成されたブラックマトリクス202等が帯電するという問題は回避することが出来る。また、平面で形成された対向電極108と連続してシールド電極107を形成するので、シールド電極107と表示領域10に形成された対向電極108とを切れ目無く接続することが出来る。したがって、走査線引出し線31は実質的に完全にシールド電極によって覆われるので、優れたシールド効果を奏する。   As described above, according to the present embodiment, the scanning line lead lines 31 are all covered with the shield electrode 107 inside the sealing material 20 and in a portion overlapping with the sealing material 20, so that they are opposed by the gate voltage. The problem that the black matrix 202 or the like formed inside the substrate 200 is charged can be avoided. Further, since the shield electrode 107 is formed continuously with the counter electrode 108 formed in a plane, the shield electrode 107 and the counter electrode 108 formed in the display region 10 can be connected without a break. Accordingly, since the scanning line lead line 31 is substantially completely covered by the shield electrode, an excellent shielding effect can be obtained.

さらに本実施例によれば、ITOで形成されるシールド電極107とシール材20が直接接することはなく、シール材20は、絶縁膜とのみ接触するので、シール部の信頼性を低下させることが無い。また、シール材20とオーバーラップした部分におけるシールド電極107には抜きパターン1071が形成されているので、シールド電極107と上部絶縁膜109あるいは無機パッシベーション膜106との接着力の問題が生ずることを回避することが出来る。   Furthermore, according to the present embodiment, the shield electrode 107 made of ITO and the sealing material 20 are not in direct contact with each other, and the sealing material 20 is in contact with only the insulating film, so that the reliability of the seal portion can be lowered. No. In addition, since the extraction pattern 1071 is formed in the shield electrode 107 in the portion overlapping with the sealing material 20, it is possible to avoid the problem of the adhesive force between the shield electrode 107 and the upper insulating film 109 or the inorganic passivation film 106. I can do it.

図7は本発明に対する比較例である。図7は図2と同様、図1に示す液晶表示装置の周辺の断面図である。図7の構成は、図2の構成と、シールド電極107を除いて同一である。図7において、シールド電極107はシール材20とオーバーラップしておらず、シール材20の内側とシールド電極の端部との間は、走査線引出し線31が無機パッシベーション膜106および上部絶縁膜109を介して対向基板200に向かい合っている領域dが存在する。したがって、この領域dにおけるゲート電位の影響によって対向基板200の内側が帯電する。そうすると、対向基板200内側の帯電の影響が液晶層300に及び、画面周辺に図1に示すような白抜けが生ずる。   FIG. 7 is a comparative example for the present invention. 7 is a cross-sectional view of the periphery of the liquid crystal display device shown in FIG. 1, similar to FIG. The configuration in FIG. 7 is the same as the configuration in FIG. 2 except for the shield electrode 107. In FIG. 7, the shield electrode 107 does not overlap with the sealing material 20, and the scanning line lead line 31 extends between the inorganic passivation film 106 and the upper insulating film 109 between the inside of the sealing material 20 and the end of the shield electrode. There is a region d facing the counter substrate 200 via Therefore, the inside of the counter substrate 200 is charged by the influence of the gate potential in the region d. Then, the effect of charging inside the counter substrate 200 affects the liquid crystal layer 300, and white spots as shown in FIG. 1 occur around the screen.

図8は、比較例におけるTFT基板100の平面図である。図8は、シールド電極107の範囲を除いて図4と同一である。図8において、TFT基板100の周辺にはシール材20が形成されている。シール材は一点鎖線で示されている。表示領域10の両側には走査線引出し線31が設置されている。シールド電極107は、シール材20の内側と表示領域10の端部を全て覆うのではなく、一部のみ覆っている。すなわち、シール材20の内側において、走査線引出し線31が覆われていない領域dが存在する。そうするとこの領域dにおける走査線引出し線31に印加されるゲート電圧によって対向基板200の内側が帯電する。そうすると、図7の説明で述べたように、表示領域10周辺に白抜けが生ずる。   FIG. 8 is a plan view of the TFT substrate 100 in the comparative example. FIG. 8 is the same as FIG. 4 except for the range of the shield electrode 107. In FIG. 8, a sealing material 20 is formed around the TFT substrate 100. The sealing material is indicated by a one-dot chain line. Scan line lead lines 31 are provided on both sides of the display area 10. The shield electrode 107 does not cover the entire inside of the sealing material 20 and the end of the display area 10 but covers only a part thereof. That is, a region d where the scanning line lead line 31 is not covered exists inside the sealant 20. Then, the inside of the counter substrate 200 is charged by the gate voltage applied to the scanning line lead line 31 in this region d. Then, as described in the description of FIG. 7, white spots occur around the display area 10.

このように、対向電極108と同層で、走査線引出し線31上にシールド電極107を設置しても、シールド電極107をシール材20とオーバーラップさせる範囲までに延在させ、走査線引出し線31を実質的に全て覆う構成としないと白抜けに対して十分な効果を上げることが出来ない。   As described above, even if the shield electrode 107 is provided on the scanning line lead line 31 in the same layer as the counter electrode 108, the shield electrode 107 extends to the range where it overlaps with the sealing material 20, and the scanning line lead line is formed. If substantially 31 is not covered, a sufficient effect against white spots cannot be obtained.

実施例1におけるIPS方式の液晶表示装置では、無機パッシベーション膜106上に平面状の対向電極108を形成し、その上に上部絶縁膜109を形成し、その上に櫛歯状の画素電極110を形成している。実施例1の液晶表示装置の電極配置とは逆に、無機パッシベーション膜106上に平面状の画素電極110を形成し、上部絶縁膜109を挟んで櫛歯状の対向電極108を形成してもよい。図9にこの例を示す。この場合の対向電極108の形状は、図3の櫛歯電極と同様の形状でよい。   In the IPS liquid crystal display device according to the first embodiment, the planar counter electrode 108 is formed on the inorganic passivation film 106, the upper insulating film 109 is formed thereon, and the comb-like pixel electrode 110 is formed thereon. Forming. Contrary to the electrode arrangement of the liquid crystal display device of Embodiment 1, a planar pixel electrode 110 may be formed on the inorganic passivation film 106 and a comb-like counter electrode 108 may be formed with the upper insulating film 109 interposed therebetween. Good. FIG. 9 shows this example. In this case, the shape of the counter electrode 108 may be the same as that of the comb electrode of FIG.

図9において、画素部においては、無機パッシベーション膜106の上に平面状の画素電極110が形成される。平面状の画素電極110の上には上部絶縁膜109が形成され、上部絶縁膜109の上に櫛歯状の対向電極108が形成される。走査線引出し線31を覆うシールド電極107は、画素電極110の形成と同時にITO膜によって形成される。シールド電極107は、画素電極110と同時に形成されるが、シールド電極107には、コモン配線60から第2スルーホールTH2および第3スルーホールTH3を通してコモン電位が供給される。したがって、実施例2においては、画素電極110を構成するITO膜とシールド電極107を構成するITO膜とは連続膜とはなっていない。   In FIG. 9, a planar pixel electrode 110 is formed on the inorganic passivation film 106 in the pixel portion. An upper insulating film 109 is formed on the planar pixel electrode 110, and a comb-like counter electrode 108 is formed on the upper insulating film 109. The shield electrode 107 covering the scanning line lead line 31 is formed of an ITO film simultaneously with the formation of the pixel electrode 110. The shield electrode 107 is formed at the same time as the pixel electrode 110. The shield electrode 107 is supplied with a common potential from the common wiring 60 through the second through hole TH2 and the third through hole TH3. Therefore, in Example 2, the ITO film constituting the pixel electrode 110 and the ITO film constituting the shield electrode 107 are not continuous films.

図9のような構成は次のようなプロセスによって形成することが出来る。無機パッシベーション膜106までの形成は図2に示す実施例1と同様である。無機パッシベーション膜106を形成したあと、画素電極110とTFTのソース電極105を接続するための第1スルーホールTH1を形成する。その後、ITOをスパッタリングする。被着されたITO膜をパターニングすることによって、画素電極110、スルーホール部のコンタクトおよびシールド電極107を形成する。この場合画素電極110とシールド電極107とは連続膜とはなっていない。   The configuration shown in FIG. 9 can be formed by the following process. The formation up to the inorganic passivation film 106 is the same as in Example 1 shown in FIG. After the inorganic passivation film 106 is formed, a first through hole TH1 for connecting the pixel electrode 110 and the source electrode 105 of the TFT is formed. Thereafter, ITO is sputtered. By patterning the deposited ITO film, the pixel electrode 110, the through-hole contact and the shield electrode 107 are formed. In this case, the pixel electrode 110 and the shield electrode 107 are not continuous films.

その後、上部絶縁膜109をSiNによって形成する。次に、実施例1と同様に、第2スルーホールTH2および第3スルーホールTH3を形成する。その後、対向電極108となるITOをスパッタリングによって被着する。このITOをパターニングすることによって、櫛歯状の対向電極108およびスルーホールのコンタクトを形成する。スルーホールのうち、TFTのソース電極105と画素電極110を接続する第1スルーホールTH1のみが実施例1の図2と異なる。   Thereafter, the upper insulating film 109 is formed of SiN. Next, as in the first embodiment, the second through hole TH2 and the third through hole TH3 are formed. Thereafter, ITO to be the counter electrode 108 is deposited by sputtering. By patterning this ITO, comb-shaped counter electrodes 108 and through-hole contacts are formed. Of the through holes, only the first through hole TH1 that connects the source electrode 105 of the TFT and the pixel electrode 110 is different from that of FIG.

シールド電極107が平面的に見て、シール材20の下にまで形成されていることは実施例1と同様である。また、シールド電極107にコモン電圧が印加されることも実施例1と同様である。したがって、平面状の画素電極110が下側に配置され、その上に絶縁膜を介して対向電極108が櫛歯状に形成されたタイプのIPS方式の液晶表示装置においても、実施例1と同様の効果を得ることが出来る。   As in the first embodiment, the shield electrode 107 is formed up to the bottom of the sealing material 20 in plan view. The common voltage is applied to the shield electrode 107 as in the first embodiment. Accordingly, the IPS liquid crystal display device of the type in which the planar pixel electrode 110 is disposed on the lower side and the counter electrode 108 is formed in a comb shape via the insulating film is the same as in the first embodiment. The effect of can be obtained.

シールド電極107がシール材20とオーバーラップする部分においては、シールド電極107に抜きパターン1071が形成され、これによってシールド電極107をサンドイッチしている上部絶縁膜109および、無機パッシベーション膜106と、シールド電極107との接着力を向上させていることは実施例1と同様である。   In the portion where the shield electrode 107 overlaps with the seal material 20, a blanking pattern 1071 is formed on the shield electrode 107, whereby the upper insulating film 109 sandwiching the shield electrode 107, the inorganic passivation film 106, and the shield electrode It is the same as that of Example 1 that the adhesive strength with 107 is improved.

なお、走査線引出し線31の外側にコモン配線60が形成され、このコモン配線60は、端子部150が形成された辺とは反対側の辺の方向に伸び、表示領域10を囲むように形成され、さらに、このコモン配線60はシールド電極107によって覆われることは実施例1の図4において説明したのと同様である。   A common wiring 60 is formed outside the scanning line lead line 31. The common wiring 60 extends in the direction of the side opposite to the side where the terminal portion 150 is formed, and is formed so as to surround the display region 10. Further, the common wiring 60 is covered with the shield electrode 107 as in the case described with reference to FIG.

実施例1および実施例2において、シールド電極107がシール材20とオーバーラップしている部分においては、シールド電極107と上部絶縁膜109および無機パッシベーション膜106との接着力向上にために、抜きパターン1071が形成されている。   In Example 1 and Example 2, in the part where the shield electrode 107 overlaps with the sealing material 20, a punching pattern is used to improve the adhesion between the shield electrode 107, the upper insulating film 109, and the inorganic passivation film 106. 1071 is formed.

抜きパターン1071の面積は、走査線引出し線31からの走査電圧の影響を無くす観点からは小さいほうが良い。一方、シールド電極107と上部絶縁膜109および無機パッシベーション膜106との接着力向上にためには面積は大きい方が良い。   The area of the extraction pattern 1071 is preferably small from the viewpoint of eliminating the influence of the scanning voltage from the scanning line lead line 31. On the other hand, in order to improve the adhesive force between the shield electrode 107, the upper insulating film 109, and the inorganic passivation film 106, a larger area is better.

本実施例では、このようなジレンマを解決するために、シールド電極107がシール部20とオーバーラップしている部分において、抜きパターン1071の面積を、表示領域10側で小さく、外側において大きくしている。本実施例における抜きパターン1071の例を図10に示す。   In this embodiment, in order to solve such a dilemma, in the portion where the shield electrode 107 overlaps with the seal portion 20, the area of the extraction pattern 1071 is decreased on the display region 10 side and increased on the outer side. Yes. An example of the blank pattern 1071 in this embodiment is shown in FIG.

図10において、一点鎖線がシール材20であり、斜線部がシールド電極107である。シール材20とシールド電極107とがオーバーラップした部分に抜きパターン1071が形成されている。抜きパターン1071は3角形の形状であり、右側の表示領域側では面積が小さくなっている。すなわち、表示領域により近い部分では、抜きパターン1071の面積を小さくし、シールド効果をより向上させている。一方、走査線引出し線31の外側に形成されたコモン配線60とオーバーラップする部分においては、抜きパターンの面積が大きいので、シールド電極107と上部絶縁膜109および無機パッシベーション膜106との接着の信頼性が優れている。このように、本実施例によれば、シールド電極107によるシールド効果とシールド電極107とその上下に形成されている絶縁膜との接着力向上という問題を同時に解決することが出来る。   In FIG. 10, the alternate long and short dash line is the seal material 20, and the shaded portion is the shield electrode 107. A punching pattern 1071 is formed in a portion where the sealing material 20 and the shield electrode 107 overlap. The blank pattern 1071 has a triangular shape and has a small area on the right display area side. That is, in the portion closer to the display area, the area of the blank pattern 1071 is reduced, and the shielding effect is further improved. On the other hand, in the portion overlapping the common wiring 60 formed outside the scanning line lead-out line 31, the area of the extraction pattern is large, so that the reliability of adhesion between the shield electrode 107, the upper insulating film 109, and the inorganic passivation film 106 is increased. The property is excellent. As described above, according to the present embodiment, it is possible to simultaneously solve the problem of the shielding effect by the shield electrode 107 and the improvement of the adhesion between the shield electrode 107 and the insulating films formed above and below it.

図10においては、抜きパターン1071は3角形であるとして説明したが、同様の効果を得ることが出来れば3角形に限る必要は無い。図11は他の例である。図11において、台形の抜きパターン1071を形成し、台形の大きさを外側ほど大きくすることによって、図10で説明したシールド効果と接着力の問題を同時に解決している。   In FIG. 10, the blank pattern 1071 is described as being a triangle, but it is not necessary to limit to a triangle as long as the same effect can be obtained. FIG. 11 shows another example. In FIG. 11, a trapezoidal punching pattern 1071 is formed, and the size of the trapezoid is increased toward the outside, thereby simultaneously solving the problems of the shielding effect and the adhesive force described in FIG.

図10および図11の例を言葉を変えて言うと、シール材20の下に形成されているシールド電極107の抜きパターン1071は複数形成されており、シール材20の幅方向に、内側と外側とに分けた場合、複数の抜きパターンの合計の面積は、シール材20の幅方向の外側のほうが内側よりも大きいということになる。   In other words, the example of FIG. 10 and FIG. 11 has a plurality of extraction patterns 1071 of the shield electrode 107 formed under the sealing material 20, and the inner side and the outer side in the width direction of the sealing material 20. In other words, the total area of the plurality of punch patterns is larger on the outer side in the width direction of the sealing material 20 than on the inner side.

図10および図11は本実施例における抜きパターン1071の例であり、抜きパターンが他の形状であっても、シール材の幅方向の内側よりも外側において、抜きパターン1071の面積の合計を大きくすることによって本実施例の効果を実現することが出来る。   FIGS. 10 and 11 show examples of the punch pattern 1071 in this embodiment. Even if the punch pattern has another shape, the total area of the punch pattern 1071 is increased outside the inner side in the width direction of the sealing material. By doing so, the effect of the present embodiment can be realized.

本発明が適用される液晶表示装置の平面図である。It is a top view of the liquid crystal display device with which this invention is applied. 本発明による液晶表示装置の断面図である。1 is a cross-sectional view of a liquid crystal display device according to the present invention. 図2の画素電極の平面図である。FIG. 3 is a plan view of the pixel electrode of FIG. 2. 本発明による液晶表示装置のTFT基板の平面図である。It is a top view of the TFT substrate of the liquid crystal display device by this invention. シールド電極の抜きパターンの例である。It is an example of the extraction pattern of a shield electrode. シールド電極の抜きパターンの他の例である。It is another example of the extraction pattern of a shield electrode. 比較例の液晶表示装置の断面図である。It is sectional drawing of the liquid crystal display device of a comparative example. 比較例の液晶表示装置のTFT基板の平面図である。It is a top view of the TFT substrate of the liquid crystal display device of a comparative example. 実施例2の液晶表示装置の断面図である。6 is a cross-sectional view of a liquid crystal display device of Example 2. FIG. 実施例3のシールド電極抜きパターンの例である。It is an example of the shield electrode extraction pattern of Example 3. 実施例3のシールド電極抜きパターンの他の例である。It is another example of the shield electrode extraction pattern of Example 3.

符号の説明Explanation of symbols

10…表示領域、 11…白抜け、 20…シール材、 21…封入孔、 22…封着材、 30…走査線、 31…走査線引出し線、 40…映像信号線、 41…映像信号線引出し線、 50…ICドライバ、51…走査信号駆動回路、52…映像信号駆動回路、 60…コモン配線、 100…TFT基板、 101…ゲート電極、 102…ゲート電絶縁膜、 103…半導体層、 104…ソース電極、 105…ドレイン電極、 106…無機パッシベーション膜、 107…シールド電極、 108…対向電極、 109…上部絶縁膜、 110…画素電極、 111…接続電極、 112…スリット、 113…配向膜、 150…端子部、 200…対向基板、 201…カラーフィルタ、 202…ブラックマトリクス、 203…オーバーコート膜、 210…表面導電膜、 300…液晶層、 301…液晶分子、311…第1走査線引出し線、312…第2走査線引出し線、1071…シールド電極抜きパターン、 TH1…第1スルーホール、 TH2…第2スルーホール、 TH3…第3スルーホール。   DESCRIPTION OF SYMBOLS 10 ... Display area, 11 ... Blank, 20 ... Sealing material, 21 ... Sealing hole, 22 ... Sealing material, 30 ... Scan line, 31 ... Scan line lead line, 40 ... Video signal line, 41 ... Video signal line lead 50 ... IC driver 51 ... Scanning signal drive circuit 52 ... Video signal drive circuit 60 ... Common wiring 100 ... TFT substrate 101 ... Gate electrode 102 ... Gate electrical insulating film 103 ... Semiconductor layer 104 ... Source electrode 105 ... Drain electrode 106 ... Inorganic passivation film 107 ... Shield electrode 108 ... Counter electrode 109 ... Upper insulating film 110 ... Pixel electrode 111 ... Connecting electrode 112 ... Slit 113 ... Alignment film 150 ... Terminal part 200 ... Counter substrate 201 ... Color filter 202 ... Black matrix 203 ... Over Coat film, 210 ... surface conductive film, 300 ... liquid crystal layer, 301 ... liquid crystal molecule, 311 ... first scanning line lead line, 312 ... second scanning line lead line, 1071 ... shield electrode extraction pattern, TH1 ... first through hole TH2 ... second through hole, TH3 ... third through hole.

Claims (14)

平面状に形成された第1の電極と、前記第1の電極の上に絶縁膜を介して配置された第2の電極と、TFTが形成された画素がマトリクス状に配置された表示領域を有するTFT基板と、前記TFT基板に対向し、カラーフィルタが形成された対向基板との間に液晶層が挟持され、前記液晶層は前記TFT基板と前記対向基板の周辺に形成されたシール材によって封止された液晶表示装置であって、
前記TFTの前記表示領域には、走査線が第1の方向に延在して第2の方向に配列し、映像信号線が前記第2の方向に延在して前記第1の方向に配列しており、
前記表示領域の外側には走査線と走査線駆動回路を接続する走査線引出し線が形成され、
前記走査線引出し線は前記シール材の下にも形成され、
前記走査線引出し線の全数を覆って、前記第1の電極と同層で形成されたシールド電極が前記シール材の下まで延在し、かつ、前記シールド電極と前記シール材との間には前記絶縁膜が存在しており、
前記シールド電極には、前記第1の電極と同じ電位が印加されることを特徴とする液晶表示装置。
A display region in which a first electrode formed in a planar shape, a second electrode disposed on the first electrode via an insulating film, and pixels in which TFTs are formed are disposed in a matrix A liquid crystal layer is sandwiched between a TFT substrate having the TFT substrate and a counter substrate facing the TFT substrate and having a color filter formed thereon, and the liquid crystal layer is formed by a sealing material formed around the TFT substrate and the counter substrate. A sealed liquid crystal display device,
In the display area of the TFT, scanning lines extend in the first direction and are arranged in the second direction, and video signal lines extend in the second direction and are arranged in the first direction. And
A scanning line lead line connecting the scanning line and the scanning line driving circuit is formed outside the display area,
The scanning line lead line is also formed under the sealing material,
Covering the total number of the scanning line lead lines, a shield electrode formed in the same layer as the first electrode extends under the seal material, and between the shield electrode and the seal material The insulating film is present;
The liquid crystal display device, wherein the same potential as that of the first electrode is applied to the shield electrode.
前記シール材の下に形成された前記シールド電極には、複数の抜きパターンが形成されていることを特徴とする請求項1に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein a plurality of punching patterns are formed on the shield electrode formed under the sealing material. 前記シール材の下に形成されたシールド電極の前記複数の抜きパターンの面積の合計は、前記シール材の幅の範囲内において、内側よりも外側において大きいことを特徴とする請求項1に記載の液晶表示装置。   2. The total area of the plurality of punching patterns of the shield electrode formed under the sealing material is larger on the outer side than on the inner side in the range of the width of the sealing material. Liquid crystal display device. 前記表示領域の外側には、前記映像信号線と映像信号駆動回路とを接続する映像信号線引出し線が形成され、前記シールド電極は、前記映像信号線引出し線を被覆していないことを特徴とする請求項1に記載の液晶表示装置。   A video signal line lead line connecting the video signal line and the video signal drive circuit is formed outside the display area, and the shield electrode does not cover the video signal line lead line. The liquid crystal display device according to claim 1. 前記第1の電極と、前記シールド電極とは連続した膜であることを特徴とする請求項1に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the first electrode and the shield electrode are a continuous film. 平面状に形成された第1の電極と、前記第1の電極の上に絶縁膜を介して配置された第2の電極と、TFTが形成された画素がマトリクス状に配置された表示領域を有するTFT基板と、前記TFT基板に対向し、カラーフィルタが形成された対向基板との間に液晶層が挟持され、前記液晶層は前記TFT基板と前記対向基板の周辺に形成されたシール材によって封止された液晶表示装置であって、
前記TFTの前記表示領域には、走査線が第1の方向に延在して第2の方向に配列し、映像信号線が前記第2の方向に延在して前記第1の方向に配列しており、
前記表示領域の外側には走査線と走査線駆動回路を接続する走査線引出し線が形成され、
前記走査線引出し線は前記シール材の下にも形成され、
前記走査線引出し線の全数を覆って、前記第1の電極と同層で形成されたシールド電極が前記シール材の下まで延在し、かつ、前記シールド電極と前記シール材との間には前記絶縁膜が存在しており、
前記シールド電極には、前記第2の電極と同じ電位が印加されることを特徴とする液晶表示装置。
A display region in which a first electrode formed in a planar shape, a second electrode disposed on the first electrode via an insulating film, and pixels in which TFTs are formed are disposed in a matrix A liquid crystal layer is sandwiched between a TFT substrate having the TFT substrate and a counter substrate facing the TFT substrate and having a color filter formed thereon, and the liquid crystal layer is formed by a sealing material formed around the TFT substrate and the counter substrate. A sealed liquid crystal display device,
In the display area of the TFT, scanning lines extend in the first direction and are arranged in the second direction, and video signal lines extend in the second direction and are arranged in the first direction. And
A scanning line lead line connecting the scanning line and the scanning line driving circuit is formed outside the display area,
The scanning line lead line is also formed under the sealing material,
Covering the total number of the scanning line lead lines, a shield electrode formed in the same layer as the first electrode extends under the seal material, and between the shield electrode and the seal material The insulating film is present;
The liquid crystal display device, wherein the same potential as that of the second electrode is applied to the shield electrode.
前記シール材の下に形成された前記シールド電極には、複数の抜きパターンが形成されていることを特徴とする請求項6に記載の液晶表示装置。   The liquid crystal display device according to claim 6, wherein a plurality of punching patterns are formed on the shield electrode formed under the sealing material. 前記シール材の下に形成されたシールド電極の前記複数の抜きパターンの面積の合計は、前記シール材の幅の範囲内において内側よりも外側において大きいことを特徴とする請求項6に記載の液晶表示装置。   7. The liquid crystal according to claim 6, wherein a total area of the plurality of punching patterns of the shield electrode formed under the sealing material is larger on the outer side than on the inner side in the range of the width of the sealing material. Display device. 平面状に形成された第1の電極と、前記第1の電極の上に絶縁膜を介して配置された第2の電極と、TFTが形成された画素がマトリクス状に配置された表示領域を有するTFT基板と、前記TFT基板に対向し、カラーフィルタが形成された対向基板との間に液晶層が挟持され、前記液晶層は前記TFT基板と前記対向基板の周辺に形成されたシール材によって封止された液晶表示装置であって、
前記TFTの前記表示領域には、走査線が第1の方向に延在して第2の方向に配列し、映像信号線が前記第2の方向に延在して前記第1の方向に配列しており、
走査線駆動回路が前記第2の方向で、前記シール材の外側に設置され、前記表示領域の外側には前記走査線と前記走査線駆動回路を接続するための走査線引出し線が前記第2の方向に延在し、
前記走査線引出し線は前記シール材の下にも形成され、
前記走査線引出し線の全数を覆って、前記第1の電極と同層で形成されたシールド電極が前記シール材の下まで延在し、かつ、前記シールド電極と前記シール材との間には前記絶縁膜が存在しており、
前記シールド電極には、前記第1の電極と同じ電位が印加されることを特徴とする液晶表示装置。
A display region in which a first electrode formed in a planar shape, a second electrode disposed on the first electrode via an insulating film, and pixels in which TFTs are formed are disposed in a matrix A liquid crystal layer is sandwiched between a TFT substrate having the TFT substrate and a counter substrate facing the TFT substrate and having a color filter formed thereon, and the liquid crystal layer is formed by a sealing material formed around the TFT substrate and the counter substrate. A sealed liquid crystal display device,
In the display area of the TFT, scanning lines extend in the first direction and are arranged in the second direction, and video signal lines extend in the second direction and are arranged in the first direction. And
A scanning line driving circuit is installed outside the sealing material in the second direction, and a scanning line lead-out line for connecting the scanning line and the scanning line driving circuit is outside the display area. Extending in the direction of
The scanning line lead line is also formed under the sealing material,
Covering the total number of the scanning line lead lines, a shield electrode formed in the same layer as the first electrode extends under the seal material, and between the shield electrode and the seal material The insulating film is present;
The liquid crystal display device, wherein the same potential as that of the first electrode is applied to the shield electrode.
前記シール材の下に形成された前記シールド電極には、複数の抜きパターンが形成されていることを特徴とする請求項9に記載の液晶表示装置。   The liquid crystal display device according to claim 9, wherein a plurality of punching patterns are formed on the shield electrode formed under the sealing material. 前記シール材の下に形成されたシールド電極の前記複数の抜きパターンの面積の合計は、前記シール材の幅の範囲内において内側よりも外側において大きいことを特徴とする請求項9に記載の液晶表示装置。   10. The liquid crystal according to claim 9, wherein a total area of the plurality of punching patterns of the shield electrode formed under the sealing material is larger on the outer side than on the inner side in the range of the width of the sealing material. Display device. 平面状に形成された第1の電極と、前記第1の電極の上に絶縁膜を介して配置された第2の電極と、TFTが形成された画素がマトリクス状に配置された表示領域を有するTFT基板と、前記TFT基板に対向し、カラーフィルタが形成された対向基板との間に液晶層が挟持され、前記液晶層は前記TFT基板と前記対向基板の周辺に形成されたシール材によって封止された液晶表示装置であって、
前記TFTの前記表示領域には、走査線が第1の方向に延在して第2の方向に配列し、映像信号線が前記第2の方向に延在して前記第1の方向に配列しており、
走査線駆動回路が前記第2の方向で、前記シール材の外側に設置され、前記表示領域の外側には前記走査線と前記走査線駆動回路を接続するために、走査線引出し線が前記第2の方向に延在し、
前記走査線引出し線は前記シール材の下にも形成され、
前記走査線引出し線の全数を覆って、前記第1の電極と同層で形成されたシールド電極が前記シール材の下まで延在し、かつ、前記シールド電極と前記シール材との間には前記絶縁膜が存在しており、
前記シールド電極には、前記第2の電極と同じ電位が印加されることを特徴とする液晶表示装置。
A display region in which a first electrode formed in a planar shape, a second electrode disposed on the first electrode via an insulating film, and pixels in which TFTs are formed are disposed in a matrix A liquid crystal layer is sandwiched between a TFT substrate having the TFT substrate and a counter substrate facing the TFT substrate and having a color filter formed thereon, and the liquid crystal layer is formed by a sealing material formed around the TFT substrate and the counter substrate. A sealed liquid crystal display device,
In the display area of the TFT, scanning lines extend in the first direction and are arranged in the second direction, and video signal lines extend in the second direction and are arranged in the first direction. And
A scanning line driving circuit is installed outside the sealing material in the second direction, and a scanning line lead line is connected to the scanning area driving circuit to connect the scanning line and the scanning line driving circuit outside the display area. Extending in the direction of 2,
The scanning line lead line is also formed under the sealing material,
Covering the total number of the scanning line lead lines, a shield electrode formed in the same layer as the first electrode extends under the seal material, and between the shield electrode and the seal material The insulating film is present;
The liquid crystal display device, wherein the same potential as that of the second electrode is applied to the shield electrode.
前記シール材の下に形成された前記シールド電極には、複数の抜きパターンが形成されていることを特徴とする請求項12に記載の液晶表示装置。   The liquid crystal display device according to claim 12, wherein a plurality of punching patterns are formed on the shield electrode formed under the sealing material. 前記シール材の下に形成されたシールド電極の前記複数の抜きパターンの面積の合計は、前記シール材の幅の範囲内において内側よりも外側において大きいことを特徴とする請求項12に記載の液晶表示装置。   13. The liquid crystal according to claim 12, wherein a total area of the plurality of punching patterns of the shield electrode formed under the sealing material is larger on the outer side than on the inner side in the range of the width of the sealing material. Display device.
JP2008215475A 2008-08-25 2008-08-25 Liquid crystal display Active JP5192941B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008215475A JP5192941B2 (en) 2008-08-25 2008-08-25 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008215475A JP5192941B2 (en) 2008-08-25 2008-08-25 Liquid crystal display

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013017983A Division JP5456919B2 (en) 2013-02-01 2013-02-01 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2010049185A true JP2010049185A (en) 2010-03-04
JP5192941B2 JP5192941B2 (en) 2013-05-08

Family

ID=42066293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008215475A Active JP5192941B2 (en) 2008-08-25 2008-08-25 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP5192941B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011186130A (en) * 2010-03-08 2011-09-22 Hitachi Displays Ltd Liquid crystal display device
DE102011004638A1 (en) 2010-03-05 2012-02-02 Nec Corporation Light meter and light measuring method
JP2012203348A (en) * 2011-03-28 2012-10-22 Mitsubishi Electric Corp Liquid crystal display device
CN102890374A (en) * 2011-07-21 2013-01-23 株式会社日本显示器东 Display device
WO2013021866A1 (en) * 2011-08-09 2013-02-14 シャープ株式会社 Display device
JP2013077038A (en) * 2013-02-01 2013-04-25 Japan Display East Co Ltd Liquid crystal display apparatus
WO2013073619A1 (en) * 2011-11-18 2013-05-23 シャープ株式会社 Semiconductor device, display device, and method for producing semiconductor device
WO2013146567A1 (en) * 2012-03-30 2013-10-03 シャープ株式会社 Liquid crystal display panel
US9151998B2 (en) 2013-01-30 2015-10-06 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
WO2015170700A1 (en) * 2014-05-07 2015-11-12 シャープ株式会社 Liquid crystal display device
US9690151B2 (en) 2014-02-27 2017-06-27 Mitsubishi Electric Corporation Liquid crystal display device
CN112384849A (en) * 2018-07-09 2021-02-19 株式会社日本显示器 Display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5687778B2 (en) * 2014-01-08 2015-03-18 株式会社ジャパンディスプレイ Liquid crystal display

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005084150A (en) * 2003-09-05 2005-03-31 Sharp Corp Color filter substrate and liquid crystal panel using same
JP2005275054A (en) * 2004-03-25 2005-10-06 Mitsubishi Electric Corp Liquid crystal display and its manufacturing method
JP2008026869A (en) * 2006-06-21 2008-02-07 Mitsubishi Electric Corp Display device
JP2008058573A (en) * 2006-08-31 2008-03-13 Epson Imaging Devices Corp Liquid crystal device and electronic apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005084150A (en) * 2003-09-05 2005-03-31 Sharp Corp Color filter substrate and liquid crystal panel using same
JP2005275054A (en) * 2004-03-25 2005-10-06 Mitsubishi Electric Corp Liquid crystal display and its manufacturing method
JP2008026869A (en) * 2006-06-21 2008-02-07 Mitsubishi Electric Corp Display device
JP2008058573A (en) * 2006-08-31 2008-03-13 Epson Imaging Devices Corp Liquid crystal device and electronic apparatus

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011004638A1 (en) 2010-03-05 2012-02-02 Nec Corporation Light meter and light measuring method
JP2011186130A (en) * 2010-03-08 2011-09-22 Hitachi Displays Ltd Liquid crystal display device
US9798206B2 (en) 2011-03-28 2017-10-24 Mitsubishi Electric Corporation Liquid crystal display apparatus
JP2012203348A (en) * 2011-03-28 2012-10-22 Mitsubishi Electric Corp Liquid crystal display device
US9176351B2 (en) 2011-03-28 2015-11-03 Mitsubishi Electric Corporation Liquid crystal display apparatus
CN102890374A (en) * 2011-07-21 2013-01-23 株式会社日本显示器东 Display device
US8552433B2 (en) 2011-07-21 2013-10-08 Japan Display East Inc. Display device
CN102890374B (en) * 2011-07-21 2015-08-19 株式会社日本显示器东 Display device
WO2013021866A1 (en) * 2011-08-09 2013-02-14 シャープ株式会社 Display device
JPWO2013021866A1 (en) * 2011-08-09 2015-03-05 シャープ株式会社 Display device
WO2013073619A1 (en) * 2011-11-18 2013-05-23 シャープ株式会社 Semiconductor device, display device, and method for producing semiconductor device
US9599871B2 (en) 2011-11-18 2017-03-21 Sharp Kabushiki Kaisha Semiconductor device, display device, and method for producing semiconductor device
JPWO2013073619A1 (en) * 2011-11-18 2015-04-02 シャープ株式会社 Semiconductor device, display device, and method of manufacturing semiconductor device
EP2835685A4 (en) * 2012-03-30 2015-06-24 Sharp Kk Liquid crystal display panel
CN104204928A (en) * 2012-03-30 2014-12-10 夏普株式会社 Liquid crystal display panel
JPWO2013146567A1 (en) * 2012-03-30 2015-12-14 シャープ株式会社 LCD panel
US9360718B2 (en) 2012-03-30 2016-06-07 Sharp Kabushiki Kaisha Liquid crystal display panel
WO2013146567A1 (en) * 2012-03-30 2013-10-03 シャープ株式会社 Liquid crystal display panel
US9151998B2 (en) 2013-01-30 2015-10-06 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
JP2013077038A (en) * 2013-02-01 2013-04-25 Japan Display East Co Ltd Liquid crystal display apparatus
US9690151B2 (en) 2014-02-27 2017-06-27 Mitsubishi Electric Corporation Liquid crystal display device
WO2015170700A1 (en) * 2014-05-07 2015-11-12 シャープ株式会社 Liquid crystal display device
CN112384849A (en) * 2018-07-09 2021-02-19 株式会社日本显示器 Display device
CN112384849B (en) * 2018-07-09 2024-05-03 株式会社日本显示器 Display device

Also Published As

Publication number Publication date
JP5192941B2 (en) 2013-05-08

Similar Documents

Publication Publication Date Title
JP5394655B2 (en) Liquid crystal display
JP5192941B2 (en) Liquid crystal display
US20210181591A1 (en) Liquid crystal display device
US8908114B2 (en) Liquid crystal display device
JP2014026199A (en) Liquid crystal display device
JP2011095545A (en) Liquid crystal display device
JP5806383B2 (en) Liquid crystal display
JP5736895B2 (en) Horizontal electric field type liquid crystal display device
JP5613635B2 (en) Display device
JP5687778B2 (en) Liquid crystal display
US9703152B2 (en) Liquid crystal display device
JP5939755B2 (en) Liquid crystal display
JP5456919B2 (en) Liquid crystal display
JP5714679B2 (en) Liquid crystal display
JP6918090B2 (en) Liquid crystal display device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5192941

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250