JP2010046503A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010046503A5 JP2010046503A5 JP2009242430A JP2009242430A JP2010046503A5 JP 2010046503 A5 JP2010046503 A5 JP 2010046503A5 JP 2009242430 A JP2009242430 A JP 2009242430A JP 2009242430 A JP2009242430 A JP 2009242430A JP 2010046503 A5 JP2010046503 A5 JP 2010046503A5
- Authority
- JP
- Japan
- Prior art keywords
- data
- data table
- sound output
- storage unit
- types
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000013500 data storage Methods 0.000 claims 2
Claims (1)
- 制御用のプロセッサを有する制御手段を含む遊技機であって、
前記プロセッサを動作させるための制御用プログラムを格納するプログラム格納部と、
前記プロセッサによる制御のための複数種類のデータが配列されたデータテーブルを複数格納するデータ格納部とを含み、
前記プログラム格納部は、複数のデータテーブルのうちの所望のデータテーブルを選択し、該データテーブル内のデータを検索する検索プログラムモジュールを格納しており、
前記複数のデータテーブルは、或るデータテーブルと他のデータテーブルとで同種類のデータを有する場合に、前記或るデータテーブル内での前記同種類のデータの配列位置と前記他のデータテーブル内での前記同種類のデータの配列位置とが同じデータ配列構造となるように統一され、共通の前記検索プログラムモジュールにより前記或るデータテーブルと前記他のデータテーブルとを検索可能となるように構成されており、
複数種類の音出力動作を実行可能なスピーカをさらに含み、
前記データ格納部は、前記スピーカの音出力動作のためのデータが配列されたデータテーブルを、前記複数種類の音出力動作に対応して複数格納しており、
前記プロセッサは、前記複数種類の音出力動作のうちから前記スピーカに実行させる音出力動作を選択して該選択された音出力動作に対応するデータテーブルを選択し、該選択されたデータテーブル内のデータに従って前記スピーカを制御することを特徴とする、遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009242430A JP2010046503A (ja) | 2009-10-21 | 2009-10-21 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009242430A JP2010046503A (ja) | 2009-10-21 | 2009-10-21 | 遊技機 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008048380A Division JP4463309B2 (ja) | 2008-02-28 | 2008-02-28 | 遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010046503A JP2010046503A (ja) | 2010-03-04 |
JP2010046503A5 true JP2010046503A5 (ja) | 2011-04-14 |
Family
ID=42064080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009242430A Withdrawn JP2010046503A (ja) | 2009-10-21 | 2009-10-21 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010046503A (ja) |
-
2009
- 2009-10-21 JP JP2009242430A patent/JP2010046503A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2020039554A5 (ja) | ||
JP2010102719A5 (ja) | ||
JP2008096541A5 (ja) | ||
JP2011083335A5 (ja) | ||
JP2010529527A5 (ja) | ||
RU2012148399A (ru) | Сравнение и замена позиции таблицы dat | |
TW200713036A (en) | Selecting multiple threads for substantially concurrent processing | |
EP2339551A3 (en) | Information processing device, information processing method and program | |
JP2009211310A5 (ja) | ||
JP2008132364A5 (ja) | ||
JP2009034352A5 (ja) | ||
WO2014006605A3 (en) | Computer processor and system without an arithmetic and logic unit | |
JP2014083300A5 (ja) | ||
WO2012116009A3 (en) | Methods and apparatuses for addressing memory caches | |
JP2009080525A5 (ja) | ||
JP2010099261A5 (ja) | ||
JP2010046503A5 (ja) | ||
WO2012102989A3 (en) | Circuitry to select, at least in part, at least one memory | |
JP2010069342A5 (ja) | ||
JP2011018427A5 (ja) | ||
WO2013032788A3 (en) | A 2-d gather instruction and a 2-d cache | |
JP2022159513A5 (ja) | ||
JP2021159633A5 (ja) | ||
JP2012179168A5 (ja) | ||
JP2018164538A5 (ja) |