JP2010045160A - Die bonder and bonding method - Google Patents
Die bonder and bonding method Download PDFInfo
- Publication number
- JP2010045160A JP2010045160A JP2008207813A JP2008207813A JP2010045160A JP 2010045160 A JP2010045160 A JP 2010045160A JP 2008207813 A JP2008207813 A JP 2008207813A JP 2008207813 A JP2008207813 A JP 2008207813A JP 2010045160 A JP2010045160 A JP 2010045160A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bonding
- collet
- impurities
- die bonder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Die Bonding (AREA)
Abstract
Description
本発明は、ダイボンダおよびボンディング方法に関するものである。 The present invention relates to a die bonder and a bonding method.
ダイボンダは、ピックアップポジションでチップ(半導体チップ)をコレットにてピックアップし、ボンディングポジションで加熱された基板にチップをボンディングするものである。 The die bonder picks up a chip (semiconductor chip) with a collet at a pickup position and bonds the chip to a substrate heated at a bonding position.
半導体チップは、一般に、シリコンウェーハなどに多数個の半導体素子を形成した後、この多数個の半導体素子を形成したウェーハを粘着シートに貼着して、半導体素子間をダイシングによって切断分離して、多数個の半導体チップを製造する。その後、粘着シートを放射方向に伸展させて半導体チップ間の間隔を広げた状態で、粘着シートの周縁部分を金属リングに固定して、粘着シートから半導体チップを吸着ノズルで吸着することによってピックアップして、リードフレームなどの基板位置に移送して基板にボンディングしている。 In general, a semiconductor chip is formed by forming a large number of semiconductor elements on a silicon wafer or the like, and then sticking the wafer on which the large number of semiconductor elements are formed to an adhesive sheet, and cutting and separating the semiconductor elements by dicing, A large number of semiconductor chips are manufactured. Then, with the adhesive sheet extended in the radial direction to widen the space between the semiconductor chips, the peripheral portion of the adhesive sheet is fixed to a metal ring, and the semiconductor chip is picked up from the adhesive sheet by adsorbing it with an adsorption nozzle. Then, it is transferred to a substrate position such as a lead frame and bonded to the substrate.
シリコン裏面に接着層を持つチップをボンディングする場合、リードフレームなどの基板を加熱する必要がある。そして、コレットに保持されているチップを所定時間の間、所定の荷重をかけることで押し付けて、必要とする接合強度を得ていた。 When bonding a chip having an adhesive layer on the back surface of silicon, it is necessary to heat a substrate such as a lead frame. And the chip | tip currently hold | maintained at the collet was pressed by applying a predetermined load for a predetermined time, and required joining strength was obtained.
すなわち、運転が開始されると、図5に示すように、コレット1(図6参照)はピップアップポジションへ移動して、チップ2を受け取る。その後、基板3上のボンディングポジションに搬送されたチップ2は、このボンディングポジションでボンディングされる。この基板3は、ヒータレール4等の加熱手段にて加熱されており、この加熱された基板3上にチップ2が搭載される。
That is, when the operation is started, the collet 1 (see FIG. 6) moves to the pip-up position and receives the
ところで、リードフレーム3のチップ2をボンディングするアイランド3aには、図7(a)に示すように、半田5が塗布され、ヒータレール4等にて半田5が加熱されている。そして、この状態で、コレット1を半田5に接近させていけば、チップ2の裏面が加熱される。
By the way, as shown in FIG. 7A, the
このように、チップ2の裏面が加熱されると、チップ2の裏面等に付着していた不純物Sが半田5の熱により気化し、図7(b)に示すように、半田5とチップ2との間にボイド6が発生する。すなわち、チップ裏面の吸着ガス、水分、不純物が溶融成形された半田と接触時に半田の熱により吸着ガスが膨張したり、溶け始め、気化し、チップ2と半田5の間に閉じ込めてしまう。
Thus, when the back surface of the
また、半田5とチップ2とを接触させた後、図7(c)に示すように、コレット1の下降を一時停止し、スクラブ動作(平面上における縦、横、斜め方法等の動作)をする。これによって、チップ2の裏面に半田をなじませる。しかしながら、スクラブ動作を行っても、発生したボイド6は除去されることがない。そして、このスクラブ動作終了後、図7(d)の矢印に示すように、コレット1を所定高さまで下降させてボンディング作業が完了する。その後は、図7(e)に示すように、コレット1を上昇させることになる。
Further, after bringing the
このように、ボイド6が形成させれば、接着性に劣るとともに、熱抵抗や電気抵抗等が上昇し、接合品質が低下するという問題があった。そこで、従来では、このようなボイド6の発生による不具合を回避しようとするものがある(特許文献1および特許文献2)。
As described above, when the
特許文献1に記載のものでは、ダイ中央部と基板間にボイドが発生した場合に、ダイ(半導体チップ)と基板の互いの接触部分がダイ(半導体チップ)の端へと順に移動する動きに追従して追い出すものである。また、特許文献2に記載のものも、半導体チップと基板との間に介在する空気を外側方向に排除するものである。
In the thing of patent document 1, when a void generate | occur | produces between die | dye center parts and a board | substrate, the mutual contact part of a die | dye (semiconductor chip) and a board | substrate moves to the edge of a die | dye (semiconductor chip) in order. Follow and drive out. The device described in
さらに、従来には、半田表面に発生する半田酸化膜を除去するものもある(特許文献3)。すなわち、この特許文献3に記載のものは、半田酸化膜破壊ブラシを半田層と接して振動させ、半田層の表面に形成されている半田酸化膜を予め破壊した後、半導体チップを半田層に対して半田付けするものである。
しかしながら、前記特許文献1および特許文献2に記載のものは、ボイドが発生した際に、このボイドを排除しようとするものである。すなわち、ボイドの発生自体を防止するものではない。このため、発生したボイドを完全に排除しきれないおそれがある。
However, those described in Patent Document 1 and
また、特許文献3に記載のものでは、半田酸化膜を破壊することによって、密着性良く半田付けを行えるようにしている。このため、ボイドの発生自体を防止するものではない。
In the device described in
本発明は、上記課題に鑑みて、ボイド発生要因となる不純物を除去することによって、ボイドの発生を防止して、高品質のボンディングが可能なダイボンダおよびボンディング方法を提供する。 In view of the above problems, the present invention provides a die bonder and a bonding method capable of preventing the generation of voids and removing high quality bonding by removing impurities that cause voids.
本発明のダイボンダは、ピックアップポジションでコレットにてチップをピックアップし、このコレットをボンディングポジションまで搬送して、コレットに吸着されているチップを、前記ボンディングポジションで基板にボンディングするダイボンダにおいて、チップに付着してボイド発生要因となる不純物をピックアップポジションからボンディングポジションまでの搬送中に除去する不純物除去手段を備え、不純物除去手段にて不純物が除去された状態でボンディングするものである。 The die bonder of the present invention picks up a chip with a collet at the pick-up position, conveys the collet to the bonding position, and attaches the chip adsorbed to the collet to the substrate at the bonding position. Then, an impurity removing unit that removes impurities that cause voids during transportation from the pickup position to the bonding position is provided, and bonding is performed with the impurities removed by the impurity removing unit.
本発明のダイボンダによれば、不純物除去手段にて、ピックアップポジションからボンディングポジションまでの搬送中に、ボイド発生要因となる不純物を除去できる。しかも、ボンディングは不純物除去手段にて不純物が除去された状態で行われる。ところで、チップに不純物が付着している場合、不純物が半田の熱によって気化し、半田とチップの間に気泡(ボイド)として発生することになる。このため、本発明のように、このボイド発生要因となる不純物を除去すれば、ボイドが無くなるまたは減少する。ここで、不純物とは、水分、有機物等である。 According to the die bonder of the present invention, the impurities that cause voids can be removed by the impurity removing means during conveyance from the pickup position to the bonding position. Moreover, bonding is performed in a state where impurities are removed by the impurity removing means. By the way, when impurities are attached to the chip, the impurities are vaporized by the heat of the solder and are generated as bubbles (voids) between the solder and the chip. For this reason, voids are eliminated or reduced by removing impurities that cause voids as in the present invention. Here, the impurities are moisture, organic matter, and the like.
不純物除去手段は、チップに対して高温ガスを吹き付ける高温ガスブローであっても、チップを加熱する高温加熱であっても、チップに対して高温ガスを吹き付ける高温ガスブローおよびチップを加熱する高温加熱であってもよい。 The impurity removing means may be high-temperature gas blowing for blowing a high-temperature gas to the chip, high-temperature heating for heating the chip, high-temperature gas blowing for blowing high-temperature gas to the chip, and high-temperature heating for heating the chip. May be.
高温ガスブローであれば、高温ガスを吹き付けることによって、不純物をチップから吹き飛ばすことができる。高温加熱であれば、加熱によって不純物が気化する。このように、高温ガスブローであっても高温加熱であっても、チップを暖めることになり、チップの半田に対するヌレ性の向上も図ることができる。 In the case of high-temperature gas blow, impurities can be blown off from the chip by blowing high-temperature gas. In the case of high-temperature heating, impurities are vaporized by heating. In this manner, the chip is heated regardless of high-temperature gas blowing or high-temperature heating, and the wetting of the chip with respect to solder can be improved.
不純物除去手段は、チップに対してプラズマガスを照射するプラズマクリーニングであってもよい。プラズマクリーニングは、例えば、プラズマ放電用ガスとしてアルゴンガスのような不活性ガスが用いられる。このようなプラズマクリーニングでは、アルゴンガスの一部がイオン化し、アルゴンガス分子や、イオン化したAr+、マイナス電子が激しく高速運動する。このため、アルゴンガス分子等がチップに衝突して、不純物を除去することができる。 The impurity removing means may be plasma cleaning that irradiates the chip with plasma gas. In the plasma cleaning, for example, an inert gas such as argon gas is used as a plasma discharge gas. In such plasma cleaning, a part of argon gas is ionized, and argon gas molecules, ionized Ar + and negative electrons move intensely at high speed. For this reason, an argon gas molecule etc. collide with a chip | tip and an impurity can be removed.
基板の加熱手段及び搬送手段を構成するヒータレールに不純物除去手段を設けるようにできる。このように、ヒータレールに不純物除去手段を設けることによって、不純物除去手段による不純物除去をボンディング位置近傍で行うことができ、ボンディング時において、不純物除去状態を安定して維持することができる。 Impurity removing means can be provided on the heater rail constituting the substrate heating means and transport means. Thus, by providing the heater rail with the impurity removal means, the impurity removal by the impurity removal means can be performed in the vicinity of the bonding position, and the impurity removal state can be stably maintained during bonding.
本発明のボンディング方法は、ピックアップポジションでチップをコレットにてピックアップし、コレットにて保持されているチップを、ボンディングポジションで基板にボンディングするボンディング方法において、ピックアップポジションからボンディングポジションまでのチップ搬送中に、不純物除去雰囲気中を通過させて、チップに付着してボイド発生要因となる不純物を除去した後、不純物が除去された状態を維持しつつボンディングするものである。 The bonding method of the present invention is a bonding method in which a chip is picked up by a collet at a pickup position, and a chip held by the collet is bonded to a substrate at the bonding position. During the chip conveyance from the pickup position to the bonding position. Then, after passing through an impurity removal atmosphere to remove impurities that adhere to the chip and cause voids, bonding is performed while maintaining the state where the impurities are removed.
本発明のボンディング方法によれば、ピックアップポジションからボンディングポジションまでのチップ搬送中に、不純物除去雰囲気中を通過させることができる。これによって、チップに付着した不純物を除去することができる。また、ボンディングする場合、不純物が除去された状態のままボンディングすることができる。 According to the bonding method of the present invention, it is possible to pass through the impurity removal atmosphere during chip conveyance from the pickup position to the bonding position. Thereby, impurities adhering to the chip can be removed. Further, in the case of bonding, the bonding can be performed with impurities removed.
本発明では、ボイド発生要因となる不純物を除去することができ、ボイドが無くなるまたは減少することになる。このため、ボイドによる接合力の低下やチップの欠け等の不具合発生を防止でき、高品質のボンディングを行うことができる。 In the present invention, impurities that cause voids can be removed, and voids are eliminated or reduced. For this reason, it is possible to prevent the occurrence of defects such as a decrease in bonding force due to voids and chipping of chips, and high-quality bonding can be performed.
不純物除去手段が、高温ガスブローであっても、高温加熱であっても、不純物を安定して除去することができ、特に、高温ガスブローと高温加熱との併用で一層安定した不純物除去機能を発揮できる。しかも、チップが暖められ、チップの半田に対するヌレ性の向上を図ることができ、ボイドの発生を抑えることができるとともに、ボイドが発生してもボイドを外部へ逃がすことができる。しかも、チップが加熱された状態であるので、半田との接合性に優れる。また、不純物除去手段がプラズマクリーニングでは、チップのヌレ性の向上を一層図ることができ、ボイド発生防止機能の信頼性の向上を図ることができる。 Impurities can be stably removed regardless of whether the impurity removal means is high-temperature gas blow or high-temperature heating, and in particular, the combined use of high-temperature gas blow and high-temperature heating can provide a more stable impurity removal function. . In addition, the chip can be warmed, the chip can be improved with respect to solder, the generation of voids can be suppressed, and the voids can be released to the outside even if the voids are generated. In addition, since the chip is in a heated state, the bonding property with the solder is excellent. Further, when the impurity removing means is plasma cleaning, it is possible to further improve the wetting of the chip, and to improve the reliability of the void generation preventing function.
ヒータレールに不純物除去手段を設けることによって、ボンディング時における不純物除去状態維持が安定して、ボイド発生防止機能が安定する。 By providing the impurity removal means on the heater rail, the impurity removal state maintenance at the time of bonding is stabilized, and the void generation preventing function is stabilized.
以下本発明の実施の形態を図1から図4に基づいて説明する。本発明に係るダイボンダは、ウェーハから切り出されるチップ22をピップアップして、リードフレームなどの基板23のアイランド23aに移送(搭載)するものである。ウェーハは、金属製のリング(ウェーハリング)に張設されたウェーハシート上に粘着されており、ダイシング工程によって、多数のチップ22に分断(分割)される。なお、アイランド23a上には半田45が塗布されている。
Hereinafter, embodiments of the present invention will be described with reference to FIGS. The die bonder according to the present invention pips up a
基板23は、加熱手段を備えたヒータレール24上に配置されて搬送される。すなわち、このヒータレールは、基板23の加熱手段及び搬送手段を構成する。なお、ヒータレール24は、基板23が載置される載置面30と、この載置面30の両側部に配置されるガイド壁31、32とを備える。
The board |
そして、載置面30の一方のガイド壁31側に不純物除去手段35が配設されている。不純物除去手段35は、図2(a)に示すように、チップ22に対して高温ガスを吹き付ける高温ガスブローにて構成している。すなわち、ヒータレール24の載置面30の一方のガイド壁31側に不純物除去部36を設け、この不純物除去部36に開口するガス噴出口37を有する高温ガス用通路38をヒータレール24に設けている。高温ガスGは、窒素ガス等の不活性ガスや、不活性ガスに水素を加えた還元性ガスである。なお、高温ガス用通路38には、図示省略のガス供給源が接続される。ここで、不純物とは、水分、有機物等である。
このダイボンダは、コレット(吸着コレット)21(図3参照)を備える。このコレット21は、図示省略の移動機構にて、図1に示すように、ピックアップポジションP上での矢印A1方向の上昇と、矢印A1方向に上昇した状態での矢印B1方向の斜め上方への上昇と、矢印B1方向に上昇した状態での矢印C1方向の水平移動と、矢印C1方向に水平移動した状態での矢印D1方向の斜め下方への下降と、矢印D1方向に下降した状態での矢印E1方向の下降とが可能である。逆に、矢印E1方向に下降した状態での矢印E2方向の上昇と、矢印E2方向に上昇した状態での矢印D2方向の斜め上方への上昇と、矢印D2方向に上昇した状態での矢印C2方向の水平移動と、矢印C2方向に水平移動した状態での矢印B2方向の斜め下方への下降と、矢印B2方向に下降した状態での矢印A2方向の下降とが可能である。
This die bonder includes a collet (adsorption collet) 21 (see FIG. 3). As shown in FIG. 1, the
すなわち、ピックアップポジションPから不純物除去部36までのコレット21の搬送と、不純物除去部36からピックアップポジションPまでのコレット21の搬送とが可能である。
That is, it is possible to carry the
また、コレット21は、図2(a)に示すように、不純物除去部36上での矢印F1方向の上昇および矢印F2方向の下降と、不純物除去部36上とボンディングポジションQとの間の矢印G1、G2方向の往復動と、ボンディングポジションQでの矢印H1方向の下降および矢印H2方向の上昇とが可能とされる。すなわち、不純物除去部36からボンディングポジションQまでのコレット21の搬送と、ボンディングポジションQから不純物除去部36までのコレット21の搬送とが可能である。
Further, as shown in FIG. 2A, the
移動機構は、例えばマイクロコンピュータ等にて構成される制御手段にて各矢印方向の移動が制御される。なお、移動機構としては、シリンダ機構、ボールねじ機構、モーターリニア機構等の種々の機構にて構成することができる。 In the moving mechanism, movement in the direction of each arrow is controlled by a control unit configured by, for example, a microcomputer. In addition, as a moving mechanism, it can comprise with various mechanisms, such as a cylinder mechanism, a ball screw mechanism, and a motor linear mechanism.
なお、吸着コレット21はその下面に開口する吸着孔を有するヘッドを備え、吸着孔を介してチップ22が真空吸引され、このヘッドの下端面(先端面)にチップ22が吸着する。この真空吸引(真空引き)が解除されれば、ヘッドからチップ22が外れる。
The
次に前記したように構成されたダイボンダを使用したボンディング方法を説明する。まず、多数のチップ22に分断(分割)されたウェーハは、例えばXYθテーブル上に配置され、このXYθテーブルには突き上げピンを備えた突き上げ手段が配置される。すなわち、突き上げ手段によって、ピックアップしようとするチップ22を下方から突き上げ、粘着シートから剥離しやすくする。この状態で、下降してきた吸着コレット21にこのチップ22が吸着する。
Next, a bonding method using the die bonder configured as described above will be described. First, a wafer divided (divided) into a large number of
チップ22を吸着したコレット21は、矢印A1、矢印B1、矢印C1、矢印D1、及び矢印E1のように移動する。これによって、チップ22を図2(a)に示すように不純物除去部36上に配置することができる。
The
ここで、図3(a)に示すように、高温ガス用通路38のガス噴出口37を有する高温ガスを噴出させる。これによって、不純物をチップ22から吹き飛ばすことができる。すなわち、ガス噴出口37から高温ガスが噴出させることによって、図3(b)に示すように、不純物Sが気化し、チップ22(特にチップ裏面)から矢印Xのように吹き飛ばすことができる。
Here, as shown to Fig.3 (a), the hot gas which has the
その後、この不純物除去部36上に配置されたチップ22は、コレット21を図2(a)の矢印F1、G1のように搬送して、ボンディングポジションQ上に位置させ、その後、コレット21を矢印H1方向に下降させる。すなわち、図3(c)(d)(e)に示すように、チップ22を下降させていき、基板23の半田45上に載置する。その後は、所定位置まで下降し、ボンディング作業を終了、またはスクラブ動作を行って、チップ裏面に半田45をなじませる。スクラブ動作終了後、図3(f)に示すように、コレット21を所定位置まで下降させることによって、ボンディング作業を終了する。このボンディング作業は、不純物除去手段35にて不純物が除去されたままの状態で行われることになる。その後は、図7(e)に示すように、コレット1を上昇させて、コレット待機状態とする。なお、コレット待機状態とは、次のチップ22をピックアップポジションからボンディングポジションまで搬送できる状態である。
After that, the
本発明では、不純物除去手段35にて、ピックアップポジションPからボンディングポジションQまでの搬送中に、ボイド発生要因となる不純物を除去でき、ボイドが無くなるまたは減少する。このため、熱抵抗や電気抵抗等の上昇による接合品質の低下等の不具合発生を防止でき、高品質のボンディングを行うことができる。 In the present invention, the impurities that cause voids can be removed by the impurity removing means 35 during the conveyance from the pickup position P to the bonding position Q, and voids are eliminated or reduced. For this reason, it is possible to prevent the occurrence of problems such as a decrease in bonding quality due to an increase in thermal resistance, electrical resistance, etc., and high-quality bonding can be performed.
不純物除去手段35が高温ガスブローであるので、不純物を安定して除去することができ、安定したボンディングを行うことができる。ヒータレール24に不純物除去手段35を設けることによって、不純物除去手段35による不純物除去をボンディング位置近傍で行うことができ、ボンディング時において、不純物除去状態維持が安定して、ボイド発生防止機能が安定する。
Since the impurity removal means 35 is high-temperature gas blow, impurities can be removed stably and stable bonding can be performed. By providing the impurity removal means 35 on the
不純物除去手段35として、図2(b)に示すように、チップ22を加熱する高温加熱であってもよい。この場合、不純物除去部36に加熱ヒータ40等の加熱手段を埋設すればよい。すなわち、図3(a)(b)の工程に代えて図4(a)(b)の工程を行うことになり、コレット21を不純物除去部36上で下降させて、加熱ヒータ40にチップ22を接触乃至近接させる。これによって、加熱ヒータ40のチップ22の加熱によって、チップ22の裏面に付着している不純物Sが気化する。このため、チップ22の裏面から不純物が除去され、その後、図3(c)(d)(e)(f)の工程を行えばよい。
The impurity removing means 35 may be high-temperature heating that heats the
このように、高温加熱であっても、図4(b)に示すように、加熱によって不純物Sが気化して、不純物Sを除去することができる。これにより、安定したボンディングを行うことができる。 As described above, even when the heating is performed at a high temperature, as shown in FIG. 4B, the impurities S are vaporized by the heating, and the impurities S can be removed. Thereby, stable bonding can be performed.
また、不純物除去手段35として、チップ22に対して高温ガスを吹き付ける高温ガスブローおよびチップ22を加熱する高温加熱であってもよい。すなわち、高温ガスブローと高温加熱との併用であってもよい。この場合、例えば、図2(b)に示す加熱ヒータ40に、図2(a)に示すようなガス噴出口37を有する高温ガス用通路38(ガス供給源が接続されている)を設ければよい。
Further, the impurity removing means 35 may be a high temperature gas blow for blowing a high temperature gas to the
この場合、まず、不純物除去部36上に配置した際に、図2(a)に示すように高温ガスを噴き付ける高温ガスブローを行って、不純物を気化させてその気化物を吹き飛ばし、さらに、図2(b)に示すように、加熱ヒータ40に接触乃至近接させる。これによって、高温ガスブローにて吹き飛ばされていない不純物Sを気化させて除去することができる。さらに、この高温加熱による不純物除去後に、不純物除去部36から離間する際に、高温ガスブローを行うようにしてもよい。
In this case, first, when arranged on the
このように、高温ガスブローと高温加熱とを併用すれば、一層安定した不純物除去機能を発揮できる。高温ガスブローのみであっても、高温加熱のみであっても、高温ガスブローと高温加熱との併用であっても、チップ22が暖められることになる。このため、チップ22の半田に対するヌレ性の向上を図ることができ、ボイドの発生を抑えることができるとともに、ボイドが発生してもボイドを外部へ逃がすことができる。しかも、チップ22が加熱された状態であるので、半田との接合性に優れる。
Thus, if a high temperature gas blow and high temperature heating are used together, a more stable impurity removal function can be exhibited. The
不純物除去手段35として、チップ22に対してプラズマガスを照射するプラズマクリーニングであってもよい。プラズマクリーニングは、例えば、プラズマ放電用ガスとしてアルゴンガスのような不活性ガスが用いられる。このようなプラズマクリーニングでは、アルゴンガスの一部がイオン化し、アルゴンガス分子や、イオン化したAr+、マイナス電子が激しく高速運動する。このため、アルゴンガス分子等がチップに衝突して、不純物を除去することができ、チップ22の半田に対するヌレ性の向上を一層図ることができる。このため、ボイド発生防止機能の信頼性の向上を図ることができる。
The impurity removing means 35 may be plasma cleaning that irradiates the
以上、本発明の実施形態につき説明したが、本発明は前記実施形態に限定されることなく種々の変形が可能であって、例えば、前記実施形態では、チップ22を不純物除去部36まで搬送する手段と、この不純物除去部36からボンディングポジションまで搬送する手段とを同一の手段にて構成していたが、これらの手段を相違させてもよい。
As described above, the embodiment of the present invention has been described. However, the present invention is not limited to the above-described embodiment, and various modifications can be made. The means and the means for transporting from the
高温ガスブロー時におけるガスの温度や、高温加熱時の加熱温度は、チップ22に付着している不純物S等に応じて、この不純物が気化する範囲で任意に設定でき、また、高温ガスブロー時のブロー速度としても、気化した不純物Sをチップ22から吹き飛ばせることができる範囲で種々設定できる。
The temperature of the gas at the time of high temperature gas blowing and the heating temperature at the time of high temperature heating can be arbitrarily set within a range in which the impurities are vaporized according to the impurity S adhering to the
ところで、本発明における基板はリードフレームやプリント基板を含むものとする。ここで、リードフレームとは、半導体パッケージの内部配線として使われる薄板の金属のことで、外部の配線との橋渡しの役目を果たすものである。また、プリント基板とは、集積回路、抵抗器、コンデンサー等の多数の電子部品を表面に固定し、その部品間を配線で接続することで電子回路を構成する板状またはフィルム状の部品である。プリント基板には、リジッド基板(柔軟性のない絶縁体基材を用いたもの)、フレキシブル基板(フレキシブル配線基板であって、絶縁体基材に薄く柔軟性のある材料を用いたもの)、及びリジッドフレキシブル基板(硬質な材料とフレキシブルな材料とを複合したもの)等がある。 By the way, the board | substrate in this invention shall include a lead frame and a printed circuit board. Here, the lead frame is a thin metal plate used as an internal wiring of a semiconductor package and serves as a bridge with external wiring. The printed circuit board is a plate-like or film-like component that constitutes an electronic circuit by fixing a large number of electronic components such as integrated circuits, resistors, capacitors, etc. on the surface and connecting the components by wiring. . The printed circuit board includes a rigid board (using an inflexible insulator base), a flexible board (a flexible wiring board using a thin and flexible material for the insulator base), and There is a rigid flexible substrate (a composite of a hard material and a flexible material).
21 吸着コレット
22 チップ
23 基板
24 ヒータレール
35 不純物除去手段
S 不純物
21
Claims (7)
チップに付着してボイド発生要因となる不純物をピックアップポジションからボンディングポジションまでの搬送中に除去する不純物除去手段を備え、不純物除去手段にて不純物が除去された状態でボンディングすることを特徴とするダイボンダ。 In a die bonder that picks up a chip with a collet at a pickup position, transports the collet to a bonding position, and bonds the chip adsorbed to the collet to the substrate at the bonding position.
A die bonder comprising an impurity removing means for removing impurities that adhere to a chip and cause voids during conveyance from a pickup position to a bonding position, and bonding is performed with the impurities removed by the impurity removing means. .
ピックアップポジションからボンディングポジションまでのチップ搬送中に、不純物除去雰囲気中を通過させて、チップに付着してボイド発生要因となる不純物を除去した後、不純物が除去された状態を維持しつつボンディングすることを特徴とするボンディング方法。 In the bonding method of picking up a chip with a collet at the pickup position and bonding the chip held by the collet to the substrate at the bonding position,
While carrying the chip from the pick-up position to the bonding position, pass through the impurity removal atmosphere, remove the impurities that adhere to the chip and cause voids, and then bond while maintaining the state where the impurities are removed A bonding method characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008207813A JP5329150B2 (en) | 2008-08-12 | 2008-08-12 | Die bonder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008207813A JP5329150B2 (en) | 2008-08-12 | 2008-08-12 | Die bonder |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010045160A true JP2010045160A (en) | 2010-02-25 |
JP5329150B2 JP5329150B2 (en) | 2013-10-30 |
Family
ID=42016319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008207813A Expired - Fee Related JP5329150B2 (en) | 2008-08-12 | 2008-08-12 | Die bonder |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5329150B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102237285A (en) * | 2010-04-20 | 2011-11-09 | 台湾积体电路制造股份有限公司 | Wafer jointing machine |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59224136A (en) * | 1983-06-03 | 1984-12-17 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
JPH03116842A (en) * | 1989-09-29 | 1991-05-17 | Hitachi Ltd | Bonding and device therefor |
JPH0888246A (en) * | 1994-09-16 | 1996-04-02 | Tanaka Denshi Kogyo Kk | Ic chip connecting method |
JP2001237269A (en) * | 2000-02-21 | 2001-08-31 | Olympus Optical Co Ltd | Method for mounting semiconductor chip |
JP2002313841A (en) * | 2000-04-14 | 2002-10-25 | Namics Corp | Flip-chip mounting method |
JP2005167040A (en) * | 2003-12-04 | 2005-06-23 | Matsushita Electric Ind Co Ltd | Electronic component mounting apparatus |
JP2008004722A (en) * | 2006-06-22 | 2008-01-10 | Matsushita Electric Ind Co Ltd | Electrode connecting method and part mounting device |
-
2008
- 2008-08-12 JP JP2008207813A patent/JP5329150B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59224136A (en) * | 1983-06-03 | 1984-12-17 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
JPH03116842A (en) * | 1989-09-29 | 1991-05-17 | Hitachi Ltd | Bonding and device therefor |
JPH0888246A (en) * | 1994-09-16 | 1996-04-02 | Tanaka Denshi Kogyo Kk | Ic chip connecting method |
JP2001237269A (en) * | 2000-02-21 | 2001-08-31 | Olympus Optical Co Ltd | Method for mounting semiconductor chip |
JP2002313841A (en) * | 2000-04-14 | 2002-10-25 | Namics Corp | Flip-chip mounting method |
JP2005167040A (en) * | 2003-12-04 | 2005-06-23 | Matsushita Electric Ind Co Ltd | Electronic component mounting apparatus |
JP2008004722A (en) * | 2006-06-22 | 2008-01-10 | Matsushita Electric Ind Co Ltd | Electrode connecting method and part mounting device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102237285A (en) * | 2010-04-20 | 2011-11-09 | 台湾积体电路制造股份有限公司 | Wafer jointing machine |
Also Published As
Publication number | Publication date |
---|---|
JP5329150B2 (en) | 2013-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6337400B2 (en) | Chip-on-wafer bonding method, bonding apparatus, and structure including chip and wafer | |
JP5572353B2 (en) | Protective tape peeling method and apparatus | |
JP6086763B2 (en) | Collet cleaning method and die bonder using the same | |
US20070170227A1 (en) | Soldering method | |
TWI608550B (en) | Viscous crystal device and method | |
JP2016162985A (en) | Semiconductor device manufacturing method | |
KR20080036557A (en) | Electronic component mounting method | |
JP5329150B2 (en) | Die bonder | |
JP6142276B2 (en) | Electronic component mounting apparatus and method of manufacturing electronic component | |
JP5967551B2 (en) | Flip chip bonding equipment | |
JP2004071611A (en) | Device and method of mounting electronic part | |
JP5554671B2 (en) | Die bonding apparatus and bonding method | |
JP2002050861A (en) | Device and method for cold junction | |
JP2005123609A (en) | Die bonder equipment and method for adhering semiconductor chip using same | |
JP2002368023A (en) | Method of manufacturing semiconductor device | |
JP3970732B2 (en) | Joining method and apparatus | |
JP5814713B2 (en) | Die bonder and die bonding method | |
WO2023188066A1 (en) | Electronic component mounting apparatus and electronic component mounting method | |
JP2011119436A (en) | Bonding method of substrate mounting device | |
JP2012243951A (en) | Method for mounting conductive ball on workpiece by using mask | |
JPWO2011007398A1 (en) | Pickup device | |
JP4184993B2 (en) | Component mounting method and apparatus | |
JP2020047798A (en) | Mounting device and mounting method | |
JP2006303151A (en) | Bonding method of semiconductor chip, adsorption jig, and bonding apparatus of semiconductor chip | |
JP4782177B2 (en) | Chip stack manufacturing equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130724 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |