JP2010040662A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2010040662A JP2010040662A JP2008199934A JP2008199934A JP2010040662A JP 2010040662 A JP2010040662 A JP 2010040662A JP 2008199934 A JP2008199934 A JP 2008199934A JP 2008199934 A JP2008199934 A JP 2008199934A JP 2010040662 A JP2010040662 A JP 2010040662A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- substrate
- coating
- semiconductor wafer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体装置の製造方法であって、特に、センサCSP(Chip Scale Package又はChip Size Package)タイプの半導体装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device of a sensor CSP (Chip Scale Package or Chip Size Package) type.
近年の携帯電話の小型化及び高性能化にともない、携帯電話に用いられるカメラモジュールの高画素対応及び低背化が進んでいる。また、携帯電話用のカメラモジュールに内蔵されるセンサ部品にも小型化が要求されている。従来からセンサの実装にはワイヤーボンド方式やフリップチップ方式等が採用されていたが、近年においてはセンサをCSP(Chip Scale Package又はChip Size Package)として実装する方式が注目されている。この方式は、センサがチップサイズに近い超小型・薄型で形成されるため高密度実装が可能となる。また、この方式は、プリント基板へのセンサの実装に従来の表面マウント技術を利用することできる。なお、以下においては、このようなセンサをセンサCSPと称する。 With recent miniaturization and high performance of mobile phones, camera modules used in mobile phones are becoming increasingly compatible with high pixels and have a low profile. In addition, downsizing of sensor components built in camera modules for mobile phones is also required. Conventionally, a wire bond method, a flip chip method, or the like has been employed for mounting a sensor, but in recent years, a method for mounting a sensor as a CSP (Chip Scale Package or Chip Size Package) has attracted attention. This method enables high-density mounting because the sensor is formed to be ultra-small and thin, close to the chip size. In addition, this method can use a conventional surface mounting technique for mounting a sensor on a printed circuit board. In the following, such a sensor is referred to as a sensor CSP.
センサCSPには種々の方法があり、センサをウエハ状態で製造する場合(以下、ウエハレベルCSPと称する)には、パッケージ側面に配線を形成する方式と、各センサCSP(すなわち、センサチップごと)に貫通孔(ビアホール)を設けるTSV(Through Silicon Via)方式とが知られている。 There are various methods for the sensor CSP. When the sensor is manufactured in a wafer state (hereinafter referred to as a wafer level CSP), a method of forming wiring on the side of the package and each sensor CSP (that is, for each sensor chip). There is known a TSV (Through Silicon Via) method in which a through hole (via hole) is provided in a semiconductor device.
TSV方式のセンサCSPの1例を図1(a)を参照しつつその構造について説明する。図1(a)は、TSV方式のセンサCSP100の断面図を示している。センサCSP100は、半導体素子が形成された半導体素子基板101、半導体素子基板101の主面上に塗布された接着剤102、接着剤102を介して半導体素子基板101に貼り付けられたカバーガラス103、半導体素子基板101を主面から裏面までを貫通するTSV104、半導体素子基板101の裏面に形成された裏面配線105、裏面配線105を覆う裏面封止層106及び裏面配線105を介してTSV104に接続された端子107から構成されている。かかる構成においては、半導体チップ101の主面に形成された主面配線(図示せず)がTSV104及び裏面配線105を介して端子107に接続している。
An example of a TSV type sensor CSP will be described with reference to FIG. FIG. 1A shows a cross-sectional view of a TSV sensor CSP100. The sensor CSP 100 includes a
次に、センサCSP100を用いたカメラモジュールの1例の図1(b)を参照しつつその構造について説明する。図1(b)は、センサCSP100を用いたカメラモジュール200の断面図を示している。カメラモジュール200は、主面上に回路及びセンサCSP100が搭載されるパッド(いずれも図示せず)が形成された基板201、当該パッドに搭載されたセンサCSP100、センサCSP100を囲む筐体202、センサCSP100のカバーガラス103に対向して筐体202に固定されたIRカットガラス203及びIRカットガラスの上部において筐体202によって固定された2枚の光学レンズ204から構成されている。IRカットガラス203は、ガラス基板の表面に約50層の薄膜がコーティングされた構造を有するため、赤外線領域の光の透過を防止することができる。かかる50層の薄膜構造は、誘電体膜として低屈折率(例えば、二酸化シリコン:SiO2)と高屈折率(例えば、五酸化タンタル:Ta2O5)の蒸着材料をガラス基板の表面に交互に成膜する構造である。
Next, the structure of the camera module using the
近年においては、カメラモジュール200の低背化の要求により、センサCSP100のカバーガラス103に上述したコーティング処理を施し、IRガットガラス203の削除することが検討されている。
In recent years, it has been studied to apply the above-described coating process to the
なお、特許文献1には、ホットメルト型の接着剤を用い、接着剤内に気泡が入り込まないようにウエハと補強用基板とを貼り合わせる方法が記載されている。
しかしながら、カバーガラスは0.3〜0.5mmと非常に薄いため、上述したコーティング処理によって反りが発生する。かかるカバーガラスの反りは、蒸着の順番(低屈折率膜と高屈折率の蒸着順序)や膜厚のバラツキ等に起因するため、ガラス基板の両面にコーティングを施しても当該反りを完全に無くすことは困難である。例えば、カバーガラスのサイズが直径8mm、厚み0.3mmである場合において、カバーガラスの両面に上述したコーティングを施すと、コーティングされたカバーガラス(以下、単にコーティングガラスと称する)にはコーティングガラスの中心を基準にしてその円周において約0.1mmの反りが発生する。このような反りがコーティングガラスに発生すると、コーティングガラスと半導体素子が形成された半導体ウエハとの貼り合わせが困難になる問題が発生する。 However, since the cover glass is as thin as 0.3 to 0.5 mm, warpage is generated by the above-described coating process. Such warpage of the cover glass is caused by the order of vapor deposition (low refractive index film and vapor deposition order of high refractive index), variation in film thickness, etc., and thus the warpage is completely eliminated even if coating is applied to both surfaces of the glass substrate. It is difficult. For example, when the cover glass has a diameter of 8 mm and a thickness of 0.3 mm, when the above-described coating is applied to both sides of the cover glass, the coated cover glass (hereinafter simply referred to as coating glass) is coated with the coating glass. A warpage of about 0.1 mm occurs on the circumference with respect to the center. When such warpage occurs in the coating glass, there arises a problem that it becomes difficult to bond the coating glass and the semiconductor wafer on which the semiconductor element is formed.
フィルム状の接着剤を使用し、コーティングガラスと半導体ウエハとの貼り合わせ時に所定の圧力をコーティングガラスに加えれば貼り合わせ可能になるが、コーティングガラスの反りによりコーティングガラスと半導体ウエハとの間に位置ずれが生じてしまう。また、液状樹脂の接着剤を使用し、コーティングガラスと半導体ウエハとの貼り合わせ時に所定の圧力をコーティングガラスに加えて反りを矯正しても、コーティングガラスと半導体ウエハの間から接着剤がはみ出してしまう。また、液状樹脂の接着剤を使用した場合には接着剤の厚みばらつきが大きくなる問題点もある。 Using a film-like adhesive and applying a predetermined pressure to the coating glass when the coating glass and the semiconductor wafer are bonded to each other can be bonded, but the coating glass warps and is positioned between the coating glass and the semiconductor wafer. Deviation occurs. In addition, even if liquid resin adhesive is used and the coating glass and semiconductor wafer are bonded together with a predetermined pressure applied to the coating glass to correct the warp, the adhesive will protrude from between the coating glass and the semiconductor wafer. End up. In addition, when a liquid resin adhesive is used, there is a problem that the thickness variation of the adhesive becomes large.
本発明は、以上の如き事情に鑑みてなされたものであり、半導体ウエハと光透過性がある基板とを貼り合わせる場合において、貼り合わせの位置精度の向上及び接着剤の厚みバラツキの低減を図ることができる半導体装置の製造方法を提供する。 The present invention has been made in view of the above circumstances, and in the case of bonding a semiconductor wafer and a light-transmitting substrate, the positional accuracy of the bonding is improved and the thickness variation of the adhesive is reduced. A method for manufacturing a semiconductor device is provided.
上述した課題を解決するために、本発明の半導体装置の製造方法は、複数の半導体素子構造を含む半導体ウエハを準備する半導体ウエハ準備工程と、光透過性を有する光透過基板上にコーティング膜が形成されたコーティング基板を準備するコーティング基板準備工程と、コーティング基板と記半導体ウエハとを貼り合わせる貼り合わせ工程と、を有する半導体装置の製造方法であって、貼り合わせ工程は、矯正基板にコーティング基板を接着して、コーティング基板の反りを矯正する反り矯正工程を備えることを特徴とする。 In order to solve the above-described problems, a method of manufacturing a semiconductor device according to the present invention includes a semiconductor wafer preparation step of preparing a semiconductor wafer including a plurality of semiconductor element structures, and a coating film on a light-transmitting substrate having optical transparency. A method for manufacturing a semiconductor device, comprising: a coating substrate preparation step for preparing a formed coating substrate; and a bonding step for bonding the coating substrate and the semiconductor wafer. The bonding step includes applying the coating substrate to the correction substrate. And a warp correction step of correcting the warpage of the coated substrate.
本発明の半導体装置の製造方法によれば、半導体ウエハとコーティング基板との貼り合わせ工程において、矯正基板にコーティング基板を接着してコーティング基板の反りを矯正する故、貼り合わせにおける位置精度の向上及び接着剤の厚みバラツキの低減を図ることができる。 According to the method for manufacturing a semiconductor device of the present invention, in the bonding process between the semiconductor wafer and the coating substrate, the coating substrate is bonded to the correction substrate to correct the warpage of the coating substrate. The thickness variation of the adhesive can be reduced.
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
図2乃至図5を参照しつつ、本発明の実施例である半導体装置の製造方法について説明する。図2は半導体装置の製造工程のフロー図であり、図3は半導体装置の製造工程ごとの断面図であり、図4は半導体装置の製造工程における温度、接着時の半導体ウエハに対するコーティングされたガラス基板の押圧量及び半導体ウエハとコーティングが施されたカバーガラス(以下、単にコーティングガラスと称する)との距離の時間変化を示すタイムチャートである。また、図5(a)は、本実施例の半導体装置の製造方法によって製造される半導体装置の断面図であり、図5(b)は誘電体膜によって被覆されたガラス基板の断面図である。 A method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. FIG. 2 is a flow diagram of the manufacturing process of the semiconductor device, FIG. 3 is a cross-sectional view for each manufacturing process of the semiconductor device, and FIG. 4 is the temperature in the manufacturing process of the semiconductor device, and the coated glass on the semiconductor wafer at the time of bonding. It is a time chart which shows the time change of the distance of the amount of pressing of a board | substrate, and the cover glass (henceforth only coating glass) with which the semiconductor wafer was coated. FIG. 5A is a cross-sectional view of a semiconductor device manufactured by the method of manufacturing a semiconductor device of this embodiment, and FIG. 5B is a cross-sectional view of a glass substrate covered with a dielectric film. .
先ず、シリコン等の半導体基板に複数の半導体素子が形成された半導体ウエハ11が準備される。(図2:ステップS1、図3(a))。例えば、図5(a)に示されているように、半導体ウエハ11は、半導体素子領域(例えば、PN接合からなるPNダイオード領域)が形成された半導体素子基板21、半導体素子基板21を主面から裏面までを貫通するTSV22、半導体素子基板21の裏面に形成された裏面配線23、裏面配線23を覆う裏面封止層24及び裏面配線23を介してTSV22に接続された端子25からなる半導体チップ26が複数形成されたウエハである。なお、半導体素子基板21上にはアルミニウム等の電極パッド(図示せず)が形成されていても良い。
First, a
次に、接着剤(第1の接着剤)12が半導体ウエハ11上に塗布される(図2:ステップS2、図3(b))。例えば、接着剤はエポキシ樹脂であっても良い。また、本接着剤塗布工程は、当該エポキシ樹脂を半導体ウエハ11の高速回転による遠心力によって塗布するスピンコート方式、印刷方式又はスプレー塗布方式を利用した塗布であっても良い。
Next, an adhesive (first adhesive) 12 is applied on the semiconductor wafer 11 (FIG. 2: step S2, FIG. 3 (b)). For example, the adhesive may be an epoxy resin. In addition, the adhesive application process may be an application using a spin coating method, a printing method, or a spray coating method in which the epoxy resin is applied by centrifugal force generated by high-speed rotation of the
次に、ガラス基板の両面に薄膜(すなわち、コーティング膜)のコーティングが施された光透過性を有する基板13(以下、コーティングガラスと称する)が準備される(図2:ステップS3)。当該準備したコーティングガラス13及び当該接着剤12が塗布された半導体ウエハ11が、所定の距離だけ離間されて貼り合わせ装置(図示せず)内に配置される。図4に示されているように、半導体ウエハ11とコーティングガラス13との距離は0.3〜1.0mmに設定される。コーティングガラス13は、図5(b)に示されているように、ガラス基板31に約50層の薄膜からなるコーティング層32が形成された構造を有している。従って、コーティングガラス13は、赤外線領域の光の透過を防止することができる。コーティング層32は、低屈折率(例えば、二酸化シリコン:SiO2)と高屈折率(例えば、五酸化タンタル:Ta2O5)の蒸着材料を交互に堆積した構造であっても良い。また、ガラス基板31の片面にのみコーティング層32を設けても良い。当該コーティングによって、コーティングガラス13は、図5(b)に示されているような反りを有している。
Next, a light-transmitting substrate 13 (hereinafter referred to as coating glass) in which a thin film (that is, a coating film) is coated on both surfaces of the glass substrate is prepared (FIG. 2: Step S3). The prepared
半導体ウエハ11及びコーティングガラス13が貼り合わせ装置内に配置された後、所定の加熱によって貼り合わせ装置内の温度が所定の温度まで上昇する。また、貼り合わせ装置内の温度上昇にともない接着剤12の温度も所定温度(すなわち、半硬化温度)まで上昇する。具体的な温度調整は図4に示されているように、接着剤12が摂氏約120度(120℃)になるまで加熱が施される。そして、接着剤12の温度が約120℃の状態で約10分間維持される。接着剤12は、約120℃に到達すると半硬化状態に変化する(図2:ステップS4)。半硬化状態とは、接着剤12が完全に硬化する前の状態であって、コーティングガラス13の仮止めが可能であり且つコーティングガラス13が半導体ウエハ11に対して所定の押圧量にて押圧されも接着剤12がはみ出たり又は接着剤12の厚みばらつきが無い硬化状態である。なお、本工程を第1加熱工程と称する。
After the
120℃の状態で10分間の加熱が終了後、接着剤12を介してコーティングガラス13が半導体ウエハ11上に配置される(図2:ステップS5、図3(c))。本工程におけるコーティングガラス13状態は、接着剤12が半硬化状態であるため接着剤12に仮止めされ、更に後述する所定の押圧によって更にコーティングガラス13の位置(半導体ウエハ11に対する位置及びその反り)を調整することができる状態である。なお、図3(c)においては、コーティングガラス13の中央部が周囲よりも反り上がった上体で配置されているが、コーティングガラス13を逆に配置してその中央部が周囲よりも接着剤12に近い状態(すなわち、周囲が反り上がった状態)で配置しても良い。
After heating for 10 minutes at 120 ° C., the
コーティングガラス13の配置後、所定の加熱によって再び貼り合わせ装置内の温度が所定の温度(すなわち、硬化温度)まで上昇する。また、かかる温度上昇とともに、半導体ウエハ11に対するコーティングガラス13への押圧量が所定の押圧量まで増加する(図2:ステップS6、図3(d))。具体的には、図4に示されているように、接着剤12が約140℃になるまで加熱が施され、140℃の状態が約5分間維持される。また、コ半導体ウエハ11に対するコーティングガラス13への押圧量が0.1MPa(メガパスカル)になるまで押圧量が増加され、0.1MPaによる押圧が約5分間維持される。接着剤12は、温度が140℃に到達すると本硬化状態に変化する。本硬化状態とは、接着剤12に貼り合わせられたコーティングガラス13の位置ずれの発生が無くなり、その貼り合わせ位置が決定される状態である。140℃、0.1MPaによる押圧状態が5分間維持された後、温度及び押圧量は徐々に降下する。なお、本工程を第2加熱工程と称する。
After the
上述した接着剤12の本硬化状態において、コーティングガラス13に所定の押圧(0.1MPa)を加えることで、コーティングガラス13の反りが矯正される(図3(e))。これは、接着剤12の半硬化状態(すなわち、コーティングガラス13の位置および反りが調整できる状態)から徐々に押圧を加えるため、接着剤12にコーティングガラス13の反りを矯正することが可能となる。また上述した工程から、本実施例においては、半導体ウエハ11がコーティングガラス13の反りを矯正するための矯正基板としても使用される。
The warp of the
接着剤12の温度が常温に戻ると、更に他の加熱装置等によってコーティングガラス13が貼り合せされた半導体ウエハ11に追加の加熱処理が施される(図2:ステップS7)。例えば、約160℃で1時間の追加加熱が実施されても良い。かかる追加加熱によって、接着剤12の完全な硬化が完了する。
When the temperature of the adhesive 12 returns to room temperature, additional heat treatment is performed on the
追加加熱処理後に、半導体ウエハ11の所定のダイシング領域にダイシングが実施されることにより、半導体ウエハ11がチップ化される。具体的には、図5(a)に示されているような、センサCSP20が形成される。図5(a)に示されているように、コーティングガラス13が接着剤12を介して半導体ウエハ11上に反りが無い状態で貼り合わされている。
After the additional heat treatment, dicing is performed on a predetermined dicing region of the
以上のように、本実施例の半導体装置の製造方法によれば、半導体ウエハ11とコーティングガラス13との貼り合わせ工程において、半硬化状態の接着剤12を介してコーティングガラス13が半導体ウエハ11上に配置され、更に接着剤12の本硬化状態までに所定の押圧が加えられることにより、半導体ウエハ11とコーティングガラス13との貼り合わせ状態の位置精度の向上及び接着剤の厚みバラツキの低減を図ることができる。
As described above, according to the manufacturing method of the semiconductor device of this embodiment, in the bonding process of the
第1の実施例においては接着剤の硬化状態を2段階(半硬化状態及び本硬化状態)に分け、接着剤の半硬化状態のときにコーティングガラスを半導体ウエハ上に配置し、本硬化状態のときにコーティングガラスの位置決めを実施していたが、硬化状態を分けることなくコーティングガラスを接着剤介して半導体ウエハに貼り合わせても良い。以下に、その具体例を図6乃至図8を参照しつつ説明する。なお、第1の実施例と同一の部材については同じ符号を付する。 In the first embodiment, the cured state of the adhesive is divided into two stages (semi-cured state and main-cured state), and when the adhesive is in the semi-cured state, the coating glass is placed on the semiconductor wafer, Although the positioning of the coating glass is sometimes performed, the coating glass may be bonded to the semiconductor wafer via an adhesive without dividing the cured state. Specific examples thereof will be described below with reference to FIGS. The same members as those in the first embodiment are denoted by the same reference numerals.
先ず、シリコン等の半導体基板に複数の半導体素子が形成された半導体ウエハ11が準備される。(図6:ステップS101、図7(a))。なお、半導体ウエハ11は第1の実施例の構造と同一であって、図5(a)に示されているように、半導体素子基板21、TSV22、裏面配線23、裏面封止層24及び端子25から構成されている
次に、半導体ウエハ11上に接着剤12が塗布される(図6:ステップ102、図7(b))。接着剤12は、第1の実施例と同様に、接着剤はエポキシ樹脂であっても良い。また、本接着剤塗布工程は、当該エポキシ樹脂を半導体ウエハ11の高速回転による遠心力によって塗布するスピンコート方式、印刷方式又はスプレー塗布方式を利用した塗布であっても良い。
First, a
次に、コーティングガラス13の反りを矯正するための矯正基板として支持基板71が準備される(図6:ステップS103、図7(c))。例えば、支持基板71は、ガラス、セラミック又は樹脂等の材質からなる基板である。なお、支持基板71は、後述するコーティングガラスの反りの矯正に使用されるため、平坦な不撓性の基板であることが望ましい。
Next, a
次に、補助接着剤(第2の接着剤)72が支持基板71上に塗布される(図6:ステップS104、図7(d))。例えば、補助接着剤72はUV硬化型接着剤であっても良い。補助接着剤72にUV硬化型接着剤を用いる理由は、UV硬化型接着剤介して支持基板71に接着された後述するコーティングガラスを容易に剥離することが可能になるからである。従って、補助接着剤72は、容易にコーティングガラスを剥離することが可能であれば、その他の補助接着剤であっても良い。
Next, an auxiliary adhesive (second adhesive) 72 is applied on the support substrate 71 (FIG. 6: step S104, FIG. 7 (d)). For example, the
次に、ガラス基板の両面に薄膜のコーティングが施された光透過性を有する基板13(以下、コーティングガラスと称する)が準備される(図6:ステップS5)。コーティングガラス13は、第1の実施例と同一であって、図5(b)に示されているような反りを有している。
Next, a light-transmitting substrate 13 (hereinafter referred to as coating glass) having a thin film coating on both surfaces of the glass substrate is prepared (FIG. 6: Step S5). The
次に、補助接着剤72を介してコーティングガラス13が支持基板71上に配置される。続いて、補助接着剤72にUV光が照射され、コーティングガラス13が補助接着剤72を介して支持基板71に仮接着される(図6:ステップS106、図7(e))。かかる仮接着工程の際に、コーティングガラス13が支持基板71に対して所定の押圧量にて押圧される。かかる押圧によってコーティングガラス13の反りが矯正される(図7(f))。例えば、かかる押圧量は、0.1MPaであっても良い。なお、押圧によって補助接着剤72がはみ出ることもあるが、後述する剥離工程よって補助接着剤72は除去されるため、センサCSPとしての問題は発生しない。また、本工程はシート状の接着剤を用いたWSS(Wafer support system:ウエハサポートシステム)を利用することもできる。上述した反りを矯正する工程を矯正接着工程と称する。
Next, the
次に、上述した支持基板71に仮接着されたコーティングガラス13が、半導体ウエハ11の接着剤12が塗布された面と対向するように、接着剤12が塗布された半導体ウエハ11及び支持基板71に仮接着されたコーティングガラス13が貼り合わせ装置(図示せず)内に配置される。続いて、コーティングガラス13が接着剤12上に配置される(図6:ステップS107、図8(a))。配置工程においては、コーティングガラス13の仮接着剤72に接着されていない面が接着剤12を介して半導体ウエハ11に対向して配置される。
Next, the
次に、貼り合わせ装置内の温度が所定の温度にまで加熱され、これにともなって接着剤12も硬化温度まで加熱される。接着剤12は、かかる加熱により硬化し、半導体ウエハ11とコーティングガラス13とを貼り合わせせる(図6:ステップS108、図8(b))。なお、本実施例においては、第1の実施例のように接着剤12を仮硬化状態にするような加熱は実施されず、140℃、5分の加熱のみを実施する。かかる加熱工程を硬化加熱工程と称する。なお、かかる加熱工程において、コーティングガラス13が半導体ウエハ11に対して所定の押圧量にて押圧されても良い。
Next, the temperature in the bonding apparatus is heated to a predetermined temperature, and accordingly, the adhesive 12 is also heated to the curing temperature. The adhesive 12 is cured by such heating and bonds the
その後、第1の実施例と同様に、他の恒温層を利用して、貼り合わされた状態の半導体ウエハ11に160℃、1時間の追加加熱処理を実施する。更に、仮接着剤72に所定の熱が加えられ、コーティングガラスから支持基板71が剥離される(図6:ステップ109、図8(c))。例えば、アクリル系の樹脂を成分に有するUV硬化型の接着剤であれば、85℃、30分以上の加熱によりコーティングガラス71から支持基板71が剥離される。その後、半導体ウエハ11の所定のダイシング領域にダイシングが実施され、半導体ウエハ11がチップ化される。具体的には、第1の実施例と同様に図5(a)に示されているような、センサCSP20が形成される。
Thereafter, similarly to the first embodiment, additional heat treatment is performed at 160 ° C. for 1 hour on the bonded
なお、本実施例においては、接着剤12が半導体ウエハ上に塗布されたが、コーティングガラス13上に塗布されても良い。これは、コーティングガラス13の反りが仮接着剤72を介した支持基板71との仮接着により矯正されているため、コーティングガラス13上に接着剤12を塗布した貼り合わせでも精度良く貼り合わせを実施できるからである。
In this embodiment, the adhesive 12 is applied on the semiconductor wafer, but may be applied on the
以上のように、第2の実施例においては、コーティングガラス13の反りを矯正した後に、半導体ウエハ11と貼り合わせを行うため、液状接着剤でも半導体ウエハ11上にコーティングガラスを精度良く貼り合わせることができる。また、第1の実施例のような仮硬化状態のための加熱が不要であるため、仮硬化状態を生成することが困難な接着剤においても、精度良くコーティングガラスを半導体ウエハに貼り合わせることが可能となる。
As described above, in the second embodiment, the
なお、上記した実施例においては、半導体ウエハ上に貼り合わされる基板はガラス材であったが、光透過性を有する有機材料、セラミック又はシリコン等からなる基板であっても良い。 In the embodiment described above, the substrate bonded onto the semiconductor wafer is a glass material, but it may be a substrate made of a light-transmitting organic material, ceramic, silicon, or the like.
11 半導体ウエハ
12 接着剤(第1の接着剤)
13 コーティングガラス
20 センサCSP
21 半導体素子基板
22 TSV
23 裏面配線
24 裏面封止層
25 端子
26 半導体チップ
31 ガラス基板
32 コーティング層
71 支持基板
72 補助接着剤(第2の接着剤)
13
21
23
Claims (8)
光透過性を有する光透過基板上にコーティング膜が形成されたコーティング基板を準備するコーティング基板準備工程と、
前記コーティング基板と前記半導体ウエハとを貼り合わせる貼り合わせ工程と、を有する半導体装置の製造方法であって、
前記貼り合わせ工程は、矯正基板に前記コーティング基板を接着して、前記コーティング基板の反りを矯正する反り矯正工程を備えることを特徴とする半導体装置の製造方法。 A semiconductor wafer preparation step of preparing a semiconductor wafer including a plurality of semiconductor element structures;
A coating substrate preparing step of preparing a coating substrate in which a coating film is formed on a light transmitting substrate having light transmittance;
A bonding step of bonding the coating substrate and the semiconductor wafer, and a manufacturing method of a semiconductor device,
The method of manufacturing a semiconductor device, wherein the bonding step includes a warp correction step of correcting the warpage of the coating substrate by bonding the coating substrate to a correction substrate.
前記反り矯正工程は、前記半導体ウエハ上に接着剤を塗布する接着剤形成工程と、前記接着剤を半硬化温度で加熱する第1加熱工程と、前記接着剤を介して前記コーティング基板を前記半導体ウエハ上に配置する配置工程と、前記コーティング基板を半導体ウエハに対して押圧しつつ前記接着剤を硬化温度で加熱する第2加熱工程と、を有することを特徴とする請求項1記載の半導体装置の製造方法。 The correction substrate is the semiconductor wafer,
The warpage correction step includes an adhesive forming step of applying an adhesive on the semiconductor wafer, a first heating step of heating the adhesive at a semi-curing temperature, and the coating substrate via the adhesive. The semiconductor device according to claim 1, further comprising: an arrangement step of arranging the wafer on the wafer; and a second heating step of heating the adhesive at a curing temperature while pressing the coating substrate against the semiconductor wafer. Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008199934A JP2010040662A (en) | 2008-08-01 | 2008-08-01 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008199934A JP2010040662A (en) | 2008-08-01 | 2008-08-01 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010040662A true JP2010040662A (en) | 2010-02-18 |
Family
ID=42012918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008199934A Pending JP2010040662A (en) | 2008-08-01 | 2008-08-01 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010040662A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013041941A (en) * | 2011-08-12 | 2013-02-28 | Sony Corp | Image pickup apparatus and camera module |
WO2016181433A1 (en) * | 2015-05-08 | 2016-11-17 | オリンパス株式会社 | Solid-state image pickup device |
JPWO2018034290A1 (en) * | 2016-08-18 | 2019-06-20 | Agc株式会社 | Laminate, method of manufacturing electronic device, method of manufacturing laminate |
JP2019519001A (en) * | 2016-06-23 | 2019-07-04 | ▲寧▼波舜宇光▲電▼信息有限公司 | Fixed focus camera module, focusing device and method thereof |
-
2008
- 2008-08-01 JP JP2008199934A patent/JP2010040662A/en active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013041941A (en) * | 2011-08-12 | 2013-02-28 | Sony Corp | Image pickup apparatus and camera module |
CN102956653A (en) * | 2011-08-12 | 2013-03-06 | 索尼公司 | Image pickup apparatus and camera module |
WO2016181433A1 (en) * | 2015-05-08 | 2016-11-17 | オリンパス株式会社 | Solid-state image pickup device |
JPWO2016181433A1 (en) * | 2015-05-08 | 2018-03-01 | オリンパス株式会社 | Solid-state imaging device |
JP2019519001A (en) * | 2016-06-23 | 2019-07-04 | ▲寧▼波舜宇光▲電▼信息有限公司 | Fixed focus camera module, focusing device and method thereof |
US10827103B2 (en) | 2016-06-23 | 2020-11-03 | Ningbo Sunny Opotech Co., Ltd. | Fixed-focus camera module and manufacturing method therefor |
US11509887B2 (en) | 2016-06-23 | 2022-11-22 | Ningbo Sunny Opotech Co., Ltd. | Fixed-focus photographing module and focusing device and method thereof |
JPWO2018034290A1 (en) * | 2016-08-18 | 2019-06-20 | Agc株式会社 | Laminate, method of manufacturing electronic device, method of manufacturing laminate |
JP2021165037A (en) * | 2016-08-18 | 2021-10-14 | Agc株式会社 | Laminate, method for manufacturing electronic device, and method for manufacturing laminate |
JP7136275B2 (en) | 2016-08-18 | 2022-09-13 | Agc株式会社 | LAMINATED BODY, ELECTRONIC DEVICE MANUFACTURING METHOD, LAMINATED PRODUCTION METHOD |
US11609360B2 (en) | 2016-08-18 | 2023-03-21 | AGC Inc. | Laminate, method for manufacturing electronic device, and method for manufacturing laminate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7547955B2 (en) | Semiconductor imaging device and method for manufacturing the same | |
JP2004312666A (en) | Solid-state imaging device and method for manufacturing the same | |
US8017439B2 (en) | Dual carrier for joining IC die or wafers to TSV wafers | |
JP5161732B2 (en) | Manufacturing method of semiconductor device | |
JP5334411B2 (en) | Bonded substrate and method for manufacturing semiconductor device using bonded substrate | |
US8252408B2 (en) | Electronic device and method of manufacturing the electronic device | |
US20100159643A1 (en) | Bonding ic die to tsv wafers | |
US20160197113A1 (en) | Image sensor device with sensing surface cavity and related methods | |
JP2010153498A (en) | Resin-sealed package and method for manufacturing the same | |
JP6067262B2 (en) | Semiconductor device, manufacturing method thereof, and camera | |
WO2023097896A1 (en) | Packaging structure for chip and packaging method | |
JP2010040662A (en) | Method of manufacturing semiconductor device | |
US20100144096A1 (en) | Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film | |
JP2006147864A (en) | Semiconductor package and its manufacturing method | |
JP2010135523A (en) | Electronic apparatus and method of manufacturing the same | |
JP2009272512A (en) | Method of manufacturing semiconductor device | |
JP2010098117A (en) | Electronic device and method of manufacturing the same | |
CN110611039A (en) | Manufacturing method of flexible OLED display device and flexible OLED display device | |
JP2011053640A (en) | Wafer level module and method for fabricating the same | |
CN107993937B (en) | Auxiliary structure of temporary bonding process and wafer processing method using same | |
JP3827310B2 (en) | Method for manufacturing solid-state imaging device | |
US10916578B2 (en) | Semiconductor apparatus and camera | |
JP2006100762A (en) | Method of manufacturing solid-state imaging device | |
US20230005975A1 (en) | Imaging element package and method of manufacturing imaging element package | |
US11137559B2 (en) | Optical chip package and method for forming the same |