JP2006147864A - Semiconductor package and its manufacturing method - Google Patents

Semiconductor package and its manufacturing method Download PDF

Info

Publication number
JP2006147864A
JP2006147864A JP2004336131A JP2004336131A JP2006147864A JP 2006147864 A JP2006147864 A JP 2006147864A JP 2004336131 A JP2004336131 A JP 2004336131A JP 2004336131 A JP2004336131 A JP 2004336131A JP 2006147864 A JP2006147864 A JP 2006147864A
Authority
JP
Japan
Prior art keywords
spacer
substrate
semiconductor substrate
semiconductor
cap substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004336131A
Other languages
Japanese (ja)
Inventor
Michikazu Tomita
道和 冨田
Tatsuo Suemasu
龍夫 末益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2004336131A priority Critical patent/JP2006147864A/en
Publication of JP2006147864A publication Critical patent/JP2006147864A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To manufacture a semiconductor package which holds a distance between a semiconductor substrate and a cap substrate uniform and controls the distance between the semiconductor substrate and the cap substrate freely. <P>SOLUTION: The semiconductor package 1 has a semiconductor substrate 2 and a cap substrate 4 disposed spaced from a surface 2a of the semiconductor substrate 2. The package is provided with a spacer 5 which is provided to project from a surface 4a opposing the semiconductor substrate 2 of the cap substrate 4 between the semiconductor substrates 2 and 4, and an adhesive layer 6 which adheres and fixes the spacer 5 and the semiconductor substrate 2. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体パッケージ及びその製造方法に関する。   The present invention relates to a semiconductor package and a manufacturing method thereof.

従来、半導体基板に実装された受光センサー等の機能素子を封止するため、封止剤を介して半導体基板に板ガラス等からなるキャップ基板（光透過性保護部材）を接着固定する構成が知られている（例えば特許文献１の図１を参照）。特許文献に記載の実装構造体の場合、光透過性保護部材を半導体ウエハと接合する方法として、受光センサーの周囲を囲むように半導体ウエハ上に封止材を塗布し、該封止材に光透過性保護部材を圧着したのち、熱や紫外線などを作用させて硬化させる方法が用いられている（例えば、特許文献１の段落００２１〜００２２を参照）。
特開２００１−３５１９９７号公報 Conventionally, in order to seal a functional element such as a light receiving sensor mounted on a semiconductor substrate, a configuration is known in which a cap substrate (light transmissive protective member) made of plate glass or the like is bonded and fixed to the semiconductor substrate via a sealing agent. (For example, see FIG. 1 of Patent Document 1). In the case of the mounting structure described in the patent document, as a method of bonding the light-transmitting protective member to the semiconductor wafer, a sealing material is applied on the semiconductor wafer so as to surround the periphery of the light receiving sensor, and light is applied to the sealing material. A method is used in which a transparent protective member is pressure-bonded and then cured by applying heat, ultraviolet rays, or the like (see, for example, paragraphs 0021 to 0022 of Patent Document 1).
JP 2001-351997 A

特許文献１に記載の従来の方法では、半導体ウエハ上に未硬化の封止材を塗布してこれに対して光透過性保護部材を圧着するので、光透過性保護部材を圧着した時点で、封止材の高さを例えば１００μｍといったレベルに保つことが非常に困難である。すなわち、未硬化の封止材の高さが目標よりも低くなったり、封止材の高さが不均一になって光透過性保護部材が斜めに傾いてしまったりなどの不具合が生じるおそれがある。
特許文献１の段落００２９には、光透過性保護部材の縁部全体にわたって凸部を設けた構成（特許文献１の図５を参照）とすることにより、厚さ方向の位置決め精度をより高く保つことができるとしているが、このような凸部を有する光透過性保護部材は製造が難しく、実現が困難である。
さらに特許文献１に記載の技術の欠点として、封止材として熱硬化性の封止材を用いた場合には、半導体ウエハに実装された受光センサーが熱の作用を受けてしまうので、機能素子の耐熱性が低い場合に悪影響を及ぼしかねないことが挙げられる。
このように、特許文献１の方法では、半導体基板とキャップ基板との間隔を一定に保ったり、半導体基板とキャップ基板との間隔を自由に制御したりすることが難しいという問題がある。 In the conventional method described in Patent Document 1, since an uncured sealing material is applied onto a semiconductor wafer and a light transmissive protective member is pressure-bonded thereto, when the light transmissive protective member is pressure-bonded, It is very difficult to keep the height of the sealing material at a level of, for example, 100 μm. That is, there is a possibility that the height of the uncured sealing material becomes lower than the target, or the height of the sealing material becomes uneven and the light-transmitting protective member is inclined obliquely. is there.
In paragraph 0029 of Patent Document 1, the positioning accuracy in the thickness direction is kept higher by adopting a configuration in which convex portions are provided over the entire edge of the light-transmitting protective member (see FIG. 5 of Patent Document 1). However, it is difficult to manufacture and realize a light-transmitting protective member having such a convex portion.
Further, as a disadvantage of the technique described in Patent Document 1, when a thermosetting sealing material is used as the sealing material, the light receiving sensor mounted on the semiconductor wafer is affected by heat, so that the functional element It may be adversely affected when the heat resistance is low.
As described above, the method of Patent Document 1 has a problem that it is difficult to keep the distance between the semiconductor substrate and the cap substrate constant or to freely control the distance between the semiconductor substrate and the cap substrate.

本発明は、上記事情に鑑みてなされたものであり、半導体基板とキャップ基板との間隔を均一に保ち、半導体基板とキャップ基板との間隔を自由に制御して製造することが容易な半導体パッケージを提供すること、ならびに上記半導体パッケージの製造に好適な半導体パッケージの製造方法を提供することを課題とする。   The present invention has been made in view of the above circumstances, and maintains a uniform distance between the semiconductor substrate and the cap substrate, and can be easily manufactured by freely controlling the distance between the semiconductor substrate and the cap substrate. It is another object of the present invention to provide a semiconductor package manufacturing method suitable for manufacturing the semiconductor package.

前記課題を解決するため、本発明は、半導体基板及びこの半導体基板の表面から間隔を介して配置されたキャップ基板を備え、前記半導体基板と前記キャップ基板との間に、前記キャップ基板の前記半導体基板に対向する面から突設されたスペーサと、前記スペーサ及び前記半導体基板を接着固定する接着剤層とが設けられていることを特徴とする半導体パッケージを提供する。
この半導体パッケージにおいては、前記スペーサが樹脂から構成されていることが好ましい。
また、上記半導体パッケージにおいては、前記スペーサが感光性材料から構成されていることが好ましい。
また、上記半導体パッケージにおいては、前記キャップ基板が光透過性を有することが好ましい。 In order to solve the above-mentioned problems, the present invention includes a semiconductor substrate and a cap substrate disposed at a distance from the surface of the semiconductor substrate, and the semiconductor of the cap substrate is provided between the semiconductor substrate and the cap substrate. Provided is a semiconductor package comprising a spacer projecting from a surface facing the substrate, and an adhesive layer for bonding and fixing the spacer and the semiconductor substrate.
In this semiconductor package, the spacer is preferably made of a resin.
In the semiconductor package, the spacer is preferably made of a photosensitive material.
In the semiconductor package, it is preferable that the cap substrate has light transmittance.

また、本発明は、前記キャップ基板の一方の面から突設されるようにスペーサを形成する工程と、前記スペーサの面上に接着剤層を形成する工程と、半導体基板に対して前記キャップ基板を向かい合わせて前記接着剤層を介して接合する工程とを備えることを特徴とする半導体パッケージの製造方法を提供する。   The present invention also includes a step of forming a spacer so as to protrude from one surface of the cap substrate, a step of forming an adhesive layer on the surface of the spacer, and the cap substrate with respect to a semiconductor substrate. And a step of bonding via the adhesive layer so as to face each other.

本発明の半導体パッケージによれば、半導体基板とキャップ基板との間に、前記キャップ基板の前記半導体基板に対向する面から突設されたスペーサと、前記スペーサ及び前記半導体基板を接着固定する接着剤層とが設けられているので、半導体基板とキャップ基板との間隔を均一に保つことが容易であり、しかも当該間隔の制御も容易である。   According to the semiconductor package of the present invention, a spacer projecting from the surface of the cap substrate facing the semiconductor substrate between the semiconductor substrate and the cap substrate, and an adhesive for bonding and fixing the spacer and the semiconductor substrate Since the layers are provided, it is easy to keep the distance between the semiconductor substrate and the cap substrate uniform, and the distance can be easily controlled.

本発明の半導体パッケージの製造方法によれば、スペーサをキャップ基板の一方の面に設けた後、キャップ基板上のスペーサを半導体基板と接合するので、スペーサの高さを均一に保つことが容易であり、しかも当該高さの制御も容易である。従って、半導体基板とキャップ基板との間隔が均一に保たれた半導体パッケージを簡便な手順によって歩留まり良く製造することが可能となる。また、接着剤層はスペーサの面上に形成するので、接着剤層を半導体基板上にパターン形成する方法に比べて、接着剤層とスペーサとの位置の整合を確実に行える。
さらに、スペーサを形成する工程でスペーサの加熱等が必要な場合でも、半導体基板が熱を受けないようにすることが可能であり、半導体基板上に実装された機能素子の耐熱性が低い場合であっても、悪影響を与えるおそれがない。 According to the semiconductor package manufacturing method of the present invention, since the spacer on the cap substrate is joined to the semiconductor substrate after the spacer is provided on one surface of the cap substrate, it is easy to keep the height of the spacer uniform. In addition, the height can be easily controlled. Accordingly, a semiconductor package in which the distance between the semiconductor substrate and the cap substrate is kept uniform can be manufactured with a simple procedure and with a high yield. In addition, since the adhesive layer is formed on the surface of the spacer, the position of the adhesive layer and the spacer can be reliably aligned as compared with the method of patterning the adhesive layer on the semiconductor substrate.
Furthermore, even when the spacer is heated in the step of forming the spacer, the semiconductor substrate can be prevented from receiving heat, and the heat resistance of the functional element mounted on the semiconductor substrate is low. Even if there is, there is no risk of adverse effects.

以下、最良の形態に基づき、図面を参照して本発明を説明する。
図１は、本発明の第１形態例に係る半導体パッケージの製造方法を説明する断面工程図である。図１中、図１（ｅ）は、本発明の第１形態例に係る半導体パッケージ１を示す断面図である。 The present invention will be described below with reference to the drawings based on the best mode.
FIG. 1 is a cross-sectional process diagram illustrating a method for manufacturing a semiconductor package according to a first embodiment of the present invention. In FIG. 1, FIG. 1 (e) is a sectional view showing a semiconductor package 1 according to a first embodiment of the present invention.

図１（ｅ）に示す半導体パッケージ１は、半導体基板２及びこの半導体基板２の表面２ａから間隔３を介して配置されたキャップ基板４を備え、キャップ基板４と半導体基板２との間には、キャップ基板４の半導体基板２に対向する側の面４ａから突設されたスペーサ５と、前記スペーサ５及び半導体基板２を接着固定する接着剤層６とが設けられていることを特徴とする。   A semiconductor package 1 shown in FIG. 1 (e) includes a semiconductor substrate 2 and a cap substrate 4 disposed at a distance 3 from the surface 2 a of the semiconductor substrate 2, and between the cap substrate 4 and the semiconductor substrate 2. The spacer 5 is provided so as to protrude from the surface 4a of the cap substrate 4 facing the semiconductor substrate 2, and the adhesive layer 6 for bonding and fixing the spacer 5 and the semiconductor substrate 2 is provided. .

半導体基板２は、例えばシリコン等からなる。半導体基板２の表面２ａには機能素子７が実装されている。この半導体基板２においては、特に図示はしないが、機能素子７を外部の電子回路等と導通させるためのホウ素（ボロン）の拡散層や、半導体基板２の表面２ａと裏面２ｂに貫通して設けられる貫通電極などが設けられている。
キャップ基板４は、機能素子７の上方に間隔を介して配置され、機能素子７を保護する等の役割を有する。キャップ基板４としては、樹脂やガラス、金属等からなる板材を用いることができる。 The semiconductor substrate 2 is made of, for example, silicon. A functional element 7 is mounted on the surface 2 a of the semiconductor substrate 2. In the semiconductor substrate 2, although not particularly shown, a boron (boron) diffusion layer for electrically connecting the functional element 7 to an external electronic circuit or the like, and penetrating the front surface 2 a and the back surface 2 b of the semiconductor substrate 2 are provided. A penetrating electrode is provided.
The cap substrate 4 is disposed above the functional element 7 with an interval, and has a role of protecting the functional element 7. As the cap substrate 4, a plate material made of resin, glass, metal or the like can be used.

本形態例における機能素子７は、例えばＣＣＤ素子等のイメージセンサである。このように、機能素子７が光学的デバイスである場合、機能素子７の使用波長帯において光透過性を有することが好ましく、この場合は、ガラスや透光性樹脂などからなるキャップ基板４を用いることができる。また、キャップ基板４は、各種の光学フィルタ機能やレンズ機能などの光学的機能を有するものでもよい。
機能素子７の他の例として、例えばＭＥＭＳデバイス（ＭＥＭＳ＝Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）などをウエハレベルでパッケージングする場合に、可動部が存在する等の理由からＭＥＭＳデバイスの周囲にキャビティを必要するようなパッケージにおいても適用が可能である。パッケージング対象となりうるＭＥＭＳデバイスとしては、例えばマイクロリレー、マイクロスイッチ、圧力センサ、加速度センサ、高周波フィルタ、マイクロミラー等が挙げられる。 The functional element 7 in this embodiment is an image sensor such as a CCD element. Thus, when the functional element 7 is an optical device, it is preferable that the functional element 7 has optical transparency in the wavelength band of use of the functional element 7, and in this case, the cap substrate 4 made of glass, translucent resin, or the like is used. be able to. The cap substrate 4 may have optical functions such as various optical filter functions and lens functions.
As another example of the functional element 7, for example, when packaging a MEMS device (MEMS = Micro Electro Mechanical System) or the like at the wafer level, a cavity is required around the MEMS device because of the existence of a movable part. It can be applied to various packages. Examples of the MEMS device that can be packaged include a micro relay, a micro switch, a pressure sensor, an acceleration sensor, a high frequency filter, and a micro mirror.

スペーサ５は、半導体基板２とキャップ基板４との間隔３を確保するため、キャップ基板４を半導体基板２と接合したときに、機能素子７の周囲を切れ目なく囲い、かつ、機能素子７の上を覆わないような所定位置に設けられる。これにより、機能素子７の周囲の空間３が半導体基板２とキャップ基板４とスペーサ５とにより気密に封止される。
スペーサ５の高さ（厚み）は、特に限定されるものではないく、機能素子７から要求される仕様などの条件に応じて自由に選択可能であるが、例えば数μｍ〜数百μｍの範囲であれば、機能素子７の周囲に十分なキャビティを確保することができるとともに、半導体パッケージ１全体の寸法を抑制することができる。
例えば機能素子７がＣＣＤ素子等のイメージセンサである場合には、半導体基板２とキャップ基板４との距離が近すぎると、キャップ基板４に付着したパーティクル等の影響を受けやすくなる場合があり、このような場合には、スペーサ５によって半導体基板２とキャップ基板４との間に確保された間隔３の役割を最大限に生かすことができる。 The spacer 5 ensures that the space 3 between the semiconductor substrate 2 and the cap substrate 4 is secured, and when the cap substrate 4 is bonded to the semiconductor substrate 2, the spacer 5 surrounds the functional element 7 without any break, and the top of the functional element 7. It is provided in a predetermined position so as not to cover. Thereby, the space 3 around the functional element 7 is hermetically sealed by the semiconductor substrate 2, the cap substrate 4, and the spacer 5.
The height (thickness) of the spacer 5 is not particularly limited, and can be freely selected according to conditions such as specifications required from the functional element 7, for example, in the range of several μm to several hundred μm. If so, it is possible to secure a sufficient cavity around the functional element 7 and to suppress the overall size of the semiconductor package 1.
For example, in the case where the functional element 7 is an image sensor such as a CCD element, if the distance between the semiconductor substrate 2 and the cap substrate 4 is too close, it may be easily affected by particles attached to the cap substrate 4. In such a case, the role of the distance 3 secured between the semiconductor substrate 2 and the cap substrate 4 by the spacer 5 can be utilized to the maximum.

スペーサ５に用いられる材料としては、例えば感光性もしくは非感光性の樹脂（ＵＶ硬化型樹脂、可視光硬化型樹脂、赤外光硬化型樹脂、熱硬化型樹脂等）からなるワニスやペースト、ドライフィルム等が挙げられる。
スペーサ５を構成するのに適した材料としては、半導体パッケージの使用環境に応じて適宜選択すればよいが、とりわけ、ポリイミドやフェノール系樹脂など、耐薬品性及び耐熱性に優れる樹脂が好適である。ポリイミド樹脂の場合、層を形成した後に焼成を行うことにより、架橋反応を引き起こして耐薬品性及び耐熱性を向上することが可能である。
スペーサ５を構成する材料が感光性を有する場合、スペーサ５のパターニングが容易になるので好ましい。前記感光性材料としては、エポキシアクリレート等の感光性樹脂や、感光性ガラスペーストなどが挙げられる。
ポリイミド樹脂やガラスペーストを焼成する場合、スペーサ５をキャップ基板４側に形成して、キャップ基板４を半導体基板２と接合する前にスペーサ５の焼成を行うことにより、焼成の熱による機能素子７のダメージを回避することができる。 Examples of the material used for the spacer 5 include a varnish or paste made of photosensitive or non-photosensitive resin (UV curable resin, visible light curable resin, infrared light curable resin, thermosetting resin, etc.), dry A film etc. are mentioned.
A material suitable for forming the spacer 5 may be selected as appropriate according to the use environment of the semiconductor package, and in particular, a resin excellent in chemical resistance and heat resistance, such as polyimide and phenol resin, is preferable. . In the case of a polyimide resin, by performing baking after forming the layer, it is possible to cause a crosslinking reaction and improve chemical resistance and heat resistance.
When the material which comprises the spacer 5 has photosensitivity, since the patterning of the spacer 5 becomes easy, it is preferable. Examples of the photosensitive material include photosensitive resins such as epoxy acrylate and photosensitive glass paste.
When baking a polyimide resin or a glass paste, the functional element 7 by the heat of baking is formed by forming the spacer 5 on the cap substrate 4 side and baking the spacer 5 before joining the cap substrate 4 to the semiconductor substrate 2. Damage can be avoided.

スペーサ５を所定位置に形成するには、例えば液状樹脂を使用して印刷法により所定位置に塗布したり、ドライフィルムをラミネートしてこれをフォトリソグラフィ技術により所定位置のみ残してパターニングする方法等が利用できる。
スペーサ５の接着力を補うため、図２（ａ）に示す半導体パッケージ１Ａのようにスペーサ５と接着剤層６との間に、あるいは図２（ｂ）に示す半導体パッケージ１Ｂのようにキャップ基板４とスペーサ５との間に、接着増強剤や金属薄膜等の他の薄い層８を挿入することも可能である。接着増強剤を用いる場合、接着剤層６を構成する接着剤の種類に応じて、適当なものを採用する。
スペーサ５は、複数の層を積層したものでもよい。複数の層の積層体からなるスペーサ５を形成するには、塗布等による膜形成を複数回繰り返して全体の高さを増していく方法、また、図２（ｃ）に示す半導体パッケージ１Ｃのように複数枚のフィルム９を接着剤１０等を介して積層する方法等が挙げられる。 In order to form the spacer 5 at a predetermined position, for example, a liquid resin is applied at a predetermined position by a printing method, or a dry film is laminated and patterned by leaving a predetermined position by a photolithography technique. Available.
In order to compensate for the adhesive strength of the spacer 5, a cap substrate is provided between the spacer 5 and the adhesive layer 6 as in the semiconductor package 1A shown in FIG. 2A or as in the semiconductor package 1B shown in FIG. 2B. It is also possible to insert another thin layer 8 such as an adhesion enhancer or a metal thin film between 4 and the spacer 5. In the case of using an adhesion enhancer, an appropriate one is adopted according to the type of adhesive constituting the adhesive layer 6.
The spacer 5 may be a laminate of a plurality of layers. In order to form the spacer 5 composed of a laminate of a plurality of layers, a method of increasing the overall height by repeatedly forming a film by coating or the like, or a semiconductor package 1C shown in FIG. And a method of laminating a plurality of films 9 with an adhesive 10 or the like.

接着剤層６は、スペーサ５と半導体基板２の表面２ａとの間に介在して半導体基板２とキャップ基板４とを接合するために設けられる。接着剤層６は、スペーサ５の表面に接着剤を塗布することによって形成することができる。
図１（ｃ）には、接着剤層６がスペーサ５の頂面５ａに設けられた状態を図示しているが、半導体基板２とキャップ基板４との接合強度が十分である限り、接着剤層６がスペーサ５の側面５ｂに設けられていても差し支えない。
接着剤層６に用いられる接着剤としては、例えばエポキシ樹脂や感光性ＢＣＢ樹脂などを用いることができる。接着剤の塗布方法は特に限定されるものでないが、例えばスタンピング、ディスペンス、スピンコート、スプレーコート等の手法を用いることが可能である。
接着剤としてエポキシ樹脂を用いる場合、図１（ｃ）に示すようにスペーサ５の頂面５ａを下向きにし、接着剤をスタンピングによってスペーサ５に付着させると、均一な厚みの接着剤層６を形成しやすく、好ましい。
接着剤として感光性ＢＣＢ樹脂を用いる場合、スペーサ５が設けられた面４ａを上向きにしてスピンコートによりキャップ基板４及びスペーサ５上の全面に塗膜を形成したのち、選択的に露光して不要な部分（スペーサ５がなくキャップ基板４の表面４ａが露出された位置に付着したものなど）を除去することにより、スペーサ５上に接着剤層６を形成させることができる。 The adhesive layer 6 is provided to bond the semiconductor substrate 2 and the cap substrate 4 with the spacer 5 interposed between the spacer 5 and the surface 2 a of the semiconductor substrate 2. The adhesive layer 6 can be formed by applying an adhesive to the surface of the spacer 5.
FIG. 1C illustrates a state in which the adhesive layer 6 is provided on the top surface 5a of the spacer 5. However, as long as the bonding strength between the semiconductor substrate 2 and the cap substrate 4 is sufficient, the adhesive is used. The layer 6 may be provided on the side surface 5 b of the spacer 5.
As an adhesive used for the adhesive layer 6, for example, an epoxy resin or a photosensitive BCB resin can be used. The method for applying the adhesive is not particularly limited, and for example, a method such as stamping, dispensing, spin coating, spray coating, or the like can be used.
When an epoxy resin is used as the adhesive, when the top surface 5a of the spacer 5 is faced downward as shown in FIG. 1 (c) and the adhesive is attached to the spacer 5 by stamping, an adhesive layer 6 having a uniform thickness is formed. It is easy to do and is preferable.
When a photosensitive BCB resin is used as an adhesive, a coating film is formed on the entire surface of the cap substrate 4 and the spacer 5 by spin coating with the surface 4a provided with the spacer 5 facing upward, and then selectively exposed and unnecessary. The adhesive layer 6 can be formed on the spacers 5 by removing such parts (such as those that do not have the spacers 5 and adhere to the position where the surface 4a of the cap substrate 4 is exposed).

接着剤層６の厚さは、接着剤の種類に応じて十分な接着強度が得られる厚さとするが、半導体基板２とキャップ基板４との間隔３を精度良く形成するためには、半導体基板２とキャップ基板４との間隔３は主としてスペーサ５の高さによって確保されることが望ましい。スペーサ５を省略して、半導体基板２とキャップ基板４との間隔３を接着剤層６のみで確保しようとした場合、間隔３を例えば１００μｍといったレベルに保つことが非常に困難である。さらに、半導体基板２とキャップ基板４とを接合したときに、未硬化の接着剤層６がつぶれて高さが目標よりも低くなったり、接着剤層６の厚みが不均一になってキャップ基板４が斜めに傾いてしまったりなどの不具合が生じるおそれがある。   The thickness of the adhesive layer 6 is set to a thickness that provides sufficient adhesive strength depending on the type of adhesive, but in order to form the gap 3 between the semiconductor substrate 2 and the cap substrate 4 with high accuracy, the semiconductor substrate It is desirable that the distance 3 between 2 and the cap substrate 4 is ensured mainly by the height of the spacer 5. If the spacer 5 is omitted and the interval 3 between the semiconductor substrate 2 and the cap substrate 4 is to be secured by the adhesive layer 6 alone, it is very difficult to maintain the interval 3 at a level of, for example, 100 μm. Further, when the semiconductor substrate 2 and the cap substrate 4 are joined, the uncured adhesive layer 6 is crushed and the height becomes lower than the target, or the thickness of the adhesive layer 6 becomes non-uniform and the cap substrate. There is a possibility that problems such as tilting of 4 may occur.

本形態例の半導体パッケージ１の製造方法は、まず、図１（ｂ）に示すようにキャップ基板４の一方の面４ａから突設されるようにスペーサ５を形成する。スペーサ５は、ワニスやドライフィルム、ペースト等、適宜の形態を有する材料の塗布、印刷、又はラミネート等の方法によってキャップ基板４の一方の面４ａ上に形成することができる。   In the manufacturing method of the semiconductor package 1 of this embodiment, first, the spacer 5 is formed so as to protrude from the one surface 4a of the cap substrate 4 as shown in FIG. The spacer 5 can be formed on the one surface 4a of the cap substrate 4 by a method such as coating, printing, or laminating a material having an appropriate form such as varnish, dry film, paste, or the like.

スペーサ５を形成する場合、まず、図１（ａ）に示すように、キャップ基板４の一方の面４ａ上にスペーサ用樹脂層１１を層状に形成してから、フォトリソグラフィ等の手法を用いてスペーサ用樹脂層１１のパターニングを行い、スペーサ用樹脂層１１を所定位置に残すことによって、図１（ｂ）に示すようなスペーサ５を形成する方法も可能である。
また、スペーサ用樹脂を印刷等によって予めパターンを形成することも可能であり、この場合は、図１（ａ）に示すスペーサ用樹脂層１１の形成工程とその後のパターニング工程とを省略することができる。
スペーサ５をパターニング形成する際、キャップ基板４に対して直接エッチング等の加工を行うことなく、感光性材料に対するフォトリソグラフィによってスペーサ用樹脂層１１をパターニングすることにより、キャップ基板４の表面の荒れによる光透過特性の劣化を抑制することができる。 When forming the spacer 5, first, as shown in FIG. 1A, a spacer resin layer 11 is formed in a layer shape on one surface 4 a of the cap substrate 4, and then a method such as photolithography is used. It is also possible to form the spacer 5 as shown in FIG. 1B by patterning the spacer resin layer 11 and leaving the spacer resin layer 11 in a predetermined position.
It is also possible to form a pattern in advance by printing the spacer resin. In this case, the step of forming the spacer resin layer 11 shown in FIG. 1A and the subsequent patterning step may be omitted. it can.
When the spacer 5 is formed by patterning, the spacer resin layer 11 is patterned by photolithography on the photosensitive material without directly performing processing such as etching on the cap substrate 4, thereby causing the surface of the cap substrate 4 to be rough. Deterioration of light transmission characteristics can be suppressed.

なお、図１（ａ）に示すスペーサ用樹脂層１１の段階、又は図１（ｂ）に示すパターニングされたスペーサ５の段階において、必要に応じて焼成などの処理を行うことができる。スペーサ５を例えばポリイミド樹脂から形成する場合、例えば４００℃程度で焼成を行うことにより架橋反応が起き、樹脂の耐薬品性及び耐熱性を向上することができる。
本形態例においては、キャップ基板４とスペーサ５（又はスペーサ用樹脂層１１）のみが焼成の熱を受けるため、半導体基板２上に実装された機能素子７の耐熱性によらず（たとえ機能素子７の耐熱性が低いとしても）、スペーサ５（又はスペーサ用樹脂層１１）が完全に硬化するまで焼成を行うことができる。 In addition, in the stage of the spacer resin layer 11 shown in FIG. 1A or the stage of the patterned spacer 5 shown in FIG. 1B, a treatment such as baking can be performed as necessary. When the spacer 5 is formed from, for example, a polyimide resin, a crosslinking reaction occurs by firing at, for example, about 400 ° C., and the chemical resistance and heat resistance of the resin can be improved.
In this embodiment, since only the cap substrate 4 and the spacer 5 (or the spacer resin layer 11) receive the heat of baking, the functional element 7 mounted on the semiconductor substrate 2 does not depend on the heat resistance (even if the functional element). Even if the heat resistance of 7 is low, baking can be performed until the spacer 5 (or the spacer resin layer 11) is completely cured.

次に、図１（ｃ）に示すように、スペーサ５の表面に、スタンピング、ディスペンス、スピンコート、スプレーコート等の手法を用いて接着剤を塗布し、スペーサ５上に接着剤層６を形成する。
図１（ｃ）には、接着剤層６がスペーサ５の頂面５ａに設けられた状態を図示しているが、半導体基板２とキャップ基板４との接合強度が十分である限り、接着剤層６がスペーサ５の側面５ｂに設けられていても差し支えない。 Next, as shown in FIG. 1C, an adhesive is applied to the surface of the spacer 5 using a technique such as stamping, dispensing, spin coating, spray coating, etc., and an adhesive layer 6 is formed on the spacer 5. To do.
FIG. 1C illustrates a state in which the adhesive layer 6 is provided on the top surface 5a of the spacer 5. However, as long as the bonding strength between the semiconductor substrate 2 and the cap substrate 4 is sufficient, the adhesive is used. The layer 6 may be provided on the side surface 5 b of the spacer 5.

次に、図１（ｄ）に示すように、半導体基板２に対してキャップ基板４を向かい合わせ、キャップ基板４の一方の面４ａに形成されたスペーサ５を半導体基板２の表面２ａに接着する。これにより、半導体基板２とキャップ基板４とが接着剤層６を介して接合される。スペーサ５は硬化済みの樹脂やガラス等からなるので、接合時につぶれたり高さが変動したりといった不具合が生じることがないので、半導体基板２とキャップ基板４との間に、目標どおりに均一な高さの間隔３を確保することができる。
次に、スペーサ５が両断されるように、図１（ｄ）に示す切断線Ｌに沿って半導体基板２及びキャップ基板４を切断すれば、図１（ｅ）に示すように、本形態例の半導体パッケージ１が得られる。 Next, as shown in FIG. 1D, the cap substrate 4 faces the semiconductor substrate 2, and the spacer 5 formed on one surface 4 a of the cap substrate 4 is bonded to the surface 2 a of the semiconductor substrate 2. . Thereby, the semiconductor substrate 2 and the cap substrate 4 are bonded via the adhesive layer 6. Since the spacer 5 is made of a cured resin, glass, or the like, there is no problem such as crushing or fluctuation in height at the time of bonding. Therefore, the spacer 5 is uniform as desired between the semiconductor substrate 2 and the cap substrate 4. The height interval 3 can be secured.
Next, if the semiconductor substrate 2 and the cap substrate 4 are cut along the cutting line L shown in FIG. 1 (d) so that the spacer 5 is cut into two, this embodiment is shown in FIG. 1 (e). The semiconductor package 1 is obtained.

本形態例の半導体パッケージ１，１Ａ，１Ｂ，１Ｃによれば、半導体基板２とキャップ基板４との間に、キャップ基板４の半導体基板２に対向する面４ａから突設されたスペーサ５と、スペーサ５及び半導体基板２を接着固定する接着剤層６とが設けられているので、平坦なキャップ基板４を用いることが可能であるとともに、キャップ基板４の片面４ａに高さが均一、かつ安定した（変動しにくい）スペーサ５が設けられているので、半導体基板２とキャップ基板４との間隔３を均一に保つことが容易であり、しかも当該間隔３の制御も容易である。
キャップ基板４として光透過性を有する材料を用いることにより、ＣＣＤ素子等の光学的デバイスの封止構造に適用することが可能となる。
スペーサ５を樹脂から構成することにより、他のスペーサ材料と比較して安価に製造することが可能である。
スペーサ５を感光性材料から構成することにより、スペーサ５のパターニングが容易になる。また、フォトリソグラフィによってスペーサ５をパターニングすることにより、キャップ基板４の表面の荒れやこれに起因する光透過特性の劣化を抑制することができる。 According to the semiconductor packages 1, 1 </ b> A, 1 </ b> B, and 1 </ b> C of the present embodiment, the spacer 5 that protrudes from the surface 4 a of the cap substrate 4 facing the semiconductor substrate 2 between the semiconductor substrate 2 and the cap substrate 4; Since the spacer 5 and the adhesive layer 6 for bonding and fixing the semiconductor substrate 2 are provided, the flat cap substrate 4 can be used, and the height is uniform and stable on one side 4a of the cap substrate 4. Thus, since the spacer 5 (which does not easily fluctuate) is provided, it is easy to keep the gap 3 between the semiconductor substrate 2 and the cap substrate 4 uniform, and the gap 3 can be easily controlled.
By using a light-transmitting material as the cap substrate 4, it can be applied to a sealing structure of an optical device such as a CCD element.
By forming the spacer 5 from resin, it can be manufactured at a lower cost than other spacer materials.
By configuring the spacer 5 from a photosensitive material, the patterning of the spacer 5 is facilitated. Further, by patterning the spacers 5 by photolithography, it is possible to suppress the roughness of the surface of the cap substrate 4 and the deterioration of the light transmission characteristics resulting therefrom.

本形態例の半導体パッケージの製造方法によれば、スペーサ５をキャップ基板４の一方の面４ａに設けた後、キャップ基板４上のスペーサ５を半導体基板２と接合するので、スペーサ５の高さを均一に保つことが容易であり、しかも当該高さの制御も容易である。従って、半導体基板２とキャップ基板４との間隔３が均一に保たれた半導体パッケージ１，１Ａ，１Ｂ，１Ｃを簡便な手順によって歩留まり良く製造することが可能となる。また、接着剤層６をスペーサ５の面上に形成するので、接着剤層６を半導体基板２上にパターン形成する方法に比べて、接着剤層６とスペーサ５との位置の整合をより確実に行える。
さらに、スペーサ５を形成する工程でスペーサ５の加熱等が必要な場合でも、半導体基板２が熱を受けないようにすることが可能であり、半導体基板２上に実装された機能素子７の耐熱性が低い場合であっても、悪影響を与えるおそれがない。 According to the semiconductor package manufacturing method of the present embodiment, the spacer 5 on the cap substrate 4 is joined to the semiconductor substrate 2 after the spacer 5 is provided on the one surface 4a of the cap substrate 4, so that the height of the spacer 5 is increased. Can be easily maintained, and the height can be easily controlled. Therefore, the semiconductor packages 1, 1A, 1B, and 1C in which the distance 3 between the semiconductor substrate 2 and the cap substrate 4 is kept uniform can be manufactured with a simple procedure with a high yield. In addition, since the adhesive layer 6 is formed on the surface of the spacer 5, the alignment of the adhesive layer 6 and the spacer 5 can be more reliably compared with the method of patterning the adhesive layer 6 on the semiconductor substrate 2. Can be done.
Further, even when the spacer 5 is required to be heated in the step of forming the spacer 5, the semiconductor substrate 2 can be prevented from receiving heat, and the heat resistance of the functional element 7 mounted on the semiconductor substrate 2 can be prevented. Even if the property is low, there is no risk of adverse effects.

次に、本発明の改変例として、本発明の第２形態例に係る半導体パッケージの製造方法を説明する断面工程図である。図３中、図３（ｅ）は、本発明の第２形態例に係る半導体パッケージ１Ｄを示す断面図である。
図３中、図１で用いた符号と同一の符号は、本発明の第１形態例で説明した構成と同一又は同様の構成であることを示し、本発明の第２形態例では第１形態例と重複する説明を省略することがある。 Next, as a modification of the present invention, a cross-sectional process diagram illustrating a method for manufacturing a semiconductor package according to a second embodiment of the present invention. In FIG. 3, FIG. 3 (e) is a sectional view showing a semiconductor package 1D according to the second embodiment of the present invention.
In FIG. 3, the same reference numerals as those used in FIG. 1 indicate the same or similar configurations as those described in the first embodiment of the present invention. In the second embodiment of the present invention, the first embodiment The description which overlaps with an example may be omitted.

図３（ｅ）において、半導体基板２の表面２ａには、機能素子７とパッド１２，１２が設けられている。この例では、機能素子７はスペーサ５で封止された空間３の内側に配置されているが、パッド１２，１２は、スペーサ５で封止された空間３の外側に配置されている。また、機能素子７とその両側のパッド１２，１２との間には、図示しないボロン拡散層などにより導通が取られている。本形態例に係る半導体パッケージ１Ｄの場合、パッド１２，１２に対してワイヤーボンディングを適用することにより、半導体パッケージ１Ｄの外部回路（図示略）と導通を取ることができる。
図３に示す第２形態例の半導体パッケージ１Ｄにおいても、図２（ａ）〜（ｃ）のそれぞれに示すような改変を施すことが可能である。 In FIG. 3 (e), a functional element 7 and pads 12, 12 are provided on the surface 2 a of the semiconductor substrate 2. In this example, the functional element 7 is disposed inside the space 3 sealed with the spacer 5, but the pads 12 and 12 are disposed outside the space 3 sealed with the spacer 5. In addition, the functional element 7 and the pads 12 and 12 on both sides thereof are electrically connected by a boron diffusion layer (not shown). In the case of the semiconductor package 1D according to the present embodiment, by applying wire bonding to the pads 12 and 12, conduction with an external circuit (not shown) of the semiconductor package 1D can be established.
The semiconductor package 1D of the second embodiment shown in FIG. 3 can be modified as shown in FIGS. 2 (a) to 2 (c).

本形態例の半導体パッケージ１Ｄの製造方法は、図３（ａ）〜（ｃ）に示すように、キャップ基板４の一方の面４ａにスペーサ５及び接着剤層６を形成する工程については、上述の第１形態例の半導体パッケージ１の製造方法として説明した手順（図１（ａ）〜（ｃ）参照。）と同様に行うことができる。   In the manufacturing method of the semiconductor package 1D of this embodiment, as shown in FIGS. 3A to 3C, the process of forming the spacer 5 and the adhesive layer 6 on the one surface 4a of the cap substrate 4 is described above. This can be performed in the same manner as the procedure (see FIGS. 1A to 1C) described as the method for manufacturing the semiconductor package 1 of the first embodiment.

スペーサ５上に接着剤層６を形成したのち、次に、図３（ｄ）に示すように、半導体基板２に対してキャップ基板４を向かい合わせ、キャップ基板４の一方の面４ａに形成されたスペーサ５を半導体基板２の表面２ａに接着する。これにより、半導体基板２とキャップ基板４とが接着剤層６を介して接合される。この際、半導体基板２としては、表面２ａに少なくとも機能素子７とパッド１２，１２とが設けられたものを用いる。   After forming the adhesive layer 6 on the spacer 5, next, as shown in FIG. 3 (d), the cap substrate 4 faces the semiconductor substrate 2 and is formed on one surface 4 a of the cap substrate 4. The spacer 5 is bonded to the surface 2 a of the semiconductor substrate 2. Thereby, the semiconductor substrate 2 and the cap substrate 4 are bonded via the adhesive layer 6. At this time, a semiconductor substrate 2 having at least the functional element 7 and the pads 12 and 12 on the surface 2a is used.

次に、スペーサ５が両断されるように、図３（ｄ）に示す切断線Ｌ１に沿って半導体基板２を切断するとともに、切断線Ｌ２に沿ってキャップ基板４を切断し、パッド１２，１２の上方のキャップ基板４を除去すれば、図３（ｅ）に示すように、本形態例の半導体パッケージ１Ｄが得られる。 Then, as the spacer 5 is bisected, as well as cutting the semiconductor substrate 2 along the cutting line L 1 shown in FIG. 3 (d), cutting the cap substrate 4 along the cutting line L 2, the pad 12 , 12 is removed, the semiconductor package 1D of this embodiment is obtained as shown in FIG.

本形態例の半導体パッケージ１Ｄによれば、半導体基板２とキャップ基板４との間に、キャップ基板４の半導体基板２に対向する面４ａから突設されたスペーサ５と、スペーサ５及び半導体基板２を接着固定する接着剤層６とが設けられているので、半導体基板２とキャップ基板４との間隔３を均一に保つことが容易であり、しかも当該間隔３の制御も容易である。
キャップ基板４として光透過性を有する材料を用いることにより、ＣＣＤ素子等の光学的デバイスの封止構造に適用することが可能となる。
スペーサ５を樹脂から構成することにより、他のスペーサ材料と比較して安価に製造することが可能である。
スペーサ５を感光性材料から構成することにより、スペーサ５のパターニングが容易になる。また、フォトリソグラフィによってスペーサ５をパターニングすることにより、キャップ基板４の表面の荒れやこれに起因する光透過特性の劣化を抑制することができる。 According to the semiconductor package 1D of the present embodiment, the spacer 5 protruding from the surface 4a of the cap substrate 4 facing the semiconductor substrate 2 between the semiconductor substrate 2 and the cap substrate 4, and the spacer 5 and the semiconductor substrate 2 Therefore, it is easy to keep the gap 3 between the semiconductor substrate 2 and the cap substrate 4 uniform, and the gap 3 can be easily controlled.
By using a light-transmitting material as the cap substrate 4, it can be applied to a sealing structure of an optical device such as a CCD element.
By forming the spacer 5 from resin, it can be manufactured at a lower cost than other spacer materials.
By configuring the spacer 5 from a photosensitive material, the patterning of the spacer 5 is facilitated. Further, by patterning the spacers 5 by photolithography, it is possible to suppress the roughness of the surface of the cap substrate 4 and the deterioration of the light transmission characteristics resulting therefrom.

本形態例の半導体パッケージの製造方法によれば、スペーサ５をキャップ基板４の一方の面４ａに設けた後、キャップ基板４上のスペーサ５を半導体基板２と接合するので、スペーサ５の高さを均一に保つことが容易であり、しかも当該高さの制御も容易である。従って、半導体基板２とキャップ基板４との間隔３が均一に保たれた半導体パッケージ１Ｄを簡便な手順によって歩留まり良く製造することが可能となる。また、接着剤層６をスペーサ５の面上に形成するので、接着剤層６を半導体基板２上にパターン形成する方法に比べて、接着剤層６とスペーサ５との位置の整合をより確実に行える。   According to the semiconductor package manufacturing method of the present embodiment, the spacer 5 on the cap substrate 4 is joined to the semiconductor substrate 2 after the spacer 5 is provided on the one surface 4a of the cap substrate 4, so that the height of the spacer 5 is increased. Can be easily maintained, and the height can be easily controlled. Accordingly, the semiconductor package 1D in which the distance 3 between the semiconductor substrate 2 and the cap substrate 4 is kept uniform can be manufactured with a simple procedure and with a high yield. In addition, since the adhesive layer 6 is formed on the surface of the spacer 5, the alignment of the adhesive layer 6 and the spacer 5 can be more reliably compared with the method of patterning the adhesive layer 6 on the semiconductor substrate 2. Can be done.

半導体基板２を切断する際に、スペーサ５と他のスペーサ５と間で切断するようにしたので、図３（ｅ）に示すようにスペーサ５の外側にワイヤーボンディング用のパッド１２を設けるスペースを確保することができる。なお、パッド１２を設けずに半導体基板２を貫通する貫通配線で導通を取る場合でも、半導体基板２を切断するブレードとキャップ基板４を切断するブレードとを別々にする場合には、図３（ｄ）に示すように、半導体基板２を切断する切断線Ｌ１とキャップ基板４を切断する切断線Ｌ２とが交差しないように切断することが好ましい。これにより、スペーサ５の側面に損傷や食い違いのない半導体パッケージを得ることができる。 When the semiconductor substrate 2 is cut, it is cut between the spacer 5 and the other spacer 5, so that a space for providing a wire bonding pad 12 on the outside of the spacer 5 as shown in FIG. Can be secured. Note that, even when the conduction is achieved by the through wiring penetrating the semiconductor substrate 2 without providing the pad 12, when the blade for cutting the semiconductor substrate 2 and the blade for cutting the cap substrate 4 are separated, FIG. as shown in d), it is preferable that the cutting line L 2 for cutting the cutting line L 1 and the cap substrate 4 for cutting the semiconductor substrate 2 is cut so as not to cross. As a result, a semiconductor package can be obtained in which the side surfaces of the spacer 5 are free from damage and discrepancy.

本発明は、半導体基板上に形成されたデバイス（機能素子）に対するウエハレベルでのパッケージングにおいて、デバイスの周囲に中空構造を必要とする場合に、特に有用である。   The present invention is particularly useful when packaging at the wafer level for a device (functional element) formed on a semiconductor substrate requires a hollow structure around the device.

（ａ）〜（ｅ） 本発明の第１形態例に係る半導体パッケージの製造方法を説明する断面工程図である。(A)-(e) It is sectional process drawing explaining the manufacturing method of the semiconductor package which concerns on the 1st form example of this invention. （ａ）〜（ｃ） それぞれ本発明の半導体パッケージの改変例を示す断面図である。(A)-(c) It is sectional drawing which shows the modification of the semiconductor package of this invention, respectively. （ａ）〜（ｅ） 本発明の第２形態例に係る半導体パッケージの製造方法を説明する断面工程図である。(A)-(e) It is sectional process drawing explaining the manufacturing method of the semiconductor package which concerns on the 2nd example of this invention.

符号の説明Explanation of symbols

１，１Ａ，１Ｂ，１Ｃ，１Ｄ…半導体パッケージ、２…半導体基板、２ａ…半導体基板の表面、４…キャップ基板、４ａ…キャップ基板の半導体基板に対向する面、５…スペーサ、６…接着剤層。 DESCRIPTION OF SYMBOLS 1,1A, 1B, 1C, 1D ... Semiconductor package, 2 ... Semiconductor substrate, 2a ... Surface of semiconductor substrate, 4 ... Cap substrate, 4a ... Surface of cap substrate facing semiconductor substrate, 5 ... Spacer, 6 ... Adhesive layer.

Claims (5)

半導体基板及びこの半導体基板の表面から間隔を介して配置されたキャップ基板を備え、前記半導体基板と前記キャップ基板との間に、前記キャップ基板の前記半導体基板に対向する面から突設されたスペーサと、前記スペーサ及び前記半導体基板を接着固定する接着剤層とが設けられていることを特徴とする半導体パッケージ。   A spacer provided with a semiconductor substrate and a cap substrate arranged at a distance from the surface of the semiconductor substrate, and protruding from a surface of the cap substrate facing the semiconductor substrate between the semiconductor substrate and the cap substrate And an adhesive layer for adhering and fixing the spacer and the semiconductor substrate. 前記スペーサが樹脂から構成されていることを特徴とする請求項１に記載の半導体パッケージ。   The semiconductor package according to claim 1, wherein the spacer is made of a resin. 前記スペーサが感光性材料から構成されていることを特徴とする請求項１に記載の半導体パッケージ。   The semiconductor package according to claim 1, wherein the spacer is made of a photosensitive material. 前記キャップ基板が光透過性を有することを特徴とする請求項１ないし３のいずれかに記載の半導体パッケージ。   4. The semiconductor package according to claim 1, wherein the cap substrate is light transmissive. 前記キャップ基板の一方の面から突設されるようにスペーサを形成する工程と、前記スペーサの面上に接着剤層を形成する工程と、半導体基板に対して前記キャップ基板を向かい合わせて前記接着剤層を介して接合する工程とを備えることを特徴とする半導体パッケージの製造方法。   Forming a spacer so as to protrude from one surface of the cap substrate; forming an adhesive layer on the surface of the spacer; and bonding the cap substrate to a semiconductor substrate. And a step of bonding via an agent layer.
JP2004336131A 2004-11-19 2004-11-19 Semiconductor package and its manufacturing method Pending JP2006147864A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004336131A JP2006147864A (en) 2004-11-19 2004-11-19 Semiconductor package and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004336131A JP2006147864A (en) 2004-11-19 2004-11-19 Semiconductor package and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2006147864A true JP2006147864A (en) 2006-06-08

Family

ID=36627196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004336131A Pending JP2006147864A (en) 2004-11-19 2004-11-19 Semiconductor package and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2006147864A (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189032A (en) * 2006-01-12 2007-07-26 Nippon Steel Chem Co Ltd Manufacturing method of semiconductor device with sealed space
JP2008047889A (en) * 2006-07-20 2008-02-28 Fujikura Ltd Semiconductor package and manufacturing method thereof
WO2008053849A1 (en) * 2006-11-02 2008-05-08 Toppan Printing Co., Ltd. Solid-state imaging device and method for manufacturing the same
JP2008117918A (en) * 2006-11-02 2008-05-22 Toppan Printing Co Ltd Solid-state imaging device and manufacturing method thereof
JP2008117919A (en) * 2006-11-02 2008-05-22 Toppan Printing Co Ltd Solid-state imaging device and manufacturing method thereof
WO2008155895A1 (en) * 2007-06-19 2008-12-24 Sumitomo Bakelite Co., Ltd. Electronic device manufacturing method
WO2009011140A1 (en) * 2007-07-19 2009-01-22 Fujikura Ltd. Semiconductor package and its manufacturing method
EP2097926A1 (en) * 2006-12-28 2009-09-09 FUJIFILM Corporation A method of producing solid-state imaging device
JP2010010580A (en) * 2008-06-30 2010-01-14 Fujinon Corp Imaging module and method of manufacturing the same, and endoscope apparatus
WO2010029876A1 (en) * 2008-09-11 2010-03-18 富士フイルム株式会社 Method for manufacturing solid-state imaging device
JP2010080591A (en) * 2008-08-28 2010-04-08 Oki Semiconductor Co Ltd Camera module and method of manufacturing the same
JP2010230655A (en) * 2009-03-04 2010-10-14 Denso Corp Sensor device and manufacturing method thereof
JP2012506616A (en) * 2007-09-28 2012-03-15 ハネウェル・インターナショナル・インコーポレーテッド MEMS device packaged at wafer level
JP2012058084A (en) * 2010-09-09 2012-03-22 Seiko Npc Corp Method of manufacturing infrared sensor device, and the infrared sensor device manufactured by the method
JP2012169528A (en) * 2011-02-16 2012-09-06 Ricoh Co Ltd Solid state image pickup device and manufacturing method for the same
US8309433B2 (en) 2010-08-27 2012-11-13 Canon Kabushiki Kaisha Method of manufacturing optical sensor
JP2021048247A (en) * 2019-09-18 2021-03-25 日本電気硝子株式会社 Package base material, package, and manufacturing method of package base material
US20230008926A1 (en) * 2019-12-13 2023-01-12 Innovationlab Gmbh Sensor

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189032A (en) * 2006-01-12 2007-07-26 Nippon Steel Chem Co Ltd Manufacturing method of semiconductor device with sealed space
JP2008047889A (en) * 2006-07-20 2008-02-28 Fujikura Ltd Semiconductor package and manufacturing method thereof
WO2008053849A1 (en) * 2006-11-02 2008-05-08 Toppan Printing Co., Ltd. Solid-state imaging device and method for manufacturing the same
JP2008117918A (en) * 2006-11-02 2008-05-22 Toppan Printing Co Ltd Solid-state imaging device and manufacturing method thereof
JP2008117919A (en) * 2006-11-02 2008-05-22 Toppan Printing Co Ltd Solid-state imaging device and manufacturing method thereof
US7968961B2 (en) 2006-11-02 2011-06-28 Toppan Printing Co., Ltd. Solid-state image pickup device and method for manufacturing the same
EP2097926A1 (en) * 2006-12-28 2009-09-09 FUJIFILM Corporation A method of producing solid-state imaging device
EP2097926A4 (en) * 2006-12-28 2013-05-29 Fujifilm Corp A method of producing solid-state imaging device
WO2008155895A1 (en) * 2007-06-19 2008-12-24 Sumitomo Bakelite Co., Ltd. Electronic device manufacturing method
WO2009011140A1 (en) * 2007-07-19 2009-01-22 Fujikura Ltd. Semiconductor package and its manufacturing method
US8685776B2 (en) 2007-09-28 2014-04-01 Honeywell International Inc. Wafer level packaged MEMS device
JP2012506616A (en) * 2007-09-28 2012-03-15 ハネウェル・インターナショナル・インコーポレーテッド MEMS device packaged at wafer level
JP2010010580A (en) * 2008-06-30 2010-01-14 Fujinon Corp Imaging module and method of manufacturing the same, and endoscope apparatus
JP2010080591A (en) * 2008-08-28 2010-04-08 Oki Semiconductor Co Ltd Camera module and method of manufacturing the same
JP2010067836A (en) * 2008-09-11 2010-03-25 Fujifilm Corp Method of manufacturing solid state imaging apparatus
WO2010029876A1 (en) * 2008-09-11 2010-03-18 富士フイルム株式会社 Method for manufacturing solid-state imaging device
US8772070B2 (en) 2008-09-11 2014-07-08 Fujifilm Corporation Method for manufacturing solid-state imaging device
JP2010230655A (en) * 2009-03-04 2010-10-14 Denso Corp Sensor device and manufacturing method thereof
US8309433B2 (en) 2010-08-27 2012-11-13 Canon Kabushiki Kaisha Method of manufacturing optical sensor
JP2012058084A (en) * 2010-09-09 2012-03-22 Seiko Npc Corp Method of manufacturing infrared sensor device, and the infrared sensor device manufactured by the method
JP2012169528A (en) * 2011-02-16 2012-09-06 Ricoh Co Ltd Solid state image pickup device and manufacturing method for the same
JP2021048247A (en) * 2019-09-18 2021-03-25 日本電気硝子株式会社 Package base material, package, and manufacturing method of package base material
US20230008926A1 (en) * 2019-12-13 2023-01-12 Innovationlab Gmbh Sensor

Similar Documents

Publication Publication Date Title
JP2006147864A (en) Semiconductor package and its manufacturing method
JP3936365B2 (en) Functional element mounting module and manufacturing method thereof
US7368816B2 (en) Micro-electro-mechanical system (MEMS) package having metal sealing member
JP2003197885A (en) Optical device and its manufacturing method, optical module, circuit board and electronic equipment
US9327457B2 (en) Electronic device and method for manufacturing electronic device
US7078804B2 (en) Micro-electro-mechanical system (MEMS) package with side sealing member and method of manufacturing the same
JP2009054979A (en) Electronic device and method for manufacturing electronic device
JP2001351997A (en) Structure mounted with light-receiving sensor and method using the same
WO2009081763A1 (en) Semiconductor device and method for manufacturing the same
JP2009302221A (en) Electronic device, and method of manufacturing the same
JP4782522B2 (en) Optical functional device package and manufacturing method thereof
JP2008141208A (en) Semiconductor package and packaging method using flip-chip bonding technology
JP2010098117A (en) Electronic device and method of manufacturing the same
JP4714499B2 (en) Semiconductor imaging device and manufacturing method thereof
JP5088373B2 (en) Manufacturing method of electronic parts
US8895362B2 (en) Methods for bonding material layers to one another and resultant apparatus
US20050275075A1 (en) Micro-electro-mechanical system (MEMS) package with spacer for sealing and method of manufacturing the same
JP2008072456A (en) Chip type piezoelectric vibrator, chip type saw device, and manufacturing method
JP4874766B2 (en) Manufacturing method of semiconductor device
JP2009295900A (en) Method of manufacturing sealing structure
US20120012963A1 (en) Micro device packaging
JP5272300B2 (en) Manufacturing method of solid-state imaging device
JP5028308B2 (en) Semiconductor package and manufacturing method thereof
JP2012043866A (en) Semiconductor package and manufacturing method of the same
JP2017228729A (en) Lid, package for housing image pickup device, image pickup apparatus, and method for manufacturing lid

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090901