JP2010035092A - Video signal processing method, and video image signal processor - Google Patents
Video signal processing method, and video image signal processor Download PDFInfo
- Publication number
- JP2010035092A JP2010035092A JP2008197440A JP2008197440A JP2010035092A JP 2010035092 A JP2010035092 A JP 2010035092A JP 2008197440 A JP2008197440 A JP 2008197440A JP 2008197440 A JP2008197440 A JP 2008197440A JP 2010035092 A JP2010035092 A JP 2010035092A
- Authority
- JP
- Japan
- Prior art keywords
- video
- osd
- frame rate
- video signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、複数の映像を合成する映像信号処理方法及び映像信号処理装置に関する。 The present invention relates to a video signal processing method and a video signal processing apparatus that synthesize a plurality of videos.
現行のテレビジョン放送では、通常６０Ｈｚ（実際には５９．９４Ｈｚ）のフィールド周波数で映像が送信されている。このテレビジョン放送で、映画やフィルム撮影されたソースなど２４Ｈｚで作製されている映像ソースを送信する場合、２−３プルダウンと言われる方法が用いられている。これは、放送の５フィールドに映像ソースの２コマを割り当てる処理である。例えばソース映像の奇数コマを２フィールドに割り当て、偶数コマを３フィールドに割り当てることで、２４Ｈｚの映像を６０Ｈｚの放送信号に変換することができる。 In current television broadcasting, video is normally transmitted at a field frequency of 60 Hz (actually 59.94 Hz). In this television broadcasting, when transmitting a video source produced at 24 Hz, such as a movie or film source, a method called 2-3 pull-down is used. This is a process of assigning two frames of the video source to the five broadcast fields. For example, by assigning odd frames of the source video to 2 fields and assigning even frames to 3 fields, it is possible to convert a 24 Hz video into a 60 Hz broadcast signal.
近年、液晶の動画表示特性の改善などのため、フレームレート変換を行い１２０Ｈｚで動作するテレビジョン受像機が増えている。特開２００１−３４６１３１号公報（特許文献１）には、このようなテレビジョン受像機で映画などの２−３プルダウンされた放送信号を表示する場合のフレームレート変換方法が記載されている。これは、入力された放送信号が２−３プルダウンされたものであることを検出すると、元の２４Ｈｚの映像ソースの各コマを５回連続して表示するフレームレート変換方法である。 In recent years, television receivers that perform frame rate conversion and operate at 120 Hz are increasing in order to improve the moving image display characteristics of liquid crystal. Japanese Patent Application Laid-Open No. 2001-346131 (Patent Document 1) describes a frame rate conversion method in the case where a 2-3 pull-down broadcast signal such as a movie is displayed on such a television receiver. This is a frame rate conversion method in which each frame of the original 24 Hz video source is continuously displayed five times when it is detected that the input broadcast signal has been pulled down 2-3.
図１０は２４Ｈｚの映像ソースを２−３プルダウンし、その放送信号を表示するまでの従来例の動作を示した図である。図１０においては横方向が時間の流れを示し、Ｐ１１、Ｐ１２が各コマの映像を示している。映像ソース２１は２４Ｈｚの映像信号、放送信号２２は６０Ｈｚの映像信号、出力映像２３は１２０Ｈｚの映像信号である。映像ソース２１から放送信号２２を生成する場合には２−３プルダウンが行われる。すなわち、映像ソース２１の各コマＰ１１、Ｐ１２が、放送信号２２では２コマのＰ１１、３コマのＰ１２のように、各フィールドに割り当てられる。続いて、受像機が２−３プルダウンされた放送信号２２を検出すると、各コマＰ１１、Ｐ１２を抜き出して、それぞれ出力映像２３の５フレームずつに割り当てる。このようにすることで、１２０Ｈｚで映像信号を表示する場合であっても、Ｐ１１、Ｐ１２を元の映像ソース２２と同じ時間間隔で表示することができる。
FIG. 10 is a diagram showing the operation of the conventional example until a 24 Hz video source is pulled down 2-3 and the broadcast signal is displayed. In FIG. 10, the horizontal direction indicates the flow of time, and P11 and P12 indicate the video of each frame. The
このようなテレビジョン受像機で６０ＨｚのＯＳＤ（ｏｎ−ｓｃｒｅｅｎ ｄｉｓｐｌａｙ）映像を入力映像に合成する場合の構成例を図１１に示す。ＯＳＤ映像とは、入力映像にスーパーインポーズして表示する映像のことであり、アイコンや写真などのグラフィックスや文字などで構成されている。 FIG. 11 shows a configuration example in the case of synthesizing a 60 Hz OSD (on-screen display) image with an input image with such a television receiver. The OSD video is a video that is displayed superimposed on the input video, and is composed of graphics such as icons and photos, characters, and the like.
図１１において、２−３プルダウン検出部２４は入力映像が２−３プルダウンにより変換された映像であるかを検出して変換情報として出力する。ＯＳＤ生成部２５は入力映像にスーパーインポーズするＯＳＤ映像を生成する。映像合成部２６は入力映像とＯＳＤ映像を合成して出力する。フレームレート変換部２７は２−３プルダウン検出部２４の変換情報を元に合成映像のフレームレートを１２０Ｈｚに変換して出力する。
In FIG. 11, a 2-3 pull-
このような構成における動作の例を図１２に示す。図１２において、入力映像２８は２−３プルダウンされた６０Ｈｚの映像、ＯＳＤ映像２９は入力映像２８に合成する６０Ｈｚの映像である。また、合成映像３０は入力映像２８とＯＳＤ映像２９を合成した映像、出力映像３１は合成映像３０をフレームレート変換して１２０Ｈｚに変換した映像である。Ｐ１３、Ｐ１４は入力映像２８の各コマであり、同じ符号のコマは同じソースから２−
３プルダウンされている。Ｄ１３、Ｄ１４、Ｄ１５、Ｄ１６、Ｄ１７はＯＳＤ映像２９の各コマを示している。
An example of the operation in such a configuration is shown in FIG. In FIG. 12, an
3 is pulled down.
入力映像２８は２−３プルダウンによりＰ１３が２コマ、Ｐ１４が３コマで入力されている。この入力映像にＯＳＤ映像２９を合成すると合成映像３０のようになり、１コマ目はＰ１３とＤ１３の合成映像、２コマ目はＰ１３とＤ１４の合成映像、３コマ目はＰ１４とＤ１５の合成映像が得られる。この合成映像を上述した方法で１２０Ｈｚに変換すると出力映像３１のようになり、Ｄ１４、Ｄ１６、Ｄ１７のＯＳＤ映像が欠落してしまう。また、ＯＳＤ映像が時間方向において不均等に表示されるため違和感のある映像となってしまう。
The
このような問題を解決する技術として、特開２００４−１２０７５７号公報（特許文献２）が開示されている。図１３は特許文献２の構成例を示す図である。図１３において、ＯＳＤ生成部３２はＯＳＤの映像を出力する。映像合成部３３は制御信号の情報を元に入力映像とＯＳＤ生成部３２から出力されたＯＳＤ映像を合成し、映像処理部３４は制御信号の情報を元に合成映像に処理を加えて出力する。
As a technique for solving such a problem, Japanese Patent Application Laid-Open No. 2004-120757 (Patent Document 2) is disclosed. FIG. 13 is a diagram illustrating a configuration example of
特許文献２では、合成されたＯＳＤ映像部分と、入力映像部分でそれぞれ異なるフレームレート変換方法をスイッチング選択により切り換えて処理する。例えば、ＯＳＤ映像部分では全てのフレームを使用して映像を出力するようにすることで、ＯＳＤ映像部分の映像の欠落や不均等な映像再生を防ぐことができる。
上述した従来の技術では、合成映像に対して、各部分ごとにフレームレート変換方法を切り換える。しかし、この方法によって透過性のあるＯＳＤ映像を合成した場合、ＯＳＤ映像と、ＯＳＤ映像に重ならない部分にある入力映像の境界部分で、フレームレート変換方法の違いによる違和感が発生してしまう。 In the conventional technique described above, the frame rate conversion method is switched for each portion of the synthesized video. However, when a transparent OSD image is synthesized by this method, a sense of incongruity due to a difference in the frame rate conversion method occurs at the boundary portion between the OSD image and the input image that does not overlap the OSD image.
また、上述した従来の技術では、合成するＯＳＤ映像の位置情報やそのフレームレート変換方法を指定し、フレームレート変換方法を切り換える処理が必要となる。そのため、システムの負荷増大や肥大化が課題であった。 Further, in the conventional technique described above, it is necessary to specify the position information of the OSD video to be synthesized and the frame rate conversion method thereof, and to switch the frame rate conversion method. Therefore, increasing the load on the system and increasing the size of the system have been problems.
本発明は上記実情に鑑みてなされたものであって、簡単な構成でＯＳＤ映像の欠落や不均等を解消し、かつＯＳＤ映像の合成部分とそれ以外の部分の映像の違和感を抑えることができる映像信号処理方法及び装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and it is possible to eliminate omission and non-uniformity of OSD video with a simple configuration, and to suppress a sense of incongruity between the synthesized portion of the OSD video and the other video. An object is to provide a video signal processing method and apparatus.
上記目的を達成するために本発明の第一の発明は以下の構成を採用する。すなわち、
第一のフレームレートを持つ第一の映像信号を受信するステップと、
第一のフレームレートを持つ第二の映像信号を生成する生成ステップと、
前記第一の映像信号および第二の映像信号から第一のフレームレートを持つ合成信号を作成する合成ステップと、
前記合成信号を第三のフレームレートに変換する変換ステップとを有し、
前記第一の映像信号に、第二のフレームレートから第一のフレームレートに変換する前処理が施されていた場合、前記生成ステップは、前記第二の映像信号の元信号を第二のフレームレートで生成するステップと、前記元信号を第一のフレームレートに変換することにより前記第二の映像信号を生成するステップを含む
ことを特徴とする映像信号処理方法である。
In order to achieve the above object, the first aspect of the present invention employs the following configuration. That is,
Receiving a first video signal having a first frame rate;
Generating a second video signal having a first frame rate;
Creating a composite signal having a first frame rate from the first video signal and the second video signal;
Converting the combined signal to a third frame rate,
When the preprocessing for converting the second frame rate to the first frame rate has been performed on the first video signal, the generating step converts the original signal of the second video signal to the second frame. A video signal processing method comprising: generating at a rate; and generating the second video signal by converting the original signal to a first frame rate.
また、本発明の第二の発明は以下の構成を採用する。すなわち、
第一のフレームレートを持つ第一の映像信号を受信する受信部と、
第一のフレームレートを持つ第二の映像信号を生成する生成部と、
前記第一の映像信号および第二の映像信号から第一のフレームレートを持つ合成信号を作成する合成部と、
前記合成信号を第三のフレームレートに変換する変換部とを備え、
前記第一の映像信号に、第二のフレームレートから第一のフレームレートに変換する前処理が施されていた場合、前記生成部は前記第二の映像信号の元信号を第二のフレームレートで生成し、前記元信号を第一のフレームレートに変換することにより前記第二の映像信号を生成する
ことを特徴とする映像信号処理装置である。
The second aspect of the present invention employs the following configuration. That is,
A receiver for receiving a first video signal having a first frame rate;
A generator for generating a second video signal having a first frame rate;
A synthesis unit for creating a synthesized signal having a first frame rate from the first video signal and the second video signal;
A conversion unit that converts the combined signal into a third frame rate;
When the preprocessing for converting the second video rate to the first frame rate is performed on the first video signal, the generation unit converts the original signal of the second video signal to the second frame rate. And generating the second video signal by converting the original signal into a first frame rate.
本発明によれば、ＯＳＤ映像信号の欠落がなく、時間的に均等にフレームレート変換されるようにＯＳＤ映像信号を生成して入力映像と合成することにより、簡単な構成でＯＳＤ映像の欠落を解消できる。また、ＯＳＤ映像の合成部分とそれ以外の部分の映像の違和感を抑えることができる。 According to the present invention, an OSD video signal is generated and synthesized with an input video so that the OSD video signal is not lost and the frame rate conversion is performed evenly in time. Can be resolved. In addition, it is possible to suppress a sense of discomfort between the synthesized part of the OSD video and the video of the other part.
以下、本発明の実施の形態について、図面を用いて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
（実施例１）
実施例１は本発明の映像信号処理方法の例であり、その構成を図６のブロック図を用いて説明する。本実施例の装置は、受信部６１で放送信号である６０Ｈｚのインターレース映像信号（６０ｉ）を受信し、ＩＰ変換部６２で６０Ｈｚのプログレッシブ映像信号（６０ｐ）に変換している。図６において、この６０ｐの映像信号を入力映像として扱う。
Example 1
The first embodiment is an example of the video signal processing method of the present invention, and its configuration will be described with reference to the block diagram of FIG. In the apparatus according to the present embodiment, the receiving
２−３プルダウン検出部１１は入力映像（６０ｐ）が２−３プルダウンにより２４Ｈｚから変換された映像であるかを検出して変換情報として出力する。ＯＳＤ生成部１２は入力映像に合成するＯＳＤ映像（６０ｐ）を生成する。映像合成部１３は入力映像とＯＳＤ映像を合成して合成映像を出力する。フレームレート変換部１４は２−３プルダウン検出部１１の変換情報を元に合成映像のフレームレートを１２０Ｈｚ（１２０ｐ）に変換して出力する。
The 2-3 pull-down detection unit 11 detects whether the input video (60p) is a video converted from 24 Hz by 2-3 pull-down, and outputs it as conversion information. The
なお、上述した入力映像は本発明における第一の映像信号に、ＯＳＤ映像は第二の映像信号に、合成映像は合成信号に、それぞれ該当する。また、本発明における第一のフレームレートは本実施例では６０Ｈｚであり、第二のフレームレートは２４Ｈｚであり、第三のフレームレートは１２０Ｈｚである。 The input video described above corresponds to the first video signal in the present invention, the OSD video corresponds to the second video signal, and the composite video corresponds to the composite signal. In the present embodiment, the first frame rate in the present invention is 60 Hz, the second frame rate is 24 Hz, and the third frame rate is 120 Hz.
続いて、実施例１で行う処理の流れを図１〜図３のフローチャートを用いて説明する。 Subsequently, the flow of processing performed in the first embodiment will be described with reference to the flowcharts of FIGS.
図１において、動作が開始されると、２−３プルダウン検出部１１は入力映像が２−３プルダウンされた映像であるかを判定する（ステップＳ１）。 In FIG. 1, when the operation is started, the 2-3 pull-down detection unit 11 determines whether the input video is a video pulled down 2-3 (step S1).
２−３プルダウンされた映像であった場合には、２４Ｈｚに対応したフレームレート変換処理を行うため、２−３プルダウン検出部１１は入力映像が２−３プルダウンされた映像であるという情報を変換情報として出力する（ステップＳ２）。２−３プルダウンされた映像でなかった場合、２−３プルダウン検出部１１は入力映像が２−３プルダウンされ
た映像ではないという情報を変換情報として出力する（ステップＳ３）。
If the video is 2-3 pulled down, the 2-3 pulldown detection unit 11 converts the information that the input video is 2-3 pulled down in order to perform frame rate conversion processing corresponding to 24 Hz. It outputs as information (step S2). If the video is not 2-3 pulled down, the 2-3 pull down detection unit 11 outputs information that the input video is not a video pulled down 2-3 as conversion information (step S3).
そして、ＯＳＤ生成部１２はステップＳ２またはステップＳ３で出力された変換情報に従ったＯＳＤ映像を生成して出力する（ステップＳ４）。
Then, the
生成されたＯＳＤ映像は映像合成部１３によって入力映像と合成して出力され（ステップＳ５）、フレームレート変換部１４ではステップＳ２またはステップＳ３で出力された変換情報に応じたフレームレート変換を行い、映像を出力する（ステップＳ６）。
The generated OSD video is synthesized with the input video by the
図２は変換情報に従ったＯＳＤ映像の生成（ステップＳ４）の動作を説明するフローチャートである。図２において、映像信号の入力が開始されると、２−３プルダウン検出部１１は、変換情報の内容を確認し、入力映像が２−３プルダウンであるかを判定する（ステップＳ７）。 FIG. 2 is a flowchart for explaining the operation of generating the OSD video (step S4) according to the conversion information. In FIG. 2, when the input of the video signal is started, the 2-3 pull-down detection unit 11 confirms the content of the conversion information and determines whether the input video is 2-3 pull-down (step S7).
入力映像が２−３プルダウンであった場合、ＯＳＤ生成部１２は２４Ｈｚで再生されたときに動きの違和感が無いように２４ＨｚのタイミングでＯＳＤの映像を作成（ＯＳＤ元映像）する（ステップＳ８）。さらに前記ＯＳＤ元映像を放送と同様のタイミングで映像が表示されるように６０ＨｚのＯＳＤ映像に変換して出力する（ステップＳ９）。なお、２−３プルダウンが本発明における前処理に当たり、ＯＳＤ元映像が本発明における元信号に当たる。
When the input video is 2-3 pull-down, the
一方、入力映像が２−３プルダウンでなかった場合、ＯＳＤ生成部１２は、直接に、６０ＨｚのタイミングでＯＳＤの映像を生成して出力する（ステップＳ１０）。
On the other hand, when the input video is not 2-3 pulldown, the
図３はフレームレート変換（ステップＳ６）の動作を説明するフローチャートである。図３において、動作が開始されると、フレームレート変換部１４は変換情報が２−３プルダウンであるかを判定する（ステップＳ１１）。
FIG. 3 is a flowchart for explaining the operation of frame rate conversion (step S6). In FIG. 3, when the operation is started, the frame
入力映像が２−３プルダウンであった場合、フレームレート変換部１４は、まず合成映像の１コマ目を１／１２０秒の映像として５回繰り返して出力する。次に合成映像の３コマ目を１／１２０秒の映像として５回繰り返して出力する（ステップＳ１２）。この方法によれば、同じ１／１２０秒の１コマを５回繰り返すことで１コマの映像を１／２４秒間表示することになる。これにより、映像の欠落や動きの違和感なく元の２４Ｈｚの映像を再生することができる。
When the input video is 2-3 pull-down, the frame
入力映像が２−３プルダウンでなかった場合、フレームレート変換部１４は、合成映像からフレーム内補間またはフレーム間補間により、６０Ｈｚの映像を変換して１２０Ｈｚの映像を作成し、出力する（ステップＳ１３）。
If the input video is not 2-3 pulldown, the frame
図４は入力映像が２−３プルダウンではない場合の動作例であり、図２のステップＳ１０及び図３のステップＳ１３に相当する。図４において、入力映像１は６０ｐで入力された映像、ＯＳＤ映像２は６０ｐで生成されたＯＳＤの映像である。また、合成映像３は入力映像１とＯＳＤ映像２を合成して得られた６０ｐの映像、出力映像４は６０ｐの合成映像３をフレームレート変換した１２０ｐの映像である。Ｐ１〜Ｐ５は入力映像１の各コマ、Ｄ１〜Ｄ５はＯＳＤ映像２の各コマを示している。合成映像３は、入力映像１にＯＳＤ映像２が合成された状態を表している。Ｐ１ａはＰ１及びＰ２から補間して作成された映像、Ｄ１ａはＤ１及びＤ２から補間して作成された映像である。Ｐ２ａ〜Ｐ５ａ、Ｄ２ａ〜Ｄ５ａも同様にして補間して作成された映像を示している。
FIG. 4 shows an operation example when the input video is not 2-3 pull-down, and corresponds to step S10 in FIG. 2 and step S13 in FIG. In FIG. 4, an input video 1 is a video input at 60p, and an
このように、２−３プルダウンではない場合のフレームレート変換においては、入力映
像の各コマ間の映像が補間により生成され、違和感のない映像が出力される。
As described above, in the frame rate conversion in the case where the 2-3 pull-down is not performed, the video between the frames of the input video is generated by interpolation, and a video without a sense of incongruity is output.
図５は入力映像が２−３プルダウンである場合の動作例であり、図２のステップＳ８及びステップＳ９、図３のステップＳ１２に相当する。図５において、２４Ｈｚ映像５は映画フィルムなどの２４Ｈｚで作成された映像である。入力映像６は２４Ｈｚ映像５から２−３プルダウンにより６０ｉの映像に変換され、テレビジョン受像機に入力された後、ＩＰ変換部により６０ｐに変換された映像である。ＯＳＤ元映像７は２４Ｈｚに対応したフレームレート変換を行う場合に生成されるＯＳＤの映像、ＯＳＤ映像８はＯＳＤ元映像７を元に変換されて実際に出力する映像である。合成映像９は入力映像６とＯＳＤ映像８を合成して得られた映像、出力映像１０は６０ｐの合成映像９をフレームレート変換した１２０ｐの映像である。
FIG. 5 shows an operation example when the input video is 2-3 pull-down, and corresponds to steps S8 and S9 in FIG. 2 and step S12 in FIG. In FIG. 5, a 24
２−３プルダウンされた映像が入力された場合、特許文献１にあるような従来例では、ＯＳＤ映像の一部が欠落してしまうため違和感が生じるという課題があった。しかし、本実施例１では、２−３プルダウンされた映像が入力された場合、まず図５のように、２−３プルダウンされる前の２４Ｈｚ映像５と同期した２４ＨｚのＯＳＤ元映像７が生成される。続いて、２−３プルダウンと同様の変換を行ってＯＳＤ映像８を出力する。続いて、Ｐ６とＤ６、及びＰ７とＤ７がそれぞれ合成され合成映像９として出力される。そして１／２４秒内にＰ６とＤ６が合成された１／１２０秒の映像が５回、次の１／２４秒内にＰ７とＤ７が合成された１／１２０秒の映像が５回繰り返された出力映像に変換されて出力される。従って、ＯＳＤ映像の一部が欠落することがない。また、出力映像１０中のＯＳＤの映像は２４Ｈｚで等間隔に生成されたものであるため、違和感のない映像を出力することができる。
When a 2-3 pull-down video is input, the conventional example as disclosed in Patent Document 1 has a problem in that a part of the OSD video is lost and a sense of incongruity occurs. However, in the first embodiment, when a 2-3 pull-down video is input, first, as shown in FIG. 5, a 24-Hz OSD
また、特許文献２にあるような従来例では、入力映像に透過性のあるＯＳＤ映像を合成した場合、ＯＳＤ映像部と透過部分のフレームレート変換処理の違いにより、境界部分において映像の違和感が生じていた。しかし、本実施例１では、ＯＳＤ映像部と透過部分に同じフレームレート変換処理が施されるため、変換処理の違いによる映像の違和感が発生することはない。
In addition, in the conventional example as disclosed in
また、本実施例１では、合成するＯＳＤ映像の位置情報やそのフレームレート変換方法を指定する必要がないため、システムの負荷や肥大化を抑えることができる。 Further, in the first embodiment, it is not necessary to specify the position information of the OSD video to be synthesized and the frame rate conversion method thereof, so that it is possible to suppress system load and enlargement.
以上の説明では、合成映像から出力映像に変換する際、合成映像の１コマ目と３コマ目をそれぞれ５回繰り返すようにしている。しかし、合成映像の１コマ目と２コマ目から５回の繰り返し映像を、合成映像の３コマ目乃至５コマ目から５回の繰り返し映像を出力するようにすれば同様の出力映像が得られる。 In the above description, when converting the synthesized video to the output video, the first frame and the third frame of the synthesized video are each repeated five times. However, the same output video can be obtained by outputting the 5 times repeated video from the 1st frame and the 2nd frame of the synthesized video and the 5 times repeated video from the 3rd frame to the 5th frame of the synthesized video. .
また、図５のように、ＯＳＤ生成部にて一度２４ＨｚのＯＳＤ元映像７を生成し（Ｄ６、Ｄ７）、６０Ｈｚに変換してＯＳＤ映像８を作成して（Ｄ６、Ｄ６、Ｄ７、Ｄ７、Ｄ７）出力するようになっている。しかし、はじめからＯＳＤ映像８のような６０Ｈｚの映像を出力するようにしても良い。この場合、６０Ｈｚへの変換ステップが不要となり、さらにシステムを簡略化できる。
Further, as shown in FIG. 5, the OSD generation unit once generates an OSD
以上のように、本実施例１では、ＯＳＤ映像の欠落による違和感を解消し、かつＯＳＤ映像の合成部分とそれ以外の部分の映像の違和感を抑えることができる。 As described above, according to the first embodiment, it is possible to eliminate a sense of incongruity due to lack of OSD video, and to suppress a sense of incongruity between the synthesized portion of the OSD video and the other portions.
（実施例２）
実施例２における映像信号処理装置は、実施例１と同様に図６のブロック図で表される。装置の各ブロックの名称及び機能は実施例１と同じであるため説明を省略する。
(Example 2)
The video signal processing apparatus according to the second embodiment is represented by the block diagram of FIG. Since the names and functions of the blocks of the apparatus are the same as those in the first embodiment, description thereof is omitted.
このような映像信号処理装置のうち、ＯＳＤ生成部１２の構成について図７を用いてさらに詳細に説明する。
Among such video signal processing apparatuses, the configuration of the
図７において、クロック出力部１２１は２−３プルダウン検出部１１からの変換情報に応じてクロックを切り換えて発生して出力する。ＯＳＤ出力部１２２はクロック出力部１２１から出力されたクロックに同期してＯＳＤ元映像を生成する。メモリ１２３はＯＳＤ出力部１２２のＯＳＤ元映像を一時的に記憶する。ＯＳＤ読出し部１２４はメモリ１２３に記憶されたＯＳＤ元映像を６０Ｈｚの一定周期で読み出して出力する。
In FIG. 7, the
実施例２で２−３プルダウンがあった場合の動作を、図８を用いて説明する。図８において、ＯＳＤ元映像１５は２４Ｈｚの映像であり、ＯＳＤ出力部１２２によって生成され、メモリ１２３に一時的に記憶される。ＯＳＤ映像１６は６０Ｈｚの映像であり、ＯＳＤ読出し部１２４によってメモリ１２３から６０Ｈｚの周期で読み出され、出力される。合成映像１７は映像合成部１３により入力映像とＯＳＤ映像が合成された映像である。出力映像１８はフレームレート変換部１４により合成映像が１２０Ｈｚに変換された映像である。
The operation when there is 2-3 pulldown in the second embodiment will be described with reference to FIG. In FIG. 8, the OSD
クロック出力部１２１は、ＯＳＤ出力部１２２が入力映像６の１コマ目と同じタイミングでＯＳＤ元映像１５の１コマ目（Ｄ８）を出力する。その１／２４秒後に次のコマ（Ｄ９）を出力するようにクロックを発生する。
The
このようにして出力されたＯＳＤ元映像は、次のＯＳＤ元映像が出力されるまで一時的にメモリ１２３に記憶される。ＯＳＤ読出し部１２４は、入力映像６の１コマ目から１／１２０秒遅延したタイミングでメモリ１２４からＯＳＤ元映像１５を読出して、１／６０秒のＯＳＤ映像１６として出力する。
The OSD original video output in this way is temporarily stored in the
この出力を２回繰り返すことにより、ＯＳＤ元映像１５の１コマ目に基づくＯＳＤ映像１６を２コマ出力する。続いてＯＳＤ読出し部１２４は、ＯＳＤ元映像１６の２コマ目（Ｄ９）からＯＳＤ映像１６を３コマ繰り返して出力する。従って、ＯＳＤ元映像１５に対する変換処理は、入力映像６に対する変換処理と同様である。
By repeating this output twice, two frames of the
続いて、映像合成部１３は、入力映像６と合成映像１７を合成して出力する。続いて、フレームレート変換部１８は、合成映像１７の１コマ目と３コマ目をそれぞれ５回繰り返して１２０Ｈｚの映像として出力する。
Subsequently, the
一方、２−３プルダウン検出部１１が２−３プルダウンを検出しなかった場合、クロック出力部１２１は１／６０秒ごとにクロックを発生する。ＯＳＤ出力部１２２はこのクロックに従って、６０Ｈｚの周期でＯＳＤ元映像を出力する。
On the other hand, when the 2-3 pulldown detection unit 11 does not detect 2-3 pulldown, the
そのため、ＯＳＤ映像読出し部１２４がメモリ１２３から読み出す映像は、６０Ｈｚで生成されたＯＳＤ元映像と同じ映像となる。
For this reason, the video read from the
続いて、映像合成部１３は、入力映像６と合成映像１７を合成して出力する。続いて、フレームレート変換部１８は、合成映像からフレーム内補間またはフレーム間補間により６０Ｈｚの映像を１２０Ｈｚの映像に変換して出力する。
Subsequently, the
以上の説明では、ＯＳＤ出力部１２２が入力映像６の１コマ目と同じタイミングでＯＳＤ元映像１５の１コマ目を出力するようにしている。しかし、１／３０秒遅延して出力するようにして、同様にＯＳＤ元映像１５を入力映像６と同様の変換を行ったように出力す
ることができる。この場合、ＯＳＤ読出し部１２４がメモリ１２３から映像を読出すタイミングは遅延する必要がない。
In the above description, the
以上のように構成することで、ＯＳＤ映像の欠落による違和感を解消し、かつＯＳＤ映像の合成部分とそれ以外の部分の映像の違和感を抑えることができる。 By configuring as described above, it is possible to eliminate a sense of incongruity due to lack of the OSD video, and to suppress a sense of incongruity between the synthesized portion of the OSD video and the video in other portions.
（実施例３）
図９は、本発明の実施例３の構成を示す図である。図９において、ＯＳＤ生成部１９はＯＳＤ映像を生成し、さらにＯＳＤ映像の位置情報を出力する。フレームレート変換部２０は入力された６０ｐの映像を１２０ｐの映像にフレームレート変換して出力する。
(Example 3)
FIG. 9 is a diagram showing the configuration of the third embodiment of the present invention. In FIG. 9, an
実施例３の動作は実施例２と同じであるが、２−３プルダウン検出部の動作をフレームレート変換部２０が行う点が異なる。
The operation of the third embodiment is the same as that of the second embodiment except that the frame
即ち、映像合成部１３から出力された６０ｐの合成映像が２−３プルダウンされた映像であるかどうかを検出し、その検出結果を変換情報としてＯＳＤ生成部１９に出力する。その際、ＯＳＤ生成部１９からの位置情報を利用して、ＯＳＤが合成されている位置を除外することで精度良く２−３プルダウンを検出できる。
That is, it is detected whether the 60p synthesized video output from the
フレームレート変換部２０の変換情報を元に、実施例１と同様にＯＳＤ生成部１９で２４Ｈｚに対応したＯＳＤを生成して出力する。その後フレームレート変換部２０で２４Ｈｚに対応したフレームレート変換を行って映像を出力する。
Based on the conversion information of the frame
実施例１乃至実施例３では、２４Ｈｚの映像に対応したフレームレート変換の例として、図５のような変換方法を示したが、本発明によれば、これら以外のＨｚ数におけるフレームレート変換についても同様に実施することができる。 In the first to third embodiments, the conversion method as shown in FIG. 5 is shown as an example of the frame rate conversion corresponding to the video of 24 Hz. However, according to the present invention, the frame rate conversion at other Hz numbers is performed. Can be similarly implemented.
５ ２４Ｈｚ映像
６ 入力映像
７ ＯＳＤ元映像
８ ＯＳＤ映像
９ 合成映像
１０ 出力映像
１２ ＯＳＤ生成部
１３ 映像合成部
１４ フレームレート変換部
６１ 受信部
5 24 Hz video 6
Claims (5)
第一のフレームレートを持つ第二の映像信号を生成する生成ステップと、
前記第一の映像信号および第二の映像信号から第一のフレームレートを持つ合成信号を作成する合成ステップと、
前記合成信号を第三のフレームレートに変換する変換ステップとを有し、
前記第一の映像信号に、第二のフレームレートから第一のフレームレートに変換する前処理が施されていた場合、前記生成ステップは、前記第二の映像信号の元信号を第二のフレームレートで生成するステップと、前記元信号を第一のフレームレートに変換することにより前記第二の映像信号を生成するステップを含む
ことを特徴とする映像信号処理方法。 Receiving a first video signal having a first frame rate;
Generating a second video signal having a first frame rate;
Creating a composite signal having a first frame rate from the first video signal and the second video signal;
Converting the combined signal to a third frame rate,
When the preprocessing for converting the second frame rate to the first frame rate has been performed on the first video signal, the generating step converts the original signal of the second video signal to the second frame. A video signal processing method comprising: generating at a rate; and generating the second video signal by converting the original signal to a first frame rate.
ことを特徴とする請求項１に記載の映像信号処理方法。 The generation step includes generating a second video signal having a first frame rate directly when the pre-processing is not performed on the first video signal. 2. The video signal processing method according to 1.
前記前処理は、２−３プルダウンによって前記第一の映像信号を作成するものである
ことを特徴とする請求項１または２に記載の映像信号処理方法。 The first frame rate is 60 Hz, the second frame rate is 24 Hz, and the third frame rate is 120 Hz;
The video signal processing method according to claim 1 or 2, wherein the preprocessing is to create the first video signal by 2-3 pulldown.
第一のフレームレートを持つ第二の映像信号を生成する生成部と、
前記第一の映像信号および第二の映像信号から第一のフレームレートを持つ合成信号を作成する合成部と、
前記合成信号を第三のフレームレートに変換する変換部とを備え、
前記第一の映像信号に、第二のフレームレートから第一のフレームレートに変換する前処理が施されていた場合、前記生成部は前記第二の映像信号の元信号を第二のフレームレートで生成し、前記元信号を第一のフレームレートに変換することにより前記第二の映像信号を生成する
ことを特徴とする映像信号処理装置。 A receiver for receiving a first video signal having a first frame rate;
A generator for generating a second video signal having a first frame rate;
A synthesis unit for creating a synthesized signal having a first frame rate from the first video signal and the second video signal;
A conversion unit that converts the combined signal into a third frame rate;
When the preprocessing for converting the second video rate to the first frame rate is performed on the first video signal, the generation unit converts the original signal of the second video signal to the second frame rate. And generating the second video signal by converting the original signal into a first frame rate.
前記前処理は、２−３プルダウンによって前記第一の映像信号を作成するものである
ことを特徴とする請求項４に記載の映像信号処理装置。 The first frame rate is 60 Hz, the second frame rate is 24 Hz, and the third frame rate is 120 Hz;
The video signal processing apparatus according to claim 4, wherein the preprocessing is to create the first video signal by 2-3 pull-down.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008197440A JP5207866B2 (en) | 2008-07-31 | 2008-07-31 | Video signal processing method and video signal processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008197440A JP5207866B2 (en) | 2008-07-31 | 2008-07-31 | Video signal processing method and video signal processing apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010035092A true JP2010035092A (en) | 2010-02-12 |
| JP5207866B2 JP5207866B2 (en) | 2013-06-12 |
Family
ID=41739018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008197440A Expired - Fee Related JP5207866B2 (en) | 2008-07-31 | 2008-07-31 | Video signal processing method and video signal processing apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5207866B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013175735A1 (en) * | 2012-05-22 | 2013-11-28 | パナソニック株式会社 | Display control device and display control method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001346131A (en) * | 2000-06-05 | 2001-12-14 | Pioneer Electronic Corp | Display device |
| JP2004120757A (en) * | 2002-09-24 | 2004-04-15 | Matsushita Electric Ind Co Ltd | Method for processing picture signal and picture processing unit |
| JP2005318611A (en) * | 2004-04-30 | 2005-11-10 | Matsushita Electric Ind Co Ltd | Film-mode detection method in video sequence, film mode detector, motion compensation method, and motion compensation apparatus |
| JP2008160591A (en) * | 2006-12-25 | 2008-07-10 | Hitachi Ltd | Television receiver and frame rate conversion method therefor |
-
2008
- 2008-07-31 JP JP2008197440A patent/JP5207866B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001346131A (en) * | 2000-06-05 | 2001-12-14 | Pioneer Electronic Corp | Display device |
| JP2004120757A (en) * | 2002-09-24 | 2004-04-15 | Matsushita Electric Ind Co Ltd | Method for processing picture signal and picture processing unit |
| JP2005318611A (en) * | 2004-04-30 | 2005-11-10 | Matsushita Electric Ind Co Ltd | Film-mode detection method in video sequence, film mode detector, motion compensation method, and motion compensation apparatus |
| JP2008160591A (en) * | 2006-12-25 | 2008-07-10 | Hitachi Ltd | Television receiver and frame rate conversion method therefor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013175735A1 (en) * | 2012-05-22 | 2013-11-28 | パナソニック株式会社 | Display control device and display control method |
| US9307187B2 (en) | 2012-05-22 | 2016-04-05 | Panasonic Intellectual Property Management Co., Ltd. | Display control device and display control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5207866B2 (en) | 2013-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4991129B2 (en) | Video / audio playback apparatus and video / audio playback method | |
| JP4513913B2 (en) | Image signal processing apparatus and method | |
| JP5317825B2 (en) | Image processing apparatus and image processing method | |
| JP2005027068A (en) | Video signal converting apparatus and method therefor | |
| US8154654B2 (en) | Frame interpolation device, frame interpolation method and image display device | |
| JP2001231016A (en) | Video signal reproducing device | |
| JP2012169727A (en) | Image signal processor and image signal processing method | |
| KR100487396B1 (en) | Digital TV system for supporting of film mode and method for the same | |
| JP4936857B2 (en) | Pull-down signal detection device, pull-down signal detection method, and progressive scan conversion device | |
| JP5207866B2 (en) | Video signal processing method and video signal processing apparatus | |
| JP3946780B2 (en) | Video signal synchronizer | |
| JP2009135847A (en) | Video processor and frame rate conversion method | |
| JP2010055001A (en) | Video signal processing apparatus and video signal processing method | |
| JP4074306B2 (en) | 2-2 pull-down signal detection device and 2-2 pull-down signal detection method | |
| JP2007074439A (en) | Video processor | |
| JP2003348446A (en) | Video signal processing apparatus | |
| JP2007288483A (en) | Image converting apparatus | |
| JP5077037B2 (en) | Image processing device | |
| JP2009159321A (en) | Interpolation processing apparatus, interpolation processing method, and picture display apparatus | |
| JP2005026885A (en) | Television receiver and its control method | |
| JP2012227799A (en) | Image display device | |
| JP2011078136A (en) | Video image noise reduction processing unit and video processing device | |
| JP2007300568A (en) | Video signal processing apparatus | |
| JP2011097366A (en) | Image processor and image processing method | |
| EP1458189A2 (en) | Video signal processing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5207866 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |