JP2010034663A - Imaging device - Google Patents

Imaging device Download PDF

Info

Publication number
JP2010034663A
JP2010034663A JP2008192172A JP2008192172A JP2010034663A JP 2010034663 A JP2010034663 A JP 2010034663A JP 2008192172 A JP2008192172 A JP 2008192172A JP 2008192172 A JP2008192172 A JP 2008192172A JP 2010034663 A JP2010034663 A JP 2010034663A
Authority
JP
Japan
Prior art keywords
amplifier
charge
voltage
conversion
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008192172A
Other languages
Japanese (ja)
Inventor
Koichi Tanabe
晃一 田邊
Akihiro Nishimura
暁弘 西村
Susumu Adachi
晋 足立
Toshinori Yoshimuta
利典 吉牟田
Takeshi Kimura
健士 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP2008192172A priority Critical patent/JP2010034663A/en
Publication of JP2010034663A publication Critical patent/JP2010034663A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an imaging device capable of reducing a decrease in picture quality due to a noise to an amplifier. <P>SOLUTION: A controller has an extracting operation control function, and the extracting operation control function controls so that an extracting operation for extracting a sampled and held voltage value of a charge-voltage converting amplifier is performed during amplifier resetting wherein the amplifier in the charge-voltage converting amplifier is reset, so even if a noise due to driving of a switching element as an element for performing the extracting operation is mixed, the amplifier is reset to reduce a decrease in picture quality due to the noise to the amplifier. At this time, A/D conversion is also controlled to be performed preferably during the amplifier resetting, and then the amplifier is reset even if a noise due to driving of the A/D converter is mixed, and the decrease in picture quality due to the noise to the amplifier is further reduced. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は、医療分野、工業分野、さらには原子力分野などに用いられる撮像装置に関する。   The present invention relates to an imaging apparatus used in the medical field, the industrial field, the nuclear field, and the like.

電荷情報に基づいて画像を得る撮像装置についてX線を入射して電荷情報に変換する場合を例に採って説明する。撮像装置は、X線感応型のX線変換層を備えており、X線の入射によりX線変換層はキャリア(電荷情報)に変換する。X線変換層としては非晶質のアモルファスセレン(a−Se)膜が用いられる。   An imaging device that obtains an image based on charge information will be described taking an example in which X-rays are incident and converted into charge information. The imaging apparatus includes an X-ray sensitive X-ray conversion layer, and the X-ray conversion layer converts into carriers (charge information) by the incidence of X-rays. An amorphous amorphous selenium (a-Se) film is used as the X-ray conversion layer.

また、撮像装置は、X線変換層で変換されたキャリアを蓄積して読み出す回路を備えている。この回路は、図8に示すように、2次元状に配列した複数のゲートラインGおよびデータラインDで構成されているとともに、キャリアを蓄積するコンデンサCaおよびそのコンデンサCaに蓄積されたキャリアをON/OFFの切り換えで読み出す薄膜トランジスタ(TFT)Trを2次元状に配列して構成されている。ゲートラインGは、各々の薄膜トランジスタTrのON/OFF切り換えを制御し、かつ各々の薄膜トランジスタTrのゲートに電気的に接続されている。データラインDは、薄膜トランジスタTrの読み出し側に電気的に接続されている。   In addition, the imaging device includes a circuit that accumulates and reads out carriers converted by the X-ray conversion layer. As shown in FIG. 8, this circuit is composed of a plurality of gate lines G and data lines D arranged two-dimensionally, and turns on a capacitor Ca that accumulates carriers and a carrier accumulated in the capacitor Ca. Thin film transistors (TFTs) Tr that are read out by switching between / OFF are arranged in a two-dimensional manner. The gate line G controls ON / OFF switching of each thin film transistor Tr and is electrically connected to the gate of each thin film transistor Tr. The data line D is electrically connected to the reading side of the thin film transistor Tr.

例えば、図8に示すように、ゲートラインGが10本のゲートラインG1〜G10からなり、データラインDが10本のデータラインD1〜D10からなるときの制御シーケンスは以下のようになる。先ず、X線の入射によってキャリアが生成されて、そのキャリアがキャリアとしてコンデンサCaに蓄積される。ゲート駆動回路101からゲートラインG1を選択して、選択されたゲートラインG1に接続されている各薄膜トランジスタTrが選択指定される。その選択指定された各薄膜トランジスタTrに接続されているコンデンサCaから蓄積されたキャリアが読み出されて、データラインD1〜D10の順に読み出される。次に、ゲート駆動回路101からゲートラインG2を選択して、同様の手順で、選択されたゲートラインG1および各薄膜トランジスタTrに接続されているコンデンサCaから蓄積されたキャリアが読み出されて、データラインD1〜D10の順に読み出される。残りのゲートラインGについても同様に順に選択することで、2次元状のキャリアを読み出す。読み出された各キャリアは電荷電圧変換アンプで電圧に変換された状態でそれぞれ増幅されて、A/D変換器でアナログ値からディジタル値に変換される。このディジタル値に変換されたキャリアに基づいて2次元状の画像を得る。なお、電荷電圧変換アンプやA/D変換器は、図8に示すように回路基板102に搭載されている。   For example, as shown in FIG. 8, the control sequence when the gate line G is composed of 10 gate lines G1 to G10 and the data line D is composed of 10 data lines D1 to D10 is as follows. First, carriers are generated by the incidence of X-rays, and the carriers are accumulated in the capacitor Ca as carriers. The gate line G1 is selected from the gate drive circuit 101, and each thin film transistor Tr connected to the selected gate line G1 is selected and designated. The accumulated carriers are read out from the capacitors Ca connected to the selected thin film transistors Tr, and are read out in the order of the data lines D1 to D10. Next, the gate line G2 is selected from the gate driving circuit 101, and the stored carriers are read out from the capacitor Ca connected to the selected gate line G1 and each thin film transistor Tr in the same procedure, and the data Read in the order of lines D1 to D10. Similarly, the remaining gate lines G are sequentially selected to read out a two-dimensional carrier. Each read carrier is amplified in a state of being converted into a voltage by a charge-voltage conversion amplifier, and converted from an analog value to a digital value by an A / D converter. A two-dimensional image is obtained based on the carrier converted into the digital value. The charge voltage conversion amplifier and the A / D converter are mounted on the circuit board 102 as shown in FIG.

ゲートラインGの1本分のキャリアを読み出す時間の間隔である読み出し間隔は、図9(b)に示すように、アンプリセットの時間、薄膜トランジスタのゲートONの時間、アンプ出力ホールド(サンプルホールドがON)の時間、A/D変換の変換時間などで決定される。なお、各フレームレートごとの読み出しの時間を「読み出し期間」とすると、図9(a)に示すように、読み出し間隔×10(ゲートラインG1〜G10までの10本のライン)となる。また、フレームレートは、フレーム同期信号間の時間間隔でもあり、このフレーム同期信号に同期して画像単位を表わすフレームの出力(すなわちフレームの読み出し)のタイミングが制御される。すなわち、一定周期のフレーム同期信号に対して同期信号から固定時間後(図9では固定時間「0」)にキャリアの読み出しが開始される(例えば、特許文献1参照)。図9においては、上述した読み出し間隔は、電荷電圧変換アンプによる電荷電圧変換期間にも相当する。また、読み出し終了から次の読み出し開始までの期間を「ブランク期間」とすると、そのブランク期間の間でX線の照射が行われてX線がX線変換層に入射される。なお、X線照射(入射)終了から次のフレーム同期信号までの期間を、図9に示すようにaとする。   As shown in FIG. 9B, the reading interval, which is the time interval for reading one carrier on the gate line G, is the time for resetting the amplifier, the time for turning on the gate of the thin film transistor, and the amplifier output hold (sample hold is ON). ) Time, A / D conversion time, and the like. If the readout time for each frame rate is a “readout period”, as shown in FIG. 9A, the readout interval is 10 (10 lines from the gate lines G1 to G10). The frame rate is also a time interval between frame synchronization signals, and the timing of outputting a frame representing an image unit (that is, reading a frame) is controlled in synchronization with the frame synchronization signal. That is, carrier reading is started after a fixed time from the synchronization signal (fixed time “0” in FIG. 9) with respect to the frame synchronization signal having a fixed period (see, for example, Patent Document 1). In FIG. 9, the above-described readout interval corresponds to a charge-voltage conversion period by the charge-voltage conversion amplifier. Further, when a period from the end of reading to the start of the next reading is a “blank period”, X-ray irradiation is performed during the blank period, and X-rays are incident on the X-ray conversion layer. Note that the period from the end of X-ray irradiation (incident) to the next frame synchronization signal is a as shown in FIG.

ところで、図9に示すタイミングチャートは高速に動作を行う場合で、電荷電圧変換と同時に、サンプルホールドからの取り出し動作(図9中の右上斜線のハッチングを参照)およびA/D変換(図9中の左上斜線のハッチングを参照)を行っている。通常は、図10に示すタイミングチャートのように、電荷電圧変換アンプによる電荷電圧変換(サンプルホールドによる保持(蓄積)も含まれる)を行った後にサンプルホールドからの取り出し動作(図10中の右上斜線のハッチングを参照)およびA/D変換(図10中の左上斜線のハッチングを参照)を行っている。したがって、図10においては、読み出し間隔が、電荷電圧変換期間と取り出し動作およびA/D変換とを足した時間となる。一方、図9においては、電荷電圧変換と同時に、取り出し動作およびA/D変換を行うことで、上述したように、読み出し間隔は電荷電圧変換期間にまで短縮することができ、取り出し動作およびA/D変換にかかる時間の分だけ省くことができる。
特開2006−304211号公報(第7−9頁、図4)
The timing chart shown in FIG. 9 shows a case where the operation is performed at high speed. At the same time as the charge-voltage conversion, an operation for taking out from the sample hold (see hatching in the upper right oblique line in FIG. 9) and A / D conversion (in FIG. 9). (See hatching in the upper left diagonal line). Usually, as shown in the timing chart of FIG. 10, after performing charge-voltage conversion by the charge-voltage conversion amplifier (including holding (accumulation) by sample-hold), an operation for taking out from the sample-hold (upper right diagonal line in FIG. 10) ) And A / D conversion (see the hatching in the upper left diagonal line in FIG. 10). Therefore, in FIG. 10, the read interval is a time obtained by adding the charge-voltage conversion period, the extraction operation, and A / D conversion. On the other hand, in FIG. 9, by performing the extraction operation and the A / D conversion simultaneously with the charge voltage conversion, as described above, the read interval can be shortened to the charge voltage conversion period. The time required for the D conversion can be saved.
Japanese Patent Laying-Open No. 2006-30421 (page 7-9, FIG. 4)

しかしながら、図10のように電荷電圧変換アンプによる電荷電圧変換を行って、サンプルホールドで蓄積された後に、サンプルホールドからの取り出し動作およびA/D変換を行う方法では、図8に示すフラットパネル型検出器を備えた撮影装置(フラットパネル撮影装置)のような多チャンネルの撮像装置では、画像データを高速に収集する場合にはA/D変換器の集積回路(IC: Integrated Circuit)の数を増やす必要があり、コストや消費電力や発熱の面でこのましくない。また、図9のように電荷電圧変換と同時に、取り出し動作およびA/D変換を行う方法では、アンプ部分でリセット終了からサンプルホールドするまでの期間に、サンプルホールド以降の回路(サンプルホールドの後段のスイッチング素子やA/D変換器)を駆動させることによるノイズが入ることで画質を低下させるという問題がある。   However, in the method of performing charge-voltage conversion by the charge-voltage conversion amplifier as shown in FIG. 10 and accumulating in the sample hold and then performing the extraction operation from the sample hold and A / D conversion, the flat panel type shown in FIG. In a multi-channel imaging device such as an imaging device (flat panel imaging device) equipped with a detector, when collecting image data at a high speed, the number of integrated circuits (ICs) of the A / D converter is set. It is necessary to increase it, which is not good in terms of cost, power consumption and heat generation. Further, in the method of performing the extraction operation and the A / D conversion simultaneously with the charge voltage conversion as shown in FIG. 9, in the period from the end of reset to the sample hold in the amplifier portion, the circuit after the sample hold (the stage after the sample hold) There is a problem that image quality is deteriorated due to noise generated by driving a switching element or an A / D converter.

この発明は、このような事情に鑑みてなされたものであって、アンプへのノイズによる画質低下を低減させることができる撮像装置を提供することを目的とする。   The present invention has been made in view of such circumstances, and an object of the present invention is to provide an imaging apparatus capable of reducing deterioration in image quality due to noise to an amplifier.

この発明は、このような目的を達成するために、次のような構成をとる。
すなわち、請求項1に記載の発明は、光または放射線の入射により前記光または放射線の情報を電荷情報に変換する変換層と、その変換層で変換された電荷情報を蓄積して読み出す蓄積・読み出し回路と、その蓄積・読み出し回路で読み出された電荷情報を電圧情報に変換して保持する電荷電圧変換回路と、その電荷電圧変換回路で保持された電圧情報に基づいて画像を得る撮像装置であって、前記電荷電圧変換回路で保持された電圧情報を取り出す取り出し動作を、前記電荷電圧変換回路中のアンプをリセットするアンプリセット中に行うように制御する取り出し動作制御手段を備えることを特徴とするものである。
In order to achieve such an object, the present invention has the following configuration.
That is, the invention described in claim 1 is a conversion layer that converts light or radiation information into charge information by the incidence of light or radiation, and storage / readout that stores and reads out charge information converted by the conversion layer. A circuit, a charge-voltage conversion circuit that converts and holds charge information read by the storage / read-out circuit into voltage information, and an imaging device that obtains an image based on the voltage information held by the charge-voltage conversion circuit And an extraction operation control means for controlling the extraction operation for extracting the voltage information held in the charge-voltage conversion circuit to be performed during an amplifier reset for resetting the amplifier in the charge-voltage conversion circuit. To do.

[作用・効果]請求項1に記載の発明によれば、取り出し動作制御手段を備え、その取り出し動作制御手段は、電荷電圧変換回路で保持された電圧情報を取り出す取り出し動作を、電荷電圧変換回路中のアンプをリセットするアンプリセット中に行うように制御する。アンプリセット中に取り出し動作を行うので、取り出し動作を行う素子を駆動させることによるノイズが混入してもリセットされて、アンプへのノイズによる画質低下を低減させることができる。なお、図9のように高速に動作を行う場合には、アンプリセットのリセット時間を従来よりも長くすることで、アンプリセット中に取り出し動作を行うことが可能になる。また、リセット時間を長くすることで、電荷電圧変換回路中のアンプの消費電力を抑えることができ、消費電力や発熱を低減させることができる。   [Operation / Effect] According to the first aspect of the present invention, the take-out operation control means is provided, and the take-out operation control means performs the take-out operation for taking out the voltage information held in the charge-voltage conversion circuit. Control to be done during amplifier reset to reset the amplifier inside. Since the extraction operation is performed during unpreset, even if noise due to driving the element that performs the extraction operation is mixed, it is reset and image quality degradation due to noise to the amplifier can be reduced. In the case where the operation is performed at a high speed as shown in FIG. 9, it is possible to perform the extraction operation during the amplifier reset by making the reset time of the amplifier reset longer than the conventional one. Further, by lengthening the reset time, power consumption of the amplifier in the charge-voltage conversion circuit can be suppressed, and power consumption and heat generation can be reduced.

通常の撮像装置は、電荷電圧変換回路で保持されて取り出された電圧情報のアナログ値からディジタル値に変換するアナログ/ディジタル変換回路を備えている。取り出し動作を行う素子を駆動させることによるノイズのみならず、その素子の後段のアナログ/ディジタル変換回路を駆動させることによるノイズもアンプに混入し易い。そこで、取り出し動作制御手段は、取り出し動作およびアナログ/ディジタル変換回路での変換動作を、アンプリセット中に行うように制御するのが好ましい(請求項2に記載の発明)。アンプリセット中に取り出し動作およびアナログ/ディジタル変換回路での変換動作を行うので、取り出し動作を行う素子を駆動させることによるノイズのみならず、その素子の後段のアナログ/ディジタル変換回路を駆動させることによるノイズが混入してもリセットされて、アンプへのノイズによる画質低下をより一層低減させることができる。   A normal imaging device includes an analog / digital conversion circuit that converts an analog value of voltage information held and taken out by a charge-voltage conversion circuit from a digital value to a digital value. Not only noise caused by driving an element that performs an extraction operation, but also noise caused by driving an analog / digital conversion circuit at the subsequent stage of the element is likely to be mixed into the amplifier. Therefore, it is preferable that the take-out operation control means performs control so that the take-out operation and the conversion operation in the analog / digital conversion circuit are performed during amplifier reset (the invention according to claim 2). Since the extraction operation and the conversion operation in the analog / digital conversion circuit are performed during the unpreset, not only the noise caused by driving the element performing the extraction operation but also the driving of the analog / digital conversion circuit in the subsequent stage of the element Even if noise is mixed, it is reset, and image quality deterioration due to noise to the amplifier can be further reduced.

この発明に係る撮像装置によれば、取り出し動作制御手段は、電荷電圧変換回路で保持された電圧情報を取り出す取り出し動作を、電荷電圧変換回路中のアンプをリセットするアンプリセット中に行うように制御するので、取り出し動作を行う素子を駆動させることによるノイズが混入してもリセットされて、アンプへのノイズによる画質低下を低減させることができる。   According to the imaging apparatus of the present invention, the take-out operation control unit controls the take-out operation to take out the voltage information held in the charge-voltage converter circuit during the amplifier reset that resets the amplifier in the charge-voltage converter circuit. Therefore, even if noise due to driving the element that performs the extraction operation is mixed, it is reset and image quality deterioration due to noise to the amplifier can be reduced.

以下、図面を参照してこの発明の実施例を説明する。
図1は、実施例に係るX線撮影装置の概略ブロック図であり、図2は、X線撮影装置のX線変換層周辺の概略断面図であり、図3は、X線撮影装置の電荷電圧変換アンプやA/D変換器の周辺回路図である。本実施例では、入射する放射線としてX線を例に採って説明するとともに、撮像装置としてX線撮影装置を例に採って説明する。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a schematic block diagram of the X-ray imaging apparatus according to the embodiment, FIG. 2 is a schematic cross-sectional view around the X-ray conversion layer of the X-ray imaging apparatus, and FIG. 3 is a charge of the X-ray imaging apparatus. It is a peripheral circuit diagram of a voltage conversion amplifier and an A / D converter. In the present embodiment, X-rays will be described as an example of incident radiation, and an X-ray imaging apparatus will be described as an example of an imaging apparatus.

本実施例に係るX線撮影装置は、被検体にX線を照射して撮像を行う。具体的には、被検体を透過したX線像がX線変換層(本実施例ではアモルファスセレン膜)上に投影されて、像の濃淡に比例したキャリア(電荷情報)が層内に発生することでキャリアに変換される。   The X-ray imaging apparatus according to the present embodiment performs imaging by irradiating a subject with X-rays. Specifically, an X-ray image transmitted through the subject is projected onto an X-ray conversion layer (in this embodiment, an amorphous selenium film), and carriers (charge information) proportional to the density of the image are generated in the layer. Is converted into a carrier.

X線撮影装置は、図1に示すように、後述するゲートラインGを選択するゲート駆動回路1と、X線変換層23(図2を参照)で変換されたキャリアを蓄積して読み出すことでX線を検出する検出素子用回路2と、その検出素子用回路2で読み出されたキャリアを電圧に変換した状態で増幅する電荷電圧変換アンプ3と、その電荷電圧変換アンプ3で増幅された電圧のアナログ値からディジタル値に変換するA/D変換器4と、そのA/D変換器4でディジタル値に変換された電圧値に対して信号処理を行って画像を得る画像処理部5と、これらの回路1,2や電荷電圧変換アンプ3やA/D変換器4や画像処理部5や後述するメモリ部7やモニタ9などを統括制御するコントローラ6と、処理された画像などを記憶するメモリ部7と、入力設定を行う入力部8と、処理された画像などを表示するモニタ9とを備えている。本明細書では、キャリアや画像などの情報を、画像に関する画像情報とする。X線変換層23は、この発明における変換層に相当し、検出素子用回路2は、この発明における蓄積・読み出し回路に相当し、電荷電圧変換アンプ3は、この発明における電荷電圧変換回路に相当し、A/D変換器4は、この発明におけるアナログ/ディジタル変換回路に相当する。   As shown in FIG. 1, the X-ray imaging apparatus accumulates and reads out carriers converted by a gate drive circuit 1 that selects a gate line G, which will be described later, and an X-ray conversion layer 23 (see FIG. 2). A detection element circuit 2 that detects X-rays, a charge-voltage conversion amplifier 3 that amplifies the carrier read out by the detection element circuit 2 into a voltage, and the charge-voltage conversion amplifier 3 An A / D converter 4 for converting a voltage analog value into a digital value, and an image processing unit 5 for obtaining an image by performing signal processing on the voltage value converted into a digital value by the A / D converter 4; The controller 6 that controls the circuits 1 and 2, the charge / voltage conversion amplifier 3, the A / D converter 4, the image processing unit 5, the memory unit 7 and the monitor 9 described later, and the processed image are stored. Memory unit 7 and input An input unit 8 which performs a constant, and a monitor 9 for displaying the processed images. In this specification, information such as a carrier and an image is image information related to the image. The X-ray conversion layer 23 corresponds to the conversion layer in the present invention, the detection element circuit 2 corresponds to the storage / readout circuit in the present invention, and the charge-voltage conversion amplifier 3 corresponds to the charge-voltage conversion circuit in the present invention. The A / D converter 4 corresponds to the analog / digital conversion circuit in the present invention.

ゲート駆動回路1は複数のゲートラインGに電気的に接続されている。ゲート駆動回路1から各ゲートラインGに電圧を印加することで、後述する薄膜トランジスタ(TFT)TrをONにして後述するコンデンサCaに蓄積されたキャリアの読み出しを開放し、各ゲートラインGへの電圧を停止する(電圧を−10Vにする)ことで、薄膜トランジスタTrをOFFにしてキャリアの読み出しを遮断する。なお、各ゲートラインGに電圧を印加することでOFFにしてキャリアの読み出しを遮断し、各ゲートラインGへの電圧を停止することでONにしてキャリアの読み出しを開放するように、薄膜トランジスタTrを構成してもよい。   The gate drive circuit 1 is electrically connected to a plurality of gate lines G. By applying a voltage from the gate driving circuit 1 to each gate line G, a thin film transistor (TFT) Tr described later is turned on to release reading of carriers accumulated in a capacitor Ca described later, and the voltage applied to each gate line G Is stopped (the voltage is set to −10 V), and the thin film transistor Tr is turned off to block carrier reading. Note that the thin film transistor Tr is turned off by applying a voltage to each gate line G to cut off carrier reading and stopping the voltage to each gate line G to turn on and release carrier reading. It may be configured.

検出素子用回路2は、2次元状に配列した複数のゲートラインGおよびデータラインDで構成されているとともに、キャリアを蓄積するコンデンサCaおよびそのコンデンサCaに蓄積されたキャリアをON/OFFの切り換えで読み出す薄膜トランジスタTrを2次元状に配列して構成されている。ゲートラインGは、各々の薄膜トランジスタTrのON/OFF切り換えを制御し、かつ各々の薄膜トランジスタTrのゲートに電気的に接続されている。データラインDは、薄膜トランジスタTrの読み出し側に電気的に接続されている。   The detection element circuit 2 includes a plurality of gate lines G and data lines D arranged in a two-dimensional manner, and switches the capacitor Ca that accumulates carriers and the carriers accumulated in the capacitor Ca to ON / OFF. The thin film transistors Tr to be read out are arranged in a two-dimensional manner. The gate line G controls ON / OFF switching of each thin film transistor Tr and is electrically connected to the gate of each thin film transistor Tr. The data line D is electrically connected to the reading side of the thin film transistor Tr.

説明の便宜上、本実施例では、縦・横式2次元マトリックス状配列で10×10個の薄膜トランジスタTrおよびコンデンサCaが形成されているとする。すなわち、ゲートラインGは、10本のゲートラインG1〜G10からなり、データラインDは、10本のデータラインD1〜D10からなる。各ゲートラインG1〜G10は、図1中のX方向に並設された10個の薄膜トランジスタTrのゲートにそれぞれ接続され、各データラインD1〜D10は、図1中のY方向に並設された10個の薄膜トランジスタTrの読み出し側にそれぞれ接続されている。薄膜トランジスタTrの読み出し側とは逆側にはコンデンサCaが電気的に接続されており、薄膜トランジスタTrとコンデンサCaとの個数が一対一に対応する。   For convenience of explanation, in this embodiment, it is assumed that 10 × 10 thin film transistors Tr and capacitors Ca are formed in a vertical and horizontal two-dimensional matrix arrangement. That is, the gate line G is composed of ten gate lines G1 to G10, and the data line D is composed of ten data lines D1 to D10. The gate lines G1 to G10 are respectively connected to the gates of ten thin film transistors Tr arranged in parallel in the X direction in FIG. 1, and the data lines D1 to D10 are arranged in parallel in the Y direction in FIG. Each of the ten thin film transistors Tr is connected to the reading side. A capacitor Ca is electrically connected to the side opposite to the reading side of the thin film transistor Tr, and the number of the thin film transistor Tr and the capacitor Ca corresponds one to one.

また、検出素子用回路2は、図2に示すように、検出素子DUが2次元マトリックス状配列で絶縁基板21にパターン形成されている。すなわち、絶縁基板21の表面に、各種真空蒸着法による薄膜形成技術やフォトリソグラフィ法によるパターン技術を利用して、上述したゲートラインG1〜G10およびデータラインD1〜D10を配線し、薄膜トランジスタTr,コンデンサCa,キャリア収集電極22,X線変換層23および電圧印加電極24を順に積層形成することで構成されている。   In the detection element circuit 2, as shown in FIG. 2, the detection elements DU are patterned on the insulating substrate 21 in a two-dimensional matrix arrangement. That is, the gate lines G1 to G10 and the data lines D1 to D10 described above are wired on the surface of the insulating substrate 21 by using a thin film forming technique by various vacuum deposition methods and a pattern technique by a photolithography method. Ca, the carrier collection electrode 22, the X-ray conversion layer 23, and the voltage application electrode 24 are laminated in order.

X線変換層23は、X線感応型の半導体厚膜で形成されており、本実施例では、非晶質のアモルファスセレン(a−Se)膜で形成されている。X線変換層23は、X線の入射によりX線の情報を電荷情報であるキャリアに変換する。なお、X線変換層23は、X放射線の入射によりキャリアが生成されるX線感応型の物質であれば、アモルファスセレンに限定されない。また、X線以外の放射線(γ線など)を入射して撮像を行う場合には、X線変換層23の替わりに、放射線の入射によりキャリアが生成される放射線感応型の物質を用いてもよい。また、光を入射して撮像を行う場合には、X線変換層23の替わりに、光の入射によりキャリアが生成される光感応型の物質を用いてもよい。   The X-ray conversion layer 23 is formed of an X-ray sensitive semiconductor thick film. In this embodiment, the X-ray conversion layer 23 is formed of an amorphous amorphous selenium (a-Se) film. The X-ray conversion layer 23 converts X-ray information into carriers as charge information by the incidence of X-rays. The X-ray conversion layer 23 is not limited to amorphous selenium as long as it is an X-ray sensitive material in which carriers are generated by the incidence of X radiation. In addition, when imaging is performed by injecting radiation other than X-rays (such as γ-rays), a radiation-sensitive material that generates carriers by the incidence of radiation may be used instead of the X-ray conversion layer 23. Good. Further, when imaging is performed with light incident, instead of the X-ray conversion layer 23, a photosensitive material that generates carriers by the incidence of light may be used.

キャリア収集電極22は、コンデンサCaに電気的に接続されており、X線変換層23で変換されたキャリアを収集してコンデンサCaに蓄積する。このキャリア収集電極22も、薄膜トランジスタTrおよびコンデンサCaと同様に、縦・横式2次元マトリックス状配列で多数個(本実施例では10×10個)形成されている。それらキャリア収集電極22,コンデンサCaおよび薄膜トランジスタTrが各検出素子DUとしてそれぞれ分離形成されている。また、電圧印加電極24は、全検出素子DUの共通電極として全面にわたって形成されている。   The carrier collection electrode 22 is electrically connected to the capacitor Ca, collects the carrier converted by the X-ray conversion layer 23 and accumulates it in the capacitor Ca. Similarly to the thin film transistor Tr and the capacitor Ca, a large number (10 × 10 in this embodiment) of the carrier collection electrodes 22 are formed in a vertical / horizontal two-dimensional matrix arrangement. The carrier collecting electrode 22, the capacitor Ca, and the thin film transistor Tr are separately formed as each detecting element DU. Further, the voltage application electrode 24 is formed over the entire surface as a common electrode of all the detection elements DU.

電荷電圧変換アンプ3は、図3に示すように、各々のデータラインD(図3ではD1〜D10)に電気的に接続されたアンプ31と、各々のデータラインDに電気的に接続されたアンプ用コンデンサ32と、データラインD毎のアンプ31およびアンプ用コンデンサ32に電気的に並列に接続されたサンプルホールド33と、データラインD毎のサンプルホールド33に電気的に接続されたスイッチング素子34とを備えている。また、アンプ31と検出素子用回路2のデータラインDの端部とは、スイッチング素子SWを介して、データラインD毎に電気的に接続されている。データラインDに読みだされたキャリアを、スイッチング素子SWがONにして電荷電圧変換アンプ3のアンプ31およびアンプ用コンデンサ32に送り込む。送り込まれたキャリアを、アンプ31およびアンプ用コンデンサ32が電圧に変換した状態で増幅し、増幅された電圧値をサンプルホールド33は所定時間だけ一旦蓄積する。一旦蓄積された電圧値を、スイッチング素子34をONにしてA/D変換器4に送り込み、送り込まれた電圧のアナログ値からディジタル値にA/D変換器4は変換する。   As shown in FIG. 3, the charge-voltage conversion amplifier 3 is electrically connected to each data line D (D1 to D10 in FIG. 3) and electrically connected to each data line D. Amplifier capacitor 32, amplifier 31 for each data line D, sample hold 33 electrically connected in parallel to amplifier capacitor 32, and switching element 34 electrically connected to sample hold 33 for each data line D And. The amplifier 31 and the end of the data line D of the detection element circuit 2 are electrically connected to each data line D via the switching element SW. The carrier read to the data line D is sent to the amplifier 31 and the amplifier capacitor 32 of the charge-voltage conversion amplifier 3 with the switching element SW turned ON. The supplied carrier is amplified with the amplifier 31 and the amplifier capacitor 32 converted into a voltage, and the sample hold 33 temporarily accumulates the amplified voltage value for a predetermined time. The voltage value once accumulated is sent to the A / D converter 4 with the switching element 34 turned ON, and the A / D converter 4 converts the analog value of the sent voltage into a digital value.

なお、電荷電圧変換アンプ3が、サンプルホールド33を備えることで、電圧値をサンプルホールド33が保持(蓄積)する。また、スイッチング素子34をONにすることで電荷電圧変換アンプ3のサンプルホールド33で保持された電圧値を取り出す取り出し動作を行い、続けてA/D変換器4に送り込まれた電圧のアナログ値をA/D変換器4にてディジタル値に変換するA/D変換するA/D変換器4での変換動作を行う。本実施例では、上述した取り出し動作およびA/D変換器4での変換動作(すなわちA/D変換)を、アンプリセット中に行う。   The charge-voltage conversion amplifier 3 includes the sample hold 33 so that the voltage value is held (accumulated) by the sample hold 33. In addition, the switching element 34 is turned on to take out the voltage value held by the sample hold 33 of the charge-voltage conversion amplifier 3, and then the analog value of the voltage sent to the A / D converter 4 is obtained. The A / D converter 4 performs A / D conversion that converts the digital value into a digital value. In the present embodiment, the above-described extraction operation and the conversion operation (that is, A / D conversion) in the A / D converter 4 are performed during amplifier reset.

図2の説明に戻って、画像処理部5は、A/D変換器4でディジタル値に変換された電圧値に対して各種の信号処理を行って画像を求める。コントローラ6は、回路1,2や電荷電圧変換アンプ3やA/D変換器4や画像処理部5や後述するメモリ部7やモニタ9などを統括制御し、本実施例では上述した取り出し動作およびA/D変換器4での変換動作(すなわちA/D変換)を、アンプリセット中に行うように制御する機能(取り出し動作制御の機能)をも備えている。画像処理部5およびコントローラ6は、中央演算処理装置(CPU)などで構成されている。コントローラ6は、この発明における取り出し動作制御手段に相当する。   Returning to the description of FIG. 2, the image processing unit 5 performs various signal processing on the voltage value converted into a digital value by the A / D converter 4 to obtain an image. The controller 6 comprehensively controls the circuits 1 and 2, the charge / voltage conversion amplifier 3, the A / D converter 4, the image processing unit 5, the memory unit 7 and the monitor 9 described later, etc. It also has a function of controlling the conversion operation (that is, A / D conversion) in the A / D converter 4 to be performed during amplifier reset (a function of extraction operation control). The image processing unit 5 and the controller 6 are composed of a central processing unit (CPU) and the like. The controller 6 corresponds to the take-out operation control means in this invention.

メモリ部7は、画像情報などを書き込んで記憶し、コントローラ6からの読み出し指令に応じて画像情報などがメモリ部7から読み出される。メモリ部7は、ROM(Read-only Memory)やRAM(Random-Access Memory)などに代表される記憶媒体などで構成されている。なお、画像情報の書き込みにはRAMが用いられ、例えば制御シーケンスに関するプログラムの読み出しによって制御シーケンスをコントローラ6に実行させる場合には、制御シーケンスに関するプログラムの読み出し専用にはROMが用いられる。本実施例では、取り出し動作およびA/D変換器4での変換動作をアンプリセット中に行うように制御する制御シーケンスに関するプログラムをメモリ部7に記憶させ、そのプログラムの読み出しによって制御シーケンスをコントローラ6に実行させる。   The memory unit 7 writes and stores image information and the like, and the image information and the like are read from the memory unit 7 in response to a read command from the controller 6. The memory unit 7 includes a storage medium represented by ROM (Read-only Memory), RAM (Random-Access Memory), and the like. Note that a RAM is used for writing image information. For example, when the controller 6 executes the control sequence by reading a program related to the control sequence, a ROM is used exclusively for reading the program related to the control sequence. In this embodiment, a program relating to a control sequence for controlling the take-out operation and the conversion operation in the A / D converter 4 to be performed during amplifier reset is stored in the memory unit 7, and the control sequence is read out by the controller 6 by reading the program. To run.

入力部8は、マウスやキーボードやジョイスティックやトラックボールやタッチパネルなどに代表されるポインティングデバイス、あるいはボタンやスイッチやレバーなどの入力手段で構成されている。入力部8に入力設定すると、入力設定データがコントローラ6に送り込まれ、入力設定データに基づいて回路1,2や電荷電圧変換アンプ3やA/D変換器4や画像処理部5やメモリ部7やモニタ9などが制御される。   The input unit 8 includes a pointing device represented by a mouse, a keyboard, a joystick, a trackball, a touch panel, or the like, or an input means such as a button, a switch, or a lever. When input is set in the input unit 8, input setting data is sent to the controller 6, and based on the input setting data, the circuits 1, 2, the charge / voltage conversion amplifier 3, the A / D converter 4, the image processing unit 5 and the memory unit 7 And the monitor 9 are controlled.

続いて、本実施例のX線撮影装置の制御シーケンスについて説明する。電圧印加電極24に高電圧(例えば数100V〜数10kV程度)のバイアス電圧Vを印加した状態で、検出対象であるX線を入射させる。 Subsequently, a control sequence of the X-ray imaging apparatus of the present embodiment will be described. While applying a bias voltage V A of the high voltage to the voltage application electrode 24 (for example, several 100V~ number about 10 kV), thereby applying X-rays to be detected.

X線の入射によってX線変換層23でキャリアが生成されて、そのキャリアが電荷情報としてキャリア収集電極22を介してコンデンサCaに蓄積される。ゲート駆動回路1の信号(ここではキャリア)読み出し用の走査信号(すなわちゲート駆動信号)によって、対象となるゲートラインGが選択される。本実施例では、ゲートラインG1,G2,G3,…,G9,G10の順に1つずつ選択されるものとして説明する。また、ゲート駆動回路1からの信号読み出し用の走査信号は、ゲートラインGに電圧(例えば15V程度)を印加する信号である。   Carriers are generated in the X-ray conversion layer 23 by the incidence of X-rays, and the carriers are accumulated in the capacitor Ca through the carrier collection electrode 22 as charge information. A target gate line G is selected by a scanning signal (that is, a gate driving signal) for reading a signal (here, carrier) of the gate driving circuit 1. In the present embodiment, description will be made assuming that gate lines G1, G2, G3,..., G9, G10 are selected one by one in order. The scanning signal for reading signals from the gate driving circuit 1 is a signal for applying a voltage (for example, about 15 V) to the gate line G.

ゲート駆動回路1から対象となるゲートラインGを選択して、選択されたゲートラインGに接続されている各薄膜トランジスタTrが選択指定される。この選択指定で選択指定された薄膜トランジスタTrのゲートに電圧が印加されてON状態となる。その選択指定された各薄膜トランジスタTrに接続されているコンデンサCaから蓄積されたキャリアが、選択指定されてON状態に移行した薄膜トランジスタTrを経由して、データラインDに読み出される。すなわち、選択されたゲートラインGに関する検出素子DUが選択指定されて、その選択指定された検出素子DUのコンデンサCaに蓄積されたキャリアが、データラインDに読み出される。   A target gate line G is selected from the gate drive circuit 1, and each thin film transistor Tr connected to the selected gate line G is selected and designated. A voltage is applied to the gate of the thin film transistor Tr selected and designated by this selection designation to turn on. Carriers accumulated from the capacitors Ca connected to the selected and designated thin film transistors Tr are read out to the data line D via the thin film transistors Tr that have been designated and designated to be turned on. That is, the detection element DU related to the selected gate line G is selected and designated, and carriers accumulated in the capacitor Ca of the selected and designated detection element DU are read out to the data line D.

一方、選択指定された同一のゲートラインGに関する各々の検出素子DUからの読み出し順については、データラインD1〜D10の順に1つずつ選択されて読み出されるものとして説明する。すなわち、データラインDに接続されている電荷電圧変換アンプ3のアンプ31がリセットされて、さらに薄膜トランジスタTrがON状態(すなわちゲートがON)に移行することで、キャリアがデータラインDに読み出され、電荷電圧変換アンプ3のアンプ31およびアンプ用コンデンサ32にて電圧に変換された状態で増幅される。   On the other hand, the order of reading from the detection elements DU for the same gate line G selected and designated will be described as being selected and read one by one in the order of the data lines D1 to D10. That is, when the amplifier 31 of the charge-voltage conversion amplifier 3 connected to the data line D is reset and the thin film transistor Tr is turned on (that is, the gate is turned on), carriers are read to the data line D. Then, it is amplified in a state of being converted into a voltage by the amplifier 31 and the amplifier capacitor 32 of the charge-voltage conversion amplifier 3.

つまり、各検出素子DUのアドレス(番地)指定は、ゲート駆動回路1からの信号読み出し用の走査信号と、データラインDに接続されているアンプ31の選択とに基づいて行われる。   That is, the address (address) designation of each detection element DU is performed based on the scanning signal for signal reading from the gate drive circuit 1 and the selection of the amplifier 31 connected to the data line D.

先ず、ゲート駆動回路1からゲートラインG1を選択して、選択されたゲートラインG1に関する検出素子DUが選択指定されて、その選択指定された検出素子DUのコンデンサCaに蓄積されたキャリアが、データラインD1〜D10の順に読み出される。次に、ゲート駆動回路1からゲートラインG2を選択して、同様の手順で、選択されたゲートラインG2に関する検出素子DUが選択指定されて、その選択指定された検出素子DUのコンデンサCaに蓄積されたキャリアが、データラインD1〜D10の順に読み出される。残りのゲートラインGについても同様に順に選択することで、2次元状のキャリアを読み出す。   First, the gate line G1 is selected from the gate driving circuit 1, the detection element DU related to the selected gate line G1 is selected and specified, and the carrier accumulated in the capacitor Ca of the selected and specified detection element DU is the data Read in the order of lines D1 to D10. Next, the gate line G2 is selected from the gate drive circuit 1, and the detection element DU related to the selected gate line G2 is selected and specified in the same procedure, and is stored in the capacitor Ca of the selected detection element DU. The read carriers are read in the order of the data lines D1 to D10. Similarly, the remaining gate lines G are sequentially selected to read out a two-dimensional carrier.

読みだされた各キャリアはアンプ31およびアンプ用コンデンサ32で電圧に変換された状態でそれぞれ増幅されて、サンプルホールド33で一旦蓄積されて、A/D変換器4でアナログ値からディジタル値に変換される。このディジタル値に変換された電圧値に基づいて、画像処理部5は各種の信号処理を行って、2次元状の画像を得る。得られた2次元状の画像やキャリアなどに代表される画像情報は、コントローラ6を介してメモリ部7に書き込まれて記憶され、必要に応じてコントローラ6を介してメモリ部7から読み出される。また、画像情報は、コントローラ6を介してモニタ9に表示される。   Each read carrier is amplified in a state of being converted into a voltage by an amplifier 31 and an amplifier capacitor 32, temporarily stored in a sample hold 33, and converted from an analog value to a digital value by an A / D converter 4. Is done. Based on the voltage value converted into the digital value, the image processing unit 5 performs various signal processing to obtain a two-dimensional image. The obtained two-dimensional image and image information represented by a carrier are written and stored in the memory unit 7 via the controller 6 and are read from the memory unit 7 via the controller 6 as necessary. Further, the image information is displayed on the monitor 9 via the controller 6.

次に、アンプリセット中に行われる取り出し動作およびA/D変換器4での変換動作(すなわちA/D変換)の制御について、図4を参照して説明する。図4(a)は、読み出し間隔のタイミングチャートであって、図4(b)は、読み出し間隔を細分化したタイミングチャートである。   Next, the control of the take-out operation performed during amplifier reset and the conversion operation (that is, A / D conversion) in the A / D converter 4 will be described with reference to FIG. FIG. 4A is a timing chart of the reading interval, and FIG. 4B is a timing chart obtained by subdividing the reading interval.

読み出し間隔は、ゲートラインGの1本分のキャリアを読み出す時間の間隔である。本明細書では、読み出し間隔は、図4(b)に示すようなタイミングチャートに細分化され、選択の対象であるゲートラインGにおけるアンプ31でのアンプリセット開始から、次に選択されるゲートラインGにおけるアンプ31でのアンプリセット開始までの間隔を示す。   The read interval is a time interval for reading one carrier of the gate line G. In this specification, the readout interval is subdivided into timing charts as shown in FIG. 4B, and the gate line selected next from the start of the amplifier reset in the amplifier 31 in the gate line G to be selected. The interval until the amplifier reset start in the amplifier 31 in G is shown.

具体的には、図4(b)に示すように、アンプリセットが終了した後に、ゲートラインGを選択して薄膜トランジスタTrのゲートがON状態に移行する。この移行によりゲートラインGに関する各々の検出素子DUからのキャリアの読み出しが行われる。薄膜トランジスタTrのゲートがOFF状態に移行した後に、アンプリセット開始からアンプ31の出力が安定するまでの時間、より正確に述べると薄膜トランジスタTrのゲートがOFF状態に移行してからアンプ31の出力が安定するまでの時間であるアンプ出力安定待ち時間が経過した後に、アンプ出力ホールドを示すサンプルホールド33をONにする。サンプルホールド33をOFFかつスイッチング素子34をONにした後にA/D変換器4をONにしてアナログ値からディジタル値に変換される。   Specifically, as shown in FIG. 4B, after the amplifier reset is completed, the gate line G is selected and the gate of the thin film transistor Tr shifts to the ON state. By this transition, the carrier is read from each detection element DU regarding the gate line G. After the gate of the thin film transistor Tr shifts to the OFF state, the time from the start of amplifier reset until the output of the amplifier 31 stabilizes, more precisely, the output of the amplifier 31 stabilizes after the gate of the thin film transistor Tr shifts to the OFF state. After the amplifier output stabilization waiting time, which is the time to start, elapses, the sample hold 33 indicating the amplifier output hold is turned ON. After the sample hold 33 is turned off and the switching element 34 is turned on, the A / D converter 4 is turned on to convert the analog value into a digital value.

上述したように、スイッチング素子34をONにすることで電荷電圧変換アンプ3のサンプルホールド33で保持された電圧値を取り出す取り出し動作(図4中の右上斜線のハッチングを参照)を行い、続けてA/D変換器4に送り込まれた電圧のアナログ値をA/D変換器4にてディジタル値に変換するA/D変換するA/D変換器4での変換動作(図4中の左上斜線のハッチングを参照)を行う。従来の図9では、取り出し動作(図9中の右上斜線のハッチングを参照)を行っているときにはアンプリセットが既に終了しており、もちろん、その取り出し動作後のA/D変換器4での変換動作(すなわちA/D変換)(図9中の左上斜線のハッチングを参照)を行っているときにもアンプリセットは行われていない。したがって、アンプ部分でリセット終了からサンプルホールドするまでの期間に、サンプルホールド以降の回路(本実施例ではスイッチング素子34やA/D変換器4)を駆動させることによるノイズが入ることで画質を低下させる。   As described above, when the switching element 34 is turned ON, the voltage value held by the sample hold 33 of the charge-voltage conversion amplifier 3 is extracted (see hatching in the upper right diagonal line in FIG. 4), and then A conversion operation in the A / D converter 4 that converts the analog value of the voltage sent to the A / D converter 4 into a digital value in the A / D converter 4 (upper left diagonal line in FIG. 4) (See the hatching section). In the conventional FIG. 9, the amplifier reset has already been completed when the take-out operation (see hatching in the upper right oblique line in FIG. 9) is performed. Of course, the conversion by the A / D converter 4 after the take-out operation is performed. The amplifier is not reset even when the operation (ie, A / D conversion) (see the hatching in the upper left diagonal line in FIG. 9) is performed. Therefore, in the period from the end of reset to the sample and hold in the amplifier part, the image quality deteriorates due to noise caused by driving the circuit after the sample and hold (in this embodiment, the switching element 34 and the A / D converter 4). Let

これに対して、本実施例の図4では、アンプリセットのリセット時間を従来よりも長くすること(図4のアンプリセットでの矢印を参照)で、取り出し動作およびA/D変換をアンプリセット中に行う。全アンプ出力のA/D変換の時間は、A/D変換器4の数と速度に依存するが、画素数の多いフラットパネル撮影装置では、一般的にアンプリセットの時間よりもA/D変換の時間が長くする。そこで、取り出し動作にかかる時間も含めて、A/D変換の時間に合わせて、リセット時間を長くすることで、電荷電圧変換期間、読み出し間隔は長くなるがアンプの消費電力を抑えることができる。   On the other hand, in FIG. 4 of the present embodiment, the reset operation time of the amplifier reset is made longer than before (see the arrow at the time of amplifier reset in FIG. 4), so that the extraction operation and the A / D conversion are being reset. To do. The A / D conversion time of all amplifier outputs depends on the number and speed of the A / D converters 4, but in a flat panel photographing apparatus having a large number of pixels, in general, the A / D conversion is longer than the amplifier reset time. Make the time longer. Therefore, by increasing the reset time in accordance with the A / D conversion time including the time required for the extraction operation, the power consumption of the amplifier can be suppressed although the charge-voltage conversion period and the read interval become longer.

上述した本実施例に係るX線撮影装置によれば、コントローラ6は取り出し動作制御の機能を備え、その取り出し動作制御の機能は、電荷電圧変換アンプ3のサンプルホールド33で保持された電圧値を取り出す取り出し動作を、電荷電圧変換アンプ3のアンプ31をリセットするアンプリセット中に行うように制御する。アンプリセット中に取り出し動作を行うので、取り出し動作を行う素子(ここではスイッチング素子34)を駆動させることによるノイズが混入してもリセットされて、アンプへのノイズによる画質低下を低減させることができる。なお、図9のように高速に動作を行う場合には、アンプリセットのリセット時間を従来よりも長くすることで、アンプリセット中に取り出し動作を行うことが可能になる。また、リセット時間を長くすることで、電荷電圧変換回路(ここでは電荷電圧変換アンプ3)中のアンプの消費電力を抑えることができ、消費電力や発熱を低減させることができる。   According to the above-described X-ray imaging apparatus according to the present embodiment, the controller 6 has a function of controlling the extraction operation, and the function of the extraction operation control uses the voltage value held by the sample hold 33 of the charge-voltage conversion amplifier 3. The take-out operation to be taken out is controlled to be performed during the amplifier reset for resetting the amplifier 31 of the charge-voltage conversion amplifier 3. Since the extraction operation is performed during unpreset, even if noise due to driving of the element (in this case, the switching element 34) that performs the extraction operation is mixed, it is reset, and image quality degradation due to noise to the amplifier can be reduced. . In the case where the operation is performed at a high speed as shown in FIG. 9, it is possible to perform the extraction operation during the amplifier reset by making the reset time of the amplifier reset longer than the conventional one. Further, by lengthening the reset time, the power consumption of the amplifier in the charge-voltage conversion circuit (here, the charge-voltage conversion amplifier 3) can be suppressed, and power consumption and heat generation can be reduced.

通常の撮像装置(ここではX線撮影装置)は、電荷電圧変換回路(ここでは電荷電圧変換アンプ3)で保持されて取り出された電圧値のアナログ値からディジタル値に変換するアナログ/ディジタル変換回路(ここではA/D変換器4)を備えている。取り出し動作を行う素子(ここではスイッチング素子34)を駆動させることによるノイズのみならず、その素子の後段のA/D変換器4を駆動させることによるノイズもアンプに混入し易い。そこで、本実施例では、取り出し動作制御の機能は、好ましくは、取り出し動作およびA/D変換器4での変換動作(すなわちA/D変換)を、アンプリセット中に行うように制御している。アンプリセット中に取り出し動作およびA/D変換を行うので、取り出し動作を行う素子(ここではスイッチング素子34)を駆動させることによるノイズのみならず、その素子の後段のA/D変換器4を駆動させることによるノイズが混入してもリセットされて、アンプへのノイズによる画質低下をより一層低減させることができる。   An ordinary imaging apparatus (here, an X-ray imaging apparatus) is an analog / digital conversion circuit that converts an analog value of a voltage value held and taken out by a charge-voltage conversion circuit (here, a charge-voltage conversion amplifier 3) into a digital value. (Here, A / D converter 4). Not only the noise caused by driving the element that performs the extraction operation (the switching element 34 in this case) but also the noise caused by driving the A / D converter 4 at the subsequent stage of the element is likely to be mixed into the amplifier. Therefore, in this embodiment, the function of the take-out operation control is preferably controlled so that the take-out operation and the conversion operation (that is, A / D conversion) in the A / D converter 4 are performed during amplifier reset. . Since the extraction operation and A / D conversion are performed during unpreset, not only the noise caused by driving the element (in this case, the switching element 34) that performs the extraction operation, but also the A / D converter 4 subsequent to the element is driven. Even if noise due to the mixing is mixed, it is reset, and image quality degradation due to noise to the amplifier can be further reduced.

この発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。   The present invention is not limited to the above-described embodiment, and can be modified as follows.

(1)上述した実施例では、図1に示すようなX線撮影装置を例に採って説明したが、この発明は、例えばC型アームに配設されたX線透視撮影装置にも適用してもよい。また、この発明は、X線CT装置にも適用してもよい。   (1) In the above-described embodiment, the X-ray imaging apparatus as shown in FIG. 1 has been described as an example. However, the present invention is also applicable to an X-ray fluoroscopic imaging apparatus disposed on a C-type arm, for example. May be. The present invention may also be applied to an X-ray CT apparatus.

(2)上述した実施例では、入射したX線に代表される放射線をX線変換層(変換層)によって電荷情報に直接に変換した、「直接変換型」の検出素子用回路をこの発明は適用したが、入射した放射線をシンチレータなどの変換層によって光に変換し、光感応型の物質で形成された変換層によってその光を電荷情報に変換する「間接変換型」の検出素子用回路をこの発明は適用してもよい。   (2) In the embodiment described above, the present invention provides a “direct conversion type” detection element circuit in which radiation represented by incident X-rays is directly converted into charge information by an X-ray conversion layer (conversion layer). Although applied, an indirect conversion type detection element circuit that converts incident radiation into light by a conversion layer such as a scintillator and converts the light into charge information by a conversion layer formed of a photosensitive material The present invention may be applied.

(3)上述した実施例では、X線を検出するための検出素子用回路を例に採って説明したが、この発明は、ECT(Emission Computed Tomography)装置のように放射性同位元素(RI)を投与された被検体から放射されるγ線を検出するための検出素子用回路に例示されるように、放射線を検出する検出素子用回路であれば特に限定されない。同様に、この発明は、上述したECT装置に例示されるように、放射線の入射により撮像を行う装置であれば特に限定されない。   (3) In the above-described embodiment, the detection element circuit for detecting X-rays has been described as an example. However, the present invention uses a radioisotope (RI) as in an ECT (Emission Computed Tomography) apparatus. The detection element circuit is not particularly limited as long as it is a detection element circuit for detecting radiation, as exemplified by a detection element circuit for detecting γ-rays emitted from an administered subject. Similarly, the present invention is not particularly limited as long as it is an apparatus that performs imaging by incidence of radiation, as exemplified by the above-described ECT apparatus.

(4)上述した実施例では、X線などに代表される放射線撮像を例に採って説明したが、この発明は、光の入射により撮像を行う装置にも適用することができる。   (4) In the above-described embodiments, radiation imaging represented by X-rays and the like has been described as an example, but the present invention can also be applied to an apparatus that performs imaging by incidence of light.

(5)上述した実施例では、取り出し動作およびA/D変換器4での変換動作(すなわちA/D変換)を、アンプリセット中に行うように制御したが、A/D変換器4を駆動させることによるノイズが無視できるほど小さい場合には、例えば図5に示すように、取り出し動作(図5中の右上斜線のハッチングを参照)のみをアンプリセット中に行う制御を行うとともに、アンプリセット終了と同時にA/D変換を行う制御、あるいはアンプリセットの途中にA/D変換を行い、かつA/D変換の途中でアンプリセットを終了させる制御を行ってもよい。   (5) In the above-described embodiment, the take-out operation and the conversion operation (that is, A / D conversion) in the A / D converter 4 are controlled to be performed during the amplifier reset, but the A / D converter 4 is driven. If the noise caused by the operation is so small that it can be ignored, for example, as shown in FIG. 5, control is performed so that only the take-out operation (see hatching in the upper right diagonal line in FIG. 5) is performed during amplifier reset, and the amplifier reset ends. At the same time, control for performing A / D conversion or control for performing A / D conversion in the middle of amplifier reset and terminating amplifier reset in the middle of A / D conversion may be performed.

(6)上述した実施例では、A/D変換器を1個の構成として説明したが、電荷電圧変換アンプを複数群に分け、各々の群に対してA/D変換器を設けて変換速度を上げてもよい。例えば、図6に示すように、電荷電圧変換アンプ3を2つの群に分け、各々の群に対してA/D変換器4を設けて(すなわち2つのA/D変換器4を設けて)変換速度を2倍に上げ、図7に示すような制御シーケンス(タイミングチャート)で行ってもよい。   (6) In the above-described embodiment, the A / D converter is described as a single configuration. However, the charge / voltage conversion amplifiers are divided into a plurality of groups, and an A / D converter is provided for each group, thereby converting the conversion speed. May be raised. For example, as shown in FIG. 6, the charge-voltage conversion amplifier 3 is divided into two groups, and an A / D converter 4 is provided for each group (that is, two A / D converters 4 are provided). The conversion speed may be doubled and a control sequence (timing chart) as shown in FIG. 7 may be used.

(7)画像収集を高速に行う場合には、図4,図5または図7のいずれかの制御シーケンス(タイミングチャート)で行い、読み出し時間に余裕のある単撮影では、図10の制御シーケンス(タイミングチャート)で行ってもよい。なお、図4や図5や図7の読み出し間隔と、図10の読み出し間隔とは、図面上では大差がないように図示されているが、ここでは、図4や図5や図7の読み出し間隔が、図10の読み出し間隔よりもかなり短いということを前提にして説明していることに留意されたい。   (7) When image acquisition is performed at high speed, the control sequence (timing chart) shown in FIG. 4, FIG. 5 or FIG. 7 is used. The timing chart may be used. 4, FIG. 5, and FIG. 7 and the reading interval of FIG. 10 are illustrated so as not to have a large difference on the drawing, but here, the reading interval of FIG. 4, FIG. 5, and FIG. It should be noted that the description is made on the assumption that the interval is considerably shorter than the readout interval of FIG.

(8)上述した実施例では、電荷電圧変換アンプ3とA/D変換器4とを個別にしたが、電荷電圧変換アンプ3がA/D変換器4を内蔵してもよい。   (8) In the above-described embodiment, the charge voltage conversion amplifier 3 and the A / D converter 4 are separately provided, but the charge voltage conversion amplifier 3 may include the A / D converter 4.

実施例に係るX線撮影装置の概略ブロック図である。1 is a schematic block diagram of an X-ray imaging apparatus according to an embodiment. X線撮影装置のX線変換層周辺の概略断面図である。1 is a schematic cross-sectional view around an X-ray conversion layer of an X-ray imaging apparatus. X線撮影装置の電荷電圧変換アンプやA/D変換器の周辺回路図である。2 is a peripheral circuit diagram of a charge-voltage conversion amplifier and an A / D converter of an X-ray imaging apparatus. FIG. (a)は、実施例に係る読み出し間隔のタイミングチャートであって、(b)は、読み出し間隔を細分化したタイミングチャートである。(A) is the timing chart of the read interval which concerns on an Example, (b) is a timing chart which subdivided the read interval. (a)は、変形例に係る読み出し間隔のタイミングチャートであって、(b)は、読み出し間隔を細分化したタイミングチャートである。(A) is the timing chart of the read interval which concerns on a modification, (b) is a timing chart which subdivided the read interval. 電荷電圧変換アンプを2つの群に分けたときのX線撮影装置の電荷電圧変換アンプやA/D変換器の周辺回路図である。It is a peripheral circuit diagram of the charge voltage conversion amplifier and the A / D converter of the X-ray imaging apparatus when the charge voltage conversion amplifier is divided into two groups. (a)は、電荷電圧変換アンプを2つの群に分けたときの読み出し間隔のタイミングチャートであって、(b)は、読み出し間隔を細分化したタイミングチャートである。(A) is a timing chart of the reading interval when the charge-voltage conversion amplifier is divided into two groups, and (b) is a timing chart in which the reading interval is subdivided. 従来のX線撮影装置の概略ブロック図である。It is a schematic block diagram of the conventional X-ray imaging apparatus. (a)は、従来の読み出し間隔のタイミングチャートであって、(b)は、読み出し間隔を細分化したタイミングチャートである。(A) is a timing chart of the conventional reading interval, and (b) is a timing chart obtained by subdividing the reading interval. 図9よりも低速の場合で、(a)は、従来の読み出し間隔のタイミングチャートであって、(b)は、読み出し間隔を細分化したタイミングチャートである。9A is a timing chart of a conventional read interval, and FIG. 9B is a timing chart obtained by subdividing the read interval.

符号の説明Explanation of symbols

2 … 検出素子用回路
23 … X線変換層
3 … 電荷電圧変換アンプ
34 … スイッチング素子
4 … A/D変換器
6 … コントローラ
DESCRIPTION OF SYMBOLS 2 ... Detection element circuit 23 ... X-ray conversion layer 3 ... Charge voltage conversion amplifier 34 ... Switching element 4 ... A / D converter 6 ... Controller

Claims (2)

光または放射線の入射により前記光または放射線の情報を電荷情報に変換する変換層と、その変換層で変換された電荷情報を蓄積して読み出す蓄積・読み出し回路と、その蓄積・読み出し回路で読み出された電荷情報を電圧情報に変換して保持する電荷電圧変換回路と、その電荷電圧変換回路で保持された電圧情報に基づいて画像を得る撮像装置であって、前記電荷電圧変換回路で保持された電圧情報を取り出す取り出し動作を、前記電荷電圧変換回路中のアンプをリセットするアンプリセット中に行うように制御する取り出し動作制御手段を備えることを特徴とする撮像装置。   A conversion layer that converts light or radiation information into charge information by the incidence of light or radiation, a storage / read circuit that stores and reads out charge information converted by the conversion layer, and a read / write circuit that reads the charge information A charge-voltage conversion circuit that converts the stored charge information into voltage information and holds it, and an imaging device that obtains an image based on the voltage information held by the charge-voltage conversion circuit, which is held by the charge-voltage conversion circuit An image pickup apparatus comprising: a take-out operation control unit configured to control a take-out operation to take out the voltage information during an amplifier reset for resetting an amplifier in the charge-voltage conversion circuit. 請求項1に記載の撮像装置において、前記電荷電圧変換回路で保持されて取り出された電圧情報のアナログ値からディジタル値に変換するアナログ/ディジタル変換回路を備え、前記取り出し動作制御手段は、前記取り出し動作および前記アナログ/ディジタル変換回路での変換動作を、前記アンプリセット中に行うように制御することを特徴とする撮像装置。   2. The imaging apparatus according to claim 1, further comprising an analog / digital conversion circuit that converts an analog value of voltage information held and extracted by the charge-voltage conversion circuit from a digital value into a digital value, wherein the extraction operation control means includes the extraction operation control unit. An image pickup apparatus that controls an operation and a conversion operation in the analog / digital conversion circuit to be performed during the amplifier reset.
JP2008192172A 2008-07-25 2008-07-25 Imaging device Pending JP2010034663A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008192172A JP2010034663A (en) 2008-07-25 2008-07-25 Imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008192172A JP2010034663A (en) 2008-07-25 2008-07-25 Imaging device

Publications (1)

Publication Number Publication Date
JP2010034663A true JP2010034663A (en) 2010-02-12

Family

ID=41738684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008192172A Pending JP2010034663A (en) 2008-07-25 2008-07-25 Imaging device

Country Status (1)

Country Link
JP (1) JP2010034663A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004112077A (en) * 2002-09-13 2004-04-08 Sharp Corp Analog-to-digital conversion apparatus, multi-channel analog-to-digital conversion apparatus, x-ray sensor module, and method for controlling them
JP2006304211A (en) * 2005-04-25 2006-11-02 Shimadzu Corp Imaging apparatus
JP2007067622A (en) * 2005-08-30 2007-03-15 Konica Minolta Holdings Inc Radiation imaging device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004112077A (en) * 2002-09-13 2004-04-08 Sharp Corp Analog-to-digital conversion apparatus, multi-channel analog-to-digital conversion apparatus, x-ray sensor module, and method for controlling them
JP2006304211A (en) * 2005-04-25 2006-11-02 Shimadzu Corp Imaging apparatus
JP2007067622A (en) * 2005-08-30 2007-03-15 Konica Minolta Holdings Inc Radiation imaging device

Similar Documents

Publication Publication Date Title
JP5159161B2 (en) Radiation imaging apparatus, radiation imaging system and control method thereof
JP4750512B2 (en) Radiation imaging apparatus, control method therefor, and radiation imaging system
JP4965931B2 (en) Radiation imaging apparatus, radiation imaging system, control method thereof, and control program
US7994481B2 (en) Radiation imaging apparatus, method of controlling the same, and radiation imaging system
JP5171431B2 (en) Photoelectric conversion device, radiation imaging device, and radiation detection device
RU2527076C2 (en) Image forming apparatus, image forming system, method of controlling said apparatus and system, and programme
JP2009121848A (en) Radiation imaging apparatus, its drive method, and program
JP5539139B2 (en) IMAGING DEVICE, IMAGING SYSTEM, AND IMAGING DEVICE CONTROL METHOD
JP2004344249A (en) Radiographic apparatus, radiographic method, and program and recording medium for radiography
JP4739060B2 (en) Radiation imaging apparatus, radiation imaging system, and control method thereof
JP5273153B2 (en) Imaging device
JP5509032B2 (en) Radiation image detector
JP4513648B2 (en) Imaging device
JP2006158728A (en) Radiation imaging apparatus, and method of controlling the same
JP2006304213A (en) Imaging apparatus
JP2004000564A (en) Method and apparatus for enhancing data acquisition speed in digital detector
JP2004080749A (en) Equipment and method for radiation imaging
JP2004023654A (en) Radiographic device and radiographic method
JP2006304210A (en) Imaging apparatus
JP4434067B2 (en) Imaging device
JP4618091B2 (en) Imaging device
JP2007282684A (en) X-ray imaging equipment
JP2009279201A (en) Radiographic apparatus
JP2010034663A (en) Imaging device
JP4968364B2 (en) Imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120703