JP2010034627A - High-frequency receiver - Google Patents

High-frequency receiver Download PDF

Info

Publication number
JP2010034627A
JP2010034627A JP2008191710A JP2008191710A JP2010034627A JP 2010034627 A JP2010034627 A JP 2010034627A JP 2008191710 A JP2008191710 A JP 2008191710A JP 2008191710 A JP2008191710 A JP 2008191710A JP 2010034627 A JP2010034627 A JP 2010034627A
Authority
JP
Japan
Prior art keywords
bus line
line
scl
sda
frequency receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008191710A
Other languages
Japanese (ja)
Inventor
Hisanori Kagawa
尚徳 香川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2008191710A priority Critical patent/JP2010034627A/en
Publication of JP2010034627A publication Critical patent/JP2010034627A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Circuits Of Receivers In General (AREA)
  • Noise Elimination (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high-frequency receiver which can remove noise components reaching bus lines from a control IC, can transmit an accurate control signal, and is free of malfunction. <P>SOLUTION: In the high-frequency receiver which is controlled through an SCL bus line 11 for SCL signal and an SDA bus line 12 for SDA signal formed with patterns on a circuit board 23, a power line 17 having low impedance to the noise components mixed in the SCL bus line 11 and SDA bus line 12 is formed with patterns on the circuit board 23 to intersect the power line 17, the SCL bus line 11 and SDA bus line 12 at a predetermined interval, and parasitic capacitance is formed at intersections of the power line 17, and SCL bus line 11 and SDA bus line 12. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、制御用ＩＣに接続された制御信号用のバスラインを介して制御される高周波受信器に関する。   The present invention relates to a high frequency receiver controlled via a control signal bus line connected to a control IC.

従来、高周波受信器として、制御用ＩＣからバスラインを介してチューナ用ＩＣに制御信号を入力しており、制御用ＩＣ側からバスラインに混入するノイズ成分を接地用のコンデンサにより除去するものが知られている（例えば、特許文献１参照）。このような高周波受信器は、図５に示すように、制御用ＩＣ３２にＳＣＬ信号用のＳＣＬバスライン３４およびＳＤＡ信号用のＳＤＡバスライン３５によりパラレルに接続されたチューナ用ＩＣ３１を備え、ＳＣＬバスライン３４およびＳＤＡバスライン３５にはそれぞれ接地用のバイパスコンデンサＣ５、Ｃ６が接続されている。   Conventionally, as a high frequency receiver, a control signal is input from a control IC to a tuner IC via a bus line, and a noise component mixed in the bus line is removed from the control IC side by a grounding capacitor. It is known (see, for example, Patent Document 1). As shown in FIG. 5, such a high-frequency receiver includes a tuner IC 31 connected in parallel to a control IC 32 by an SCL bus line 34 for an SCL signal and an SDA bus line 35 for an SDA signal, and an SCL bus. The line 34 and the SDA bus line 35 are connected to grounding bypass capacitors C5 and C6, respectively.

ＳＣＬ信号およびＳＤＡ信号は、制御用ＩＣ３２から矩形波としてＳＣＬバスライン３４およびＳＤＡバスライン３５に出力され、ＳＣＬバスライン３４およびＳＤＡバスライン３５に接続されたバイパスコンデンサＣ５、Ｃ６によってノイズ成分が除去されてチューナ用ＩＣ３１に入力される。チューナ用ＩＣ３１は、入力されたＳＣＬ信号およびＳＤＡ信号に応じて、チューニング電圧を変化させて、アンテナ素子３３を介して受信した高周波信号から同調周波数成分を取り出している。
特開平１１−２３４１５８号公報 The SCL signal and the SDA signal are output as rectangular waves from the control IC 32 to the SCL bus line 34 and the SDA bus line 35, and noise components are removed by the bypass capacitors C5 and C6 connected to the SCL bus line 34 and the SDA bus line 35. And input to the tuner IC 31. The tuner IC 31 changes the tuning voltage according to the input SCL signal and SDA signal, and extracts the tuning frequency component from the high frequency signal received via the antenna element 33.
Japanese Patent Laid-Open No. 11-234158

しかしながら、上記した高周波受信器においては、ＳＣＬ信号およびＳＤＡ信号からノイズ成分を除去するためにバイパスコンデンサＣ５、Ｃ６を用いているが、小容量のバイパスコンデンサを用いた場合にはノイズ成分を確実に除去することができなかった。この問題を解決するために、大容量のバイパスコンデンサを用いることも考えられるが、大容量のコンデンサを用いるとＳＣＬ信号およびＳＤＡ信号の信号波形が鈍り、チューナ用ＩＣ３１の誤動作を招くおそれがあった。   However, in the high-frequency receiver described above, bypass capacitors C5 and C6 are used to remove noise components from the SCL signal and SDA signal. However, when a small-capacity bypass capacitor is used, the noise components are surely removed. It could not be removed. In order to solve this problem, it is conceivable to use a large-capacity bypass capacitor. However, if a large-capacitance capacitor is used, the signal waveforms of the SCL signal and the SDA signal may become dull, which may cause malfunction of the tuner IC 31. .

本発明は、かかる点に鑑みてなされたものであり、制御用ＩＣからバスラインに混入するノイズ成分を除去すると共に、正確な制御信号を伝送することができ、誤動作を無くした高周波受信器を提供することを目的とする。   The present invention has been made in view of such a point, and it is possible to remove a noise component mixed in a bus line from a control IC and to transmit an accurate control signal, and to eliminate a malfunction. The purpose is to provide.

本発明の高周波受信器は、回路基板上にパターンで形成された制御信号用のバスラインを介して制御される高周波受信器であって、前記バスラインに混入するノイズ成分に対してインピーダンスの低い低インピーダンスラインが前記回路基板上にパターンで形成され、前記低インピーダンスラインと前記バスラインとを所定の間隔を空けて交差させて、前記低インピーダンスラインと前記バスラインとの交差部分に寄生容量を形成することを特徴とする。   The high-frequency receiver of the present invention is a high-frequency receiver controlled through a control signal bus line formed in a pattern on a circuit board, and has a low impedance with respect to noise components mixed in the bus line. A low-impedance line is formed in a pattern on the circuit board, and the low-impedance line and the bus line are crossed at a predetermined interval, and a parasitic capacitance is formed at an intersection of the low-impedance line and the bus line. It is characterized by forming.

この構成によれば、バスラインに混入するノイズ成分に対してインピーダンスの低い低インピーダンスラインとバスラインとが所定の間隔を空けて交差し、寄生容量を形成するため、バスラインに混入したノイズ成分をバスラインから低インピーダンスラインに乗り移らせてバスラインからノイズ成分を除去することができる。
また、制御信号からノイズ成分を除去するために大容量のコンデンサを用いることがないため、制御信号の信号波形を鈍らせることなく正確な制御信号を伝送することができ、誤動作を防止することができる。 According to this configuration, a low impedance line having a low impedance and a bus line intersect with a predetermined interval with respect to a noise component mixed in the bus line to form a parasitic capacitance. Can be transferred from the bus line to the low impedance line to remove noise components from the bus line.
In addition, since a large-capacitance capacitor is not used to remove noise components from the control signal, an accurate control signal can be transmitted without dulling the signal waveform of the control signal, and malfunctions can be prevented. it can.

また本発明は、上記高周波受信器において、前記低インピーダンスラインは、前記回路基板のグランドパターン又は高周波的に接地されたパターンであることを特徴とする。   In the high frequency receiver according to the present invention, the low impedance line is a ground pattern of the circuit board or a pattern grounded in a high frequency manner.

この構成によれば、バスラインに混入したノイズ成分をグランドパターン又は高周波的に接地されたパターンに乗り移らせてバスラインからノイズ成分を除去することができる。   According to this configuration, it is possible to remove the noise component from the bus line by transferring the noise component mixed in the bus line to the ground pattern or the pattern grounded at a high frequency.

また本発明は、上記高周波受信器において、前記バスラインを構成するパターンの一部が切断されており、前記バスラインの切断箇所に前記低インピーダンスラインが交差し、前記低インピーダンスラインを跨いだ状態で前記バスラインの切断箇所を接続素子で接続したことを特徴とする。   Further, in the high frequency receiver according to the present invention, a part of a pattern constituting the bus line is cut, and the low impedance line intersects the cut portion of the bus line and straddles the low impedance line. The cut portions of the bus line are connected by connecting elements.

この構成によれば、バスラインの切断箇所を接続する接続素子と低インピーダンスラインとにより接続素子と低インピーダンスラインとの交差部分に寄生容量を形成することができる。   According to this configuration, the parasitic capacitance can be formed at the intersection of the connection element and the low impedance line by the connection element and the low impedance line connecting the cut portions of the bus line.

また本発明は、上記高周波受信器において、前記低インピーダンスラインは、バイパスコンデンサを介してグランドに接続されている電源ラインパターンであることを特徴とする。   In the high-frequency receiver according to the present invention, the low impedance line is a power supply line pattern connected to the ground via a bypass capacitor.

この構成によれば、電源ラインパターンにより低インピーダンスラインを構成することができ、電源ラインパターンに乗り移った制御信号のノイズ成分をバイパスコンデンサにより除去することができる。   According to this configuration, a low impedance line can be configured by the power line pattern, and the noise component of the control signal that has shifted to the power line pattern can be removed by the bypass capacitor.

また本発明は、上記高周波受信器において、前記バスラインは、ＳＣＬ信号を伝送するＳＣＬバスラインとＳＤＡ信号を伝送するＳＤＡバスラインとからなるＩＩＣバスラインであることを特徴とする。   In the high-frequency receiver according to the invention, the bus line is an IIC bus line including an SCL bus line for transmitting an SCL signal and an SDA bus line for transmitting an SDA signal.

この構成によれば、ＳＣＬバスラインおよびＳＤＡバスラインに伝送されるＳＣＬ信号およびＳＤＡ信号からノイズ成分を除去すると共に、ＳＣＬ信号およびＳＤＡ信号を正確に伝送することができる。   According to this configuration, it is possible to remove the noise component from the SCL signal and the SDA signal transmitted to the SCL bus line and the SDA bus line, and to accurately transmit the SCL signal and the SDA signal.

また本発明は、上記高周波受信器において、前記接続素子は、０オームチップ抵抗であることを特徴とする。   In the high-frequency receiver according to the present invention, the connection element is a 0 ohm chip resistor.

この構成によれば、大きな電圧降下をともなうことなくバスラインの切断されたパターン同士を接続することができる。   According to this configuration, the patterns in which the bus lines are cut can be connected without a large voltage drop.

本発明によれば、制御用ＩＣからバスラインに混入するノイズ成分を除去すると共に、正確な制御信号を伝送することができ、誤動作を防止することができる。   According to the present invention, it is possible to remove a noise component mixed in the bus line from the control IC, and to transmit an accurate control signal, thereby preventing a malfunction.

以下、本発明の実施の形態について添付図面を参照して詳細に説明する。図１は、本発明の実施の形態に係るチューナ装置の全体模式図である。図２は、本発明の実施の形態に係るバスラインと電源ラインとの交差部分の模式図である。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is an overall schematic diagram of a tuner device according to an embodiment of the present invention. FIG. 2 is a schematic diagram of the intersection of the bus line and the power supply line according to the embodiment of the present invention.

図１に示すように、チューナ装置１は、高周波受信器２と、高周波受信器２に接続された制御用ＩＣ５とから構成されている。高周波受信器２は、回路基板上に実装され、高周波信号を受信するアンテナ素子４と、アンテナ素子４により受信された高周波信号から同調周波数成分を取り出すチューナ用ＩＣ３とを備えている。また、チューナ用ＩＣ３には、導体パターンで形成されたＳＣＬ信号用のＳＣＬバスライン１１およびＳＤＡ信号用のＳＤＡバスライン１２の一端がそれぞれ接続されており、ＳＣＬバスライン１１の他端にはＳＣＬ端子１４が形成され、ＳＤＡバスライン１２の他端にはＳＤＡ端子１５が形成されている。   As shown in FIG. 1, the tuner device 1 includes a high frequency receiver 2 and a control IC 5 connected to the high frequency receiver 2. The high frequency receiver 2 includes an antenna element 4 that is mounted on a circuit board and receives a high frequency signal, and a tuner IC 3 that extracts a tuning frequency component from the high frequency signal received by the antenna element 4. The tuner IC 3 is connected to one end of an SCL bus line 11 for SCL signal and an SDA bus line 12 for SDA signal formed by a conductor pattern, and the other end of the SCL bus line 11 is connected to the SCL bus line 11. A terminal 14 is formed, and an SDA terminal 15 is formed at the other end of the SDA bus line 12.

また、回路基板上にはＳＣＬバスライン１１およびＳＤＡバスライン１２に対して垂直に交差する電源ライン１７が導体パターンにより形成されており、電源ライン１７とグランドとの間には、一対のバイパスコンデンサＣ１、Ｃ２が設けられている。図２に示すように、ＳＣＬバスライン１１およびＳＤＡバスライン１２は、交差部分で電源ライン１７と直接接続してＤＣ的にショートしないように導体パターンの一部が切り離されて構成されており、この切り離された導体パターン同士は、電源ライン１７を跨ぐように設けられたジャンパ抵抗Ｒ１、Ｒ２により接続されている。このジャンパ抵抗Ｒ１、Ｒ２は０オームチップ抵抗で構成されており、大きな電圧降下をともなうことなく導体パターンを接続できるようになっている。   On the circuit board, a power line 17 perpendicular to the SCL bus line 11 and the SDA bus line 12 is formed by a conductor pattern, and a pair of bypass capacitors is provided between the power line 17 and the ground. C1 and C2 are provided. As shown in FIG. 2, the SCL bus line 11 and the SDA bus line 12 are configured such that a part of the conductor pattern is cut off so as not to be short-circuited in a direct connection with the power supply line 17 at the intersection. The separated conductor patterns are connected to each other by jumper resistors R1 and R2 provided so as to straddle the power supply line 17. These jumper resistors R1 and R2 are constituted by 0 ohm chip resistors so that conductor patterns can be connected without a large voltage drop.

図１に戻り、高周波受信器２のＳＣＬ端子１４およびＳＤＡ端子１５には、制御用ＩＣ５に接続されたＳＣＬバスライン２１およびＳＤＡバスライン２２が接続され、ＳＣＬバスライン１１、２１およびＳＤＡバスライン１２、２２によりチューナ用ＩＣ３と制御用ＩＣ５とがパラレルに接続されている。制御用ＩＣ５からチューナ用ＩＣ３にＳＣＬバスライン１１、２１を介してＳＣＬ信号が伝送され、ＳＤＡバスライン１２、２２を介してＳＤＡ信号が伝送される。   Returning to FIG. 1, the SCL bus line 21 and the SDA bus line 22 connected to the control IC 5 are connected to the SCL terminal 14 and the SDA terminal 15 of the high-frequency receiver 2, and the SCL bus lines 11 and 21 and the SDA bus line are connected. 12 and 22, the tuner IC 3 and the control IC 5 are connected in parallel. The SCL signal is transmitted from the control IC 5 to the tuner IC 3 through the SCL bus lines 11 and 21, and the SDA signal is transmitted through the SDA bus lines 12 and 22.

次に、図３を参照して高周波受信器の回路構成について詳細に説明する。図３は、高周波受信器の回路基板の部分拡大図である。なお、図３においては、図１に示した電源ラインに接続された一対のバイパスコンデンサのうち１つのみ図示している。   Next, the circuit configuration of the high frequency receiver will be described in detail with reference to FIG. FIG. 3 is a partially enlarged view of a circuit board of the high frequency receiver. In FIG. 3, only one of the pair of bypass capacitors connected to the power supply line shown in FIG. 1 is shown.

図３に示すように、回路基板２３上にはＳＣＬ端子１４から図示しないチューナ用ＩＣ３に向かって延在するＳＣＬバスライン１１と、ＳＤＡ端子１５から図示しないチューナ用ＩＣ３に向かって延在するＳＤＡバスライン１２と、ＳＣＬバスライン１１およびＳＤＡバスライン１２を横切るように延在する電源ライン１７と、回路基板の縁側に延在するグランドパターン１９とがそれぞれ導体パターンにより形成されている。   As shown in FIG. 3, on the circuit board 23, an SCL bus line 11 extending from the SCL terminal 14 toward the tuner IC 3 (not shown), and an SDA extending from the SDA terminal 15 toward the tuner IC 3 (not shown). The bus line 12, the power supply line 17 extending across the SCL bus line 11 and the SDA bus line 12, and the ground pattern 19 extending on the edge side of the circuit board are each formed by a conductor pattern.

ＳＤＡバスライン１２は、ジャンパ抵抗Ｒ２と、電圧調整用の抵抗Ｒ５とを有して構成されている。ジャンパ抵抗Ｒ２は、電源ライン１７を跨いでＳＤＡバスライン１２の導体パターンを接続しており、このジャンパ抵抗Ｒ１と電源ライン１７とが上下に間隔を空けて交差することで寄生容量を形成している。電圧調整用の抵抗Ｒ５は、ＳＤＡバスライン１２に伝送されるＳＤＡ信号の信号電圧を調整し、チューナ用ＩＣ３が受信可能な電圧に合わせている。また、ＳＤＡバスライン１２は、一部が分岐して形成され、この分岐した部分がバイパスコンデンサＣ３を介してグランドパターン１９に接続されている。なお、バイパスコンデンサＣ３は矩形波を鈍らせない程度の小容量（５０ｐＦ以下）のものであることが好ましい。   The SDA bus line 12 includes a jumper resistor R2 and a voltage adjustment resistor R5. The jumper resistor R2 is connected to the conductor pattern of the SDA bus line 12 across the power supply line 17, and the jumper resistor R1 and the power supply line 17 intersect with each other with a space therebetween to form a parasitic capacitance. Yes. The voltage adjusting resistor R5 adjusts the signal voltage of the SDA signal transmitted to the SDA bus line 12, and matches the voltage that can be received by the tuner IC3. The SDA bus line 12 is partly branched and connected to the ground pattern 19 via the bypass capacitor C3. The bypass capacitor C3 preferably has a small capacity (50 pF or less) that does not dull the rectangular wave.

ＳＣＬバスライン１１は、ジャンパ抵抗Ｒ１、Ｒ３と、電圧調整用の抵抗Ｒ４とを有して構成されている。ジャンパ抵抗Ｒ１は、電源ライン１７を跨いでＳＣＬバスライン１１の導体パターンを接続しており、このジャンパ抵抗Ｒ１と電源ライン１７とが上下に間隔を空けて交差することで寄生容量を形成している。ジャンパ抵抗Ｒ３は、ＳＤＡバスライン１２を跨いでＳＣＬバスライン１１の導体パターンを接続しており、ＳＤＡバスライン１２とＳＣＬバスライン１１とが交差されている。   The SCL bus line 11 includes jumper resistors R1 and R3 and a voltage adjusting resistor R4. The jumper resistor R1 is connected to the conductor pattern of the SCL bus line 11 across the power supply line 17, and the jumper resistor R1 and the power supply line 17 intersect with each other with a space therebetween to form a parasitic capacitance. Yes. The jumper resistor R3 connects the conductor pattern of the SCL bus line 11 across the SDA bus line 12, and the SDA bus line 12 and the SCL bus line 11 intersect.

電圧調整用の抵抗Ｒ４は、ＳＣＬバスライン１１に伝送されるＳＣＬ信号の信号電圧を調整し、チューナ用ＩＣ３が受信可能な電圧に合わせている。また、ＳＣＬバスライン１１の途中部分には、ＳＣＬバスライン１１を分岐するようにバイパスコンデンサＣ４が設けられ、ＳＣＬバスライン１１をグランドパターン１９に接続している。なお、バイパスコンデンサＣ４は矩形波を鈍らせない程度の小容量（５０ｐＦ以下）のものであることが好ましい。   The voltage adjusting resistor R4 adjusts the signal voltage of the SCL signal transmitted to the SCL bus line 11, and matches the voltage that can be received by the tuner IC3. Further, a bypass capacitor C4 is provided in the middle of the SCL bus line 11 so as to branch the SCL bus line 11, and the SCL bus line 11 is connected to the ground pattern 19. The bypass capacitor C4 is preferably of a small capacity (50 pF or less) that does not dull the rectangular wave.

電源ライン１７は、ＳＤＡバスライン１２のジャンパ抵抗Ｒ２およびＳＣＬバスライン１１のジャンパ抵抗Ｒ１の下方をくぐってＳＤＡバスライン１２およびＳＣＬバスライン１１を横切るように延在している。また、電源ライン１７の途中部分には、電源ライン１７を分岐するようにバイパスコンデンサＣ１が設けられ、電源ライン１７を高周波的にグランドパターン１９に接続している。電源ライン１７は、制御用ＩＣ５からＳＣＬバスライン１１およびＳＤＡバスライン１２に混入するノイズ成分に対して低インピーダンスとなっており、ＳＤＡバスライン１２およびＳＣＬバスライン１１と電源ライン１７の交差部分においてＳＤＡ信号およびＳＣＬ信号からノイズ成分が乗り移られるよう構成されている。   The power supply line 17 extends under the jumper resistor R2 of the SDA bus line 12 and the jumper resistor R1 of the SCL bus line 11 so as to cross the SDA bus line 12 and the SCL bus line 11. A bypass capacitor C1 is provided in the middle of the power supply line 17 so as to branch the power supply line 17, and the power supply line 17 is connected to the ground pattern 19 in a high frequency manner. The power supply line 17 has a low impedance with respect to noise components mixed into the SCL bus line 11 and the SDA bus line 12 from the control IC 5, and at the intersection of the SDA bus line 12, the SCL bus line 11 and the power supply line 17. A noise component is transferred from the SDA signal and the SCL signal.

次に、図４を参照して、高周波受信器の動作について説明する。なお、図４においては、ＳＣＬ信号およびＳＤＡ信号を実線、ノイズ成分を破線で示している。図４に示すように、制御用ＩＣ５からＳＣＬバスライン１１にＳＣＬ信号、ＳＤＡバスライン１２にＳＤＡ信号がそれぞれ入力されると、各バスライン１１、１２と電源ライン１７との交差部分において各バスライン１１、１２に混入したノイズ成分が容量結合している電源ライン１７に乗り移される。   Next, the operation of the high frequency receiver will be described with reference to FIG. In FIG. 4, the SCL signal and the SDA signal are indicated by solid lines, and the noise component is indicated by a broken line. As shown in FIG. 4, when the SCL signal is input to the SCL bus line 11 from the control IC 5 and the SDA signal is input to the SDA bus line 12, each bus is crossed at the intersection of the bus lines 11, 12 and the power supply line 17. Noise components mixed in the lines 11 and 12 are transferred to the power supply line 17 that is capacitively coupled.

電源ライン１７に乗り移ったノイズ成分は、電源ライン１７に接続されたバイパスコンデンサＣ１、Ｃ２により除去される。一方、ノイズ成分が除去されたＳＣＬ信号およびＳＤＡ信号は、そのまま各バスライン１１、１２に伝送されてチューナ用ＩＣ３に入力される。チューナ用ＩＣ３は、入力されたＳＣＬ信号およびＳＤＡ信号に応じて、チューニング電圧を変化させて、アンテナ素子４を介して受信した高周波信号から同調周波数成分を取り出している。   Noise components transferred to the power supply line 17 are removed by bypass capacitors C1 and C2 connected to the power supply line 17. On the other hand, the SCL signal and the SDA signal from which the noise component has been removed are transmitted as they are to the bus lines 11 and 12 and input to the tuner IC 3. The tuner IC 3 changes the tuning voltage in accordance with the input SCL signal and SDA signal, and extracts the tuning frequency component from the high frequency signal received via the antenna element 4.

以上のように、本実施の形態に係る高周波受信器によれば、バスライン１１、１２に混入したノイズ成分に対して低インピーダンスな電源ライン１７とＳＣＬバスライン１１およびＳＤＡバスライン１２とが所定の間隔を空けて交差し、寄生容量を形成しているため、バスラインに混入したノイズ成分をＳＣＬバスライン１１およびＳＤＡバスライン１２から電源ライン１７に乗り移らせてノイズ成分を除去することができる。
また、ＳＣＬ信号およびＳＤＡ信号からノイズ成分を除去するために大容量のコンデンサを用いることがないため、ＳＣＬ信号およびＳＤＡ信号の信号波形を鈍らせることなく正確な制御信号を伝送することができる。 As described above, according to the high frequency receiver according to the present embodiment, the power supply line 17, the SCL bus line 11, and the SDA bus line 12 that have low impedance with respect to noise components mixed in the bus lines 11 and 12 are predetermined. Therefore, the noise component mixed in the bus line is transferred from the SCL bus line 11 and the SDA bus line 12 to the power supply line 17 to remove the noise component. it can.
In addition, since a large-capacitance capacitor is not used to remove noise components from the SCL signal and the SDA signal, an accurate control signal can be transmitted without dulling the signal waveforms of the SCL signal and the SDA signal.

なお、本実施の形態においては、電源ライン１７により低インピーダンスラインを構成したが、電源ライン１７の代わりにグランドパターン１９により低インピーダンスラインを構成するようにしてもよい。   In the present embodiment, the low impedance line is configured by the power line 17, but the low impedance line may be configured by the ground pattern 19 instead of the power line 17.

また、本実施の形態においては、チューナ装置１により説明したが、チューナ装置１はあくまで例示であって本発明を限定するものではなく、制御信号用のバスラインを介して制御されるものであれば、チューナ装置１に限らず他の電子機器にも適用可能である。   In the present embodiment, the tuner device 1 has been described. However, the tuner device 1 is merely an example, and does not limit the present invention. The tuner device 1 may be controlled via a control signal bus line. For example, the present invention can be applied not only to the tuner device 1 but also to other electronic devices.

また、今回開示された実施の形態は、全ての点で例示であってこの実施の形態に制限されるものではない。本発明の範囲は、上記した実施の形態のみの説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。   The embodiment disclosed this time is illustrative in all respects and is not limited to this embodiment. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and is intended to include all modifications within the meaning and scope equivalent to the scope of claims for patent.

以上説明したように、本発明は、制御用ＩＣからバスラインに混入するノイズ成分を除去すると共に、正確な制御信号を伝送することができ、誤動作を防止することができるという効果を有し、特に制御用ＩＣに接続された制御信号用のバスラインを介して制御される高周波受信器に有用である。   As described above, the present invention has an effect of removing a noise component mixed in the bus line from the control IC, transmitting an accurate control signal, and preventing malfunction. In particular, the present invention is useful for a high-frequency receiver controlled via a control signal bus line connected to a control IC.

本発明に係る高周波受信器の実施の形態を示す図であり、チューナ装置の全体模式図である。It is a figure which shows embodiment of the high frequency receiver which concerns on this invention, and is a whole schematic diagram of a tuner apparatus. 本発明に係る高周波受信器の実施の形態を示す図であり、バスラインと電源ラインとの交差部分の模式図である。It is a figure which shows embodiment of the high frequency receiver which concerns on this invention, and is a schematic diagram of the cross | intersection part of a bus line and a power supply line. 本発明に係る高周波受信器の実施の形態を示す図であり、高周波受信器の回路基板の部分拡大図である。It is a figure which shows embodiment of the high frequency receiver which concerns on this invention, and is the elements on larger scale of the circuit board of a high frequency receiver. 本発明に係る高周波受信器の実施の形態を示す図であり、高周波受信器の動作説明図である。It is a figure which shows embodiment of the high frequency receiver which concerns on this invention, and is operation | movement explanatory drawing of a high frequency receiver. 本発明に係る高周波受信器の従来例を示す図である。It is a figure which shows the prior art example of the high frequency receiver which concerns on this invention.

符号の説明Explanation of symbols

１ チューナ装置
２ 高周波受信器
３ チューナ用ＩＣ
４ アンテナ素子
５ 制御用ＩＣ
１１ ＳＣＬバスライン（バスライン）
１２ ＳＤＡバスライン（バスライン）
１４ ＳＣＬ端子
１５ ＳＤＡ端子
１７ 電源ライン（低インピーダンスライン）
１９ グランドパターン
２３ 回路基板
Ｒ１、Ｒ２ ジャンパ抵抗（０オームチップ抵抗）
Ｃ１、Ｃ２ バイパスコンデンサ
1 Tuner 2 High Frequency Receiver 3 Tuner IC
4 Antenna element 5 Control IC
11 SCL bus line (bus line)
12 SDA bus line (bus line)
14 SCL terminal 15 SDA terminal 17 Power line (low impedance line)
19 Ground pattern 23 Circuit board R1, R2 Jumper resistance (0 ohm chip resistance)
C1, C2 bypass capacitor

Claims (6)

回路基板上にパターンで形成された制御信号用のバスラインを介して制御される高周波受信器であって、
前記バスラインに混入するノイズ成分に対してインピーダンスの低い低インピーダンスラインが前記回路基板上にパターンで形成され、前記低インピーダンスラインと前記バスラインとを所定の間隔を空けて交差させて、前記低インピーダンスラインと前記バスラインとの交差部分に寄生容量を形成することを特徴とする高周波受信器。 A high-frequency receiver controlled via a control signal bus line formed in a pattern on a circuit board,
A low impedance line having a low impedance with respect to a noise component mixed in the bus line is formed in a pattern on the circuit board, and the low impedance line and the bus line are crossed at a predetermined interval, so that the low impedance line is formed. A high-frequency receiver characterized in that a parasitic capacitance is formed at an intersection between an impedance line and the bus line. 前記低インピーダンスラインは、前記回路基板のグランドパターン又は高周波的に接地されたパターンであることを特徴とする請求項１に記載の高周波受信器。   The high frequency receiver according to claim 1, wherein the low impedance line is a ground pattern of the circuit board or a pattern grounded in a high frequency manner. 前記バスラインを構成するパターンの一部が切断されており、前記バスラインの切断箇所に前記低インピーダンスラインが交差し、前記低インピーダンスラインを跨いだ状態で前記バスラインの切断箇所を接続素子で接続したことを特徴とする請求項１または請求項２に記載の高周波受信器。   A part of the pattern constituting the bus line is cut, and the low impedance line intersects the cut portion of the bus line, and the cut portion of the bus line is connected by a connecting element in a state of straddling the low impedance line. The high frequency receiver according to claim 1, wherein the high frequency receiver is connected. 前記低インピーダンスラインは、バイパスコンデンサを介してグランドに接続されている電源ラインパターンであることを特徴とする請求項１ないし請求項３のいずれかに記載の高周波受信器。   4. The high-frequency receiver according to claim 1, wherein the low impedance line is a power supply line pattern connected to the ground via a bypass capacitor. 5. 前記バスラインは、ＳＣＬ信号を伝送するＳＣＬバスラインとＳＤＡ信号を伝送するＳＤＡバスラインとからなるＩＩＣバスラインであることを特徴とする請求項１ないし請求項４のいずれかに記載の高周波受信器。   5. The high-frequency reception according to claim 1, wherein the bus line is an IIC bus line including an SCL bus line that transmits an SCL signal and an SDA bus line that transmits an SDA signal. 6. vessel. 前記接続素子は、０オームチップ抵抗であることを特徴とする請求項３ないし請求項５のいずれかに記載の高周波受信器。   6. The high frequency receiver according to claim 3, wherein the connection element is a 0 ohm chip resistor.
JP2008191710A 2008-07-25 2008-07-25 High-frequency receiver Withdrawn JP2010034627A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008191710A JP2010034627A (en) 2008-07-25 2008-07-25 High-frequency receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008191710A JP2010034627A (en) 2008-07-25 2008-07-25 High-frequency receiver

Publications (1)

Publication Number Publication Date
JP2010034627A true JP2010034627A (en) 2010-02-12

Family

ID=41738652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008191710A Withdrawn JP2010034627A (en) 2008-07-25 2008-07-25 High-frequency receiver

Country Status (1)

Country Link
JP (1) JP2010034627A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224531A (en) * 1993-01-28 1994-08-12 Matsushita Electric Works Ltd Wiring structure of injection-molded printed board
JPH06342964A (en) * 1993-05-31 1994-12-13 Sony Corp One-side printed circuit board
JPH10290075A (en) * 1997-04-14 1998-10-27 Murata Mfg Co Ltd Multilayered circuit board
JPH11307894A (en) * 1998-04-27 1999-11-05 Kenichi Ito Printed wiring board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224531A (en) * 1993-01-28 1994-08-12 Matsushita Electric Works Ltd Wiring structure of injection-molded printed board
JPH06342964A (en) * 1993-05-31 1994-12-13 Sony Corp One-side printed circuit board
JPH10290075A (en) * 1997-04-14 1998-10-27 Murata Mfg Co Ltd Multilayered circuit board
JPH11307894A (en) * 1998-04-27 1999-11-05 Kenichi Ito Printed wiring board

Similar Documents

Publication Publication Date Title
WO2007100995A3 (en) Filtered feedthrough assembly
JP4616861B2 (en) Signal transmission circuit and signal transmission system
WO2009011144A1 (en) Wireless ic device and electronic apparatus
US20110094786A1 (en) Printed circuit board
TW201141327A (en) Printed circuit board and common mode filter thereof
WO2007118194A3 (en) Resonance circuit for implantable devices and leads
US20160088724A1 (en) Grounding pattern structure for high-frequency connection pad of circuit board
US9832037B2 (en) Method and apparatus for register setting via multiplexed chip contacts
EP3866260A4 (en) Antenna module which includes signal line exposed to outside through one face of printed circuit board and includes conductive member electrically connected to signal line, and electronic device including same
US7449969B2 (en) Printed circuit board
EP3722818A1 (en) Device for testing chip or die with better system ir drop
CN104735908A (en) Printed circuit board
CN110471490B (en) Passive crystal oscillator sharing circuit
JP2010034627A (en) High-frequency receiver
US8320151B2 (en) Memory modules having daisy chain wiring configurations and filters
TWI543448B (en) Dual antenna, single feed system
JP5873682B2 (en) Redriver IC, semiconductor device, and manufacturing method thereof
CN106852102B (en) PCB capable of improving anti-interference of electric power steering system and grounding method
US8957746B2 (en) Parallel 1/4 wavelength line frequency filter
KR20080102961A (en) Improvement in the offset footprint of a connector on a printed board
CN108388107B (en) GPS real-time clock circuit and timing system
JP2008153386A (en) Digital signal transmission substrate, and computer
US10771291B2 (en) Communication channel with tuning structure
JPWO2017154387A1 (en) Elastic wave device
CN101924853B (en) Information processing device, access control circuit, and image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A761 Written withdrawal of application

Effective date: 20120306

Free format text: JAPANESE INTERMEDIATE CODE: A761