JP2008153386A - Digital signal transmission substrate, and computer - Google Patents
Digital signal transmission substrate, and computer Download PDFInfo
- Publication number
- JP2008153386A JP2008153386A JP2006338919A JP2006338919A JP2008153386A JP 2008153386 A JP2008153386 A JP 2008153386A JP 2006338919 A JP2006338919 A JP 2006338919A JP 2006338919 A JP2006338919 A JP 2006338919A JP 2008153386 A JP2008153386 A JP 2008153386A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- digital signal
- signal transmission
- skew
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、ディジタル信号伝送基板及びこれを組み込んだコンピュータに関する。 The present invention relates to a digital signal transmission board and a computer incorporating the same.
パソコンに代表されるホストとハードディスクなどの記憶装置との間におけるデータ転送速度はますます高くなっている。これまでのパラレル転送方式では133MB/s以上の転送速度が困難であり、より高い転送速度を実現するためにはシリアル転送方式が有望である。 The data transfer speed between a host represented by a personal computer and a storage device such as a hard disk is becoming higher. In the conventional parallel transfer method, a transfer rate of 133 MB / s or more is difficult, and a serial transfer method is promising for realizing a higher transfer rate.
例えば、シリアルATA(AT Attachment)インターフェイスを持つ磁気ディスクドライブ(以下、HDDと言う)は、ホストとシリアルATAバスにより接続される。シリアル転送方式では、3Gbps(約380MB/sに相当)の転送速度も可能である。 For example, a magnetic disk drive (hereinafter referred to as HDD) having a serial ATA (AT Attachment) interface is connected to a host via a serial ATA bus. In the serial transfer method, a transfer rate of 3 Gbps (corresponding to about 380 MB / s) is also possible.
このような高い転送速度を実現するために、論理振幅が400mV以下と低く差動信号であるLVDS(Low Voltage Differential Signal)などの差動伝送方式が用いられる。この場合、IC化されたドライバやレシーバの特性不均一や、ペア線路長の違いなどがあると差動信号間のスキュー(遅延時間差)を生じる。 In order to realize such a high transfer rate, a differential transmission method such as LVDS (Low Voltage Differential Signal) which is a differential signal having a low logic amplitude of 400 mV or less is used. In this case, skew (delay time difference) between differential signals occurs if there are non-uniform characteristics of the drivers and receivers that are integrated into the IC, or differences in the pair line lengths.
複数の信号線が配置されたプリント基板を用いて複数の信号を伝送する場合、スルーホールの反射特性による影響を最小限にしてスキューを削減できるプリント基板の技術開示例がある(特許文献1)。
本発明は、高い転送速度においてスキューが低減されたディジタル信号伝送基板及びこれを組み込んだコンピュータを提供する。 The present invention provides a digital signal transmission board with reduced skew at a high transfer rate and a computer incorporating the same.
本発明の一態様によれば、第1及び第2の主面を有する誘電体基板と、前記誘電体基板の前記第1の主面に設けられた第1の導体と、前記誘電体基板の前記第1の主面に設けられた第2の導体と、前記誘電体基板の前記第2の主面に設けられた接地導体と、前記第1の導体に近接して配置された複数の島状導体部と、 前記複数の島状導体部の少なくともいずれかと前記第1の導体とを接続する接続導体と、を備え、前記接続導体により接続された島状導体部は、容量性スタブを構成することを特徴とするディジタル信号伝送基板が提供される。 According to one aspect of the present invention, a dielectric substrate having first and second main surfaces, a first conductor provided on the first main surface of the dielectric substrate, and the dielectric substrate A second conductor provided on the first main surface; a ground conductor provided on the second main surface of the dielectric substrate; and a plurality of islands disposed in proximity to the first conductor. And a connecting conductor connecting at least one of the plurality of island-shaped conductor portions and the first conductor, and the island-shaped conductor portion connected by the connecting conductor constitutes a capacitive stub A digital signal transmission board is provided.
また、本発明の他の一態様によれば、上記のディジタル信号伝送基板と、信号を送信するドライバと、信号を受信するレシーバと、を備え、前記ドライバからの信号は、前記配線基板に設けられた第1及び第2の伝送線路を通り前記レシーバへ出力されることを特徴とするコンピュータ装置が提供される。 According to another aspect of the present invention, the digital signal transmission board includes a driver that transmits a signal and a receiver that receives the signal, and the signal from the driver is provided on the wiring board. A computer apparatus is provided that is output to the receiver through the first and second transmission lines.
本発明により、高い転送速度においてスキューが低減されたディジタル信号伝送基板及びこれを組み込んだコンピュータが提供される。 According to the present invention, a digital signal transmission board having a reduced skew at a high transfer speed and a computer incorporating the same are provided.
以下、図面を参照しつつ本発明の実施の形態につき説明する。
図1は、本発明の具体例にかかるディジタル信号伝送基板5を表し、同図(a)は模式平面図、同図(b)はAA線に沿った模式断面図である。シリアルATA転送方式を構成する3Gbpsのような高速差動信号を伝送するには、ガラスエポキシ基板などを用いたマイクロストリップ線路が使用される。また、差動信号ではなくても、クロック信号などの複数の高速信号を伝送する複数のバスラインなどについても、このようなマイクロストリップ線路が使用される。このようなマイクロストリップ線路は、ガラスエポキシ基板の誘電体16をはさむ上部導体10及びGND導体20により構成される。同様に、誘電体16をはさむ上部導体12及びGND導体20により構成される。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
1A and 1B show a digital
なお、ガラスエポキシ基板を使うことにより誘電体厚みが0.1mmであれば、上部導体10及び12の幅が0.18mmの場合に特性インピーダンスZ0が50Ωとできる。また、例えば一方の上部導体を誘電体16中に配置した多層配線基板が可能である。なお、標準のFR4 PCB材料の場合、比誘電率は4乃至4.5の範囲である。
If the dielectric thickness is 0.1 mm by using a glass epoxy substrate, the characteristic impedance Z 0 can be 50Ω when the width of the
図1において、一方のマイクロストリップ線路にはプラス差動信号が、他方のストリップ線路にはマイナス差動信号がそれぞれ伝送される。すなわち、ドライバからの出力信号及びレシーバへの入力信号は、マイクロストリップ線路により伝送される。シリアルATAのようにディジタル高速信号を伝送するには、論理振幅が、200乃至400mVと低電圧である方が好ましい。しかし、低電圧シングルエンド信号はノイズ耐性が低いので差動信号であるLVDSを用いて改善する。 In FIG. 1, a positive differential signal is transmitted to one microstrip line, and a negative differential signal is transmitted to the other stripline. That is, the output signal from the driver and the input signal to the receiver are transmitted by the microstrip line. In order to transmit a digital high-speed signal like serial ATA, it is preferable that the logic amplitude is as low as 200 to 400 mV. However, since the low-voltage single-ended signal has low noise resistance, it is improved by using LVDS which is a differential signal.
さらに、図1の一方の信号線の上部導体10は、スタブ30を3個備えている。この場合、3個のスタブ30は等しい間隔5mmだけ離れて配置されているが、等しい間隔、間隔5mm、スタブ数3個に限定される必要はない。また、スタブ30は、0.4mm×0.6mmの矩形状としているが、この形状及び大きさに限定されることはない。
Further, the
このスタブ30は、キャパシタとして作用する。図2は、スタブの作用を説明する図であり、同図(a)及び(b)は模式平面図、同図(c)は等価回路図である。図2(a)において、上部導体10に沿って島状導体32を予めパターニングにより設けておく。プラス信号とマイナス信号との間のスキューが大きい場合、銅などの金属箔34を半田などにより上部導体12に接着する。2つの信号のスキューが低減されるように、オシロスコープなどでプラス/マイナス信号を比較しながら短時間に調整することができる。
The
調整後には、例えば図2(b)に例示されるようなスタブ30が2つ配置される。この場合、長さがLであるストライプ状のスタブ30は終端開放のマイクロストリップ線路と考えることができる。終端開放のマイクロストリップ線路は、Lが4分の1波長より短い場合、容量性である。ここでは、Lは4分の1波長と比べて十分に短いので、図2(c)に例示するように集中定数的キャパシタC1及びC2が配置されたと考えることができる。
After the adjustment, for example, two
また、C1とC2の間はインダクタンスと考えることができる。C1及びC2のキャパシタンスと、C1、C2間の距離により決まる等価的インダクタンスと、により図2(b)の等価回路を遅延回路と考えることができる。すなわち、スタブ30の形状、位置、間隔を変化させると遅延時間を調整できることがわかる。
Further, it can be considered that inductance is between C1 and C2. The equivalent circuit of FIG. 2B can be considered as a delay circuit by the capacitance of C1 and C2 and the equivalent inductance determined by the distance between C1 and C2. That is, it can be seen that the delay time can be adjusted by changing the shape, position, and interval of the
ここで、シリアルATAIIにおけるスキューの定義及び仕様を説明する。スキュー(Skew)は、ドライバ及びレシーバ特性の不均一、パッケージのピンアサインの相違による線路長差などにより生じるプラス/マイナス差動信号間の遅延時間の差である。設計において、このような差動信号のアンバランスを生じないような配慮が当然なされている。しかし高速となるほどボンディングワイヤ長、伝送線路の曲がり、伝送線路終端ミスマッチなど設計値からのずれの影響が大きくなりスキュー調整が必要となる。 Here, the definition and specification of the skew in the serial ATAII will be described. Skew is a difference in delay time between plus / minus differential signals caused by non-uniform driver and receiver characteristics, line length differences due to differences in package pin assignments, and the like. In designing, consideration is given to avoiding such unbalance of differential signals. However, the higher the speed, the greater the influence of deviation from the design value, such as bonding wire length, transmission line bending, and transmission line termination mismatch, and skew adjustment becomes necessary.
図3は、スキューの定義を説明する模式図であり、同図(a)はミニマルスキュー(minimal-skew)、同図(b)はレイトスキュー(late-skew)、同図(c)はアーリースキュー(early-skew)を表す。図3(b)及び(c)は、プラス信号とマイナス信号との遅延時間が大きくなりスキューが大きくなった状態であり、シリアルATAIIの仕様ではTx Differential skewは20psより小さい必要がある。 3A and 3B are schematic diagrams for explaining the definition of skew. FIG. 3A is a minimal-skew, FIG. 3B is a late-skew, and FIG. 3C is an early skew. Represents an early-skew. FIGS. 3B and 3C show a state in which the delay time between the plus signal and the minus signal becomes large and the skew becomes large. In the specification of the serial ATAII, Tx Differential skew needs to be smaller than 20 ps.
図4は、スタブ30による遅延時間に変化を説明するグラフ図であり、同図(a)はスタブによるスキュー調整を行った場合、同図(b)はスタブによるスキュー調整を行わない場合である。縦軸は遅延時間(ps)、横軸は周波数(GHz)を表す。すなわち、図4(a)は、図1のスタブ30を3個有した上部導体10を備え、スキュー調整を行った場合であり、9.3GHzまでの周波数範囲において、遅延時間を366.5乃至373psの範囲で調整できていることを表す。
4A and 4B are graphs for explaining a change in the delay time due to the
一方、図4(b)は図1のスタブを有さない上部導体12の場合であり、スキュー調整なしである。この場合、10GHzまでの周波数範囲において、遅延時間は357.5乃至358.7psと直線的に約2ps変化をしている。図3において説明したシリアルATAII仕様のTx Differential skewは20psより小さくなるように調整することが必要であるが、図3(b)のskew調整なしでは困難である。これに対して、図3(a)では、同図(b)より約9乃至14ps遅延時間を変化させることができている。この結果、遅延時間を、容易にシリアルATAII仕様内に調整できる。
On the other hand, FIG. 4B shows the case of the
以上の具体例において、シリアルATA転送方式の差動信号伝送について説明した。しかし、本発明はこれに限定されない。すなわち、本具体例は、高速クロックパルスを含む高速データ信号を伝送する複数の信号線間において、スキューを調整する場合にも用いることができる。 In the above specific example, the differential signal transmission of the serial ATA transfer method has been described. However, the present invention is not limited to this. That is, this example can also be used to adjust the skew between a plurality of signal lines that transmit a high-speed data signal including a high-speed clock pulse.
図5は、変形例を表し、同図(a)はパターニングされた島状導体32が図2(a)より大きい場合の模式平面図、同図(b)は金属箔により半田接着後のスタブ30を表す。島状パターン32が大きいと、等価キャパシタC1及びC2は、大きくなり遅延時間をより大きく変化させることができる。また、図5(b)におけるように、島状パターン32のパターンを変えることなく、金属箔の接着位置S1,S2、S3を変えることにより遅延時間を微調整できる。このようにすれば、遅延時間の調整幅をより大きくすることができ、例えばシリアルATAII仕様に合わせることが容易になる。
FIG. 5 shows a modified example. FIG. 5A is a schematic plan view when the patterned island-shaped
図6は、比較例にかかるスキュー調整部6を表す模式平面図である。比較例においては、スキュー調整手段として、図6(a)のように2つの上部導体10及び12の長さを変えておく。実際に測定した後のスキューが設計時の調整範囲を越えた場合、パターンの切断または追加が必要となる。例えば、図6(a)の上部導体10の折れ曲がり部40のみではスキュー調整が不可能な場合、同図(b)のように一部を切断した後、上部導体10の線路長追加部42を設けて調整する。
FIG. 6 is a schematic plan view showing the
しかしながら、配線基板の部分切断は容易ではなく、また線路長の追加は限られた基板形状で困難なことがあり、特性の再現性も十分ではない。これに対して本具体例では、線路の切断はなく、あらかじめパターンが設けられているので調整が容易であり、接続が確実に行える。 However, partial cutting of the wiring board is not easy, and the addition of the line length may be difficult with a limited board shape, and the reproducibility of characteristics is not sufficient. On the other hand, in this specific example, the line is not cut and the pattern is provided in advance, so that the adjustment is easy and the connection can be made reliably.
次に、ドライバ50及びレシーバなどが搭載され、その差動信号の伝送線路を含むパソコンについて説明する。
図7は、本発明の具体例にかかるディジタル信号伝送基板5を備えたパソコン内の、特に差動信号を伝送する部分の構成を説明するブロック図である。パソコンに代表されるホスト20内に設けられ、パソコン本体と接続されたドライバ50からの高速信号は、ディジタル信号伝送基板5カップリングキャパシタ57を通りSATAコネクタ60へ到達する。
Next, a personal computer including a
FIG. 7 is a block diagram for explaining a configuration of a part that transmits a differential signal, in particular, in a personal computer provided with the digital
STATコネクタ60と接続されたケーブル64を介してHDD70へ差動信号が入力される。同様に、HDD70からの差動信号は、ケーブル、入力端子(図示せず)、ディジタル信号伝送基板などを通りレシーバ(図示せず)へ入力される。このようにしてホスト20とHDD70とはシリアルATAバスで接続され、3Gbpsの高速差動信号が送受信される。
A differential signal is input to the
図8は、本発明の具体例にかかるコンピュータに組み込まれるプリント基板56の模式平面図である。プリント基板56のほぼ中央はIC搭載領域である。ドライバ50とレシーバとは、1チップICとなっている。本図において、ドライバ3個(T0,T1,T2)及びレシーバ3個(R0,R1,R2)が集積化されている。
FIG. 8 is a schematic plan view of a printed
ドライバ及びレシーバは差動信号を送信及び受信するので、伝送線路はペアをなす。ディジタル信号伝送基板5は、プリント基板56上の伝送線路にそれぞれ接続される。このディジタル信号伝送基板5は、プリント基板56のパターンに組み込まれていてもよいが、これに限定されることは無く外付けであっても良い。この結果、差動信号間のスキューが低減され、ホスト20とHDD70との間をシリアルATA転送方式で接続する機能を備えパソコンが可能となる。
Since the driver and receiver transmit and receive differential signals, the transmission lines make a pair. The digital
以上、図面を参照しつつ本発明の実施の形態につき説明した。しかし、本発明は、これらに限定されない。例えば、配線基板を構成する基板材料、マイクロストリップ線路、スタブ、ディジタル信号伝送基板などに関し、当業者が設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。 The embodiments of the present invention have been described above with reference to the drawings. However, the present invention is not limited to these. For example, regarding a substrate material, a microstrip line, a stub, a digital signal transmission substrate, etc. that constitute a wiring substrate, even if a person skilled in the art makes a design change, it is within the scope of the present invention without departing from the gist of the present invention. Is included.
5 ディジタル信号伝送基板、10,12 上部導体、16 誘電体、20 GND導体、30 スタブ、32 島状導体、50 ドライバ、56 プリント基板 5 Digital signal transmission board, 10, 12 Upper conductor, 16 Dielectric, 20 GND conductor, 30 Stub, 32 Island conductor, 50 Driver, 56 Printed board
Claims (4)
前記誘電体基板の前記第1の主面に設けられた第1の導体と、
前記誘電体基板の前記第1の主面に設けられた第2の導体と、
前記誘電体基板の前記第2の主面に設けられた接地導体と、
前記第1の導体に近接して配置された複数の島状導体部と、
前記複数の島状導体部の少なくともいずれかと前記第1の導体とを接続する接続導体と、
を備え、
前記接続導体により接続された島状導体部は、容量性スタブを構成することを特徴とするディジタル信号伝送基板。 A dielectric substrate having first and second major surfaces;
A first conductor provided on the first main surface of the dielectric substrate;
A second conductor provided on the first main surface of the dielectric substrate;
A ground conductor provided on the second main surface of the dielectric substrate;
A plurality of island-shaped conductor portions disposed in proximity to the first conductor;
A connection conductor connecting at least one of the plurality of island-shaped conductor portions and the first conductor;
With
The digital signal transmission board according to claim 1, wherein the island-like conductor portions connected by the connection conductor constitute a capacitive stub.
信号を送信するドライバと、
信号を受信するレシーバと、
を備え、
前記ドライバからの信号は、前記配線基板に設けられた第1及び第2の伝送線路を通り前記レシーバへ出力されることを特徴とするコンピュータ装置。
A digital signal transmission board according to any one of claims 1 to 3,
A driver that sends a signal;
A receiver for receiving the signal;
With
A signal from the driver is output to the receiver through first and second transmission lines provided on the wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006338919A JP2008153386A (en) | 2006-12-15 | 2006-12-15 | Digital signal transmission substrate, and computer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006338919A JP2008153386A (en) | 2006-12-15 | 2006-12-15 | Digital signal transmission substrate, and computer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008153386A true JP2008153386A (en) | 2008-07-03 |
Family
ID=39655262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006338919A Pending JP2008153386A (en) | 2006-12-15 | 2006-12-15 | Digital signal transmission substrate, and computer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008153386A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077237A (en) * | 2009-09-30 | 2011-04-14 | Fujitsu Ltd | Printed board and method of manufacturing the same |
JP2012169749A (en) * | 2011-02-10 | 2012-09-06 | Olympus Corp | Differential signal transmission circuit |
US9024196B2 (en) | 2010-02-25 | 2015-05-05 | Hitachi, Ltd. | Different signal transmission line for printed circuit board |
-
2006
- 2006-12-15 JP JP2006338919A patent/JP2008153386A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077237A (en) * | 2009-09-30 | 2011-04-14 | Fujitsu Ltd | Printed board and method of manufacturing the same |
US9024196B2 (en) | 2010-02-25 | 2015-05-05 | Hitachi, Ltd. | Different signal transmission line for printed circuit board |
JP2012169749A (en) * | 2011-02-10 | 2012-09-06 | Olympus Corp | Differential signal transmission circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8130504B2 (en) | Method of manufacturing a flexible printed circuit board, an optical transmitter receiver module, and an optical transmitter receiver | |
US10687415B2 (en) | Flexible printed circuit board | |
US8448196B2 (en) | Flexible printed circuit and electric apparatus and optical disc drive having flexible printed circuit | |
US20030180011A1 (en) | Apparatus for enhancing impedance-matching in a high-speed data communications system | |
JP5652145B2 (en) | Communication device | |
CA2600894A1 (en) | A radio frequency circuit board topology | |
JP4852979B2 (en) | Flex-rigid board, optical transceiver module and optical transceiver | |
US20160088724A1 (en) | Grounding pattern structure for high-frequency connection pad of circuit board | |
US20130012067A1 (en) | Lead arrangement, electric connector and electric assembly | |
US9577304B2 (en) | Attenuation reduction structure for high frequency signal connection pads of circuit board with insertion component | |
US9271391B2 (en) | Multilayer wiring board | |
US20070000691A1 (en) | Printed circuit board having vias | |
JP2008153386A (en) | Digital signal transmission substrate, and computer | |
EP2882266B1 (en) | Trace structure for improved electrical signaling | |
JP2011077581A (en) | Common mode choke coil mounting structure, and common mode choke coil mounting method | |
JP2008227376A (en) | Transmission substrate and computer | |
JP6202859B2 (en) | Printed circuit board and electronic device | |
JP5873682B2 (en) | Redriver IC, semiconductor device, and manufacturing method thereof | |
KR100814375B1 (en) | Signal termination apparatus and multi-layer printed circuit board | |
US20230291423A1 (en) | Communication apparatus | |
JP2004134546A (en) | Transmission line and optical module using the same | |
US11419205B1 (en) | Circuit board structure and layout structure thereof | |
JP2001210430A (en) | Connector for high frequency signal | |
JP2007035799A (en) | Printed wiring board | |
JP2018195773A (en) | Wiring board |