JP2010032601A - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法 Download PDFInfo
- Publication number
- JP2010032601A JP2010032601A JP2008192002A JP2008192002A JP2010032601A JP 2010032601 A JP2010032601 A JP 2010032601A JP 2008192002 A JP2008192002 A JP 2008192002A JP 2008192002 A JP2008192002 A JP 2008192002A JP 2010032601 A JP2010032601 A JP 2010032601A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- discharge
- pulse
- row electrode
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
【課題】暗コントラストを高めることが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【解決手段】単位表示期間内の1のサブフィールドにおいて、アドレス行程に先立って画素を担う放電セル各々の状態を初期化すべきリセット放電を生起させるにあたり、PDPの複数の行電極対各々の一方の行電極又は一方の行電極群の各々に順次、リセットパルスを印加しつつ、このリセットパルスに同期させてPDPの列電極各々に選択的にリセット放電を停止させるべき選択パルスを印加する。
【選択図】 図7
【解決手段】単位表示期間内の1のサブフィールドにおいて、アドレス行程に先立って画素を担う放電セル各々の状態を初期化すべきリセット放電を生起させるにあたり、PDPの複数の行電極対各々の一方の行電極又は一方の行電極群の各々に順次、リセットパルスを印加しつつ、このリセットパルスに同期させてPDPの列電極各々に選択的にリセット放電を停止させるべき選択パルスを印加する。
【選択図】 図7
Description
プラズマディスプレイパネルの駆動方法に関する。
現在、薄型表示装置として、AC型(交流放電型)のプラズマディスプレイパネル(以下、PDPと称する)が製品化されてきている。PDP内には、2枚の基板、すなわち前面透明基板及び背面基板が所定間隙を介して対向配置されている。表示面としての上記前面透明基板の内面(背面基板と対向する面)には、互いに対をなして夫々画面左右方向に伸長する行電極対の複数が形成されている。この際、1つの行電極対は、PDPにおける1つの表示ラインに対応している。又、前面透明基板の内面には、行電極対の各々を被覆する誘電体層が形成されている。一方、背面基板側には、行電極対と交叉するように画面上下方向に伸長する列電極の複数が形成されている。上記表示面側から見た場合、行電極対と列電極との交叉部に、画素に対応した放電セルが形成されている。
このようなPDPに対して、入力映像信号に対応した中間調の表示輝度を得るべく、サブフィールド法を用いた階調駆動を実施する。
サブフィールド法に基づく階調駆動では、1フィールドの表示期間毎に、複数のサブフィールド各々でアドレス行程と、サスティン行程とを順次実行する。又、少なくとも先頭のサブフィールドにおいて上記アドレス行程に先立ち、リセット行程を実行する。
リセット行程では、全ての放電セル内で一斉にリセット放電を生起させることにより、各放電セル内に所定量の壁電荷を形成させる。アドレス行程では、入力映像信号に基づき、放電セル各々に対して選択的にアドレス放電を生起させる。この際、アドレス放電が生起された放電セル内では壁電荷が消去され、この放電セルは消灯モードに設定される。一方、このアドレス行程において、アドレス放電が生起されなかった放電セル内には所定量の壁電荷が残留することになり、この放電セルは点灯モードに設定される。サスティン行程では、所定量の壁電荷が形成されている放電セル、つまり上記点灯モードの状態にある放電セルのみを繰り返しサスティン放電させてその放電に伴う発光状態を維持させる。この際、1フィールド表示期間内において生起されたサスティン放電の総数に対応した中間輝度が視覚されることになる。
ここで、上記リセット行程において全放電セル内で生起させるべきリセット放電は、放電セル内に壁電荷を形成させると共に、その後の各種放電を確実に生起させる為の荷電粒子を形成させる役目を担うものであるため、比較的強い放電となる。更に、かかるリセット放電は、表示すべき画像の内容には何ら関与しないものである。よって、リセット放電に伴う発光が画像のコントラストを低下させていた。
そこで、電子線照射により励起されて波長200〜300nm内にピークを有するカソードルミネッセンス発光を行う酸化マグネシウム結晶体を、行電極対を被覆する誘電体層の表面に付着させることにより、放電遅れ時間を短縮させるようにしたPDP及びその駆動方法が提案された(例えば特許文献1参照)。かかる構造を有するPDPでは、放電後のプライミング効果が比較的長時間継続するので、微弱な放電を安定して生起させることが可能となる。よって、リセット行程では、時間経過に伴い徐々に電圧値がピーク電圧値に到るパルス波形を有するリセットパルス(例えば特許文献1の図8中のRPY1参照)の印加によってリセット放電を生起させることにより、リセット放電の微弱化を図り、高コントラスト化を図るようにしている。
しかしながら、このような駆動方法によっても、暗い画像を表示する際のいわゆる暗コントラストを十分に高めることができないという問題があった。
特開2008−70443号公報
本発明は、暗コントラストを高めることが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とするものである。
請求項1記載によるプラズマディスプレイパネルの駆動方法は、一方の行電極と他方の行電極からなる行電極対の複数と複数の列電極を備え、前記行電極対と前記列電極との交叉部に放電セルが形成されたプラズマディスプレイパネルを、入力映像信号の単位表示期間毎に複数のサブフィールドにて駆動するプラズマディスプレイパネルの駆動方法であって、前記サブフィールド各々では、前記入力映像信号に基づき前記放電セル各々を点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記点灯モードの状態にある前記放電セルのみを発光させるサスティン行程とを実行し、前記単位表示期間内の1のサブフィールドでは、前記アドレス行程に先立って前記放電セルの状態を初期化すべきリセット放電を生起させるリセット行程を実行し、前記リセット行程では、前記一方の行電極の各々に順次、リセットパルスを印加しつつ、前記リセットパルスに同期させて前記列電極各々に選択的に選択パルスを印加する、又は、複数の前記一方の行電極から構成される行電極群の複数に対して、当該行電極群各々に順次、リセットパルスを印加しつつ、前記リセットパルスに同期させて前記列電極各々に選択的に選択パルスを印加する。
単位表示期間内の1のサブフィールドにおいて、アドレス行程に先立って画素を担う放電セル各々の状態を初期化すべきリセット放電を生起させるにあたり、PDPの複数の行電極対各々の一方の行電極又は一方の行電極群の各々に順次、リセットパルスを印加しつつ、このリセットパルスに同期させてPDPの列電極各々に選択的にリセット放電を停止させるべき選択パルスを印加する。
従って、かかる駆動によれば、PDPの全放電セルの内の一部の放電セルのみで選択的にリセット放電を生起させるようにしたので、全放電セルをリセット放電させる場合に比してコントラストを高めることが可能となる。
図1は、本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
図1に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのPDP50、X電極ドライバ51、Y電極ドライバ53、アドレスドライバ55、及び駆動制御部56から構成される。
PDP50には、2次元表示画面の縦方向(垂直方向)に夫々伸張して配列された列電極D1〜Dm、横方向(水平方向)に夫々伸張して配列された行電極X1〜Xn及び行電極Y1〜Ynが形成されている。この際、互いに隣接するもの同士で対を為す行電極対(Y1,X1)、(Y2,X2)、(Y3,X3)、・・・、(Yn,Xn)が夫々、PDP50における第1表示ライン〜第n表示ラインを担う。各表示ラインと列電極D1〜Dm各々との各交叉部(図1中の一点鎖線にて囲まれた領域)には、画素を担う放電セルPCが形成されている。すなわち、図1に示すように、PDP50には、画面座標位置[(0,0)〜(n,m)]に夫々対応した位置に放電セルPC1,1〜PCn,mの各々が配列されている。
図2は、表示面側から眺めたPDP50の内部構造を模式的に示す正面図である。
尚、図2においては、夫々隣接する3つの列電極Dと、互いに隣接する2つの表示ラインとの各交叉部を抜粋して示すものである。又、図3は、図2のV−V線におけるPDP50の断面を示す図であり、図4は、図2のW−W線におけるPDP50の断面を示す図である。
図2に示すように、各行電極Xは、2次元表示画面の水平方向に伸張するバス電極Xbと、かかるバス電極Xb上の各放電セルPCに対応した位置に夫々接触して設けられたT字形状の透明電極Xaと、から構成される。各行電極Yは、2次元表示画面の水平方向に伸張するバス電極Ybと、かかるバス電極Yb上の各放電セルPCに対応した位置に夫々接触して設けられたT字形状の透明電極Yaと、から構成される。透明電極Xa及びYaは例えばITO等の透明導電膜からなり、バス電極Xb及びYbは例えば金属膜からなる。透明電極Xa及バス電極Xbからなる行電極X、並びに透明電極Ya及バス電極Ybからなる行電極Yは、図3に示す如く、その前面側がPDP50の表示面となる前面透明基板10の背面側に形成されている。この際、各行電極対(X、Y)における透明電極Xa及びYaは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップgを介して互いに対向している。又、前面透明基板10の背面側には、行電極対(X、Y)とこの行電極対に隣接する行電極対(X、Y)との間に、2次元表示画面の水平方向に伸張する黒色または暗色の光吸収層(遮光層)11が形成されている。さらに、前面透明基板10の背面側には、行電極対(X,Y)を被覆するように誘電体層12が形成されている。この誘電体層12の背面側(行電極対が接触する面とは反対側の面)には、図3に示す如く、光吸収層11とこの光吸収層11に隣接するバス電極Xb及びYbとが形成されている領域に対応した部分に、嵩上げ誘電体層12Aが形成されている。
誘電体層12及び嵩上げ誘電体層12Aの表面上には、酸化マグネシウム層13が形成されている。
酸化マグネシウム層13は、電子線の照射によって励起されて波長200〜300nm内、特に230〜250nm内にピークを有するCL(カソードルミネッセンス)発光を行う二次電子放出材としての酸化マグネシウム結晶体(以下、CL発光MgO結晶体と称する)を含むものである。このCL発光MgO結晶体は、例えば立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは立方体の単結晶構造を有し、その平均粒径は、2000オングストローム以上(BET法による測定結果)である。
前面透明基板10と平行に配置された背面基板14上には、列電極Dの各々が、各行電極対(X,Y)における透明電極Xa及びYaに対向する位置において、各行電極対(X,Y)と直交する方向に伸張して形成されている。背面基板14上には、更に列電極Dを被覆する白色の列電極保護層15が形成されている。この列電極保護層15上には隔壁16が形成されている。隔壁16は、各行電極対(X,Y)のバス電極Xb及びYbに対応した位置において夫々2次元表示画面の横方向に伸張している横壁16Aと、互いに隣接する列電極D間の各中間位置において2次元表示画面の縦方向に伸張している縦壁16Bとによって梯子形状に形成されている。更に、図2に示す如き梯子形状の隔壁16がPDP50の各表示ライン毎に形成されている。互いに隣接する隔壁16の間には、図2に示す如き隙間SLが存在する。又、梯子状の隔壁16により、夫々独立した放電空間S、透明電極Xa及びYaを含む放電セルPCが区画されている。放電空間S内には、キセノンガスを含む放電ガスが封入されている。この際、2次元表示画面の横方向において互いに隣接する放電セルPC各々の放電空間Sは、隙間rを介して互いに連通している。各放電セルPC内における横壁16Aの側面、縦壁16Bの側面、及び列電極保護層15の表面には、これらの面を全て覆うように蛍光体層17が形成されている。この蛍光体層17は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の3種類からなる。
尚、蛍光体層17内には、二次電子放出材として上記の如きCL発光MgO結晶体が含まれている。
すなわち、PDP50には、酸化マグネシウム層13及び蛍光体層17の双方に上述した如きCL発光MgO結晶体が含まれている。かかる構造によれば、放電セルPC各々内での放電確率が飛躍的に向上し、特に、列電極Dを陰極、行電極Yを正極とした電圧を掛けた際にこれら列電極D及び行電極Y間で生起される放電(以下、列側陰極放電と称する)が生起され易くなる。
黒表示セル検出部40は、入力映像信号に基づき、各フレーム(又はフィールド)表示期間(以下、単位表示期間と称する)毎に、その単位表示期間に亘り黒表示(輝度レベル0)状態となる放電セルPC(黒表示セルと称する)を放電セルPC1,1〜PCn,mの内から検出する。そして、黒表示セル検出部40は、この検出された黒表示セル各々の画面座標位置[(0,0)〜(n,m)]を示す黒表示セルデータBLを駆動制御部56に供給する。
駆動制御部56は、先ず、入力映像信号を各画素毎にその全ての輝度レベルを256階調にて表現する8ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。すなわち、先ず、誤差拡散処理では、上記画素データの上位6ビット分を表示データ、残りの下位2ビット分を誤差データとし、周辺画素各々に対応した画素データにおける誤差データを重み付け加算したものを、上記表示データに反映させることにより6ビットの誤差拡散処理画素データを得る。かかる誤差拡散処理によれば、原画素における下位2ビット分の輝度が周辺画素によって擬似的に表現され、それ故に8ビットよりも少ない6ビット分の表示データにて、上記8ビット分の画素データと同等の輝度階調表現が可能になる。次に、駆動制御部56は、この誤差拡散処理によって得られた6ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を1画素単位とし、この1画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算することによりディザ加算画素データを得る。かかるディザ係数の加算によれば、上記の如き画素単位で眺めた場合には、ディザ加算画素データの上位4ビット分だけでも8ビットに相当する輝度を表現することが可能となる。そこで、駆動制御部56は、上記ディザ加算画素データの上位4ビット分をそのまま、図5に示す如く、全輝度範囲を15段階の中間輝度にて表す第1〜第15階調の内のいずれの階調に対応した駆動を実施するのかを示す多階調化画素データPDSとする。そして、駆動制御部56は、多階調化画素データPDSを図5に示す如きデータ変換テーブルに従って14ビットの画素駆動データGDに変換する。駆動制御部56は、かかる画素駆動データGDにおける第1〜第14ビットの各ビット桁をサブフィールドSF1〜SF14(後述する)各々に対応させ、そのサブフィールドSFに対応したビット桁を画素駆動データビットとして1表示ライン分(m個)ずつアドレスドライバ55に供給する。又、この間、駆動制御部56は、上記黒表示セルデータBLにて示される画面座標位置に存在する放電セルPCに対してはリセット放電を停止させるべく、このリセット放電の停止対象とすべき放電セルPC各々の画面座標位置を示すリセット停止セル指定信号STをアドレスドライバ55に供給する。
更に、駆動制御部56は、図6に示す如き発光駆動シーケンスに従ってPDP50を駆動させるべき各種制御信号を、X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55からなるパネルドライバに供給する。すなわち、駆動制御部56は、図6に示す1フィールド又は1フレーム表示期間(以下、単位表示期間と称する)内の先頭のサブフィールドSF1では、選択リセット行程R、選択書込アドレス行程WW及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、サブフィールドSF2〜SF14各々では、選択消去アドレス行程WD及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。尚、単位表示期間内の最後尾のサブフィールドSF14に限り、サスティン行程Iの実行後、駆動制御部56は、消去行程Eに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
パネルドライバ、すなわち、X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55は、駆動制御部56から供給された各種制御信号に応じて、図7及び図8に示す如き各種駆動パルスを生成してPDP50の列電極D、行電極X及びYに供給する。
尚、図7及び図8においては、図6に示されるサブフィールドSF1〜SF14の内の先頭のサブフィールドSF1と、それに続くサブフィールドSF2、並びに最後尾のサブフィールドSF14での動作のみを抜粋して示す。
先ず、サブフィールドSF2〜SF14各々の選択消去アドレス行程WOでは、Y電極ドライバ53が、正極性のピーク電位を有するベースパルスBP+を行電極Y1〜Yn各々に印加しつつ、かかるベースパルスBP+に重畳させて負極性のピーク電位を有する消去走査パルスSPDを行電極Y1〜Yn各々に順次択一的に印加して行く。尚、ベースパルスBP+のピーク電位は、この選択消去アドレス行程WOの実行期間中に亘り、行電極X及びY間での誤った放電を防止し得る電位に設定されている。尚、かかる選択消去アドレス行程WOの実行期間中に亘り、X電極ドライバ51は、行電極X1〜Xn各々を接地電位(0ボルト)に設定する。更に、この選択消去アドレス行程WDにおいて、アドレスドライバ55は、先ず、そのサブフィールドSFに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードから消灯モードに遷移させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCの現状態を維持させるべき論理レベル0の画素駆動データビットが供給された場合にはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、図7又は図8に示す如く、各消去走査パルスSPDの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記消去走査パルスSPDと同時に、高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルPCは、その行電極Y及びX各々の近傍に正極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスSPDと同時に、低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルPCは、その直前までの状態(点灯モード、消灯モード)を維持する。
次に、サブフィールドSF2〜SF14各々のサスティン行程Iでは、X電極ドライバ51及びY電極ドライバ53が、図7及び図8に示す如く、正極性のピーク電位を有するサスティンパルスIPを、そのサブフィールドの輝度重みに対応した回数(偶数回数)分だけ繰り返し、行電極X及びY交互にて、行電極X1〜Xn及びY1〜Yn各々に印加する。かかるサスティンパルスIPが印加される度に、点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、そのサブフィールドSFの輝度重みに対応した回数分の表示発光が為される。この際、サブフィールドSF2〜SF14各々のサスティン行程Iにおいて最終に印加されるサスティンパルスIPに応じてサスティン放電が生起された放電セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には正極性の壁電荷が形成される。そして、かかる最終サスティンパルスIPの印加後、Y電極ドライバ53は、図7及び図8に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
次に、最終のサブフィールドSF14の最後尾において、Y電極ドライバ53は、負極性のピーク電位を有する消去パルスEPを全ての行電極Y1〜Ynに印加する。かかる消去パルスEPの印加に応じて、点灯モード状態にある放電セルPCのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルPCは消灯モードの状態に遷移する。
次に、先頭のサブフィールドSF1の選択書込アドレス行程WWでは、Y電極ドライバ53が、図7に示す如く、負極性ピーク電位を有するベースパルスBP−を行電極Y1〜Ynに同時に印加しつつ、かかるベースパルスBP−に重畳させて負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。この間、アドレスドライバ55は、先ず、サブフィールドSF1に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに対してはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、図7に示す如く、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。更に、この間、X電極ドライバ51は、後述する選択リセット行程Rにおいて印加する正極性のベースパルスBP+を引き続き行電極X1〜Xnに印加する。ここで、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電に誘発されて放電セルPC内の行電極X及びY間にも放電(以下、補助放電と称する)が生起される。かかる補助放電及び上記選択書込アドレス放電により、この放電セルPCは、その行電極Y近傍に正極性の壁電荷、行電極X近傍に負極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極X及びY間にでの放電も生じることはない。よって、この放電セルPCは、その直前までの状態、すなわち、以下の選択リセット行程Rにおいて初期化された消灯モードの状態を維持する。
かかる選択リセット行程Rでは、X電極ドライバ51は、この選択リセット行程Rの実行期間中に亘り、行電極X及びY間での放電を防止する為に、正極性ピーク電位を有するベースパルスBP+を行電極X1〜Xn各々に印加する。つまり、ベースパルスBP+が印加されている間に行電極X及びYに生じる電圧は、放電セルPCの放電開始電圧未満となる。
更に、選択リセット行程Rでは、Y電極ドライバ53が、図7に示すように、正極性のピーク電位を有するベースパルスBP1+を行電極Y1〜Yn各々に印加しつつ、かかるベースパルスBP1+に重畳させて正極性のピーク電位を有するリセット走査パルスRPを行電極Y1〜Yn各々に順次択一的に印加して行く。尚、図7に示すように、リセット走査パルスRPのパルス幅W1は、その後の選択書込アドレス行程WWで印加する書込走査パルスSPWのパルス幅W2よりも広くしている。これにより、後述する第1リセット放電を安定して生起させるようにしている。
この間、アドレスドライバ55は、各単位表示期間毎に、リセット停止セル指定信号STに基づき、リセット放電の停止対象となる放電セルPCに対しては正極性の高電圧のピーク電位を有する選択パルスSTPを生成する。一方、それ以外の放電セルPC、つまりリセット放電を生起させるべき放電セルPCに対しては、アドレスドライバ55は、低電圧(0ボルト)の選択パルスSTPを生成する。そして、アドレスドライバ55は、各放電セルPC毎の選択パルスSTPを図7に示す如く、1表示ライン分(m個)ずつ、各リセット走査パルスRPの印加タイミングに同期して列電極D1〜Dmに印加して行く。
この際、上記リセット走査パルスRPと同時に、リセット放電を生起させるべき低電圧の選択パルスSTPが印加された放電セルPC内の列電極D及び行電極Y間には、第1リセット放電としての列側陰極放電が生起される。かかる第1リセット放電に応じて、放電セルPC内にはその後の各種放電を安定的に生起させる為の所定量の荷電粒子が形成されると共に、この放電セルPC内の行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成される。一方、リセット走査パルスRPと同時に、リセット放電を停止させるべき高電圧の正極性ピークを有する選択パルスSTPが印加された放電セルPC内では、列電極D及び行電極Y間の電圧が放電開始電圧未満となるので、上述した如き第1リセット放電は生起されない。
そして、上述した如き、行電極Y1からYnまでの全行電極Yに対するリセット走査パルスRPの印加が終了すると、Y電極ドライバ53は、時間経過に伴い徐々に電位が低下して負極性のピーク電位に到る前縁部波形を有する負極性のリセットパルスRPY2を発生し、これを全ての行電極Y1〜Ynに同時印加する。かかるリセットパルスRPY2の印加に応じて、全ての放電セルPC内の行電極X及びY間において第2リセット放電が生起される。かかる第2リセット放電により、各放電セルPC内の行電極X及びY各々の近傍に形成されていた壁電荷が消去され、全ての放電セルPCが消灯モードに初期化される。又、上記リセットパルスRPY2の印加によれば、全放電セルPC内の行電極Y及び列電極D間においても微弱な放電が生起され、かかる放電により、列電極D近傍に形成されていた正極性の壁電荷の一部が消去され、その後の選択書込アドレス行程WWにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。尚、リセットパルスRPY2における負極性ピーク電位は、後述する負極性の書込走査パルスSPWのピーク電位よりも高い電位、つまり0ボルトに近い電位に設定されている。すなわち、リセットパルスRPY2のピーク電位を書込走査パルスSPWのピーク電位よりも低くしてしまうと、行電極Y及び列電極D間において強い放電が生起され、列電極D近傍に形成されていた壁電荷が大幅に消去されてしまい、選択書込アドレス行程WWでのアドレス放電が不安定となるからである。
以上の如く、図7に示す選択リセット行程Rでは、全ての放電セルPC1,1〜PCn,mの内で、黒表示セルに該当する放電セルPCを第1リセット放電の停止対象とし、この停止対象となる放電セルを省いた一部の放電セルPCだけで、第1リセット放電を生起させるようにしている。すなわち、そもそも、入力映像信号に基づき黒表示(輝度レベル0)で駆動させるべき放電セル、つまり黒表示セルに該当する放電セルPCに対しては、選択書込アドレス放電を生起させるべき駆動は一切実施されない。従って、この際、選択書込アドレス放電を安定して生起させる為の荷電粒子生成を司る第1リセット放電については、これを生起させる必要がなくなる。そこで、上記選択リセット行程Rでは、全ての放電セルPC1,1〜PCn,mの内で、黒表示セルに該当する放電セルPCを省いた一部の放電セルPCだけで第1リセット放電を生起させるようにしたのである。これにより、全ての放電セルを一斉に第1リセット放電させる場合に比して、かかる放電に伴って画面全体から放出される発光輝度が低くなるので、暗コントラストの向上が図られるようになる。また、黒表示セル以外の放電セルに対しては、第1リセット放電を生起させることによりによるプライミング効果により、選択書込アドレス放電及びその後継続するサスティン放電を安定して生起させることが可能となる。
尚、上記実施例では、選択リセット行程Rにおいて、黒表示セルに該当する放電セルPCを第1リセット放電の停止対象としているが、放電セルPC1,1〜PCn,mの内から予め指定しておいた複数の放電セルからなる放電セル群を、第1リセット放電の停止対象としても良い。又、このような第1リセット放電の停止対象とすべき放電セル群(以下、リセット停止セル群と称する)を複数系統分用意しておき、単位表示期間毎にリセット停止セル群を切り替えるようにしても良い。例えば、夫々が第1リセット放電の停止対象とすべき複数の放電セルの組み合わせが異なる第1リセット停止セル群及び第2リセット停止セル群を用意しておき、奇数フィールドでは第1リセット停止セル群、偶数フィールドでは第2リセット停止セル群に属する放電セルを夫々第1リセット放電の停止対象とした駆動を実施するのである。
この際、図7に示される選択リセット行程Rによれば、各放電セルPC毎に第1リセット放電を生起させるか否かを指定できるので、第1リセット放電に伴う発光によって画面上で視覚される発光パターンを視覚されにくいものに設定することが可能となる。
又、図7に示される選択リセット行程Rでは、リセット走査パルスRPを行電極Y1〜Yn各々に順次択一的に印加しているが、例えば図9〜図11に示すように、行電極Y1〜Ynを、夫々が複数の行電極Yからなる少なくとも2つの行電極群に区分けし、この行電極群単位にて順次、リセット走査パルスRPを印加して行くようにしても良い。つまり、1つの行電極群に属する行電極Y各々に対しては同一タイミングでリセット走査パルスRPを印加するという、複数表示ライン分ずつのリセット走査を行うのである。尚、図9に示す選択リセット行程Rでは、Y電極ドライバ53は、夫々隣接する4つの行電極Yからなる行電極群単位にて順次、リセット走査パルスRPを印加する。又、図10に示す選択リセット行程Rでは、互いに隣接する2つの行電極Yと、これら2つの行電極Yから夫々4表示ライン分だけ離れた2つの行電極Yとを1つの行電極群と捉え、Y電極ドライバ53がこの行電極群単位にて順次、リセット走査パルスRPを印加する。又、図11に示す選択リセット行程Rでは、夫々が1表示ラインおきに隣接している4つの行電極Yを1つの行電極群と捉え、Y電極ドライバ53がこの行電極群単位にて順次、リセット走査パルスRPを印加するものである。
図9〜図11に示す駆動を実施する場合、駆動制御部56は、黒表示セルデータBLに基づき、各行電極群毎に、その行電極群に属する放電セルPCの全てが黒表示セルとなるか否かを判定する。そして、駆動制御部56は、放電セルPC1,1〜PCn,mの内で、全てが黒表示セルとなる行電極群に属する放電セルPCのみをリセット放電の停止対象として指定すべく、その放電セルPC各々画面座標位置を示すリセット停止セル指定信号STをアドレスドライバ55に供給する。アドレスドライバ55は、上記リセット停止セル指定信号STにてリセット放電の停止対象として指定された放電セルPCに対しては正極性で高電圧のピーク電位を有する選択パルスSTPを生成する一方、それ以外の放電セルPCに対しては低電圧(0ボルト)の選択パルスSTPを生成する。そして、上記選択リセット行程Rにおいて、アドレスドライバ55は、上記選択パルスSTPを1表示ライン分(m個)ずつ、PDP50の列電極D1〜Dmに印加する。これにより、選択リセット行程Rにおいて、放電セルPC1,1〜PCn,m各々を選択的に第1リセット放電させるにあたり、上述した如き複数の行電極群の内で、その行電極群に属する全ての放電セルが黒表示セルとなる行電極群に属する放電セルPCには第1リセット放電が生起されない。すなわち、その行電極群内において図5に示す如き第2階調以上の階調で駆動される放電セルPCが1つでも存在する場合には、その行電極群に属する全ての放電セルPCにおいて第1リセット放電が生起されるのである。
よって、図9〜図11に示す選択リセット行程Rによれば、複数の表示ライン単位で同時に第1リセット放電が生起されることになる。これにより、表示ライン間で荷電粒子を供給しあうことが可能となり、この第1リセット放電の放電確率が高まり、表示品質を向上させることができる。
又、図9〜図11に示す選択リセット行程Rでは、複数の表示ライン毎にリセット走査を実施しているので、図7に示すように1表示ライン毎にリセット走査を実施する場合に比して、この選択リセット行程Rに費やされる時間が短縮される。かかる時間短縮により、消費電力の低減、或いは、短縮された時間分をサスティン行程Iに振り分けることによる表示能力向上が図られるようになる。
図12は、本発明による駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の他の構成を示す図である。
尚、図12に示されるプラズマディスプレイ装置においては、図1に示される構成に静止画動画判定部41を付加したものであり、黒表示セル検出部40及びPDP50については、図1に示されるプラズマディスプレイ装置と同一である。よって、以下に、図12に示されるプラズマディスプレイ装置の静止画動画判定部41の動作及び駆動制御部56によるPDP50の駆動動作について説明する。
静止画動画判定部41は、入力映像信号における互いに連続したフィールド各々に基づき、この入力映像信号によって表される画像が静止画像及び動画像のいずれであるかを判定し、その判定結果を表す静止画動画判定信号FDを駆動制御部56に供給する。
駆動制御部56及びパネルドライバ(51、53、55)は、図1に示されるプラズマディスプレイ装置と同様に、図6に示す発光駆動シーケンスに基づき、図5に示す如き第1〜第15階調各々に対応した発光駆動パターンにてPDP50を駆動する。この際、駆動制御部56及びパネルドライバは、上記静止画動画判定信号FDによる判定結果が静止画像を表す場合には、サブフィールドSF1〜SF14各々において、図1に示されるプラズマディスプレイ装置と同様に、図7及び図8に示す如き各種駆動パルスをPDP50に印加する。一方、上記静止画動画判定信号FDによる判定結果が動画像を表す場合には、駆動制御部56及びパネルドライバは、選択書込アドレス行程WW、選択消去アドレス行程WD、サスティン行程I及び消去行程E各々では、図1に示すプラズマディスプレイ装置と同様に、図7及び図8に示す形態にて各種駆動パルスの印加を行う。しかしながら、先頭サブフィールドSF1の選択リセット行程Rでは、図7に代わり図9、図10又は図11に示す如き形態にて各種駆動パルスの印加を行う。
このように、図12に示すプラズマディスプレイ装置は、上記選択リセット行程Rにおいて放電セルPC1,1〜PCn,m各々を選択的に第1リセット放電させるにあたり、入力映像信号に基づく画像が静止画像である場合には、図7に示す如く放電セルPC各々を1表示ライン分ずつ順次、リセット走査する。一方、入力映像信号に基づく画像が静止画像である場合には、図9〜図11に示すように、放電セルPC各々を複数表示ライン分ずつ順次、リセット走査するのである。
つまり、図9〜図11に示す選択リセット行程Rによれば、選択リセット行程Rに費やされる時間が短縮され、消費電力の低減又は表示能力の向上が図られるようになるが、表示画像内の黒表示領域中には、第1リセット放電が生起される黒表示セルと、生起されない黒表示セルとが混在する場合がでてくる。この際、表示される画像が静止画像である場合には、この黒表示領域中において違和感のある輝度差が視覚されてしまう。尚、表示される画像が動画像である場合には、上述した如き違和感のある輝度差は視覚されにくい。そこで、入力映像信号に基づく画像が静止画の場合には、リセット放電の有無の選択を1つの放電セルPC毎に個別に選択が可能な図7に示される選択リセット行程Rを実行することにより、黒表示セルに該当する放電セルPCに対しては一律に第1リセット放電の生起を停止させて、黒表示領域内での輝度差をなくす。一方、入力映像信号に基づく画像が動画の場合には、複数の表示ライン群単位でリセット走査を行う図9〜図11に示す選択リセット行程Rを実行することにより、実行時間の短縮を図るのである。
図13は、本発明による駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の他の構成を示す図である。
尚、図13に示されるプラズマディスプレイ装置においては、図12に示される構成に累積使用時間計数部42及び温度センサ43を付加したものであり、黒表示セル検出部40、静止画動画判定部41及びPDP50については、図1に示されるプラズマディスプレイ装置と同一である。よって、以下に、図13に示されるプラズマディスプレイ装置の累積使用時間計数部42、温度センサ43及び駆動制御部56によるPDP50の駆動動作について説明する。
累積使用時間計数部42は、このプラズマディスプレイ装置が工場出荷時から現時点までに電源オン状態となっていた時間の累積値、つまり累積使用時間を計測し、この累積使用時間を示す累積使用時間信号RTを駆動制御部56に供給する。
温度センサ43は、PDP50の温度(例えば前面透明基板10又は背面基板14の温度)、或いはPDP50周辺の温度を測定し、その測定された温度を示す温度データCDを駆動制御部56に供給する。
駆動制御部56及びパネルドライバ(51、53、55)は、図1及び図12に示されるプラズマディスプレイ装置と同様に、図6に示す発光駆動シーケンスに基づき、図5に示す如き第1〜第15階調各々に対応した発光駆動パターンにてPDP50を駆動する。更に、駆動制御部56及びパネルドライバは、図12に示されるプラズマディスプレイ装置と同様に、入力映像信号に基づく画像が静止画像である場合には、サブフィールドSF1〜SF14各々において、図7及び図8に示す如き各種駆動パルスをPDP50に印加する。又、入力映像信号に基づく画像が動画像である場合には、駆動制御部56及びパネルドライバは、選択書込アドレス行程WW、選択消去アドレス行程WD、サスティン行程I及び消去行程E各々では図7及び図8に示す形態にて各種駆動パルスの印加を行うが、選択リセット行程Rでは図7に代わり図9、図10又は図11に示す如き形態にて各種駆動パルスの印加を行う。
この際、図13に示すプラズマディスプレイ装置では、累積使用時間信号RTによって示される累積使用時間又は温度センサ43によって示される温度に応じて、図7又は図9〜図11に示す如き選択リセット行程Rにおいて印加すべきリセット走査パルスRPのパルス幅W1、又はベースパルスBP1+の正極性ピーク電位VROFを変更する。すなわち、PDP50のパネル温度が高くなるほど、又は累積使用時間が長くなるほど、リセット放電は生起しづらくなるので、その場合、リセット放電が生起しやすい方向にリセット走査パルスRPのパルス幅W1、又はベースパルスBP1+の正極性ピーク電位VROFを調整するのである。
例えば、累積使用時間信号RTによって示される累積使用時間が長くなるほど、駆動制御部56は、リセット行程ベースパルスBP1+の正極性ピーク電位VROFを高くする、又はリセット走査パルスRPのパルス幅W1を広げるべき駆動制御信号をY電極ドライバ53に供給する。又、選択リセット行程Rにおいて図9〜図11に示す如き複数表示ライン毎のリセット走査を行う場合には、駆動制御部56は、累積使用時間信号RTによって示される累積使用時間が長くなるほど、同時にリセット走査対象とすべき表示ラインの数を多くすべき駆動制御信号をY電極ドライバ53に供給する。
又、例えば、温度センサ43によって示されるPDP50のパネル温度が高くなるほど、駆動制御部56は、リセット行程ベースパルスBP1+の正極性ピーク電位VROFを高くする、又はリセット走査パルスRPのパルス幅W1を広げるべき駆動制御信号をY電極ドライバ53に供給する。この際、選択リセット行程Rにおいて図9〜図11に示す如き複数表示ライン毎のリセット走査を行う場合には、駆動制御部56は、かかるパネル温度が高くなるほど、同時にリセット走査対象とすべき表示ラインの数を多くすべき駆動制御信号をY電極ドライバ53に供給する。
尚、このようにパネル温度の上昇、或いは経年変化に伴いリセット放電が生起しづらくなるほど、同時にリセット走査の対象とすべき表示ライン数を増やすことにより、リセット放電が生起される放電セル数が増えてプライミング効果が高まるので、その後の選択書込アドレス放電及びサスティン放電を安定的に生起させることが可能となる。
又、上記選択リセット行程Rでは、黒表示の状態となる放電セルPCをリセット放電の対象から省いているが、この黒表示の状態が長期間継続する放電セルPC内では残留する荷電粒子が微量なので、かかる状態からこの放電セルPCを黒表示以外の階調で駆動させようとしても、第1リセット放電が生起されない場合がある。つまり、放電セルPCを点灯モードに設定することが出来なくなり、これが暗点として視覚されてしまうのである。そこで、このような場合、駆動制御部56は、入力映像信号に基づき所定以下の輝度レベルで発光させることになる放電セルPCに対しては、これを一律に所定輝度レベルにて発光させるべき処理を、連続する複数のフィールド(又はフレーム)毎に1のフィールド(又はフレーム)において実行する。尚、かかる処理の対象となる放電セルPCは、PDP50による2次元画面内の一部の領域に属するものだけとする。この様な信号処理を実施することによって、黒表示の状態、つまりリセット放電の生起されない状態が長期間に跨って続くことを抑制して、上記の如き表示不良を防止することが可能となる。
40 黒表示セル検出部
50 PDP
51 X電極ドライバ
53 Y電極ドライバ
55 アドレスドライバ
56 駆動制御部
50 PDP
51 X電極ドライバ
53 Y電極ドライバ
55 アドレスドライバ
56 駆動制御部
Claims (8)
- 一方の行電極と他方の行電極からなる行電極対の複数と複数の列電極を備え、前記行電極対と前記列電極との交叉部に放電セルが形成されたプラズマディスプレイパネルを、入力映像信号の単位表示期間毎に複数のサブフィールドにて駆動するプラズマディスプレイパネルの駆動方法であって、
前記サブフィールド各々では、前記入力映像信号に基づき前記放電セル各々を点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記点灯モードの状態にある前記放電セルのみを発光させるサスティン行程とを実行し、
前記単位表示期間内の1のサブフィールドでは、前記アドレス行程に先立って前記放電セルの状態を初期化すべきリセット放電を生起させるリセット行程を実行し、
前記リセット行程では、前記一方の行電極の各々に順次、リセットパルスを印加しつつ、前記リセットパルスに同期させて前記列電極各々に選択的に選択パルスを印加する、又は、複数の前記一方の行電極から構成される行電極群の複数に対して、当該行電極群各々に順次、リセットパルスを印加しつつ、前記リセットパルスに同期させて前記列電極各々に選択的に選択パルスを印加することを特徴とするプラズマディスプレイパネルの駆動方法。 - 前記リセットパルスと前記選択パルスは同一極性のピーク電位を有し、前記選択パルスが印加されなかった前記放電セルでは、前記一方の行電極と前記列電極との間でリセット放電が生起される一方、
前記選択パルスが印加された前記放電セルでは前記リセット放電が生起されないことを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。 - 前記単位表示期間内の1の前記アドレス行程にて前記点灯モードに設定される放電セルでは前記選択パルスが印加されず、
前記単位表示期間内において、前記入力映像信号に基づき輝度レベル0の発光を担う放電セルでは前記選択パルスが印加されることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。 - 前記リセットパルスのパルス幅は、前記アドレス行程にて前記一方の行電極に順次印加される走査パルスのパルス幅よりも広いことを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
- 前記リセット行程では、前記行電極群毎にリセットパルスが順次印加され、
前記行電極群毎に、当該行電極群に属する前記放電セル各々の内の少なくとも1つの放電セルが前記単位表示期間内のいずれか1の前記アドレス行程において前記点灯モードに設定されるか否かを判定し、
前記単位表示期間内のいずれか1の前記アドレス行程において前記点灯モードに設定すべき放電セルが少なくとも1つ存在すると判定された前記行電極群に属する前記放電セル各々に対しては前記選択パルスを印加せず、
前記単位表示期間内において前記点灯モードに設定すべき放電セルが全く存在しない前記行電極群に属する前記放電セル各々に対しては前記選択パルスを印加することを特徴とする請求項1に記載にプラズマディスプレイパネルの駆動方法。 - 前記リセット行程では、前記入力映像信号によって表される画像が静止画の場合には前記一方の行電極各々に順次、前記リセットパルスを印加する一方、前記入力映像信号によって表される画像が動画の場合には前記一方の行電極群の各々に順次、前記リセットパルスを印加することを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
- 前記リセット行程では、前記行電極群の各々に順次、前記リセットパルスを印加し、
前記プラズマディスプレイパネルの累積使用時間に応じて、前記行電極群を構成する前記一方の行電極の数を変更することを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。 - 前記リセット行程では、前記行電極群の各々に順次、前記リセットパルスを印加し、
前記プラズマディスプレイパネルの温度に応じて、前記行電極群を構成する前記一方の行電極の数を変更することを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008192002A JP2010032601A (ja) | 2008-07-25 | 2008-07-25 | プラズマディスプレイパネルの駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008192002A JP2010032601A (ja) | 2008-07-25 | 2008-07-25 | プラズマディスプレイパネルの駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010032601A true JP2010032601A (ja) | 2010-02-12 |
Family
ID=41737185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008192002A Pending JP2010032601A (ja) | 2008-07-25 | 2008-07-25 | プラズマディスプレイパネルの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010032601A (ja) |
-
2008
- 2008-07-25 JP JP2008192002A patent/JP2010032601A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5081618B2 (ja) | プラズマディスプレイパネル装置とその駆動方法 | |
JP4754192B2 (ja) | 表示パネルの駆動方法および駆動装置 | |
JP2007025627A (ja) | プラズマディスプレイ装置及びその駆動方法本発明は、プラズマディスプレイ装置に関し、さらに詳細には、駆動時に発生する残像性(afterimage−generating)誤放電を防止することができるプラズマディスプレイ装置及びその駆動方法に関する。 | |
JP2006053516A (ja) | プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 | |
JP2009008806A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008216556A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2006195051A (ja) | プラズマディスプレイ装置 | |
JP4928211B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2010032601A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008281928A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008070538A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008107626A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2005301013A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2009025547A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008203458A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008122684A (ja) | プラズマディスプレイ装置および表示パネルの駆動方法 | |
JP2010014802A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2006171400A (ja) | 表示装置 | |
JP2009198687A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2009300505A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008070443A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2007316296A (ja) | 表示装置及び表示パネルの駆動方法 | |
JP2010019900A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008304893A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008304756A (ja) | プラズマディスプレイパネルの駆動方法 |