JP2010030856A - Method for producing silicon epitaxial wafer and silicon epitaxial wafer - Google Patents
Method for producing silicon epitaxial wafer and silicon epitaxial wafer Download PDFInfo
- Publication number
- JP2010030856A JP2010030856A JP2008196297A JP2008196297A JP2010030856A JP 2010030856 A JP2010030856 A JP 2010030856A JP 2008196297 A JP2008196297 A JP 2008196297A JP 2008196297 A JP2008196297 A JP 2008196297A JP 2010030856 A JP2010030856 A JP 2010030856A
- Authority
- JP
- Japan
- Prior art keywords
- region
- wafer
- silicon
- osf
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 86
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 85
- 239000010703 silicon Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000013078 crystal Substances 0.000 claims abstract description 145
- 239000001301 oxygen Substances 0.000 claims abstract description 101
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 101
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 100
- 238000001816 cooling Methods 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000001556 precipitation Methods 0.000 claims description 40
- 238000010438 heat treatment Methods 0.000 claims description 29
- 238000011156 evaluation Methods 0.000 claims description 21
- 230000001629 suppression Effects 0.000 claims description 15
- 230000001737 promoting effect Effects 0.000 claims description 10
- 239000002244 precipitate Substances 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 8
- 230000007547 defect Effects 0.000 abstract description 63
- 238000005247 gettering Methods 0.000 abstract description 26
- 235000012431 wafers Nutrition 0.000 description 153
- 239000010410 layer Substances 0.000 description 35
- 238000010586 diagram Methods 0.000 description 10
- 238000009826 distribution Methods 0.000 description 10
- 238000011835 investigation Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000007689 inspection Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000002798 spectrophotometry method Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
本発明は、チョクラルスキー法（以下、「ＣＺ法」と記す）により育成したシリコン単結晶インゴットから切り出されたウェーハの表面にエピタキシャル層を形成するシリコンエピタキシャルウェーハの製造方法に関し、より詳しくは、エピタキシャル層における欠陥（エピタキシャル欠陥）の発生がなく、ゲッタリング能力に優れたエピタキシャルウェーハの製造方法、およびそのような特性を有するエピタキシャルウェーハに関する。 The present invention relates to a method for producing a silicon epitaxial wafer in which an epitaxial layer is formed on the surface of a wafer cut from a silicon single crystal ingot grown by the Czochralski method (hereinafter referred to as “CZ method”). The present invention relates to a method of manufacturing an epitaxial wafer that has no defects (epitaxial defects) in the epitaxial layer and has excellent gettering ability, and an epitaxial wafer having such characteristics.
半導体デバイスの微細化が進み、デバイスが作製されるウェーハ表層部にはＣＯＰ（空洞型欠陥−Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）、転位クラスター、ＯＳＦ（酸素誘起積層欠陥−Ｏｘｙｇｅｎ ｉｎｄｕｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）、ＢＭＤ（酸素析出物−Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）など、Ｇｒｏｗｎ−ｉｎ欠陥と称される結晶欠陥が存在しないウェーハへの要求が高まっている。 As the miniaturization of semiconductor devices progresses, the surface layer of the wafer on which the devices are manufactured has COP (Cavity Type Defects—Crystal Originated Particles), dislocation clusters, OSF (Oxygen Induced Stacking Faults—Oxygen Induced Stacking Fault), BMD (Oxygen Precipitates) There is an increasing demand for wafers that do not have crystal defects called Grown-in defects, such as -Bulk Micro Defect).
このような要求に応えるため、単結晶育成時の引上げ速度および単結晶の引き上げ軸方向の温度勾配を制御するなど、単結晶引上げ装置のホットゾーン構造を改良して、ＣＯＰも転位クラスターも存在しない無欠陥領域からなる単結晶を育成して得られた無欠陥結晶ウェーハの開発が進められている。 In order to meet such requirements, the hot zone structure of the single crystal pulling apparatus has been improved by controlling the pulling speed during single crystal growth and the temperature gradient in the pulling axis direction of the single crystal, so that neither COP nor dislocation clusters exist. Development of a defect-free crystal wafer obtained by growing a single crystal consisting of a defect-free region is underway.
図２は、後に詳述するが、このようなホットゾーン構造を改良した単結晶引上げ装置を使用し、引上げ速度を徐々に低下させつつ成長させたシリコン単結晶の引上げ軸に沿った縦断面における結晶欠陥の発生位置と引上げ速度との一般的な関係を模式的に説明した図である。 As will be described in detail later, FIG. 2 is a longitudinal cross section along the pulling axis of a silicon single crystal grown using a single crystal pulling apparatus having an improved hot zone structure and gradually decreasing the pulling rate. It is the figure which demonstrated typically the general relationship between the generation | occurrence | production position of a crystal defect, and pulling speed.
図２（ａ）において、「Ｖ−ｒｉｃｈ」とは、引上げ速度が大きいときに現れる欠陥であり、単結晶の育成時に固液界面近傍の結晶格子に取り込まれた空孔が凝集して生じたＣＯＰの多い領域をいう。また、「Ｉ−ｒｉｃｈ」とは、引上げ速度が小さいときに現れる欠陥であり、同じく結晶格子に取り込まれた過剰のシリコン原子（格子間シリコン原子）が凝集して生じた転位クラスター欠陥の多い領域である。 In FIG. 2A, “V-rich” is a defect that appears when the pulling rate is high, and is formed by aggregation of vacancies taken into the crystal lattice near the solid-liquid interface when growing a single crystal. An area with a lot of COP. Further, “I-rich” is a defect that appears when the pulling rate is low, and is a region where there are many dislocation cluster defects generated by agglomeration of excess silicon atoms (interstitial silicon atoms) taken into the crystal lattice. It is.
さらに「Ｒ−ＯＳＦ」はＯＳＦであり、図２（ａ）のラインＡの位置から切り出され、またはＡの位置に相当する引上げ速度で育成された単結晶から切り出されたウェーハには、このＯＳＦが、ウェーハの中心から１／２程度の距離の部分にリング状に現れる。この位置のウェーハでは、Ｒ−ＯＳＦの内側にＣＯＰが検出される。 Further, “R-OSF” is an OSF, and this OSF is applied to a wafer cut from the position of line A in FIG. 2A or from a single crystal grown at a pulling speed corresponding to the position of A. Appears in a ring shape at a distance of about ½ from the center of the wafer. In the wafer at this position, COP is detected inside the R-OSF.
Ｒ−ＯＳＦの外側（引上げ速度が低速側）に現れる「ＰV」は酸素析出促進領域を示し、空孔が優勢な無欠陥領域であり、さらにその外側（より低速側）に現れる「ＰI」は酸素析出抑制領域を示し、格子間シリコン原子が優勢な無欠陥領域である。図２（ａ）の例えばラインＣの位置に相当する引上げ速度で育成した単結晶はその単結晶全体が酸素析出抑制領域（ＰI）からなるものであり、この単結晶からＧｒｏｗｎ−ｉｎ欠陥がきわめて少ないウェーハを切り出すことが可能である。 “P V ” appearing outside the R-OSF (lower pulling speed side) indicates an oxygen precipitation promoting region, is a defect-free region where vacancies are dominant, and “P I ” appearing further outside (lower speed side). "Indicates an oxygen precipitation suppression region, which is a defect-free region in which interstitial silicon atoms predominate. The single crystal grown at the pulling speed corresponding to, for example, the position of line C in FIG. 2A is composed of the oxygen precipitation suppression region (P I ) as a whole, and the single crystal has grown-in defects. It is possible to cut out very few wafers.
このような無欠陥領域からなる単結晶の育成方法として、例えば、特許文献１では、ホットゾーン構造を改良した単結晶引上げ装置を使用し、ＯＳＦリング領域（前記図２（ａ）のＲ−ＯＳＦ）を挿んで、ＯＳＦリング領域の内側および外側に存在する無欠陥領域（Ｎ（ｖ）領域＝酸素析出促進領域）を包含した領域内で単結晶を引き上げる方法が提案されている。 As a method for growing a single crystal composed of such a defect-free region, for example, in Patent Document 1, a single crystal pulling apparatus with an improved hot zone structure is used, and an OSF ring region (R-OSF in FIG. 2A) is used. ), And a method of pulling up a single crystal in a region including a defect-free region (N (v) region = oxygen precipitation promoting region) existing inside and outside the OSF ring region has been proposed.
特許文献１に記載される方法によれば、単結晶の酸素濃度を低く設定することによりＯＳＦリング領域でのＯＳＦの発生を防止することができ、転位クラスターおよびＣＯＰが存在せず、ＯＳＦが発生しないウェーハを得ることができるとされている。また、酸素濃度を高く設定する場合には、単結晶育成中の１０５０℃から８５０℃までのＯＳＦ核が成長する温度域を通過する時間を１４０分以下となるように制御することによってＯＳＦ核の成長を阻害し、ＯＳＦリングとして顕在化しない、全面が無欠陥のウェーハを作製できることが記載されている。 According to the method described in Patent Document 1, generation of OSF in the OSF ring region can be prevented by setting the oxygen concentration of the single crystal low, so that dislocation clusters and COP are not present, and OSF is generated. It is said that it is possible to obtain a wafer that does not. When the oxygen concentration is set high, the time for passing through the temperature range where the OSF nucleus from 1050 ° C. to 850 ° C. during the growth of the single crystal grows is controlled to be 140 minutes or less, thereby controlling the OSF nucleus. It is described that a defect-free wafer that inhibits growth and does not manifest as an OSF ring can be produced.
確かに、特許文献１に記載される方法によれば、ＯＳＦリングの外側の無欠陥領域のみからなる単結晶を育成する場合に比べて引上げ速度を速めることができ、高い生産効率で無欠陥結晶を育成することが可能となる。 Certainly, according to the method described in Patent Document 1, the pulling speed can be increased compared with the case of growing a single crystal consisting only of a defect-free region outside the OSF ring, and the defect-free crystal can be produced with high production efficiency. Can be nurtured.
しかしながら、単結晶中の酸素濃度を低下させると、単結晶内に形成されるＢＭＤ密度が低下してしまうため、ウェーハ内部の重金属などの汚染原子を捕獲するゲッタリング能力が低いという問題がある。 However, when the oxygen concentration in the single crystal is lowered, the BMD density formed in the single crystal is lowered, so that there is a problem that the gettering ability for capturing contaminating atoms such as heavy metals inside the wafer is low.
また、酸素濃度を高く設定した場合に、ＯＳＦ核が成長する温度域を速く通過させることによりＯＳＦ核の成長を阻害し、ＯＳＦリングとして顕在化させないようにしたウェーハであっても、後述するＧＯＩ（ゲート酸化膜耐圧特性）評価を行なうと、ＯＳＦリング領域においてＧＯＩが極端に低下する。さらに、ＯＳＦリング領域の内側および外側に存在する無欠陥領域（酸素析出促進領域）が得られる引上げ速度の制御幅が狭く、安定的な単結晶育成が困難となる。
本発明は、このような状況に鑑みてなされたもので、ＣＺ法により育成したシリコン単結晶インゴットから切り出されたウェーハ表面に、エピタキシャル欠陥（以下、「ＥＰ欠陥」ともいう）の発生がなく、しかもゲッタリング能力に優れたエピタキシャル層を形成するエピタキシャルウェーハの製造方法、およびそのような特性を有するエピタキシャルウェーハを提供することを目的としている。 The present invention has been made in view of such circumstances, and there is no occurrence of epitaxial defects (hereinafter also referred to as “EP defects”) on the wafer surface cut from the silicon single crystal ingot grown by the CZ method. Moreover, an object of the present invention is to provide an epitaxial wafer manufacturing method for forming an epitaxial layer having excellent gettering ability, and an epitaxial wafer having such characteristics.
前述のように、特許文献１に記載される方法によれば、単結晶の酸素濃度を低く設定することによりＯＳＦリング領域でのＯＳＦの発生を防止でき、転位クラスターおよびＣＯＰが存在せず、ＯＳＦが発生しないウェーハを得ることができる。しかし、この場合は、ゲッタリング能力が低いという問題があり、そのようなウェーハを使用した場合、デバイス工程でＦｅ、Ｃｕ、Ｎｉ等の不純物金属により汚染されると、接合リークや、デバイスの動作不良等を生じ、製品の歩留りが低下する。 As described above, according to the method described in Patent Document 1, generation of OSF in the OSF ring region can be prevented by setting the oxygen concentration of the single crystal low, dislocation clusters and COPs do not exist, and OSF It is possible to obtain a wafer in which no occurrence occurs. However, in this case, there is a problem that the gettering ability is low, and when such a wafer is used, if it is contaminated with an impurity metal such as Fe, Cu, or Ni in the device process, junction leakage or device operation is caused. Defects and the like occur, and the product yield decreases.
また、酸素濃度を高く設定する場合には、ＯＳＦ核の成長を阻害するように熱履歴を制御して、ＯＳＦとして顕在化しないようにできるとしているが、本発明者らの実験によれば、ＯＳＦ評価熱処理を行った場合に、ＯＳＦとして顕在化しない（言い換えれば、ＯＳＦ核潜在領域を有する）ウェーハであっても、ＧＯＩ評価を行なうと、ＯＳＦリング領域においてＧＯＩが極端に低下する。 In addition, when the oxygen concentration is set high, the thermal history is controlled so as to inhibit the growth of OSF nuclei so that it does not manifest as OSF. According to the experiments by the present inventors, Even if the OSF evaluation heat treatment is performed, even if the wafer does not manifest as OSF (in other words, has an OSF nucleus latent area), if GOI evaluation is performed, the GOI extremely decreases in the OSF ring area.
これは、後述する実施例２に示すように、本発明者らが見いだした新規な知見であって、このウェーハをそのままデバイス工程で使用すると、デバイス特性を低下させてしまう恐れがある。 This is a new finding found by the present inventors as shown in Example 2 described later. If this wafer is used as it is in the device process, the device characteristics may be deteriorated.
このように、Ｇｒｏｗｎ−ｉｎ欠陥が極めて少なく、しかもゲッタリング能力に優れたウェーハを得ることは非常に困難である。 As described above, it is very difficult to obtain a wafer with very few grown-in defects and excellent gettering ability.
そこで、本発明者らは、ＣＺ法により育成したシリコン単結晶インゴットから切り出されたウェーハの表面に、ＥＰ欠陥のないエピタキシャル層を形成することにより、Ｇｒｏｗｎ−ｉｎ欠陥の極めて少ない、しかもゲッタリング能力に優れたエピタキシャルウェーハを得るべく検討を重ねた。 Therefore, the present inventors have formed an epitaxial layer having no EP defect on the surface of a wafer cut from a silicon single crystal ingot grown by the CZ method, thereby obtaining extremely small growth-in defects and gettering ability. In order to obtain an excellent epitaxial wafer, repeated investigations were made.
その結果、特定の単結晶育成条件（熱履歴条件、結晶領域条件）により育成した「ＯＳＦ核潜在領域」を含むシリコンウェーハに対してエピタキシャル層を形成しても、エピタキシャル層にはＯＳＦ、ＢＭＤ、ＣＯＰ、転位クラスターに起因するＥＰ欠陥（積層欠陥）が発生せず、ＢＭＤ密度が高く十分なＢＭＤが形成された、高いゲッタリング能力を有するシリコンエピタキシャルウェーハが得られることを知見した。 As a result, even if an epitaxial layer is formed on a silicon wafer including an “OSF nucleus latent region” grown under specific single crystal growth conditions (thermal history condition, crystal region condition), the epitaxial layer has OSF, BMD, It has been found that an EP defect (stacking defect) due to COP and dislocation clusters does not occur, and a silicon epitaxial wafer having a high gettering ability in which a sufficient BMD is formed with a high BMD density can be obtained.
本発明は、上記知見に基づいて完成されたものであり、下記（１）のシリコンエピタキシャルウェーハの製造方法、および下記（２）のシリコンエピタキシャルウェーハを要旨としている。 The present invention has been completed on the basis of the above findings, and includes the following (1) silicon epitaxial wafer manufacturing method and (2) silicon epitaxial wafer.
（１）ＣＺ法によって、ＯＳＦ核潜在領域を有し、かつ酸素濃度が１２×１０17〜１５×１０17ａｔｏｍｓ／ｃｍ3（ＡＳＴＭ Ｆ１２１−１９７９）に調整されたシリコン単結晶インゴットを引き上げるに際し、引き上げ途中の１０３０〜９２０℃の温度領域を１．０℃／分以上の冷却速度で、続いて９２０〜７２０℃の温度領域を０．５℃／分以上１．０℃／分以下の冷却速度で成長させたシリコン単結晶インゴットを育成した後、当該単結晶インゴットから切り出されたウェーハの表面上にエピタキシャル層を形成することを特徴とするシリコンエピタキシャルウェーハの製造方法。 (1) When pulling up a silicon single crystal ingot having an OSF nucleus latent region and having an oxygen concentration adjusted to 12 × 10 17 to 15 × 10 17 atoms / cm 3 (ASTM F121-1979) by the CZ method, The temperature range of 1030 to 920 ° C. during the pulling is at a cooling rate of 1.0 ° C./min or higher, and then the temperature range of 920 to 720 ° C. is from 0.5 ° C./min to 1.0 ° C./min. A method for producing a silicon epitaxial wafer, comprising growing a silicon single crystal ingot grown in step 1 and then forming an epitaxial layer on the surface of the wafer cut out from the single crystal ingot.
ここで言う「ＯＳＦ核潜在領域」とは、ＯＳＦ評価熱処理を行ってＯＳＦ評価をした場合に、ＯＳＦが１個／ｃｍ2以下となる領域を意味し、この領域では、ＯＳＦは顕在化しない（すなわち、ＯＳＦとして検出されない）。前記の「ＯＳＦ評価熱処理」とは、ウェーハを、ウェット酸素雰囲気下で、１１５０℃の温度で２時間加熱する熱処理である。また、「ＯＳＦ評価」とは、ＯＳＦ評価熱処理を行った後のウェーハ表面をライトエッチング液で選択エッチングした後、光学顕微鏡を用いてＯＳＦの有無を評価することを言う。 The “OSF nucleus latent region” mentioned here means a region where OSF evaluation is performed by performing OSF evaluation heat treatment, and the OSF is 1 / cm 2 or less, and in this region, OSF does not appear ( That is, it is not detected as OSF). The “OSF evaluation heat treatment” is a heat treatment in which the wafer is heated at a temperature of 1150 ° C. for 2 hours in a wet oxygen atmosphere. “OSF evaluation” refers to evaluating the presence or absence of OSF using an optical microscope after the wafer surface after the OSF evaluation heat treatment is selectively etched with a light etching solution.
また、「酸素濃度」は、ＡＳＴＭ Ｆ１２１−１９７９ に規定されたフーリエ変換赤外分光光度法により測定される酸素濃度である。以下、単に「酸素濃度」という。 Further, the “oxygen concentration” is an oxygen concentration measured by Fourier transform infrared spectrophotometry defined in ASTM F121-1979. Hereinafter, it is simply referred to as “oxygen concentration”.
本発明のシリコンエピタキシャルウェーハの製造方法において、シリコンウェーハは、全領域が前記ＯＳＦ核潜在領域、または大きさが６０ｎｍ以上のＣＯＰが存在しないＣＯＰ発生領域と前記ＯＳＦ核潜在領域の混合領域、または前記ＣＯＰ発生領域と前記ＯＳＦ核潜在領域と酸素析出促進領域の混合領域、または前記ＣＯＰ発生領域と前記ＯＳＦ核潜在領域と酸素析出促進領域と酸素析出抑制領域の混合領域、または前記ＯＳＦ核潜在領域と酸素析出促進領域の混合領域、または前記ＯＳＦ核潜在領域と酸素析出促進領域と酸素析出抑制領域の混合領域から構成されることとする実施の形態（これを「実施形態１」と記す）を採ることができる。 In the method for producing a silicon epitaxial wafer according to the present invention, the silicon wafer has the entire area of the OSF nucleus latent area, the mixed area of the COP generation area and the OSF nucleus latent area in which no COP having a size of 60 nm or more exists, or the A mixed region of a COP generation region, the OSF nucleus latent region, and an oxygen precipitation promotion region, or a mixed region of the COP generation region, the OSF nucleus latent region, an oxygen precipitation promotion region, and an oxygen precipitation suppression region, or the OSF nucleus latent region An embodiment (hereinafter referred to as “Embodiment 1”) in which the mixed region of the oxygen precipitation promotion region or the mixed region of the OSF nucleus latent region, the oxygen precipitation promotion region, and the oxygen precipitation suppression region is adopted. be able to.
前記の「ＣＯＰの大きさ」（以下、「ＣＯＰサイズ」ともいう）および「ＣＯＰ密度」は、表面欠陥検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製；ＳＰ−２）を用いて測定した値である。 The “COP size” (hereinafter also referred to as “COP size”) and “COP density” are values measured using a surface defect inspection apparatus (manufactured by KLA-Tencor; SP-2).
本発明のシリコンエピタキシャルウェーハの製造方法（実施形態１を含む）において、シリコンウェーハを、ＮＨ3を含む雰囲気ガス中で急速昇降温熱処理を施してウェーハ内部に空孔を注入させた後、前記エピタキシャル層を形成することとすれば（これを「実施形態２」と記す）、ゲッタリング能力に優れたシリコンウェーハが得られるので望ましい。
In the method for producing a silicon epitaxial wafer according to the present invention (including the first embodiment), the silicon wafer is subjected to a rapid heating / cooling heat treatment in an atmosphere gas containing NH 3 to inject vacancies inside the wafer, and then the epitaxial It is desirable to form a layer (this will be referred to as “
（２）酸素濃度が１２×１０17〜１５×１０17ａｔｏｍｓ／ｃｍ3の範囲に制御され、ＯＳＦ核潜在領域を有し、かつその他の結晶領域が、転位クラスターが存在せず、大きさが６０ｎｍ以上のＣＯＰが存在しない結晶領域で構成されたシリコンウェーハの表面上にシリコンからなるエピタキシャル層が形成されていることを特徴とするシリコンエピタキシャルウェーハ。 (2) Oxygen concentration is controlled in the range of 12 × 10 17 to 15 × 10 17 atoms / cm 3 , has an OSF nucleus latent region, and other crystal regions have no dislocation clusters and have a size of A silicon epitaxial wafer characterized in that an epitaxial layer made of silicon is formed on the surface of a silicon wafer composed of a crystal region having no COP of 60 nm or more.
本発明のシリコンエピタキシャルウェーハは、前記ＯＳＦ核潜在領域と酸素析出促進領域と酸素析出抑制領域の混合領域、または大きさが６０ｎｍ以上のＣＯＰが存在しないＣＯＰ発生領域と前記ＯＳＦ核潜在領域と酸素析出促進領域と酸素析出抑制領域の混合領域から構成されることとする実施の形態（これを「実施形態３」と記す）を採ることができる。
The silicon epitaxial wafer of the present invention includes a mixed region of the OSF nucleus latent region, an oxygen precipitation promoting region, and an oxygen precipitation suppression region, or a COP generation region in which no COP having a size of 60 nm or more exists, the OSF nucleus latent region, and oxygen precipitation. An embodiment (this will be referred to as “
本発明のシリコンエピタキシャルウェーハ（実施形態３を含む）が、酸素析出物（ＢＭＤ）評価熱処理を施した場合に、内部に１×１０4個／ｃｍ2以上の酸素析出物が形成されるウェーハ（これを「実施形態４」と記す）であれば、十分なゲッタリング能力を有することができるので望ましい。 When the silicon epitaxial wafer (including the third embodiment) of the present invention is subjected to an oxygen precipitate (BMD) evaluation heat treatment, a wafer in which oxygen precipitates of 1 × 10 4 pieces / cm 2 or more are formed inside ( If this is described as “Embodiment 4”), it is desirable because sufficient gettering capability can be obtained.
前記「酸素析出物（ＢＭＤ）評価熱処理」としては、一般的には、乾燥酸素雰囲気下で、７５０±１００℃の温度範囲で１〜１０時間加熱し、引き続き１０００±５０℃で１０〜２０時間加熱する熱処理を採用することができるが、ここでは、後述するＢＭＤ密度に関する本発明における規定との兼ね合いで、８００℃の温度で４時間加熱し、引き続き１０００℃で１６時間加熱する熱処理を指すものとする。 The “oxygen precipitate (BMD) evaluation heat treatment” is generally heated in a dry oxygen atmosphere at a temperature range of 750 ± 100 ° C. for 1 to 10 hours, and subsequently at 1000 ± 50 ° C. for 10 to 20 hours. Heating heat treatment can be adopted, but here it refers to heat treatment in which heating is performed at a temperature of 800 ° C. for 4 hours and subsequently heated at 1000 ° C. for 16 hours in consideration of the provisions in the present invention relating to the BMD density described later. And
本発明のシリコンエピタキシャルウェーハの製造方法によれば、ＣＺ法により育成したシリコン単結晶インゴットから切り出されたウェーハ表面にＥＰ欠陥のないエピタキシャル層を形成することができ、Ｇｒｏｗｎ−ｉｎ欠陥の極めて少ない、しかもゲッタリング能力に優れたエピタキシャルウェーハを得ることができる。 According to the method for producing a silicon epitaxial wafer of the present invention, an epitaxial layer having no EP defect can be formed on a wafer surface cut from a silicon single crystal ingot grown by the CZ method, and the number of grown-in defects is extremely small. In addition, an epitaxial wafer excellent in gettering ability can be obtained.
また、本発明のシリコンエピタキシャルウェーハはＥＰ欠陥のない、優れたゲッタリング能力を有するウェーハとして各種デバイスの基板用に好適である。このウェーハは、本発明の製造方法により製造することができる。 Moreover, the silicon epitaxial wafer of the present invention is suitable for substrates of various devices as a wafer having no EP defect and having an excellent gettering ability. This wafer can be manufactured by the manufacturing method of the present invention.
本発明のシリコンエピタキシャルウェーハの製造方法は、前記のとおり、ＣＺ法によって、ＯＳＦ核潜在領域を有し、かつ酸素濃度が１２×１０17〜１５×１０17ａｔｏｍｓ／ｃｍ3に調整されたシリコン単結晶インゴットを引き上げるに際し、引き上げ途中の１０３０〜９２０℃の温度領域を１．０℃／分以上の冷却速度で、続いて９２０〜７２０℃の温度領域を０．５℃／分以上１．０℃／分以下の冷却速度で成長させたシリコン単結晶インゴットを育成した後、当該単結晶インゴットから切り出されたウェーハの表面上にエピタキシャル層を形成することを特徴とする製造方法である。 As described above, the method for producing a silicon epitaxial wafer according to the present invention includes a silicon single crystal having an OSF nucleus latent region and an oxygen concentration adjusted to 12 × 10 17 to 15 × 10 17 atoms / cm 3 by the CZ method. When pulling up the crystal ingot, the temperature range of 1030 to 920 ° C. during the pulling is at a cooling rate of 1.0 ° C./min or higher, and then the temperature range of 920 to 720 ° C. is 0.5 ° C./min or higher to 1.0 ° C. After growing a silicon single crystal ingot grown at a cooling rate of less than / min, an epitaxial layer is formed on the surface of the wafer cut out from the single crystal ingot.
図１は、本発明のエピタキシャルウェーハの製造方法において、ウェーハを切り出すためのシリコン単結晶インゴットの育成に適したＣＺ法による単結晶引上げ装置の概略構成例を模式的に示す縦断面図である。この引上げ装置はルツボ１内に供給される半導体用シリコン原料を加熱し、溶融状態に保持するためのヒーター２がルツボ１の外側に概ね同心円状に配設されている。ルツボ１は二重構造で、有底円筒状をなす石英ルツボ１ａと、その石英ルツボ１ａを保持する黒鉛ルツボ１ｂとから構成されており、回転および昇降が可能な支持軸３の上端部に固定されている。
FIG. 1 is a longitudinal sectional view schematically showing a schematic configuration example of a single crystal pulling apparatus by a CZ method suitable for growing a silicon single crystal ingot for cutting out a wafer in the epitaxial wafer manufacturing method of the present invention. In this pulling apparatus, a
引き上げた単結晶４の周囲を囲繞するように冷却用部材（水冷体）６が設置されている。水冷体６は、例えば銅、鉄、ステンレス鋼、モリブデンなど熱伝導のよい金属製とし、その内部に冷却用水などを通流させ、表面温度を常温から２００℃程度にわたって維持できることが望ましい。
A cooling member (water-cooled body) 6 is installed to surround the single crystal 4 that has been pulled up. It is desirable that the water-cooled
更に、その周囲には熱遮蔽材５が配置されている。熱遮蔽材５としては、水冷体６の外側側面にルツボ内壁に面して熱遮蔽材５ａを有し、下端部下側の融液７面に面して熱遮蔽材５ｂを備えたものが望ましい。これは、凝固直後の単結晶表面の部分にまで冷却用部材による冷却効果が過剰に及ぶのを抑止し、必要とする温度分布を得やすくするため、および水冷体６の加熱を防止するためである。
Furthermore, the
この引上げ装置を使用し、単結晶育成時の引上げ速度および凝固直後の単結晶の引き上げ軸方向の温度勾配を制御することにより、Ｇｒｏｗｎ−ｉｎ欠陥の極めて少ないウェーハを製造できるシリコン単結晶インゴットの育成が可能となる。 Using this pulling apparatus, by controlling the pulling speed during single crystal growth and the temperature gradient in the pulling axis direction of the single crystal immediately after solidification, the growth of a silicon single crystal ingot that can produce a wafer with very few grown-in defects Is possible.
本発明のエピタキシャルウェーハの製造方法において、ＯＳＦ核潜在領域を有し、かつ酸素濃度が１２×１０17〜１５×１０17ａｔｏｍｓ／ｃｍ3に調整されたシリコン単結晶インゴットを引き上げることを前提とするのは、ＯＳＦ、ＢＭＤ、ＣＯＰ、転位クラスターに起因するＥＰ欠陥（積層欠陥）が発生せず、かつ十分なＢＭＤが形成された高いゲッタリング能力を有するエピタキシャル層をその表面に形成できるウェーハを切り出せる単結晶を得るためである。 In the epitaxial wafer manufacturing method of the present invention, it is assumed that a silicon single crystal ingot having an OSF nucleus latent region and having an oxygen concentration adjusted to 12 × 10 17 to 15 × 10 17 atoms / cm 3 is pulled up. This is because a wafer capable of forming an epitaxial layer having a high gettering capability on which the EPF (stacking defect) due to OSF, BMD, COP, and dislocation cluster does not occur and sufficient BMD is formed can be cut. This is to obtain a single crystal that can be produced.
本発明の製造方法において、ウェーハを切り出すための単結晶インゴットを育成するに際し、引き上げ途中の１０３０〜９２０℃の温度領域を１．０℃／分以上の冷却速度で成長させるのは、ＯＳＦ核成長温度域を速く通過させて、ＯＳＦ核サイズを非常に小さくし、当該単結晶インゴットから切り出されるウェーハの表面にエピタキシャル層を形成する際に、ＯＳＦを起因とするエピタキシャル層への欠陥（ＥＰ欠陥）の発生を抑えるためである。 In the production method of the present invention, when growing a single crystal ingot for cutting a wafer, a temperature range of 1030 to 920 ° C. during the pulling is grown at a cooling rate of 1.0 ° C./min or more. When passing through the temperature range quickly to make the OSF nucleus size very small and forming an epitaxial layer on the surface of the wafer cut from the single crystal ingot, defects in the epitaxial layer caused by OSF (EP defect) This is to suppress the occurrence of the above.
続いて、９２０〜７２０℃の温度領域を０．５℃／分以上１．０℃／分以下の冷却速度で成長させるのは、ＢＭＤ形成温度域を前記冷却速度でゆっくりと通過させることにより高密度のＢＭＤを形成させて、ゲッタリング特性に優れたウェーハを得るためである。特に、この操作により、これまで酸素析出が殆ど期待できない領域と認識されていた酸素析出抑制領域（ＰI領域）においても、高いゲッタリング特性を得るのに十分なＢＭＤ（酸素析出物）密度とすることができる。 Subsequently, the temperature range of 920 to 720 ° C. is grown at a cooling rate of 0.5 ° C./min or more and 1.0 ° C./min or less by slowly passing the BMD formation temperature range at the cooling rate. This is because a BMD having a high density is formed to obtain a wafer having excellent gettering characteristics. In particular, by this operation, a BMD (oxygen precipitate) density sufficient to obtain high gettering characteristics even in an oxygen precipitation suppression region (P I region) that has been recognized as a region where oxygen precipitation is hardly expected until now. can do.
育成するシリコン単結晶インゴットの酸素濃度を１２×１０17〜１５×１０17ａｔｏｍｓ／ｃｍ3の高濃度に調整するのは、前記のように、ＢＭＤ密度を増大させて、ウェーハのゲッタリング能力を高めるためである。前記酸素濃度が１２×１０17ａｔｏｍｓ／ｃｍ3より低いと、十分なゲッタリング能力が得られず、１５×１０17ａｔｏｍｓ／ｃｍ3を超えると、後述する実施例１に示すように、ＯＳＦが顕在化することとなる。 The oxygen concentration of the silicon single crystal ingot to be grown is adjusted to a high concentration of 12 × 10 17 to 15 × 10 17 atoms / cm 3 as described above by increasing the BMD density and increasing the gettering ability of the wafer. This is to increase it. When the oxygen concentration is lower than 12 × 10 17 atoms / cm 3 , sufficient gettering ability cannot be obtained. When the oxygen concentration exceeds 15 × 10 17 atoms / cm 3 , as shown in Example 1 described later, OSF It will become apparent.
本発明の製造方法においては、上記特定の条件で育成したシリコン単結晶インゴットから切り出されたウェーハの表面にエピタキシャル層を形成する。エピタキシャル層の形成は、従来実施されている方法に準じて行えばよく、切り出されたシリコンウェーハを研磨によって光学的な光沢をもつ鏡面ウェーハに仕上げ、その表面にエピタキシャル層を成長させる。 In the manufacturing method of the present invention, an epitaxial layer is formed on the surface of a wafer cut out from a silicon single crystal ingot grown under the above specific conditions. The formation of the epitaxial layer may be performed in accordance with a conventionally practiced method. The cut silicon wafer is polished into a mirror-like wafer having optical gloss, and an epitaxial layer is grown on the surface.
例えば、シリコンウェーハを枚葉式エピタキシャル装置に収容し、装置内温度を１０００〜１１５０℃にし、１分間の水素ベークを行い、引続きトリクロロシランガスを装置内に流入させて、１０００〜１１５０℃で、３０〜１８０秒間シリコンウェーハを保持して、シリコンウェーハ表面にエピタキシャル層を形成する。 For example, a silicon wafer is accommodated in a single-wafer epitaxial apparatus, the temperature in the apparatus is set to 1000 to 1150 ° C., hydrogen baking is performed for 1 minute, and trichlorosilane gas is subsequently allowed to flow into the apparatus at 1000 to 1150 ° C. The silicon wafer is held for ˜180 seconds to form an epitaxial layer on the silicon wafer surface.
本発明のシリコンエピタキシャルウェーハの製造方法によれば、ＣＺ法により育成したシリコン単結晶インゴットから切り出されたウェーハの表面上に、ＥＰ欠陥の発生がなく、しかもゲッタリング能力に優れたエピタキシャル層を形成することができる。 According to the method for producing a silicon epitaxial wafer of the present invention, an epitaxial layer free from EP defects and excellent in gettering capability is formed on the surface of a wafer cut from a silicon single crystal ingot grown by the CZ method. can do.
前記の実施形態１の製造方法は、前記本発明の製造方法において、シリコンウェーハは、下記（ａ）〜（ｆ）のうちのいずれかにより構成されることとする方法である。 The manufacturing method of the first embodiment is a method in which, in the manufacturing method of the present invention, the silicon wafer is configured by any one of the following (a) to (f).
（ａ）全領域が前記ＯＳＦ核潜在領域、
（ｂ）大きさが６０ｎｍ以上のＣＯＰが存在しない微小ＣＯＰ発生領域と前記ＯＳＦ核潜在領域の混合領域（微小ＣＯＰ＋ＯＳＦ核潜在領域の混合領域）、
（ｃ）前記微小ＣＯＰ発生領域と前記ＯＳＦ核潜在領域と酸素析出促進領域の混合領域（ＣＯＰ＋ＯＳＦ＋ＰVの混合領域）、
（ｄ）前記微小ＣＯＰ発生領域と前記ＯＳＦ核潜在領域と酸素析出促進領域と酸素析出抑制領域の混合領域（微小ＣＯＰ＋ＯＳＦ核潜在領域＋ＰV＋ＰIの混合領域）、
（ｅ）前記ＯＳＦ核潜在領域と酸素析出促進領域の混合領域（ＯＳＦ核潜在領域＋ＰVの混合領域）、または
（ｆ）前記ＯＳＦ核潜在領域と酸素析出促進領域と酸素析出抑制領域の混合領域（ＯＳＦ核潜在領域＋ＰV＋ＰIの混合領域）。
(A) the entire region is the OSF nuclear latent region,
(B) a mixed region of a micro COP generation region in which a COP having a size of 60 nm or more does not exist and the OSF nucleus latent region (mixed region of minute COP + OSF nucleus latent region),
(C) A mixed region of the micro COP generation region, the OSF nucleus latent region, and an oxygen precipitation promoting region (mixed region of COP + OSF + P V ),
(D) Mixed region of the minute COP generation region, the OSF nucleus latent region, the oxygen precipitation promotion region, and the oxygen precipitation suppression region (mixed region of minute COP + OSF nucleus latent region + P V + P I ),
(E) mixing region of the OSF nucleus potential region and (mixed region of the OSF nucleus potential region + P V) mixed region of oxygen precipitation accelerating region, or (f) the OSF nucleus potential region and the oxygen precipitation accelerating region and the oxygen precipitation suppression region (OSF nuclear latent area + P V + P I mixed area).
前記（ａ）は全領域が前記ＯＳＦ核潜在領域であるが、前述のように、ＯＳＦ核サイズは非常に小さく、エピタキシャル層にＯＳＦを起因とするＥＰ欠陥が生じることはない。 In (a), the entire region is the OSF nucleus latent region, but as described above, the OSF nucleus size is very small, and no EP defect due to OSF occurs in the epitaxial layer.
また、（ｂ）〜（ｆ）のそれぞれを構成する領域は、ＯＳＦ核潜在領域、微小ＣＯＰ発生領域（ＯＳＦリング領域のすぐ内側のＣＯＰ発生領域は、ＣＯＰサイズが６０ｎｍ未満で、その密度も小さい領域である）、酸素析出促進領域および酸素析出抑制領域のいずれか２以上の混合領域であるが、転位クラスターが存在せず、かつＣＯＰが存在しないか、存在しても微小ＣＯＰであるため、これらいずれの領域（または混合領域）もＥＰ欠陥を生じさせることはない。 The regions constituting each of (b) to (f) are the OSF nucleus latent region, the minute COP generation region (the COP generation region immediately inside the OSF ring region has a COP size of less than 60 nm, and its density is also small. Is a mixed region of any two or more of the oxygen precipitation promoting region and the oxygen precipitation suppressing region, but there is no dislocation cluster and COP does not exist or even if it exists, it is a minute COP. None of these regions (or mixed regions) will cause EP defects.
従来は、ＯＳＦリング領域を完全に含まない無欠陥結晶（酸素析出促進領域、酸素抑制領域、これらの混合領域）を育成する場合において、所定のＯＳＦリング径に到達するまでの単結晶成長の開始前半にあっては、ＯＳＦを含む結晶領域が不可避的に形成され、このＯＳＦを含む結晶領域は派生品領域として使用されなかった。 Conventionally, when a defect-free crystal (oxygen precipitation promotion region, oxygen suppression region, and mixed region thereof) that does not completely include an OSF ring region is grown, single crystal growth starts until a predetermined OSF ring diameter is reached. In the first half, a crystal region containing OSF was inevitably formed, and this crystal region containing OSF was not used as a derivative product region.
しかし、前記実施形態１の製造方法によれば、ＯＳＦ領域を含む結晶領域であっても、規定の育成条件を満足する範囲で育成されたＯＳＦ核潜在領域を含む派生品領域であれば、この部位から切り出されたウェーハは、エピタキシャルウェーハとして使用可能とすることができる。 However, according to the manufacturing method of the first embodiment, even a crystal region including an OSF region is a derivative product region including an OSF nucleus latent region grown within a range that satisfies a prescribed growth condition. The wafer cut out from the site can be used as an epitaxial wafer.
前記の実施形態２の製造方法は、本発明の製造方法（実施形態１を含む）において、シリコンウェーハを、ＮＨ3を含む雰囲気ガス中で急速昇降温熱処理を施してウェーハ内部に空孔を注入させた後、エピタキシャル層を形成する方法である。前掲の特許文献２に記載される方法、すなわち、ＮＨ3を含む雰囲気ガス中でシリコンウェーハに急速加熱および急冷却の熱処理（ＲＴＡ−Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）を施してウェーハ内部に新たに空孔を形成させる方法を適用したものである。
The manufacturing method of the second embodiment is the same as the manufacturing method of the present invention (including the first embodiment), in which a silicon wafer is subjected to rapid heating and cooling heat treatment in an atmosphere gas containing NH 3 to inject holes into the wafer. Then, an epitaxial layer is formed. The method described in the above-mentioned
具体的な処理は、同文献に記載される処理条件に準拠すればよいが、熱処理温度は１１００〜１３５０℃とする。特許文献２に記載される方法では、熱処理温度の低温下、およびウェーハ強度を考慮して熱処理温度を１１３５〜１１７０℃としているが、本発明では、十分なＢＭＤ密度の確保を優先し、上記熱処理温度を採用する。ＲＴＡ温度が高いと空孔濃度が高くなり、ＢＭＤ密度を高くできるからである。
The specific treatment may be based on the treatment conditions described in the same document, but the heat treatment temperature is 1100 to 1350 ° C. In the method described in
ウェーハの表面にエピタキシャル層を形成する前に、前記特定条件のＲＴＡ処理を施すことにより、ウェーハ内部に空孔が注入され、エピタキシャル層を形成する際の加熱処理により空孔に酸素が析出し、エピタキシャル成長後においてウェーハ面内全域にわたって十分なＢＭＤ密度を均一に確保することができる。これにより、ゲッタリング能力に優れたエピタキシャルウェーハを提供することができる。 Before forming the epitaxial layer on the surface of the wafer, by performing the RTA treatment of the specific condition, vacancies are injected into the wafer, and oxygen is deposited in the vacancies by the heat treatment when forming the epitaxial layer, After epitaxial growth, a sufficient BMD density can be ensured uniformly throughout the entire wafer surface. Thereby, an epitaxial wafer excellent in gettering capability can be provided.
上述の通り、本発明のシリコンエピタキシャルウェーハの製造方法（その実施形態１および２を含む）によれば、ＣＺ法により育成したシリコン単結晶インゴットから切り出されたウェーハ表面にＥＰ欠陥のないエピタキシャル層を形成することができ、Ｇｒｏｗｎ−ｉｎ欠陥の極めて少ない、しかもゲッタリング能力に優れたエピタキシャルウェーハを得ることができる。 As described above, according to the method for manufacturing a silicon epitaxial wafer of the present invention (including the first and second embodiments), an epitaxial layer having no EP defect is formed on the wafer surface cut from the silicon single crystal ingot grown by the CZ method. An epitaxial wafer that can be formed, has very few grown-in defects, and has excellent gettering ability can be obtained.
本発明のシリコンエピタキシャルウェーハは、酸素濃度が１２×１０17〜１５×１０17ａｔｏｍｓ／ｃｍ3の範囲に制御され、ＯＳＦ核潜在領域を有し、かつその他の結晶領域が、転位クラスターが存在せず、大きさが６０ｎｍ以上のＣＯＰが存在しない結晶領域で構成されたシリコンウェーハの表面上にシリコンからなるエピタキシャル層が形成されていることを特徴とするエピタキシャルウェーハである。 The silicon epitaxial wafer of the present invention has an oxygen concentration controlled in the range of 12 × 10 17 to 15 × 10 17 atoms / cm 3 , has an OSF nucleus latent region, and other crystal regions have dislocation clusters. The epitaxial wafer is characterized in that an epitaxial layer made of silicon is formed on the surface of a silicon wafer formed of a crystal region having no COP having a size of 60 nm or more.
このエピタキシャルウェーハは、前述したように、ＥＰ欠陥がなく、優れたゲッタリング能力を有するので、各種デバイスの基板用に好適である。本発明のエピタキシャルウェーハは、本発明の製造方法により製造することができる。 As described above, this epitaxial wafer is suitable for substrates of various devices because it has no EP defect and has an excellent gettering ability. The epitaxial wafer of the present invention can be manufactured by the manufacturing method of the present invention.
前記の実施形態３のエピタキシャルウェーハは、本発明のエピタキシャルウェーハであって、前記ＯＳＦ核潜在領域と酸素析出促進領域と酸素析出抑制領域の混合領域、または大きさが６０ｎｍ以上のＣＯＰが存在しないＣＯＰ発生領域と前記ＯＳＦ核潜在領域と酸素析出促進領域と酸素析出抑制領域の混合領域から構成されるウェーハである。 The epitaxial wafer according to the third embodiment is an epitaxial wafer according to the present invention, and is a mixed region of the OSF nucleus latent region, an oxygen precipitation promoting region, and an oxygen precipitation suppression region, or a COP having no COP having a size of 60 nm or more. The wafer comprises a mixed region of a generation region, the OSF nucleus latent region, an oxygen precipitation promoting region, and an oxygen precipitation suppression region.
すなわち、前記（ｄ）の微小ＣＯＰ＋ＯＳＦ核潜在領域＋ＰV＋ＰIの混合領域、または前記（ｆ）のＯＳＦ核潜在領域＋ＰV＋ＰIの混合領域から構成されたウェーハであるが、前述のように、規定の育成条件を満足する範囲で育成されたＯＳＦ核潜在領域を含む単結晶であれば、この部位から切り出されたウェーハは、エピタキシャルウェーハとして使用することが可能である。 That is, the wafer is composed of the mixed region of (d) micro COP + OSF nuclear latent region + P V + P I or the mixed region of (F) OSF nuclear latent region + P V + P I as described above. If it is a single crystal including an OSF nucleus latent region grown in a range satisfying the prescribed growth conditions, a wafer cut out from this part can be used as an epitaxial wafer.
前記の実施形態４のエピタキシャルウェーハは、本発明のエピタキシャルウェーハ（実施形態３を含む）であって、酸素析出物（ＢＭＤ）評価熱処理を施した場合に、内部に１×１０4個／ｃｍ2以上の酸素析出物を形成することができる。これにより、十分なゲッタリング能力を有することができるので望ましい。 The epitaxial wafer of the fourth embodiment is an epitaxial wafer (including the third embodiment) of the present invention, and when an oxygen precipitate (BMD) evaluation heat treatment is performed, 1 × 10 4 pieces / cm 2 inside. The above oxygen precipitates can be formed. This is desirable because it can have sufficient gettering capability.
本発明のシリコンエピタキシャルウェーハ（その実施形態３および４を含む）は、欠陥のない、優れたゲッタリング能力を有するウェーハとして各種デバイスの基板用に好適である。このエピタキシャルウェーハは、本発明の製造方法により製造することができる。
The silicon epitaxial wafer of the present invention (including
前記図１に示した概略構成を有する単結晶引上げ装置を使用して、以下の実施例１〜実施例６に記載の調査を実施した。図２は、シリコン単結晶引上げ時の、引上げ速度と結晶欠陥の発生位置との一般的な関係を模式的に説明する図である。 Using the single crystal pulling apparatus having the schematic configuration shown in FIG. 1, the investigations described in Examples 1 to 6 below were performed. FIG. 2 is a diagram schematically illustrating a general relationship between the pulling rate and the position of occurrence of crystal defects when pulling a silicon single crystal.
図２（ａ）、（ｂ）とも、引き上げる単結晶の中心部が融点から１３７０℃までである温度域で、単結晶の引き上げ軸方向の温度勾配が、中心部はＧｃ、外周部ではＧｅであるとするとき、Ｇｃが２．８℃／ｍｍ以上でかつＧｃ／Ｇｅが１以上として引き上げたときの欠陥分布図を示すものであり、同（ｂ）は同（ａ）のＧｃの値よりも更にその値を大きくしたときの欠陥分布を示すものである。 2 (a) and 2 (b), the temperature gradient in the pulling axis direction of the single crystal is Gc at the center of the single crystal to be pulled up to 1370 ° C. When there is, it shows a defect distribution diagram when Gc is 2.8 ° C./mm or more and Gc / Ge is 1 or more, and (b) shows the value of Gc in (a). Shows the defect distribution when the value is further increased.
前記の温度勾配Ｇｅ、Ｇｃの調整は、炉内のホットゾーン構造（前記図１に示した熱遮蔽材５形状、石英ルツボ内の融液７面と熱遮蔽材５下端面間の距離（Ｇａｐ間隔））の調整や、引上げ速度の変更により行うことができる。
The temperature gradients Ge and Gc are adjusted by adjusting the hot zone structure in the furnace (the shape of the
図２から明らかなように、引上げ速度の変化に伴い、発生する欠陥の分布状況が変わり、Ｇｃが２．８℃／ｍｍ以上でかつＧｃ／Ｇｅが１以上では、同（ａ）で示すようにＯＳＦリング（Ｒ−ＯＳＦ）が真横に閉じるようなＵ字形状となり、中心部の温度勾配Ｇｃを更に大きくした場合には、同（ｂ）で示すようにＯＳＦリングが逆Ｍ字型に閉じるような分布形状となる。 As is apparent from FIG. 2, the distribution of the generated defects changes with the change in the pulling speed. When Gc is 2.8 ° C./mm or more and Gc / Ge is 1 or more, as shown in FIG. When the OSF ring (R-OSF) is closed in a U-shape and the temperature gradient Gc at the center is further increased, the OSF ring is closed in an inverted M shape as shown in FIG. The distribution shape is as follows.
以下の実施例では、単結晶の中心部が融点から１３７０℃までの高温度領域で上記の温度勾配条件を維持するとともに、図１に示したような冷却装置（冷却体６、熱遮蔽材５）を使用して、育成中の単結晶温度が１０３０〜９２０℃間の温度領域、および９２０〜７２０℃間の温度領域を通過する際の冷却速度を制御した。
In the following examples, the temperature gradient condition is maintained in the high temperature region from the melting point to 1370 ° C. at the center of the single crystal, and the cooling device (cooling
（実施例１）
＜酸素濃度とＯＳＦ核潜在領域におけるＯＳＦ密度の関係の調査＞
本実施例１では、ＯＳＦ核成長温度域（１０３０〜９２０℃）を速く通過させて単結晶を育成した場合とそうでない場合において、ＯＳＦ核潜在領域で発生するＯＳＦの密度と単結晶インゴットの酸素濃度の関係について調査した。実験条件は以下のとおりである。
Example 1
<Investigation of relationship between oxygen concentration and OSF density in OSF nuclear latent area>
In the first embodiment, the density of OSF generated in the OSF nucleus latent region and the oxygen of the single crystal ingot when the single crystal is grown by passing through the OSF nucleus growth temperature range (1030 to 920 ° C.) quickly or not. The concentration relationship was investigated. The experimental conditions are as follows.
単結晶直径：３００ｍｍ、
結晶方位：＜１００＞、
極性：ｐ型（ボロンドープ）
結晶領域：図１に示した引上げ装置を用いて、融点から１３７０℃までの温度域で 、Ｇｃが２．８℃／ｍｍ以上でかつＧｃ／Ｇｅが１以上とし、図２（ａ ）のラインＢの位置における結晶領域（ＯＳＦ＋ＰV＋ＰIの混合領域 ）が得られる引上げ条件で単結晶を育成した。なお、結晶領域を構成す るＯＳＦは、冷却条件により顕在化し、またはＯＳＦ核として潜在する 。
冷却条件：冷却体６の大きさや設置位置を調整することにより、以下の冷却条件１ または冷却条件２で単結晶を育成した。
冷却条件１（本発明例）
１０３０〜９２０℃間の温度領域を１．２℃／分とし、
９２０〜７２０℃間の温度領域を０．７℃／分とした。
冷却条件２（比較例；本発明で規定するＯＳＦ核成長温度域における冷 却条件の範囲外）
１０３０〜９２０℃間の温度領域を０．７℃／分とし、
９２０〜７２０℃間の温度領域を０．７℃／分とした。
酸素濃度：ルツボ回転数を制御することにより、１０×１０17〜１６．５×１０17 ａｔｏｍｓ／ｃｍ3の範囲で単結晶中の初期酸素濃度を変更した。
Single crystal diameter: 300 mm,
Crystal orientation: <100>,
Polarity: p-type (boron doped)
Crystalline region: In the temperature range from the melting point to 1370 ° C. using the pulling apparatus shown in FIG. 1, Gc is 2.8 ° C./mm or more and Gc / Ge is 1 or more, and the line in FIG. A single crystal was grown under a pulling condition in which a crystal region at the position B (mixed region of OSF + P V + P I ) was obtained. Note that the OSF constituting the crystal region is manifested by cooling conditions or is latent as an OSF nucleus.
Cooling conditions: Single crystals were grown under the following
Cooling condition 1 (example of the present invention)
The temperature range between 1030 and 920 ° C is 1.2 ° C / min,
The temperature range between 920 and 720 ° C was 0.7 ° C / min.
Cooling condition 2 (comparative example: outside the range of cooling conditions in the OSF nucleus growth temperature range specified in the present invention)
The temperature range between 1030 and 920 ° C is 0.7 ° C / min,
The temperature range between 920 and 720 ° C was 0.7 ° C / min.
Oxygen concentration: The initial oxygen concentration in the single crystal was changed in the range of 10 × 10 17 to 16.5 × 10 17 atoms / cm 3 by controlling the crucible rotation speed.
上記条件によりシリコン単結晶インゴットを育成した後、各単結晶インゴットから切り出された各ウェーハについて、ＯＳＦ評価を行なった。 After growing a silicon single crystal ingot under the above conditions, each wafer cut from each single crystal ingot was evaluated for OSF.
図３は、実施例１によりＯＳＦ核潜在領域で発生するＯＳＦの密度と単結晶インゴットの酸素濃度の関係について調査した結果を示す図である。図３から明らかなように、単結晶インゴットの酸素濃度が低い場合には、冷却条件２（比較例）であっても、ＯＳＦ密度は１個／ｃｍ2で、ＯＳＦ評価でＯＳＦとして検出されない。 FIG. 3 is a diagram showing the results of investigation on the relationship between the density of OSF generated in the OSF nucleus latent region and the oxygen concentration of the single crystal ingot according to Example 1. As is apparent from FIG. 3, when the oxygen concentration of the single crystal ingot is low, the OSF density is 1 piece / cm 2 even under the cooling condition 2 (comparative example), and is not detected as OSF in the OSF evaluation.
一方、酸素濃度が高くなると（例えば、１３×１０17ａｔｏｍｓ／ｃｍ3）、冷却条件２（比較例）ではＯＳＦとして検出されるが、冷却条件１（本発明例）ではＯＳＦとして検出されない。ただし、酸素濃度が１５×１０17ａｔｏｍｓ／ｃｍ3を超えるとＯＳＦとして検出される。 On the other hand, when the oxygen concentration becomes high (for example, 13 × 10 17 atoms / cm 3 ), it is detected as OSF under cooling condition 2 (comparative example), but is not detected as OSF under cooling condition 1 (example of the present invention). However, when the oxygen concentration exceeds 15 × 10 17 atoms / cm 3 , it is detected as OSF.
（実施例２）
＜ＯＳＦ核潜在領域におけるＯＳＦ密度とＧＯＩの関係の調査＞
本実施例２では、酸素濃度が高く、かつＯＳＦ核成長温度域を速く通過させる本発明で規定する冷却条件で育成した単結晶インゴットから切り出したウェーハがデバイスの基板として適用可能なウェーハであるか否かを調査した。
(Example 2)
<Investigation of relationship between OSF density and GOI in OSF nuclear potential area>
In Example 2, whether a wafer cut out from a single crystal ingot grown under the cooling condition defined in the present invention that has a high oxygen concentration and passes through the OSF nucleus growth temperature range is a wafer that can be used as a device substrate. We investigated whether or not.
下記（ｉ）および（ii）の条件でそれぞれ作製したウェーハについて、ＯＳＦ評価およびＧＯＩ評価を実施した。
（ｉ）実施例１の冷却条件１で、酸素濃度を１２×１０17ａｔｏｍｓ／ｃｍ3とし た他は実施例１と同じ条件で、図２（ａ）のラインＢの位置における結晶領 域（インゴットの中心部から、ＯＳＦ核潜在領域＋Ｐv＋ＰIの混合領域）か らなる単結晶を育成し、この単結晶から切り出したウェーハ
（ii）実施例１の冷却条件１で、酸素濃度を１４×１０17ａｔｏｍｓ／ｃｍ3とし 、実施例１よりも結晶中心部の温度勾配Ｇｃを更に大きくした、図２（b） のラインＥの位置における結晶領域（インゴットの中心から、ＯＳＦ核潜在 領域＋ＰV＋ＰI＋Ｐｖ＋ＯＳＦ核潜在領域の混合領域）からなる単結晶を育 成し（その他の育成条件は実施例１と同じ）、この単結晶から切り出したウ ェーハ
OSF evaluation and GOI evaluation were performed on wafers manufactured under the conditions (i) and (ii) below.
(I) The crystal region at the position of line B in FIG. 2A under the same conditions as in Example 1 except that the cooling condition 1 in Example 1 was changed to an oxygen concentration of 12 × 10 17 atoms / cm 3 . A single crystal consisting of an OSF nucleus latent region + P v + P I mixed region) was grown from the center of the ingot, and a wafer cut out from this single crystal. (Ii) Under the cooling condition 1 of Example 1, the oxygen concentration was 14 The crystal region at the position of the line E in FIG. 2B (from the center of the ingot to the OSF nucleus latent region + P) is set to × 10 17 atoms / cm 3 and the temperature gradient Gc at the center of the crystal is further increased as compared with the first embodiment. A single crystal composed of V + P I + Pv + OSF nucleus latent region) is grown (other growth conditions are the same as in Example 1), and a wafer cut out from this single crystal
なお、ＧＯＩ（ゲート酸化膜耐圧特性；Ｇａｔｅ Ｏｘｉｄｅ Ｉｎｔｅｇｒｉｔｙ）評価は、シリコンウェーハ上に酸化膜（ゲート酸化膜）と電極を形成してＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を作製した後、電極に電圧を印加して酸化膜を破壊させてブレイクダウン電圧を測定することにより行った。欠陥がある部分において、酸化膜が絶縁破壊される。 In addition, evaluation of GOI (gate oxide film withstand voltage characteristics; Gate Oxide Integrity) is performed by forming an oxide film (gate oxide film) and an electrode on a silicon wafer to form a MOS (Metal Oxide Semiconductor) structure, and then applying a voltage to the electrode. The breakdown voltage was measured by applying and destroying the oxide film. In the defective portion, the oxide film is broken down.
その結果、前記（ｉ）、（ii）の条件で作製したウェーハのいずれも、酸素濃度は高いながらも、本発明で規定する範囲内の冷却条件１で育成した単結晶から切り出したウェーハであるため、実施例１と同様に、ＯＳＦ評価では、前記いずれのウェーハにおいても、ウェーハ面内のＯＳＦ核潜在領域におけるＯＳＦは１個／ｃｍ2以下で、顕在化しておらず、ＯＳＦとしては検出されなかった。 As a result, both of the wafers manufactured under the conditions (i) and (ii) are wafers cut out from a single crystal grown under the cooling condition 1 within the range defined by the present invention, although the oxygen concentration is high. Therefore, in the same manner as in Example 1, in the OSF evaluation, in any of the wafers, the OSF in the OSF nucleus latent area in the wafer surface is 1 piece / cm 2 or less, which is not obvious and is detected as OSF. There wasn't.
図４は、実施例２で形成した結晶領域を示す図であり、（ａ）は前記図２（ａ）のラインＢの位置における結晶領域（（ｉ）の条件）を、（ｂ）は前記図２（ｂ）のラインＥの位置における結晶領域（（ii）の条件）を示している。 4A and 4B are diagrams showing the crystal region formed in Example 2, wherein FIG. 4A shows the crystal region (condition (i)) at the position of line B in FIG. 2A, and FIG. The crystal region (condition (ii)) at the position of line E in FIG.
図４（ａ）、（ｂ）に示すように、ＧＯＩ評価を行なった場合には、前記いずれのウェーハにおいても、ＯＳＦ核潜在領域で、すなわち、（ｉ）の条件で作製したウェーハでは中心部近傍（図中に黒く塗りつぶした部分）に、（ii）の条件で作製したウェーハでは中心部近傍および外周部（同黒塗り部分）に、ＧＯＩ不良部位が観察された。したがって、これらのウェーハをそのままデバイス工程で使用すると、デバイス特性を低下させる恐れがあることが判明した。 As shown in FIGS. 4 (a) and 4 (b), when GOI evaluation is performed, in any of the above wafers, in the OSF nucleus latent region, that is, in the wafer manufactured under the condition (i), the central portion In the vicinity (the blacked out portion in the figure), in the wafer manufactured under the condition (ii), a GOI defective portion was observed in the vicinity of the central portion and in the outer peripheral portion (the same blackened portion). Therefore, it has been found that if these wafers are used in the device process as they are, the device characteristics may be deteriorated.
（実施例３）
＜エピタキシャル欠陥発生状況の調査＞
本実施例３では、酸素濃度が高く、かつＯＳＦ成長温度域を速く通過させる冷却条件で育成した単結晶インゴットから切り出した単結晶ウェーハにエピタキシャル成長処理を施した場合に、エピタキシャル層表面で観察されるエピタキシャル欠陥の発生状況を調査した。実験条件は以下の通りである。
(Example 3)
<Investigation of the occurrence of epitaxial defects>
In Example 3, when an epitaxial growth process is performed on a single crystal wafer cut out from a single crystal ingot grown under a cooling condition in which the oxygen concentration is high and the OSF growth temperature region passes quickly, it is observed on the surface of the epitaxial layer. The occurrence of epitaxial defects was investigated. The experimental conditions are as follows.
単結晶直径：３００ｍｍ、
結晶方位：＜１００＞、
極性：ｐ型（ボロンドープ）
結晶領域：図１に示した引上げ装置を用いて、融点から１３７０℃までの温度域で 、Ｇｃが２．８℃／ｍｍ以上でかつＧｃ／Ｇｅが１以上とし、図２（ｂ ）のラインＤの位置における結晶領域（微小ＣＯＰ＋ＯＳＦ＋Ｐv＋Ｐ Iの混合領域）が得られる引上げ速度で単結晶を育成した。なお、結晶 領域を構成するＯＳＦは、酸素濃度により顕在化し、またはＯＳＦ核と して潜在する。
冷却条件：冷却体６の設置位置を調整することにより、以下の冷却条件を満足する ようにして単結晶を育成した。
１０３０〜９２０℃間の温度領域を１．０℃／分とし、
９２０〜７２０℃間の温度領域を０．８℃／分とした。
酸素濃度：ルツボ回転数を制御することにより、初期酸素濃度が、１２×１０17ａ
ｔｏｍｓ／ｃｍ3、１５×１０17ａｔｏｍｓ／ｃｍ3（以上、本発明の規 定範囲内）、または１６×１０17ａｔｏｍｓ／ｃｍ3（本発明の規定範 囲外）の３水準の単結晶をそれぞれ育成した。
Single crystal diameter: 300 mm,
Crystal orientation: <100>,
Polarity: p-type (boron doped)
Crystalline region: In the temperature range from the melting point to 1370 ° C. using the pulling device shown in FIG. 1, Gc is 2.8 ° C./mm or more and Gc / Ge is 1 or more, and the line in FIG. A single crystal was grown at a pulling rate at which a crystal region (mixed region of minute COP + OSF + P v + P I ) at the position D was obtained. Note that the OSF constituting the crystal region becomes obvious depending on the oxygen concentration or is latent as an OSF nucleus.
Cooling conditions: A single crystal was grown so as to satisfy the following cooling conditions by adjusting the installation position of the
The temperature range between 1030 and 920 ° C is 1.0 ° C / min,
The temperature range between 920 and 720 ° C. was 0.8 ° C./min.
Oxygen concentration: By controlling the number of revolutions of the crucible, the initial oxygen concentration becomes 12 × 10 17 a
3 levels of single crystals of toms / cm 3 , 15 × 10 17 atoms / cm 3 (within the specified range of the present invention) or 16 × 10 17 atoms / cm 3 (outside the specified range of the present invention) Each was trained.
上記の育成条件によりシリコン単結晶インゴットを育成した後、各単結晶インゴットから切り出されたウェーハに対して、下記の条件でエピタキシャル成長処理を行なった。 After growing a silicon single crystal ingot under the above growth conditions, an epitaxial growth process was performed under the following conditions on a wafer cut out from each single crystal ingot.
エピタキシャル成長処理条件：シリコンウェーハを枚葉式エピタキシャル装置に収容し、装置内温度を１１００℃にし、１分間の水素ベークを行い、引続きトリクロロシランガスを装置内に流入させて温度１１００℃で１２０秒間、シリコンウェーハを保持することで、シリコンウェーハ表面に厚さ４μｍのエピタキシャル層を形成した。 Epitaxial growth processing conditions: A silicon wafer is accommodated in a single wafer epitaxial apparatus, the apparatus temperature is set to 1100 ° C., hydrogen baking is performed for 1 minute, and then trichlorosilane gas is allowed to flow into the apparatus for 120 seconds at a temperature of 1100 ° C. for 120 seconds. By holding the wafer, an epitaxial layer having a thickness of 4 μm was formed on the surface of the silicon wafer.
エピタキシャルシリコンウェーハを、表面欠陥検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製；ＳＰ−２）を用いて、エピタキシャル層の表面で検出される０．０９μｍ以上の大きさの表面欠陥（エピタキシャル欠陥）の数を測定した。 The number of surface defects (epitaxial defects) having a size of 0.09 μm or more detected on the surface of the epitaxial layer is measured on the epitaxial silicon wafer using a surface defect inspection apparatus (manufactured by KLA-Tencor; SP-2). did.
図５は、実施例３によりエピタキシャル欠陥発生状況を調査した結果を示す図である。 図５から明らかなように、初期酸素濃度が本発明の条件を満たす場合（初期酸素濃度が、１２×１０17ａｔｏｍｓ／ｃｍ3、１５×１０17ａｔｏｍｓ／ｃｍ3）には、ＯＳＦを起因としたＥＰ欠陥は観察されず、高品質なエピタキシャルウェーハが得られた。 FIG. 5 is a diagram showing the results of investigating the occurrence of epitaxial defects according to Example 3. As is clear from FIG. 5, when the initial oxygen concentration satisfies the conditions of the present invention (initial oxygen concentration is 12 × 10 17 atoms / cm 3 , 15 × 10 17 atoms / cm 3 ), the OSF is caused. No EP defects were observed, and a high quality epitaxial wafer was obtained.
しかし、初期酸素濃度が１６×１０17ａｔｏｍｓ／ｃｍ3ではエピタキシャル層表面の中央部付近にリング状にＥＰ欠陥が観察された。このＥＰ欠陥はＯＳＦ核潜在領域に対応する箇所に発生しており、ＯＳＦを起因としたＥＰ欠陥と判定できる。 However, when the initial oxygen concentration was 16 × 10 17 atoms / cm 3 , EP defects were observed in a ring shape near the center of the epitaxial layer surface. This EP defect occurs at a location corresponding to the OSF nucleus latent area, and can be determined as an EP defect caused by OSF.
このことから、ＯＳＦ成長温度域を速く通過させるような冷却条件で育成した単結晶ウェーハは、ＥＰ欠陥が少ない高品質なエピタキシャルウェーハとして有効であるが、酸素濃度が高い場合には、エピタキシャル成長処理を施すとＯＳＦ起因のＥＰ欠陥を生じてしまうことが分かる。 Therefore, a single crystal wafer grown under a cooling condition that allows the OSF growth temperature range to pass quickly is effective as a high-quality epitaxial wafer with few EP defects. However, when the oxygen concentration is high, the epitaxial growth process is performed. When applied, it can be seen that an EP defect caused by OSF occurs.
また、本実験例では、中心部にＣＯＰ発生領域が存在するウェーハであるにも係わらず、酸素濃度が異なる何れのウェーハにおいても、ＣＯＰ発生領域の表面部位に形成されたエピタキシャル層部分にはＥＰ欠陥が観察されなかった。 Further, in this experimental example, although the wafer has a COP generation region in the center, any wafer having a different oxygen concentration has an EP layer formed on the epitaxial layer portion formed on the surface portion of the COP generation region. No defects were observed.
このときのＣＯＰ発生領域に存在するＣＯＰサイズを、表面欠陥検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製；ＳＰ−２）を用いて調査したところ、全て６０ｎｍ以下のＣＯＰであることが観察された。そして、この微小ＣＯＰが発生するＣＯＰ発生領域は、リング状ＯＳＦ潜在核領域に接する内側領域近傍に形成されることが分かった。 When the COP size existing in the COP generation region at this time was investigated using a surface defect inspection apparatus (manufactured by KLA-Tencor; SP-2), it was observed that all the COPs were 60 nm or less. Then, it was found that the COP generation region where the minute COP is generated is formed in the vicinity of the inner region in contact with the ring-shaped OSF latent nucleus region.
そこで、ＣＯＰサイズがＥＰ欠陥発生に与える影響について、単結晶直径：３００ｍｍ、結晶方位：＜１００＞、極性：ｐ型（ボロンドープ）のウェーハを作製して調査を行なった。この調査では、ＯＳＦ起因のＥＰ欠陥と区別できるように、ＣＯＰ発生領域のみからなる単結晶を育成することとし、引上げ速度を高速から低速に変化させるようにしてＣＯＰサイズが異なる単結晶を育成した。 Therefore, the influence of the COP size on the generation of EP defects was investigated by producing a single crystal diameter: 300 mm, crystal orientation: <100>, polarity: p-type (boron doped) wafer. In this investigation, a single crystal consisting only of a COP generation region was grown so that it could be distinguished from an EP defect caused by OSF, and a single crystal having a different COP size was grown by changing the pulling speed from high speed to low speed. .
図６は、実施例３により、単結晶から切り出されたウェーハの表面にエピタキシャル成長処理を行い、エピタキシャル層表面で観察されたＥＰ欠陥密度を調査した結果を示す図である。エピタキシャル成長処理の条件は前記と同様とした。 FIG. 6 is a diagram showing a result of investigating the EP defect density observed on the surface of the epitaxial layer by performing an epitaxial growth process on the surface of the wafer cut out from the single crystal according to Example 3. The conditions for the epitaxial growth treatment were the same as described above.
図６から明らかなように、ＣＯＰサイズが６０ｎｍ以下であれば、エピタキシャル層表面において０．０９μｍ以上の大きさのエピタキシャル欠陥が極めて少ない（２個／ウェーハ枚以下）エピタキシャルウェーハを得ることができる。もちろん、ＣＯＰ発生領域を全く含まない結晶領域からなるウェーハとすれば、ＣＯＰ起因のエピタキシャル欠陥の発生を完全に排除することができる。 As is apparent from FIG. 6, when the COP size is 60 nm or less, an epitaxial wafer having an extremely small number of epitaxial defects of 0.09 μm or more on the surface of the epitaxial layer (2 wafers or less) can be obtained. Of course, if the wafer is made of a crystal region that does not include any COP generation region, the generation of epitaxial defects due to COP can be completely eliminated.
（実施例４）
＜ＢＭＤ形成温度域の冷却速度によるＢＭＤ密度の変化の調査＞
本実施例４では、ＢＭＤ形成温度域の冷却速度によるＢＭＤ密度の変化を調査するため、ＢＭＤ形成温度域の冷却速度変更実験を行って、ＰI領域のみからなる単結晶を育成し、この単結晶から切り出したウェーハ内部に形成されるＢＭＤ密度を調査した。実験条件は以下の通りである。
Example 4
<Investigation of BMD density change due to cooling rate in BMD formation temperature range>
In Example 4, to investigate the change in BMD density by the cooling rate of BMD formation temperature zone, by performing the cooling rate change experiments BMD formation temperature zone, and growing a single crystal made of only P I area, the single The BMD density formed inside the wafer cut out from the crystal was investigated. The experimental conditions are as follows.
単結晶直径：３００ｍｍ、
結晶方位：＜１００＞、
極性：ｐ型（ボロンドープ）
結晶領域：図１に示す引上げ装置を用い、図２（ａ）のラインＣの結晶領域（ＰI のみ）が得られる引上条件で単結晶を育成した。
冷却条件：冷却体６の設置位置を調整することにより、１０３０〜９２０℃間の温 度領域の冷却速度を１．３℃／分とし、９２０〜７２０℃間の温度領域 の冷却速度を０．３〜１．３℃／分の範囲で変更する実験を行った。
酸素濃度：ルツボ回転数を制御することにより、初期酸素濃度が１２×１０17ａｔ ｏｍｓ／ｃｍ3の単結晶を育成した。
Single crystal diameter: 300 mm,
Crystal orientation: <100>,
Polarity: p-type (boron doped)
Crystal Region: A single crystal was grown using the pulling apparatus shown in FIG. 1 under the pulling conditions for obtaining the crystal region (P I only) of line C in FIG.
Cooling conditions: By adjusting the installation position of the
Oxygen concentration: A single crystal having an initial oxygen concentration of 12 × 10 17 atoms / cm 3 was grown by controlling the number of revolutions of the crucible.
図７は、実施例４によりＢＭＤ形成温度域の冷却速度によるＢＭＤ密度の変化状況を調査した結果を示す図である。ここでは、ウェーハに対して、ＢＭＤ評価熱処理を行った後、ウェーハを劈開して、劈開断面をライトエッチング液で２μｍエッチングした後、エッチング後の劈開断面を光学顕微鏡で観察してＢＭＤ密度を測定した。 FIG. 7 is a diagram showing the results of examining the change state of the BMD density according to the cooling rate in the BMD formation temperature range according to Example 4. Here, after performing a BMD evaluation heat treatment on the wafer, the wafer is cleaved, the cleaved section is etched by 2 μm with a light etching solution, and the cleaved section after etching is observed with an optical microscope to measure the BMD density. did.
図７から明らかなように、９２０〜７２０℃間の温度領域の冷却速度が１．０℃／分を超える場合には、ウェーハ内部に形成されるＢＭＤ密度は１×１０4個／ｃｍ2以下であり、冷却速度が遅くなるにつれてＢＭＤ密度が増加することが分かる。一方、冷却速度が０．５℃／分よりも小さくなると、それ以上のＢＭＤ密度の増加は認められないが、生産性を考慮すると望ましくはないので、冷却速度の下限は０．５℃／分とした。 As is apparent from FIG. 7, when the cooling rate in the temperature range between 920 and 720 ° C. exceeds 1.0 ° C./min, the BMD density formed inside the wafer is 1 × 10 4 pieces / cm 2 or less. It can be seen that the BMD density increases as the cooling rate decreases. On the other hand, when the cooling rate is less than 0.5 ° C./min, no further increase in BMD density is observed, but this is not desirable in view of productivity, so the lower limit of the cooling rate is 0.5 ° C./min. It was.
（実施例５）
＜エピタキシャル成長処理後のＢＭＤ密度分布調査＞
本実施例５では、本発明の条件範囲で育成したエピタキシャルウェーハの径方向のＢＭＤ密度分布を調査した。比較例として、本発明で規定するＢＭＤ形成温度域の徐冷却条件を満たさない場合も合わせて調査した。実験条件は以下の通りである。
(Example 5)
<Investigation of BMD density distribution after epitaxial growth treatment>
In Example 5, the BMD density distribution in the radial direction of the epitaxial wafer grown in the condition range of the present invention was investigated. As a comparative example, a case where the gradual cooling condition in the BMD formation temperature range defined in the present invention was not satisfied was also investigated. The experimental conditions are as follows.
単結晶直径：３００ｍｍ、
結晶方位：＜１００＞、
極性：ｐ型（ボロンドープ）
結晶領域：図１に示す引上げ装置を用いて、図２（ｂ）のラインＤの結晶領域（Ｃ ＯＰ＋ＯＳＦ＋Ｐv＋ＰI＋Ｐv＋ＯＳＦ）が得られる引上条件で単結 晶を育成した。
冷却条件：冷却体６の設置位置を調整することにより、
本発明例として、
１０３０〜９２０℃間の温度領域を１．２℃／分とし、
９２０〜７２０℃間の温度領域を０．７℃／分とした。
初期酸素濃度は１２×１０17ａｔｏｍｓ／ｃｍ3とした。
比較例として、
１０３０〜９２０℃間の温度領域を１．２℃／分とし、
９２０〜７２０℃間の温度領域を１．２℃／分とした。
初期酸素濃度は１１×１０17ａｔｏｍｓ／ｃｍ3とした。
Single crystal diameter: 300 mm,
Crystal orientation: <100>,
Polarity: p-type (boron doped)
Crystal Region: A single crystal was grown using the pulling apparatus shown in FIG. 1 under the pulling conditions to obtain the crystal region (COP + OSF + P v + P I + P v + OSF) of line D in FIG.
Cooling condition: By adjusting the installation position of the
As an example of the present invention,
The temperature range between 1030 and 920 ° C is 1.2 ° C / min,
The temperature range between 920 and 720 ° C was 0.7 ° C / min.
The initial oxygen concentration was 12 × 10 17 atoms / cm 3 .
As a comparative example,
The temperature range between 1030 and 920 ° C is 1.2 ° C / min,
The temperature range between 920 and 720 ° C. was 1.2 ° C./min.
The initial oxygen concentration was 11 × 10 17 atoms / cm 3 .
図８は、実施例５によりエピタキシャル成長処理後のＢＭＤ密度の分布状況を調査した結果を示す図である。それぞれのウェーハについて、実施例３と同条件のエピタキシャル成長処理を行なった後、各エピタキシャルウェーハに対し、実施例４の場合と同様に、ＢＭＤ評価熱処理を行った後、ウェーハを劈開して、劈開断面をライトエッチング液で２μｍエッチングした後、エッチング後の劈開断面を光学顕微鏡で観察してＢＭＤ密度を測定した。 FIG. 8 is a diagram showing the results of examining the distribution state of the BMD density after the epitaxial growth process according to Example 5. About each wafer, after performing the epitaxial growth process of the same conditions as Example 3, after performing BMD evaluation heat processing with respect to each epitaxial wafer similarly to Example 4, the wafer is cleaved and a cleavage section is obtained. After etching 2 μm with a light etching solution, the cleaved cross section after the etching was observed with an optical microscope to measure the BMD density.
図８から明らかなように、本発明例のエピタキシャルウェーハでは、ＰI領域においても十分なＢＭＤ密度が得られており、ウェーハ径方向の全域にわたって、１×１０4個／ｃｍ2以上のＢＭＤ密度が観察された。一方、比較例のエピタキシャルウェーハでは、ＰI領域においてＢＭＤ密度が低く、径方向においてＢＭＤ分布が均一ではなかった。 As apparent from FIG. 8, the epitaxial wafer of the present invention example, and sufficient BMD density can be obtained even in the P I area, over the entire wafer radial, 1 × 10 4 pieces / cm 2 or more BMD density Was observed. On the other hand, in the epitaxial wafer of the comparative example, low BMD density in the P I area, BMD distribution in the radial direction was not uniform.
（実施例６）
＜ＲＴＡ処理の有効性の調査＞
本実施例６では、エピタキシャル成長処理前のＲＴＡ処理の有効性を確認する実験を行なった。実験条件は、エピタキシャル成長処理前に、アンモニア含有ガス雰囲気中で、ＲＴＡ処理を行なった以外は、実施例５の本発明例のエピタキシャルウェーハと同条件である。
(Example 6)
<Investigation of RTA treatment effectiveness>
In Example 6, an experiment was conducted to confirm the effectiveness of the RTA treatment before the epitaxial growth treatment. The experimental conditions are the same as those of the epitaxial wafer of the inventive example of Example 5 except that the RTA treatment was performed in an ammonia-containing gas atmosphere before the epitaxial growth treatment.
ＲＴＡ条件は以下のとおりである。すなわち、高速昇降温熱処理装置を用いて、アンモニア含有ガス雰囲気中で、昇温速度を５０℃／分とし、１１５０℃で１０秒の熱処理後、降温速度を７０℃／分とした。 The RTA conditions are as follows. That is, using a high-speed heating / cooling heat treatment apparatus, the temperature rising rate was 50 ° C./min in an ammonia-containing gas atmosphere, the temperature falling rate was 70 ° C./min after heat treatment at 1150 ° C. for 10 seconds.
図９は、実施例６によりＲＴＡ処理の有効性を調査した結果を示す図である。図９から明らかなように、エピタキシャル成長処理前にＲＴＡ処理を行なった本発明例のエピタキシャルウェーハでは、エピタキシャル成長処理後のＢＭＤ密度評価において、ウェーハ径方向の全域にわたって均一に、１×１０6個／ｃｍ2以上のＢＭＤ密度が観察され、ゲッタリング能力に優れるウェーハであることが確認できた。
FIG. 9 is a diagram showing the results of examining the effectiveness of the RTA process according to the sixth embodiment. As is apparent from FIG. 9, in the epitaxial wafer of the present invention example in which the RTA process was performed before the epitaxial growth process, the BMD density evaluation after the epitaxial growth process was uniformly 1 × 10 6 /
本発明のシリコンエピタキシャルウェーハの製造方法によれば、ＣＺ法により育成したシリコン単結晶インゴットから切り出されたウェーハ表面にＥＰ欠陥のないエピタキシャル層を形成することができ、Ｇｒｏｗｎ−ｉｎ欠陥の極めて少ない、しかもゲッタリング能力に優れたエピタキシャルウェーハを得ることができる。得られたシリコンエピタキシャルウェーハはＥＰ欠陥のない、優れたゲッタリング能力を有するウェーハとして各種デバイスの基板用に好適であり、広く採用されている。 According to the method for producing a silicon epitaxial wafer of the present invention, an epitaxial layer having no EP defect can be formed on a wafer surface cut from a silicon single crystal ingot grown by the CZ method, and the number of grown-in defects is extremely small. In addition, an epitaxial wafer excellent in gettering ability can be obtained. The obtained silicon epitaxial wafer is suitable for a substrate of various devices as a wafer having excellent gettering ability without an EP defect, and is widely used.
１：ルツボ、 １ａ：石英ルツボ、 １ｂ：黒鉛ルツボ
２：ヒーター、 ３：支持軸
４：単結晶、 ５、５ａ、５ｂ：熱遮蔽材
６：水冷体、 ７：融液
1: crucible, 1a: quartz crucible, 1b: graphite crucible 2: heater, 3: support shaft 4: single crystal, 5, 5a, 5b: heat shielding material 6: water-cooled body, 7: melt
Claims (6)
全領域が前記ＯＳＦ核潜在領域、または
大きさが６０ｎｍ以上のＣＯＰが存在しないＣＯＰ発生領域と前記ＯＳＦ核潜在領域の混合領域、または
前記ＣＯＰ発生領域と前記ＯＳＦ核潜在領域と酸素析出促進領域の混合領域、または
前記ＣＯＰ発生領域と前記ＯＳＦ核潜在領域と酸素析出促進領域と酸素析出抑制領域の混合領域、または
前記ＯＳＦ核潜在領域と酸素析出促進領域の混合領域、または
前記ＯＳＦ核潜在領域と酸素析出促進領域と酸素析出抑制領域の混合領域
から構成されることを特徴とする請求項１に記載のシリコンエピタキシャルウェーハの製造方法。 The silicon wafer is
The entire region is the OSF nucleus latent region, or the mixed region of the COP generation region and the OSF nucleus latent region where there is no COP having a size of 60 nm or more, or the COP generation region, the OSF nucleus latent region, and the oxygen precipitation promoting region. A mixed region, a mixed region of the COP generation region, the OSF nucleus latent region, an oxygen precipitation promotion region, and an oxygen precipitation suppression region, or a mixed region of the OSF nucleus latent region and an oxygen precipitation promotion region, or the OSF nucleus latent region 2. The method for producing a silicon epitaxial wafer according to claim 1, comprising a mixed region of an oxygen precipitation promoting region and an oxygen precipitation suppressing region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008196297A JP5151777B2 (en) | 2008-07-30 | 2008-07-30 | Method for manufacturing silicon epitaxial wafer and silicon epitaxial wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008196297A JP5151777B2 (en) | 2008-07-30 | 2008-07-30 | Method for manufacturing silicon epitaxial wafer and silicon epitaxial wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010030856A true JP2010030856A (en) | 2010-02-12 |
| JP5151777B2 JP5151777B2 (en) | 2013-02-27 |
Family
ID=41735826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008196297A Active JP5151777B2 (en) | 2008-07-30 | 2008-07-30 | Method for manufacturing silicon epitaxial wafer and silicon epitaxial wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5151777B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2237161A1 (en) | 2009-04-01 | 2010-10-06 | Seiko Epson Corporation | Memory device, circuit board, liquid receptacle, method of accepting from a host circuit data for writing to a data memory section, and system including a memory device electrically connectable to a host circuit |
| CN103710742A (en) * | 2013-12-30 | 2014-04-09 | 上海涌真机械有限公司 | Single crystal furnace capable of improving czochralski-method single crystal growth speed |
| WO2018008561A1 (en) * | 2016-07-06 | 2018-01-11 | 株式会社トクヤマ | Single crystal silicon plate-shaped body and production method therefor |
| KR20180101586A (en) | 2016-03-14 | 2018-09-12 | 가부시키가이샤 사무코 | Manufacturing method of silicon single crystal |
| CN111430267A (en) * | 2019-01-09 | 2020-07-17 | 东京毅力科创株式会社 | Cooling method and heat treatment apparatus for hot plate |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0741399A (en) * | 1993-07-29 | 1995-02-10 | Nippon Steel Corp | Heat treatment of silicon single crystal |
| JPH07223893A (en) * | 1994-02-14 | 1995-08-22 | Nippon Steel Corp | Semiconductor single crystal and production thereof |
| JP2003073191A (en) * | 2001-06-19 | 2003-03-12 | Sumitomo Mitsubishi Silicon Corp | Method of producing epitaxial wafer |
| JP2004087592A (en) * | 2002-08-23 | 2004-03-18 | Sumitomo Mitsubishi Silicon Corp | Method for manufacturing silicon wafer and silicon wafer |
| JP2004091221A (en) * | 2002-08-29 | 2004-03-25 | Sumitomo Mitsubishi Silicon Corp | Silicon single crystal, epitaxial wafer and their manufacturing processes |
-
2008
- 2008-07-30 JP JP2008196297A patent/JP5151777B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0741399A (en) * | 1993-07-29 | 1995-02-10 | Nippon Steel Corp | Heat treatment of silicon single crystal |
| JPH07223893A (en) * | 1994-02-14 | 1995-08-22 | Nippon Steel Corp | Semiconductor single crystal and production thereof |
| JP2003073191A (en) * | 2001-06-19 | 2003-03-12 | Sumitomo Mitsubishi Silicon Corp | Method of producing epitaxial wafer |
| JP2004087592A (en) * | 2002-08-23 | 2004-03-18 | Sumitomo Mitsubishi Silicon Corp | Method for manufacturing silicon wafer and silicon wafer |
| JP2004091221A (en) * | 2002-08-29 | 2004-03-25 | Sumitomo Mitsubishi Silicon Corp | Silicon single crystal, epitaxial wafer and their manufacturing processes |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2237161A1 (en) | 2009-04-01 | 2010-10-06 | Seiko Epson Corporation | Memory device, circuit board, liquid receptacle, method of accepting from a host circuit data for writing to a data memory section, and system including a memory device electrically connectable to a host circuit |
| CN103710742A (en) * | 2013-12-30 | 2014-04-09 | 上海涌真机械有限公司 | Single crystal furnace capable of improving czochralski-method single crystal growth speed |
| KR20180101586A (en) | 2016-03-14 | 2018-09-12 | 가부시키가이샤 사무코 | Manufacturing method of silicon single crystal |
| DE112017001292T5 (en) | 2016-03-14 | 2018-12-06 | Sumco Corporation | Process for producing a silicon single crystal |
| DE112017001292B4 (en) | 2016-03-14 | 2023-03-16 | Sumco Corporation | Process for producing a silicon single crystal |
| WO2018008561A1 (en) * | 2016-07-06 | 2018-01-11 | 株式会社トクヤマ | Single crystal silicon plate-shaped body and production method therefor |
| JPWO2018008561A1 (en) * | 2016-07-06 | 2018-11-29 | 株式会社トクヤマ | Single crystal silicon plate and manufacturing method thereof |
| US10975496B2 (en) | 2016-07-06 | 2021-04-13 | Tokuyama Corporation | Single crystal silicon plate-shaped body |
| CN111430267A (en) * | 2019-01-09 | 2020-07-17 | 东京毅力科创株式会社 | Cooling method and heat treatment apparatus for hot plate |
| CN111430267B (en) * | 2019-01-09 | 2024-04-19 | 东京毅力科创株式会社 | Cooling method and heating treatment device for hot plate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5151777B2 (en) | 2013-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4853237B2 (en) | Epitaxial wafer manufacturing method | |
| WO2010119614A1 (en) | Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device | |
| TWI471940B (en) | Silicon substrate manufacturing method and silicon substrate | |
| JP5515406B2 (en) | Silicon wafer and manufacturing method thereof | |
| KR20000005886A (en) | Silicon Single Crystal Wafer having few defects wherein nitrogen is doped and a method for producing it | |
| JP2002187794A (en) | Silicon wafer and production process for silicon single crystal used for producing the same | |
| JP5163459B2 (en) | Silicon single crystal growth method and silicon wafer inspection method | |
| JP2008066357A (en) | Silicon single crystal wafer and method of manufacturing the same | |
| TW201639036A (en) | Method for producing silicon wafer | |
| JP2004134439A (en) | Annealing wafer and its manufacturing method | |
| JP5151777B2 (en) | Method for manufacturing silicon epitaxial wafer and silicon epitaxial wafer | |
| KR20140021543A (en) | Method of manufacturing silicon substrate and silicon substrate | |
| JP2010126401A (en) | Silicon single crystal, method for growing the same, silicon wafer, and method for manufacturing the same | |
| JP4151474B2 (en) | Method for producing single crystal and single crystal | |
| JP2011222842A (en) | Manufacturing method for epitaxial wafer, epitaxial wafer, and manufacturing method for imaging device | |
| TWI621182B (en) | Epitaxial silicon wafer | |
| WO2005042811A1 (en) | Process for producing single crystal | |
| JP4715402B2 (en) | Single crystal silicon wafer manufacturing method, single crystal silicon wafer, and wafer inspection method | |
| JP2007210820A (en) | Method of manufacturing silicon single crystal | |
| JP2013175742A (en) | Epitaxial wafer manufacturing method, epitaxial wafer and imaging device manufacturing method | |
| JP4150167B2 (en) | Method for producing silicon single crystal | |
| JP4360208B2 (en) | Method for producing silicon single crystal | |
| JP4577320B2 (en) | Silicon wafer manufacturing method | |
| JP4155273B2 (en) | Manufacturing method of high quality silicon single crystal | |
| JP4501507B2 (en) | Silicon single crystal growth method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5151777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |