JP2010026394A - Display controller - Google Patents

Display controller Download PDF

Info

Publication number
JP2010026394A
JP2010026394A JP2008190019A JP2008190019A JP2010026394A JP 2010026394 A JP2010026394 A JP 2010026394A JP 2008190019 A JP2008190019 A JP 2008190019A JP 2008190019 A JP2008190019 A JP 2008190019A JP 2010026394 A JP2010026394 A JP 2010026394A
Authority
JP
Japan
Prior art keywords
tearing
image
output
fout
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008190019A
Other languages
Japanese (ja)
Inventor
Junji Miura
純二 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2008190019A priority Critical patent/JP2010026394A/en
Publication of JP2010026394A publication Critical patent/JP2010026394A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a tearing phenomenon from occurring while suppressing the load on an MCU, in an image transfer control circuit transferring image data from the MCU to a display panel. <P>SOLUTION: For example, counter circuits 318 and 319 obtain an image input frequency (Fin) of the image data input from the MCU 10, an image output frequency (Fout) of the image data output to the display panel 20, and a one-frame image output time (T). A calculating circuit 320 calculates a Tearing generation boundary time based upon the image input frequency (Fin), image output frequency (Fout), and one-frame image output time (T). Then a generating circuit 321 generates a Tearing previous notice signal based upon the Tearing generation boundary time and gives notice to the MCU 10 to control the timing of the image data input according to the Tearing previous notice signal. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、表示制御装置に関するもので、たとえば、同期信号(ClockおよびVSYNCなど)を用いて、ホストプロセッサからの画像データをLCD(Liquid Crystal Display)などの表示パネルへ転送する、画像転送制御回路(LCD Controller(LCDC))に関する。   The present invention relates to a display control apparatus, and for example, an image transfer control circuit that transfers image data from a host processor to a display panel such as an LCD (Liquid Crystal Display) using a synchronization signal (Clock, VSYNC, etc.). (LCD Controller (LCDC)).

一般に、ホストプロセッサ(たとえば、Micro Control Unit(MCU))からLCDなどの表示パネルへ画像データを転送する場合、MCUからの画像データは、LCDC内のメモリに一時保存された後に表示パネルへと出力される。これにより、MCUからの画像データの転送速度と表示パネルが要求する画像データの転送速度との差異が補償されている。しかしながら、動画再生のようなシームレスな処理では、MCUからLCDCへの画像データ入力とLCDCから表示パネルへの画像データ出力とがほぼ同時に行われる。そのため、画像データの転送速度の差異を補償しきれない場合、メモリに格納中の不完全な画像データが表示パネルへ出力される、いわゆるティアリングと呼ばれる画像データの追い越し現象(Tearing現象)が発生する。表示パネルへの不完全な画像データの出力は、画像表示時のチラつきの原因となる。   In general, when image data is transferred from a host processor (for example, Micro Control Unit (MCU)) to a display panel such as an LCD, the image data from the MCU is temporarily stored in a memory in the LCDC and then output to the display panel. Is done. This compensates for the difference between the transfer rate of image data from the MCU and the transfer rate of image data requested by the display panel. However, in seamless processing such as moving image reproduction, image data input from the MCU to the LCDC and image data output from the LCDC to the display panel are performed almost simultaneously. For this reason, when the difference in transfer rate of image data cannot be compensated for, incomplete image data stored in the memory is output to the display panel, so-called tearing phenomenon of image data (tearing phenomenon) occurs. . Output of incomplete image data to the display panel causes flickering during image display.

従来、画像データを間引くことによって、Tearing現象の発生を抑制する方法がよく知られている。この方法の場合、不完全な画像データの表示パネルへの出力は防止できるものの、画像データの連続性が損なわれるため、スムーズでない表示(画像表示時のチラつき)までは改善できない。   Conventionally, a method for suppressing the occurrence of the tearing phenomenon by thinning out image data is well known. In the case of this method, although incomplete image data can be prevented from being output to the display panel, the continuity of the image data is lost, and therefore, smooth display (flickering during image display) cannot be improved.

これに対し、Tearing現象にともなう画像表示時のチラつきを、以下のような技術により改善する方法が提案されている(たとえば、特許文献1参照)。すなわち、ソフトウェア処理によるTearing対策として、たとえばMCUにおいて、LCDCから表示パネルに発行される、出力中か否かを示す同期信号(VSYNC_out)を、割り込み機能またはpollingによって監視する。そして、この監視により、LCDCから表示パネルへの画像データの出力が確認されると、Tearing現象が発生しないタイミングを見計らって、MCUからLCDCへの画像データの入力を慣行する。これにより、Tearing現象に起因する画像表示時のチラつきは改善できる。   On the other hand, a method for improving flicker at the time of image display accompanying the tearing phenomenon has been proposed by the following technique (for example, see Patent Document 1). That is, as a countermeasure against tearing by software processing, for example, in the MCU, a synchronization signal (VSYNC_out) issued from the LCDC to the display panel indicating whether output is in progress is monitored by an interrupt function or polling. Then, when the output of the image data from the LCDC to the display panel is confirmed by this monitoring, the input of the image data from the MCU to the LCDC is practiced at the timing when the tearing phenomenon does not occur. Thereby, the flicker at the time of the image display resulting from a tearing phenomenon can be improved.

ところが、このソフトウェア処理によるTearing対策の場合には、MCUによる画像データ出力の確認処理および画像データ入力のためのタイミング算出処理などが必要となるため、MCUの負荷が増大するという問題点を有している。   However, in the case of countermeasures for tearing by this software processing, there is a problem that the load on the MCU increases because the processing for confirming image data output by the MCU and the timing calculation processing for image data input are required. ing.

上記したように、Tearing対策をMCUによるソフトウェア処理に委ねるようにした場合、Tearing現象の発生を防止でき、画像表示時のチラつきを改善できるものの、MCUに多大な負荷がかかるため、消費電力の増加とともに、他の処理への影響が懸念されていた。
特開2001−350455号公報
As described above, when the countermeasure for tearing is left to the software processing by the MCU, the occurrence of the tearing phenomenon can be prevented and the flickering at the time of image display can be improved. At the same time, there were concerns about the impact on other treatments.
JP 2001-350455 A

本発明は、上記の問題点を解決すべくなされたもので、その目的は、ホストプロセッサに大した負荷をかけることなしに、ティアリング現象の発生を防止でき、画像表示時のチラつきを改善することが可能な表示制御装置を提供することにある。   The present invention has been made to solve the above-described problems, and an object of the present invention is to prevent the occurrence of tearing without imposing a heavy load on the host processor and to improve flicker at the time of image display. An object of the present invention is to provide a display control device that can perform the above-described operation.

本願発明の一態様によれば、ホストプロセッサからの画像信号を、表示装置が要求する転送速度に変換して転送する表示制御装置であって、前記ホストプロセッサより入力される前記画像信号の入力周波数(Fin)を検出する入力周波数検出回路と、前記表示装置に出力する前記画像信号の出力周波数(Fout)および1フレーム画像出力時間(T)を検出する出力周波数検出回路と、前記入力周波数(Fin)と、前記出力周波数(Fout)および前記1フレーム画像出力時間(T)とにもとづいて、ティアリング現象の発生が予測される時間を画定するためのティアリング発生境界時間を算出する算出回路と、前記ティアリング発生境界時間からティアリング現象の発生を予告するティアリング予告信号を生成し、前記ホストプロセッサに通知する生成回路とを具備し、前記ティアリング予告信号を、前記ホストプロセッサが前記画像信号の出力タイミングを制御する際の目安とするようにしたことを特徴とする表示制御装置が提供される。   According to one aspect of the present invention, there is provided a display control device that converts an image signal from a host processor to a transfer rate required by the display device and transfers the image signal, and an input frequency of the image signal input from the host processor. An input frequency detection circuit that detects (Fin), an output frequency detection circuit that detects an output frequency (Fout) of the image signal output to the display device and a one-frame image output time (T), and the input frequency (Fin) ) And the output frequency (Fout) and the one-frame image output time (T), a calculation circuit for calculating a tearing occurrence boundary time for defining a time at which the occurrence of the tearing phenomenon is predicted, and A tear warning signal is generated from the tear occurrence boundary time to predict the occurrence of the tear phenomenon, and the host program A display control device comprising: a generation circuit that notifies a memory; and wherein the tear notice signal is used as a guide when the host processor controls the output timing of the image signal. The

また、本願発明の一態様によれば、ホストプロセッサより第1の転送速度で入力される画像信号を保存する画像メモリと、前記画像メモリに保存された前記画像信号を、表示装置が要求する第2の転送速度に変換して出力する処理回路と、前記ホストプロセッサより入力される同期信号とクロック信号とから、前記画像信号の入力周波数(Fin)を検出する入力周波数検出回路と、前記表示装置に出力する同期信号とクロック信号とから、前記画像信号の出力周波数(Fout)および1フレーム画像出力時間(T)を検出する出力周波数検出回路と、前記入力周波数(Fin)と、前記出力周波数(Fout)および前記1フレーム画像出力時間(T)とにもとづいて、ティアリング現象の発生が予測される時間を画定するためのティアリング発生境界時間を算出する算出回路と、前記ティアリング発生境界時間からティアリング現象の発生を予告するティアリング予告信号を生成するとともに、前記画像信号の出力タイミングを制御する際の目安として、前記ティアリング予告信号を前記ホストプロセッサに通知する生成回路とを具備したことを特徴とする表示制御装置が提供される。   According to one aspect of the present invention, an image memory that stores an image signal input at a first transfer rate from a host processor, and a display device that requests the image signal stored in the image memory. A processing circuit for converting to a transfer rate of 2 and outputting; an input frequency detection circuit for detecting an input frequency (Fin) of the image signal from a synchronization signal and a clock signal input from the host processor; and the display device Output frequency detection circuit for detecting the output frequency (Fout) and 1 frame image output time (T) of the image signal, the input frequency (Fin), and the output frequency ( Fout) and a one-frame image output time (T), a tier for defining a time at which a tearing phenomenon is expected to occur And a tearing notice signal for generating a tearing notice signal for notifying the occurrence of a tearing phenomenon from the tearing occurrence boundary time and as a guide for controlling the output timing of the image signal. And a generation circuit for notifying the host processor of the display control device.

上記の構成により、ホストプロセッサに大した負荷をかけることなしに、ティアリング現象の発生を防止でき、画像表示時のチラつきを改善することが可能な表示制御装置を提供できる。   With the above configuration, it is possible to provide a display control apparatus that can prevent the occurrence of tearing without imposing a heavy load on the host processor and can improve flickering during image display.

以下、本発明の実施の形態について図面を参照して説明する。ただし、図面は模式的なものであり、各図面の寸法および比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても、互いの寸法の関係および/または比率が異なる部分が含まれていることは勿論である。特に、以下に示すいくつかの実施の形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。この発明の技術思想は、その要旨を逸脱しない範囲において、種々の変更を加えることができる。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, it should be noted that the drawings are schematic, and the dimensions and ratios of the drawings are different from the actual ones. Moreover, it is a matter of course that the drawings include portions having different dimensional relationships and / or ratios. In particular, some embodiments described below exemplify apparatuses and methods for embodying the technical idea of the present invention, and the technology of the present invention depends on the shape, structure, arrangement, etc. of components. The idea is not specified. Various changes can be made to the technical idea of the present invention without departing from the gist thereof.

[第1の実施形態]
図1は、本発明の第1の実施形態にしたがった、表示制御装置の構成例を示すものである。なお、ここでは、MCU10からの画像データを表示パネル(表示装置)20へ転送するための、画像転送制御回路(LCDC)30を例に説明する。
[First Embodiment]
FIG. 1 shows an example of the configuration of a display control device according to the first embodiment of the present invention. Here, an image transfer control circuit (LCDC) 30 for transferring image data from the MCU 10 to the display panel (display device) 20 will be described as an example.

図1に示すように、画像転送制御回路30は、同期信号(ClockおよびVSYNCなど)を用いた画像データの入出力機構、画像データの一時保存機構、および、画像データの処理機構を備えるものであって、入力画像データ取得回路311、データ変換回路312、メモリ313、データ変換/画像処理回路314、PLL回路315、同期信号生成回路316、制御レジスタ317、カウンタ回路318,319、Tearing発生境界時間の算出回路320、および、Tearing予告信号の生成回路321を有している。   As shown in FIG. 1, the image transfer control circuit 30 includes an image data input / output mechanism using a synchronization signal (such as Clock and VSYNC), an image data temporary storage mechanism, and an image data processing mechanism. The input image data acquisition circuit 311, data conversion circuit 312, memory 313, data conversion / image processing circuit 314, PLL circuit 315, synchronization signal generation circuit 316, control register 317, counter circuits 318 and 319, tearing generation boundary time Calculation circuit 320 and tearing notice signal generation circuit 321.

ここで、MCU10は、装置本体(たとえば、携帯電話など)のホストプロセッサであって、装置本体の全般的な制御(処理)を司るとともに、表示パネル20に転送する画像データ、同期信号(VSYNC_inなど)、Pixel Clock信号、および、制御コマンドを、画像転送制御回路30に供給するものである。なお、このMCU10は、画像転送制御回路30からのTearing予告信号を取り込んで、画像データを画像転送制御回路30に入力するタイミングを調整する機能を有している。   Here, the MCU 10 is a host processor of the apparatus main body (for example, a mobile phone) and controls overall processing (processing) of the apparatus main body, and also transfers image data, a synchronization signal (VSYNC_in, etc.) to the display panel 20. ), A Pixel Clock signal and a control command are supplied to the image transfer control circuit 30. The MCU 10 has a function of taking a tearing notice signal from the image transfer control circuit 30 and adjusting the timing at which image data is input to the image transfer control circuit 30.

一方、表示パネル20はLCDなどによって構成され、MCU10より転送される画像データを表示するものである。   On the other hand, the display panel 20 is constituted by an LCD or the like, and displays image data transferred from the MCU 10.

画像転送制御回路30において、入力画像データ取得回路311は、1〜数ライン分のラインメモリを有し、逐次、MCU10からの画像データ、同期信号、および、Pixel Clock信号を取り込むものである。   In the image transfer control circuit 30, the input image data acquisition circuit 311 has a line memory for one to several lines, and sequentially captures image data, a synchronization signal, and a Pixel Clock signal from the MCU 10.

データ変換回路312は、入力画像データ取得回路311に入力された画像データに各種の信号処理、たとえばガンマ(γ)補正処理、画像サイズ補正(伸縮)処理、色フォーマット処理などを施すものである。   The data conversion circuit 312 performs various signal processing such as gamma (γ) correction processing, image size correction (expansion / contraction) processing, color format processing, and the like on the image data input to the input image data acquisition circuit 311.

メモリ313は、データ変換回路312から供給される1フレーム分の画像データを格納できる画像メモリである。   The memory 313 is an image memory that can store image data for one frame supplied from the data conversion circuit 312.

データ変換/画像処理回路314は、メモリ313に格納された画像データの形態(パラレルデータ→シリアルデータ、画像サイズ、圧縮率、フォーマットなど)を、表示パネル20での表示にそなえて変更するものである。   The data conversion / image processing circuit 314 changes the form (parallel data → serial data, image size, compression rate, format, etc.) of the image data stored in the memory 313 in accordance with the display on the display panel 20. is there.

PLL回路315は、画像データの表示パネル20への出力に必要な、高速クロック信号を生成するものである。   The PLL circuit 315 generates a high-speed clock signal necessary for outputting image data to the display panel 20.

同期信号生成回路316は、PLL回路315からの高速クロック信号をもとに同期信号およびPixel Clock信号を生成し、その生成した同期信号およびPixel Clock信号とともに、データ変換/画像処理回路314からの画像データを表示パネル20に出力するものである。   The synchronization signal generation circuit 316 generates a synchronization signal and a Pixel Clock signal based on the high-speed clock signal from the PLL circuit 315, and the image from the data conversion / image processing circuit 314 together with the generated synchronization signal and the Pixel Clock signal. Data is output to the display panel 20.

制御レジスタ317は、MCU10からの制御コマンドを格納したり、格納している制御コマンドをMCU10に送出したりするものである。制御コマンドとしては、各部(回路)でのパラメータの設定などに用いられる各種のデータ、たとえば、画像サイズ、ラインサイズ、周波数、転送待ち時間、および、画像入力周波数(Fin)と画像出力周波数(Fout)とを算出するための規定値などがあげられる。   The control register 317 stores a control command from the MCU 10 and sends the stored control command to the MCU 10. As control commands, various data used for setting parameters in each unit (circuit), for example, image size, line size, frequency, transfer waiting time, image input frequency (Fin) and image output frequency (Fout) ) And a prescribed value for calculating.

カウンタ回路318は、入力画像データ取得回路311に与えられるMCU10からの同期信号(VSYNC_in)およびPixel Clock信号にもとづいて、画像入力周波数(Fin)を取得するための、周波数カウンタ(入力周波数検出回路)である。   The counter circuit 318 is a frequency counter (input frequency detection circuit) for acquiring an image input frequency (Fin) based on a synchronization signal (VSYNC_in) and a Pixel Clock signal from the MCU 10 given to the input image data acquisition circuit 311. It is.

カウンタ回路319は、表示パネル20に発行される同期信号(VSYNC_out)およびPixel Clock信号にもとづいて、画像出力周波数(Fout)と1画面転送時間(1フレーム画像出力時間)Tとを取得するための、周波数カウンタ(出力周波数検出回路)である。   The counter circuit 319 obtains the image output frequency (Fout) and one screen transfer time (one frame image output time) T based on the synchronization signal (VSYNC_out) and the Pixel Clock signal issued to the display panel 20. A frequency counter (output frequency detection circuit).

算出回路320は、カウンタ回路318,319の出力からTearing発生境界時間を算出するもので、必要に応じて、画像データ入力および画像データ出力の基準となるクロックスピード、画像サイズ(1フレーム/1ライン)、転送待ち時間などが、Tearing発生境界時間の決定に利用される。Tearing発生境界時間とは、Tearing現象の発生が予測される時間を画定するための情報である。   The calculation circuit 320 calculates the tearing generation boundary time from the outputs of the counter circuits 318 and 319, and if necessary, the clock speed and the image size (1 frame / 1 line as a reference for image data input and image data output). ), The transfer waiting time, and the like are used to determine the tearing boundary time. The tearing occurrence boundary time is information for defining the time at which the occurrence of the tearing phenomenon is predicted.

生成回路321は、たとえば数段カウンタであって、同期信号(VSYNC_out)と算出回路320からのTearing発生境界時間とにしたがってTearing予告信号を生成し、MCU10に通知するものである。   The generation circuit 321 is, for example, a several-stage counter, and generates a tearing notice signal according to the synchronization signal (VSYNC_out) and the tearing generation boundary time from the calculation circuit 320 and notifies the MCU 10 of it.

図2は、上記した構成の画像転送制御回路30におけるTearing予告信号の生成動作について示すものである。本実施形態の場合、画像入力周波数(Fin)と画像出力周波数(Fout)と1フレーム画像出力時間(T)とが与えられることにより、算出回路320において、Tearing発生境界時間が算出される。   FIG. 2 shows an operation for generating a tearing notice signal in the image transfer control circuit 30 having the above-described configuration. In the case of the present embodiment, the tearing occurrence boundary time is calculated in the calculation circuit 320 by giving the image input frequency (Fin), the image output frequency (Fout), and the one-frame image output time (T).

たとえば、図2(a)〜(c)に示すように、Tearing発生境界時間は、Fout/Finの範囲(画像データ入力の傾きの条件に対する画像データ出力の傾きの条件)に応じて、以下の値(a)〜(c)をとる。   For example, as shown in FIGS. 2A to 2C, the tearing occurrence boundary time is as follows according to the range of Fout / Fin (the condition of the inclination of the image data output with respect to the condition of the inclination of the image data input). Values (a) to (c) are taken.

(a) Fout/Fin > 2のとき
Tearing発生境界時間=解なし(下記式(2),(3)において、負の値をとる) … (1)
すなわち、図2(a)に示すように、画像データ入力の傾き(y=Finx+m)に対して画像データ出力の傾き(y=Foutx+n)が2倍以上となる場合、Fout,Finの関係によらず、Tearing現象は必ず発生する(通常のシステムとしてはあり得ない状態)。
(A) When Fout / Fin> 2 Tearing occurrence boundary time = no solution (takes a negative value in the following formulas (2) and (3)) (1)
That is, as shown in FIG. 2A, when the inclination (y = Foutx + n) of the image data output is more than twice the inclination (y = Finx + m) of the image data input, the relationship between Fout and Fin Therefore, the tearing phenomenon always occurs (a state that is impossible for a normal system).

(b) 2 > Fout/Fin ≧ 1のとき
Tearing発生境界時間=(2−Fout/Fin)T … (2)
すなわち、図2(b)に示すように、MCU10からの画像データの転送速度よりも表示パネル20が要求する画像データの転送速度の方が速い場合には、表示パネル20へ画像データ出力を開始してから(2−Fout/Fin)Tまでの間に画像データ入力を開始すれば、Tearing現象は発生しない。
(B) When 2> Fout / Fin ≧ 1 Tearing occurrence boundary time = (2-Fout / Fin) T (2)
That is, as shown in FIG. 2B, when the transfer rate of the image data requested by the display panel 20 is faster than the transfer rate of the image data from the MCU 10, image data output to the display panel 20 is started. If the image data input is started between (2-Fout / Fin) T and Tearing phenomenon does not occur.

(c) 1 > Fout/Fin ≧ 0のとき
Tearing発生境界時間=(1−Fout/Fin)T … (3)
すなわち、図2(c)に示すように、MCU10からの画像データの転送速度よりも表示パネル20が要求する画像データの転送速度の方が遅い場合には、表示パネル20へ画像データ出力を開始してから(1−Fout/Fin)Tが経った後に画像データ入力を開始すれば、Tearing現象は発生しない。
(C) When 1> Fout / Fin ≧ 0 Tearing occurrence boundary time = (1−Fout / Fin) T (3)
That is, as shown in FIG. 2C, when the transfer rate of the image data requested by the display panel 20 is slower than the transfer rate of the image data from the MCU 10, image data output to the display panel 20 is started. Then, if image data input is started after (1-Fout / Fin) T has passed, the tearing phenomenon does not occur.

このように、画像転送制御回路30内において、上記式(2),(3)よりTearing発生境界時間を算出し、さらに、その算出値をもとにTearing予告信号を生成する。そして、この生成したTearing予告信号をMCU10へ通知する。すなわち、算出回路320において、上記式(2),(3)にしたがって、画像入力周波数(Fin)と画像出力周波数(Fout)と1フレーム画像出力時間(T)とから、Tearing現象の発生が予測されるTearing発生境界時間を算出する。さらに、生成回路321において、その算出したTearing発生境界時間と同期信号(VSYNC_out)とをもとに、Tearing予告信号を生成する。たとえば、2 > Fout/Fin ≧ 1のときには、Tearing発生境界時間((2−Fout/Fin)T)と1フレーム画像出力時間(T)との間だけハイレベルとなる、Tearing予告信号が生成される。また、1 > Fout/Fin ≧ 0のときには、1フレーム画像出力時間(T)とTearing発生境界時間((1−Fout/Fin)T)との間だけハイレベルとなる、Tearing予告信号が生成される。   In this way, in the image transfer control circuit 30, the tearing boundary time is calculated from the above equations (2) and (3), and further, a tearing notice signal is generated based on the calculated value. Then, the generated Tearing notice signal is notified to the MCU 10. That is, in the calculation circuit 320, the occurrence of the tearing phenomenon is predicted from the image input frequency (Fin), the image output frequency (Fout), and the one-frame image output time (T) according to the above formulas (2) and (3). The tearing occurrence boundary time to be calculated is calculated. Further, the generation circuit 321 generates a tearing notice signal based on the calculated tearing boundary time and the synchronization signal (VSYNC_out). For example, when 2> Fout / Fin ≧ 1, a Tearing notice signal is generated that is at a high level only between the Tearing occurrence boundary time ((2-Fout / Fin) T) and the 1-frame image output time (T). The In addition, when 1> Fout / Fin ≧ 0, a Tearing notice signal is generated that is at a high level only between the 1 frame image output time (T) and the tearing boundary time ((1-Fout / Fin) T). The

これにより、MCU10では、画像転送制御回路30からのTearing予告信号を、たとえば画像出力時のイネーブル信号(あるいは、割り込み信号)として取り込むことによって、Tearing現象の発生を容易に防止できるようになる。つまり、MCU10は、Tearing予告信号にしたがって、画像転送制御回路30への画像データ入力のタイミングを制御することにより、面倒な画像データ出力の確認処理および画像データ入力のためのタイミング算出処理などを必要とすることなく、Tearing現象の発生なしに表示パネル20に対する画像データの転送が可能となる。   Thereby, the MCU 10 can easily prevent the occurrence of the tearing phenomenon by taking the tearing notice signal from the image transfer control circuit 30 as an enable signal (or interrupt signal) at the time of image output, for example. That is, the MCU 10 requires troublesome confirmation processing of image data output and timing calculation processing for image data input by controlling the timing of image data input to the image transfer control circuit 30 in accordance with the tearing notice signal. Thus, the image data can be transferred to the display panel 20 without occurrence of the tearing phenomenon.

図3は、上記のTearing予告信号を用いた、画像データの入出力のタイミングを示すものである。この例の場合、たとえば入力画像の1〜3枚目までは、画像データ入力を開始するタイミングがいずれもTearing予告信号のロウレベル時となるため、出力画像として不完全な画像データが表示パネル20へ出力されることはない。   FIG. 3 shows the input / output timing of image data using the above Tearing notice signal. In the case of this example, for the first to third sheets of input images, for example, the timing at which image data input is started is at the low level of the Tearing notice signal, so that incomplete image data is output to the display panel 20 as an output image. It is never output.

これに対し、入力画像の4枚目は、画像データ入力を開始するタイミングがTearing予告信号のハイレベル時(図3に示す破線のタイミング)となる。このため、たとえば破線で示すタイミングで画像データ入力を開始すると、Tearing現象が発生し、出力画像として不完全な画像データが表示パネル20へ出力されることになる。   On the other hand, for the fourth input image, the timing for starting image data input is when the tearing notice signal is at the high level (the timing indicated by the broken line in FIG. 3). For this reason, for example, when image data input is started at a timing indicated by a broken line, a tearing phenomenon occurs, and incomplete image data is output to the display panel 20 as an output image.

この場合、MCU10は、たとえば図3に一点鎖線で示すように、画像データ入力を開始するタイミングがTearing予告信号のロウレベル時となるよう、入力画像の4枚目を出力するタイミングを変更する。これにより、入力画像の3枚目が、再度、出力画像として表示パネル20へ出力されることとなり、出力画像として不完全な画像データ(入力画像の4枚目)が表示パネル20へ出力されるのを防止できる。ゆえに、画像表示時のチラつきを改善でき、画像のスムーズな表示を実現できるようになるものである。   In this case, the MCU 10 changes the timing of outputting the fourth image of the input image so that the timing of starting the image data input is at the low level of the Tearing notice signal, for example, as indicated by a one-dot chain line in FIG. As a result, the third image of the input image is output again to the display panel 20 as an output image, and incomplete image data (the fourth image of the input image) is output to the display panel 20 as the output image. Can be prevented. Therefore, flicker at the time of image display can be improved, and smooth display of the image can be realized.

なお、入力画像および出力画像において、実際には各画像データの相互間に若干の転送待ち時間が存在するが、ここでの説明では省略している。   In the input image and the output image, there is actually a slight transfer waiting time between the respective image data, but this is omitted in the description here.

上記したように、画像転送制御回路30からのTearing予告信号を目安に、MCU10での画像データの出力のタイミングを容易に制御できるようにしている。すなわち、周波数に応じて画像データの転送速度は一義的に決まるので、画像転送制御回路において、画像入力周波数(Fin)と画像出力周波数(Fout)と1フレーム画像出力時間(T)とからTearing現象の発生を予測し、その結果として、Tearing予告信号を事前にMCUに通知するようにしている。これにより、MCUにおいては、画像データ出力の確認処理および画像データ入力のためのタイミング算出処理といった面倒なソフトウェア処理を必要とすることなく、Tearing予告信号に応じて画像転送制御回路への画像データの入力のタイミングを変更するだけで、Tearing現象の発生を防止できるようになる。したがって、単に、画像表示時のチラつきを改善できるのみでなく、Tearing対策をMCUによるソフトウェア処理に委ねるようにした従来に比べ、MCUの負荷を格段に軽減することが可能となり、消費電力の削減とともに、MCUが行うべき他の処理への影響も最小限にとどめることが可能となるものである。   As described above, the output timing of the image data in the MCU 10 can be easily controlled based on the tearing notice signal from the image transfer control circuit 30 as a guide. That is, since the transfer rate of image data is uniquely determined according to the frequency, in the image transfer control circuit, the tearing phenomenon is determined from the image input frequency (Fin), the image output frequency (Fout), and the one-frame image output time (T). As a result, a tearing notice signal is notified to the MCU in advance. As a result, the MCU does not require troublesome software processing such as image data output confirmation processing and timing calculation processing for image data input, and the image data to be sent to the image transfer control circuit according to the tearing notice signal. The occurrence of the tearing phenomenon can be prevented only by changing the input timing. Therefore, it is possible not only to improve the flicker at the time of image display, but also to reduce the load on the MCU significantly compared to the conventional case where the countermeasure for tearing is left to the software processing by the MCU. The influence on other processing to be performed by the MCU can be minimized.

なお、上記実施形態においては、画像転送制御回路内でTearing予告信号の生成までを行うように構成した場合を例に説明したが、これに限らず、たとえば画像転送制御回路とは別構成とすることも可能であり、必ずしも画像転送制御回路として1チップにより構成する場合に限定されるものではない。   In the above-described embodiment, the case where the image transfer control circuit is configured to perform the generation of the tearing notice signal has been described as an example. However, the present invention is not limited to this. For example, the image transfer control circuit is configured separately from the image transfer control circuit. The image transfer control circuit is not necessarily limited to a single chip.

その他、本願発明は、上記(各)実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記(各)実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、(各)実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題(の少なくとも1つ)が解決でき、発明の効果の欄で述べられている効果(の少なくとも1つ)が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。   In addition, the present invention is not limited to the above (each) embodiment, and various modifications can be made without departing from the scope of the invention in the implementation stage. Further, the above (each) embodiment includes various stages of the invention, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, even if several constituent requirements are deleted from all the constituent requirements shown in the (each) embodiment, the problem (at least one) described in the column of the problem to be solved by the invention can be solved. When the effect (at least one of the effects) described in the “Effect” column is obtained, a configuration from which the constituent requirements are deleted can be extracted as an invention.

本発明の第1の実施形態にしたがった、表示制御装置(画像転送制御回路)の構成例を示すブロック図。1 is a block diagram showing a configuration example of a display control device (image transfer control circuit) according to a first embodiment of the present invention. 画像転送制御回路におけるTearing予告信号の生成動作について説明するために示す図。The figure shown in order to demonstrate the generation operation | movement of the Tearing notice signal in an image transfer control circuit. Tearing予告信号を用いた、画像データの入出力にかかるタイミングの一例を示す図。The figure which shows an example of the timing concerning the input / output of image data using the Tearing notice signal.

符号の説明Explanation of symbols

10…MCU、20…表示パネル、30…画像転送制御回路、313…メモリ、318,319…カウンタ回路、320…Tearing発生境界時間の算出回路、321…Tearing予告信号の生成回路。   DESCRIPTION OF SYMBOLS 10 ... MCU, 20 ... Display panel, 30 ... Image transfer control circuit, 313 ... Memory, 318, 319 ... Counter circuit, 320 ... Calculation circuit of tearing generation | occurrence | production boundary time, 321 ... Generation circuit of tearing notice signal.

Claims (5)

ホストプロセッサからの画像信号を、表示装置が要求する転送速度に変換して転送する表示制御装置であって、
前記ホストプロセッサより入力される前記画像信号の入力周波数(Fin)を検出する入力周波数検出回路と、
前記表示装置に出力する前記画像信号の出力周波数(Fout)および1フレーム画像出力時間(T)を検出する出力周波数検出回路と、
前記入力周波数(Fin)と、前記出力周波数(Fout)および前記1フレーム画像出力時間(T)とにもとづいて、ティアリング現象の発生が予測される時間を画定するためのティアリング発生境界時間を算出する算出回路と、
前記ティアリング発生境界時間からティアリング現象の発生を予告するティアリング予告信号を生成し、前記ホストプロセッサに通知する生成回路と
を具備し、
前記ティアリング予告信号を、前記ホストプロセッサが前記画像信号の出力タイミングを制御する際の目安とするようにしたことを特徴とする表示制御装置。
A display control device that converts an image signal from a host processor into a transfer rate required by the display device and transfers the image signal,
An input frequency detection circuit for detecting an input frequency (Fin) of the image signal input from the host processor;
An output frequency detection circuit for detecting an output frequency (Fout) of the image signal output to the display device and a one-frame image output time (T);
Based on the input frequency (Fin), the output frequency (Fout), and the one-frame image output time (T), a tearing occurrence boundary time for defining a time at which the occurrence of the tearing phenomenon is predicted is calculated. A calculation circuit;
Generating a tearing notice signal for notifying the occurrence of the tearing phenomenon from the tearing occurrence boundary time, and notifying the host processor;
The display control apparatus, wherein the tear notice signal is used as a guide when the host processor controls the output timing of the image signal.
さらに、前記ホストプロセッサからの前記画像信号を一時保存するための画像メモリを備えることを特徴とする請求項1に記載の表示制御装置。   The display control apparatus according to claim 1, further comprising an image memory for temporarily storing the image signal from the host processor. ホストプロセッサより第1の転送速度で入力される画像信号を保存する画像メモリと、
前記画像メモリに保存された前記画像信号を、表示装置が要求する第2の転送速度に変換して出力する処理回路と、
前記ホストプロセッサより入力される同期信号とクロック信号とから、前記画像信号の入力周波数(Fin)を検出する入力周波数検出回路と、
前記表示装置に出力する同期信号とクロック信号とから、前記画像信号の出力周波数(Fout)および1フレーム画像出力時間(T)を検出する出力周波数検出回路と、
前記入力周波数(Fin)と、前記出力周波数(Fout)および前記1フレーム画像出力時間(T)とにもとづいて、ティアリング現象の発生が予測される時間を画定するためのティアリング発生境界時間を算出する算出回路と、
前記ティアリング発生境界時間からティアリング現象の発生を予告するティアリング予告信号を生成するとともに、前記画像信号の出力タイミングを制御する際の目安として、前記ティアリング予告信号を前記ホストプロセッサに通知する生成回路と
を具備したことを特徴とする表示制御装置。
An image memory for storing an image signal input at a first transfer rate from the host processor;
A processing circuit that converts the image signal stored in the image memory to a second transfer rate required by the display device and outputs the second transfer rate;
An input frequency detection circuit for detecting an input frequency (Fin) of the image signal from a synchronization signal and a clock signal input from the host processor;
An output frequency detection circuit for detecting an output frequency (Fout) of the image signal and a one-frame image output time (T) from a synchronization signal and a clock signal output to the display device;
Based on the input frequency (Fin), the output frequency (Fout), and the one-frame image output time (T), a tearing occurrence boundary time for defining a time at which the occurrence of the tearing phenomenon is predicted is calculated. A calculation circuit;
Generating a tearing notice signal for notifying the occurrence of a tearing phenomenon from the tearing occurrence boundary time, and a generation circuit for notifying the host processor of the tearing notice signal as a guide when controlling the output timing of the image signal. A display control device comprising the display control device.
前記算出回路は、前記入力周波数(Fin)と前記出力周波数(Fout)との関係が2 > Fout/Fin ≧ 1のとき、式(2−Fout/Fin)Tにしたがって、前記ティアリング発生境界時間を算出するものであることを特徴とする請求項1または3に記載の表示制御装置。   When the relationship between the input frequency (Fin) and the output frequency (Fout) is 2> Fout / Fin ≧ 1, the calculation circuit calculates the tearing occurrence boundary time according to the equation (2-Fout / Fin) T. The display control apparatus according to claim 1, wherein the display control apparatus calculates the display control apparatus. 前記算出回路は、前記入力周波数(Fin)と前記出力周波数(Fout)との関係が1 > Fout/Fin ≧ 0のとき、式(1−Fout/Fin)Tにしたがって、前記ティアリング発生境界時間を算出するものであることを特徴とする請求項1または3に記載の表示制御装置。   When the relationship between the input frequency (Fin) and the output frequency (Fout) is 1> Fout / Fin ≧ 0, the calculating circuit calculates the tearing occurrence boundary time according to the equation (1-Fout / Fin) T. The display control apparatus according to claim 1, wherein the display control apparatus calculates the display control apparatus.
JP2008190019A 2008-07-23 2008-07-23 Display controller Withdrawn JP2010026394A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008190019A JP2010026394A (en) 2008-07-23 2008-07-23 Display controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008190019A JP2010026394A (en) 2008-07-23 2008-07-23 Display controller

Publications (1)

Publication Number Publication Date
JP2010026394A true JP2010026394A (en) 2010-02-04

Family

ID=41732264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008190019A Withdrawn JP2010026394A (en) 2008-07-23 2008-07-23 Display controller

Country Status (1)

Country Link
JP (1) JP2010026394A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014174993A1 (en) * 2013-04-26 2014-10-30 シャープ株式会社 Memory control device and mobile terminal
KR20150079013A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 Setup Device For Display Device And Setup Method Thereor
JP2017201414A (en) * 2017-06-28 2017-11-09 シャープ株式会社 Memory control device and portable terminal
KR101861723B1 (en) 2011-12-20 2018-05-30 삼성전자주식회사 Devices and method of adjusting synchronization signal preventing tearing and flicker
US10068555B2 (en) 2015-05-19 2018-09-04 Samsung Electronics Co., Ltd. Display driving circuit and display device including the same
CN115831074A (en) * 2023-02-20 2023-03-21 深圳曦华科技有限公司 Frame rate conversion method and device based on single cache mode

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101861723B1 (en) 2011-12-20 2018-05-30 삼성전자주식회사 Devices and method of adjusting synchronization signal preventing tearing and flicker
WO2014174993A1 (en) * 2013-04-26 2014-10-30 シャープ株式会社 Memory control device and mobile terminal
JP2014215558A (en) * 2013-04-26 2014-11-17 シャープ株式会社 Memory control device, and portable terminal
CN105144281A (en) * 2013-04-26 2015-12-09 夏普株式会社 Memory control device and mobile terminal
US9653045B2 (en) 2013-04-26 2017-05-16 Sharp Kabushiki Kaisha Memory control device and mobile terminal
KR20150079013A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 Setup Device For Display Device And Setup Method Thereor
KR102148485B1 (en) * 2013-12-31 2020-08-26 엘지디스플레이 주식회사 Setup Device For Display Device
US10068555B2 (en) 2015-05-19 2018-09-04 Samsung Electronics Co., Ltd. Display driving circuit and display device including the same
JP2017201414A (en) * 2017-06-28 2017-11-09 シャープ株式会社 Memory control device and portable terminal
CN115831074A (en) * 2023-02-20 2023-03-21 深圳曦华科技有限公司 Frame rate conversion method and device based on single cache mode

Similar Documents

Publication Publication Date Title
TWI419145B (en) Techniques for aligning frame data
JP2010026394A (en) Display controller
CN105144281B (en) Storage control device and portable terminal device
KR101622207B1 (en) Display drive ic, display drive system and display drive method
WO2017170630A1 (en) Display device, control method for display device, and control program
JP2011095566A (en) Method for controlling image processor, and program
JP2008298948A (en) Projector, image display device, and image processing apparatus
US20110007215A1 (en) Synchronization Signal Control Circuit and Display Apparatus
US20150062110A1 (en) Source driver less sensitive to electrical noises for display
JP2010181573A (en) Image processing apparatus, information processing apparatus, mobile terminal device, and image processing method
JP2003308041A (en) Plasma display device
JP4123212B2 (en) Projector projection system with network function
JP2007017604A (en) Drive device of display panel and method for driving display panel
JP2008203482A (en) Information terminal
JP2011090597A (en) Image display apparatus and method for controlling the same
US20230386416A1 (en) Display device and display control method
JP2005346044A (en) Image signal processing circuit and image display apparatus
US11688031B2 (en) Resynchronization of a display system and GPU after panel self refresh
WO2017073488A1 (en) Polymer network liquid crystal display device and liquid crystal display method
JP2005079881A (en) Digital camera apparatus, method for correcting image display deviation, computer program, and computer-readable recording medium
JP2011081246A (en) Device for driving flat display apparatus and method for driving the same
JP2000122594A (en) Method and device for displaying image
JP4291618B2 (en) Synchronization control method and image display apparatus
JP2014202865A (en) Video processing apparatus, control method for video processing apparatus, and program
JP2006039513A (en) Controller for plurality of display devices

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111004