JP2010021689A - Video signal processing apparatus and nonlinear low-pass filter - Google Patents
Video signal processing apparatus and nonlinear low-pass filter Download PDFInfo
- Publication number
- JP2010021689A JP2010021689A JP2008178874A JP2008178874A JP2010021689A JP 2010021689 A JP2010021689 A JP 2010021689A JP 2008178874 A JP2008178874 A JP 2008178874A JP 2008178874 A JP2008178874 A JP 2008178874A JP 2010021689 A JP2010021689 A JP 2010021689A
- Authority
- JP
- Japan
- Prior art keywords
- value
- output
- input
- signal
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、映像信号のビット精度を拡張する処理を行う映像信号処理装置及び非線形ローパスフィルタに係り、特に、映像の微弱な質感(テクスチャ)を保持することができ、映像信号にノイズが重畳していてもビット精度拡張処理の効果を得ることができる映像信号処理装置及び非線形ローパスフィルタに関する。 The present invention relates to a video signal processing apparatus and a nonlinear low-pass filter that perform processing for extending the bit accuracy of a video signal, and in particular, can retain a weak texture of a video and superimpose noise on the video signal. In particular, the present invention relates to a video signal processing device and a nonlinear low-pass filter that can obtain the effect of the bit precision extension processing.
液晶パネルの表示分解能は従来8ビット程度であったが、近年、表示分解能が10ビット以上の液晶パネルが登場しており、表示画像のコントラストも向上している。また、映像信号の処理技術の進歩に伴い、ノイズ低減処理や階調補正を行うことが当然のこととなってきている。液晶パネルに入力される映像信号はDVDやハイビジョン放送等の8ビットで量子化されたデジタル映像信号であることが一般的である。表示分解能が10ビットの液晶パネルに8ビットの映像信号を表示した場合には、8ビット量子化に起因する等高線状の階調縞が見えてしまい、滑らかな階調が表示できない場合がある。この現象は、ガンマ補正処理やコントラスト強調のような階調補正処理を行うとさらに顕著に現れる。 Conventionally, the display resolution of the liquid crystal panel has been about 8 bits. However, in recent years, liquid crystal panels having a display resolution of 10 bits or more have appeared, and the contrast of the display image has been improved. As video signal processing technology advances, it is natural to perform noise reduction processing and gradation correction. The video signal input to the liquid crystal panel is generally a digital video signal quantized with 8 bits such as a DVD or a high-definition broadcast. When an 8-bit video signal is displayed on a liquid crystal panel having a display resolution of 10 bits, contour gradation stripes resulting from 8-bit quantization may be seen, and smooth gradations may not be displayed. This phenomenon appears more prominently when tone correction processing such as gamma correction processing or contrast enhancement is performed.
そこで、滑らかな階調を表示するために、映像信号のビット精度を拡張する処理を行う映像信号処理装置が種々提案されている。例えば特開2004−054210号公報(特許文献1)には、グラデーション部を検出し、そのグラデーション部に下位ビットを付与してビット精度を拡張することが記載されている。特開2007−181189号公報(特許文献2)には、階調縞が目立ちやすいグラデーション部を検出し、ビット精度の高い線形補間により望ましいグラデーションを得ることが記載されている。また、特開2008−047986号公報(特許文献3)には、非線形ローパスフィルタやコアリング回路を用いて、映像信号のビット精度を拡張する処理を行う映像信号処理装置が記載されている。
特許文献1,2に記載のようなグラデーション部を検出してビット精度を拡張する場合、グラデーション部を検出する際に誤検出が発生する。映像信号の最下位ビットよりも大きなノイズが重畳するとグラデーション部を検出できず、十分な効果が得られない。映像信号にノイズが重畳していた場合でも効果的にビット精度を拡張することができる映像信号処理装置が望まれる。また、肌の質感のような微弱な質感を保持することができる映像信号処理装置が望まれる。
When detecting the gradation part as described in
本発明はこのような問題点に鑑みなされたものであり、映像信号にある程度のノイズが重畳していても効果的にビット精度を拡張することができ、微弱な質感を減衰させるという弊害が少なく、質感を保持することができる映像信号処理装置を提供することを目的とする。
また、映像信号のビット精度を拡張する処理を行う映像信号処理装置に用いて好適な非線形ローパスフィルタを提供することを目的とする。
The present invention has been made in view of such problems, and even if a certain amount of noise is superimposed on the video signal, the bit accuracy can be effectively extended, and there is little adverse effect of attenuating a weak texture. Another object of the present invention is to provide a video signal processing apparatus capable of retaining the texture.
It is another object of the present invention to provide a non-linear low-pass filter suitable for use in a video signal processing apparatus that performs processing for extending the bit accuracy of a video signal.
本発明は、上述した従来の技術の課題を解決するため、第1の量子化ビット数のデジタル映像信号に非線形のローパスフィルタ処理を施して、前記第1の量子化ビット数より大きい第2の量子化ビット数精度の低周波成分信号を出力する非線形ローパスフィルタ(1)と、前記非線形ローパスフィルタより出力された前記低周波成分信号を前記第1の量子化ビット数精度に変換するビット精度変換部(3)と、前記デジタル映像信号と前記ビット精度変換部の出力信号とが互いの位相が揃えられた状態で入力され、前記デジタル映像信号から前記ビット精度変換部の出力信号を減算して前記第1の量子化ビット数精度の高低周波成分信号を出力する減算器(4)と、前記非線形ローパスフィルタより出力された前記低周波成分信号と前記減算器より出力された前記高低周波成分信号とを加算して出力する第1の加算器(5)とを備えることを特徴とする映像信号処理装置を提供する。
ここで、前記非線形ローパスフィルタ(1)は、中心に位置する注目画素とこの注目画素の周囲に位置する複数の周辺画素とを含む所定の領域内で、前記注目画素の画素信号と前記複数の周辺画素それぞれの画素信号との差分を求める複数の差分器(12a〜12x)と、前記複数の差分器より出力された正または負の差分値それぞれが入力され、入力値が正の第1の値と負の第2の値との間の範囲では入力値を出力し、入力値が前記第1の値を超えて正の第3の値以下であるときは入力値を減衰させた値を出力し、入力値が前記第2の値を超えて負の第4の値以上であるときは入力値を増幅させた値を出力し、入力値が前記第3及び第4の値を超えるときは0を出力する複数の非線形演算部(13a〜13x)と、前記複数の非線形演算部からの出力値を全て加算する累積加算部(14)と、前記累積加算部からの出力値を前記周辺画素の数で平均値化する平均値化部(16)と、前記注目画素の画素信号と前記平均値化部の出力信号とを加算する第2の加算器(17)とを有することが好ましい。
また、前記累積加算部(14)と前記平均値化部(16)との間に、前記累積加算部からの正または負の出力値が入力されるリミッタ(15)を備え、前記リミッタは、入力値が正の第5の値と負の第6の値との間の範囲では入力値を出力し、入力値が前記第5の値を超えて正の第7の値以下であるときは入力値を減衰させた値を出力し、入力値が前記第6の値を超えて負の第8の値以上であるときは入力値を増幅させた値を出力し、入力値が前記第7及び第8の値を超えるときは0を出力することが好ましい。
In order to solve the above-described problems of the prior art, the present invention applies a non-linear low-pass filter process to a digital video signal having a first number of quantization bits, and outputs a second larger than the first number of quantization bits. A non-linear low-pass filter (1) that outputs a low-frequency component signal with quantization bit number accuracy, and a bit-accuracy conversion that converts the low-frequency component signal output from the non-linear low-pass filter to the first quantization bit number accuracy Part (3), the digital video signal and the output signal of the bit precision conversion part are input in a state where their phases are aligned, and the output signal of the bit precision conversion part is subtracted from the digital video signal A subtractor (4) for outputting the first quantization bit number precision high and low frequency component signal; and the low frequency component signal output from the nonlinear low pass filter and the subtraction To provide a video signal processing apparatus characterized by comprising a first adder and (5) output by adding the more output said high and low-frequency component signal.
Here, the non-linear low-pass filter (1) includes a pixel signal of the target pixel and the plurality of pixels within a predetermined region including the target pixel located at the center and a plurality of peripheral pixels positioned around the target pixel. A plurality of differentiators (12a to 12x) for obtaining a difference from the pixel signal of each of the peripheral pixels, and positive or negative difference values output from the plurality of differentiators are input, and a first input value is positive. An input value is output in the range between the value and the negative second value, and when the input value exceeds the first value and is equal to or less than the positive third value, the input value is attenuated. When the input value exceeds the second value and is equal to or greater than the negative fourth value, the input value is amplified and the input value exceeds the third and fourth values. Are a plurality of nonlinear arithmetic units (13a to 13x) that output 0, and the plurality of nonlinear arithmetic units A cumulative addition unit (14) that adds all of the output values, an average value unit (16) that averages the output values from the cumulative addition unit by the number of surrounding pixels, and a pixel signal of the pixel of interest And a second adder (17) for adding the output signal of the averaging unit.
Further, a limiter (15) to which a positive or negative output value from the cumulative addition unit is input is provided between the cumulative addition unit (14) and the averaging unit (16), When the input value is in the range between the positive fifth value and the negative sixth value, the input value is output, and when the input value exceeds the fifth value and is equal to or less than the positive seventh value A value obtained by attenuating the input value is output. When the input value exceeds the sixth value and is equal to or greater than the negative eighth value, a value obtained by amplifying the input value is output. When the value exceeds the eighth value, it is preferable to output 0.
さらに、本発明は、上述した従来の技術の課題を解決するため、中心に位置する注目画素とこの注目画素の周囲に位置する複数の周辺画素とを含む所定の領域内で、前記注目画素の画素信号と前記複数の周辺画素それぞれの画素信号との差分を求める複数の差分器(12a〜12x)と、前記複数の差分器より出力された正または負の差分値それぞれが入力され、入力値が正の第1の値と負の第2の値との間の範囲では入力値を出力し、入力値が前記第1の値を超えて正の第3の値以下であるときは入力値を減衰させた値を出力し、入力値が前記第2の値を超えて負の第4の値以上であるときは入力値を増幅させた値を出力し、入力値が前記第3及び第4の値を超えるときは0を出力する複数の非線形演算部(13a〜13x)と、前記複数の非線形演算部からの出力値を全て加算する累積加算部(14)と、前記累積加算部からの正または負の出力値が入力され、入力値が正の第5の値と負の第6の値との間の範囲では入力値を出力し、入力値が前記第5の値を超えて正の第7の値以下であるときは入力値を減衰させた値を出力し、入力値が前記第6の値を超えて負の第8の値以上であるときは入力値を増幅させた値を出力し、入力値が前記第7及び第8の値を超えるときは0を出力するリミッタ(15)と、前記リミッタからの出力値を前記周辺画素の数で平均値化する平均値化部(16)と、前記注目画素の画素信号と前記平均値化部の出力信号とを加算する加算器(17)とを備えることを特徴とする非線形ローパスフィルタを提供する。 Furthermore, in order to solve the above-described problems of the conventional technology, the present invention provides a pixel of interest within a predetermined area including a pixel of interest located at the center and a plurality of peripheral pixels located around the pixel of interest. A plurality of differentiators (12a to 12x) for obtaining a difference between a pixel signal and a pixel signal of each of the plurality of surrounding pixels, and each of positive or negative difference values output from the plurality of differentiators is input, Outputs an input value in the range between the positive first value and the negative second value, and when the input value exceeds the first value and is equal to or less than the positive third value, the input value When the input value exceeds the second value and is a negative fourth value or more, a value obtained by amplifying the input value is output, and the input value is the third and third values. A plurality of nonlinear arithmetic units (13a to 13x) that output 0 when a value of 4 is exceeded; A cumulative addition unit (14) for adding all output values from the nonlinear arithmetic unit, and a positive or negative output value from the cumulative addition unit are input, and a positive fifth value and a negative sixth value are input. An input value is output in a range between values, and when the input value exceeds the fifth value and is equal to or less than a positive seventh value, a value obtained by attenuating the input value is output. A limiter that outputs an amplified input value when it exceeds the sixth value and is equal to or greater than the negative eighth value, and outputs 0 when the input value exceeds the seventh and eighth values. 15), an averaging unit (16) that averages the output value from the limiter by the number of surrounding pixels, and an addition that adds the pixel signal of the pixel of interest and the output signal of the averaging unit A non-linear low-pass filter, characterized in that it comprises a device (17).
本発明の映像信号処理装置及び非線形ローパスフィルタによれば、映像信号にある程度のノイズが重畳していても効果的にビット精度を拡張することができ、微弱な質感を減衰させるという弊害が少なく、質感を保持することができる。 According to the video signal processing device and the non-linear low-pass filter of the present invention, even if a certain amount of noise is superimposed on the video signal, the bit accuracy can be effectively expanded, and there is little adverse effect of attenuating a weak texture, The texture can be maintained.
以下、本発明の映像信号処理装置及び非線形ローパスフィルタについて、添付図面を参照して説明する。図1は本発明の映像信号処理装置の一実施形態を示すブロック図である。本実施形態においては、量子化ビット数8ビットの映像信号を12ビット精度に拡張する場合を例とする。本発明は、8ビットを12ビット精度に拡張する場合に限定されるものではなく、第1のビット数を有する映像信号を第1のビット数より多い第2のビット数精度に拡張するものであればよい。 Hereinafter, a video signal processing apparatus and a nonlinear low-pass filter according to the present invention will be described with reference to the accompanying drawings. FIG. 1 is a block diagram showing an embodiment of a video signal processing apparatus of the present invention. In the present embodiment, an example in which a video signal having a quantization bit number of 8 bits is extended to 12-bit precision is taken as an example. The present invention is not limited to extending 8 bits to 12-bit accuracy, but extends a video signal having a first bit number to a second bit number accuracy greater than the first bit number. I just need it.
図1において、8ビットの映像信号の画素信号は非線形ローパスフィルタ(非線形LPF)1及び遅延器2に順次入力される。映像信号は輝度信号でも色信号でもよい。非線形LPF1からは12ビット精度の低周波成分信号が出力される。非線形LPF1の具体的構成及び動作については後に詳述する。非線形LPF1の出力信号はビット精度変換部3及び加算器5に入力される。ビット精度変換部3は、12ビットにおける下位4ビットを四捨五入した上で下位4ビットを切り捨てることによって8ビットの信号として出力する。ビット精度変換部3の8ビットの出力信号は減算器4に入力される。
In FIG. 1, a pixel signal of an 8-bit video signal is sequentially input to a nonlinear low-pass filter (nonlinear LPF) 1 and a
遅延器2は、入力された映像信号(画素信号)を非線形LPF1及びビット精度変換部3における処理時間だけ遅延させる。遅延器2からの8ビットの画素信号は減算器4に入力される。これによって、減算器4に入力されるビット精度変換部3の出力信号と遅延器2より出力される画素信号とは互いの位相が一致する。減算器4は、遅延器2より出力された画素信号からビット精度変換部3の出力信号を減算することによって、8ビット精度の高周波成分信号を出力する。加算器5は、非線形LPF1の出力信号と減算器4の出力信号とを加算して出力する。
The
この図1に示す映像信号処理装置の入力映像信号と出力映像信号とを比較すると、低周波成分信号のビット精度は8ビットから12ビットに増大しているが、高周波成分信号は実質的に8ビットのままで変化しない。従って、全帯域の映像信号における処理としては、入力映像信号と出力映像信号とで8ビットLSBが変化するのみとなり、大きな弊害が発生しにくい。低周波成分信号にエッジ成分が含まれるとエッジ成分が変化(減衰)し、映像全体の鮮鋭感が低下したり、質感が減退したりする。そこで、本実施形態では非線形LPF1によって低周波成分信号にエッジ成分が含まれないようにしている。
Comparing the input video signal and the output video signal of the video signal processing apparatus shown in FIG. 1, the bit accuracy of the low frequency component signal is increased from 8 bits to 12 bits, but the high frequency component signal is substantially 8 bits. Bit remains unchanged. Therefore, as the processing for the video signal of the entire band, only the 8-bit LSB is changed between the input video signal and the output video signal, and it is difficult to cause a great adverse effect. If an edge component is included in the low-frequency component signal, the edge component changes (attenuates), and the sharpness of the entire image is lowered or the texture is deteriorated. Therefore, in this embodiment, the low-frequency component signal is prevented from including an edge component by the
次に、図2を用いて非線形LPF1の具体的構成及び動作について説明する。図2において、領域内画素信号発生部11は、一例として、図3に示すように、水平方向5画素、垂直方向5画素の計25画素の領域内の画素信号を発生する。図3の画素P11〜P15,P21〜P25,P31〜P35,P41〜P45,P51〜P55における中央に位置する画素P33が、映像信号処理装置による処理の対象となる注目画素である。ここでは領域を25画素としたが、さらに多い画素としてもよい。また、必ずしも水平方向及び垂直方向に連続した画素の領域としなくてもよい。例えば全体で81画素の領域における水平方向及び垂直方向に画素を間引いて25画素の領域としてもよい。
Next, a specific configuration and operation of the
図4は、図3に示す25画素の画素信号を発生させるための領域内画素信号発生部11の具体的構成例を示している。図4において、入力端子1100には画素信号が入力され、この画素信号は画素遅延器1101〜1104によって1画素ずつ順次遅延される。入力端子1100に入力された画素信号はラインメモリ1105によって1ライン分遅延される。ラインメモリ1105より出力された画素信号は画素遅延器1106〜1109によって1画素ずつ順次遅延され、ラインメモリ1110によってさらに1ライン分遅延される。ラインメモリ1110より出力された画素信号は画素遅延器1111〜1114によって1画素ずつ順次遅延され、ラインメモリ1115によってさらに1ライン分遅延される。
FIG. 4 shows a specific configuration example of the in-region pixel
ラインメモリ1115より出力された画素信号は画素遅延器1116〜1119によって1画素ずつ順次遅延され、ラインメモリ1120によってさらに1ライン分遅延される。ラインメモリ1120より出力された画素信号は画素遅延器1121〜1124によって1画素ずつ順次遅延される。出力端子1125〜1129からは画素P51〜P55の画素信号が出力される。出力端子1130〜1134からは画素P41〜P45の画素信号が出力される。出力端子1135〜1139からは画素P31〜P35の画素信号が出力される。出力端子1140〜1144からは画素P21〜P25の画素信号が出力される。出力端子1145〜1149からは画素P11〜P15の画素信号が出力される。出力端子1137から出力される画素信号が注目画素P33の画素信号である。
Pixel signals output from the
図2に戻り、領域内画素信号発生部11より出力された注目画素P33の画素信号は、24個の差分器12a〜12x及び加算器17に供給される。差分器12a〜12xには、領域内画素信号発生部11より出力された、注目画素P33の画素信号以外の画素信号がそれぞれ供給される。差分器12a〜12xは、注目画素P33の画素信号と他の24画素それぞれの画素信号との差分をとって正または負の差分値を非線形演算部13a〜13xに供給する。
Returning to FIG. 2, the pixel signal of the target pixel P <b> 33 output from the in-region pixel
非線形演算部13a〜13xは、図5に示すように、入力信号が0からしきい値a,−aまでの範囲では入力信号の値をそのまま出力し、しきい値aからその2倍の値2aまでの範囲では値2aから入力信号の値を減じた値を出力し、しきい値−aからその2倍の−2aまでの範囲では値−2aに入力信号の値を加えた値を出力し、値2a以上及び値−2a以下の場合は0を出力する。累積加算部14は、非線形演算部13a〜13xの出力信号を全て加算する。なお、図2では、便宜上、符号P11,P12,P33,P54,P55をそれぞれの画素からの画素信号を示す符号として付している。
As shown in FIG. 5, the nonlinear
ここでは、非線形演算部13a〜13xにおける非線形処理の特性を図5に示すように正方向及び負方向で三角形状としたが、台形状としてもよい。非線形処理の特性は図5に示すものに限定されるものではなく、入力値が正の第1の値(a)と負の第2の値(−a)との間の範囲では入力値を出力し、入力値が第1の値(a)を超えて正の第3の値(2a)以下であるときは入力値を減衰させた値を出力し、入力値が第2の値を超えて負の第4の値(−2a)以上であるときは入力値を増幅させた値を出力し、入力値が第3及び第4の値を超えるときは0を出力するものであればよい。
Here, the characteristics of the nonlinear processing in the
累積加算部14の正または負の出力はリミッタ15による制限を受けて、平均値化部16に入力される。リミッタ15における制限特性については後述する。平均値化部16はリミッタ15の出力を累積加算部14における累積加算数である24で除算することによって平均値を算出する。加算器17は、注目画素P33の画素信号と平均値化部16より出力された平均値とを加算して出力する。
The positive or negative output of the
非線形LPF1は、図2に示す構成によって、エッジ成分を除いた上でローパスフィルタをかけることができ、エッジ部への影響を小さく抑えることができる。特に、非線形演算部13a〜13xでは、値2a,−2aの絶対値よりも大きな値を0にして、ローパスフィルタをかけないようにしているので、明確なエッジ成分に対する影響を極めて小さく抑えることができる。また、累積加算部14への入力信号はしきい値a,−aの絶対値が上限となるので、差分器12a〜12xからの差分値そのものを累積加算し、平均値化部16で平均値化する場合と比較して、取り扱う数値が小さくなる。従って、非線形LPF1をハードウェアにて構成した場合の回路規模は小さくなる。
With the configuration shown in FIG. 2, the
ここで、リミッタ15を設けている理由と、リミッタ15における制限特性について説明する。上記のように、非線形LPF1では明確なエッジ成分に対する影響を抑えることができるが、リミッタ15を設けない場合には、次のような不具合が発生する可能性がある。即ち、8ビットの信号におけるLSBから4,5程度(値4/256,5/256程度)の微弱な信号で表現されている肌のしわやそばかすのような質感、絵画のタッチのような微妙な表現がやや削がれてしまって、映像の品位を損なうおそれがある。リミッタ15はこのような不具合を避けるために設けている。
Here, the reason why the
図6に示すように、リミッタ15は、一例として、入力信号が0からしきい値b,−bまでの範囲では入力信号の値をそのまま出力し、しきい値bからその2倍の値2bまでの範囲では値2bから入力信号の値を減じた値を出力し、しきい値−bからその2倍の−2bまでの範囲では値−2bに入力信号の値を加えた値を出力し、値2b以上及び値−2b以下の場合は0を出力する。ここでは、リミッタ15の制限特性を図6に示すように正方向及び負方向で三角形状としたが、台形状としてもよい。リミッタ15の制限特性は図6に示すものに限定されるものではなく、入力値が正の第5の値(b)と負の第6の値(−b)との間の範囲では入力値を出力し、入力値が第5の値を超えて正の第7の値(2b)以下であるときは入力値を減衰させた値を出力し、入力値が第6の値を超えて負の第8の値(−2b)以上であるときは入力値を増幅させた値を出力し、入力値が第7及び第8の値を超えるときは0を出力するものであればよい。
As shown in FIG. 6, as an example, the
図7〜図9を用いて、図3の領域における画像のパターンの例と、それぞれのパターンにおける累積加算部14の出力値について説明する。図7(A)は図3の画素P11〜P15,P21〜P25,P31〜P35,P41〜P45,P51〜P55における画素値(輝度値)を示しており、画素P33のみが画素値100でその他が全て画素値104となっている。この場合、図7(B)に示すように、画素P33が孤立点となっており、明確なエッジではない微弱エッジの状態となっている。この図7の場合の累積加算部14の出力値は4×24で96となる。
An example of an image pattern in the region of FIG. 3 and an output value of the
図8(A)は、画素P13,P23,P33,P43,P53が画素値100でその他が全て画素値104となっている場合を示している。この場合、図8(B)に示すように、明確なエッジではない線状の微弱エッジの状態となっている。この図8の場合の累積加算部14の出力値は4×20+0×4で80となる。図9(A)は、画素P11,P12,P21,P22,P31,P32,P41,P42,P51,P52が画素値101でその他が全て画素値100となっている場合を示している。この場合、図9(B)に示すように、左側の2列と右側の3列とで画素値1の差を有する明確なグラデーション部となっている。この図9の場合の累積加算部14の出力値は1×10+0×14で10となる。
FIG. 8A shows a case where the pixels P13, P23, P33, P43, and P53 have a pixel value of 100 and all others have a pixel value of 104. In this case, as shown in FIG. 8 (B), a linear weak edge is not a clear edge. The output value of the
これら図7〜図9より分かるように、累積加算部14の出力値が比較的大きい場合、注目画素P33はグラデーション部ではなく微弱エッジであると判断できる。図6に示すリミッタ15の制限特性は、図7〜図9に示す微弱エッジ及びグラデーション部における累積加算部14の出力値に基づいて最適な特性とすればよい。具体的には、累積加算部14の出力値が大きい微弱エッジの場合に、平均値化部16への入力が極めて小さい値や0になるようにリミッタ15で制限する。累積加算部14の出力値は、非線形LPF1で演算する領域の画素数によって異なることになるので、しきい値bの値や出力信号を0とする入力信号の値(図6の例では値2b)は、非線形LPF1で演算する領域の画素数に応じて最適な値とすればよい。
As can be seen from FIGS. 7 to 9, when the output value of the
ここで、図10〜図13を用いて図1の映像信号処理装置によるグラデーション部及び微弱エッジの信号波形の処理例について説明する。図10はノイズが重畳していないグラデーション部の信号波形の場合の動作説明図である。図10(A)は信号レベルが8ビットのLSBずつ増大して階段状となっているグラデーション部の信号波形を1次元的に示している。この図10(A)の信号波形に非線形LPF1によって非線形LPFを施すと、図10(B)となる。この図10(B)の信号波形をビット精度変換部3によって8ビットにすると、図10(C)となる。減算器4によって図10(A)と図10(C)の信号波形の差分をとると、図10(D)に示すように0となる。加算器5によって図10(B)と図10(D)の信号波形を加算すると、図10(E)の信号波形となる。このように、グラデーション部では、非線形LPF1による非線形LPFの処理が施される。
Here, a processing example of the signal waveform of the gradation part and the weak edge by the video signal processing apparatus of FIG. 1 will be described with reference to FIGS. FIG. 10 is an operation explanatory diagram in the case of the signal waveform of the gradation portion where noise is not superimposed. FIG. 10A shows one-dimensionally the signal waveform of the gradation portion in which the signal level increases step by step by 8 bits of LSB. When nonlinear LPF is applied to the signal waveform of FIG. 10A by nonlinear LPF1, FIG. 10B is obtained. When the signal waveform of FIG. 10B is changed to 8 bits by the bit precision conversion unit 3, FIG. 10C is obtained. When the difference between the signal waveforms of FIG. 10A and FIG. 10C is taken by the subtractor 4, it becomes 0 as shown in FIG. 10D. When the signal waveforms of FIGS. 10B and 10D are added by the adder 5, the signal waveform of FIG. 10E is obtained. Thus, in the gradation portion, the nonlinear LPF processing by the
次に図11及び図12を用いて微弱エッジの信号波形の場合の処理について説明する。図11はリミッタ15によるリミッタ処理を行わない場合の動作説明図であり、図12はリミッタ15によるリミッタ処理を行う本実施形態の動作説明図である。図11(A)及び図12(A)は、線状の微弱エッジの信号波形を1次元的に示している。微弱エッジと他の部分との画素値の差は8ビットで4なる値である。まずリミッタ15によるリミッタ処理を行わない図11の場合、図11(A)の信号波形にリミッタ15によるリミッタ処理を行わずに非線形LPFを施すと、図11(B)となる。この図11(B)の信号波形をビット精度変換部3によって8ビットにすると、図11(C)となる。減算器4によって図11(A)と図11(C)の信号波形の差分をとると、図11(D)に示すような信号波形となる。加算器5によって図11(B)と図11(D)の信号波形を加算すると、図11(E)の信号波形となる。
Next, processing in the case of a weak edge signal waveform will be described with reference to FIGS. FIG. 11 is an operation explanatory diagram when the limiter processing by the
図11より分かるように、リミッタ15を設けない構成では、加算器5の出力波形は図11(E)に示すように波形がなまってしまい鮮鋭感が低下する。
As can be seen from FIG. 11, in the configuration in which the
これに対して、リミッタ15によるリミッタ処理を行う図12の場合には、図12(A)の信号波形に非線形LPF1によって非線形LPFを施すと、図12(B)となる。この図12(B)の信号波形をビット精度変換部3によって8ビットにすると、図12(C)となる。減算器4によって図12(A)と図12(C)の信号波形の差分をとると、図12(D)に示すように0となる。加算器5によって図12(B)と図12(D)の信号波形を加算すると、図12(E)の信号波形となる。微弱エッジの信号波形の場合の場合には、リミッタ15によって累積加算部14より出力される累積加算値を0とするので、非線形LPF1の出力は原信号を保つ。従って、加算器5の出力波形は図12(E)に示すように非線形LPF1の影響を受けない。
On the other hand, in the case of FIG. 12 in which the limiter process by the
図13は、ランダムノイズが重畳したグラデーション部の信号波形の場合の動作説明図である。図13(A)はランダムノイズが重畳したグラデーション部の信号波形を1次元的に示している。この図13(A)の信号波形に非線形LPF1によって非線形LPFを施すと、図13(B)となる。この図13(B)の信号波形をビット精度変換部3によって8ビットにすると、図13(C)となる。減算器4によって図13(A)と図13(C)の信号波形の差分をとると、図13(D)に示すような信号波形となる。加算器5によって図13(B)と図13(D)の信号波形を加算すると、図13(E)の信号波形となる。 FIG. 13 is an operation explanatory diagram in the case of a signal waveform of a gradation portion on which random noise is superimposed. FIG. 13A shows one-dimensionally the signal waveform of the gradation portion on which random noise is superimposed. When nonlinear LPF is applied to the signal waveform of FIG. 13A by nonlinear LPF1, FIG. 13B is obtained. When the signal waveform of FIG. 13B is changed to 8 bits by the bit precision conversion unit 3, FIG. 13C is obtained. When the difference between the signal waveforms of FIG. 13A and FIG. 13C is taken by the subtractor 4, a signal waveform as shown in FIG. 13D is obtained. When the signal waveforms shown in FIGS. 13B and 13D are added by the adder 5, the signal waveform shown in FIG. 13E is obtained.
図13(E)から分かるように、図13(E)に示す信号は、大局的な傾斜(即ち、低周波成分)が12ビット精度となっており、この低周波成分に8ビット精度のノイズ成分(即ち、高周波成分)が重畳した信号となっている。本実施形態によれば、微弱な高周波成分が維持されるため、ランダムノイズのようなノイズ成分が維持されることになる。本実施形態の映像信号処理装置の後段でノイズのランダム性を利用してノイズ低減を行う例えばフレーム巡回型のノイズ低減装置を用いてノイズ低減処理を施せば、図13(F)に示す信号が得られる。但し、このようなノイズ低減処理を施しても微弱エッジは保存される。 As can be seen from FIG. 13 (E), the signal shown in FIG. 13 (E) has a global slope (that is, a low frequency component) of 12-bit accuracy, and noise of 8-bit accuracy is included in this low frequency component. This is a signal in which components (that is, high frequency components) are superimposed. According to the present embodiment, since a weak high frequency component is maintained, a noise component such as random noise is maintained. If noise reduction processing is performed using, for example, a frame cyclic noise reduction device that performs noise reduction using noise randomness at the subsequent stage of the video signal processing device of the present embodiment, the signal shown in FIG. can get. However, even if such noise reduction processing is performed, the weak edge is preserved.
本実施形態では、上述のように、非線形LPF1の出力は低周波成分信号、減算器4の出力は高周波成分信号であり、両者の信号を分離して処理している。ランダム性の強い信号は非線形LPF1における累積加算によって打ち消されてしまうので、映像信号にある程度のノイズが重畳していても効果的にビット精度を拡張することが可能である。また、高周波成分信号に対してはそのまま非線形LPF1の出力信号に加算しているので、微弱エッジを保持させることが可能となり、微弱な質感を減衰させるという弊害が少なく、質感を保持することが可能である。
In the present embodiment, as described above, the output of the
上述した特許文献1,2に記載の発明では、グラデーション部を検出してビット拡張する構成であるので、グラデーション部にノイズが重畳してグラデーション部ではないと判断されてしまうと、ビット精度が拡張されない。実際のテレビジョン信号はノイズが重畳していることが多いため、特許文献1,2に記載の発明はビット精度の拡張処理の効果が乏しい。一方、本実施形態では、上記のようにノイズの影響をさほど受けることなく、ビット精度を拡張することができる。
In the inventions described in
本発明は以上説明した本実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変更可能である。本発明はハードウェアで構成してもよく、ソフトウェアで構成してもよい。また、両者を混在させて構成してもよい。 The present invention is not limited to the embodiment described above, and various modifications can be made without departing from the scope of the present invention. The present invention may be configured by hardware or software. Further, both may be mixed.
1 非線形ローパスフィルタ
2 遅延器
3 ビット精度変換部
4 減算器
5,17 加算器
11 領域内画素信号発生部
12a〜12x 差分器
13a〜13x 非線形演算部
14 累積加算部
15 リミッタ
16 平均値化部
DESCRIPTION OF
Claims (4)
前記非線形ローパスフィルタより出力された前記低周波成分信号を前記第1の量子化ビット数精度に変換するビット精度変換部と、
前記デジタル映像信号と前記ビット精度変換部の出力信号とが互いの位相が揃えられた状態で入力され、前記デジタル映像信号から前記ビット精度変換部の出力信号を減算して前記第1の量子化ビット数精度の高低周波成分信号を出力する減算器と、
前記非線形ローパスフィルタより出力された前記低周波成分信号と前記減算器より出力された前記高低周波成分信号とを加算して出力する第1の加算器と
を備えることを特徴とする映像信号処理装置。 A non-linear low-pass filter that performs non-linear low-pass filter processing on a digital video signal having a first quantization bit number and outputs a low-frequency component signal having a second quantization bit number accuracy greater than the first quantization bit number When,
A bit precision conversion unit that converts the low-frequency component signal output from the nonlinear low-pass filter into the first quantization bit number precision;
The digital video signal and the output signal of the bit precision conversion unit are input in a state where their phases are aligned, and the first quantization is performed by subtracting the output signal of the bit precision conversion unit from the digital video signal. A subtractor that outputs high and low frequency component signals with bit number accuracy;
A video signal processing apparatus comprising: a first adder that adds and outputs the low frequency component signal output from the nonlinear low-pass filter and the high and low frequency component signal output from the subtractor. .
中心に位置する注目画素とこの注目画素の周囲に位置する複数の周辺画素とを含む所定の領域内で、前記注目画素の画素信号と前記複数の周辺画素それぞれの画素信号との差分を求める複数の差分器と、
前記複数の差分器より出力された正または負の差分値それぞれが入力され、入力値が正の第1の値と負の第2の値との間の範囲では入力値を出力し、入力値が前記第1の値を超えて正の第3の値以下であるときは入力値を減衰させた値を出力し、入力値が前記第2の値を超えて負の第4の値以上であるときは入力値を増幅させた値を出力し、入力値が前記第3及び第4の値を超えるときは0を出力する複数の非線形演算部と、
前記複数の非線形演算部からの出力値を全て加算する累積加算部と、
前記累積加算部からの出力値を前記周辺画素の数で平均値化する平均値化部と、
前記注目画素の画素信号と前記平均値化部の出力信号とを加算する第2の加算器とを有する
ことを特徴とする請求項1記載の映像信号処理装置。 The nonlinear low-pass filter is
A plurality of pixels for obtaining a difference between a pixel signal of the pixel of interest and a pixel signal of each of the plurality of peripheral pixels within a predetermined region including the pixel of interest located in the center and a plurality of peripheral pixels located around the pixel of interest; Differencer of
Each of the positive or negative difference values output from the plurality of differentiators is input, and an input value is output in a range between the positive first value and the negative second value. When the value exceeds the first value and is less than or equal to the positive third value, the input value is attenuated, and the input value exceeds the second value and exceeds the negative fourth value. A plurality of nonlinear arithmetic units that output an amplified input value when there is, and output 0 when the input value exceeds the third and fourth values;
A cumulative addition unit that adds all output values from the plurality of nonlinear arithmetic units;
An averaging unit that averages the output value from the cumulative addition unit by the number of the surrounding pixels;
The video signal processing apparatus according to claim 1, further comprising: a second adder that adds a pixel signal of the target pixel and an output signal of the averaging unit.
前記リミッタは、入力値が正の第5の値と負の第6の値との間の範囲では入力値を出力し、入力値が前記第5の値を超えて正の第7の値以下であるときは入力値を減衰させた値を出力し、入力値が前記第6の値を超えて負の第8の値以上であるときは入力値を増幅させた値を出力し、入力値が前記第7及び第8の値を超えるときは0を出力することを特徴とする請求項2記載の映像信号処理装置。 Between the cumulative addition unit and the averaging unit, a limiter to which a positive or negative output value from the cumulative addition unit is input,
The limiter outputs an input value in a range between a positive fifth value and a negative sixth value, and the input value exceeds the fifth value and is equal to or less than a positive seventh value. When the input value is equal to the output value, the input value is attenuated. When the input value exceeds the sixth value and is equal to or greater than the negative eighth value, the input value is amplified and the input value is output. 3. The video signal processing apparatus according to claim 2, wherein 0 is output when the value exceeds the seventh and eighth values.
前記複数の差分器より出力された正または負の差分値それぞれが入力され、入力値が正の第1の値と負の第2の値との間の範囲では入力値を出力し、入力値が前記第1の値を超えて正の第3の値以下であるときは入力値を減衰させた値を出力し、入力値が前記第2の値を超えて負の第4の値以上であるときは入力値を増幅させた値を出力し、入力値が前記第3及び第4の値を超えるときは0を出力する複数の非線形演算部と、
前記複数の非線形演算部からの出力値を全て加算する累積加算部と、
前記累積加算部からの正または負の出力値が入力され、入力値が正の第5の値と負の第6の値との間の範囲では入力値を出力し、入力値が前記第5の値を超えて正の第7の値以下であるときは入力値を減衰させた値を出力し、入力値が前記第6の値を超えて負の第8の値以上であるときは入力値を増幅させた値を出力し、入力値が前記第7及び第8の値を超えるときは0を出力するリミッタと、
前記リミッタからの出力値を前記周辺画素の数で平均値化する平均値化部と、
前記注目画素の画素信号と前記平均値化部の出力信号とを加算する加算器と
を備えることを特徴とする非線形ローパスフィルタ。 A plurality of pixels for obtaining a difference between a pixel signal of the pixel of interest and a pixel signal of each of the plurality of peripheral pixels within a predetermined region including the pixel of interest located in the center and a plurality of peripheral pixels located around the pixel of interest; Differencer of
Each of the positive or negative difference values output from the plurality of differentiators is input, and an input value is output in a range between the positive first value and the negative second value. When the value exceeds the first value and is less than or equal to the positive third value, the input value is attenuated, and the input value exceeds the second value and exceeds the negative fourth value. A plurality of nonlinear arithmetic units that output an amplified input value when there is, and output 0 when the input value exceeds the third and fourth values;
A cumulative addition unit that adds all output values from the plurality of nonlinear arithmetic units;
A positive or negative output value from the cumulative addition unit is input, and an input value is output in a range between a positive fifth value and a negative sixth value, and the input value is the fifth value. When the input value exceeds the sixth value and is equal to or less than the positive seventh value, the input value is attenuated. When the input value exceeds the sixth value and is equal to or greater than the negative eighth value, the input value is output. A limiter that outputs a value obtained by amplifying the value and outputs 0 when the input value exceeds the seventh and eighth values;
An averaging unit that averages the output value from the limiter by the number of the surrounding pixels;
A non-linear low-pass filter comprising: an adder that adds a pixel signal of the target pixel and an output signal of the averaging unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008178874A JP4998391B2 (en) | 2008-07-09 | 2008-07-09 | Video signal processing apparatus and nonlinear low-pass filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008178874A JP4998391B2 (en) | 2008-07-09 | 2008-07-09 | Video signal processing apparatus and nonlinear low-pass filter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010021689A true JP2010021689A (en) | 2010-01-28 |
JP4998391B2 JP4998391B2 (en) | 2012-08-15 |
Family
ID=41706176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008178874A Active JP4998391B2 (en) | 2008-07-09 | 2008-07-09 | Video signal processing apparatus and nonlinear low-pass filter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4998391B2 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1141491A (en) * | 1997-07-16 | 1999-02-12 | Matsushita Electric Ind Co Ltd | Two-dimensional noise reducing circuit |
JPH11275390A (en) * | 1998-03-25 | 1999-10-08 | Hitachi Ltd | Video signal reproducing device |
JP2005086388A (en) * | 2003-09-08 | 2005-03-31 | Sony Corp | Image processor, method, program, and recording medium |
JP2006014024A (en) * | 2004-06-28 | 2006-01-12 | Sharp Corp | Image processor, image display device using the same, image processing method and program for making computer execute the same |
JP2007221569A (en) * | 2006-02-17 | 2007-08-30 | Sony Corp | Signal processing apparatus and signal processing method |
JP2008022401A (en) * | 2006-07-14 | 2008-01-31 | Sony Corp | Image processing apparatus and method, program storage medium, and program |
JP2008047986A (en) * | 2006-08-11 | 2008-02-28 | Victor Co Of Japan Ltd | Video processing circuit |
JP2008124570A (en) * | 2006-11-08 | 2008-05-29 | Sony Corp | Signal processing apparatus, method and program thereof |
-
2008
- 2008-07-09 JP JP2008178874A patent/JP4998391B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1141491A (en) * | 1997-07-16 | 1999-02-12 | Matsushita Electric Ind Co Ltd | Two-dimensional noise reducing circuit |
JPH11275390A (en) * | 1998-03-25 | 1999-10-08 | Hitachi Ltd | Video signal reproducing device |
JP2005086388A (en) * | 2003-09-08 | 2005-03-31 | Sony Corp | Image processor, method, program, and recording medium |
JP2006014024A (en) * | 2004-06-28 | 2006-01-12 | Sharp Corp | Image processor, image display device using the same, image processing method and program for making computer execute the same |
JP2007221569A (en) * | 2006-02-17 | 2007-08-30 | Sony Corp | Signal processing apparatus and signal processing method |
JP2008022401A (en) * | 2006-07-14 | 2008-01-31 | Sony Corp | Image processing apparatus and method, program storage medium, and program |
JP2008047986A (en) * | 2006-08-11 | 2008-02-28 | Victor Co Of Japan Ltd | Video processing circuit |
JP2008124570A (en) * | 2006-11-08 | 2008-05-29 | Sony Corp | Signal processing apparatus, method and program thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4998391B2 (en) | 2012-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7738042B2 (en) | Noise reduction device for a video signal and noise reduction method for a video signal | |
US6633343B2 (en) | Dynamic gamma correction apparatus | |
JP4455513B2 (en) | Image processing method, image processing apparatus, and image display apparatus | |
KR100954133B1 (en) | Image processing apparatus and image processing method | |
JP4290193B2 (en) | Image processing device | |
JP5177142B2 (en) | Image processing apparatus, display apparatus, image processing method, and program thereof | |
JP2007142500A (en) | Display device, signal processing circuit, program, and display method | |
JP2013050962A (en) | Image processing apparatus, image processing method, image processing program, and integrated circuit | |
US20110081096A1 (en) | Apparatus and method for image noise reduction | |
JP4682866B2 (en) | Signal processing apparatus and signal processing method | |
JP2007288595A (en) | Frame circulation noise reduction device | |
JP2008017458A (en) | Image processor, image processing method, image processing program, and integrated circuit | |
JP4358283B1 (en) | Noise reduction device and noise reduction method | |
JP4874184B2 (en) | Image processing apparatus and image processing method | |
WO2007099755A1 (en) | Image processing device, display device, image processing method, and program | |
KR20070065526A (en) | Apparatus for digital image signal processing and method thereof | |
JP4998391B2 (en) | Video signal processing apparatus and nonlinear low-pass filter | |
US20090268253A1 (en) | Image processing apparatus | |
JP5147655B2 (en) | Video signal processing device and video display device | |
JP2009239608A (en) | Image processing apparatus and digital camera | |
JP2006208854A (en) | Image processor, program, recording medium, and image display device | |
JP6031993B2 (en) | Image processing apparatus and image processing method | |
JP2001333296A (en) | Dynamic gamma corrector | |
JP4144159B2 (en) | Image processing apparatus and method, and recording medium | |
JP2011040910A (en) | Signal processing device, reproducing device, signal processing method and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100916 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120430 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4998391 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |