JP2010021332A - Led drive circuit, led mount substrate, and method of driving led - Google Patents
Led drive circuit, led mount substrate, and method of driving led Download PDFInfo
- Publication number
- JP2010021332A JP2010021332A JP2008180017A JP2008180017A JP2010021332A JP 2010021332 A JP2010021332 A JP 2010021332A JP 2008180017 A JP2008180017 A JP 2008180017A JP 2008180017 A JP2008180017 A JP 2008180017A JP 2010021332 A JP2010021332 A JP 2010021332A
- Authority
- JP
- Japan
- Prior art keywords
- led
- circuit
- mounting surface
- ground
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、LED(Light Emitting Diode;発光ダイオード)を用いたLED駆動回路、LED搭載基板及びLED駆動方法に関するものである。 The present invention relates to an LED driving circuit, an LED mounting board, and an LED driving method using an LED (Light Emitting Diode).
複数のLEDを、商用電源(たとえば、AC100V)を用いて同時に点灯駆動させるLED駆動回路が知られている。そのようなものとして、図7に示すLED駆動回路(以下、適宜「従来の駆動回路」という)がある。従来の駆動回路101は、交流入力端子103と、ブリッジ整流回路105と、平滑コンデンサ107と、直流出力端子109と、LED搭載基板111と、から概ね構成されている。交流入力端子103に入力される交流電圧は、たとえば、100Vの商用電源から供給される。交流入力端子に入力された交流電圧は、ブリッジ整流回路105によって全波整流された後、平滑コンデンサ107によって脈動分が低減され直流電圧となって直流出力端子109を介してLED搭載基板111に印加される。LED搭載基板111は、回路パターン115(図12参照)を介して直列接続された複数のLED(直列LED群113)を備えていて、これらが、直流出力端子109を介して印加された直流電圧によって点灯駆動される。従来の駆動回路と動作原理を同じくする駆動回路として、たとえば、特許文献1乃至6に開示されている。なお、交流入力端子103は、ホットライン側の入力端子103Hとコールドライン側の入力端子103Cとから構成してある。符号103Hsは、入力端子103Hとブリッジ整流回路105との間、符号103Csは入力端子103Cとブリッジ整流回路105との間に、それぞれ設けられたスイッチを示す。直流出力端子109は、正極側の正極出力端子109Pと負極側の負極出力端子109Nとから構成してある。
しかしながら、前記した従来の駆動回路及び各特許文献記載の回路の何れも、次に述べる問題を解決することができない。その問題とは、LED搭載基板に搭載された直列LED群のうち、アノード側端に位置するLED、若しくは、カソード側端に位置するLEDが経時的に劣化または破損してしまうというLED破壊問題である。本発明が解決しようとする課題は、上記したLED破壊問題を解決可能なLED駆動回路を提供することにある。 However, none of the above-described conventional driving circuits and circuits described in each patent document can solve the following problems. The problem is that the LED located on the anode side end or the LED located on the cathode side end of the series LED group mounted on the LED mounting substrate is deteriorated or damaged over time. is there. The problem to be solved by the present invention is to provide an LED driving circuit capable of solving the above-mentioned LED destruction problem.
解決手段を見出すためには、そのLED破壊問題の原因を知る必要がある。発明者らはLEDの経時破壊がLEDのアノード、カソード間に逆方向電圧(アノードがカソードより低電位である電圧)が繰り返し印加され、逆方向微小電流が繰り返し流れることであると推測した。ところで回路各部に対地浮遊容量が全く存在しなければ、各部の電流は回路内各部の電位差で決定され、回路各部の(対地)電位には全く依存しない。しかし、対地浮遊容量は必ず存在するので、これを念頭におき通常は問題としない整流回路出力端子の電位の振る舞いを詳細に検討した。前掲した図7に加え、図8及び9を参照しながら説明する。発明者らが行った解析は、図7に示す従来の駆動回路の(1)計測点P1(出力端子109Pと等電位)とグラウンド(入力端子103Cと等電位)との間の電位差(計測点P1の対地電位)(2)同じく計測点P2(出力端子109Nと等電位)とグラウンドとの間の電位差(計測点P2の対地電位)、さらに、(3)計測点P1と計測点P2との間の電位差を計測した。計測の前提として、スイッチ103Hsとスイッチ103Csの閉鎖タイミングを僅かにずらして行った。なお、直流出力端子109を無負荷(LED搭載基板111を取り外した状態)にして解析した。
In order to find a solution, it is necessary to know the cause of the LED destruction problem. The inventors speculated that the destruction of the LED over time is that a reverse voltage (a voltage at which the anode is lower than the cathode) is repeatedly applied between the anode and cathode of the LED, and a reverse minute current flows repeatedly. If there is no ground stray capacitance in each part of the circuit, the current in each part is determined by the potential difference between the parts in the circuit and does not depend on the (ground) potential of each part in the circuit. However, since the ground stray capacitance always exists, we studied in detail the behavior of the potential of the output terminal of the rectifier circuit, which is not usually a problem with this in mind. Description will be made with reference to FIGS. 8 and 9 in addition to FIG. The analysis performed by the inventors was that the potential difference (measurement point) between (1) measurement point P1 (equipotential with
図7は、スイッチ103Csを閉じた後に、それまで開放してあったスイッチ103Hsを閉じたときの電位差を示している。図8(a)は、同(b)〜(d)を重ねて表したものである。スイッチ103Csの閉鎖をx軸上の「0(ゼロ、原点)」時点で行い、その55ms後にスイッチ103Hsを閉鎖した。55msに設定したのは、50Hzの商用電源においてスイッチ103Csの閉鎖時に0(ゼロ)Vであった電位が負電位最大値になるタイミングが、55msだからである。すなわち、1Hzに要する時間が20ms(1000ms/50)であるから、その4分の3の時間(15ms)が負電位最大値となるタイミングである。55msは、2Hz分の時間(20ms×2)と1Hzの3/4分の時間(15ms)との和(40+15ms)に等しい時間である。負電位最大値のタイミングを選択したのは、上掲した逆方向微小電流が最大となるのが同タイミングであると考えたからである。図8(a)(b)が示すように、スイッチ103Hsの閉鎖後、1ms経過したとき(すなわち、原点から56ms経過したとき)に、計測点P1と計測点P2との間の電位差が+140V前後まで上昇する。同様にして図8(a)(d)が示すように、計測点P2の電位が−140V前後まで下降する。これらの点に何ら問題はない。しかし、図8(c)が示すように、計測点P1、すなわち、正極側の出力端子109Pには、±0Vから急下降して―70.7Vをピークとする負電位のスパイクが発生することが分かった。この−70.7Vは、ブリッジ整流回路105のダイオード2個(図7の右側縦に並ぶ2個)と抵抗R3とにより分割された電位である。後述するように、この負電位のスパイクが、LED搭載基板111を接続していたとすればその直列LED群113のうち最も出力端子109Pに近いLED113pのアノードに印加されてこのLED113pを経時破壊する原因となり得る。
FIG. 7 shows a potential difference when the switch 103Cs is closed and then the switch 103Hs that has been opened is closed. FIG. 8A shows the same (b) to (d) in an overlapping manner. The switch 103Cs was closed at the time “0 (zero, origin)” on the x-axis, and the switch 103Hs was closed 55 ms later. The reason why it is set to 55 ms is that the timing at which the potential that was 0 (zero) V when the switch 103Cs is closed in the 50 Hz commercial power supply becomes the maximum negative potential is 55 ms. That is, since the time required for 1 Hz is 20 ms (1000 ms / 50), the third time (15 ms) is the timing at which the negative potential maximum value is reached. 55 ms is a time equal to the sum (40 + 15 ms) of the time of 2 Hz (20 ms × 2) and the time of 3/4 of 1 Hz (15 ms). The reason for selecting the timing of the negative potential maximum value is that it is considered that the above-described reverse minute current is maximized at the same timing. As shown in FIGS. 8A and 8B, when 1 ms elapses after the switch 103Hs is closed (that is, when 56 ms elapses from the origin), the potential difference between the measurement point P1 and the measurement point P2 is around + 140V. To rise. Similarly, as shown in FIGS. 8A and 8D, the potential at the measurement point P2 drops to around −140V. There is no problem with these points. However, as shown in FIG. 8C, a negative potential spike that suddenly drops from ± 0 V and peaks at −70.7 V is generated at the measurement point P1, that is, the
次は、図7と9とを参照する。図9は、スイッチ103Csを閉じた後に、それまで開放してあったスイッチ103Hsを閉じたときの電位差を示している。図8における場合と異なるのは、スイッチ閉鎖の時間差が図8では55msであったものを図9では65msとした点である。65msに設定したのは、50Hzの商用電源においてスイッチ103Csの閉鎖時に0(ゼロ)Vであった電位が正電位最大値になるタイミングだが、65msだからである。すなわち、前述したように1Hzに要する時間が20ms(1000ms/50)であるから、その4分の1の時間(5ms)が正電位最大値となるタイミングである。65msは、3Hz分の時間(20ms×3)と1Hzの1/4分の時間(5ms)との和(60+5ms)に等しい時間である。正電位最大値のタイミングを選択したのは、上掲した逆方向微小電流が最大となるのが同タイミングであると考えたからである。図9(a)は、同(b)〜(d)を重ねて表したものである。スイッチ103Csの閉鎖をx軸上の「0(ゼロ、原点)」地点で行い、その65ms後にスイッチ103Hsを閉鎖した。図9(a)(b)が示すように、スイッチ103Hsの閉鎖後、1ms経過したとき(すなわち、原点から66ms経過したとき)に、計測点P1と計測点P2との間の電位差が+140V前後まで上昇する。同様にして図9(a)(c)が示すように、計測点P1の電位が+140V前後まで上昇する。これらの点に何ら問題はない。しかし、図9(d)が示すように、計測点P2、すなわち、負極側の出力端子109Nには、±0Vから急上昇して+70.7Vをピークとする正電位のスパイクが発生することが分かった。この+70.7Vは、ブリッジ整流回路105のダイオード2個(図7の右側縦に並ぶ2個)と抵抗R4(R3と同じ定数)とにより分割された電位である。70.7Vとなるこの正電位のスパイクが、LED搭載基板111を接続していたとすればその直列LED群113のうち最も出力端子109Nに近いLED113nに印加されて、後述するようにこのLED113nを経時破壊する原因となりうる。
Reference is now made to FIGS. FIG. 9 shows a potential difference when the switch 103Cs is closed and then the switch 103Hs that has been opened is closed. 8 is different from the case in FIG. 8 in that the time difference of switch closing is 55 ms in FIG. 8 and is 65 ms in FIG. The reason why it is set to 65 ms is that the potential that was 0 (zero) V when the switch 103Cs is closed in the commercial power supply of 50 Hz becomes the maximum positive potential, but is 65 ms. That is, since the time required for 1 Hz is 20 ms (1000 ms / 50) as described above, a quarter of the time (5 ms) is the timing when the positive potential becomes the maximum value. 65 ms is a time equal to the sum (60 + 5 ms) of the time of 3 Hz (20 ms × 3) and the time of 1/4 of 1 Hz (5 ms). The reason why the timing of the maximum positive potential is selected is that the above-described reverse minute current is maximized at the same timing. FIG. 9A shows the same (b) to (d) in an overlapping manner. The switch 103Cs was closed at a “0 (zero, origin)” point on the x-axis, and the switch 103Hs was closed 65 ms later. As shown in FIGS. 9A and 9B, the potential difference between the measurement point P1 and the measurement point P2 is around +140 V when 1 ms elapses after the switch 103Hs is closed (that is, when 66 ms elapses from the origin). To rise. Similarly, as shown in FIGS. 9A and 9C, the potential at the measurement point P1 rises to around + 140V. There is no problem with these points. However, as shown in FIG. 9 (d), it can be seen that a positive potential spike that suddenly rises from ± 0V and peaks at + 70.7V is generated at the measurement point P2, that is, the
さらに、図7と図10とを参照する。図10は、スイッチ103Hsを閉じた後に、それまで開放してあったスイッチ103Csを閉じたときの電位差を示している。図8に示す場合とスイッチの閉鎖順が逆になる。図10(a)は、同(b)〜(d)を重ねて表したものである。スイッチ103Hsの閉鎖をx軸上の「0(ゼロ、原点)」地点で行い、その55ms後にスイッチ103Csを閉鎖した。55msに設定した理由は、前掲したとおりである。図10(a)(b)が示すように、スイッチ103Csの閉鎖後、1ms経過したとき(すなわち、原点から56ms経過したとき)に、計測点P1と計測点P2との間の電位差が+140V前後まで上昇する。この点に何ら問題はない。一方、図10(a)(d)が示すように、計測点P2の電位が−140Vから−70.7Vまで急上昇するがそれをピークに−140V前後まで下降することが分かった。この−70.7Vは、ブリッジ整流回路105のダイオード2個(図7の右側縦に並ぶ2個)と抵抗R4とにより分割された電位である。この計測点P2の電位の急上昇は、LED搭載基板111を接続していたとすればその直列LED群113のうち最も出力端子109Nに近いLED113nに印加されて、このLEDを経時破壊する原因となり得る。さらに、図10(c)が示す状況が注目に値する。すなわち、スイッチ103Hsを閉じた後に、それまで開放してあったスイッチ103Csを閉じる前に出力端子109Pに−140Vの負電位が印加されている。この負電位がが、直列LED群113のうち最も出力端子109Pに近いLED113pに印加されて、後述するように、このLED113pを経時破壊する原因となり得る。
Further, refer to FIG. 7 and FIG. FIG. 10 shows the potential difference when the switch 103Hs is closed and then the switch 103Cs that has been opened is closed. The order of closing the switches is reversed from that shown in FIG. FIG. 10A shows the same (b) to (d) in an overlapping manner. The switch 103Hs was closed at a “0 (zero, origin)” point on the x-axis, and the switch 103Cs was closed 55 ms later. The reason for setting to 55 ms is as described above. As shown in FIGS. 10A and 10B, the potential difference between the measurement point P1 and the measurement point P2 is around +140 V when 1 ms elapses after the switch 103Cs is closed (that is, when 56 ms elapses from the origin). To rise. There is no problem with this point. On the other hand, as shown in FIGS. 10A and 10D, it was found that the potential at the measurement point P2 rapidly increased from −140 V to −70.7 V, but decreased to about −140 V with the peak. This −70.7 V is a potential divided by two diodes (two vertically aligned in FIG. 7) of the
最後に、図7と図11とを参照する。図11は、スイッチ103Hsを閉じた後に、それまで開放してあったスイッチ103Csを閉じたときの電位差を示している。図9に示す場合とスイッチの閉鎖順が逆になる。図10における場合と異なるのは、スイッチ閉鎖の時間差が図10では55msであったものを図11では65msとした点である。図11(a)は、同(b)〜(d)を重ねて表したものである。スイッチ103Hsの閉鎖をx軸上の「0(ゼロ、原点)」地点で行い、その65ms後にスイッチ103Csを閉鎖した。65msに設定した理由は、前掲したとおりである。図11(a)(b)が示すように、スイッチ103Csの閉鎖後、1ms経過したとき(すなわち、原点から66ms経過したとき)に、計測点P1と計測点P2との間の電位差が+140V前後まで上昇する。この点に何ら問題はない。一方、図11(a)(c)が示すように、計測点P1の電位が+140Vから+70.7Vまで急降下するがそれをピークに+140V前後まで上昇することが分かった。この+70.7Vは、ブリッジ整流回路105のダイオード2個(図7の右側縦に並ぶ2個)と抵抗R1とにより分割された電位である。この計測点P1の電位の急降下はLED搭載基板111を接続していたとすればその直列LED群113のうち最も出力端子109Pに近いLEDに印加されて、このLED113pを経時破壊する原因となり得る。さらに、図11(d)が示す状況が注目に値する。すなわち、スイッチ103Hsを閉じた後に、それまで開放してあったスイッチ103Csを閉じる前に出力端子109Nに+140Vの正電位が印加されている。この正電位が、直列LED群113のうち最も出力端子109Nに近いLED113nに印加されてこのLED113nを経時破壊する原因となり得る。
Finally, refer to FIG. 7 and FIG. FIG. 11 shows a potential difference when the switch 103Hs is closed and then the switch 103Cs that has been opened is closed. The order of closing the switches is reversed from that shown in FIG. 10 is different from the case in FIG. 10 in that the time difference of switch closing is 55 ms in FIG. 10 and is 65 ms in FIG. FIG. 11A shows the same (b) to (d) in an overlapping manner. The switch 103Hs was closed at a “0 (zero, origin)” point on the x-axis, and the switch 103Cs was closed 65 ms later. The reason for setting to 65 ms is as described above. As shown in FIGS. 11A and 11B, the potential difference between the measurement point P1 and the measurement point P2 is around +140 V when 1 ms elapses after the switch 103Cs is closed (ie, 66 ms elapses from the origin). To rise. There is no problem with this point. On the other hand, as shown in FIGS. 11A and 11C, it was found that the potential at the measurement point P1 suddenly dropped from + 140V to + 70.7V, but increased to around + 140V with the peak. This +70.7 V is a potential divided by two diodes (two vertically aligned in FIG. 7) of the
図7〜11を参照しながら述べた電位またはその変化を整理すると、計測点P1と計測点P2との間(出力端子109Pと出力端子109Nとの間)の電位差については、ホットライン側のスイッチHsとコールドライン側のスイッチCsとの間で閉鎖タイミングに一方の遅れがあっても問題を発見することはできなかった。これが今までの常識であった。しかし、コールドラインから見た、すなわち大地側から見た出力端子109Pの電位は回路非点灯時、すなわち、スイッチ103Hs若しくはスイッチ103Csの何れか一方が開放されている状態で負電位が印加されたり、点灯過渡時、すなわち最終的に2つのスイッチ103Hs及びスイッチ103Csが閉鎖状態になる瞬間に負電位方向のスパイクが印加されたりする場合があることが分かった。また出力端子109Nの電位は回路非点灯時、すなわち、スイッチ103Hs若しくはスイッチ103Csの何れか一方が開放されている状態で正電位が印加されたり、点灯過渡時、すなわち、最終的に2つのスイッチ103Hs及びスイッチ103Csが閉鎖状態になる瞬間に正電位方向のスパイクが印加されたりする場合があることが分かった。
When the potentials or changes thereof described with reference to FIGS. 7 to 11 are arranged, the potential difference between the measurement point P1 and the measurement point P2 (between the
では、上述した逆極性電位の印加が何故LEDの経時的破壊をもたらすか。LED駆動回路101の各部が全く対地浮遊容量をもたなければLED駆動回路101の各部の電流は回路内での電位差だけで決定され、各部の(対地)電位は全く関係しない。しかし、現実には必ずいわゆる浮遊容量(寄生容量、ストレーキャパシタンス,stray capacitance)による対地結合が存在する。回路図に現れないコンデンサとも言われるこの浮遊容量には、回路基板上の部品間容量や線間容量等も含まれるが、当該LED破壊において問題となるのは、LED群113を搭載しているLED搭載基板111の回路パターン115が大地に対して有するパターン浮遊容量(パターン対地浮遊容量)である(図12に示すC)。回路パターン115は相隣るLED群(直列LED群、直列接続した複数のLED)113を半田付け等により電気的に連結する役割をもつが、同時に直列LED群113の発生熱を基板に逃がす重要な役割があるため一般的にある程度の大きさが必要である。例えば、回路パターンが半径1cmの導体円板とすると、この対地容量は0.71pFとなる。常識的には極めて微小な静電容量であり、LED駆動回路が直列LED群を点灯駆動している状態、すなわち、直列LED群導通状態においてはこのパターン対地浮遊容量の存在は全く問題とならない。しかし、LED駆動回路非点灯状態、若しくは点灯過渡時においてはLEDの逆方向インピーダンスに比して当該パターン対地浮遊容量のインピーダンスが十分小であることが問題となる。すなわちLED逆バイアス時には当該パターン対地浮遊容量を通じてLED端子が接地されているわけである。従って、前掲した非点灯時若しくは点灯過渡時に生じる、LED群アノード端への負電位印加(又は負方向電位スパイク印加)、若しくはLED群カソード端への正電位印加(又は正方向電位スパイク印加)の際には、それぞれアノード端LED端子間、カソード端LED端子間に逆方向電圧が印加されることになり、これが経時的にLED破壊をもたらすと考えられる。
So why does the application of the reverse polarity potential described above cause destruction of the LED over time? If each part of the
上述した解析結果に基づき発明者らは、回路パターンの対地浮遊容量を通じた対地結合を抑制若しくは防止する対地結合抑制防止する手段を講じることによってLEDへの不適切な逆方向電圧の繰り返し印加を有効に抑制若しくは防止し、これによって、LED破壊問題を解決した。その詳しい内容については、項を改めて説明する。なお、何れかの請求項記載の発明を説明するに当って行う用語の定義等は、その記載順や表現の違い、さらには発明カテゴリーの違い等に関わらず、可能な範囲において他の請求項記載の発明にも適用があるものとする。 Based on the analysis results described above, the inventors have effectively applied repeated reverse voltage to the LED repeatedly by taking measures to prevent or prevent ground coupling that suppresses or prevents ground coupling through the ground stray capacitance of the circuit pattern. In this way, the LED destruction problem was solved. The details will be explained anew in the section. It should be noted that the definitions of terms used to describe the invention described in any claim are not limited to other claims as far as possible, regardless of the description order, differences in expression, and differences in invention category. It is assumed that the invention described is also applicable.
(請求項1記載の発明の特徴)
請求項1記載の発明に係るLED駆動回路(以下、適宜「請求項1の駆動回路」という)は、搭載面と当該搭載面の裏側に反搭載面を有する回路基板と、当該回路基板の搭載面上に回路パターンを介して搭載した直列LED群と、当該直列LED群のアノード側からカソード側に順方向直流電流を流すための整流回路(電圧制御回路、電流制御回路、スイッチング電源等を含む)と、当該整流回路に交流電圧を供給するためのホット側入力端子及びコールド側入力端子と、を含めて構成してあるLED駆動回路である。ここで、当該回路パターンの対地浮遊容量を通じた対地結合を抑制若しくは防止する対地結合抑制防止手段を設けてある。
(Characteristics of the invention of claim 1)
An LED drive circuit according to the invention described in claim 1 (hereinafter, appropriately referred to as “drive circuit of
回路基板には、パッド群や各種配線パターン群を含めた回路パターンが形成されていて、その回路パターン(のパッド群)にLED群が半田付けされている。複数のLEDからなるLED群は、それらが直列に接続され、その直列接続されたLED群には、順方向の電圧が印加される。印加される電圧は、ホット側入力端子とコールド側入力端子から入力された交流電圧を整流して、場合により適切な制御回路を通して得たものである。ここで、通常であれば、パターン対地浮遊容量の存在により、非点灯時、若しくは点灯過渡時において一部のLEDのアノード端子とカソード端子との間に、逆方向電圧が繰り返し印加され、経時的にLED破壊をもたらす恐れがあるが、請求項1の駆動回路によれば、対地結合抑制防止手段の働きによるパターン対地浮遊容量を通じた対地結合を抑制若しくは防止によってそのような恐れを払拭することができる。したがって、請求項1の駆動回路によれば、LED破壊が有効に防止される。
A circuit pattern including a pad group and various wiring pattern groups is formed on the circuit board, and the LED group is soldered to the circuit pattern (the pad group). The LED group composed of a plurality of LEDs is connected in series, and a forward voltage is applied to the LED group connected in series. The applied voltage is obtained through rectification of the AC voltage input from the hot side input terminal and the cold side input terminal, and possibly through an appropriate control circuit. Here, normally, a reverse voltage is repeatedly applied between the anode terminal and the cathode terminal of some LEDs at the time of non-lighting or lighting transient due to the presence of the pattern-to-ground stray capacitance, However, according to the driving circuit of the first aspect, it is possible to eliminate such fear by suppressing or preventing the ground coupling through the pattern-to-ground floating capacitance by the action of the ground coupling suppression preventing means. it can. Therefore, according to the drive circuit of
(請求項2記載の発明の特徴)
請求項2記載の発明に係るLED駆動回路(以下、適宜「請求項2の駆動回路」という)には、請求項1の駆動回路の基本構成を備えさせた上で、前記対地結合抑制防止手段が、前記回路基板の反搭載面を少なくとも部分的に被覆するシールド層と、前記シールド層と当該直列LED群のアノード側若しくはカソード側とを直流的に接続するための接続部材と、を含めて構成してある。シールド層は、反搭載面に設置したシールド板によって構成することが簡便で低コストであるが、作用効果に遜色がなければシールド板の代わりにメッシュ板その他の形態のものを採用してもよい。さらに、シールドケースのような立体的形態をもつものも、シールド層に含まれる。シールド層として機能を損なわない範囲であれば、シールド層の形状や厚みに制限はない。
(Characteristics of the invention described in claim 2)
The LED drive circuit according to the invention of claim 2 (hereinafter referred to as “drive circuit of
請求項2の駆動回路によれば、請求項1の駆動回路の作用効果が、直列LED群のアノード側端もしくはカソード側端と接続されたシールド層によって奏される。すなわち、非点灯時、若しくは点灯過渡時において一部のLED端子間に逆方向電圧が繰り返し印加され、経時的にLED破壊をもたらす主要因がパターン対地浮遊容量にあることは、請求項1記載の発明を説明する際に述べた。このパターン対地浮遊容量を通じた対地結合を抑制若しくは防止するための一つの方法として、このパターン対地浮遊容量を通じた電流が流れないようにする方法がある。シールド層は、回路パターンと大地との間に介在することになるが、これによって、一見して回路パターンと大地との間の結合が遮断されたように見えるが、他方で回路パターンとシールド層との間、さらに、シールド層と大地との間のそれぞれにコンデンサ構造が形成されることになる。両コンデンサ構造は、直列に接続されているので、回路パターンと大地とが結合されていることに変わりはない。回路パターンと大地との間に電位差があれば電流が流れ得る状態である。ここで、直列LED群のアノード側若しくはカソード側とシールド層とを、少なくとも逆方向電圧が印加される非点灯時若しくは点灯過度時において等電位にすれば、直列接続した上記コンデンサ構造の一方における電流の流れを断ち切ることができ、これによって、対地結合を抑制若しくは防止することができる。なお、等電位にする役は、接続部材が担っている。
According to the drive circuit of
(請求項3記載の発明の特徴)
請求項3記載の発明に係るLED駆動回路(以下、適宜「請求項3の駆動回路」という)には、請求項2の駆動回路の基本構成を備えさせた上で、前記反搭載面側から前記回路基板を透視したときに、前記回路パターンのほぼすべてが下に隠れるように前記シールド層を形成してある。
(Characteristics of Claim 3)
The LED drive circuit according to the invention of claim 3 (hereinafter referred to as “drive circuit of
請求項3の駆動回路によれば、請求項2の駆動回路の作用効果に加え、回路パターンのほぼすべてをシールド層が隠すことにより、回路パターンと大地との間のシールド層介在が充分なものとなる。これにより、回路パターンを構成する各部位のうち、シールド層によって隠されず露出した部位があったなら生じたであろう当該露出部位と大地との結合が有効に抑制若しくは防止される。
According to the drive circuit of
(請求項4記載の発明の特徴)
請求項4記載の発明に係るLED駆動回路(以下、適宜「請求項4の駆動回路」という)には、請求項1乃至3何れかの駆動回路の基本構成を備えさせた上で、前記交流電圧の電源が商用電源である。
(Feature of the invention of claim 4)
The LED drive circuit according to the invention of claim 4 (hereinafter referred to as “drive circuit of claim 4” as appropriate) is provided with the basic configuration of the drive circuit of any of
請求項4の駆動回路によれば、請求項1乃至3何れかの駆動回路の作用効果に加え、商用電源を直接の電源としてLED群を点灯駆動させることができるので、シンプルな回路とすることができる。トランス使用を否定する趣旨ではないが、トランスを用いないで済めばその分だけ軽量化と低コスト化に大きく貢献する。
According to the drive circuit of claim 4, in addition to the operation and effect of the drive circuit of any of
(請求項5記載の発明の特徴)
請求項5記載の発明に係るLED搭載基板(以下、適宜「請求項5の基板」という)は、搭載面と当該搭載面の裏側に反搭載面を有する回路基板と、当該回路基板の搭載面上に回路パターンを介して搭載した直列LED群と、当該反搭載面側から前記回路基板を透視したときに、少なくとも当該回路パターンのほぼすべてが下に隠れるように当該反搭載面側に形成したシールド層と、当該導電体層と当該直列LED群のアノード側若しくはカソード側とを直流的に接続するための接続部材と、を含めて構成してある。さらに請求項5の基板は、当該直列LED群のアノード側からカソード側に順方向の直流電流を流すように構成してある。
(Feature of the invention of claim 5)
An LED mounting board according to the invention described in claim 5 (hereinafter referred to as “the board of
請求項5の基板によれば、アノード側からカソード側に直流電流を流すことにより、当該直列LED群を点灯駆動することができる。そのとき、アノード側端、若しくはカソード側端と等電位である導電体層が、回路パターンの対地浮遊容量をシールドするので、対地結合に基づくLED破壊を有効に防止することができる。 According to the substrate of the fifth aspect, the series LED group can be driven to light by passing a direct current from the anode side to the cathode side. At that time, the conductor layer having the same potential as the anode side end or the cathode side end shields the floating capacitance of the circuit pattern to the ground, so that the LED destruction based on the ground coupling can be effectively prevented.
(請求項6記載の発明の特徴)
請求項6記載の発明に係るLED駆動方法(以下、適宜「請求項6の駆動方法」という)は、回路基板の搭載面上に回路パターンを介して搭載した直列LED群に、受けた交流電圧を整流して得た順方向直流を流すことにより点灯駆動するLED駆動方法である。ここで、回路パターンの対地浮遊容量を通じた対地結合を抑制若しくは防止することにより、LEDに逆方向電圧が印加されることを抑制若しくは防止する。
(Characteristics of the invention described in claim 6)
The LED driving method according to the invention of claim 6 (hereinafter referred to as “the driving method of
請求項6の駆動方法によれば、LEDに逆方向電圧が印加されることが抑制若しくは防止されるので、そのような印加を主要因とするLEDの破壊を有効に防止することができる。 According to the driving method of the sixth aspect, since the reverse voltage is suppressed or prevented from being applied to the LED, it is possible to effectively prevent the destruction of the LED mainly caused by such application.
(請求項7記載の発明の特徴)
請求項7記載の発明に係るLED駆動方法(以下、適宜「請求項7の駆動方法」という)は、請求項6の駆動方法であって、当該回路パターンの対地浮遊容量を、当該直列LED群のアノード側若しくはカソード側と直流的に接続したシールド層によってシールドする。
(Feature of the invention of claim 7)
The LED driving method according to the seventh aspect of the invention (hereinafter referred to as “the driving method of the seventh aspect” as appropriate) is the driving method according to the sixth aspect, wherein the stray capacitance of the circuit pattern is changed to the series LED group. Is shielded by a shield layer that is connected to the anode side or the cathode side in a direct current manner.
請求項7の駆動方法によれば、請求項6の駆動方法の作用効果が、直列LED群のアノード側端もしくはカソード側端と接続されたシールド層によって具体的に奏される。すなわち、非点灯時、若しくは点灯過渡時において一部のLED端子間に逆方向電圧が繰り返し印加され、経時的にLED破壊をもたらす主要因がパターン対地浮遊容量にあることは、請求項1記載の発明を説明する際に述べた。このパターン対地浮遊容量を通じた対地結合を抑制若しくは防止するための一つの方法として、このパターン対地浮遊容量を通じた電流が流れないようにする方法がある。シールド層は、回路パターンと大地との間に介在することになるが、これによって、一見して回路パターンと大地との間の結合が遮断されたように見えるが、他方で回路パターンとシールド層との間、さらに、シールド層と大地との間のそれぞれにコンデンサ構造が形成されることになる。両コンデンサ構造は、直列に接続されているので、回路パターンと大地とが結合されていることに変わりはない。回路パターンと大地との間に電位差があれば電流が流れ得る状態である。ここで、直列LED群のアノード側若しくはカソード側とシールド層とを、少なくとも逆方向電圧が印加される非点灯時若しくは点灯過度時において等電位にすれば、直列接続した上記コンデンサ構造の一方における電流の流れを断ち切ることができ、これによって、対地結合を抑制若しくは防止することができる。なお、等電位となるのは、直列LED群のアノード側若しくはカソード側とシールド層とを直流的に接続してあるからである。
According to the drive method of Claim 7, the effect of the drive method of
本発明によれば、交流を整流して直列LED群を点灯駆動させるLED駆動回路、LED搭載基板及びLED駆動方法においてLEDの破壊問題を解決することができる。 ADVANTAGE OF THE INVENTION According to this invention, the destruction problem of LED can be solved in the LED drive circuit, LED mounting board, and LED drive method which rectify | straighten alternating current and drive a series LED group to light.
次に、各図を参照しながら、本発明を実施するための最良の形態(以下、適宜「本実施形態」という)について説明する。図1は、本実施形態に係るLED駆動回路の回路図である。図2は、LED駆動回路が備えるLED搭載基板の斜視図である。図3は、図2に示すLED搭載基板のA−A断面図である。図4は、本実施形態に係るLED駆動回路の変形回路図である。図5及び6は、図1に示す回路図の解析結果を示す図である。 Next, the best mode for carrying out the present invention (hereinafter referred to as “this embodiment” as appropriate) will be described with reference to the drawings. FIG. 1 is a circuit diagram of an LED drive circuit according to the present embodiment. FIG. 2 is a perspective view of an LED mounting substrate included in the LED driving circuit. 3 is a cross-sectional view taken along the line AA of the LED mounting substrate shown in FIG. FIG. 4 is a modified circuit diagram of the LED drive circuit according to the present embodiment. 5 and 6 are diagrams showing analysis results of the circuit diagram shown in FIG.
(LED駆動回路の概略構造)
図1に示すLED駆動回路1は、交流入力端子3(ホット側入力端子3H、コールド側入力端子3C)と、ブリッジ整流回路5と、平滑コンデンサ7と、定電流回路8と、直流出力端子9(正極出力端子9P、負極出力端子9N)と、2点鎖線で囲んだLED搭載基板21と、をその主要部品とする。符号3Hsはホット側入力端子3Hとブリッジ整流回路5との間に挿入したスイッチを、符号3Csはコールド側入力端子3Cとブリッジ整流回路5との間に挿入したスイッチを、それぞれ示す。ブリッジ整流回路5は、全波整流回路となっているが、半波整流回路であってもよい。また、スイッチング電源等のように、LED搭載基板21が含む直列LED群(後述)に順方向直流電流を流すことのできる整流回路であれば、適宜採用することを妨げない。平滑コンデンサ7は、不要であれば省略してもよい。定電流回路8は、負荷電流を一定に保つための回路である。抵抗R1及び抵抗R2は、点灯過渡時の平滑コンデンサへの突入電流を制限して整流ダイオードを保護するための抵抗である。抵抗R1と抵抗R2は、何れか一方を省略可能であるが、計測点P1と計測点P2における計測状態を同じくするために両者を挿入した。
(Schematic structure of LED drive circuit)
The
(LED搭載基板の構造)
図1乃至3に示すように、LED搭載基板21は、回路基板23、回路パターン25、直列LED群27、シールド層29、接続部材31及び直流入力端子33から概ね構成してある。回路基板23は、一方側に搭載面23aと他方側に反搭載面23bとを備えた矩形の合成樹脂製基板であって、搭載面23a上又は積層内部若しくは両者に回路パターン25を設けることができる。図3に示すように本実施形態における回路パターン25は、回路基板23の内部にある。回路パターン25は、直列LED群27を構成する各LEDを半田付けするためのパッド群、配線パターン群、さらに、層間連結用の孔(ビアホール)に充填された導電ペースト(内壁に塗布されたするホールメッキ)等も回路パターンに含まれる。直列LED群27は、複数(本実施形態では20個)を回路パターン25を介して直列接続したものであって、直列接続したLEDのうち正極入力端子9Pにもっとも近いLED27pのアノード端子11Aが正極入力端子33Pに、もっとも遠いLED27nのカソード端子11Cが負極入力端子33Nに、それぞれ接続してある。正極入力端子33Pと負極入力端子33Nとが、上記した直流入力端子33を構成する。正極出力端子9Pと正極入力端子33Pとは接続線30pにより、負極出力端子9Nと負極入力端子33Nとは接続線30nにより、それぞれ接続した。シールド層29及び接続部材31については、次項で説明する。
(Structure of LED mounting substrate)
As shown in FIGS. 1 to 3, the
(シールド層の構造)
図2及び3に示すように、シールド層29は、回路基板23の反搭載面23b上に形成してある。シールド層29は、たとえば、反搭載面23bに貼り付けた銅箔のような金属箔、反搭載面23bに塗布した導電性樹脂、固定部材を用いて反搭載面上に固定した金属板や金属ケースによって構成することができる。本実施形態では、反搭載面23bに貼り付けた銅箔をもってシールド層29とした。シールド層29は、反搭載面23b全面を被覆する大きさに形成してもよいが、図2に示すように、反搭載面23b側から回路基板23を透視したときに、その形状に制限はないが少なくとも回路パターン25のほぼすべてが下に隠れる大きさに形成することが好ましい。回路パターン25のほぼすべてをシールド層29が隠すことにより、回路パターン25と大地との間のシールド層29の介在が充分なものとなる。これにより、回路パターン25を構成する各部位のうち、シールド層29によって隠されず露出した部位があったなら生じたであろう当該露出部位と大地との結合を有効に抑制若しくは防止することができる。接続部材31は、シールド層29と直列LED群27のアノード側であるアノード端子11Aとを直流的に接続してシールド層29をアノード側若しくはカソード側と等電位とするための導電部材である。本実施形態では、シールド層29に一端を半田付けした被覆線(図示を省略)の他端をアノード端子11Aに半田付けすることによって、両者を直流的に接続した。この被覆線が、本実施形態における接続部材31に該当する。被覆線以外にも、図示は省略するが、たとえば、回路パターンに含まれる両者を接続する部位、スルーホールに充填した導電樹脂や内壁メッキ、その他の導電部材を、接続部材31として採用することもできる。シールド層29と接続部材31により、本実施形態における対地結合抑制防止手段11を構成する(図1参照)。なお、本実施形態では、シールド層29とアノード側に接続したが、図4に示すように、接続部材31を外してアノード端子11Aをオープンにするとともに、接続部材31´を用いてカソード端子11Cに接続してもよい。図4に示す回路図と図1に示す回路図とは、接続部材31´に係る点を除き両回路図に差異はなく、シールド層29と接続部材31´によって対地結合抑制防止手段11´を構成する。
(Shield layer structure)
As shown in FIGS. 2 and 3, the
(本実施形態に係るLED駆動回路の作用効果)
図2及び3を参照しながら、LED駆動回路1の作用効果について説明する。LED駆動回路1の交流入力端子3に入力される交流電圧は、50Hzの商業電源である。ホットラインを入力端子3Hに、コールドラインを入力端子3Cに、それぞれ接続する。スイッチ3Hs及びスイッチ3Csの両者を閉じることによってブリッジ整流回路5によって整流され、平滑コンデンサ7によって平滑された直流電圧が直流出力端子9(正極出力端子9P、負極出力端子9N)に現れる。現れた直流電圧は直流入力端子33(正極入力端子33P、負極入力端子33N)を介して直列LED群27に印加され、これによって、アノード端子11Aからカソード端子11Cへ順方向直流電流が流れて直列LED群27を点灯させる。一方で、接続部材31の接続によってアノード端子11Aと等電位に保たれるシールド層29は、回路基板23の回路パターン25と大地との間に介在して両者間の対地浮遊容量(パターン浮遊容量)を通じた回路パターン25と大地との間の結合(対地結合)を、LED破壊を生じさせる電流が流れない程度にまで抑制若しくは防止する。
(Operational effect of the LED drive circuit according to the present embodiment)
The operation and effect of the
(対地結合の抑制若しくは防止)
非点灯時、若しくは点灯過渡時において一部のLED端子間に逆方向電圧が繰り返し印加され、経時的にLED破壊をもたらす主要因がパターン対地浮遊容量にあることは、前掲した課題を解決するための手段の欄において図8乃至11を参照しながら既に述べた。このパターン対地浮遊容量を通じた対地結合を抑制若しくは防止するために本実施形態では、このパターン対地浮遊容量を通じた電流が流れないようにする方法を採用した。図1に示すシールド層29は、回路パターンと大地との間に介在することになるが、これによって、一見して回路パターン25と大地Eとの間の結合が遮断されたように見えるが、実際は、直列に接続された回路パターン25とシールド層29との間に形成されるコンデンサ構造に係る容量C1、さらに、シールド層29と大地Eとの間に形成されるコンデンサ構造に係る容量C2を介して接続されている。容量C1と容量C2との合成容量を容量Cとする。この容量Cがパターン浮遊容量となる。回路パターン25と大地Eとが結合されていることに変わりはない。回路パターン25と大地Eとの間に電位差があれば電流が流れ得る状態である。ここで本実施形態では、直列LED群の27アノード側(アノード端子11A)とシールド層29とを、接続部材31によって直流的に接続することによって少なくとも逆方向電圧が印加される非点灯時若しくは点灯過度時において等電位となるように構成してある。こうすれば、その時点においてLEDの逆方向インピーダンスに比してパターン対地浮遊容量のインピーダンスが十分に大となり、これによって直列接続した上記容量C1若しくは容量C2の一方における電流の流れを断ち切ることができ、その結果、パターン浮遊容量である容量Cを介した対地結合を抑制若しくは防止することができるからである。このようなシールド層29とアノード端子11Aとを、非点灯時若しくは点灯過度時において等電位に保ちながら直列LED群27を点灯駆動することによって、直列LED群27の非点灯時若しくは点灯過渡時に生じる、LED群アノード端(アノード端子11A)への負電位印加の際の、それぞれアノード端LED端子間、カソード端LED端子間に逆方向電圧の印加を阻止することができる。逆方向電圧の印加の防止が、同印加が厳によって生じる経時的なLED破壊を有効に防止する。図4に示す回路の場合も、上記の場合と正負が逆になるだけでLED破壊を有効防止する原理に違いはない。
(Control or prevention of ground connection)
In order to solve the above-mentioned problem, the reverse voltage is repeatedly applied between some LED terminals during non-lighting or lighting transition, and the main factor causing LED destruction over time is the pattern-to-ground floating capacitance. This has already been described in the column of means with reference to FIGS. In this embodiment, in order to suppress or prevent the ground coupling through the pattern ground floating capacitance, a method of preventing current from flowing through the pattern ground floating capacitance is employed. Although the
図2及び3に加え図5及び6をも参照する。図5は、ホットライン側のスイッチ3Hsを0(ゼロ)sで閉鎖して55ms後にコールドライン側のスイッチ3Csを閉じたとき、さらに、その逆を行ったときのLED27p及びLED27n両端の電位変化を示す。スイッチ3Hsとスイッチ3Csの何れを先行させた場合であっても(グラフの線が重なっている)、スイッチ3Csが閉鎖されるまでLED27pには電位が印加されず、閉鎖によって一気に3.7V付近まで電位が上昇している。逆方向の電圧が印加されることはない。逆方向スパイク電圧も印加されていない。図6に示す電位変化も、スイッチ3Hsとスイッチ3Csの閉鎖タイミングが65msである点を除いて、何れのスイッチの閉鎖を先行させた場合であっても、図5に示すそれと同じである。やはりグラフの線は重なっている。逆方向の電圧が印加されることはない。逆方向スパイク電圧も印加されていない。図示は省略するが、図4に示すLED駆動回路を用いて行った解析でも同じ結果を得た。以上のことから、対地結合抑制防止手段11(対地結合抑制防止手段11´)を備えるLED駆動回路1によるLED点灯駆動方法によれば、逆方向の電圧印加や逆方向スパイク電位印加を有効に防止することができるので、これによって、LED破壊の問題の解消が可能である。
Please refer to FIGS. 5 and 6 in addition to FIGS. FIG. 5 shows a change in potentials at both ends of the
1 LED駆動回路
3 交流入力端子
3H ホット側入力端子
3C コールド側入力端子
5 ブリッジ整流回路
7 平滑コンデンサ
8 定電圧回路
9 直流出力端子
9P 正極出力端子
9N 負極出力端子
11 対地浮遊容量抑制防止手段
11´ 対地浮遊容量抑制防止手段
21 LED搭載基板
23 回路基板
25 回路パターン
27 直列LED群
29 シールド層
30p 接続線
30n 接続線
31 接続部材
31´ 接続部材
33 直流入力端子
33P 正極入力端子
33N 負極入力端子
101 (従来の)LED駆動回路
103 交流入力端子
105 ブリッジ整流回路
107 平滑コンデンサ
109 直流出力端子
109P 正極出力端子
109N 負極出力端子
111 LED搭載基板
113 直列LED群
115 回路パターン
DESCRIPTION OF
Claims (7)
当該回路基板の搭載面上に回路パターンを介して搭載した直列LED群と、
当該直列LED群のアノード側からカソード側に順方向直流電流を流すための整流回路と、
当該整流回路に交流電圧を供給するためのホット側入力端子及びコールド側入力端子と、
を含めて構成してあるLED駆動回路において、
当該回路パターンの対地浮遊容量を通じた対地結合を抑制若しくは防止する対地結合抑制防止手段を設けてある
ことを特徴とするLED駆動回路。 A circuit board having a mounting surface and an anti-mounting surface on the back side of the mounting surface;
A series LED group mounted on the mounting surface of the circuit board via a circuit pattern;
A rectifier circuit for flowing a forward direct current from the anode side to the cathode side of the series LED group;
A hot-side input terminal and a cold-side input terminal for supplying an AC voltage to the rectifier circuit;
In the LED driving circuit configured to include:
An LED driving circuit, characterized in that ground coupling suppression preventing means for suppressing or preventing ground coupling through the ground stray capacitance of the circuit pattern is provided.
前記回路基板の反搭載面を少なくとも部分的に被覆するためのシールド層と、
当該シールド層と前記直列LED群のアノード側若しくはカソード側とを直流的に接続するための接続部材と、を含めて構成してある
ことを特徴とする請求項1記載のLED駆動回路。 The ground coupling suppression preventing means is
A shield layer for at least partially covering the non-mounting surface of the circuit board;
The LED driving circuit according to claim 1, further comprising a connecting member for connecting the shield layer and the anode side or the cathode side of the series LED group in a direct current manner.
ことを特徴とする請求項2記載のLED駆動回路。 The LED driving circuit according to claim 2, wherein the shield layer is formed so that substantially all of the circuit pattern is hidden underneath when the circuit board is seen through from the side opposite to the mounting surface.
ことを特徴とする請求項1乃至3何れか記載のLED駆動回路。 The LED drive circuit according to claim 1, wherein the AC voltage power supply is a commercial power supply.
当該回路基板の搭載面上に回路パターンを介して搭載した直列LED群と、
当該反搭載面側から前記回路基板を透視したときに、少なくとも当該回路パターンのほぼすべてが下に隠れるように当該反搭載面側に形成したシールド層と、
当該導電体層と当該直列LED群のアノード側若しくはカソード側とを直流的に接続するための接続部材と、を含めて構成してあり、
当該直列LED群のアノード側からカソード側に順方向の直流電流を流すように構成してある
ことを特徴とするLED駆動回路に用いるLED搭載基板。 A circuit board having a mounting surface and an anti-mounting surface on the back side of the mounting surface;
A series LED group mounted on the mounting surface of the circuit board via a circuit pattern;
When the circuit board is seen through from the non-mounting surface side, at least a shield layer formed on the non-mounting surface side so that almost all of the circuit pattern is hidden below,
A connection member for connecting the conductor layer and the anode side or the cathode side of the series LED group in a direct current manner,
An LED mounting substrate used for an LED drive circuit, wherein a forward direct current is passed from the anode side to the cathode side of the series LED group.
回路パターンの対地浮遊容量を通じた対地結合を抑制若しくは防止する
ことを特徴とするLED駆動方法。 In the LED driving method for lighting and driving by flowing a forward direct current obtained by rectifying the received alternating voltage to the series LED group mounted on the circuit board mounting surface via the circuit pattern,
An LED driving method comprising suppressing or preventing ground coupling through a ground stray capacitance of a circuit pattern.
ことを特徴とする請求項6記載のLED駆動方法。 The LED driving method according to claim 6, wherein the stray capacitance of the circuit pattern is shielded by a shield layer that is DC-connected to the anode side or the cathode side of the series LED group.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008180017A JP2010021332A (en) | 2008-07-10 | 2008-07-10 | Led drive circuit, led mount substrate, and method of driving led |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008180017A JP2010021332A (en) | 2008-07-10 | 2008-07-10 | Led drive circuit, led mount substrate, and method of driving led |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010021332A true JP2010021332A (en) | 2010-01-28 |
Family
ID=41705944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008180017A Pending JP2010021332A (en) | 2008-07-10 | 2008-07-10 | Led drive circuit, led mount substrate, and method of driving led |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010021332A (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54109359A (en) * | 1978-02-15 | 1979-08-27 | Seikosha Kk | Crystal oscillator |
JPS62165377A (en) * | 1986-01-16 | 1987-07-21 | Stanley Electric Co Ltd | Transmitting and receiving module for optical communication and manufacture of the same |
JP2006210272A (en) * | 2005-01-31 | 2006-08-10 | Matsushita Electric Works Ltd | Led driving device and lighting device using it |
JP2008130438A (en) * | 2006-11-22 | 2008-06-05 | Matsushita Electric Works Ltd | Power supply separate type led lighting device |
-
2008
- 2008-07-10 JP JP2008180017A patent/JP2010021332A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54109359A (en) * | 1978-02-15 | 1979-08-27 | Seikosha Kk | Crystal oscillator |
JPS62165377A (en) * | 1986-01-16 | 1987-07-21 | Stanley Electric Co Ltd | Transmitting and receiving module for optical communication and manufacture of the same |
JP2006210272A (en) * | 2005-01-31 | 2006-08-10 | Matsushita Electric Works Ltd | Led driving device and lighting device using it |
JP2008130438A (en) * | 2006-11-22 | 2008-06-05 | Matsushita Electric Works Ltd | Power supply separate type led lighting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9750096B2 (en) | Dual-Mode LED tube lamp | |
US9521718B2 (en) | LED tube lamp having mode switching circuit | |
US20170067627A1 (en) | Led tube lamp | |
JP2008130438A (en) | Power supply separate type led lighting device | |
US10856376B2 (en) | Printed circuit board for integrated LED driver | |
US6590788B2 (en) | Intrinsically safe universal switching power supply | |
US20170062688A1 (en) | Thermally-Efficient Electrical Assembly | |
JP4558407B2 (en) | Switching power supply | |
JP2011087367A (en) | Power supply device reduced in elongation of length of wiring pattern | |
JP4735270B2 (en) | Power supply device, power supply system using the same, and electronic device | |
JP6740446B2 (en) | Printed circuit board for integrated LED driver | |
JP2010021332A (en) | Led drive circuit, led mount substrate, and method of driving led | |
JP6777183B2 (en) | lighting equipment | |
CN112889355A (en) | Semiconductor device manufacturing method and screen | |
JP5463532B2 (en) | LED lighting device | |
JP2010080381A (en) | Led lighting device and illumination apparatus | |
JP7449722B2 (en) | Offline lighting equipment | |
CN217591206U (en) | Circuit board and lamp panel | |
JP6963210B2 (en) | Power supply and lighting | |
JP2022051206A (en) | Illuminating device | |
JP2020135927A (en) | Lighting device | |
JP2007250645A (en) | Substrate and apparatus | |
WO2020230283A1 (en) | Rectifying device | |
JP2006012976A (en) | Ceramic capacitor, substrate device and discharge lamp lighting device | |
JP2005318686A (en) | Dc/dc converter equipped with snubber circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120704 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121030 |