JP2010019929A - 液晶表示素子およびその駆動方法 - Google Patents

液晶表示素子およびその駆動方法 Download PDF

Info

Publication number
JP2010019929A
JP2010019929A JP2008178349A JP2008178349A JP2010019929A JP 2010019929 A JP2010019929 A JP 2010019929A JP 2008178349 A JP2008178349 A JP 2008178349A JP 2008178349 A JP2008178349 A JP 2008178349A JP 2010019929 A JP2010019929 A JP 2010019929A
Authority
JP
Japan
Prior art keywords
common electrode
pixel
liquid crystal
substrates
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008178349A
Other languages
English (en)
Inventor
Yasuo Toko
康夫 都甲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2008178349A priority Critical patent/JP2010019929A/ja
Publication of JP2010019929A publication Critical patent/JP2010019929A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 ドットマトリクス型もしくはキャラクター表示とドットマトリクス表示混在型の液晶表示素子で曲線の滑らかなキャラクター表示を行う。
【解決手段】
液晶表示素子は、対向する一対の基板と、一対の基板の一方に設けられ、多数のアクティブ素子を含む画素と、一対の基板の他方に設けられ、2層の互いに電気的に絶縁された透明電極を含むコモン電極と、一対の基板間に挟持された液晶層とを有し、画素とコモン電極とが一対の基板の対向面側に形成され、コモン電極は、基板上方に形成され、文字や図形を表示するための表示パターンを内包した第1のコモン電極と、第1のコモン電極上方に絶縁膜を介して形成され、表示パターンの背景を内包した第2のコモン電極とを含む。
【選択図】 図1

Description

本発明は、液晶表示素子およびその駆動方法に関し、特に電極パターンを工夫した液晶表示素子およびその駆動方法に関する。
行列状に配置されたドット電極の各々を薄膜トランジスタ(thin film transistor、TFT)を用いて制御する液晶表示素子が知られている。ドット電極の対向電極は、一般的に全面に亘るコモン電極である。文字や図形を表す表示パターン(キャラクターパターン)の形状はドットの選択によって行われる。ドット電極は例えば矩形である。その詳細については、特開2006−245924号公報等で開示されている。
特開2006−245924号公報
TFTを用いたドットマトリクス表示の液晶表示素子であっても、比較的解像度が低い場合、キャラクター表示を行おうとすると、曲線が滑らかに表示できず、意匠性が高くはない。ドットのみによる文字等の表示では、少なくとも500μm×500μm以下、好ましくは300μm×300μm以下の画素サイズが求められる。現在、これ以上の画素サイズにおいても滑らかな曲線の表示を行いたい要求が存在する。
本発明の目的は、曲線の滑らかなキャラクター表示を行うドットマトリクス型もしくはセグメントとドットマトリクスの混在表示型の液晶表示素子を提供することである。
本発明の一観点によれば、対向する一対の基板と、前記一対の基板の一方に設けられ、多数のアクティブ素子を含む画素と、前記一対の基板の他方に設けられ、2層の互いに電気的に絶縁された透明電極を含むコモン電極と、前記一対の基板間に挟持された液晶層と
を有する液晶表示素子であって、前記画素と前記コモン電極とが前記一対の基板の対向面側に形成され、前記コモン電極は、基板上方に形成され、文字や図形を表示するための表示パターンを内包した第1のコモン電極と、該第1のコモン電極上方に絶縁膜を介して形成され、表示パターンの背景を内包した第2のコモン電極とを含む液晶表示素子が提供される。
本発明の他の観点によれば、対向する一対の基板と、前記一対の基板の一方に設けられ、多数のアクティブ素子を含む画素と、前記一対の基板の他方に設けられ、2層の互いに電気的に絶縁された透明電極を含むコモン電極と、前記一対の基板間に挟持された液晶層と
前記画素および前記コモン電極に電圧を印加する制御回路とを有し、前記画素と前記コモン電極とが前記一対の基板の対向面側に形成され、前記コモン電極は、基板上方側に形成され、文字や図形を表示するための表示パターンを内包した第1のコモン電極と、該第1のコモン電極上方に絶縁膜を介して形成され、表示パターンの背景を内包した第2のコモン電極とを含む液晶表示素子の駆動方法であって、前記画素により表示を決定する場合には、所望の画素と前記第1または第2のコモン電極との間にON(OFF)電圧を印加すると共に、その他の画素と前記第1または第2のコモン電極との間にOFF(ON)電圧を印加し、前記コモン電極により表示を決定する場合には、前記第1のコモン電極のうち表示パターン部分と前記画素との間にON(OFF)電圧を印加し、前記第2のコモン電極と前記画素との間にOFF(ON)電圧を印加する液晶表示素子の駆動方法が提供される。
ドットマトリクス型もしくはセグメントとドットマトリクスの混在表示型の液晶表示素子において、曲線の滑らかなキャラクターパターンの表示を行うことが出来る。
図1は、液晶表示素子の概略断面図である。ここでは、ノーマリブラック型の液晶表示素子について説明する。液晶表示素子は、対向する一対の透明(例えばガラス製)基板1a、1bが液晶層2を挟持する構造である。上側基板1aの液晶層側に、コモン電極3c(第1のコモン電極3c1と第2のコモン電極3c2)が形成され、第1のコモン電極3c1と第2のコモン電極3c2との間に絶縁膜4が形成される。下側基板1bの液晶層側にはそれぞれTFTを備えた画素(電極)3tが形成される。画素電極3tは、表示面内に敷き詰められる。電極3c、3tをそれぞれ覆うように、機能性材料膜(配向膜、絶縁膜)5a、5bが形成される。ガラス基板1a、1bに対して液晶層と反対側に偏光板6a、6bが形成される。
この液晶表示素子の電極3c、3tと外部の制御回路11が接続され、電極3c、3tに電圧を印加して素子の表示を制御する(3c1、3c2はそれぞれ別系統で電気信号を送る)。
液晶表示素子の作製方法(ここではツイステッドネマチック「TN」モードの場合)について説明する。
ガラス基板(例えば無アルカリガラス製)1aの表面に透明であるインジウムスズオキサイド(ITO)膜をCVD、蒸着、スパッタなどにより形成し、パターニングにて第1のコモン電極3c1を形成する。第1のコモン電極3c1のパターニングは、ここではフォトリソグラフィーを用いる。フォトレジストをロールコーターやスリットコーターなどを用いて数μm塗布する。例えば、ロールコーターを用いて東京応化製のポジレジスト(OFPR−800)を1.5μm塗布する。次にホットプレートにて110℃、3分間のプリベーク処理を行い、マスクレス露光機(オーク製作所製)を用いて紫外線を100mJ/cm照射して露光を行う。アルカリ溶液(1wt%KOH)を用いて現像を行い、ホットプレートにて130℃、3分間のポストベーク処理を行ってレジストパターンを形成する。そのレジストパターンをマスクとして、ITO用エッチャントである、関東化学製ITOシリーズ(ITO−02、ITO−06N、ITO−07他)などの硝酸・塩酸系、もしくは第2塩化鉄系(FeCl)などの溶液を用いてITO膜をウェットエッチングする。最後に強アルカリ溶液(3wt%NaOH)を用いてレジスト剤を除去する。
第1のコモン電極3c1を覆うように、絶縁膜4を形成する。例えば、SiN、SiO等の材料を、プラズマCVD、スパッタなどの方法を用いて絶縁膜4を形成する。膜厚は例えば3000Åである。
第2のコモン電極3c2を形成する。ITO膜を形成し、パターニングする。それらの方法は第1のコモン電極3c1を形成する場合と同様である。
基板1bの上に、画素3tを形成する。図2は、画素3tのうちの一つである画素3taの拡大断面図である。図示のように、画素3tは、一つ一つがTFTを有する。
図2を参照して、画素3tの構成要素であるTFTの作製方法について説明する。まず、ガラス基板1bの上にゲート電極3g(およびゲート電極ライン)を形成する。ゲート電極3g(およびゲート電極ライン)の材料はMo、Ta、Al、Cr等の金属である。電極3gは、ガラス基板上にスパッタや真空蒸着で金属膜を形成した後、フォトリソグラフィーで形成したレジストパターンをマスクとしたウェットエッチングにてパターニングすることにより形成する。コモン電極3c形成と同じマスクレス露光機でレジストパターンの形成が可能である。エッチャントは例えば関東化学製KSMF−100、KSMF−200などの硝酸・塩酸系の溶液やリン酸、硝酸、酢酸系の混酸である。
次に、ゲート絶縁膜7を形成し、ガラス基板表面およびゲート電極3gを覆う。ゲート絶縁膜7の形成は、SiNx、SiO、TaOx等の材料をプラズマ(P−)CVD、陽極酸化(Taを酸化させる)、スパッタ等の方法を用いて行う。
次に、a(アモルファス)−Si膜8、na−Si膜9を形成する。膜の形成は、P−CVDにより行う。なお、これらの膜をアニールしてp(ポリ)−Si膜(np−Si膜)を形成しても良い。その後、これらの膜をパターニング(フォトリソグラフィーで作成したレジストパターンをマスクとしたドライエッチング)してa−Si(p−Si)膜7のアイランドを形成する。
次に、ソース電極3s、ドレイン電極3dをゲート電極3gと同様の方法で形成する。ソース電極3sの形成と併せてソースライン3slを形成する。
続いて、インジウムスズオキサイドITO導電膜等で表示を制御する表示電極3eを形成する。形成方法はスパッタ、真空蒸着等である。その後、パターニングを行う。パターニングのためのレジストパターンは先述のマスクレス露光機で形成可能である。エッチャントは例えば関東化学製ITOシリーズ(ITO−02、ITO−06N、ITO−07他)などの硝酸・塩酸系の溶液である。表示電極3eの面内サイズは、400μm×400μm程度である。
次に、na−Si(p−Si)膜9の、外部に晒されている部分をドライエッチングで除去する。なお、na−Si(p−Si)膜9の下のa−Si(p−Si)膜8をエッチングしないように、ソース電極3sとドレイン電極3dの間の領域において、2つの膜8、9の間にエッチストッパを設けてもよい。
その後、パッシベーション膜10をP−CVD、スパッタ、蒸着などにより形成する。パッシベーション膜10の材料はSiNx、SiO等の透明絶縁膜である。こうして、TFT構造の画素3tを形成する。
コモン電極3c、画素3tがそれぞれ形成されたガラス基板1a、1b上に配向膜5a、5bをスピンコートで形成する。ここでは、スピンナー回転数:2000rpmで30秒スピンコートを行い、厚さ700Å程度の配向膜5a、5bを形成する。配向膜5a、5bの形成はフレキソ印刷、インクジェット印刷等でも良い。配向膜材料としてSE−7992(日産化学製)などの可溶性ポリイミド配向膜を用いる。必要に応じて、配向膜形成の前に絶縁膜を形成しても良い。
次にラビング処理を施す。ラビングは布を巻いた円筒状のロールを高速に回転させ、配向膜上を擦る工程である。ラビングは、例えばTN(ツイステッドネマチック)モードの場合、上下基板間の液晶層2の捩れ角が90°(左捩れ)になるよう処理を行う。なお、TNモードの場合、液晶分子のプレチルト角が低い(基板平面に対して2°以下)ことが好ましい。
シール材を所定のパターンにスクリーン印刷する。シール材の形成にはスクリーン印刷の代わりにディスペンサを用いても良い。シール材には熱硬化性のES−7500(三井化学製)を用いるが、光硬化性のものや、光・熱併用型シール材でも良い。このシール材には直径6μmの大きさのグラスファイバーを数%含んでいる。
導通材を所定の位置に印刷する。ここではシール材ES−7500に6.5μmのAu鍍金を施したスチレンボールを数%含んだものを導通材として所定の位置にスクリーン印刷する。
シール材パターン及び導通材パターンは上側の基板1aにのみ形成し、下側の基板1bにはギャップコントロール材を乾式散布法にて散布する。ギャップコントロール材には6μmのプラスチックボールを用いるが、シリカボールを用いても良い。
2つの基板1a、1bを、配向膜が内側になるよう所定の位置で重ね合わせてセル化し、プレスした状態で熱処理によりシール材を硬化する。
次にスクライバー装置によりガラス基板に傷をつけ、ブレイキングにより所定の大きさ、形に分割して空セルを作成する。
上記の空セルに真空注入法で液晶を注入し、その後エンドシール材で注入口を封止する。その後ガラス基板の面取りと洗浄を行い、液晶セルを作成する。上下ガラス基板外側に偏光板6a、6bを配置すると液晶表示素子となる。
背景技術の項で述べたように、TFTを含んだ画素電極を有する液晶表示装置は、画素電極側で文字や図形を表す表示パターン(キャラクターパターン)を選択する。しかし、100×100μm以上の比較的荒い画素を用いて曲線を表示しようとすると、滑らかさがあまり得られない。
発明者らは、この課題を解決するために、画素電極と対向する側の基板に絶縁膜を挟んで積層する2層のコモン電極を設け、一方のコモン電極は表示パターンを内包するパターンとし、他方のコモン電極は表示パターンの縁を覆って表示パターンの背景全面に亘るパターンとする液晶表示装置を発案した。
図3Aは、第1のコモン電極3c1のパターン例を示した平面図であり、図3Bは、図3A中の1点鎖線A−Aにおける断面図である。図3Cは、第1のコモン電極3c1および第2のコモン電極3c2のパターン例を示した平面図であり、図3Dは、図3C中の1点鎖線B−Bにおける断面図である。これらの図3A〜図3Dを参照して、二つの電極3c1、3c2の役割と互いの関係を説明する。図3A〜図3Dにおいては、図形の△とドーナツ型の○を表示パターン(キャラクターパターン)とする。
図3Aに示すように、第1の電極3c1は、引き回し線3c1lを介して端子3c1tに接続される。引き回し線3c1lや端子3c1tは、電極3c1をパターニングする際に同時にパターニングしている。電極3c1は、文字や図形を表すキャラクターパターン(ここでは△や○)を内包するようにパターンニングすることがポイントである。
図3Cに示すように、第2のコモン電極3c2は、キャラクターパターンの背景を画定する。すなわち、表示面内において、キャラクターパターン(図中△と○)を抜いた領域に第2のコモン電極3c2が形成される。但し、ドーナツ型の○のようなキャラクターパターンの場合、完全にドーナツ型にしてしまうと、周りをキャラクターパターンで囲まれ、外部から電圧を印加することが出来ないアイランドIのような領域が存在してしまう。これを防ぐために、極細い、人間の眼に認識されない程度の引き回し線elを設ける。引き回し線elの幅は50μm以下、好ましくは20μm以下が良い。
上記構造の液晶表示素子の表示のさせ方を説明する。ここでは、90°TNモードで、上下偏光板6a、6bがパラレルニコル配置のノーマリブラックモード液晶表示素子の例を説明する。液晶表示素子を光が透過するような電極間の電位差をON電圧、光が透過しないような電極間の電位差をOFF電圧と呼ぶこととする。従って、非表示としたい部分のパターンは、OFF電圧を維持していれば、若干の電圧が印加されても構わない。
フルドット表示をさせる場合、所望の画素3tに駆動電圧(例えば矩形波)を印加し、コモン電極3c1、3c2には駆動電圧に対応するアース電圧(アース電圧に限らず、画素3tへの駆動電圧との差によって液晶分子が基板に対して垂直に立つような電圧であれば良い)を印加する。すると、電圧が印加された画素3tが画定する部分の液晶分子が基板に対し垂直に立ち上がり、光を透過してドット表示される。この場合、コモン電極3c1、3c2が画定するキャラクターパターンは人間の目には認識されず、ドット表示だけが認識される。
キャラクターパターンを表示させたい場合は次のように行う。
図4に、画素3tに電圧を印加する範囲を示す。斜線が電圧印加範囲である。図示のように、画素3tにおいて、図3Cに示した表示パターンを面内で覆う範囲に駆動電圧を印加する。
第1のコモン電極3c1に、画素に印加される電圧との電位差により液晶分子が配向し、液晶表示素子を光が通過するような電圧を印加する(図中斜線部分)。
第2のコモン電極3c2に画素3tに印加したのと同じ電圧を印加する。
第1のコモン電極3c1全体に駆動電圧が印加されるものの、図3Dに示したように、第1のコモン電極3c1はキャラクターとして表示される部分以外は第2のコモン電極3c2に覆われているため、キャラクター表示部分以外は画素電極3tとの電位差は発生しない。キャラクター表示パターンの反転パターンを画定する第2のコモン電極3c2と画素電極3tの電位差は上述のように0Vである。従って、図3Cに示した表示パターン部分の画素電極−コモン電極3c1間にのみON電圧が印加され、背景部分である画素電極−コモン電極3c2間にはOFF電圧が印加されることになる。これにより、表示パターン部分の液晶分子のみが立ち上がって光を透過し、△とドーナツ型の○を表示出来る。
なお、第1のコモン電極3c1を複数設けてもよい。その場合の駆動は、コモン電極3cの分割数に対応したDuty駆動を行う。例えば、コモン電極3c1が2つのキャラクターパターンに分割されている場合、キャラクターパターンに面内で対応する画素3tに駆動電圧を印加しておき、2つのキャラクターパターン3c1のそれぞれに、1/2Dutyの駆動電圧(画素に印加される電圧との電位差がON電圧となるような電圧)を印加する。また、2つのパターンがそれぞれ非表示のタイミングでは、画素3tとの電位差が生じないように3tと同じ大きさの電圧を電極3c1の各々に印加する。また、反転パターン3c2についても、画素3tと電位差が生じないように画素3tに印加したのと同じ電圧を印加する(OFF電圧が維持できていれば良い)。
また、カラー表示を行いたい場合、カラーフィールタを設けるか、キャラクターパターン3c1へのDuty駆動に同期してバックライトの色を変化させるフィールドシーケンシャル(FS)駆動により表示を行えば良い。さらに、背景のカラー表示も行いたい場合は、反転パターン3c2をキャラクターパターン3c1の一つとみなしてDuty駆動すれば良い。
実施例によれば、TFTを有する液晶表示装置において、比較的画素が荒いものであっても、表示したいキャラクターをコモン電極側で決定することにより、曲線の滑らかな表示を行うことが出来る。
図5に、比較例として、ドットマトリクス型液晶表示素子の表示例を示す。図5では、数字の「8」をドットマトリクスで表示する。図中「curve」が示す、本来であれば滑らかな曲線が望ましい部分において、ジグザグパターンが形成されている。
通常のドットマトリクス表示では、視覚にとってジグザグに見えない程度まで解像度(単位面積当たりのドットの数)を上げることでこの問題に対応する。一方で、工程ないし構造の簡略化という理由から、解像度を低くして(結果として1画素のサイズが大きくなる)表示を行いたいというニーズがあり、この場合においても滑らかな曲線を表示したい。
ドットのみの表示では、概ね100μm×100μm以上の画素サイズにおいてキャラクターの曲線に滑らかさが得られなくなる。この現象は特に300μm×300μm以上の画素サイズにおいて顕著である。
実施例のように、コモン電極を2層構造として、キャラクターパターンとその反転パターンを画定することにより、曲線の滑らかなキャラクター表示を行うことが出来る。表示パターンの描画は、先述の様に、露光機を用いて行う。既存の露光機の表示パターンの最小露光精度は8μm程度であるため、画素のみで曲線を表現する場合に比べて、滑らかな表示が可能となる。
特に、明細書中で説明したような、画素3tの画素部3eの平面サイズが400μm×400μm程度のドットマトリクス型の液晶表示素子では、実施例を用いた場合とそうでない場合とで、人間の目に観察されるキャラクターの曲線の滑らかさに大きな違いが出るであろう。
上記においては、ノーマリブラック液晶表示素子への本発明の適用について説明したが、本発明はノーマリホワイト液晶表示素子においても実施可能である。TN型のノーマリホワイト液晶表示素子においては、偏光板をクロス配置とし、表示のON/OFF制御を行う信号電圧の印加方法が逆である点が上記実施例と異なる。すなわち、画素3tとコモン電極3cとの間にON電圧が印加された場合は非表示となり、OFF電圧が維持されている場合は表示となる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、液晶表示素子のモードはTNに限らない。スーパーツイステッドネマチック(STN)、MVA(multi vertical alignment )、一軸配向されたVA、OCB(Optical Compensated Bend)、IPS(in−plane switching)等のモードであっても適用可能であろう。
その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
図1は、液晶表示素子の概略断面図である。 図2は、画素3tの一つ(図1の実線で囲った部分A)の拡大断面図である。 図3A〜図3Dは、実施例による液晶表示素子のコモン電極3cのパターン例である。 図4は、画素3tを表す平面図である。 図5は、比較例によるドットマトリクス型液晶表示素子の表示例である。
符号の説明
1a、1b 基板
2 液晶層
3c、3c1、3c2、3d、3e、3g、3s、3t、3ta 電極
3sl ソースライン
4 絶縁膜
5a、5b 機能性材料膜
6a、6b 偏光板
7 ゲート絶縁膜
8 a−Si(p−Si)膜
9 na−Si(np−Si)
10 パッシベーション膜
11 制御回路
el 引き回し線

Claims (3)

  1. 対向する一対の基板と、
    前記一対の基板の一方に設けられ、多数のアクティブ素子を含む画素と、
    前記一対の基板の他方に設けられ、2層の互いに電気的に絶縁された透明電極を含むコモン電極と、
    前記一対の基板間に挟持された液晶層と
    を有する液晶表示素子であって、
    前記画素と前記コモン電極とが前記一対の基板の対向面側に形成され、
    前記コモン電極は、基板上方に形成され、文字や図形を表示するための表示パターンを内包した第1のコモン電極と、該第1のコモン電極上方に絶縁膜を介して形成され、表示パターンの背景を内包した第2のコモン電極とを含む液晶表示素子。
  2. さらに、
    前記画素および前記コモン電極に電圧を印加する制御回路
    を有し、
    前記制御回路は、
    前記画素により表示を決定する場合には、所望の画素と前記第1または第2のコモン電極との間にON(OFF)電圧を印加すると共に、その他の画素と前記第1または第2のコモン電極との間にOFF(ON)電圧を印加し、
    前記コモン電極により表示を決定する場合には、前記第1のコモン電極のうち表示パターン部分と前記画素との間にON(OFF)電圧を印加し、前記第2のコモン電極と前記画素との間にOFF(ON)電圧を印加する請求項1記載の液晶表示素子。
  3. 対向する一対の基板と、
    前記一対の基板の一方に設けられ、多数のアクティブ素子を含む画素と、
    前記一対の基板の他方に設けられ、2層の互いに電気的に絶縁された透明電極を含むコモン電極と、
    前記一対の基板間に挟持された液晶層と
    前記画素および前記コモン電極に電圧を印加する制御回路と
    を有し、
    前記画素と前記コモン電極とが前記一対の基板の対向面側に形成され、
    前記コモン電極は、基板上方側に形成され、文字や図形を表示するための表示パターンを内包した第1のコモン電極と、該第1のコモン電極上方に絶縁膜を介して形成され、表示パターンの背景を内包した第2のコモン電極とを含む液晶表示素子の駆動方法であって、
    前記画素により表示を決定する場合には、所望の画素と前記第1または第2のコモン電極との間にON(OFF)電圧を印加すると共に、その他の画素と前記第1または第2のコモン電極との間にOFF(ON)電圧を印加し、
    前記コモン電極により表示を決定する場合には、前記第1のコモン電極のうち表示パターン部分と前記画素との間にON(OFF)電圧を印加し、前記第2のコモン電極と前記画素との間にOFF(ON)電圧を印加する液晶表示素子の駆動方法。
JP2008178349A 2008-07-08 2008-07-08 液晶表示素子およびその駆動方法 Pending JP2010019929A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008178349A JP2010019929A (ja) 2008-07-08 2008-07-08 液晶表示素子およびその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008178349A JP2010019929A (ja) 2008-07-08 2008-07-08 液晶表示素子およびその駆動方法

Publications (1)

Publication Number Publication Date
JP2010019929A true JP2010019929A (ja) 2010-01-28

Family

ID=41704926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008178349A Pending JP2010019929A (ja) 2008-07-08 2008-07-08 液晶表示素子およびその駆動方法

Country Status (1)

Country Link
JP (1) JP2010019929A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316572A (zh) * 2016-04-27 2017-11-03 株式会社电装 用于改善图案显示的lcd显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772185A (en) * 1980-10-23 1982-05-06 Suwa Seikosha Kk Liquid crystal indicator
JPS59151139A (ja) * 1983-02-09 1984-08-29 Toshiba Corp 液晶表示装置
JP2009162863A (ja) * 2007-12-28 2009-07-23 Stanley Electric Co Ltd 液晶表示素子およびその駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772185A (en) * 1980-10-23 1982-05-06 Suwa Seikosha Kk Liquid crystal indicator
JPS59151139A (ja) * 1983-02-09 1984-08-29 Toshiba Corp 液晶表示装置
JP2009162863A (ja) * 2007-12-28 2009-07-23 Stanley Electric Co Ltd 液晶表示素子およびその駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316572A (zh) * 2016-04-27 2017-11-03 株式会社电装 用于改善图案显示的lcd显示装置

Similar Documents

Publication Publication Date Title
US8724064B2 (en) Fringe field switching mode liquid crystal display device and method of fabricating the same
JP4543006B2 (ja) 液晶表示素子及びその製造方法
TWI315020B (en) Liquid crystal display
KR20060115464A (ko) 액정표시장치 및 그의 제조방법
US7593084B2 (en) IPS LCD device comprising an empty space filled with air formed between the common and pixel electrodes and a method of fabricating the same
US20030090613A1 (en) Liquid crystal display device and method of manufacturing thereof
US20100259469A1 (en) Liquid crystal display panel and liquid crystal display device
JP2015152876A (ja) 液晶表示装置
KR101362960B1 (ko) 액정표시장치와 그 제조방법
US7880700B2 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
US7289180B2 (en) Liquid crystal display device of a horizontal electric field applying type comprising a storage capacitor substantially parallel to the data line and fabricating method thereof
US8675156B2 (en) Color filter substrate for liquid crystal display, and manufacturing method thereof
JP2005338388A (ja) 液晶表示装置およびその製造方法
JP5038883B2 (ja) 液晶表示素子およびその駆動方法
JP2010019929A (ja) 液晶表示素子およびその駆動方法
JP2009080327A (ja) 液晶表示装置
JP5921260B2 (ja) 液晶表示装置
KR101123452B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP5350073B2 (ja) 液晶表示装置及びその製造方法
JP6030315B2 (ja) 液晶表示装置
KR101035927B1 (ko) Ips 모드 액정표시소자의 제조방법
CN106773375B (zh) 显示面板及其制备方法、显示装置
KR100606440B1 (ko) 단선방지층을 포함하는 액정표시장치 및 그 제조방법
JP4198495B2 (ja) 液晶表示装置
WO2011142070A1 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20110627

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20120727

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20120807

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20121204

Free format text: JAPANESE INTERMEDIATE CODE: A02