JP2010017865A - Method for manufacturing mold for nanoimprinting - Google Patents

Method for manufacturing mold for nanoimprinting Download PDF

Info

Publication number
JP2010017865A
JP2010017865A JP2008177882A JP2008177882A JP2010017865A JP 2010017865 A JP2010017865 A JP 2010017865A JP 2008177882 A JP2008177882 A JP 2008177882A JP 2008177882 A JP2008177882 A JP 2008177882A JP 2010017865 A JP2010017865 A JP 2010017865A
Authority
JP
Japan
Prior art keywords
resist layer
conductive surface
pattern
substrate
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008177882A
Other languages
Japanese (ja)
Inventor
Bunichi Imai
文一 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2008177882A priority Critical patent/JP2010017865A/en
Publication of JP2010017865A publication Critical patent/JP2010017865A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Manufacturing Optical Record Carriers (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a mold for nanoimprinting with which a high-quality mold can be obtained by forming a current seed layer without using a sputtering method for a resist pattern. <P>SOLUTION: The method includes the process (1) for preparing a substrate 10 having a conductive surface, the process (2) for forming a resist layer 20 having an uneven pattern on the substrate having the conductive surface to have the conductive pattern exposed from the recesses of the pattern of the resist layer, the process (3) for carrying out electroforming on the conductive surface exposed from the recesses of the pattern of the resist layer to form an electroformed film 40 thicker than the resist layer, and the process (4) for removing the substrate having the conductive surface and the resist layer. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、ナノインプリント用モールドの製造方法に関する。   The present invention relates to a method for producing a nanoimprint mold.

CDおよびDVDなどの光ディスクの表面には、400nmから700nm程度のパターン精細度(ライン/ドットの繰り返し間隔)を有するデータを記録するライン/ドットが形成されている。それら光ディスクはポリカーボネートの射出圧縮成形法を用いて製造される。すなわち、データに相当する凹凸パターンを持つモールド(金型あるいはスタンパとも呼ばれる)に樹脂を射出し、圧縮成型して樹脂にパターンを転写する。図1に、光ディスク用スタンパの製造方法の一例の概略を示す。研磨・洗浄を施したガラス原盤に対して、レジストを塗布し、パターン状のカッティング(露光)および現像を行って、凹凸パターンを形成する。次いで、スパッタまたは無電解メッキなどの方法によって、電流シード層となる電極膜を付着する。そして、電鋳法によってニッケルを堆積させ、最後にガラス原盤およびレジストを剥離することによって、モールド(スタンパ)が得られる。剥離されたガラス原盤は、レジスト剥離の後にリサイクルして、ガラス原盤として再使用することができる。   Lines / dots for recording data having a pattern definition (line / dot repetition interval) of about 400 nm to 700 nm are formed on the surface of an optical disk such as a CD and a DVD. These optical disks are manufactured using an injection compression molding method of polycarbonate. That is, a resin is injected into a mold (also called a mold or a stamper) having an uneven pattern corresponding to data, and the pattern is transferred to the resin by compression molding. FIG. 1 shows an outline of an example of a method for manufacturing an optical disc stamper. A resist is applied to the polished and washed glass master, and pattern cutting (exposure) and development are performed to form an uneven pattern. Next, an electrode film to be a current seed layer is attached by a method such as sputtering or electroless plating. Then, a mold (stamper) is obtained by depositing nickel by electroforming and finally peeling off the glass master and the resist. The peeled glass master can be recycled after resist stripping and reused as a glass master.

ニッケル電鋳法は、微細構造を精密に複製するための優れた手法であることが知られている。光ディスク用スタンパは数十万回のインプリント耐久性を有するが、メディアの生産効率を向上させるために、通常、スタンパの複製が行われる。すなわち、前述の方法で得られた凸型スタンパ(Fatherスタンパ)を電鋳のマスタとして再使用し、凹型のスタンパ(Motherスタンパ)を得る。さらに、Motherスタンパを電鋳のマスタとして使用し,実際にメディアの製造に使用する量産用凸型スタンパを得ている。FatherスタンパからMotherスタンパを得る段階およびMotherスタンパから量用凸型スタンパを得る段階のそれぞれにおいて各10枚の複製を行った場合、1枚のFatherスタンパから1000枚の量産用凸型スタンパを得ることができる。   The nickel electroforming method is known to be an excellent method for accurately replicating a microstructure. An optical disc stamper has an imprint durability of several hundred thousand times, but in order to improve the production efficiency of media, the stamper is usually duplicated. That is, the convex stamper (Father stamper) obtained by the above-described method is reused as an electroforming master to obtain a concave stamper (Mother stamper). Furthermore, a Mother stamper is used as an electroforming master to obtain a convex stamper for mass production that is actually used for production of media. When 10 copies are made in each of the stage of obtaining the Mother stamper from the Father stamper and the stage of obtaining the convex stamper for quantity from the Mother stamper, 1000 convex stampers for mass production are obtained from one Father stamper. Can do.

ナノインプリントに用いるモールドも、基本的には光ディスク製造に使用するモールドと同様の方法で製造することができるが、インプリントする材料およびパターン精細度などの諸条件が異なる。特に、数十nmのパターン精細度を有する微細な構造体を転写するためのモールドを作製するためには、ステッパまたは電子線描画装置などの高い描画性能を有するリソグラフィ装置を用いて、シリコン基板上にレジストのパターンを形成することが必要である。このレジストパターンを用いて電鋳を行うためには、レジストパターンの上に電流シード層を形成する必要がある。   A mold used for nanoimprinting can also be basically manufactured by the same method as that used for manufacturing an optical disc, but various conditions such as imprinting material and pattern definition are different. In particular, in order to produce a mold for transferring a fine structure having a pattern definition of several tens of nanometers, a lithography apparatus having high drawing performance such as a stepper or an electron beam drawing apparatus is used on a silicon substrate. It is necessary to form a resist pattern. In order to perform electroforming using this resist pattern, it is necessary to form a current seed layer on the resist pattern.

しかしながら、パターン精細度が100nm以下になると、スパッタによって凹凸パターン上に形成される電流シード層の被覆性(特に膜厚の均一性)が低下する。すなわち、レジストパターンの上部、側壁および底部(パターン凹部の基板露出部、すなわちトレンチ)で、得られる電流シード層の膜厚が異なるものとなる。特にレジストパターン上部において、優先的に電流シード層の形成が進行し、トレンチ開口部(隣接するレジストパターン凸部の間隙)が狭窄するという問題が発生する。従来のスパッタ法を用いた場合の凹凸パターン上における膜の断面形状の例として、半導体基板に形成された窒化チタンの形状が説明されている(特許文献1参照)。すなわち、スパッタ法では、高真空にされたチャンバー内に、半導体基板とターゲットとを互いに対向して配置する。そして、チャンバー内にアルゴン等の不活性ガスを導入し、半導体基板とターゲットとの間に電圧を印加するとグロー放電が発生し、アルゴンガスが電離する。このアルゴンイオンがターゲットの表面に衝突して、ターゲットからチタンを弾き出す。弾き出されたチタンは、アルゴンイオンにより十分なエネルギーを得て、半導体基板に向かって飛行する。ここで、弾き出されたチタンはすべて一様に半導体基板に対して垂直方向に飛行するのではなく、ある程度ランダムな方向性を持っている。このため,図2に示すように,基板210上にレジスト層220を用いてホールまたは溝(トレンチ)である凹部およびリッジである凸部が形成されている場合、チタンはホールまたはトレンチの底部には堆積しにくく、レジスト層220のリッジ上部においてオーバーハングを有する形状を有するチタン堆積膜230が得られる。このように、従来の方法ではホールまたはトレンチの底部に被覆性良くスパッタ膜を形成することができないという問題点があった。   However, when the pattern definition is 100 nm or less, the coverage (particularly the uniformity of the film thickness) of the current seed layer formed on the concavo-convex pattern by sputtering decreases. That is, the film thickness of the obtained current seed layer differs at the top, side wall, and bottom of the resist pattern (the substrate exposed portion of the pattern recess, ie, the trench). In particular, in the upper part of the resist pattern, the formation of the current seed layer preferentially progresses, and there arises a problem that the trench opening (the gap between the adjacent resist pattern convex portions) is narrowed. As an example of the cross-sectional shape of the film on the concavo-convex pattern when a conventional sputtering method is used, the shape of titanium nitride formed on a semiconductor substrate is described (see Patent Document 1). That is, in the sputtering method, the semiconductor substrate and the target are disposed to face each other in a high vacuum chamber. When an inert gas such as argon is introduced into the chamber and a voltage is applied between the semiconductor substrate and the target, glow discharge is generated and the argon gas is ionized. The argon ions collide with the surface of the target and eject titanium from the target. The ejected titanium obtains sufficient energy by argon ions and flies toward the semiconductor substrate. Here, all the titanium that is ejected does not fly uniformly in a direction perpendicular to the semiconductor substrate, but has a certain degree of random orientation. For this reason, as shown in FIG. 2, when a concave portion that is a hole or a trench (trench) and a convex portion that is a ridge are formed on a substrate 210 using a resist layer 220, titanium is formed at the bottom of the hole or trench. Is difficult to deposit, and a titanium deposition film 230 having a shape having an overhang on the top of the ridge of the resist layer 220 is obtained. Thus, the conventional method has a problem in that a sputtered film cannot be formed at the bottom of the hole or trench with good coverage.

この問題点に対して、基板とターゲットとの間に、多数の貫通穴が形成されたコリメータを配置して被覆性を向上させる方法が記されている(特許文献1参照)。しかしながら、この方法では、コリメータにターゲット金属が付着し、その付着した金属が基板上にごみとして落ちてしまうという、いわゆるパーティクルの問題、ならびにスパッタされた金属のうち基板に垂直に入射するものだけが成膜に関与するため、成膜速度がコリメータを用いないスパッタ法を適用した場合に比べて1/5程度と遅くなるという問題が生じる。さらに、チタンターゲットに対して熱電子を衝突させてチタンイオンを発生させ、そのチタンイオンに電界勾配を作用させて飛行方向を制御することによって、被覆性を向上させる方法が提案されている(特許文献1参照)。   In order to solve this problem, a method is described in which a collimator in which a large number of through holes are formed is disposed between a substrate and a target to improve the coverage (see Patent Document 1). However, in this method, the target metal adheres to the collimator, and the attached metal falls as dust on the substrate, and only the sputtered metal that is perpendicularly incident on the substrate. Since it is involved in the film formation, there arises a problem that the film formation speed is reduced to about 1/5 compared with the case where the sputtering method without using a collimator is applied. In addition, a method has been proposed in which thermionic electrons collide with a titanium target to generate titanium ions, and an electric field gradient acts on the titanium ions to control the flight direction, thereby improving coverage (patent). Reference 1).

また、スパッタ膜を使用しないスタンパの作製方法として、ニッケル板表面にレジストパターンを形成し、レジストパターン底部において露出したニッケル板を電流シード層として用いる電鋳を行い、レジストパターンを除去してスタンパを得る方法が提案されている(特許文献2参照)。この方法において、スタンパのパターン凸部の高さは電鋳時間によって制御される。そのため、レジスト厚さによってパターン凸部の高さを規定する手法と比較して、パターン凸部の高さを精密に制御することができないという問題点を有する。さらに、一般的に電鋳膜の成長表面は梨地状であり、大きな表面粗さを有する。特許文献2の方法で得られるスタンパは電鋳膜の成長表面を押圧面となるため、小さい表面粗さを要求されるナノインプリント用モールドとしては適さない。   In addition, as a stamper manufacturing method that does not use a sputtered film, a resist pattern is formed on the surface of the nickel plate, electroforming is performed using the nickel plate exposed at the bottom of the resist pattern as a current seed layer, the resist pattern is removed, and the stamper is removed. An obtaining method has been proposed (see Patent Document 2). In this method, the height of the pattern convex portion of the stamper is controlled by the electroforming time. Therefore, there is a problem that the height of the pattern convex portion cannot be precisely controlled as compared with the method of defining the height of the pattern convex portion by the resist thickness. Further, the growth surface of the electroformed film is generally satin-like and has a large surface roughness. The stamper obtained by the method of Patent Document 2 is not suitable as a nanoimprint mold that requires a small surface roughness because the growth surface of the electroformed film serves as a pressing surface.

特開平8−186108号公報JP-A-8-186108 特開2001−33634号公報JP 2001-33634 A

従来のスパッタ法で形成される電流シード層を用いるナノインプリント用モールドの製造方法の例を図3に示す。最初に、図3(a)に示すように基板310の上にレジスト層320を塗布し、次いでレジスト層320をパターニングして図3(b)に示すようなリッジ(凸部)およびトレンチ(凹部)のパターンを得る。次に、レジスト層320上に、スパッタ法を用いて電流シード層330を堆積させる。このとき、電流シード層330の堆積はレジスト層320のリッジ上部において優先的に進行し、オーバーハング形状を有する電流シード層330が得られる。   An example of a method for manufacturing a mold for nanoimprinting using a current seed layer formed by a conventional sputtering method is shown in FIG. First, as shown in FIG. 3A, a resist layer 320 is applied on the substrate 310, and then the resist layer 320 is patterned to form ridges (projections) and trenches (recesses) as shown in FIG. ) Get the pattern. Next, a current seed layer 330 is deposited on the resist layer 320 by sputtering. At this time, the deposition of the current seed layer 330 proceeds preferentially on the top of the ridge of the resist layer 320, and the current seed layer 330 having an overhang shape is obtained.

次に、この積層体を電鋳液に浸漬して、電流シード層330に電流を印加すると、図3(d)に示すように、電流シード層330の全表面上で電鋳膜340の堆積が開始される。電鋳膜340の堆積は等方的に進行する。さらに電鋳を継続すると、電流シード層330のオーバーハング形状のために、ホールまたはトレンチの上方において電鋳膜340が接合し、図3(e)に示すようにトレンチ内部に空隙350が取り残される。最後に、基板310およびレジスト層320を剥離して、電流シード層330および電鋳膜340からなるモールド300が得られる。   Next, when this laminate is immersed in an electroforming solution and a current is applied to the current seed layer 330, an electroformed film 340 is deposited on the entire surface of the current seed layer 330 as shown in FIG. Is started. The deposition of the electroformed film 340 proceeds isotropically. When the electroforming is further continued, the electroformed film 340 is joined above the hole or trench due to the overhang shape of the current seed layer 330, and the gap 350 is left inside the trench as shown in FIG. . Finally, the substrate 310 and the resist layer 320 are peeled off, and the mold 300 including the current seed layer 330 and the electroformed film 340 is obtained.

しかしながら、得られるモールド300は、その凸部に残留する空隙350のために、低い機械的強度を有する。また、残留する空隙350は、モールド300の変形およびパターン欠損などの欠陥の発生原因となり得る。   However, the resulting mold 300 has low mechanical strength due to the voids 350 remaining on the protrusions. Further, the remaining gap 350 may cause a defect such as deformation of the mold 300 and a pattern defect.

したがって、本発明の目的は、レジストパターンへのスパッタ法を用いることなしに電流シード層を形成し、それによって高品質なモールドが得られる、ナノインプリント用モールドの製造方法を提供することである。   Accordingly, an object of the present invention is to provide a method for manufacturing a mold for nanoimprinting, in which a current seed layer is formed without using a sputtering method on a resist pattern, thereby obtaining a high-quality mold.

本発明のナノインプリント用モールドの製造方法は:(1)導電性表面を有する基板を準備する工程と;(2)導電性表面を有する基板上に凹凸パターンを有するレジスト層を形成し、レジスト層のパターンの凹部において、導電性表面を露出させる工程と;(3)レジスト層のパターンの凹部に露出した導電性表面上に電鋳を行って、レジスト層の膜厚よりも大きい膜厚を有する電鋳膜を形成する工程と;(4)導電性表面を有する基板およびレジスト層を除去する工程とを有することを特徴とする。ここで、導電性表面を有する基板は、金属基板、または絶縁性または半導体性支持体上に電流シード層を形成した積層体であってもよい。電流シード層は、金、プラチナ、チタンまたはアルミニウムを用いて形成することができ、10nm〜100nmの膜厚を有することが望ましい。また、レジストパターンの凹部を:(a)10〜100nmの線幅を有し、10〜100nmの間隔で配置されるトレンチ;(b)一辺が10〜200nmの矩形状底面または直径が10〜200nmの円形状底面を有し、10〜200nmの間隔で配置されるホール;または(c)それらの組み合わせから構成してもよい。ここで、前記トレンチおよびホールを同心円状またはスパイラル状に配列することが望ましい。さらに、工程(2)は、レジスト層を導電性表面上に塗布する工程と、レジスト層を電子線描画法によってパターニングする工程とを含んでもよい。   The method for producing a mold for nanoimprinting of the present invention includes: (1) a step of preparing a substrate having a conductive surface; (2) forming a resist layer having a concavo-convex pattern on the substrate having a conductive surface; A step of exposing the conductive surface in the concave portion of the pattern; and (3) electroforming the conductive surface exposed in the concave portion of the pattern of the resist layer to have a thickness larger than the thickness of the resist layer. A step of forming a cast film; and (4) a step of removing the substrate having a conductive surface and the resist layer. Here, the substrate having a conductive surface may be a metal substrate or a laminate in which a current seed layer is formed on an insulating or semiconductor support. The current seed layer can be formed using gold, platinum, titanium, or aluminum, and preferably has a thickness of 10 nm to 100 nm. Further, the resist pattern recesses are: (a) trenches having a line width of 10 to 100 nm and arranged at intervals of 10 to 100 nm; (b) rectangular bottoms having a side of 10 to 200 nm or diameters of 10 to 200 nm. A hole having a circular bottom surface and arranged at intervals of 10 to 200 nm; or (c) a combination thereof. Here, it is desirable that the trenches and holes are arranged concentrically or spirally. Furthermore, the step (2) may include a step of applying a resist layer on the conductive surface and a step of patterning the resist layer by an electron beam drawing method.

上記のような構成をとることによって、電鋳膜がレジスト層のパターン底部の導電性表面から上方に向かって一方向的に成長するので、内部に空隙が存在しないナノインプリント用モールドを得ることができる。得られたモールドは、十分な機械的強度を有し、かつモールドの変形およびパターン欠損などの欠陥は存在せず、高い品質を有する。また、得られるモールドの凸部の高さは、レジスト層の膜厚によって規定されるため、高い精度で制御することが可能である。得られるモールドの凸部の上面は、導電性表面に接触していた面であるために、その表面粗さを小さくすることができる。この点からも、本発明の方法によって得られるモールドは、ナノインプリント用として好適である。   By adopting the above configuration, the electroformed film grows unidirectionally upward from the conductive surface at the pattern bottom of the resist layer, so that a nanoimprint mold having no voids inside can be obtained. . The obtained mold has sufficient mechanical strength, and does not have defects such as mold deformation and pattern defect, and has high quality. Moreover, since the height of the convex part of the mold obtained is defined by the thickness of the resist layer, it can be controlled with high accuracy. Since the upper surface of the convex part of the mold to be obtained is a surface that has been in contact with the conductive surface, the surface roughness can be reduced. Also from this point, the mold obtained by the method of the present invention is suitable for nanoimprinting.

図4に本発明のナノインプリント用モールドの製造方法の概略を示す。最初に、導電性表面を有する基板10を準備する。本発明における導電性表面を有する基板10は、金属基板(不図示)であってもよいし、絶縁性または半導体性の支持体11の上に、電流シード層30を形成した積層体であってもよい。   FIG. 4 shows an outline of the method for producing the nanoimprint mold of the present invention. First, a substrate 10 having a conductive surface is prepared. The substrate 10 having a conductive surface in the present invention may be a metal substrate (not shown), or a laminate in which a current seed layer 30 is formed on an insulating or semiconductive support 11. Also good.

導電性表面を有する基板10として金属基板を用いる場合、金属基板は、金、プラチナ、チタンまたはアルミニウムを用いて製造することができる。絶縁性または半導体性の支持体11としては、ガラス支持体、シリコン支持体、カーボン支持体などを用いることができる。電流シード層30の材料は、金、銀、プラチナ、チタン、アルミニウムなどの金属を含む。それら金属を、蒸着、スパッタ、電解メッキなどの方法を用いて絶縁性または半導体性の支持体11の上に付着することによって、電流シード層30を形成することができる。絶縁性または半導体性の支持体11の上に、電流シード層30を形成した積層体を用いる場合、電流シード層30は、基板10周縁部に取り付けられる電力供給手段からの電流を基板10全面にわたって供給することができる膜厚を有することが望ましい。この観点から、電流シード層30は、10nm〜100nmの膜厚を有することが望ましい。必要に応じて、研磨などの方法を用いて、基板10の導電性表面(図4における電流シード層30の表面)の表面粗さを小さくしてもよい。導電性表面の表面粗さを小さくすることは、最終的に得られるモールド100の凸部上面の表面粗さを小さくする点において有効である。   When a metal substrate is used as the substrate 10 having a conductive surface, the metal substrate can be manufactured using gold, platinum, titanium, or aluminum. As the insulating or semiconductive support 11, a glass support, a silicon support, a carbon support, or the like can be used. The material of the current seed layer 30 includes a metal such as gold, silver, platinum, titanium, and aluminum. The current seed layer 30 can be formed by depositing these metals on the insulating or semiconductive support 11 using a method such as vapor deposition, sputtering, or electrolytic plating. When a stacked body in which the current seed layer 30 is formed on the insulating or semiconductor support 11 is used, the current seed layer 30 supplies the current from the power supply means attached to the periphery of the substrate 10 over the entire surface of the substrate 10. It is desirable to have a film thickness that can be supplied. From this viewpoint, the current seed layer 30 desirably has a thickness of 10 nm to 100 nm. If necessary, the surface roughness of the conductive surface (the surface of the current seed layer 30 in FIG. 4) of the substrate 10 may be reduced by using a method such as polishing. Reducing the surface roughness of the conductive surface is effective in reducing the surface roughness of the upper surface of the convex portion of the mold 100 finally obtained.

次に、電流シード層30の表面を酸化処理して、5nm以下、望ましくは1〜3nmの膜厚を有する酸化皮膜を形成する。金、銀およびプラチナのような不活性金属を用いて電流シード層30を形成する場合は、電流シード層の上に、前述の膜厚の酸化物皮膜を形成する。このような膜厚の酸化皮膜または酸化物皮膜は電鋳工程に支障をきたすことがなく、本発明の目的において電流シード層30の表面は依然として導電性といえる。そして、それら酸化皮膜または酸化物皮膜は、電流シード層30と電鋳膜40との分離を容易にする。   Next, the surface of the current seed layer 30 is oxidized to form an oxide film having a thickness of 5 nm or less, preferably 1 to 3 nm. When the current seed layer 30 is formed using an inert metal such as gold, silver, and platinum, the oxide film having the above-described thickness is formed on the current seed layer. The oxide film or oxide film having such a thickness does not interfere with the electroforming process, and it can be said that the surface of the current seed layer 30 is still conductive for the purpose of the present invention. These oxide films or oxide films facilitate separation of the current seed layer 30 and the electroformed film 40.

次に、導電性表面を有する基板10上に凹凸パターンを有するレジスト層20を形成し、レジストパターン凹部において、導電性表面を露出させる。この工程は、たとえば、図4(b)に示すように基板10の導電性表面(図4の例においては電流シード層30である)の全面にわたってレジスト層20を形成した後に、図4(c)に示すようにレジスト層20のパターニングを行うことによって実施することができる。   Next, a resist layer 20 having a concavo-convex pattern is formed on the substrate 10 having a conductive surface, and the conductive surface is exposed in the resist pattern recesses. In this step, for example, as shown in FIG. 4B, the resist layer 20 is formed over the entire conductive surface of the substrate 10 (which is the current seed layer 30 in the example of FIG. 4), and then the step shown in FIG. The patterning of the resist layer 20 can be performed as shown in FIG.

導電性表面全面にわたるレジスト層20の形成は、スピンコート法、ロールコート法、ディップコート法、ナイフコート法などの当該技術において知られている塗布法を用いて実施することができる。レジスト層20は、100nm以下、好ましくは10〜60nmの膜厚を有することが望ましい。レジスト層20の材料は、引き続くパターニング工程において用いられる放射線(電子線、真空紫外線、深紫外線、紫外線など)に適合することを条件として、任意の市販の材料を用いることができる。レジスト層20の材料は、放射線に暴露された部位が硬化する、いわゆるネガ型材料であってもよいし、放射線に暴露された部位が可溶化する、いわゆるポジ型材料であってもよい。   The formation of the resist layer 20 over the entire surface of the conductive surface can be performed using a coating method known in the art such as a spin coating method, a roll coating method, a dip coating method, or a knife coating method. The resist layer 20 desirably has a thickness of 100 nm or less, preferably 10 to 60 nm. As the material of the resist layer 20, any commercially available material can be used on condition that it is compatible with radiation (electron beam, vacuum ultraviolet ray, deep ultraviolet ray, ultraviolet ray, etc.) used in the subsequent patterning process. The material of the resist layer 20 may be a so-called negative material in which a portion exposed to radiation is cured, or may be a so-called positive material in which a portion exposed to radiation is solubilized.

次いで、レジスト層20をパターニングする。パターン精細度の観点から、この工程は、たとえば電子線描画法を用いて実施することが望ましい。電子線描画法においては、電子線に対してレジスト層20をパターン状に暴露し、暴露部を硬化または可溶化させる。その後、レジスト層20を現像液に浸漬して、未硬化部または可溶化部を除去して、複数の凹部を形成する。また、硬化部および非可溶化部は凸部となり、リッジを構成する。現像液は、用いたレジスト層20の材料に応じて適宜選択することができる。本発明においては、凹部の底面において、基板10の導電性表面(図4の例においては電流シード層30の表面)が露出することが必要である。   Next, the resist layer 20 is patterned. From the viewpoint of pattern definition, this step is desirably performed using, for example, an electron beam drawing method. In the electron beam drawing method, the resist layer 20 is exposed in a pattern to an electron beam, and the exposed portion is cured or solubilized. Thereafter, the resist layer 20 is immersed in a developing solution to remove uncured portions or solubilized portions, thereby forming a plurality of concave portions. Further, the hardened part and the non-solubilized part become convex parts and constitute a ridge. The developer can be appropriately selected according to the material of the resist layer 20 used. In the present invention, the conductive surface of the substrate 10 (the surface of the current seed layer 30 in the example of FIG. 4) needs to be exposed at the bottom surface of the recess.

本発明において、レジスト層20の凹部は、ホールまたはトレンチのいずれか、またはそれらの組み合わせであってもよい。レジスト層20にホールを形成する場合、ホールは、一辺が10nm〜200nmの矩形状、あるいは直径が10nm〜200nmの円形状の底面を有することが望ましい。また、隣接する2つのホールの間の間隔は、10nm〜200nmとすることが望ましい。また、レジスト層20にトレンチ(すなわち溝)を形成する場合、トレンチは10〜100nmの線幅を有することが望ましい。また、隣接する2つのトレンチの間の間隔は、10nm〜100nmとすることが望ましい。ホールまたはトレンチは、基板10の上に同心円状またはスパイラル状に配置することが望ましい。本発明における「ホールの同心円状配置」とは、ホールの中心線を繋いだ際に複数の同心円になることを意味する。また、本発明における「ホールのスパイラル状配置」とは、ホールの中心線を繋いだ際に、一回転する毎に等ピッチで半径位置が変化する螺旋を描くことを意味する。また、ホールおよびトレンチを組み合わせて凹部を形成する場合においても、ホールおよびトレンチ全体として、同心円状またはスパイラル状のパターンに配置することが望ましい。本発明における「ホールおよびトレンチ全体としての同心円状配置」とは、ホールおよびトレンチの中心線を繋いだ際に複数の同心円になることを意味する。また、本発明における「ホールおよびトレンチ全体としてのスパイラル状配置」とは、ホールおよびトレンチの中心線を繋いだ際に、一回転する毎に等ピッチで半径位置が変化する螺旋を描くことを意味する。   In the present invention, the recess of the resist layer 20 may be either a hole or a trench, or a combination thereof. When forming a hole in the resist layer 20, it is desirable that the hole has a rectangular bottom with a side of 10 nm to 200 nm or a circular bottom with a diameter of 10 nm to 200 nm. In addition, the interval between two adjacent holes is preferably 10 nm to 200 nm. Moreover, when forming a trench (namely, groove | channel) in the resist layer 20, it is desirable for a trench to have a line width of 10-100 nm. Moreover, it is desirable that the interval between two adjacent trenches be 10 nm to 100 nm. The holes or trenches are desirably arranged concentrically or spirally on the substrate 10. The “concentric arrangement of holes” in the present invention means that a plurality of concentric circles are formed when the center lines of the holes are connected. In addition, the “hole spiral arrangement” in the present invention means drawing a spiral whose radial position changes at an equal pitch each time it rotates, when the center lines of the holes are connected. Further, even when the concave portion is formed by combining holes and trenches, it is desirable to arrange the holes and trenches in a concentric or spiral pattern. The “concentric arrangement as a whole hole and trench” in the present invention means that a plurality of concentric circles are formed when the center lines of the hole and trench are connected. Further, in the present invention, “spiral arrangement as the whole hole and trench” means that a spiral whose radial position changes at an equal pitch every rotation is made when the center lines of the hole and the trench are connected. To do.

一方、本発明におけるレジスト層20のリッジの高さは、レジスト層20の膜厚によって決定される。リッジの高さは、最終的に得られるモールドの凹凸の高さに相当し、100nm以下、好ましくは10〜60nmであることが望ましい。   On the other hand, the height of the ridge of the resist layer 20 in the present invention is determined by the film thickness of the resist layer 20. The height of the ridge corresponds to the height of the unevenness of the mold finally obtained, and is desirably 100 nm or less, preferably 10 to 60 nm.

次に、得られた積層体を電鋳液に浸漬し、レジスト層20の凹部に露出した導電性表面上に電鋳を行って、電鋳膜40を形成する。電鋳膜40は、Ni、Cu、Au、Ni−P合金、Ni−Co合金、Ni−Fe合金などを用いて形成することができる。特に、Niを用いて電鋳膜を形成することが好ましい。電鋳液は、当該技術において知られている任意の組成の溶液を用いることができる。たとえば、Niからなる電鋳膜40を形成する場合、硫酸ニッケル、塩化ニッケル、ホウ酸を主成分とする溶液、スルファミン酸ニッケルおよびホウ酸を主成分とする溶液、あるいは塩化ニッケルを主成分とする溶液を電鋳液として用いることができる。また、導電性表面(図4の場合の電流シード層30)は、陰極として用いられ、たとえば基板10の周縁部に取り付けられる電力供給手段(不図示)から電流を供給される。電鋳の際の陽極は、電鋳膜40の材料と同一の金属(Niなど)を用いて形成して、電鋳膜40の材料の供給源として用いてもよい。あるいはまた、不溶性の金属からなる陽極を用いてもよい。この場合には、必要に応じて電鋳液中に電鋳膜40の材料となる金属塩を補充してもよい。   Next, the obtained laminate is immersed in an electroforming solution, and electroforming is performed on the conductive surface exposed in the recesses of the resist layer 20 to form the electroformed film 40. The electroformed film 40 can be formed using Ni, Cu, Au, Ni—P alloy, Ni—Co alloy, Ni—Fe alloy, or the like. In particular, it is preferable to form an electroformed film using Ni. As the electroforming liquid, a solution having an arbitrary composition known in the art can be used. For example, when the electroformed film 40 made of Ni is formed, a solution containing nickel sulfate, nickel chloride, boric acid as a main component, a solution containing nickel sulfamate and boric acid as main components, or nickel chloride as a main component. The solution can be used as an electroforming liquid. Further, the conductive surface (current seed layer 30 in the case of FIG. 4) is used as a cathode, and is supplied with current from, for example, power supply means (not shown) attached to the peripheral portion of the substrate 10. The anode at the time of electroforming may be formed using the same metal (Ni or the like) as the material of the electroformed film 40 and used as a supply source of the material of the electroformed film 40. Alternatively, an anode made of an insoluble metal may be used. In this case, the metal salt used as the material of the electroformed film 40 may be supplemented in the electroforming liquid as necessary.

図4(d)に、本工程の初期における電鋳膜40の形状を示す。図3(d)に示したように凹凸パターンの電流シード層330の全表面から全方向に向かって電鋳膜340が成長する場合とは異なり、本発明の方法においては、複数の電鋳膜40が、レジスト層20のホールまたはトレンチの底部に露出した導電性表面(図4の場合の電流シード層30)から上方に向かって、一方向的に成長する。したがって、ホールまたはトレンチの内部において、電鋳膜40の内部に空隙が発生することはない。   FIG. 4D shows the shape of the electroformed film 40 in the initial stage of this process. Unlike the case where the electroformed film 340 grows in all directions from the entire surface of the current seed layer 330 having a concavo-convex pattern as shown in FIG. 3D, in the method of the present invention, a plurality of electroformed films are formed. 40 grows unidirectionally upward from the conductive surface (current seed layer 30 in FIG. 4) exposed at the bottom of the hole or trench of resist layer 20. Therefore, no void is generated inside the electroformed film 40 inside the hole or trench.

本発明においては、図4(e)に示すようにホールまたはトレンチ内の複数の電鋳膜40がレジスト層20のリッジを超えて一体化し、一体化した電鋳膜が十分な膜厚に成長するまで、電鋳をさらに継続する。所望される用途に依存するが、機械的強度などの観点から、電鋳膜40が50〜300μmの最大膜厚(図4(e)において電流シード層30と接触する部分)を有することが好ましい。   In the present invention, as shown in FIG. 4E, a plurality of electroformed films 40 in the holes or trenches are integrated beyond the ridge of the resist layer 20, and the integrated electroformed film grows to a sufficient thickness. Until this is done, electroforming continues further. Depending on the desired application, it is preferable that the electroformed film 40 has a maximum film thickness of 50 to 300 μm (portion in contact with the current seed layer 30 in FIG. 4E) from the viewpoint of mechanical strength and the like. .

最後に、導電性表面を有する基板10(図4における絶縁性または半導体性の支持体11および電流シード層30)およびレジスト層20を除去して、電鋳膜40からなるモールド100が得られる。電流シード層30表面に形成された酸化皮膜または酸化物皮膜の補助などによって、電鋳膜40と導電性表面を有する基板10との分離を実施することができる。さらに、分離後に、酸素プラズマ処理またはアルカリ溶液中への浸漬などを実施することによって、電鋳膜40からレジスト層20を除去することができる。   Finally, the substrate 10 having the conductive surface (the insulating or semiconductive support 11 and the current seed layer 30 in FIG. 4) and the resist layer 20 are removed, and the mold 100 made of the electroformed film 40 is obtained. Separation of the electroformed film 40 and the substrate 10 having a conductive surface can be performed with the aid of an oxide film or an oxide film formed on the surface of the current seed layer 30. Furthermore, the resist layer 20 can be removed from the electroformed film 40 by performing oxygen plasma treatment or immersion in an alkaline solution after the separation.

得られるモールド100は、内部に空隙が存在しないので、十分な機械的強度を有し、かつモールド100の変形およびパターン欠損などの欠陥は存在せず、高い品質を有する。また、得られるモールド100の凸部の高さは、レジスト層20の膜厚によって規定されるため、高い精度で制御することが可能である。さらに、得られるモールド100の凸部の上面は、導電性表面(図4における電流シード層30)に接触していた面であるために、その表面粗さを小さくすることができる。この点からも、本発明の方法によって得られるモールド100は、ナノインプリント用として好適である。   The obtained mold 100 has sufficient mechanical strength because there are no voids therein, and has no defects such as deformation of the mold 100 and pattern defects, and has high quality. Moreover, since the height of the convex part of the mold 100 to be obtained is defined by the thickness of the resist layer 20, it can be controlled with high accuracy. Furthermore, since the upper surface of the convex part of the mold 100 to be obtained is a surface that has been in contact with the conductive surface (the current seed layer 30 in FIG. 4), the surface roughness can be reduced. Also from this point, the mold 100 obtained by the method of the present invention is suitable for nanoimprinting.

光ディスク用スタンパの製造方法の一例の概略を示す図である。It is a figure which shows the outline of an example of the manufacturing method of the stamper for optical discs. 従来のスパッタ法で作製したチタン堆積膜の被覆性を示す概略図である。It is the schematic which shows the coverage of the titanium deposit film produced by the conventional sputtering method. 従来のスパッタ法を用いて電流シード層を形成するナノインプリント用モールドの製造方法を示す図であり、(a)〜(f)は各工程を示す図である。It is a figure which shows the manufacturing method of the mold for nanoimprint which forms a current seed layer using the conventional sputtering method, (a)-(f) is a figure which shows each process. 本発明のナノインプリント用モールドの製造方法を示す図であり、(a)〜(f)は各工程を示す図である。It is a figure which shows the manufacturing method of the mold for nanoimprint of this invention, (a)-(f) is a figure which shows each process.

符号の説明Explanation of symbols

10 導電性表面を有する基板
11 絶縁性または半導体性の支持体
210、310 基板
20、220、320 レジスト層
30、330 電流シード層
230 チタン堆積膜
40、340 電鋳膜
100、300 モールド
DESCRIPTION OF SYMBOLS 10 Substrate with conductive surface 11 Insulating or semi-conductive support 210, 310 Substrate 20, 220, 320 Resist layer 30, 330 Current seed layer 230 Titanium deposited film 40, 340 Electroformed film 100, 300 Mold

Claims (6)

(1)導電性表面を有する基板を準備する工程と、
(2)導電性表面を有する基板上に凹凸パターンを有するレジスト層を形成し、レジスト層のパターンの凹部において、導電性表面を露出させる工程と、
(3)レジスト層のパターンの凹部に露出した導電性表面上に電鋳を行って、レジスト層の膜厚よりも大きい膜厚を有する電鋳膜を形成する工程と、
(4)導電性表面を有する基板およびレジスト層を除去する工程と
を有することを特徴とするナノインプリント用モールドの製造方法。
(1) preparing a substrate having a conductive surface;
(2) forming a resist layer having a concavo-convex pattern on a substrate having a conductive surface, and exposing the conductive surface in a concave portion of the pattern of the resist layer;
(3) performing electroforming on the conductive surface exposed in the recesses of the resist layer pattern to form an electroformed film having a film thickness larger than the film thickness of the resist layer;
(4) A method for producing a mold for nanoimprint, comprising a step of removing a substrate having a conductive surface and a resist layer.
導電性表面を有する基板は、金属基板、または絶縁性または半導体性支持体上に電流シード層を形成した積層体であることを特徴とする請求項1に記載のナノインプリント用モールドの製造方法。   The method for producing a mold for nanoimprinting according to claim 1, wherein the substrate having a conductive surface is a metal substrate or a laminate in which a current seed layer is formed on an insulating or semiconductive support. 電流シード層は、金、プラチナ、チタンまたはアルミニウムで形成されることを特徴とする請求項2に記載のナノインプリント用モールドの製造方法。   The method according to claim 2, wherein the current seed layer is made of gold, platinum, titanium, or aluminum. 電流シード層は、10nm〜100nmの膜厚を有することを特徴とする請求項3に記載のナノインプリント用モールドの製造方法。   The method of manufacturing a nanoimprint mold according to claim 3, wherein the current seed layer has a thickness of 10 nm to 100 nm. レジストパターンの凹部は、
(a)10〜100nmの線幅を有し、10〜100nmの間隔で配置されるトレンチ;
(b)一辺が10〜200nmの矩形状底面または直径が10〜200nmの円形状底面を有し、10〜200nmの間隔で配置されるホール;および
(c)それらの組み合わせ
から構成され、前記トレンチおよびホールは、同心円状またはスパイラル状に配列されることを特徴とする請求項1に記載のナノインプリント用モールドの製造方法。
The recess of the resist pattern
(A) trenches having a line width of 10 to 100 nm and arranged at intervals of 10 to 100 nm;
(B) a hole having a rectangular bottom surface with a side of 10 to 200 nm or a circular bottom surface with a diameter of 10 to 200 nm and arranged at an interval of 10 to 200 nm; and (c) a combination thereof, and the trench The method for producing a mold for nanoimprinting according to claim 1, wherein the holes and the holes are arranged concentrically or spirally.
工程(2)は、レジスト層を導電性表面上に塗布する工程と、レジスト層を電子線描画法によってパターニングする工程とを含むことを特徴とする請求項1に記載のナノインプリント用モールドの製造方法。   2. The method for producing a nanoimprint mold according to claim 1, wherein the step (2) includes a step of applying a resist layer on the conductive surface and a step of patterning the resist layer by an electron beam drawing method. .
JP2008177882A 2008-07-08 2008-07-08 Method for manufacturing mold for nanoimprinting Pending JP2010017865A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008177882A JP2010017865A (en) 2008-07-08 2008-07-08 Method for manufacturing mold for nanoimprinting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008177882A JP2010017865A (en) 2008-07-08 2008-07-08 Method for manufacturing mold for nanoimprinting

Publications (1)

Publication Number Publication Date
JP2010017865A true JP2010017865A (en) 2010-01-28

Family

ID=41703232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008177882A Pending JP2010017865A (en) 2008-07-08 2008-07-08 Method for manufacturing mold for nanoimprinting

Country Status (1)

Country Link
JP (1) JP2010017865A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011230362A (en) * 2010-04-27 2011-11-17 Toshiba Corp Method of manufacturing stamper
WO2012096368A1 (en) 2011-01-14 2012-07-19 Jx日鉱日石エネルギー株式会社 Method for producing mold for fine pattern transfer, method for producing diffraction grating using same, and method for manufacturing organic el element which comprises the diffraction grating
JP2012213901A (en) * 2011-03-31 2012-11-08 Fujikura Ltd Imprint mold and method for manufacturing the same
WO2013161454A1 (en) 2012-04-26 2013-10-31 Jx日鉱日石エネルギー株式会社 Method for producing mold for transferring fine pattern, method for producing substrate having uneven structure using same, and method for producing organic el element having said substrate having uneven structure
JP6098855B1 (en) * 2016-08-05 2017-03-22 株式会社プロセス・ラボ・ミクロン Method for manufacturing convex mold
CN110760899A (en) * 2019-11-12 2020-02-07 瑞声通讯科技(常州)有限公司 Metal template preparation method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011230362A (en) * 2010-04-27 2011-11-17 Toshiba Corp Method of manufacturing stamper
US8778162B2 (en) 2010-04-27 2014-07-15 Kabushiki Kaisha Toshiba Stamper and method of manufacturing the same
WO2012096368A1 (en) 2011-01-14 2012-07-19 Jx日鉱日石エネルギー株式会社 Method for producing mold for fine pattern transfer, method for producing diffraction grating using same, and method for manufacturing organic el element which comprises the diffraction grating
EP2664430A4 (en) * 2011-01-14 2015-06-10 Jx Nippon Oil & Energy Corp Method for producing mold for fine pattern transfer, method for producing diffraction grating using same, and method for manufacturing organic el element which comprises the diffraction grating
US9291754B2 (en) 2011-01-14 2016-03-22 Jx Nippon Oil & Energy Corporation Method for producing mold for minute pattern transfer, method for producing diffraction grating using the same, and method for producing organic EL element including the diffraction grating
EP3047949A1 (en) 2011-01-14 2016-07-27 JX Nippon Oil & Energy Corporation Diffraction grating, method for producing diffraction grating and method for producing mold
JP2012213901A (en) * 2011-03-31 2012-11-08 Fujikura Ltd Imprint mold and method for manufacturing the same
WO2013161454A1 (en) 2012-04-26 2013-10-31 Jx日鉱日石エネルギー株式会社 Method for producing mold for transferring fine pattern, method for producing substrate having uneven structure using same, and method for producing organic el element having said substrate having uneven structure
JP6098855B1 (en) * 2016-08-05 2017-03-22 株式会社プロセス・ラボ・ミクロン Method for manufacturing convex mold
JP2018020514A (en) * 2016-08-05 2018-02-08 株式会社プロセス・ラボ・ミクロン Method for producing convex die
CN110760899A (en) * 2019-11-12 2020-02-07 瑞声通讯科技(常州)有限公司 Metal template preparation method

Similar Documents

Publication Publication Date Title
JP2010017865A (en) Method for manufacturing mold for nanoimprinting
JP5651616B2 (en) Magnetic recording medium and manufacturing method thereof
JP2005070650A (en) Method for forming resist pattern
US7972490B2 (en) Magnetic transfer master disk and method for manufacturing the same
JP2009084644A (en) Method for manufacturing stamper, and stamper
JP4745289B2 (en) Duplicating stamper and manufacturing method thereof
JP2006278879A (en) Method of manufacturing stamper
JP4829360B2 (en) Stamper manufacturing method
JP2009070544A (en) Method of producing magnetic recording medium and magnetic recording medium
JP5058297B2 (en) Stamper manufacturing method
JP2010077476A (en) Method of manufacturing stamper
JP5071143B2 (en) Method for manufacturing molded product and method for manufacturing recording medium
JP4892080B2 (en) Stamper manufacturing method
JP2005038477A (en) Method for manufacturing stamper for magnetic recording medium and apparatus for manufacturing stamper for magnetic recording medium
US8343362B2 (en) Stamper manufacturing method
JP2006082432A (en) Stamper and methods for producing stamper and magnetic recording medium
US20100075179A1 (en) Master disk for transfer and manufacturing method of the same
JP3871494B2 (en) How to create a stamper
JP2010170625A (en) Method of manufacturing stamper
JP2008001958A (en) Manufacturing method of metal substrate
JP5112552B2 (en) Stamper
JP5272779B2 (en) Method for manufacturing magnetic recording medium
JP3087137B2 (en) Stamper master
WO2012032772A1 (en) Master disc manufacturing method and master disc
JP2005203077A (en) Method of manufacturing master of optical information recording medium, method of manufacturing stamper of optical information recording medium, master and stamper of optical information recording medium, and optical information recording medium