JP2010016955A - Electronic control device - Google Patents
Electronic control device Download PDFInfo
- Publication number
- JP2010016955A JP2010016955A JP2008173788A JP2008173788A JP2010016955A JP 2010016955 A JP2010016955 A JP 2010016955A JP 2008173788 A JP2008173788 A JP 2008173788A JP 2008173788 A JP2008173788 A JP 2008173788A JP 2010016955 A JP2010016955 A JP 2010016955A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- capacitor
- transistor
- voltage
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、例えば車両に搭載され、ダイアグコードや制御学習値等の情報を記憶保持する電子制御装置に関する。 The present invention relates to an electronic control device that is mounted on, for example, a vehicle and stores and holds information such as diagnostic codes and control learning values.
この種の電子制御装置には、イグニッションキーのオフ時であっても情報が記憶保持されるよう、例えば駆動電源がバッテリから常時供給されるバックアップＲＡＭ等の記憶保持部に情報が記憶保持されている。しかしながら、例えばクランキング時に一時的に電圧が降下したり、走行中の振動に起因してバッテリ端子が緩み一時的に外れたりすると、バックアップＲＡＭであっても、記憶保持されていた情報が消去されてしまうことがある。そのため、従来、例えばバックアップＲＡＭの電源端子にコンデンサを並列接続する等の対応がなされている。これにより、一時的な電圧降下があったり、バッテリ端子が一時的に外れたりしても、コンデンサから電源が供給されるため、記憶保持されている情報は消去されにくくなる。 In this type of electronic control device, information is stored and held in a storage holding unit such as a backup RAM to which drive power is always supplied from a battery so that the information is stored and held even when the ignition key is turned off. Yes. However, for example, if the voltage drops temporarily during cranking, or if the battery terminal loosens temporarily due to vibration during traveling, the stored information is erased even in the backup RAM. May end up. Therefore, conventionally, for example, measures such as connecting a capacitor in parallel to the power supply terminal of the backup RAM have been taken. As a result, even if there is a temporary voltage drop or the battery terminal is temporarily disconnected, the power is supplied from the capacitor, so that the stored information is not easily erased.
ところで、例えばＥＦＩシステム等、電子制御装置を含むシステムの点検修理後にあっては、記憶保持されている各種情報（この場合、ダイアグコード）を必ず一旦消去した後、正常コードが出力されるか否かを確認する必要がある。そして、こうしたダイアグコードの消去法として、バッテリ端子のヒューズ抜き取りによる消去法が知られている。点検マニュアル（非特許文献１参照）には、「ヒューズを取り外し、６０秒以上経過後にヒューズを接続する」旨が記載されており、ヒューズを取り外してから一定時間が経過しなければ、記憶保持されたダイアグコードを確実に消去することができない。換言すれば、電子制御装置には、ヒューズが取り外されてから一定時間（点検マニュアルに記載された時間）以内に、記憶保持されているダイアグコードが確実に消去されることが求められている。 By the way, after a system including an electronic control unit such as an EFI system is inspected and repaired, whether or not a normal code is output after surely erasing various stored information (in this case, a diagnostic code). It is necessary to check whether. As a method for erasing such a diag code, an erasing method by removing a fuse from a battery terminal is known. The inspection manual (see Non-Patent Document 1) states that “the fuse is removed and the fuse is connected after 60 seconds or more”, and if the fixed time does not elapse after the fuse is removed, the memory is retained. The diagnostic code cannot be erased reliably. In other words, the electronic control device is required to surely erase the stored diagnostic code within a certain time (time described in the inspection manual) after the fuse is removed.
一方、半導体プロセスの微細化に伴い、電子制御装置の制御電圧は低電圧化しており（例えば「０．２５μｍ」デザインプロセスでは「２．５Ｖ」であり、「０．１５μｍ」デザインプロセスでは「１．５Ｖ」）、電源回路の最低動作電圧との電圧マージンが小さくなっている。このため、電子制御装置の制御電圧が電源立ち上げ時に定格を上回ってしまういわゆるオーバーシュートが生じやすくなり、このオーバーシュートを低減するべく、電源端子のコンデンサ容量値を大きくする必要がある。
このように、半導体プロセスの微細化に伴い生じる電源立ち上げ時のオーバーシュートを低減するには上記コンデンサの容量値を大きくする必要がある。しかしながら、上記コンデンサの容量値を大きくすると、記憶保持部に記憶保持されている情報が消去されるまでの時間が長くなってしまう。そしてひいては、点検マニュアルに記載された時間以内に、記憶保持されている各種情報を確実に消去することができなくなってしまう。 As described above, it is necessary to increase the capacitance value of the capacitor in order to reduce the overshoot at the time of power-on that occurs with the miniaturization of the semiconductor process. However, when the capacitance value of the capacitor is increased, the time until the information stored and held in the storage holding unit is erased becomes longer. As a result, the various information stored and held cannot be surely erased within the time described in the inspection manual.
なお、点検マニュアルの記載値をより大きな値に変更すれば済むようにも思われる。しかしながら、こうした対応では、半導体プロセスの微細化が進展する毎に点検マニュアルの記載値を変更しなければならず、半導体プロセスの微細化が進展する毎に点検修理の作業内容が変更され、ひいては、作業現場に混乱を招いてしまうおそれがある。 It seems that it may be sufficient to change the value described in the inspection manual to a larger value. However, in such a response, every time the miniaturization of the semiconductor process progresses, the value described in the inspection manual must be changed, and every time the miniaturization of the semiconductor process progresses, the work contents of the inspection and repair are changed. There is a risk of confusion at the work site.
本発明は、上記実情に鑑みてなされたものであって、その目的は、半導体プロセスの微細化が進展した場合であっても、点検修理の作業内容を変更する必要を少なくする電子制御装置を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an electronic control device that reduces the need to change the work contents of inspection and repair even when the miniaturization of a semiconductor process has progressed. It is to provide.
こうした目的を達成するため、請求項１に記載の発明では、ヒューズを介して電源から給電される電子制御装置であって、第１閾値電圧を上回る電圧にて給電されている間、各種情報を記憶保持可能な記憶保持部と、前記ヒューズによって電流が遮断されていない場合には前記電源によって給電されて電荷を蓄電する一方、前記ヒューズによって電流が遮断されている場合には前記記憶保持部に電荷を給電する蓄電手段とを備える電子制御装置において、前記蓄電手段に蓄電されている電荷を消費する電荷消費回路を備えることを特徴とする。 In order to achieve such an object, according to the first aspect of the present invention, there is provided an electronic control device that is fed from a power source through a fuse, and various kinds of information are supplied while being fed at a voltage exceeding the first threshold voltage. When the current is not interrupted by the fuse and the current is stored by the fuse, the power is supplied by the power source to store the charge, and when the current is interrupted by the fuse, An electronic control device comprising a power storage means for supplying electric charge, further comprising a charge consuming circuit for consuming the charge stored in the power storage means.
電子制御装置としてのこのような構成では、ヒューズによって電流が遮断されている場合、蓄電手段に蓄電されている電荷は、記憶保持部に給電されるだけでなく、電荷消費回路によっても消費されるようになる。これにより、記憶保持部への給電電圧が第１閾値電圧以下となるまでに要する時間、すなわち、記憶保持部に記憶保持された各種情報が消去されるまでの時間は、電荷消費回路を備えない従来の電子制御装置と比較して短縮されるようになる。したがって、半導体プロセスの微細化が進展しても、点検マニュアルに記載された時間以内に各種情報を消去することができるようになり、点検マニュアルの記載値を変更する必要が少なくなる。 In such a configuration as an electronic control device, when the current is interrupted by the fuse, the charge stored in the power storage means is not only supplied to the memory holding unit but also consumed by the charge consuming circuit. It becomes like this. As a result, the time required for the power supply voltage to the memory holding unit to become equal to or lower than the first threshold voltage, that is, the time required for erasing various information stored in the memory holding unit is not provided with the charge consuming circuit. Compared to the conventional electronic control device, it is shortened. Therefore, even if the miniaturization of the semiconductor process progresses, various information can be erased within the time described in the inspection manual, and the need to change the value described in the inspection manual is reduced.
具体的には、請求項２に記載の発明のように、前記蓄電手段はコンデンサであり、前記電荷消費回路は前記コンデンサに並列接続された抵抗器を含んで構成されており、前記コンデンサに蓄電されている前記電荷は、前記抵抗器を流れることで消費されることとすれば、電荷消費回路を簡素な構成にて実現することができる。 Specifically, as in the invention described in claim 2, the power storage means is a capacitor, and the charge consuming circuit includes a resistor connected in parallel to the capacitor, and the capacitor stores power. Assuming that the electric charge is consumed by flowing through the resistor, a charge consuming circuit can be realized with a simple configuration.
また、上記請求項２に記載の構成において、例えば請求項３に記載の発明では、前記電荷消費回路は、前記抵抗器に直列接続されたスイッチを含んで構成されており、前記スイッチは、前記ヒューズによって電流が遮断されている場合にのみオンとされ、前記コンデンサに蓄電されている前記電荷が前記抵抗器を流れることが望ましい。これにより、ヒューズによって電流が遮断されていない場合には抵抗器によって電荷が消費されないようにすることができるようになる。 Further, in the configuration according to claim 2, in the invention according to claim 3, for example, the charge consuming circuit is configured to include a switch connected in series to the resistor, and the switch includes the switch It is preferable that the charge is turned on only when the current is interrupted by the fuse, and the electric charge stored in the capacitor flows through the resistor. As a result, when the current is not cut off by the fuse, it is possible to prevent the electric charge from being consumed by the resistor.
また、上記請求項３に記載の構成において、例えば請求項４に記載の発明のように、前記スイッチは、前記ヒューズによって電流が遮断されている場合にのみ、前記コンデンサに蓄電されている前記電荷によってオンとされることとすれば、スイッチをオンオフするための外部電源を割愛することができるようになる。 Further, in the configuration according to claim 3, as in the invention according to claim 4, for example, the charge is stored in the capacitor only when the current is interrupted by the fuse. If the switch is turned on, an external power supply for turning on / off the switch can be omitted.
また、請求項５に記載の発明のように、前記スイッチは、ＭＯＳトランジスタで構成されることが望ましい。これにより、電荷消費回路を構成する抵抗器と同様に、ＭＯＳトランジスタも、半導体プロセスを通じて作製することができるようになる。
Further, as in the invention described in
上記請求項５に記載の構成では、上記ＭＯＳトランジスタは、抵抗器と同様に半導体プロセスにて作製することができる。また、上記記憶保持部も半導体プロセスにて基板に作製されることが多い。そのため、例えば請求項６に記載の発明のように、前記抵抗器及び前記ＭＯＳトランジスタは、前記記憶保持部が作製される基板と同一の基板に作製されることが望ましい。これにより、抵抗器及びＭＯＳトランジスタ並びに記憶保持部をそれぞれ別基板に作製するよりも、電子制御装置の面積の増大を抑制することができるようになる。 In the structure according to the fifth aspect, the MOS transistor can be manufactured by a semiconductor process in the same manner as the resistor. In addition, the memory holding unit is often manufactured on a substrate by a semiconductor process. Therefore, for example, as in the invention described in claim 6, it is desirable that the resistor and the MOS transistor are manufactured on the same substrate as the substrate on which the memory holding portion is manufactured. As a result, it is possible to suppress an increase in the area of the electronic control device, rather than fabricating the resistor, the MOS transistor, and the memory holding portion on separate substrates.
上記請求項５または６に記載の構成において、請求項７に記載の発明では、前記ＭＯＳトランジスタがオンからオフへ切り換えられる第２閾値電圧は、第１閾値電圧と同一の電圧に設定されることとした。これにより、記憶保持部に記憶保持されていた各種情報が消去される前に、ＭＯＳトランジスタがオフされることがなくなる。換言すれば、記憶保持部に記憶保持されていた各種情報を短時間にて消去することができるようになる。ちなみに、請求項７に記載の構成は、請求項６に記載の構成と併用可能である。これら請求項６及び７を併用すれば、ＭＯＳトランジスタがオンからオフへ切り換えられる第２閾値電圧を第１閾値電圧と同一の電圧に、確実に設定することができるようになる。
In the configuration according to
なお、上記請求項２〜７のいずれかに記載の構成において、請求項８に記載の発明のように、前記抵抗器は、その抵抗値が調整可能であることが望ましい。これにより、記憶保持部に記憶保持されていた各種情報が消去されるまでの時間を調整することができる。
In addition, in the structure in any one of the said Claims 2-7, it is desirable for the said resistor to be able to adjust the resistance value like the invention in
以下、本発明に係る電子制御装置の一実施の形態について、図１〜図５を参照しつつ説明する。なお、図１は、本実施の形態の電子制御装置の全体構成図である。この図１を参照して、本実施の形態の構成及び機能について説明する。 Hereinafter, an embodiment of an electronic control device according to the present invention will be described with reference to FIGS. FIG. 1 is an overall configuration diagram of the electronic control device according to the present embodiment. With reference to FIG. 1, the configuration and functions of the present embodiment will be described.
図１に示されるように、電子制御装置（以下、ＥＣＵと記載する）１は、ヒューズ１００を介して車載バッテリ（電源）１１０に接続されており、ＥＣＵ１は車載バッテリ１１０からバッテリ電圧Ｖｂにて給電される。このＥＣＵ１は、電源ＩＣ１０、入出力バッファ用回路２０、バイポーラトランジスタ（以下、単にトランジスタと記載）Ｔｒ１、コンデンサ（蓄電手段）Ｃ１、マイクロコンピュータ（以下、マイコンと記載）３０及び電荷消費回路４０を備える。
As shown in FIG. 1, an electronic control unit (hereinafter referred to as ECU) 1 is connected to an in-vehicle battery (power source) 110 through a
このうち、電源ＩＣ１０は、ヒューズ１００を介して車載バッテリ１１０から給電されるバッテリ電圧Ｖｂ（例えば「１２［Ｖ］」）をＩＣ用電圧Ｖａ（例えば「５［Ｖ］」）に降圧し、後段に接続された入出力バッファ用回路２０に出力する。また、電源ＩＣ１０は、車載バッテリ１１０から給電されるバッテリ電圧Ｖｂをマイコン用電圧Ｖｃ（例えば「５［Ｖ］」）に降圧し、後段に接続されたトランジスタＴｒ１、マイコン３０及び電荷消費回路４０にそれぞれ出力する。
Among these, the
入出力バッファ用回路２０は、マイコン３０（詳しくは後述の入出力回路３１）及び当該ＥＣＵ１外の例えば各種センサ等の外部機器（図示略）に接続されている。そして、入出力バッファ用回路２０は、ＩＣ用電圧Ｖａにて給電されることで駆動し、マイコン３０及び外部機器間の信号の送受信を中継する。その際、マイコン３０内で使用される電圧レンジは外部機器で使用される電圧レンジと異なるため、入出力バッファ用回路２０は、これら電圧レンジを調整する。なお、入出力バッファ用回路２０は公知であるため、ここでのこれ以上の詳細な説明を割愛する。
The input /
トランジスタＴｒ１は、公知のバイポーラトランジスタによって構成されており、そのコレクタは電源ＩＣ１０に接続され、そのエミッタは後述するコンデンサＣ１及びマイコン３０並びに電荷消費回路４０に接続され、さらに、そのベースはマイコン３０（詳しくは電源回路３２）にそれぞれ接続されている。トランジスタＴｒ１は、マイコン３０内部の電源回路３２によってベース電流が調整され、マイコン用電圧Ｖｃ（例えば「５．０［Ｖ］」）を電圧Ｖｍ（例えば「１．５［Ｖ］」）に降圧した上で、コンデンサＣ１及びマイコン３０並びに電荷消費回路４０に、この降圧した電圧Ｖｍを出力する。
The transistor Tr1 is composed of a known bipolar transistor, its collector is connected to the
マイコン３０は、図１に示されるように、駆動電圧が「５［Ｖ］」に設定されている５Ｖ用回路として、例えば入出力回路３１及び電源回路３２を備えており、駆動電圧が「１．５［Ｖ］」に設定されている１．５Ｖ用回路として、例えばＣＰＵ３３、ＲＯＭ３４、ＲＡＭ（記憶保持部）３５及び内部ロジック部３６とを備えている。
As shown in FIG. 1, the
このうち、入出力回路３１は、既述したように、上記入出力バッファ用回路２０を介して上記外部機器との間で信号の送受信を行い、また、電源回路３２は、既述したように、上記トランジスタＴｒ１のベース電流を調整する。ＣＰＵ３３や内部ロジック部３６は、入出力回路３１によって取り込まれた各種センサのセンサ出力値等に基づき例えばダイアグコードや制御学習値等の各種情報を演算する。ＲＯＭ３４はＣＰＵ３３や内部ロジック部３６が実行するプログラムデータを不揮発に記憶保持する。さらに、ＲＡＭ（記憶保持部）３５は、第１閾値電圧Ｖｔｈ１（例えば「０．１５［Ｖ］」）を上回る電圧にて給電されている間、ＣＰＵ３３や内部ロジック部３６等で演算された、例えばダイアグコード等の各種情報（以下ＲＡＭ値と記載）を記憶保持可能である。
Of these, the input /
コンデンサ（蓄電手段）Ｃ１は、トランジスタＴｒ１のエミッタ電極に、マイコン３０及び電荷消費回路４０と共々、並列接続されている。そして、コンデンサＣ１は、ヒューズ１００によって車載バッテリ１１０からの電流が遮断されていない場合、すなわち、ヒューズ１００が取付けられている場合、車載バッテリ１１０によって給電されて電荷を蓄電する。一方、コンデンサＣ１は、ヒューズ１００によって車載バッテリ１１０からの電流が遮断されている場合、すなわち、ヒューズ１００が取り外されている場合、当該コンデンサＣ１に蓄電されていた電荷をマイコン３０や電荷消費回路４０へ給電する。なお、当該コンデンサＣ１の容量値の設定については、図４を参照しつつ後述する。
The capacitor (power storage means) C1 is connected in parallel to the emitter electrode of the transistor Tr1 together with the
電荷消費回路４０は、抵抗器Ｒ１〜Ｒ４並びにＭＯＳトランジスタ（以下、単にトランジスタと記載）Ｔｒ２及びＴｒ３を備えて構成されている。
The
詳しくは、電荷消費回路４０は、コンデンサＣ１から接地電位ＧＮＤへの電流経路に介在する抵抗器Ｒ１及びこの抵抗器Ｒ１に直列接続されるトランジスタＴｒ２を有する。抵抗器Ｒ１は、その一端がコンデンサＣ１及びマイコン３０並びにトランジスタＴｒ１のエミッタ電極に接続されている一方、その他端がトランジスタＴｒ２のドレイン電極に接続されている。すなわち、抵抗器Ｒ１は、コンデンサＣ１及びマイコン３０に並列接続され、トランジスタＴｒ１のエミッタ電極に直列接続されている。トランジスタＴｒ２は、そのドレイン電極が抵抗器Ｒ１に接続され、そのソース電極が接地電位ＧＮＤに接続され、そのゲート電極が後述する抵抗器Ｒ２とトランジスタＴｒ３のドレイン電極との接続点Ｊ１に接続されている。本実施の形態では、トランジスタＴｒ２がオンからオフへ切り換えられる第２閾値電圧Ｖｔｈ２は、例えば上記第１閾値電圧Ｖｔｈ１よりも高い電圧（例えば「０．３５［Ｖ］」）に設定されている。なお、この抵抗器Ｒ１が特許請求の範囲に記載の抵抗器に相当する。
Specifically, the
また、電荷消費回路４０は、コンデンサＣ１から接地電位ＧＮＤへの電流経路に介在する抵抗器Ｒ２及びこの抵抗器Ｒ２に直列接続されるトランジスタＴｒ３を有する。本実施の形態では、抵抗器Ｒ２は、その抵抗値が例えば「１Ｍ［Ω］」に設定されており、その一端がコンデンサＣ１及びマイコン３０と共々、トランジスタＴｒ１のエミッタ電極に接続されている一方、その他端がトランジスタＴｒ２のゲート電極とトランジスタＴｒ３のドレイン電極との接続点Ｊ１に接続されている。すなわち、抵抗器Ｒ２は、コンデンサＣ１及びマイコン３０に並列接続され、トランジスタＴｒ１のエミッタ電極に直列接続されている。トランジスタＴｒ３は、そのドレイン電極が抵抗器Ｒ２及びトランジスタＴｒ２のゲート電極に接続され、そのソース電極が接地電位ＧＮＤに接続され、そのゲート電極が後述する抵抗器Ｒ３と抵抗器Ｒ４との接続点Ｊ２に接続されている。なお、本実施の形態では、トランジスタＴｒ３がオンからオフへ切り換えられる第３閾値電圧Ｖｔｈ３は例えば「０．３５［Ｖ］」に設定されている。
The
また、電荷消費回路４０は、電源ＩＣ１０から接地電位ＧＮＤへの電流経路に介在する抵抗器Ｒ３及びＲ４を有する。本実施の形態では、抵抗器Ｒ３は、その抵抗値が例えば「１．５Ｍ［Ω］」に設定されており、その一端が電源ＩＣ１０に、その他端が上記トランジスタＴｒ３のゲート電極及び抵抗器Ｒ４に、それぞれ接続されている。また、抵抗器Ｒ４は、その抵抗値が例えば「５００ｋ［Ω］」に設定されており、その一端が上記抵抗器Ｒ３及びトランジスタＴｒ３のゲート電極に、その他端が接地電位ＧＮＤに、それぞれ接続されている。
Further, the
以上のように構成されたＥＣＵ１の動作について、図２及び図３を参照して説明する。なお、図２はヒューズ１００が取付けられている場合における電流流路を示す模式図であり、図３はヒューズ１００が取り外されている場合における電流流路を示す模式図である。
The operation of the
図２に示されるように、ヒューズ１００が取付けられている場合、電源ＩＣ１０が動作し、電源ＩＣ１０は、後段に接続されたマイコン３０及びトランジスタＴｒ１並びに電荷消費回路４０（詳しくは抵抗器Ｒ３）にマイコン用電圧Ｖｃ（＝「５．０［Ｖ］」）をそれぞれ印加する。するとマイコン３０を構成する電源回路３２が駆動し、トランジスタＴｒ１のベース電流を調整して、マイコン用電圧Ｖｃを電圧Ｖｍ（＝「１．５［Ｖ］」）に降圧する。こうして、コンデンサＣ１は給電され、電荷が蓄電される。なお、十分に時間が経過すると、コンデンサＣ１の両端電圧は電圧Ｖｍに一致するようになる。また、ＲＡＭ３５には第１閾値電圧Ｖｔｈ１を上回る電圧Ｖｍが印加されるため、ＲＡＭ３５はＲＡＭ値を記憶保持可能な状態となっている。
As shown in FIG. 2, when the
さらに詳細には、ヒューズ１００が取付けられている場合、「電源ＩＣ１０→抵抗器Ｒ３→抵抗器Ｒ４→接地電位ＧＮＤ」といった電流経路をたどって電流Ｉ３が流れる。本実施の形態では、トランジスタＴｒ３のゲート電極に印加されるゲート電圧Ｖ３は例えば「１．２５［Ｖ］（＝Ｖｃ×Ｒ４／（Ｒ３＋Ｒ４））」となり、ゲート電圧Ｖ３がトランジスタＴｒ３の第３閾値電圧Ｖｔｈ３を上回るため、トランジスタＴｒ３はオンとされる。なお、例えばクランキング時に、電源ＩＣ１０から出力されるマイコン用電圧Ｖｃが「５［Ｖ］」から「３［Ｖ］」に一時的に低下しても、ゲート電圧Ｖ３は「０．７５［Ｖ］」であり、第３閾値電圧Ｖｔｈ３を上回るため、トランジスタＴｒ３のオン状態は維持される。
More specifically, when the
トランジスタＴｒ３がオン状態であるとき、「電源ＩＣ１０→トランジスタＴｒ１→抵抗器Ｒ２→トランジスタＴｒ３→接地電位ＧＮＤ」といった電流経路をたどって電流Ｉ２が流れる。すると、トランジスタＴｒ２のゲート電極における電圧であるゲート電圧Ｖ２は「０［Ｖ］」であるため、トランジスタＴｒ２はオフとされる。したがって、抵抗器Ｒ１に電流は流れない。 When the transistor Tr3 is in the on state, the current I2 flows along a current path such as “power supply IC10 → transistor Tr1 → resistor R2 → transistor Tr3 → ground potential GND”. Then, since the gate voltage V2 that is the voltage at the gate electrode of the transistor Tr2 is “0 [V]”, the transistor Tr2 is turned off. Therefore, no current flows through the resistor R1.
ちなみに、本実施の形態では、電流Ｉ３は「２．５μ［Ａ］（＝Ｖｃ／（Ｒ３＋Ｒ４））」となり、トランジスタＴｒ３のオン抵抗ｒ３は例えば「０．０３３［Ω］程度」で微小であるため、電流Ｉ２は「およそ１．５μ［Ａ］（＝Ｖｍ／（Ｒ２＋ｒ３））」である。このように、電荷消費回路４０を追加したことでおよそ「４．０μ［Ａ］」程度の消費電流が増加することになるが、この増加の影響は小さい。
Incidentally, in the present embodiment, the current I3 is “2.5 μ [A] (= Vc / (R3 + R4))”, and the on-resistance r3 of the transistor Tr3 is very small, for example, “about 0.033 [Ω]”. Therefore, the current I2 is “approximately 1.5 μ [A] (= Vm / (R2 + r3))”. As described above, the addition of the
一方、図３に示されるように、ヒューズ１００が取り外されている場合、電源ＩＣ１０は動作できなくなって停止し、後段に接続されたマイコン３０及びトランジスタＴｒ１並びに電荷消費回路４０にマイコン用電圧Ｖｃ（＝「５．０［Ｖ］」）をそれぞれ印加することができなくなる。すなわち、マイコン用電圧Ｖｃは「０［Ｖ］」となる。電源ＩＣ１０が停止するため、電源回路３２も動作を停止し、トランジスタＴｒ１のベース電流を調整することもできなくなる。そのため、コンデンサＣ１は、蓄電していた電荷をマイコン（特にＲＡＭ３５）及び電荷消費回路４０に供給することになる。すなわち、ヒューズ１００が取り外されている場合、「コンデンサＣ１→マイコン３０（詳しくはＲＡＭ３５）→接地電位ＧＮＤ（図示略）」といった電流経路をたどって電流が流れ（放電され）、電圧Ｖｍが徐々に低下し、上記第１閾値電圧Ｖｔｈ１以下となると、ＲＡＭ３５に記憶保持されていたＲＡＭ値は消去されることになる。
On the other hand, as shown in FIG. 3, when the
また、ヒューズ１００が取り外されている場合、電源ＩＣ１０は電荷消費回路４０（詳しくは抵抗器Ｒ３及び抵抗器Ｒ４）にマイコン用電圧Ｖｃ（＝「５．０［Ｖ］」）を印加できなくなる。すると、抵抗器Ｒ３及びＲ４に電流が流れないため、トランジスタＴｒ３のゲート電圧Ｖ３は「０［Ｖ］」となり、トランジスタＴｒ３はオフとされる。トランジスタＴｒ３がオフとされた瞬間は、トランジスタＴｒ２のゲート電極に印加されるゲート電圧Ｖ２はコンデンサＣ１の電圧Ｖｍ（＝「１．５［Ｖ］」）と同一の電圧となる。そして、電圧Ｖｍが第２閾値電圧Ｖｔｈ２を上回る間、トランジスタＴｒ２はオンとされ、「コンデンサＣ１→抵抗器Ｒ１→トランジスタＴｒ２→接地電位ＧＮＤ」といった電流経路をたどり、コンデンサＣ１に蓄電されている電荷が電流Ｉ１として流れ、消費されることになる。一方、電圧Ｖｍが第２閾値電圧Ｖｔｈ２以下となったとき、トランジスタＴｒ２はオフとされ、「コンデンサＣ１→ＲＡＭ回路３５→接地電位ＧＮＤ」といった電流経路をたどり、コンデンサＣ１に蓄電されている電荷が消費されることになる。このように、トランジスタＴｒ２は、ヒューズ１００が取り外されている場合にのみ、コンデンサＣ１に蓄電されている電荷によってオンとされる。そして、トランジスタＴｒ２がオンとされることで、コンデンサＣ１に蓄電されている電荷が抵抗器Ｒ１にて消費されることになる。なお、当然のことながら、トランジスタＴｒ２のオンオフにかかわらず、コンデンサＣ１に蓄電されている電荷はＲＡＭ３５にて消費される。
When the
図４（ａ）に、上記電荷消費回路４０を備えない従来のＥＣＵに相当するＥＣＵについて、ヒューズを取り外した場合の等価回路図を示す。なお、この等価回路図では、マイコン３０のＲＡＭ３５は単一の負荷抵抗Ｒｍとしてみなしており、コンデンサＣ１の容量値を例えば「１００μ［Ｆ］」、負荷抵抗Ｒｍの抵抗値を例えば「２２０ｋ［Ω］」及びＲＡＭ３５の第１閾値電圧Ｖｔｈ１を例えば「０．１５［Ｖ］」とする。また、ヒューズ１００を取り外した瞬間のコンデンサＣ１の充電電圧の電圧値は上記電圧Ｖｍと同一の値となっている。
FIG. 4A shows an equivalent circuit diagram when a fuse is removed from an ECU corresponding to a conventional ECU that does not include the
こうした前提のもと、ヒューズ１００の取り外し時からｔ秒経過後におけるコンデンサＣ１の充電電圧Ｖは、充電電圧Ｖ＝Ｖｍ×ＥＸＰ（−ｔ／Ｃ１×Ｒｍ）にて算出され、充電電圧ＶがＲＡＭ３５の第１閾値電圧Ｖｔｈ１以下となった時にＲＡＭ値は消去される。そのため、ヒューズ１００の取り外し時からＲＡＭ値が消去されるまでの時間を時間ｔ１とすると、ｔ１＝Ｃ１×Ｒｍ×ｌｎ（Ｖｍ／Ｖｔｈ１）＝｛１００μ［Ｆ］×１．２（公差）｝×２２０ｋ［Ω］×ｌｎ（１．５［Ｖ］／０．１５［Ｖ］）≒６０．８［秒］となる。このため、従来のＥＣＵでは、点検マニュアルに記載された時間（マニュアル記載値）以内に、記憶保持されているＲＡＭ値を確実に消去することができないおそれがあった。
Under such a premise, the charging voltage V of the capacitor C1 after elapse of t seconds from the time of removal of the
図４（ｂ）に、本実施の形態のＥＣＵ１について、ヒューズを取り外した場合の等価回路図を示す。なお、この等価回路図でも、マイコン３０のＲＡＭ３５は単一の負荷抵抗Ｒｍとしてみなしており、コンデンサＣ１の容量値を例えば「１００μ［Ｆ］」、負荷抵抗Ｒｍの抵抗値を例えば「２２０ｋ［Ω］」、抵抗器Ｒ２の抵抗値を例えば「１Ｍ［Ω］」、ＲＡＭ３５の第１閾値電圧Ｖｔｈ１を例えば「０．１５［Ｖ］」、トランジスタＴｒ２の第２閾値電圧Ｖｔｈ２を例えば「０．３５［Ｖ］」とする。また、ヒューズ１００を取り外した瞬間のコンデンサＣ１の充電電圧の電圧値は上記電圧Ｖｍと同一の値となっている。
FIG. 4B shows an equivalent circuit diagram of the
こうした前提のもと、ヒューズ１００の取り外し時からｔ秒経過後におけるコンデンサＣ１の充電電圧Ｖは、充電電圧Ｖ＝Ｖｍ×ＥＸＰ（−ｔ／Ｃ１×（Ｒｍ×（Ｒ１＋ｒ１）／（Ｒｍ＋Ｒ１＋ｒ２）））にて算出される。なお、トランジスタＴｒ２のオン抵抗ｒ２は例えば「０．０３３［Ω］」程度である。
Under such a premise, the charging voltage V of the capacitor C1 after elapse of t seconds from the removal of the
コンデンサＣ１の充電電圧ＶがトランジスタＴｒ２の第２閾値電圧Ｖｔｈ２（＝「０．３５［Ｖ］」）まで低下すると、トランジスタＴｒ２はオフ状態になり、コンデンサＣ１に蓄電された電荷は抵抗器Ｒ１で消費されなくなる。抵抗器Ｒ１で電荷が消費されなくなるまでの時間ｔ２は、時間ｔ２＝Ｃ１×Ｒｍ×（Ｒ１＋ｒ２）／（Ｒｍ＋Ｒ１＋ｒ２）×ｌｎ（Ｖｔ／Ｖｍ）≒｛１００μ［Ｆ］×１．２（公差）｝×２２０ｋ［Ω］×Ｒ１／（２２０ｋ［Ω］＋Ｒ１）×ｌｎ（１．５［Ｖ］／０．３５［Ｖ］）≒３８．４×Ｒ１／（２２０ｋ［Ω］＋Ｒ１）［秒］である。 When the charging voltage V of the capacitor C1 drops to the second threshold voltage Vth2 (= “0.35 [V]”) of the transistor Tr2, the transistor Tr2 is turned off, and the charge stored in the capacitor C1 is received by the resistor R1. It will not be consumed. The time t2 until no charge is consumed by the resistor R1 is the time t2 = C1 × Rm × (R1 + r2) / (Rm + R1 + r2) × ln (Vt / Vm) ≈ {100 μ [F] × 1.2 (tolerance)} × 220k [Ω] × R1 / (220k [Ω] + R1) × ln (1.5 [V] /0.35 [V]) ≈38.4 × R1 / (220 k [Ω] + R1) [seconds] is there.
このｔ２秒経過後、コンデンサＣ１に蓄電された電荷はＲＡＭ３５のみに流れるようになり、充電電圧ＶがＲＡＭ３５の第１閾値電圧Ｖｔｈ１（＝「０．１５［Ｖ］」）以下となるまで低下すると、ＲＡＭ値が消去される。充電電圧Ｖが「０．３５［Ｖ］」から「０．１５［Ｖ］」まで低下する時間ｔ３は、時間ｔ３＝Ｃ１×Ｒｍ×ｌｎ（０．３５［Ｖ］／０．１５［Ｖ］）＝｛１００μ［Ｆ］×１．２（公差）｝×２２０ｋ［Ω］×ｌｎ（０．３５［Ｖ］／０．１５［Ｖ］）≒２２．４［秒］である。
After the elapse of t2 seconds, the electric charge stored in the capacitor C1 flows only in the
以上より、ヒューズ１００の取り外し時からＲＡＭ値が消去されるまでに要する時間ｔ４は、抵抗器Ｒ１の抵抗値を「１００ｋ［Ω］」とすると、ｔ４＝ｔ２＋ｔ３≒３４．４［秒］である。このように、電荷消費回路４０を備えるＥＣＵとすることで、ＲＡＭ値が消去される時間はｔ１からｔ４へ短縮することができるようになる。また、抵抗器Ｒ１の抵抗値を変更することで、ＲＡＭ値の消去時間を調整することができるようになる。したがって、半導体プロセスの微細化が進展した場合であっても、点検修理の作業内容を変更することが不要となる。
As described above, the time t4 required until the RAM value is erased after the
図５は、本実施の形態及び後述する変形例並びに従来例について、コンデンサＣ１の充電電圧Ｖの推移を示すタイミングチャートである。この図５を参照して、本実施の形態及び従来例の動作についてさらに説明する。 FIG. 5 is a timing chart showing the transition of the charging voltage V of the capacitor C1 for the present embodiment and the later-described modified example and the conventional example. With reference to FIG. 5, the operation of this embodiment and the conventional example will be further described.
図５に示されるように、例えば時刻ｔ５においてヒューズ１００が取り外されたとする。この時刻ｔ５以降、本実施の形態を構成するコンデンサＣ１の充電電圧Ｖは、曲線ａに示すように推移する。すなわち、ヒューズ１００が取り外されると、上記電荷消費回路４０を構成するトランジスタＴｒ３がオフとされ、これに伴ってトランジスタＴｒ２はオンとされる。そのため、コンデンサＣ１に蓄電された電荷は、マイコン３０（詳しくはＲＡＭ３５）だけでなく、電荷消費回路４０（詳しくは抵抗器Ｒ１）でも消費されることになる。したがって、充電電圧Ｖは急激に低下する。充電電圧Ｖが急激に低下し、例えば時刻ｔ６において、コンデンサＣ１の充電電圧ＶがトランジスタＴｒ２の第２閾値電圧Ｖｔｈ２以下となったとする。すると、トランジスタＴｒ２はオフとされるため、コンデンサＣ１に蓄電された電荷は、電荷消費回路４０（詳しくは抵抗器Ｒ１）で消費されなくなり、マイコン３０（詳しくはＲＡＭ３５）でのみ消費されるようになる。したがって、充電電圧Ｖの時刻ｔ６以降の低下度合は、充電電圧Ｖの時刻ｔ６までの低下度合よりも緩やかになる。そして、充電電圧Ｖが緩やかに低下し、例えば時刻ｔ８において、コンデンサＣ１の充電電圧ＶがＲＡＭ３５の第１閾値電圧Ｖｔｈ１以下となり、記憶保持されていたＲＡＭ値が消去されることになる。
As shown in FIG. 5, it is assumed that the
一方、従来のＥＣＵを構成するコンデンサＣ１の充電電圧Ｖは、曲線ｂに示すように推移する。すなわち、ヒューズ１００が取り外されると、従来のＥＣＵは電荷消費回路を備えていないため、コンデンサＣ１に蓄電された電荷は、マイコン３０（詳しくはＲＡＭ３５）のみで消費されることになり、充電電圧Ｖは緩やかに低下する。充電電圧Ｖが緩やかに低下し、例えば時刻ｔ９において、コンデンサＣ１の充電電圧ＶがＲＡＭ３５の第１閾値電圧Ｖｔｈ１以下となり、記憶保持されていたＲＡＭ値が消去されることになる。
On the other hand, the charging voltage V of the capacitor C1 constituting the conventional ECU changes as shown by a curve b. That is, when the
これら曲線ａの推移及び曲線ｂの推移の対比から分かるように、電荷消費回路４０を備えるＥＣＵとすることで、ＲＡＭ値が消去される時間を短縮することができるようになる。
As can be seen from the comparison of the transition of the curve a and the transition of the curve b, the time required for erasing the RAM value can be shortened by using the ECU including the
以上説明したように、本実施の形態のＥＣＵ１では、ヒューズ１００が取り外されることで車載バッテリ１１０からの電流が遮断される場合、コンデンサＣ１に蓄電されている電荷を消費する電荷消費回路４０を備えることとした。これにより、コンデンサＣ１に蓄電されている電荷は、ＲＡＭ３５に給電されるだけでなく、電荷消費回路４０によっても消費されるようになるため、ＲＡＭ３５への給電電圧Ｖが第１閾値電圧Ｖｔｈ１以下となるまでに要する時間は従来のＥＣＵと比較して短縮されるようになる。したがって、半導体プロセスの微細化が進展しても、点検マニュアルに記載された時間以内に各種情報を確実に消去することができるようになり、点検マニュアルの記載値を変更する必要がなくなる。
As described above, the
また、本実施の形態のＥＣＵ１では、電荷消費回路４０は、コンデンサＣ１と並列接続される抵抗器Ｒ１と、この抵抗器Ｒ１に直列接続されたトランジスタＴｒ２とを含んで構成されており、トランジスタＴｒ２は、車載バッテリ１１０からの電流が遮断されている（ヒューズ１００が取り外されている）場合にのみ、コンデンサＣ１に蓄電されている電荷によってオンされることとした。さらに、電荷消費回路４０は、コンデンサＣ１と並列接続される抵抗器Ｒ２と、この抵抗器Ｒ２に直列接続されて、コンデンサＣ１に蓄電されている電荷に基づきトランジスタＴｒ２のオンオフを制御するトランジスタＴｒ３とを含んで構成されており、トランジスタＴｒ３は、車載バッテリ１１０からの電流が遮断されている（ヒューズ１００が取り外されている）場合にはオフとされてトランジスタＴｒ２をオンとする一方、車載バッテリ１１０からの電流が遮断されていない（ヒューズ１００が取付けられている）場合にはオンとされてトランジスタＴｒ２をオフとすることとした。これにより、車載バッテリ１１０からの電流が遮断されていない（ヒューズ１００が取付けられている）場合には、抵抗器Ｒ１によって電荷が消費されなくなるため、消費電荷量を低減することができるようになる。また、電荷消費回路４０を簡素な構成にて実現することができるようになる。
In the
なお、本発明に係る電子制御装置は、上記実施の形態にて例示した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、種々に変形して実施することが可能である。すなわち、上記実施の形態を適宜変更した例えば次の形態として実施することもできる。 The electronic control device according to the present invention is not limited to the configuration exemplified in the above embodiment, and can be implemented with various modifications without departing from the spirit of the present invention. . In other words, for example, the following embodiment can be implemented by appropriately changing the above embodiment.
上記実施の形態では、抵抗器Ｒ１の抵抗値を「１００ｋ［Ω］」としたが、これに限らない。必要に応じて抵抗値の異なる抵抗器Ｒ１を採用してもよい。他にも、例えば可変抵抗器等、抵抗値が調整可能な抵抗器を採用してもよい。これにより、抵抗器Ｒ１で消費される電荷量を調整することができるようになり、ＲＡＭ３５に記憶保持されていたＲＡＭ値が消去されるまでの時間である消去時間を調整することができるようになる。
In the above embodiment, the resistance value of the resistor R1 is “100 k [Ω]”, but is not limited thereto. You may employ | adopt the resistor R1 from which resistance value differs as needed. In addition, a resistor whose resistance value can be adjusted, such as a variable resistor, may be employed. As a result, the amount of charge consumed by the resistor R1 can be adjusted, and the erase time, which is the time until the RAM value stored in the
上記実施の形態では、トランジスタＴｒ２がオンからオフへ切り換えられる第２閾値電圧Ｖｔｈ２は例えば「０．３５［Ｖ］」に設定されており、ＲＡＭ３５の第１閾値電圧Ｖｔｈ１は例えば「０．１５［Ｖ］」に設定されていた。すなわち、第２閾値電圧Ｖｔｈ２は、第１閾値電圧Ｖｔｈ１よりも高く設定されていた。そのため、既述したように、また、先の図５に曲線ａとして示したように、充電電圧Ｖの時刻ｔ６以降の低下度合は、充電電圧Ｖの時刻ｔ６までの低下度合よりも緩やかになる。しかしながら、これに限らず、第２閾値電圧Ｖｔｈ２を第１閾値電圧Ｖｔｈ１と同一の電圧、もしくは、下回る電圧に設定してもよい。これにより、先の図５に曲線ｃとして示すように、時刻ｔ６以降においても、トランジスタＴｒ２はオン状態を維持するため、コンデンサＣ１に蓄電された電荷は、電荷消費回路４０（詳しくは抵抗器Ｒ１）及びマイコン３０（詳しくはＲＡＭ３５）の双方で消費されるようになる。そのため、充電電圧Ｖの低下度合は緩やかにならず、充電電圧Ｖは例えば時刻ｔ７に第１閾値電圧Ｖｔｈ１を下回ることになる。このように、消去時間をより短縮する（最短にする）ことができるようになる。ちなみに、第２閾値電圧Ｖｔｈ２を第１閾値電圧Ｖｔｈ１以下の電圧に設定した場合、ヒューズ１００の取り外し時からＲＡＭ値が消去されるまでに要する時間ｔ１０は、抵抗器Ｒ１の抵抗値を「１００ｋ［Ω］」とすると、ｔ１０≒１８．９［秒］である。
In the above embodiment, the second threshold voltage Vth2 at which the transistor Tr2 is switched from on to off is set to, for example, “0.35 [V]”, and the first threshold voltage Vth1 of the
また、抵抗器Ｒ１〜Ｒ４及びトランジスタＴｒ２、Ｔｒ３を、ＲＡＭ３５が作製される基板と同一の基板に作製してもよい。換言すれば、抵抗器Ｒ１〜Ｒ４及びトランジスタＴｒ２、Ｔｒ３を含む電荷消費回路４０を、ＲＡＭ３５を含むマイコン３０に内蔵してもよい。そもそも、トランジスタＴｒ２及びＴｒ３や抵抗器Ｒ１〜Ｒ４は、半導体プロセスにて基板に作製することができ、ＲＡＭ３５も、通常、半導体プロセスにて基板に作製されることが多い。したがって、電荷消費回路４０をマイコン３０に内蔵することとすれば、それぞれ別基板に作製するよりも、ＥＣＵの面積の増大を抑制することができるようになるだけでなく、第２閾値電圧Ｖｔｈ２を第１閾値電圧Ｖｔｈ１と同一の電圧に確実に設定することができるようにもなる。
In addition, the resistors R1 to R4 and the transistors Tr2 and Tr3 may be manufactured on the same substrate as the substrate on which the
１…ＥＣＵ（電子制御装置）、１０…電源ＩＣ、２０…入出力バッファ用回路、３０…マイクロコンピュータ、３１…入出力回路、３２…電源回路、３３…ＣＰＵ、３４…ＲＯＭ、３５…ＲＡＭ（記憶保持部）、３６…内部ロジック部、４０…電荷消費回路、１００…ヒューズ（電流遮断手段）、１１０…車載バッテリ（電源）、Ｃ１…コンデンサ（蓄電手段）、Ｒ１〜Ｒ４…抵抗器、Ｔｒ１…バイポーラトランジスタ、Ｔｒ２〜Ｔｒ３…ＭＯＳトランジスタ。
DESCRIPTION OF
Claims (8)
第１閾値電圧を上回る電圧にて給電されている間、各種情報を記憶保持可能な記憶保持部と、
前記ヒューズによって電流が遮断されていない場合には前記電源によって給電されて電荷を蓄電する一方、前記ヒューズによって電流が遮断されている場合には前記記憶保持部に電荷を給電する蓄電手段とを備える電子制御装置において、
前記蓄電手段に蓄電されている電荷を消費する電荷消費回路を備えることを特徴とする電子制御装置。 An electronic control device powered from a power source via a fuse,
A memory holding unit capable of storing and holding various types of information while being fed with a voltage exceeding the first threshold voltage;
When the current is not interrupted by the fuse, the power is supplied by the power source to store the charge, and when the current is interrupted by the fuse, the storage means for supplying the charge to the storage holding unit is provided. In the electronic control unit,
An electronic control device comprising a charge consuming circuit that consumes the charge stored in the power storage means.
前記電荷消費回路は前記コンデンサに並列接続された抵抗器を含んで構成されており、
前記コンデンサに蓄電されている前記電荷は、前記抵抗器を流れることで消費されることを特徴とする請求項１に記載の電子制御装置。 The power storage means is a capacitor,
The charge consuming circuit includes a resistor connected in parallel to the capacitor,
The electronic control device according to claim 1, wherein the electric charge stored in the capacitor is consumed by flowing through the resistor.
前記スイッチは、前記ヒューズによって電流が遮断されている場合にのみオンとされ、前記コンデンサに蓄電されている前記電荷が前記抵抗器を流れることを特徴とする請求項２に記載の電子制御装置。 The charge consuming circuit includes a switch connected in series to the resistor,
The electronic control device according to claim 2, wherein the switch is turned on only when a current is interrupted by the fuse, and the electric charge stored in the capacitor flows through the resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008173788A JP2010016955A (en) | 2008-07-02 | 2008-07-02 | Electronic control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008173788A JP2010016955A (en) | 2008-07-02 | 2008-07-02 | Electronic control device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010016955A true JP2010016955A (en) | 2010-01-21 |
Family
ID=41702497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008173788A Pending JP2010016955A (en) | 2008-07-02 | 2008-07-02 | Electronic control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010016955A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015113201A (en) * | 2013-12-12 | 2015-06-22 | 西部電機株式会社 | Stacker crane |
| US9725055B2 (en) | 2013-10-23 | 2017-08-08 | Cummins Ip, Inc. | Reserve power system for a power consumption device in an internal combustion engine system |
-
2008
- 2008-07-02 JP JP2008173788A patent/JP2010016955A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9725055B2 (en) | 2013-10-23 | 2017-08-08 | Cummins Ip, Inc. | Reserve power system for a power consumption device in an internal combustion engine system |
| JP2015113201A (en) * | 2013-12-12 | 2015-06-22 | 西部電機株式会社 | Stacker crane |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4345845B2 (en) | Power supply | |
| JP4483751B2 (en) | Power supply reverse connection protection circuit | |
| JP4895623B2 (en) | Power supply control device | |
| WO2017169395A1 (en) | Power supply system | |
| JPH10181519A (en) | Drive circuit for air bag device having constant current control function and constant current control circuit | |
| US11208067B2 (en) | Airbag control device and semiconductor device | |
| JP2010148234A (en) | Residual electric charge discharging circuit, and semiconductor device for power source | |
| CN103391036A (en) | Control device | |
| CN114365064A (en) | Electronic control device | |
| JP4597596B2 (en) | Vehicle power supply | |
| JP2010016955A (en) | Electronic control device | |
| JP6493874B2 (en) | Switch monitoring circuit | |
| JP5472633B2 (en) | Vehicle power circuit | |
| JP4710386B2 (en) | Power supply | |
| JP6830364B2 (en) | Soft start circuit and power supply equipped with this | |
| JP2009104299A (en) | Electronic control device | |
| JP2005006467A (en) | Gate drive circuit of semiconductor device | |
| KR101820664B1 (en) | Apparatus for controlling voltage | |
| JP4895624B2 (en) | Power supply control device | |
| JP3835280B2 (en) | Output circuit and microcomputer | |
| JP5959238B2 (en) | Vehicle control apparatus and vehicle control method | |
| JP5629188B2 (en) | Reduced voltage reset circuit and power supply device using the same | |
| JP5708334B2 (en) | Microcomputer-equipped device | |
| WO2017085949A1 (en) | Power feed control device | |
| JP6882900B2 (en) | Power control device, power control system, and power control method |