JP2010004622A - Power supply device - Google Patents
Power supply device Download PDFInfo
- Publication number
- JP2010004622A JP2010004622A JP2008159771A JP2008159771A JP2010004622A JP 2010004622 A JP2010004622 A JP 2010004622A JP 2008159771 A JP2008159771 A JP 2008159771A JP 2008159771 A JP2008159771 A JP 2008159771A JP 2010004622 A JP2010004622 A JP 2010004622A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- unit
- voltage
- operating state
- supply unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、入力電圧を変換して、電圧値が異なる複数の出力電圧を出力可能な電源装置に関する。 The present invention relates to a power supply device that can convert an input voltage and output a plurality of output voltages having different voltage values.
図１は、従来の技術の電源装置１の構成を示す図である。電源部である複数のレギュレータ２によって多系統のチャンネルを構成する電源装置１では、レギュレータ２の発熱を抑制するために、２つのレギュレータ２のうち、出力電圧の高い第１レギュレータ２ａの出力を、出力電圧の低い第２レギュレータ２ｂに入力する回路構成される。ここでレギュレータ２は、トランジスタを備え、トランジスタをスイッチング制御することによって、電圧の変換を行うスイッチングレギュレータである。第１および第２レギュレータ２ａ,２ｂの出力部には、平滑回路３ａ，３ｂがそれぞれ設けられる。平滑回路３ａ，３ｂは、ツェナーダイオード、インダクタンス素子、コンデンサ素子とを含んで構成されている。ツェナーダイオードとコンデンサ素子とは並列に接続され、第２レギュレータ２ｂに並列に接続される。またインダクタンス素子は、第２レギュレータ２ｂに直列に接続される（たとえば特許文献１参照）。
FIG. 1 is a diagram showing a configuration of a conventional
図２は、電源装置１において、第２レギュレータ２ｂの動作を停止したときの第１レギュレータ２ａの出力電圧Ｖｏｕｔの変化を示すグラフである。図２において縦軸は、出力電圧Ｖｏｕｔを表し、横軸は時間を表す。電源装置１では、電源シーケンスによって後段の第２レギュレータ２ｂの動作を停止した後に、前段の第１レギュレータ２ａの動作を時刻ｔ１で停止すると、第１レギュレータ２ａのインダクタンス素子が第２レギュレータ２ｂにも電流を流し続けようとする。このため、第１レギュレータ２ａのコンデンサに不所望に電荷が蓄積されて、時刻ｔ１から第１レギュレータ２ａの出力電圧が一瞬上昇する現象が生じる。このように第１レギュレータ２ａの出力電圧が不所望に上昇してしまうと、第１レギュレータ２ａに接続されるデバイスに不所望に電圧が印加され、デバイスの動作が不安定となったり、デバイスが破壊されたりするおそれがある。
FIG. 2 is a graph showing a change in the output voltage Vout of the
したがって本発明の目的は、後段の電源部の動作を停止させたときに、前段の電源部の出力電圧の変動を抑制することができる電源装置を提供することである。 Accordingly, an object of the present invention is to provide a power supply apparatus that can suppress fluctuations in the output voltage of the power supply section in the previous stage when the operation of the power supply section in the subsequent stage is stopped.
本発明（１）は、入力される電圧を、予め定める第１の電圧に変換して出力する動作状態と電圧の変換を停止した非動作状態とを切換可能であり、変換した電圧が出力される部分に、予め定める第１の電圧が与えられる第１の負荷に直列に接続されるインダクタンス素子および第１の負荷に並列に接続されるコンデンサ素子を有する平滑化回路部を備える第１電源部と、
前記第１電源部に接続され、この第１電源部から出力される予め定める第１の電圧を予め定める第２の電圧に変換して出力する動作状態と電圧の変換を停止した非動作状態とを切換可能な第２電源部と、
前記第２電源部の予め定める第２の電圧が供給される負荷の抵抗値と略等しい抵抗値を有する抵抗素子を備え、前記第１電源部が動作状態のときに前記第２電源部が動作状態から非動作状態に移行すると、前記第１の負荷と前記抵抗素子とを並列に接続する抵抗調整手段とを備えることを特徴とする電源装置である。
According to the present invention (1), it is possible to switch between an operation state in which an input voltage is converted into a predetermined first voltage and output, and a non-operation state in which the voltage conversion is stopped, and the converted voltage is output. A first power supply unit including a smoothing circuit unit having an inductance element connected in series to a first load to which a predetermined first voltage is applied and a capacitor element connected in parallel to the first load When,
An operating state connected to the first power supply unit, converting a predetermined first voltage output from the first power supply unit into a second voltage to be output, and a non-operating state in which the voltage conversion is stopped A second power supply unit capable of switching between,
A resistance element having a resistance value substantially equal to a resistance value of a load supplied with a predetermined second voltage of the second power source unit, and the second power source unit operates when the first power source unit is in an operating state; A power supply apparatus comprising: a resistance adjusting unit that connects the first load and the resistance element in parallel when transitioning from a state to a non-operating state.
本発明（１）によれば、第１電源部は、動作状態のときに、入力される電圧を予め定める第１の電圧に変換して出力し、非動作状態のときには、電圧の変換を停止する。第２電源部は、動作状態のとき、第１電源部から出力される予め定める第１の電圧を、予め定める第２の電圧に変換して出力し、非動作状態のときには、電圧の変換を停止する。第１電源部が動作状態のときに、第２電源部が動作状態から非動作状態に移行すると、第２電源部から第２の負荷に電流が流れなくなるが、第１電源部の平滑化回路部のインダクタンス素子は、第２電源部にも電流を流し続けようとする。このときに、抵抗調整手段が、抵抗素子を、第１の負荷とを並列に接続するので、インダクタンス素子が第２電源部に流そうとする電流を、抵抗素子に流して消費させることができる。抵抗素子の抵抗値は、第２電源部の予め定める第２の電圧が供給される第２の負荷の抵抗値と、略等しいので、第１電源部から見たときには負荷に変動が生じていない状態とすることができる。したがって、第１電源部から出力される電圧が変動してしまうことが抑制され、第１電源部から電圧が供給される第１負荷の動作が不安定となったり、第１の負荷が破壊されたりしてしまうことを抑制することができる。 According to the present invention (1), the first power supply unit converts and outputs the input voltage to a predetermined first voltage when in the operating state, and stops the voltage conversion when in the non-operating state. To do. The second power supply unit converts the predetermined first voltage output from the first power supply unit into an output second voltage when it is in an operating state, and outputs the converted second voltage. Stop. When the first power supply unit is in the operating state and the second power supply unit shifts from the operating state to the non-operating state, no current flows from the second power supply unit to the second load, but the smoothing circuit of the first power supply unit The inductance element of the part tends to continue to pass current through the second power supply part. At this time, since the resistance adjusting means connects the resistance element and the first load in parallel, the current that the inductance element attempts to flow to the second power supply section can be caused to flow through the resistance element and consumed. . The resistance value of the resistance element is substantially equal to the resistance value of the second load to which the predetermined second voltage of the second power supply unit is supplied, so that the load does not vary when viewed from the first power supply unit. State. Therefore, fluctuations in the voltage output from the first power supply unit are suppressed, the operation of the first load supplied with the voltage from the first power supply unit becomes unstable, or the first load is destroyed. Can be suppressed.
図３は、本発明の実施の一形態の電源装置１０の構成を示す図である。電源装置１０は、入力電圧を変換して、電圧値が異なる複数の出力電圧を出力可能に構成されている。電源装置１０は、基本的に、第１電源部１１と、第２電源部１２と、抵抗調整手段１３とを備えている。また電源装置１０は、前記構成に加えて、さらに入力電圧が与えられる入力部１４と、相互に電圧値が異なる出力電圧が出力される第１および第２出力部１５，１６とを備える。また本実施の形態において、電気的な接続は、直接的に接続されること、および導電性を有する配線部などを介して接続されることの、いずれであってもよい。
FIG. 3 is a diagram showing a configuration of the
第１および第２電源部１１，１２は、降圧型のスイッチングレギュレータによって実現される。第１および第２電源部１１，１２は、出力する出力電圧の電圧値が異なるのみであり、基本的な構成は同様であるので、同様の構成には同様の符号を付して、第１電源部１１の構成には添え字ａを付し、第２電源部１２の構成には添え字ｂを付し、第１および第２電源部１１，１２の構成をまとめて説明するときには、添え字を省略する。 The first and second power supply units 11 and 12 are realized by a step-down switching regulator. The first and second power supply units 11 and 12 differ only in the voltage value of the output voltage to be output, and the basic configuration is the same. The configuration of the power supply unit 11 is denoted with a subscript a, the configuration of the second power supply unit 12 is denoted with a subscript b, and when the configuration of the first and second power supply units 11 and 12 will be described collectively, the subscript a. Omit the letter.
第１電源部１１は、入力される電圧を、予め定める第１の電圧Ｖｏｕｔ１に変換して出力する動作状態と、電圧の変換を停止した非動作状態とを切換可能に構成されている。第２電源部１２は、第１電源部１１に接続され、この第１電源部１１から出力される予め定める第１の電圧Ｖｏｕｔ１を、この予め定める第１の電圧Ｖｏｕｔ１よりも低い電圧となる、予め定める第２の電圧Ｖｏｕｔ２に変換して出力する動作状態と、電圧の変換を停止した非動作状態とを切換可能に構成されている。このように、第２電源部１２には、第１電源部１１の出力電圧が与えられる。電源装置１が車両に設けられる場合には、たとえば入力部１４にはバッテリが接続され、入力される電圧は１２ボルト（Ｖ）程度であり、また予め定める第１の電圧Ｖｏｕｔ１は、たとえば５Ｖとし、予め定める第２の電圧Ｖｏｕｔ２は、たとえば３Ｖとする。
The first power supply unit 11 is configured to be able to switch between an operation state in which an input voltage is converted into a predetermined first voltage Vout1 and output, and a non-operation state in which the voltage conversion is stopped. The second power supply unit 12 is connected to the first power supply unit 11, and the predetermined first voltage Vout1 output from the first power supply unit 11 is lower than the predetermined first voltage Vout1. It is configured to be able to switch between an operating state that is converted into a predetermined second voltage Vout2 and output and a non-operating state in which the voltage conversion is stopped. Thus, the output voltage of the first power supply unit 11 is given to the second power supply unit 12. When the
第１および第２電源部１１，１２は、入出力間に介在されるトランジスタＴｒと、トランジスタＴｒに駆動パルスを付与して、このトランジスタＴｒをスイッチング駆動する駆動手段である駆動ＩＣ（Integrated Circuit）２１と、電圧が出力される部分に備えられる平滑化回路部２２とをそれぞれ備える。第１電源部１１に含まれる駆動ＩＣ２１および平滑化回路部２２には添え字ａを付し、第２電源部１２に含まれる駆動ＩＣ２１および平滑化回路部２２には添え字ｂを付す。 The first and second power supply units 11 and 12 include a transistor Tr interposed between the input and output, and a driving IC (Integrated Circuit) which is a driving unit that applies a driving pulse to the transistor Tr and performs switching driving of the transistor Tr. 21 and a smoothing circuit unit 22 provided in a portion where a voltage is output. The drive IC 21 and the smoothing circuit unit 22 included in the first power supply unit 11 are denoted by the suffix a, and the drive IC 21 and the smoothing circuit unit 22 included in the second power supply unit 12 are denoted by the suffix b.
トランジスタＴｒは、電界効果型トランジスタ（ＦＥＴ）であって、たとえばｐ型の絶縁ゲートＦＥＴによって実現される。トランジスタＴｒは、いわゆるＴｏｐＭＯＳＦＥＴである。トランジスタＴｒａのドレインは、入力部１４に電気的に接続され、ソースは、平滑化回路部２２ａの入力端に電気的に接続され、ゲートは、駆動ＩＣ２１ａに電気的に接続されている。トランジスタＴｒｂのドレインは、平滑化回路部２２ａの出力端と、第１出力部１５とに電気的に接続されて、ソースは、平滑化回路部２２ｂの入力端に電気的に接続され、ゲートは、駆動ＩＣ２１ｂに電気的に接続されている。
The transistor Tr is a field effect transistor (FET), and is realized by, for example, a p-type insulated gate FET. The transistor Tr is a so-called TopMOSFET. The drain of the transistor Tra is electrically connected to the
駆動ＩＣは、動作状態においては、トランジスタＴｒのゲートに駆動パルスを付与して、トランジスタＴｒをスイッチング駆動し、すなわちトランジスタＴｒをオンオフ駆動する。また駆動ＩＣは、非動作状態においては、トランジスタＴｒのゲートに駆動パルスを付与しないので、トランジスタＴｒのソース、ドレイン間は非導通となり、第２電源部１２の入力側と出力側とが電気的に絶縁された状態となる。 In the operating state, the driving IC applies a driving pulse to the gate of the transistor Tr to switch the transistor Tr, that is, to drive the transistor Tr on and off. In the non-operating state, the driving IC does not apply a driving pulse to the gate of the transistor Tr, so that the source and drain of the transistor Tr are not conductive, and the input side and the output side of the second power supply unit 12 are electrically connected. Insulated state.
平滑化回路部２２は、ツェナーダイオードＤと、インダクタンス素子Ｌと、コンデンサ素子Ｃとを備える。平滑化回路部２２ａでは、ツェナーダイオードＤａのカソードが、トランジスタＴｒａのソースに電気的に接続され、ゲートがグランドに電気的に接続されている。インダクタンス素子Ｌａの一方の端子は、ツェナーダイオードＤａのカソードに電気的に接続され、他方の端子は、第１出力部１５に電気的に接続されている。またコンデンサ素子Ｃａの一方の端子は、インダクタンス素子Ｌａの他方の端子に電気的に接続され、他方の端子はグランドに電気的に接続されている。したがって、ツェナーダイオードＤａとコンデンサ素子Ｃａとは、第１出力部１５に接続される第１の負荷に対して並列に接続されており、また第２電源部１２に対しても並列に接続されている。
The smoothing circuit unit 22 includes a Zener diode D, an inductance element L, and a capacitor element C. In the smoothing circuit unit 22a, the cathode of the Zener diode Da is electrically connected to the source of the transistor Tra, and the gate is electrically connected to the ground. One terminal of the inductance element La is electrically connected to the cathode of the Zener diode Da, and the other terminal is electrically connected to the
平滑化回路部２２ｂでは、ツェナーダイオードＤｂのカソードが、トランジスタＴｒｂのソースに電気的に接続され、ゲートがグランドに電気的に接続されている。インダクタンス素子Ｌｂの一方の端子は、ツェナーダイオードＤｂのカソードに電気的に接続され、他方の端子は、第２出力部１６に電気的に接続されている。またコンデンサ素子Ｃｂの一方の端子は、インダクタンス素子Ｌｂの他方の端子に電気的に接続され、他方の端子はグランドに電気的に接続されている。したがって、ツェナーダイオードＤｂとコンデンサ素子Ｃｂとは、第２出力部１６に接続される第２の負荷に対して並列に接続されている。
In the smoothing circuit unit 22b, the cathode of the Zener diode Db is electrically connected to the source of the transistor Trb, and the gate is electrically connected to the ground. One terminal of the inductance element Lb is electrically connected to the cathode of the Zener diode Db, and the other terminal is electrically connected to the
第１および第２電源部１１，１２は、入力部１４に接続されて、この入力部１４から第１および第２電源部１１，１２がそれぞれ動作するための、動作電力が供給される。
The first and second power supply units 11 and 12 are connected to the
抵抗調整手段１３は、第２電源部１２の予め定める第２の電圧が供給される第２の負荷の抵抗値と、略等しい抵抗値を有する抵抗素子Ｒを備える。抵抗素子Ｒの抵抗値は、第２電源部１２の予め定める第２の電圧が供給される第２の負荷の抵抗値と同一であるのがより望ましい。また抵抗調整手段１３は、第１電源部１１が動作状態のときに、第２電源部１２が動作状態から非動作状態に移行すると、第１出力部１５に接続される第１の負荷と抵抗素子Ｒとを並列に接続する。抵抗調整手段１３は、スイッチ素子Ｔを備える。前記抵抗素子Ｒの一方の端子は、平滑化回路部２２ａの出力端、すなわちインダクタンス素子Ｌａの他方の端子に電気的に接続されている。スイッチ素子Ｔは２端子スイッチであり、抵抗素子Ｒの他方の端子は、スイッチ素子Ｔの一方の端子に接続されている。スイッチ素子Ｔの他方の端子は、グランドに電気的に接続されている。
The
第２電源部１２が動作状態のときには、スイッチ素子Ｔはオフ状態で維持され、すなわち抵抗素子Ｒの他端はグランドと電気的に絶縁された状態となる。これによって、第２電源部１２が動作状態のときには、抵抗素子Ｒは、他の回路素子になんら影響を与えることがない。 When the second power supply unit 12 is in the operating state, the switch element T is maintained in the off state, that is, the other end of the resistance element R is electrically insulated from the ground. Thus, when the second power supply unit 12 is in an operating state, the resistance element R does not affect other circuit elements.
第１電源部１１が動作状態のときに、第２電源部１２の電源をオフにし、すなわち第２電源部１２が動作状態から非動作状態に移行すると、スイッチ素子Ｔはオン状態となり、抵抗素子Ｒの他方の端子グランドと電気的に接続された状態となる。これによって、抵抗素子Ｒ２と、第１出力部１５に接続される第１の負荷とが並列に接続されることになる。
When the power supply of the second power supply unit 12 is turned off when the first power supply unit 11 is in the operating state, that is, when the second power supply unit 12 shifts from the operating state to the non-operating state, the switch element T is turned on and the resistance element The other terminal ground of R is electrically connected. Accordingly, the resistance element R2 and the first load connected to the
図４は、電源装置１０のさらに具体的な回路の一例を示す図である。電源装置１０は、さらに制御入力部１７を備える。駆動ＩＣ２２ｂは、制御入力部１７に電気的に接続される動作制御ピン１８を備え、動作制御ピン１８に入力される制御信号に応じて、動作状態と非動作状態とが切り換えられる。制御入力部１７には、動作状態と非動作状態を切り換える制御信号として、ハイレベルまたはローレベルの電圧信号が与えられる。駆動ＩＣ２２ｂは、制御信号としてローレベルの電圧信号が動作制御ピン１８に与えられているときには、動作状態となり、制御信号としてハイレベルの電圧信号が動作制御ピン１８に与えられているときには、非動作状態となる。
FIG. 4 is a diagram illustrating an example of a more specific circuit of the
抵抗調整手段１３のスイッチ素子Ｔは、ｎチャネルのＦＥＴによって構成される。ｎチャネルのＦＥＴのドレインは、抵抗素子の他方の端子に接続され、ソースはグランドに電気的に接続され、ゲートは、制御入力部１７に電気的に接続される。
The switch element T of the resistance adjusting means 13 is composed of an n-channel FET. The drain of the n-channel FET is connected to the other terminal of the resistance element, the source is electrically connected to the ground, and the gate is electrically connected to the
このような構成とすると、制御入力部１７にローレベルの電圧信号が与えられているときは、第２電源部１２は、動作状態となり、スイッチ素子Ｔは、ソース、ドレイン間は非導通とすることができる。また制御入力部１７にハイレベルの電圧信号が与えられているときは、第２電源部１２は、非動作状態となり、スイッチ素子Ｔは、ソース、ドレイン間を導通させることができる。したがって、第２電源部１２を、非動作状態にすると同時に、抵抗素子Ｒにインダクタンス素子Ｌａからの電流を流すことができる状態とすることができる。第１電源部１１が動作状態のときに、第２電源部１２が動作状態から非動作状態に移行すると、第２電源部１２から第２出力部１６に接続される第２の負荷に電流が流れなくなるが、第１電源部１１の平滑化回路部２２ａのインダクタンス素子Ｌａは、第２電源部１２にも電流を流し続けようとするが、抵抗調整手段１３が、抵抗素子Ｒを、第１の負荷とを並列に接続するので、インダクタンス素子Ｌａが第２電源部１２に流そうとする電流を、抵抗素子Ｒに流して消費させることができる。抵抗素子Ｒの抵抗値は、第２電源部１２の予め定める第２の電圧が供給される第２の負荷の抵抗値と、略等しいので、第１電源部１１から見たときには負荷に変動が生じていない状態とすることができる。したがって、第１電源部１１から出力される電圧が変動してしまうことが抑制され、第１電源部１１から電圧が供給される第１負荷の動作が不安定となったり、第１の負荷が破壊されたりしてしまうことを抑制することができる。
With such a configuration, when a low-level voltage signal is supplied to the
図５は、本発明の他の実施の形態の電源装置３０の構成を示す図である。本実施の形態の電源装置３０は、前述した図３および図４に示す電源装置１０に類似し、抵抗調整手段１３の構成のみが異なるので、同様の構成には同様の参照符号を付して、その説明を省略する。電源装置３０は、第１電源部１１と、第２電源部１２と、抵抗調整手段３３と、入力部１４と、第１および第２出力部１５，１６とを備える。
FIG. 5 is a diagram showing a configuration of a
抵抗調整手段３３は、抵抗素子Ｒと、スイッチ素子Ｔと、第２電源部１２から出力される電圧を検出する電圧検出部である電圧監視回路部３４を備える。抵抗調整手段３３は、電圧監視回路部３４の検出した電圧が、予め定める電圧Ｖｔｈ未満のときに、第１の負荷と抵抗素子Ｒとを並列に接続する。
The
図６は、電源装置３０のさらに具体的な回路の一例を示す図である。電圧監視回路部３４は、コンパレータ３５と、基準電圧源３６とを備える。コンパレータ３５の反転入力端子は、平滑化回路部２２ｂの出力端に接続され、非反転入力端子は、基準電圧源３６に接続される。コンパレータ３５の出力端子は、スイッチ素子Ｔのゲートに接続されている。このような構成によって第２出力部１６の電圧が、基準電圧以上のときには、コンパレータ３５からはローレベルの信号が出力され、スイッチ素子Ｔは非導通に保持される。また第２出力部１６の電圧が、基準電圧未満になると、コンパレータ３５からはハイレベルの信号が出力され、スイッチ素子Ｔが導通して、抵抗素子Ｒの他方の端部がグランドに電気的に接続されて、第１の負荷と抵抗素子Ｒとを並列に接続される。基準電圧源３６の電圧は、予め定める第２の電圧未満で、かつ０Ｖを超える電圧に選ばれる。以上のような構成であっても、前述した実施の形態と同様の効果を達成することができる。
FIG. 6 is a diagram illustrating an example of a more specific circuit of the
図７は、本発明の他の実施の形態の電源装置４０の構成を示す図である。本実施の形態の電源装置４０は、前述した図３および図４に示す電源装置１０に類似し、抵抗調整手段１３の構成のみが異なるので、同様の構成には同様の参照符号を付して、その説明を省略する。電源装置４０は、第１電源部１１と、第２電源部１２と、抵抗調整手段４３と、入力部１４と、第１および第２出力部１５，１６とを備える。
FIG. 7 is a diagram showing a configuration of a
抵抗調整手段４３は、抵抗素子Ｒと、スイッチ素子Ｔと、第２電源部１２から出力される電流を検出する電流検出部である電流監視回路部４４を備える。抵抗調整手段４３は、電流監視回路部４４の検出した電流が、予め定める電流Ｉｔｈ１未満のときに、第１の負荷と抵抗素子Ｒとを並列に接続する。
The
図８は、電源装置４０のさらに具体的な回路の一例を示す図である。電流監視回路部４４は、コンパレータ４５と、第１〜第５抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５とを備える。第１抵抗素子Ｒ１は、インダクタンス素子Ｌｂの他方の端子とコンデンサ素子Ｃｂの一方の端子との間で、直列に、かつ電気的に接続されている。第２抵抗素子Ｒ２の一方の端子は、第１抵抗素子Ｒ１とインダクタンス素子Ｌｂとの接続部位に電気的に接続され、他方の端子は、第３抵抗素子Ｒ３の一方の端子接続されている。第３抵抗素子Ｒ３の他方の端子はグランドに電気的に接続されている。第４抵抗素子Ｒ４の一方の端子は、第１抵抗素子Ｒ１とコンデンサ素子Ｃｂとの接続部位に電気的に接続され、他方の端子は、第５抵抗素子Ｒ５の一方の端子接続されている。第５抵抗素子Ｒ５の他方の端子はグランドに電気的に接続されている。
FIG. 8 is a diagram illustrating an example of a more specific circuit of the
コンパレータ４５の反転入力端子は、第２抵抗素子Ｒ２と第３抵抗素子Ｒ３との接続部に電気的に接続され、非反転入力端子は、第４抵抗素子Ｒ４と第５抵抗素子Ｒ５との接続部に電気的に接続されている。コンパレータ４５の出力端子は、スイッチ素子Ｔのゲートに接続されている。このような構成によって第２出力部１６から出力される電流の電流値が、予め定める電流Ｉｔｈ１以上のときには、コンパレータ４５の反転入力端子の電位が非反転入力端子の電位以上となるので、コンパレータ３５からはローレベルの信号が出力され、スイッチ素子Ｔは非導通に保持される。また第２出力部１６から出力される電流の電流値が、予め定める電流Ｉｔｈ１以上のときには、コンパレータ４５の反転入力端子の電位が非反転入力端子の電位未満となるので、コンパレータ３５からはハイレベルの信号が出力され、スイッチ素子Ｔが導通して、抵抗素子Ｒの他方の端部がグランドに電気的に接続されて、第１の負荷と抵抗素子Ｒとを並列に接続される。第２〜第５抵抗素子Ｒ２〜Ｒ５の抵抗値は、たとえば等しく選ばれる。以上のような構成であっても、前述した実施の形態と同様の効果を達成することができる。
The inverting input terminal of the
図９は、本発明の他の実施の形態の電源装置５０の構成を示す図である。本実施の形態の電源装置５０は、前述した図３および図４に示す電源装置１０に類似し、抵抗調整手段１３の構成のみが異なるので、同様の構成には同様の参照符号を付して、その説明を省略する。電源装置４０は、第１電源部１１と、第２電源部１２と、抵抗調整手段５３と、入力部１４と、第１および第２出力部１５，１６とを備える。
FIG. 9 is a diagram showing a configuration of a
抵抗調整手段４３は、抵抗素子Ｒと、スイッチ素子Ｔと、トランジスタＴｒｂに与えられる電流を検出する電流検出部である電流監視回路部５４を備える。抵抗調整手段４３は、電流監視回路部５４の検出した電流が、予め定める電流Ｉｔｈ２未満のときに、第１の負荷と抵抗素子Ｒとを並列に接続する。
The
図１０は、電源装置４０のさらに具体的な回路の一例を示す図である。電流監視回路部５４は、電流検出用トランジスタＴｒｄと、第６抵抗素子Ｒ６と、コンパレータ５５と、基準電圧源５６と、遅延回路部５７とを備える。遅延回路部５７は、遅延用抵抗素子Ｒｃと、遅延用コンデンサ素子Ｃｃとを備える。
FIG. 10 is a diagram illustrating an example of a more specific circuit of the
電流検出用トランジスタＴｒｄは、トランジスタＴｒｂと同様のトランジスタによって構成され、ドレインが第１出力部１５に電気的に接続され、ゲートが、トランジスタＴｒｂのゲートと電気的に接続され、ソースが第６抵抗素子Ｒ６の一方の端子に接続されている。第６抵抗素子Ｒ６の他方の端子はグランドに電気的に接続されている。コンパレータ５５の反転入力端子は、電流検出用トランジスタＴｒｄのソースと第６抵抗素子Ｒ６の一方の端子との接続部に電気的に接続され、非反転入力端子は基準電圧源５６に接続されている。
The current detection transistor Trd is configured by a transistor similar to the transistor Trb, the drain is electrically connected to the
コンパレータ５５から出力される信号は、遅延回路部５７を介してスイッチ素子Ｔのゲートに与えられる。コンパレータ５５の出力端子には、遅延用抵抗素子Ｒｃの一方の端子が電気的に接続されている。遅延用抵抗素子Ｒｃの他方の端子が、スイッチ素子Ｔのゲートと、遅延用コンデンサ素子Ｃｃの一方の端子とに電気的に接続されている。遅延用コンデンサ素子Ｃｃの他方の端子は、グランドに電気的に接続されている。
A signal output from the
駆動ＩＣ２２ｂからトランジスタＴｒｂのゲートに電流が流れると、電流検出用トランジスタＴｒｄのゲートにも電流が流れて、コンパレータ５５の反転入力端子に基準電圧源５６の基準電圧よりも大きな電圧が印加される。第６抵抗素子Ｒ６の抵抗値は、第２電源部１２が動作状態のときに、コンパレータ５５の反転入力端子に基準電圧源５６の基準電圧よりも大きな電圧されるように選ばれており、コンパレータ５５からはローレベルの信号が出力される。駆動ＩＣ２２ｂからトランジスタＴｒｂのゲートに電流が流れていないときには、コンパレータ５５の反転入力端子がグランドの電位と等しくなるので、反転入力端子に基準電圧源５６の基準電圧以下の電圧が印加され、コンパレータ５５からはハイレベルの信号が出力される。
When a current flows from the drive IC 22b to the gate of the transistor Trb, a current also flows to the gate of the current detection transistor Trd, and a voltage larger than the reference voltage of the reference voltage source 56 is applied to the inverting input terminal of the
トランジスタＴｒｂに与えられる電流は、パルス状であるので、電流が流れている状態と、電流が流れていない状態とが繰り返されることになる。したがって第２電源部１２が動作状態であっても、短い期間は、トランジスタＴｒｂに電流が与えられていない期間が存在するので、このようなパルス駆動するときの電流が与えられない期間にスイッチ素子Ｔをオン状態にしてしまわないように、遅延回路部５７が設けられている。遅延回路部５７は、コンパレータ５５からの出力信号が、ローレベルからハイレベルに切り替わってから、予め定める時間Ｔ１が経過した後に、ハイレベルの信号をスイッチ素子Ｔのゲートに与える。この予め定める時間Ｔ１は、パルス駆動中に電流が与えられない期間Ｔ２よりも大きく選ばれることによって、スイッチ素子Ｔが誤動作してしまうことが抑制される。予め定める時間Ｔ１は、前記期間Ｔ２に対して十分に長い時間を設定するのがより好ましい。以上のような本実施の形態についても、前述した実施の形態と同様の効果を達成することができる。
Since the current supplied to the transistor Trb is pulsed, a state where a current flows and a state where no current flows are repeated. Accordingly, even when the second power supply unit 12 is in an operating state, there is a period in which no current is applied to the transistor Trb for a short period. A
図１１は、本発明の他の実施の形態の電源装置６０の構成を示す図である。本実施の形態の電源装置６０は、前述した図３および図４に示す電源装置１０に類似し、抵抗調整手段１３の構成のみが異なるので、同様の構成には同様の参照符号を付して、その説明を省略する。電源装置６０は、第１電源部１１と、第２電源部１２と、抵抗調整手段６３と、入力部１４と、第１および第２出力部１５，１６とを備える。
FIG. 11 is a diagram showing a configuration of a
抵抗調整手段６３は、抵抗素子Ｒと、スイッチ素子Ｔと、駆動ＩＣ２２ｂからトランジスタＴｒｂに付与される駆動パルスを検出するパルス検出部であるタイマラッチ回路部６４とを備える。抵抗調整手段６３は、駆動パルスがトランジスタＴｒｂに付与されていないと、タイマラッチ回路部６４が判断したときに、第１の負荷と抵抗素子Ｒとを並列に接続する。
The
図１２は、電源装置６０のさらに具体的な回路の一例を示す図である。タイマラッチ回路部６４は、第７抵抗素子Ｒ７と、タイマラッチ用トランジスタＴｒｔと、電流源６５と、タイマラッチ用コンデンサ素子Ｃｔと、コンパレータ６６と、基準電圧源６７とを備える。タイマラッチ用トランジスタＴｒｔは、ｐｎｐ型のバイポーラトランジスタによって実現されている。
FIG. 12 is a diagram illustrating an example of a more specific circuit of the
第７抵抗素子Ｒ７の一方の端子は、トランジスタＴｒｂのゲートに電気的に接続され、他方の端子は、タイマラッチ用トランジスタＴｒｔのベースに接続されている。タイマラッチ用トランジスタＴｒｔのコレクタは、電流源６５と、タイマラッチ用コンデンサ素子Ｃｔの一方の端子と、コンパレータ６６の非反転入力端子とに電気的に接続され、エミッタはグランドに電気的に接続されている。タイマラッチ用コンデンサ素子Ｃｔの他方の端子は、グランドに電気的に接続されている。コンパレータ６６の反転入力端子は、基準電圧源６７に電気的に接続されている。コンパレータ６６の出力端子は、スイッチ素子Ｔのゲートに電気的に接続されている。
One terminal of the seventh resistance element R7 is electrically connected to the gate of the transistor Trb, and the other terminal is connected to the base of the timer latch transistor Trt. The collector of the timer latch transistor Trt is electrically connected to the current source 65, one terminal of the timer latch capacitor element Ct, and the non-inverting input terminal of the
以上のような構成とすることによって、第２電源部１２が動作状態であり、駆動ＩＣ２２ｂがトランジスタＴｒｂをパルス駆動しているい間は、タイマラッチ用トランジスタＴｒｔがオンオフ駆動されて、電流源６５からタイマラッチ用コンデンサ素子Ｃｔに蓄積される電荷が周期的に放電されて、タイマラッチ用コンデンサ素子Ｃｔの電圧が基準電圧源６７の基準電圧未満に保持される。これによって、コンパレータ６６からはローレベルの信号が出力されて、スイッチ素子Ｔは非導通状態に維持される。第２電源部１２が非動作状態となり、駆動ＩＣ２２ｂがトランジスタＴｒｂをパルス駆動しなくなると、タイマラッチ用トランジスタＴｒｔがオフ状態に保持され、電流源６５からタイマラッチ用コンデンサ素子Ｃｔに蓄積される電荷が放電されなくなってしまい、タイマラッチ用コンデンサ素子Ｃｔの電圧が基準電圧源６７の基準電圧以上となる。これによって、コンパレータ６６からはハイレベルの信号が出力されて、スイッチ素子Ｔは導通状態となる。以上のような本実施の形態についても、前述した実施の形態と同様の効果を達成することができる。
With the above configuration, the timer latch transistor Trt is driven on and off while the second power supply unit 12 is in an operating state and the drive IC 22b drives the transistor Trb. The charge accumulated in the capacitor element Ct is periodically discharged, and the voltage of the timer latch capacitor element Ct is held below the reference voltage of the
図１３は、本発明の他の実施の形態の電源装置７０の構成を示す図である。本実施の形態の電源装置７０は、前述した図１１および図１２に示す電源装置６０に類似し、パルス検出部の構成のみが異なるので、同様の構成には同様の参照符号を付して、その説明を省略する。電源装置７０は、第１電源部１１と、第２電源部１２と、抵抗調整手段７３と、入力部１４と、第１および第２出力部１５，１６とを備える。
FIG. 13 is a diagram showing a configuration of a
抵抗調整手段７３は、抵抗素子Ｒと、スイッチ素子Ｔと、駆動ＩＣ２２ｂからトランジスタＴｒｂに付与される駆動パルスを検出するパルス検出部である積分回路部７４とを備える。積分回路部７４は、駆動パルスを積分し、積分値が予め定める値未満となったときに、第１の負荷と抵抗素子Ｒとを並列に接続する。
The
図１４は、電源装置７０のさらに具体的な回路の一例を示す図である。積分回路部７４は、積分回路部本体７５と、コンパレータ７６と、基準電圧源７７とを備える。積分回路部本体７５は、第８抵抗素子Ｒ８と、積分用コンデンサ素子Ｃｉとを備える。
FIG. 14 is a diagram illustrating an example of a more specific circuit of the
第８抵抗素子Ｒ８の一方の端子は、トランジスタＴｒｂのゲートに電気的に接続され、他方の端子は積分用コンデンサ素子Ｃｉの一方の端子に電気的に接続されている。積分用コンデンサ素子Ｃｉの他方の端子は、グランドに電気的に接続されている。コンパレータ７６の反転入力端子は、第８抵抗素子Ｒ８と積分用コンデンサ素子Ｃｉとの接続部に電気的に接続され、非反転入力端子は、基準電圧源７７に電気的に接続されている。コンパレータ７６の出力端子は、スイッチ素子Ｔのゲートに電気的に接続されている。
One terminal of the eighth resistance element R8 is electrically connected to the gate of the transistor Trb, and the other terminal is electrically connected to one terminal of the integrating capacitor element Ci. The other terminal of the integrating capacitor element Ci is electrically connected to the ground. The inverting input terminal of the
以上のような構成とすることによって、第２電源部１２が動作状態であり、駆動ＩＣ２２ｂがトランジスタＴｒｂをパルス駆動している間は、積分用コンデンサ素子Ｃｉに電荷が蓄積されて、積分用コンデンサ素子Ｃｉの電圧が基準電圧源７７の基準電圧以上に保持される。これによって、コンパレータ６６からはローレベルの信号が出力されて、スイッチ素子Ｔは非導通状態に維持される。第２電源部１２が非動作状態となり、駆動ＩＣ２２ｂがトランジスタＴｒｂをパルス駆動しなくなると、積分用コンデンサ素子Ｃｉに電荷が放出されて、積分用コンデンサ素子Ｃｉの電圧が基準電圧源７７の基準電圧未満となる。これによって、コンパレータ７６からはハイレベルレベルの信号が出力されて、スイッチ素子Ｔは導通状態となる。以上のような本実施の形態についても、前述した実施の形態と同様の効果を達成することができる。
With the configuration as described above, while the second power supply unit 12 is in an operating state and the driving IC 22b is driving the transistor Trb in a pulsed manner, electric charge is accumulated in the integrating capacitor element Ci, and the integrating capacitor The voltage of the element Ci is held higher than the reference voltage of the reference voltage source 77. As a result, a low level signal is output from the
本発明の実施のさらに他の形態では、前述した各実施の形態を複数組み合わせて電源装置を構成してもよい。このような場合には、第２電源部１２が非動作状態となったときに、スイッチ素子Ｔを導通させて、第１出力部１５の出力電圧が上昇してしまうことをより確実に抑制することができる。
In still another embodiment of the present invention, a power supply device may be configured by combining a plurality of the above-described embodiments. In such a case, when the second power supply unit 12 is in a non-operating state, the switch element T is turned on to more reliably suppress the output voltage of the
図１５は、本発明の実施のさらに他の形態の電源装置８０の構成を示す回路図である。電源装置８０は、図４に示す電源装置１０と同様の回路構成であるが、駆動ＩＣ２１と、平滑化回路部２２のツェナーダイオードＤと、インダクタンス素子Ｌと、トランジスタＴｒと、抵抗素子Ｒと、スイッチ素子Ｔとが集積化された半導体集積回路によって形成されている。このように集積化することによって、電源装置を小形化することができ、汎用性を向上させることができる。また本発明の実施のさらに他の形態では、前述した各実施の形態の電源装置において、電源装置８０と同様に、少なくとも一部が集積回路によって形成される構成としてもよい。
FIG. 15 is a circuit diagram showing a configuration of a
図１６は、本発明に実施の一形態の電子機器９０を示すブロック図である。電子機器９０は、電源装置９１と、電源装置９１の第１出力部１５ａに接続されている第１回路部９２と、電源装置９１の第２出力部１５ｂに接続されている第２回路部９３とを備えている第１および第２回路部９２，９３は、たとえばマイクロコンピュータなどである。電源装置９１は、前述した各実施の形態のうちのいずれか１つの電源装置によって構成されている。このような電子機器９０では、前述した各実施の形態の電源装置を備えることによって、安定した動作が実現され、また電源装置から供給される電圧を用いる回路の破壊が抑制されるので、機器の信頼性を向上させることができる。
FIG. 16 is a block diagram showing an
また本発明の実施のさらに他の形態では、前述した各実施の形態の電源装置を備える半導体集積回路素子を構成してもよい。このような半導体集積回路素子は、汎用性が高く、様々な電子機器において用いることができる。 In still another embodiment of the present invention, a semiconductor integrated circuit element including the power supply device of each embodiment described above may be configured. Such a semiconductor integrated circuit element has high versatility and can be used in various electronic devices.
１０，３０，４０，５０，６０，７０ 電源装置
１１ 第１電源部
１２ 第２電源部
１３，３３，４３，５３，６３，７３ 抵抗調整手段
１４ 入力部
１５ 第１出力部
１６ 第２出力部
２１ 駆動ＩＣ
２２ 平滑化回路部
３４ 電圧監視回路部
３５，４５，５５，６６，７６ コンパレータ
３６，４４，５４，７７ 電流監視回路部
５６，６７ 基準電圧源
５７ 遅延回路部
６４ タイマラッチ回路部
７４ 積分回路部
Ｃ コンデンサ素子
Ｃｃ 遅延用コンデンサ素子
Ｃｉ 積分用コンデンサ素子
Ｃｔ タイマラッチ用コンデンサ素子
Ｃｔ タイマラッチ用コンデンサ素子
Ｄ ツェナーダイオード
Ｌ インダクタンス素子
Ｒ 抵抗素子
Ｔ スイッチ素子
Ｔｒ トランジスタ
Ｔｒｄ 電流検出用トランジスタ
Ｔｒｔ タイマラッチ用トランジスタ
10, 30, 40, 50, 60, 70 Power supply device 11 First power supply unit 12 Second
22
Claims (5)
前記第１電源部に接続され、この第１電源部から出力される予め定める第１の電圧を予め定める第２の電圧に変換して出力する動作状態と電圧の変換を停止した非動作状態を切換可能な第２電源部と、
前記第２電源部の予め定める第２の電圧が供給される第２の負荷の抵抗値と略等しい抵抗値を有する抵抗素子を備え、前記第１電源部が動作状態のときに前記第２電源部が動作状態から非動作状態に移行すると、前記第１の負荷と前記抵抗素子とを並列に接続する抵抗調整手段とを備えることを特徴とする電源装置。 It is possible to switch between an operating state in which the input voltage is converted to a predetermined first voltage and output, and a non-operating state in which the voltage conversion is stopped. A first power supply unit including a smoothing circuit unit including an inductance element connected in series to a first load to which a voltage of 1 is applied and a capacitor element connected in parallel to the first load;
An operating state connected to the first power supply unit, converting a predetermined first voltage output from the first power supply unit to a predetermined second voltage and outputting the second voltage, and a non-operating state in which the voltage conversion is stopped A switchable second power supply unit;
A resistance element having a resistance value substantially equal to a resistance value of a second load to which a predetermined second voltage of the second power supply unit is supplied, and the second power source when the first power source unit is in an operating state; A power supply apparatus comprising: a resistance adjusting unit that connects the first load and the resistance element in parallel when the unit shifts from an operating state to a non-operating state.
前記抵抗調整手段は、前記第２電源部を動作状態から非動作状態に切換える制御信号が与えられたときに、前記第１の負荷と前記抵抗素子とを並列に接続することを特徴とする請求項１に記載の電源装置。 The second power supply unit switches between an operating state and a non-operating state according to a control signal given from the outside,
The resistance adjusting unit connects the first load and the resistance element in parallel when a control signal for switching the second power supply unit from an operating state to a non-operating state is given. Item 2. The power supply device according to Item 1.
前記抵抗調整手段は、
前記トランジスタに与えられる電流を検出する電流検出部をさらに備え、
前記電流検出部の検出した電流が、予め定める電流未満のときに、前記第１の負荷と前記抵抗素子とを並列に接続することを特徴とする請求項１または２に記載の電源装置。 The second power supply unit is configured by a switching regulator including a transistor interposed between the input and output, and a driving unit that applies current to the transistor to drive the transistor for switching.
The resistance adjusting means is
A current detection unit for detecting a current applied to the transistor;
3. The power supply device according to claim 1, wherein when the current detected by the current detection unit is less than a predetermined current, the first load and the resistance element are connected in parallel.
前記抵抗調整手段は、前記駆動手段からトランジスタに付与される駆動パルスを検出するパルス検出部を備え、駆動パルスがトランジスタに付与されていないと判断したときに、前記第１の負荷と前記抵抗素子とを並列に接続することを特徴とする請求項１〜３のいずれか１つに記載の電源装置。 The second power supply unit is configured by a switching regulator including a transistor interposed between input and output, and a driving unit that applies a driving pulse to the transistor to drive the transistor to switch.
The resistance adjusting unit includes a pulse detection unit that detects a driving pulse applied to the transistor from the driving unit, and when determining that the driving pulse is not applied to the transistor, the first load and the resistance element Are connected in parallel. The power supply device according to any one of claims 1 to 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008159771A JP2010004622A (en) | 2008-06-18 | 2008-06-18 | Power supply device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008159771A JP2010004622A (en) | 2008-06-18 | 2008-06-18 | Power supply device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010004622A true JP2010004622A (en) | 2010-01-07 |
Family
ID=41585857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008159771A Withdrawn JP2010004622A (en) | 2008-06-18 | 2008-06-18 | Power supply device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010004622A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013179823A (en) * | 2012-01-30 | 2013-09-09 | Canon Inc | Power supply device and recording device |
-
2008
- 2008-06-18 JP JP2008159771A patent/JP2010004622A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013179823A (en) * | 2012-01-30 | 2013-09-09 | Canon Inc | Power supply device and recording device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7504805B2 (en) | Boost circuit | |
| US7468877B2 (en) | Overcurrent detection circuit and power supply apparatus provided therewith | |
| US20140015503A1 (en) | Boot-strap circuit and voltage converting device thereof | |
| US9584115B2 (en) | Duty cycle-controlled load switch | |
| US20070188155A1 (en) | Semiconductor integrated circuit device and switching power source device using the same | |
| JP2017085725A (en) | Step-down dc/dc converter, control circuit thereof, and on-vehicle power supply device | |
| JP2011223829A (en) | Control circuit for negative voltage charge pump circuit, negative voltage charge pump circuit, and electronic device and audio system each employing them | |
| JP2010119207A (en) | Power allocation device | |
| US8643355B2 (en) | Method for generating a signal and structure therefor | |
| US20100046124A1 (en) | Boost DC-DC converter control circuit and boost DC-DC converter having protection circuit interrupting overcurrent | |
| JP6072503B2 (en) | Energy harvester system | |
| JP2004312231A (en) | Semiconductor integrated circuit device | |
| CN114646897A (en) | Gate driver, circuit and method for detecting short circuit | |
| JP2008154419A (en) | Switching regulator and semiconductor device constituting same | |
| JP2018088249A (en) | Power source control circuit and environment power generator | |
| JP2008259283A (en) | Gate drive circuit | |
| JP2017070028A (en) | Semiconductor device | |
| WO2015064206A1 (en) | Semiconductor device | |
| US20130119957A1 (en) | Bi-directional Switching Regulator and Control Circuit Thereof | |
| JP2012009651A (en) | Current driving device | |
| JP2007028897A (en) | Output circuit device | |
| JP2007151322A (en) | Power circuit and dc-dc converter | |
| JP2010004622A (en) | Power supply device | |
| JP5009083B2 (en) | Switching power supply circuit | |
| JP7294084B2 (en) | Short circuit detection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110906 |