JP2010004078A - 半導体チップ及びその製造方法 - Google Patents
半導体チップ及びその製造方法 Download PDFInfo
- Publication number
- JP2010004078A JP2010004078A JP2009231084A JP2009231084A JP2010004078A JP 2010004078 A JP2010004078 A JP 2010004078A JP 2009231084 A JP2009231084 A JP 2009231084A JP 2009231084 A JP2009231084 A JP 2009231084A JP 2010004078 A JP2010004078 A JP 2010004078A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- forming
- plating
- layer
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10W90/724—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 半導体チップ30と基板50の熱膨張率は異なり、半導体チップ30の動作時に発生する熱により、半導体チップ30と基板50との間に応力が発生するが、可撓性を有する第2絶縁層236及び弾性を有する銅めっきポスト239によって応力を吸収できるため、電気的接続部にクラックを発生させることがなくなり、半導体チップ30と基板50との間に高い接続信頼性を与える。
【選択図】 図1
Description
前記第1の絶縁層には、第1の非貫通孔が設けられ、該第1の非貫通孔には、前記電極パッドに接続されたビアが形成され、また、前記第1の絶縁層の表面には当該ビアに接続される導体回路が形成され、
前記第2の絶縁層には、前記導体回路へ至る第2の非貫通孔が設けられ、該第2の非貫通孔には、銅めっきが充填されていることを技術的特徴とする。
(1)半導体チップのアルミニウム電極パッドの表面にジンケート処理を施した後、ニッケルと銅の複合めっき層を形成する工程、
(2)前記半導体チップの前記複合めっき層の表面に絶縁樹脂による第1の絶縁層を形成し、次いで前記複合めっき層に至る第1の非貫通孔を形成する工程、
(3)前記第1の非貫通孔に銅めっきでビアを形成すると共に、第1絶縁層の表面に当該ビアに接続された導体回路を形成する工程、
(4)前記半導体チップの無電解銅めっき層の表面に絶縁樹脂による第2絶縁層を形成し、次いで前記導体回路に至る第2の非貫通孔を形成する工程、
(5)前記半導体チップのアルミニウム電極パッド側の表面の全面に無電解銅めっき層を形成する工程、
(6)前記半導体チップの無電解銅めっき層の表面に絶縁樹脂によるめっきレジスト層を形成し、次いで前記第2の非貫通孔上の無電解銅めっき層に至る開口を形成する工程、
(7)電解めっきにより前記第2の非貫通孔内に銅を充填し、銅めっきポストを形成する工程、
(8)前記めっきレジスト層を除去し、次いでエッチング処理する工程。
(1)前記半導体チップのアルミニウム電極パッドの表面に絶縁樹脂による第1の絶縁層を形成し、次いで前記アルミニウム電極パッドに至る第1の非貫通孔を形成する工程、
(2)半導体チップのアルミニウム電極パッドの表面にジンケート処理を施した後、ニッケルと銅の複合めっき層を形成する工程、
(3)前記第1の非貫通孔に銅めっきでビアを形成すると共に、第1絶縁層の表面に当該ビアに接続された導体回路を形成する工程、
(4)前記半導体チップの無電解銅めっき層の表面に絶縁樹脂による第2絶縁層を形成し、次いで前記導体回路に至る第2の非貫通孔を形成する工程、
(5)前記半導体チップのアルミニウム電極パッド側の表面の全面に無電解銅めっき層を形成する工程、
(6)前記半導体チップの無電解銅めっき層の表面に絶縁樹脂によるめっきレジスト層を形成し、次いで前記第2の非貫通孔上の無電解銅めっき層に至る開口を形成する工程、
(7)電解めっきにより前記第2の非貫通孔内に銅を充填し、銅めっきポストを形成する工程、
(8)前記めっきレジスト層を除去し、次いでエッチング処理する工程。
図1は本発明の第1実施形態に係る半導体チップを示している。
半導体チップ30の下面には、パッシベーション膜34の開口にジンケート処理されたアルミニウム電極パッド32が形成されている。本実施形態では、パッシベーション膜34の下面に第1絶縁層136が配設され、該第1絶縁層136には、該アルミニウム電極パッド32に至るテーパ状に広がった非貫通孔136aが形成されている。そして、該非貫通孔136aの底部のアルミニウム電極パッド32には、ニッケルめっき層38,ニッケルと銅との複合めっき層40を介在させて、銅めっきを充填してなるビア142が形成されている。
ここでは、図2の工程(A)に示すパッシベーション膜34の開口にアルミニウム電極パッド32が形成された半導体チップ30に対して、以下の工程で銅めっきポストおよびバンプを形成する。先ず、図2の工程(B)に示すように半導体チップ30を常温で10〜30秒間、金属塩である酸化亜鉛と還元剤として水酸化ナトリウムを混合した液中に浸漬することで、アルミニウム電極パッド32にジンケート処理を施す。これにより、ニッケルめっき層或いは複合めっき層の析出を容易ならしめる。
この絶縁樹脂としては、本実施形態では、レーザー加工により非貫通孔を形成するため、熱硬化性のエポキシ樹脂やポリイミド樹脂を用いる。化学的な処理により非貫通孔を形成する場合には、感光性のエポキシ樹脂やポリイミド樹脂を使用することができる。次に、図3の工程(F)に示すように乾燥処理を行った後、レーザにより第1非貫通孔136aを形成する。そしてさらに、加熱処理してアルミニウム電極パッド32に至る非貫通孔136aを有する第1絶縁層136を形成する。なお、上述した第1絶縁層層36は、表層部が半導体チップ側に比較して軟質になるようにすることが好ましい。
図6は本発明の第2実施形態に係る半導体チップを示している。上述した第1実施形態では、リフローにより半田バンプ44と基板50のパッド52とを接続した。これに対して、第2実施形態の半導体チップでは、半導体チップと基板50との間に配設された接着剤248により接続を取る。
先ず、図7の工程(A)に示す半導体チップに対して、図7の工程(B)に示すように絶縁樹脂を塗布する。この絶縁樹脂としては、感光性のエポキシ樹脂やポリイミド樹脂を使用することができる。次に、図7の工程(C)に示すように乾燥処理を行った後、露光・現像を行い第1非貫通孔136aを形成する。加熱処理してアルミニウム電極パッド32に至る第1非貫通孔136aを有する第1絶縁層136を形成する。
32 アルミニウム電極パッド
34 パッシベーション膜
38 ニッケルめっき層
40 複合めっき層
44 半田バンプ
50 基板
52 パッド
136 第1絶縁層
136a 第1非貫通孔
142 ビア
143 導体回路
236 第2絶縁層
236a 第2非貫通孔
239 銅めっきポスト
Claims (6)
- 半導体チップの電極パッド側の表面に第1の絶縁層と第2の絶縁層とが形成され、
前記第1の絶縁層には、第1の非貫通孔が設けられ、該第1の非貫通孔には、前記電極パッドに接続されたビアが形成され、また、前記第1の絶縁層の表面には当該ビアに接続される導体回路が形成され、
前記第2の絶縁層には、前記導体回路へ至る第2の非貫通孔が設けられ、該第2の非貫通孔には、銅めっきが充填されていることを特徴とする半導体チップ。 - 前記電極パッドは、ジンケート処理されたアルミニウム電極パッドであり、該電極パッドの上に銅めっきからなる前記ビアが、ニッケルと銅の複合めっき層を介して形成されていることを特徴とする請求項1記載の半導体チップ。
- 以下の(1)〜(8)の工程を少なくとも含む銅めっきポストが形成されてなる半導体チップの製造方法、
(1)半導体チップのアルミニウム電極パッドの表面にジンケート処理を施した後、ニッケルと銅の複合めっき層を形成する工程、
(2)前記半導体チップの前記複合めっき層の表面に絶縁樹脂による第1の絶縁層を形成し、次いで前記複合めっき層に至る第1の非貫通孔を形成する工程、
(3)前記第1の非貫通孔に銅めっきでビアを形成すると共に、第1絶縁層の表面に当該ビアに接続された導体回路を形成する工程、
(4)前記半導体チップの無電解銅めっき層の表面に絶縁樹脂による第2絶縁層を形成し、次いで前記導体回路に至る第2の非貫通孔を形成する工程、
(5)前記半導体チップのアルミニウム電極パッド側の表面の全面に無電解銅めっき層を形成する工程、
(6)前記半導体チップの無電解銅めっき層の表面に絶縁樹脂によるめっきレジスト層を形成し、次いで前記第2の非貫通孔上の無電解銅めっき層に至る開口を形成する工程、
(7)電解めっきにより前記第2の非貫通孔内に銅を充填し、銅めっきポストを形成する工程、
(8)前記めっきレジスト層を除去し、次いでエッチング処理する工程。 - 以下の(1)〜(8)の工程を少なくとも含む銅めっきポストが形成されてなる半導体チップの製造方法、
(1)前記半導体チップのアルミニウム電極パッドの表面に絶縁樹脂による第1の絶縁層を形成し、次いで前記アルミニウム電極パッドに至る第1の非貫通孔を形成する工程、
(2)半導体チップのアルミニウム電極パッドの表面にジンケート処理を施した後、ニッケルと銅の複合めっき層を形成する工程、
(3)前記第1の非貫通孔に銅めっきでビアを形成すると共に、第1絶縁層の表面に当該ビアに接続された導体回路を形成する工程、
(4)前記半導体チップの無電解銅めっき層の表面に絶縁樹脂による第2絶縁層を形成し、次いで前記導体回路に至る第2の非貫通孔を形成する工程、
(5)前記半導体チップのアルミニウム電極パッド側の表面の全面に無電解銅めっき層を形成する工程、
(6)前記半導体チップの無電解銅めっき層の表面に絶縁樹脂によるめっきレジスト層を形成し、次いで前記第2の非貫通孔上の無電解銅めっき層に至る開口を形成する工程、
(7)電解めっきにより前記第2の非貫通孔内に銅を充填し、銅めっきポストを形成する工程、
(8)前記めっきレジスト層を除去し、次いでエッチング処理する工程。 - 前記ニッケルと銅の複合めっき層が、ニッケルが1〜60重量%、残部が主として銅の複合めっきであり、厚さが0.01〜5μmであることを特徴とする請求項3又は4に記載の半導体チップの製造方法。
- 前記銅めっきポストは、高さが5〜250μmで、直径が20〜300μmであることを特徴とする請求項3〜5のいずれか1に記載の半導体チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009231084A JP4818417B2 (ja) | 2009-10-05 | 2009-10-05 | 半導体チップ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009231084A JP4818417B2 (ja) | 2009-10-05 | 2009-10-05 | 半導体チップ及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000249575A Division JP2002064161A (ja) | 2000-08-21 | 2000-08-21 | 半導体チップ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010004078A true JP2010004078A (ja) | 2010-01-07 |
| JP4818417B2 JP4818417B2 (ja) | 2011-11-16 |
Family
ID=41585469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009231084A Expired - Fee Related JP4818417B2 (ja) | 2009-10-05 | 2009-10-05 | 半導体チップ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4818417B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11176870A (ja) * | 1997-12-16 | 1999-07-02 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2000174051A (ja) * | 1998-09-30 | 2000-06-23 | Ibiden Co Ltd | 半導体チップ及び半導体装置の製造方法 |
-
2009
- 2009-10-05 JP JP2009231084A patent/JP4818417B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11176870A (ja) * | 1997-12-16 | 1999-07-02 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2000174051A (ja) * | 1998-09-30 | 2000-06-23 | Ibiden Co Ltd | 半導体チップ及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4818417B2 (ja) | 2011-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5249173B2 (ja) | 半導体素子実装配線基板及びその製造方法 | |
| US9997441B2 (en) | Support member, wiring substrate, method for manufacturing wiring substrate, and method for manufacturing semiconductor package | |
| JP4073945B1 (ja) | 多層配線基板の製造方法 | |
| WO2000019517A1 (en) | Semiconductor chip and manufacture method thereof | |
| US8183469B2 (en) | Wiring board and method of manufacturing the same | |
| JP2010245280A (ja) | 配線基板の製造方法及び配線基板 | |
| JP6691451B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
| JP4416874B2 (ja) | 半導体チップの製造方法 | |
| JP2006302929A (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
| US20130277828A1 (en) | Methods and Apparatus for bump-on-trace Chip Packaging | |
| JP4416876B2 (ja) | 半導体チップ及び半導体チップの製造方法 | |
| US8062927B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
| JP5440650B2 (ja) | 基板の製造方法 | |
| JP4004196B2 (ja) | 半導体チップ | |
| CN102751267A (zh) | 用于堆叠的半导体封装构造及其制造方法 | |
| JP4416875B2 (ja) | 半導体チップ及び半導体装置の製造方法 | |
| JP2002064161A (ja) | 半導体チップ及びその製造方法 | |
| JP2002064162A (ja) | 半導体チップ | |
| JP4818417B2 (ja) | 半導体チップ及びその製造方法 | |
| JP4594777B2 (ja) | 積層型電子部品の製造方法 | |
| JP2009212160A (ja) | 配線基板およびその製造方法 | |
| JP3963620B2 (ja) | 半導体チップ及びその製造方法 | |
| JP5003741B2 (ja) | 半導体チップ | |
| JP6009844B2 (ja) | 中継基板及びその製造方法 | |
| JP2010124005A (ja) | 半導体チップモジュール及び半導体チップモジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4818417 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |