JP2010003422A - プラズマディスプレイパネル - Google Patents
プラズマディスプレイパネル Download PDFInfo
- Publication number
- JP2010003422A JP2010003422A JP2008158670A JP2008158670A JP2010003422A JP 2010003422 A JP2010003422 A JP 2010003422A JP 2008158670 A JP2008158670 A JP 2008158670A JP 2008158670 A JP2008158670 A JP 2008158670A JP 2010003422 A JP2010003422 A JP 2010003422A
- Authority
- JP
- Japan
- Prior art keywords
- region
- protective layer
- discharge
- plasma display
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Gas-Filled Discharge Tubes (AREA)
Abstract
【課題】電子放出特性の改善とアドレス放電時の電圧上昇の抑制との両立を可能とすることで、良好な画像表示が可能なPDPを実現することを目的とする。
【解決手段】前面板2と背面板10とが放電空間16を挟んで対向配置され、前記前面板2は、前記放電空間16に面する側に、走査電極4及び維持電極5からなる表示電極対6と誘電体層8と保護層9とが順次積層され、前記背面板10には、前記表示電極対6と前記放電空間16を隔てて交差するアドレス電極12が配され、前記交差する箇所に放電セルが形成されてなるPDP1であって、前記保護層9表面には、金属酸化物の結晶を含む微粒子9aが配置され、前記表示電極対6上の領域を第1領域とし、前記表示電極対6上以外の領域を第2領域とするとき、第1領域と第2領域に配置された前記微粒子の割合が、0.1以上0.7以下である。
【選択図】図1
【解決手段】前面板2と背面板10とが放電空間16を挟んで対向配置され、前記前面板2は、前記放電空間16に面する側に、走査電極4及び維持電極5からなる表示電極対6と誘電体層8と保護層9とが順次積層され、前記背面板10には、前記表示電極対6と前記放電空間16を隔てて交差するアドレス電極12が配され、前記交差する箇所に放電セルが形成されてなるPDP1であって、前記保護層9表面には、金属酸化物の結晶を含む微粒子9aが配置され、前記表示電極対6上の領域を第1領域とし、前記表示電極対6上以外の領域を第2領域とするとき、第1領域と第2領域に配置された前記微粒子の割合が、0.1以上0.7以下である。
【選択図】図1
Description
本発明は、プラズマディスプレイパネルに関し、放電遅延の抑制と電圧上昇の抑制を両立させる技術に関するものである。
近年、コンピュータやテレビジョン受像機等に用いられているディスプレイ装置において、大画面で薄型軽量化を実現することのできるプラズマディスプレイ装置が注目されている。
このプラズマディスプレイパネル(以下、「PDP」という。)は、DC(直流)型とAC(交流)型とがあり、信頼性、画質など様々な面でAC型が優れているため、現在のPDPの主流はAC型となっている。
PDPは、前面パネルと背面パネルとで放電空間を挟んだ構造となっている。
前面パネルには、ガラス基板の主面に、走査電極と維持電極との対による表示電極対と、この表示電極対を覆うように誘電体層と、さらにその誘電体層を覆うように保護層と、が形成されている。
一方、背面パネルには、ガラス基板の主面に、アドレス電極と、このアドレス電極を覆うように誘電体層と、この誘電体層上にアドレス電極を挟む位置関係に隔壁が、形成されている。そして、隔壁間には蛍光体層が塗布されている。
そして、以上のように作製された前面パネルと背面パネルとは、その電極形成面側を対向させて設置され、その周辺部をフリットガラス等で封着され、内部に、例えばNe−Xeの放電ガスを400Torr〜600Torrの圧力で封入することでPDPが形成される。
ここで、前記保護層は、例えば、MgO膜を真空中で電子ビーム(以下、EB)により蒸発させることで形成するEB真空蒸着法を用いて形成されている。さらに保護層上には、例えば、金属酸化物であるMgOの微粒子結晶を有機溶媒に分散したインクを面内均一に散布したのち、乾燥と焼成により有機溶媒を除去することで、微粒子結晶9aを散布配置した状態としている(例えば、特許文献1、2参照)。
国際公開第2004/049375号パンフレット
特開2008−16214号公報
近年、テレビは高精細化がすすんでおり、市場では低コスト・低消費電力・高輝度のフルHD(ハイ・ディフィニション(1920×1080画素):プログレッシブ表示)PDPが要求されている。
上記要求を満足するため、アドレス放電を発生させるための初期電子の放出特性(以下、電子放出特性)を改善した保護層を有するPDPが提案されている。例えば、MgOにSiやAlを添加した保護層などの試みが行われている。
このような保護層を有するPDPにおいて、保護層からの初期電子の放出数を増加させることで、画像のちらつきの原因となる放電遅延バラツキによるアドレス放電ミスを防ぐことが可能となる。しかしながら、この電子放出特性を改善した場合、これと同時にメモリー機能として使用しようとする際の電荷が時間と共に減少する減衰率が大きくなってしまうといった、相反する二つの特性を併せ持たなければならないという課題が知られていた。
この課題の解決として、保護層上に例えばMgOの微粒子結晶を散布する試みが行われている。この微粒子結晶は、電子放出特性を大幅に改善するため、保護層は、その特性として電子放出特性を改善する必要がなく、主として誘電体の保護と電荷を蓄積するメモリー機能を特性として有するだけでよい。つまり、上記の相反する二つの特性を微粒子結晶と保護膜に分離することで課題を解決している。
しかしながら、上述のように保護層表面に分散配置された微粒子結晶は、電子放出特性を向上させ、放電遅延バラツキを解消するが、同時に保護層の表面の一部を微粒子結晶が覆い隠す(以下、微粒子結晶が保護層表面を覆い隠す量を「被覆率」とする)ため、保護層のメモリー機能としての電荷蓄積量が低減してしまう。したがって、電子放出特性とメモリー機能を完全に分離できず、電子放出特性を改善するために微粒子結晶を分散配置するとアドレス放電時の電圧が上昇するといった課題があった。
本発明は、このような現状に鑑みなされたものであって、電子放出特性の改善とアドレス放電時の電圧上昇の抑制との両立を可能とすることで、良好な画像表示が可能なPDPを実現することを目的とする。
前記目的を達成するために本発明のプラズマディスプレイパネルは、前面板と背面板とが放電空間を挟んで対向配置され、前記前面板は、前記放電空間に面する側に、走査電極及び維持電極からなる表示電極対と誘電体層と保護層とが順次積層され、前記背面板には、前記表示電極対と前記放電空間を隔てて交差するアドレス電極が配され、前記交差する箇所に放電セルが形成されてなるプラズマディスプレイパネルであって、
前記保護層表面には、金属酸化物の結晶を含む微粒子が配置され、前記表示電極対上の領域を第1領域とし、前記表示電極対上以外の領域を第2領域とするとき、第1領域と第2領域に配置された前記微粒子の割合が、0.1以上0.7以下であることを特徴とするものである。
前記保護層表面には、金属酸化物の結晶を含む微粒子が配置され、前記表示電極対上の領域を第1領域とし、前記表示電極対上以外の領域を第2領域とするとき、第1領域と第2領域に配置された前記微粒子の割合が、0.1以上0.7以下であることを特徴とするものである。
本発明によれば、電子放出特性の改善とアドレス放電時の電圧上昇の抑制との両立が可能となり、もって良好な画像表示が可能なPDPを実現することができる。
以下、本発明の一本実施の形態によるPDPについて図を用いて説明するが、本発明の実施の態様はこれに限定されるものではない。
図1は、本発明の一実施の形態によるPDPの概略構造を示す断面斜視図である。PDP1は、前面ガラス基板3などよりなる前面パネル2と、背面ガラス基板11などよりなる背面パネル10とが対向して配置され、その外周部をガラスフリットなどからなる封着材によって気密封着して構成されている。封着されたPDP1内部の放電空間16には、ネオン(Ne)およびキセノン(Xe)などの放電ガスが400Torr〜600Torrの圧力で封入されている。
前面パネル2の前面ガラス基板3上には、走査電極4および維持電極5よりなる一対の帯状の表示電極6と遮光層7が互いに平行にそれぞれ複数列配置されている。前面ガラス基板3上には表示電極6と遮光層7とを覆うようにコンデンサとしての働きをする誘電体層8が形成され、さらにその表面に酸化マグネシウム(MgO)などからなる保護層9が形成されている。
保護層9は、MgOを主成分とし、EB蒸着機やプラズマガン蒸着機などを用いた成膜法、スパッタ法またはCVD法などに代表される薄膜プロセスで形成されるもので、PDP画像表示時の放電によって発生する高エネルギーのイオンから走査電極4、維持電極5及び誘電体層8を保護すると同時に、放電空間に2次電子を効率よく放出して放電開始電圧を低減する機能を有する。
そして、この保護層9上には、金属酸化物の結晶を含む微粒子として、例えばMgOの微粒子結晶9aが散布されている。
また、背面パネル10の背面ガラス基板11上には、前面パネル2の走査電極4および維持電極5と交差する方向に、複数の帯状のアドレス電極12が互いに平行に配置され、これを下地誘電体層13が被覆している。さらに、アドレス電極12間の下地誘電体層13上には放電空間16を区切る所定の高さの隔壁14が形成されている。隔壁14間の溝にアドレス電極12毎に、紫外線によって赤色、緑色および青色にそれぞれ発光する蛍光体層15が順次塗布して形成されている。走査電極4および維持電極5とアドレス電極12とが交差する位置に放電セルが形成され、表示電極6方向に並んだ赤色、緑色、青色の蛍光体層15を有する放電セルがカラー表示のための画素になる。
以上の構成において、微粒子結晶9aは、平均粒子径が0.9μm以上、2μm以下であって、単独で生成されたMgOを主成分とする微粒子である。このような微結晶粒子は、結晶性が高いMgOを含んでいる割合が保護層9よりも高く、保護層9よりも放電空間に2次電子をより効率よく放出して放電開始し易くする機能を有する。なお、ここでいう平均粒子径とは、体積累積平均径(D50)のことを意味している。すなわち、平均粒子径が0.9μm以下の場合、結晶性の高いMgOの割合が少なく、所望の2次電子の放出効率を得ることが出来ないため、放電開始をし易くする機能が損なわれる。また、平均粒子径が2μm以上の場合、前面パネル2と背面パネル10を張り合わせたときに背面パネル10に形成されている隔壁14を破壊する確率が上昇し、不灯など不良を発生させる確率が上昇する。したがって、前記、平均粒子径の範囲であれば安定的にパネル品質を確保することができ、好適である。
以下、上記微粒子結晶9aの配設に関して詳細に説明する。
(微粒子結晶9aの配設領域について)
図2は、PDP1の概略構造を、アドレス電極12と平行な面の断面で示す図である。本発明の一実施の形態によるPDP1においては、保護膜9上に配設した微粒子結晶9aの平均被覆率は5%以上12%以下であり、且つ走査電極4と維持電極5を覆う保護層9上の被覆率がその他の保護層9上の領域の被覆率に対し、0.1以上0.7以下の割合としていることを特徴としている。なお、本文中での被覆率とは、下地の保護層9が微粒子結晶9aによって覆われる面積の割合であり、最大発光波長550nmのハロゲン光源に対する直線透過率の減少率により評価する。
図2は、PDP1の概略構造を、アドレス電極12と平行な面の断面で示す図である。本発明の一実施の形態によるPDP1においては、保護膜9上に配設した微粒子結晶9aの平均被覆率は5%以上12%以下であり、且つ走査電極4と維持電極5を覆う保護層9上の被覆率がその他の保護層9上の領域の被覆率に対し、0.1以上0.7以下の割合としていることを特徴としている。なお、本文中での被覆率とは、下地の保護層9が微粒子結晶9aによって覆われる面積の割合であり、最大発光波長550nmのハロゲン光源に対する直線透過率の減少率により評価する。
(放電遅延ばらつきについて)
図3は、微粒子結晶9aによる平均被覆率と放電遅延バラツキ比率との関係を示す図である。ここで上記放電遅延バラツキ比率とは、アドレス電極12と走査電極4との間に電圧を印加してからアドレス放電が開始するまでの時間のバラツキ幅であり、放電遅延バラツキは、平均被覆率に応じて決まるため、放電セルの保護層9に全く微粒子結晶9aを配設していない場合の放電遅延バラツキを基準放電遅延バラツキとし、この基準放電遅延バラツキに対する上記放電遅延バラツキの割合を百分率表示したものである。
図3は、微粒子結晶9aによる平均被覆率と放電遅延バラツキ比率との関係を示す図である。ここで上記放電遅延バラツキ比率とは、アドレス電極12と走査電極4との間に電圧を印加してからアドレス放電が開始するまでの時間のバラツキ幅であり、放電遅延バラツキは、平均被覆率に応じて決まるため、放電セルの保護層9に全く微粒子結晶9aを配設していない場合の放電遅延バラツキを基準放電遅延バラツキとし、この基準放電遅延バラツキに対する上記放電遅延バラツキの割合を百分率表示したものである。
図3が示すように、被覆率が増加すると放電遅延バラツキは小さくなる。一般的に、初期電子の放出特性が高い場合、放電遅延バラツキは小さくなり書き込み時間内での放電ミス回数が低減される。したがって、書き込み不良が抑制されるため、高精細PDPにおいてちらつきなどの画質劣化が低減される。例えば平均被覆率が10%の場合、放電遅延バラツキは全く微粒子を配設していない場合に比べて約15%まで低減している。
一方、図4に、微粒子結晶による平均被覆率とアドレス放電電圧(以下、「Vscn_pd」と記す)の上昇率との関係を示す。ここで、Vscn_pd上昇率とは、微粒子結晶9aを全く配設していない場合のVscn_pdに対するVscn_pdの上昇量の比率を百分率表示したものである。
図3とは反対に、微粒子結晶9aによる被覆率が増加するとともにVscn_pd上昇率が大きくなる。これは、微粒子結晶9aの被覆率の増加に伴い、保護膜9の放電空間に露出する表面が少なくなるため、蓄積可能な電荷量(以下、「壁電荷量」と記す)が低減し、アドレス放電時に十分な壁電荷量を得ず、走査電極4とアドレス電極12の間に十分な電位差が形成されていないためである。
なお、Vscn_pdは低い方が、PDPのパネル設計上でも低電圧で駆動できるため、電源や各電気部品として、耐圧および容量の小さい部品を使用することが可能となる。現状の製品において、走査電圧を順次パネルに印加するためのMOSFETなどの半導体スイッチング素子には、耐圧150V程度の素子が使用されており、Vscn点灯電圧としては、温度による変動を考慮し、100V以下に抑えるのが望ましい。
以上、図3と図4の関係より、放電遅延バラツキを小さくするためには微粒子結晶9aによる被覆率を大きくすることが有効であるが、Vscn_pd上昇率を小さくするためには微粒子結晶被覆率を小さくする必要があり、両者の関係はトレードオフの関係にあることが判る。
そこで、本発明の一実施の形態によるPDP1においては、走査電極4の位置に対応する保護膜9上の微粒子結晶9aの被覆率を、他の領域の被覆率に比べて小さくしている。このような構成とすることで、走査電極4上の保護膜9表面に十分な壁電荷量を得ることが可能となり、アドレス放電時に必要な走査電極4とアドレス電極12間の電位差を十分得ることができる。
ここで図3の関係より、平均被覆率が5%以下の場合、放電遅延バラツキの低減効果が少なく、また、実際にPDPを量産するときの微粒子結晶9aの配設ばらつきを考慮すると、平均被覆率は5%以上とすることが望ましい。また、平均被覆率は、12%以上を超えても低減効果は横ばい気味であり、従って、平均被覆率としては、5%〜12%の間とすることが好適である。
また図4の関係より、少なくとも走査電極4の位置に対応する保護膜9上の微粒子結晶9aの被覆率を小さくすることが望ましく、上昇率を10%程度に抑制するという観点から、平均被覆率に対して、0.1〜0.7程度とすることが好適である。
(微粒子結晶9aの配設方法)
本発明の一実施の形態によるPDPにおける微粒子結晶9aの配設方法は、保護層9の成膜後、2つのアルコール系溶媒を混合した溶媒に、平均粒子径が0.9μmから2μmの酸化マグネシウム微粒子結晶を分散したインクをスリットコータ工法により液膜厚が10μmから20μmになるように塗布する工程と、真空乾燥により酸化マグネシウム微粒子結晶を保護膜9上に残存させて配設する工程と、により形成した。
本発明の一実施の形態によるPDPにおける微粒子結晶9aの配設方法は、保護層9の成膜後、2つのアルコール系溶媒を混合した溶媒に、平均粒子径が0.9μmから2μmの酸化マグネシウム微粒子結晶を分散したインクをスリットコータ工法により液膜厚が10μmから20μmになるように塗布する工程と、真空乾燥により酸化マグネシウム微粒子結晶を保護膜9上に残存させて配設する工程と、により形成した。
前記2つのアルコール系溶媒を混合した溶媒の25℃での粘度は、5mPa・s以上10mPa・s以下であり、前記混合溶媒を構成する溶媒Aと溶媒Bの蒸気圧差は、100Pa以上であるが、25℃での溶媒Aの蒸気圧は、量産で溶媒の自然気化による重量変化を少なく安定させるために500Pa以下とし、溶媒Bの蒸気圧は真空乾燥で残留させることなく乾燥させるために10Pa以上とする。
また、前記インクの酸化マグネシウム微粒子結晶の濃度については、前述の平均被覆率5%以上12%以下とするために、前記液膜厚10μmから20μmから重量濃度で0.4wt%から1.0wt%で分散されている。
前記塗布工程に用いたスリットコータ工法は、一般的にインクを圧送するポンプとインク圧を均一化するマニホールドと呼ばれる液溜りと液流れを均質化するスリットを有するダイとで構成されており、被処理基板表面とダイ先端のギャップ距離を100μmから150μmに保ちながらインクを圧送するポンプの印圧とダイの塗布速度を50mm/sで一定に可動させることで、均一な膜厚10μmから20μmの液膜を得るものである。被処理物の凹凸や塗布動作の機械精度から、ダイ先端と被処理物との衝突なく安定的に量産で動作させるためには100μm以上のギャップが望ましく、また塗布速度50mm/sで前記混合溶媒粘度範囲のインクを均一な液膜を得るためには150μm以下のギャップ距離が望ましい。また、前記混合溶媒粘度範囲のインクを用い液膜厚10μm以下の場合、ギャップ距離が100μm以下でなければ均一な液膜を得ることが出来ない。また、液膜厚20μm以上の場合、被処理物の搬送工程などのローラなどによる温度ムラの影響で液膜の均一性が損なわれるため前記液膜範囲10μm以上20μm以下が望ましい。
また、前記真空乾燥は、金属容器内に液膜を有する被処理物を設置し、ドライ真空ポンプにより前記容器内を真空排気することで、前記液膜中の有機溶媒を蒸発気化させ、インク中に分散させた酸化マグネシウム微粒子結晶を被処理基板上に残存させている。
続いて、前記混合溶媒について詳細を説明する。前記混合溶媒の粘度において5mPa・s以下の場合、塗布した液膜が所望の塗布エリアより広がり、前面パネル2と背面パネル11とを気密封着する封着材であるガラスフリットにかかるため、気密性が損なわれる。また10mPa・s以上の場合、前記液膜厚上限の20μmをスリットコータ工法で塗布するときに、均一な液膜を得るために必要なギャップ距離が100μm以下となり、前述の理由により安定的に量産で動作できないので、混合溶媒の粘度は5mPa・s以上10mPa・s以下が望ましい。
本発明の一実施の形態によるPDP1では、維持電極5や走査電極4を有する部分の誘電体層8および保護膜9が、図2に概略的に示すように、断面での観察で、電極4、5の厚みの影響で2μm程度凸状に盛り上がっているため、低粘度の揮発性液体のみで塗布した場合、前記保護膜9上に有する凹凸の影響により液膜表面の形状が重力によりレベリングされる際、液の表面張力が凸部に向かって発生し、液中に混合されている酸化マグネシウムの微粒子結晶9aが凸部に移動する。結果として、維持電極5や走査電極4の位置に対応する保護膜9上の微粒子結晶9aによる被覆率がそれ以外の領域での被覆率より大きくなってしまう。
しかしながら、前記混合溶媒に酸化マグネシウムの微粒子結晶を分散させたインクを電極による凹凸を有する保護膜9の表面に塗布した場合、前記同様の原理で液形状がレベリングされ、凸部に向かい表面張力が発生するが、混合している高粘度溶媒の粘性により分散させている微粒子結晶9aの移動を抑制する。さらに真空乾燥工程において、蒸気圧差が100Pa以上ある溶媒Aと溶媒Bのうち蒸気圧の高い溶媒Aから乾燥し溶媒Bの混合比率が上昇する。一般的に、蒸気圧の低い溶媒の方の粘度が高いため、溶媒Bの混合比率が上昇することで混合溶媒としての粘度が上昇し、微粒子結晶9aの移動を抑制する効果が高くなる。したがって、表面張力による微粒子結晶9aの移動を抑制する目的のためには、蒸気圧差を100Pa以上有し、真空乾燥工程で混合溶媒の粘度を変化させる方が望ましい。
そして、レベリング後の液膜は電極上の凸部に対して、電極の無い凹部の方が厚いため、表面張力による微粒子結晶9aの移動が無ければ、乾燥後に保護膜9上に残存する微粒子結晶9aの量は、電極上の凸部の方が電極の無い凹部より少なくなる。したがって、微粒子結晶の被覆率は、電極上の方が低くなる。
以上の製造方法においては、真空乾燥の速度を0.1Pa/sec以上20Pa/sec以下に制御することにより、電極上の凸部に存在する溶媒と共に微粒子結晶9aを電極の無い凹部の方へ移動させることが容易となる。
また、この時の到達真空度は、5Pa以上50Pa以下が望ましい。
前記方法によれば、低コストで酸化マグネシウムの微粒子結晶9aを保護層9表面の維持電極5や走査電極4の位置に対応する箇所を除いた領域に、且つ揮発性液体の揮発に伴い、凝集することなく一様な被覆率で、保護層9表面に分散配置することができる。
なお、高粘度のペーストを用いるスクリーン印刷工法によるパターニング塗布、あるいは、感光性ペーストを用い露光、現像によるパターン形成により微粒子結晶9aを配置した場合においても、上述したような微粒子結晶9aの配置を実現することができる。
すなわち本発明の一本実施の形態によるPDP1は、保護膜9上に蓄積した電荷を保持しなければならない部分の微粒子結晶の配置を少なくし、且つトータルの微粒子結晶の配置は維持することで初期電子放出性能を高め、放電遅延を抑制すると共にアドレス放電時に必要な印加電圧の上昇を抑制することができる。
つまり、放電遅延の抑制とアドレス放電時の印加電圧の上昇の抑制とを両立実施することが可能となる。
以上述べたように、従来においては、金属酸化物の結晶を含む微粒子を保護層表面に配設することにより、初期放電を促進させ放電遅延バラツキを大幅に改善することができるが、その反面、保護層表面の一部を前記微粒子が覆い隠すため、前記保護層に蓄積可能な電荷量が減少し、前記走査電極及び前記アドレス電極間に発生できる電位差が低下するので、アドレス放電時に印加する電圧が上昇するという課題があったところ、本発明によれば、前記表示電極対上の領域を第1領域とし、前記表示電極対上以外の領域を第2領域とするとき、第2領域に比べ第1領域の方に前記微粒子結晶を低密度で配置するので、前記保護層表面に蓄積可能な電荷量を増やせることとなり、アドレス放電時に印加する電圧の上昇を抑制できる。
具体的には、微粒子結晶を、アドレス放電の電圧印加時において印加前の電位差を大きく保つ必要のある第1領域において、前記保護層表面の第2領域に存在する前記微粒子に対する割合として、0.1以上0.7以下に配設することから、前記保護膜表面の電荷を蓄積可能な電荷量を十分確保できるものである。また、電子放出特性に関しては、前記第2領域に微粒子結晶を5%〜12%の被覆率で配設することで、放電の安定性が確保できる。
なお、以上の説明においては、金属酸化物の結晶を含む微粒子における金属酸化物としてMgOを例に挙げたが、特にこれに限るものではなく、BaO、CaO、SrOの中から選ばれる少なくとも一つであれば良い。
以上のように本発明は、大画面、高精細のPDPを提供する上で有用な発明である。
1 PDP
2 前面パネル
3 前面ガラス
4 走査電極
5 維持電極
6 表示電極
7 遮光層
8 誘電体層
9 保護層
9a 微粒子結晶
10 背面パネル
11 背面ガラス
12 アドレス電極
13 下地誘電体層
14 隔壁
15 蛍光体層
16 放電空間
2 前面パネル
3 前面ガラス
4 走査電極
5 維持電極
6 表示電極
7 遮光層
8 誘電体層
9 保護層
9a 微粒子結晶
10 背面パネル
11 背面ガラス
12 アドレス電極
13 下地誘電体層
14 隔壁
15 蛍光体層
16 放電空間
Claims (5)
- 前面板と背面板とが放電空間を挟んで対向配置され、前記前面板は、前記放電空間に面する側に、走査電極及び維持電極からなる表示電極対と誘電体層と保護層とが順次積層され、前記背面板には、前記表示電極対と前記放電空間を隔てて交差するアドレス電極が配され、前記交差する箇所に放電セルが形成されてなるプラズマディスプレイパネルであって、
前記保護層表面には、金属酸化物の結晶を含む微粒子が配置され、前記表示電極対上の領域を第1領域とし、前記表示電極対上以外の領域を第2領域とするとき、第1領域と第2領域に配置された前記微粒子の割合が、0.1以上0.7以下であることを特徴とするプラズマディスプレイパネル。 - 前記金属酸化物の結晶を含む微粒子は、保護層の上に2つ以上の溶媒を混合した溶媒に金属酸化物の結晶を含む微粒子を分散させたインクを塗布する工程と、真空乾燥させる工程とにより配置されたものであることを特徴とする請求項1に記載のプラズマディスプレイパネル。
- 前記真空乾燥させる工程において、到達真空度が、5Pa以上50Pa以下であることを特徴とする請求項2に記載のプラズマディスプレイパネル。
- 前記真空乾燥させる工程において、真空乾燥の速度が、0.1Pa/sec以上20Pa/sec以下であることを特徴とする請求項2または3に記載のプラズマディスプレイパネル。
- 前記塗布する工程が、スリットコータを用いて塗布するものであることを特徴とする請求項2に記載のプラズマディスプレイパネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008158670A JP2010003422A (ja) | 2008-06-18 | 2008-06-18 | プラズマディスプレイパネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008158670A JP2010003422A (ja) | 2008-06-18 | 2008-06-18 | プラズマディスプレイパネル |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010003422A true JP2010003422A (ja) | 2010-01-07 |
Family
ID=41585000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008158670A Pending JP2010003422A (ja) | 2008-06-18 | 2008-06-18 | プラズマディスプレイパネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010003422A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012124284A1 (ja) * | 2011-03-15 | 2012-09-20 | パナソニック株式会社 | プラズマディスプレイパネル |
-
2008
- 2008-06-18 JP JP2008158670A patent/JP2010003422A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012124284A1 (ja) * | 2011-03-15 | 2012-09-20 | パナソニック株式会社 | プラズマディスプレイパネル |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008016214A (ja) | プラズマディスプレイパネル及びその製造方法 | |
JP2003288847A (ja) | プラズマディスプレイ装置 | |
JP2005322507A (ja) | プラズマディスプレイパネル | |
JP2003331734A (ja) | プラズマディスプレイ装置 | |
JP2010003422A (ja) | プラズマディスプレイパネル | |
JP2009277519A (ja) | プラズマディスプレイパネル、その製造方法および保護層形成用のペースト | |
JP5124580B2 (ja) | プラズマディスプレイパネルの製造方法 | |
JP2010003423A (ja) | プラズマディスプレイパネルの製造方法 | |
US7271539B2 (en) | Plasma display panel | |
JP2011204535A (ja) | プラズマディスプレイパネル | |
JP5251355B2 (ja) | プラズマディスプレイパネルの製造方法 | |
JP2010015698A (ja) | プラズマディスプレイパネル | |
KR101150664B1 (ko) | 플라즈마 디스플레이 패널의 제조 방법 | |
JP2003217461A (ja) | プラズマディスプレイ装置 | |
JP2010140849A (ja) | プラズマディスプレイパネルおよびその製造方法 | |
JP2007103148A (ja) | プラズマディスプレイパネル | |
JP2007080679A (ja) | ガス放電表示パネル | |
JP2004335339A (ja) | プラズマディスプレイパネルおよびその製造方法 | |
JP2011187311A (ja) | 蛍光体層形成装置 | |
JP2011187310A (ja) | プラズマディスプレイパネルの製造方法および蛍光体層形成装置 | |
WO2012077306A1 (ja) | プラズマディスプレイパネル | |
JP2010238488A (ja) | プラズマディスプレイパネル | |
JP2011258405A (ja) | プラズマディスプレイパネルの製造方法 | |
JP2005174851A (ja) | プラズマディスプレイパネル | |
JP2013097948A (ja) | プラズマディスプレイパネルの製造方法 |