JP2009543477A - 順方向誤り訂正(fec)保護のためのシステム及び方法 - Google Patents
順方向誤り訂正(fec)保護のためのシステム及び方法 Download PDFInfo
- Publication number
- JP2009543477A JP2009543477A JP2009518613A JP2009518613A JP2009543477A JP 2009543477 A JP2009543477 A JP 2009543477A JP 2009518613 A JP2009518613 A JP 2009518613A JP 2009518613 A JP2009518613 A JP 2009518613A JP 2009543477 A JP2009543477 A JP 2009543477A
- Authority
- JP
- Japan
- Prior art keywords
- code
- data
- rate
- communication data
- encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0072—Error control for data other than payload data, e.g. control data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/007—Unequal error protection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0098—Unequal error protection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
通信システムは、通信データを符号化し、且つ通信データの異なる部分で符号レートのパンクチャリング及び繰り返し率のうちの少なくとも1つを変化させるエンコーダを有する送信機を含んでいる。結果として、通信データの異なる部分に可変の順方向誤り訂正が付与される。
Description
本発明は、通信機器及びシステムに関し、より具体的には、そのような機器及びシステムにて使用される順方向誤り訂正に関する。
誤り訂正・検出システムは、コンピュータサイエンス及び情報システムにおいて重要であり、特に、信号伝送中に生じるノイズ又はその他の信号障害によるエラーを検出するものであるため、通信システムに適用可能である。誤り訂正は誤り位置の特定を可能にし、誤りを訂正する。
遠隔通信において、順方向誤り訂正(forward error correction;FEC)は、伝送のための誤り制御を可能にし、受信機はデータの再送信を要求することなく一部の誤りを訂正することができるので標準的な誤り検出・訂正とは異なるものである。FECシステムで使用される符号の設計は、前もって訂正されることが可能な誤りの、最大の割合を決定する。結果として、異なる信号及び伝送の条件には、異なるFEC符号が適したものとなり得る。
例えばFEC等の数多くの誤り訂正・検出システムにおいては、所定のアルゴリズムを用いて送信情報に冗長性が付加される。冗長ビット群の各々は、元の情報ビット群の複雑な関数である。その結果、符号化された出力は元の情報を含んでいることもあるし、含んでいないこともある。例えば、エンコーダ出力における未変更の入力は系統だったものであり、そうでないものは系統だったものではない。
FECは、各入力データビットが多くの伝送シンボルに影響を及ぼすので、ノイズを平均化する誤りシステムと見なされ得る。ノイズによって一部のシンボルがその他のシンボルより一層と破損されるため、同一のユーザ入力データによって決められた、該その他の、あまり破損されていないシンボルから元のデータを抽出することが可能である。
ブロック符号化及び畳み込み符号化は、数多くの商用利用可能な通信システムにおいて使用される2つの主要なFECシステムである。ブロック符号は固定長のブロック又は所定の長さのビット若しくはシンボルを含むパケットを用いるが、畳み込み符号は任意の長さのビット及びシンボルのストリームに作用する。畳み込み符号は、通常、ビタビ(Viterbi)アルゴリズム又はビタビデコーダとしても知られる最尤系列推定アルゴリズムを用いて復号化される。
一部の用途においては、データパケット又は伝送の異なる部分には異なるレベルの保護を付与することが望ましい。例えば、パケットのヘッダは、該パケットに格納された残りのデータより重要であると考えられることがしばしばである重要なデータを格納している。場合により、パケット又は伝送のバランス上、格納されたデータ又はデジタル音声より高い信頼性でヘッダが受信され得ると望ましい。ヘッダは宛先データ、識別子、周期的な冗長性チェック、並びに保護にとって重要なその他のビット情報及びデータを含むことができる。ある従来技術は、ヘッダ、デジタル音声及びデータを別々に、符号化/復号化すること、及びインターリーブ/非インターリーブすることを提案している。これは、別々のデータピースの各FEC処理がフラッシュビットとより小さいインターリーバとを必要とするため有利でない。
Yasuda、Kashiki、及びHirata、「High-Rate Punctured Convolutional Codes for Soft Decision Viterbi Decoding」、IEEE Transactions on Communications、1984年3月、第1巻、com-32、第3号
以上に鑑み、本発明の1つの目的は、他のデータより重要と考えられるデータを格納するデータパケット又は伝送に対して、可変のFEC保護を付与することである。
本発明の他の1つの目的は、データパケットに格納されたヘッダに対して、残りのデジタル音声又はデータより大きい保護を与えることである。
通信システムは、通信データを符号化し、通信データの異なる部分で符号レートのパンクチャリング及び繰り返し率のうちの少なくとも1つを変化させる、例えば畳み込みエンコーダ等のエンコーダを含む。通信データの異なる部分に可変の順方向誤り訂正が付与される。
このエンコーダは、符号化の後に通信データを受信する変調器、及び典型的にインターリーバを含む無線送信機又はその他の送信機の一部とすることができる。送信のために通信信号が形成される。この通信信号は、該通信信号を復調する復調器、デインターリーバ、及び更なる処理のために通信データを復号化するデコーダ、を含む受信機にて受信される。
一態様において、送信機側の変調器は、通信データをマッピングアルゴリズムに基づいてシンボルにマッピングし、通信信号を形成するよう動作する。畳み込みエンコーダは、パケットヘッダに相当する通信データの符号レートのパンクチャリング及び繰り返し率のうちの少なくとも1つを変化させるよう動作し得る。畳み込みエンコーダは、パケットヘッダの一部をレート1/n符号で符号化し、それを繰り返すよう動作し得る。インターリーバは、本発明の非限定的な一態様においては一度のみ、符号化された通信データをインターリーブすることが可能である。すなわち、送信機側に1つの共通インターリーバのみが必要とされる。受信機側のデコーダは、好ましくは、ビタビデコーダとして形成される。
方法の態様も説明される。
エンコーダ装置は、通信データを畳み込み符号化する畳み込みエンコーダモジュールを含む。符号パンクチャリング/繰り返しモジュールが、通信データの異なる部分で符号レートのパンクチャリング及び繰り返し率のうちの少なくとも1つを変化させる。通信データの異なる部分に可変の順方向誤り訂正が付与される。符号パンクチャリング/繰り返しモジュールは、非限定的な一例において、パケットヘッダに相当するデータの符号レートのパンクチャリング及び繰り返し率のうちの少なくとも1つを変化させる。符号パンクチャリング/繰り返しモジュールは、パケットヘッダに相当するデータの一部をレート1/n符号で符号化し、それを繰り返すことができる。
そして、異なる部分はその全体でインターリーブされることが可能であり、それにより、送信の相異なる部分に可変レベルの順方向誤り訂正(FEC)保護が得られる。これは、より大きいインターリーブに基づく時間ダイバーシチにより、性能の改善をもたらし得る。
添付の図面を参照する以下の詳細な説明により、本発明のその他の目的、特徴及び効果が明らかになる。
以下、好適な実施形態を示す添付の図面を参照して、様々な実施形態をより十分に説明する。数多くの異なる形態が説明されるが、実施形態はここで説明される実施形態に限定されると解されるべきではない。これらの実施形態は、この開示が完全なものとなり、当業者に範囲を十分に伝えるよう提供されるものである。全体を通して、同様の参照符号は同様の要素を指し示す。
本発明の非限定的な一例に従って、例えば、データパケットの残りの部分に格納されたデジタル音声又はその他のデータに対するヘッダデータ等、他のデータより重要なデータを格納するデータパケットに可変FEC保護を付与することができる。一部の従来システムにおいて行われるようにデータの各部を異なるように取り扱うことに代えて、同一の畳み込みエンコーダ及びインターリーバを用いて、データの異なるピース群に用いられるパンクチャリング及び繰り返し率の少なくとも1つを変化させることが可能である。これは、全てのデータに対して一層大きいインターリーバを可能にするので、マルチパス/フェーディングチャネルに有利である。最終的に、フラッシュデータビットを一度だけ使用することも可能である。
パンクチャード畳み込み符号が、非特許文献1にて詳細に説明されている。なお、非特許文献1の全内容をここに援用する。
システム、機器及び関連方法は、データと同一パケットにヘッダ情報が埋め込まれるが、ヘッダ情報はデータより重要であるネットワーキング用途に使用され得る。例えば、デジタル音声用途において、デジタル音声は約10−2のビット誤り率(bit error rate;BER)を有し得る。ヘッダが単一の誤ったビットを有する場合、このパケットは廃棄され、非効率的である。本発明の非限定的な例によれば、システム、機器及び方法は、同一の畳み込みエンコーダ及びインターリーバを用いて、デジタル音声に対してレート4/5符号、ヘッダに対してレート1/2又は1/4を可能にし、非限定的な例として、時間にわたる全データの拡散を向上させる。当業者が目標とするところに応じて、異なる1/n又はその他の符号レートが異なる目的のために用いられ得る。これはまた、共通のフラッシュビットを可能にし、送信機における同一のエンコーダ及び受信機における同一のデコーダを可能にする。
次に、図1を参照して、本発明とともに使用され得る通信システムの一例を説明する。
このようなシステム及び方法とともに使用され得る無線機の一例は、ハリス社により製造・販売されているFalcon(登録商標)III無線機である。理解されるように、比較的標準的なプロセッサ及びハードウェア部品を用いて実装されることが可能なソフトウェア無線機を含む別の無線機も使用され得る。
理解を高めるため、図1に示した非限定的な一例に関連して、本発明の恩恵を受ける通信システムの一例を簡単に説明する。この通信システム50のハイレベルブロック図は、基地局部分52、及び本発明とともに使用されるように変更され得る無線メッセージ端末を含んでいる。基地局部分52は、VHFネット64又はHFネット66への無線リンク上で音声又はデータの通信及び送信を行うVHF無線機60及びHF無線機62を含んでいる。VHFネット64、HFネット66は、それぞれ、多数のVHF無線機68、HF無線機70と、無線機68、70に接続されたパーソナルコンピュータワークステーション72とを含んでいる。アドホック通信ネットワーク73が、図示した様々な構成要素とともに使用される。故に、理解されるべきことには、HF又はVHFのネットワークは、インフラレスでアドホック通信ネットワークとして作用するHF及びVHFのネット部分を含んでいる。図示していないが、UHFの無線機及びUHFネット部分も含まれ得る。
HF無線機は、非限定的な例として、復調回路62a及び適切な畳み込みエンコーダ回路62b、ブロックインターリーバ62c、データランダム化回路62d、データ・フレーミング回路62e、変調回路62f、整合フィルタ回路62g、適切なクランプ装置を有するブロック又はシンボルの等化回路62h、デインターリーバ・デコーダ回路62i、モデム62j、及び電力適応回路62kを含み得る。ボコーダ(音声コーダ)回路62lは、上述の様々な回路の組み合わせ又は別個の回路とし得る復号化及び符号化の機能と変換ユニットとを組み込むことが可能である。これら及びその他の回路は、本発明に必要な機能及び当業者によって提案される他の機能を果たすように動作する。全てのVHF移動無線機や送信局及び受信局を含む他の例示した無線機も、同様の機能回路を有し得る。
基地局部分52は、PABX82に接続された公衆交換電話網(public switched telephone network;PSTN)80への地上通信接続を含んでいる。PABX82には、例えば衛星地上局などの人工衛星インタフェース84が接続されている。PABX82はまた、プロセッサにより形成された無線ゲートウェイ86a、86bに接続されている。これらの無線ゲートウェイ86a、86bは、それぞれ、VHF無線機60、HF無線機62に相互接続されている。上記プロセッサは、ローカルエリアネットワークを介してPABX82及びEメールクライアント90に接続されている。無線機は適切な信号発生器及び変調器を含んでいる。
イーサネット(登録商標)(Ethernet(登録商標))/TCP−IPローカルエリアネットワークは、“無線”メールサーバとして動作し得る。Eメールメッセージは、第2世代プロトコル/波形としてSTANAG−5066を用いて、当然ながら好ましくは第3世代相互運用規格:STANAG−4538を用いて、無線リンク及びローカル無線ネットワーク上で伝送され得る。なお、STANAG−5066及びSTANAG−4538の全内容をここに援用する。相互運用規格のFED−STD−1052も従来の無線装置で使用され得る。FED−STD−1052の全内容をここに援用する。本発明にて使用され得る装置の例は、ハリス社により製造される様々な無線ゲートウェイ及び無線機を含む。この装置は、非限定的な例として、RF5800、5022、7210、5710、5285、並びにPRC117及び138シリーズの装置を含み得る。
これらのシステムは、RF−5710A高周波数(HF)モデムを用いて、また、最大9,600bpsのレートで長距離HF無線回路の伝送を提供するSTANAG4539として知られるNATO規格で動作可能である。なお、STANAG4539の全内容をここに援用する。モデム技術に加えて、これらのシステムは、例えばSTANAG4538又はSTANAG5066等のストレスのある戦術的なチャネル用に設計されてこれに適した一連のデータリンクプロトコルを使用する無線Eメールプロダクトを使用することができる。なお、STANAG4538及びSTANAG5066の全内容をここに援用する。ISBモードに設定された無線機及び固定データレートに設定されたHFモデムを用いて、19,200bpsほどの高さの固定の非適応的データレートを使用することも可能である。符号組み合わせ技術及び自動再送要求(Automatic Repeat Request;ARQ)を使用することも可能である。
図2は、本発明の非限定的な例に従って使用されることが可能な通信システムを示している。送信機91は、順方向誤り訂正エンコーダ92aを含む基本機能の回路部又はモジュールを含んでいる。順方向誤り訂正エンコーダ92aはパンクチャリングモジュールを含んでいる。パンクチャリングモジュールは、このエンコーダに一体化されてもよいし、別個のモジュールとされてもよい。デコーダ92a及びそのパンクチャリングモジュールは、後述のように反復機能を含んでいる。符号化されたデータは、例えばブロックインターリーバといったインターリーバ92bにてインターリーブされ、そして多くの場合には、変調器92cにて変調される。この変調器は、或る特定のマッピングアルゴリズムに基づいて通信データを様々なシンボルにマッピングし、通信信号を形成することができる。例えば、最小シフトキーイング(Minimum Shift Keying;MSK)シンボル又はガウシアン最小シフトキーイング(GMSK)シンボルが形成され得る。本発明の非限定的な例に従って、その他の種類の変調が用いられてもよい。一体化モジュール又は別個のモジュールとして形成され得るアップコンバータ及びフィルタ92dにて、アップコンバージョン及びフィルタリングが行われる。通信信号は例えば無線で受信機93に伝送される。
受信機93において、一体化モジュール又は別個のモジュールとされ得るダウンコンバータ及びフィルタ94aにて、ダウンコンバージョン及びフィルタリングが行われる。信号は、復調器94bにて復調され、デインターリーバ94cにてインターリーブを解除される。インターリーブを解除されたデータ(すなわち、ビット軟判定)は、デコーダ94dにて、復号化・デパンクチャされ(パンクチャードデータの場合)、結合され(反復された符号の場合)、渡される(標準コードの場合)。デコーダ94dは別個の、あるいは一体化されたデパンクチャリングモジュールを含み得る。このシステム、機器及び方法は、様々なモジュール及び様々な機能を用いることができる。これらの構成要素は、典型的に、1つの送受信機内に収容され得る。
理解されるべきことには、本発明の非限定的な一態様において、符号化中の順方向誤り訂正(FEC)のための業界標準符号として、レート1/2、K=7の畳み込み符号が用いられ得る。続いて、理解を高めるため、基本要素をより詳細に説明する。畳み込み符号は誤り訂正符号であり、通常、非限定的な一例において、3つのパラメータ(n、k、m)を有する。ただし、nは出力ビット数に等しく、kは入力ビット数に等しく、mはメモリレジスタの数に等しい。この定義を用いて、量k/nは符号レートと呼ぶことができ、符号の効率性の指標である。非限定的な例において、k及びnのパラメータは1から8までの範囲、mは2から10までの範囲とすることが可能であり、符号レートは1/8から7/8までの範囲となり得る。場合により、畳み込み符号チップはパラメータ(n、k、L)によって特定される。ただし、Lは、L=k(m−1)のように、符号の制約長に等しい。故に、制約長は、n個の出力ビットの生成に影響を及ぼすエンコーダメモリ内のビットの数を表すことができる。場合により、使用される定義に応じて、文字は換えられることもある。
符号化されたデータの変形は、情報シンボル及び符号の制約長の関数である。単一ビット入力符号により、異なる符号レートを与えるパンクチャード符号を作り出すことが可能である。例えば、レート1/2符号が用いられるとき、エンコーダの出力ビットの部分集合の送信により、レート1/2符号をレート2/3符号に変換することができる。故に、1つのハードウェア回路又はモジュールによって、異なるレートの符号を作り出すことが可能である。パンクチャード符号は、例えば雨やその他のチャネル障害条件などのチャネル状態に応じて、ソフトウェア又はハードウェアによってレートを動的に変化させることを可能にする。
畳み込み符号用のエンコーダは、典型的に、符号化のためにルックアップテーブルを使用する。ルックアップテーブルは、通常、入力ビットとともに、多数の(エンコーダの状態として知られる)以前の入力ビットを含んでおり、テーブルの値はエンコーダの1つ又は複数の出力ビットである。エンコーダの機能は状態図、ツリー図、又はトレリス線図として観ることが可能である。
畳み込み符号用の復号化システムは、1)逐次復号、又は2)ビタビ復号とも呼ばれる最尤復号を用いることができる。一般的に、最尤復号の方が望ましい。逐次復号はトレリスを通る順方向及び逆方向の双方の動きを可能にする。最尤復号としてのビタビ復号は、所与の長さの受信シーケンスを調べ、各経路のメトリックを計算し、該メトリックに基づいて決定を行う。
パンクチャリング畳み込み符号は、一部のシステムで慣用されているものであり、本発明の非限定的な例に従って用いられる。理解されるべきことには、一部の例において、パンクチャード畳み込み符号は、低レートエンコーダの出力からの特定の符号ビットの周期的な除去によって得られる、より高いレートの符号である。パンクチャード畳み込み符号の性能は元の符号と比較して低下し得るが、一般的に符号化レートは高くなる。
本発明の非限定的な例として用いられ得る基本要素の一部は、バイナリ入力ベクトルのシーケンスを符号化してバイナリ出力ベクトルのシーケンスを作り出す、トレリス構造を用いて定められることが可能な畳み込みエンコーダを組み込んだ送信機を含む。例えばブロックインターリーバであるインターリーバは、出力ベクトルのビット群の順序を変えることが可能である。インターリーブされたデータはまた、(送信シンボルへのマッピングによって)送信機にて変調されて送信され得る。受信機において、この信号は復調器によって復調される。
ブロックデインターリーバは、インターリーブされていたビット群を復元する。ビタビデコーダがインターリーブを解除されたビット軟決定を復号し、バイナリ出力データが生成される。
しばしば、上述の無線送受信機の部分として畳み込みエンコーダ及びビタビデコーダを含んだビタビ順方向誤り訂正モジュール又はコアが用いられる。例えば、畳み込み符号の制約長が7である場合、エンコーダ及びビタビデコーダは、業界標準のパンクチャリングアルゴリズムを用いて、1/2、2/3、3/4、4/5、5/6、6/7、7/8の選択可能な符号レートに対応し得る。
異なる設計及びブロックシステムのパラメータは、畳み込み符号が計算される多数の入力ビットとして制約長を、畳み込みエンコーダの入力ビットの出力ビットに対する比として畳み込み符号レートを含み得る。パンクチャリングレートは、例えばレート1/2符号から得られるパンクチャリング処理を用いる畳み込みエンコーダの入力ビットの出力ビットに対する比を含み得る。
ビタビデコーダのパラメータは、畳み込みエンコーダの入力ビットの出力ビットに対する比として畳み込み符号レートを含み得る。パンクチャレートは、レート1/2マザー符号から得ることができるパンクチャリング処理を用いる畳み込みエンコーダの入力ビットの出力ビットに対する比としてもよい。入力ビットはデコーダの処理ビットの数とし得る。ビタビ入力の幅は、ビタビデコーダへの入力データ(すなわち、軟決定)の幅とし得る。メトリックレジスタ長は、メトリックを格納するレジスタの幅とし得る。トレースバックの深さは、最も有望な復号化後のビット値を計算するためにビタビデコーダによって必要とされる経路長とし得る。復号化処理のための経路メトリック情報を格納するメモリのサイズは、メモリサイズとし得る。一部の例において、ビタビデコーダは、デパンクチャ機能ブロック又はモジュールとビタビ機能ブロック又はモジュールとの間に、先入れ/先出し(FIFO)バッファを含み得る。ビタビ出力の幅は、ビタビデコーダへの入力データの幅とし得る。
エンコーダは、上述のように、パンクチャリングブロック回路又はモジュールを含み得る。通常、畳み込みエンコーダは制約長7を有していてもよく、例えば6個など、多数の要素を有するシフトレジスタの形態をとる。クロックサイクルごとに1つのビットを入力することが可能である。故に、出力ビットは、標準的なジェネレータコードを用いてシフトレジスタ要素群の組み合わせによって定められ、符号化された出力シーケンスを形成するよう連結され得る。入力には、シリアル又はパラレルバイトデータインタフェースが存在してもよい。出力の幅は、用途のパンクチャード符号レートに応じてプログラム可能にされてもよい。
非限定的な例におけるビタビデコーダは、入力データストリームを複数のブロックに分割して、最も有望なデータシーケンスを推定してもよい。復号化されたデータシーケンスの各々はバーストにて出力され得る。非限定的な一例において、入力及び計算は連続的であり、データの2つのビットごとに4クロックサイクルを必要としてもよい。入力のFIFOはデパンクチャ入力データレートに依存し得る。
理解されるべきことには、本発明は畳み込み符号及び同様のFECに限定されず、ノイズの多いチャネル上での最大情報転送レートの理論限界としてのシャノン限界に迫る高性能の誤り訂正符号又は低密度のパリティチェック符号としてターボ符号も用いられ得る。故に、利用可能な帯域幅を、伝送パワーを増大させずに高めることが可能である。デコーダのフロントエンドは、信号から2進数を作り出す代わりに、各ビットの尤度指標を生成するように設計されてもよい。
次に、図3を参照するに、本発明の非限定的な例に従った可変順方向誤り訂正(FEC)に使用されるシステム、機器及び方法の流れの一例を表すハイレベルフローチャートが示されている。データビット群が送信される(ブロック100)。エンコーダが初期化される(ブロック101)。第1ビット群が符号化され、この処理が繰り返される(ブロック102)。次のビット群が符号化されるが、繰り返されない(ブロック103)。後続ビット群が符号化され、データがパンクチャされる(ブロック104)。フラッシュビット群が挿入される(ブロック105)。データがインターリーブされる(ブロック106)。受信機がビット群を受信する(ブロック107)。インターリーブが解除され(ブロック108)、デコーダが初期化される(ブロック109)。ビット軟決定が加算される(ブロック110)。第1レートブロックに関し、ビット軟決定が渡される(ブロック111)。第2レートブロックに関し、ビット軟決定が渡される(ブロック112)。復号化が行われる(ブロック113)。
次に、図4を参照するに、符号レート及びビット数の更なる詳細を示す、本発明の非限定的な例に従った可変順方向誤り訂正(FEC)に使用されるシステム、機器及び方法の流れの一例を表す一層詳細なフローチャートが示されている。この例においては、明瞭さのため、参照符号は200から開始する。
データストリームが送信される(ブロック200)。データストリームは、この非限定的な例においては、レート1/4符号で送られる64ビット、レート1/2符号で送られる128ビット、レート3/4符号で送られる3,900ビット、及びフラッシュビットとして1/2符号のレートで送られる6ビットを含む。送信される総ブロックサイズは、(64×4)+(128×2)+(3,900×4/3)+(6×2)=5,724ビットである。エンコーダは、業界標準符号として、レート1/2、K=7の畳み込み符号を用いてもよい。
エンコーダ状態が“0”の値に初期化され得る(ブロック201)。第1の64ビット(例えば、ヘッダに対応)がレート1/2符号を用いて符号化される。エンコーダ出力が二度繰り返され、256個の符号化されたビットが作り出され、送信データアレイ(tx_data_array)に書き込まれる(ブロック202)。次の128ビットが符号化される。この符号化データは二度繰り返されず、エンコーダの出力が送信データアレイ(tx_data_array)に書き込まれる(ブロック203)。次の3,900ビットがレート1/2符号を用いて符号化され、レート1/2符号に代えてレート3/4符号となるようにデータがパンクチャされ、パンクチャされたデータが送信データアレイ(tx_data_array)に書き込まれる(ブロック204)。値“0”の6個のフラッシュビットが挿入され、エンコーダ状態がゼロにされる。エンコーダの出力が送信データアレイ(tx_data_array)に書き込まれる(ブロック205)。全ての送信データがtx_data_arrayに入ると、完全なデータブロックがインターリーブされ、送信される(ブロック206)。
受信機がビット群を受信し(ブロック207)、インターリーブを解除する(ブロック208)。デコーダが状態0に初期化される(ブロック209)。レート1/4ブロックでは、繰り返しビットのビット軟決定が適切に加算され、デコーダに渡される(ブロック210)。レート1/2ブロックでは、ビット軟決定がデコーダに渡される(ブロック211)。レート3/4ブロックでは、送信に先立ってパンクチャされ、消去されたビットに対して、“0”値のビット軟決定がデコーダに渡される(ブロック212)。データが復号化されるとき、最初の有効な64ビットはレート1/4で符号化されたビットとなる。次の128ビットはレート1/2で符号化されたビットとなり、次の3,900個の符号化ビットはレート3/4ビットとなる(ブロック213)。これらのレート、データ、及び繰り返しは、当然ながら、当業者が目標とするところに応じて、如何なるパケットに関しても変更され得る。
性能を向上させるため、符号レートが変更可能なブロック群の間に遷移領域を付加することが可能である。これは必要に応じてであり、必ずしも、例えばレート1/4及び1/2の符号化ビットといった低レートの符号化ビットを更に保護しなくてもよい。復号化は、1コール当たり1ビットのデコーダ出力でストリーミング風に行われ得る。単に、軟決定がビタビデコーダに渡されるときにビタビデコーダのトレリス構造を更新することも可能である。そして、最終的に、データビットが引き出される。
上述のシステム、機器及び方法の利点には、可変順方向誤り訂正(FEC)システムをもたらす単一の、より大きいインターリーバに、様々な符号レートが組み合わせられ得ることが含まれる。ブロック105にて説明したように一組のフラッシュビットが必要とされるだけである。様々な符号化ブロックを復号化するのに必要なものは単一のデコーダのみであり、符号レートが変化されるとき、デコーダ機能をリセットすることは不要である。この手法は、マルチパス/フェーディングチャネルの繰り返し等化及び復号化に役立つ。例えば、繰り返し等化及び復号化において、受信されたデータの二度目の通過で等化器を支援するよう、可変FECスキームが復号化され、データが再符号化されて使用される。この処理は数回繰り返され(反復され)得る。
Claims (10)
- 通信データを符号化し、前記通信データの異なる部分に可変の順方向誤り訂正が付与されるよう、前記通信データの異なる部分で符号レートのパンクチャリング及び繰り返し率のうちの1つを変化させるエンコーダ;及び
符号化の後に前記通信データの全て又は一部をインターリーブするインターリーバ;
を有する通信システム。 - 前記エンコーダは、畳み込み符号、ターボ符号、又はパンクチャされることが可能なその他の順方向誤り訂正符号、を含む順方向誤り訂正符号を用いて通信データを符号化するよう動作する、請求項1に記載の通信システム。
- 前記エンコーダは、少なくとも、パケットヘッダに相当する通信データの符号レートのパンクチャリング及び繰り返し率のうちの1つを変化させるよう動作する、請求項1に記載の通信システム。
- 前記エンコーダは、前記パケットヘッダの一部をレート1/n符号で符号化し、それを繰り返すよう動作する、請求項3に記載の通信システム。
- 前記エンコーダは、異なるレートで符号化された通信データにフラッシュビットを挿入するよう動作する、請求項1に記載の通信システム。
- エンコーダを用いて通信データを符号化する段階;及び
前記通信データの異なる部分に可変の順方向誤り訂正が付与されるよう、前記通信データの異なる部分で少なくとも符号レートのパンクチャリング及び繰り返し率のうちの1つを変化させる段階;
を有するデータ通信方法。 - 畳み込み符号、ターボ符号、又はパンクチャされることが可能なその他の順方向誤り訂正符号、を含む順方向誤り訂正符号を用いて通信データを符号化する段階、を更に有する請求項6に記載の方法。
- パケットヘッダに相当する通信データの符号レートのパンクチャリング及び繰り返し率のうちの少なくとも1つを変化させる段階、を更に有する請求項6に記載の方法。
- 前記パケットヘッダに相当する通信データの一部をレート1/n符号で符号化し、それを繰り返す段階、を更に有する請求項8に記載の方法。
- 異なるレートで符号化された全ての通信データにフラッシュビットを挿入する段階、を更に有する請求項6に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/428,689 US7627803B2 (en) | 2006-07-05 | 2006-07-05 | System and method for variable forward error correction (FEC) protection |
PCT/US2007/072742 WO2008005981A1 (en) | 2006-07-05 | 2007-07-03 | System and method for variable forward error correction (fec) protection |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009543477A true JP2009543477A (ja) | 2009-12-03 |
Family
ID=38624408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009518613A Withdrawn JP2009543477A (ja) | 2006-07-05 | 2007-07-03 | 順方向誤り訂正(fec)保護のためのシステム及び方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7627803B2 (ja) |
EP (1) | EP2044714B1 (ja) |
JP (1) | JP2009543477A (ja) |
KR (1) | KR20090029283A (ja) |
CN (1) | CN101485132A (ja) |
CA (1) | CA2656498A1 (ja) |
IL (1) | IL196199A (ja) |
WO (1) | WO2008005981A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014061925A1 (ko) * | 2012-09-28 | 2014-04-24 | (주)휴맥스 | 교차 계층 최적화를 사용한 fec 패리티 데이터의 적응적 전송 방법 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7869343B1 (en) * | 2006-06-05 | 2011-01-11 | Altera Corporation | Field programmable gate array architectures and methods for supporting forward error correction |
US8352843B2 (en) * | 2007-03-16 | 2013-01-08 | Qualcomm Incorporated | Method and apparatus for coding a communication signal |
US8327245B2 (en) * | 2007-11-21 | 2012-12-04 | Micron Technology, Inc. | Memory controller supporting rate-compatible punctured codes |
US8195118B2 (en) | 2008-07-15 | 2012-06-05 | Linear Signal, Inc. | Apparatus, system, and method for integrated phase shifting and amplitude control of phased array signals |
US20100138724A1 (en) * | 2008-12-01 | 2010-06-03 | Dsp Group Ltd. | Adaptive error protection for wireless communications |
US8209584B2 (en) | 2009-03-18 | 2012-06-26 | Lg Electronics Inc. | Transmitting/receiving system and method of processing broadcasting signal in transmitting/receiving system |
US8872719B2 (en) | 2009-11-09 | 2014-10-28 | Linear Signal, Inc. | Apparatus, system, and method for integrated modular phased array tile configuration |
US8386895B2 (en) | 2010-05-19 | 2013-02-26 | Micron Technology, Inc. | Enhanced multilevel memory |
CA2818126C (en) | 2010-12-03 | 2018-06-19 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting and receiving data in communication system |
US9021337B1 (en) | 2012-05-22 | 2015-04-28 | Pmc-Sierra, Inc. | Systems and methods for adaptively selecting among different error correction coding schemes in a flash drive |
US8788910B1 (en) | 2012-05-22 | 2014-07-22 | Pmc-Sierra, Inc. | Systems and methods for low latency, high reliability error correction in a flash drive |
US9021336B1 (en) | 2012-05-22 | 2015-04-28 | Pmc-Sierra, Inc. | Systems and methods for redundantly storing error correction codes in a flash drive with secondary parity information spread out across each page of a group of pages |
US8793556B1 (en) | 2012-05-22 | 2014-07-29 | Pmc-Sierra, Inc. | Systems and methods for reclaiming flash blocks of a flash drive |
US8996957B1 (en) | 2012-05-22 | 2015-03-31 | Pmc-Sierra, Inc. | Systems and methods for initializing regions of a flash drive having diverse error correction coding (ECC) schemes |
US9176812B1 (en) | 2012-05-22 | 2015-11-03 | Pmc-Sierra, Inc. | Systems and methods for storing data in page stripes of a flash drive |
US9021333B1 (en) | 2012-05-22 | 2015-04-28 | Pmc-Sierra, Inc. | Systems and methods for recovering data from failed portions of a flash drive |
US9047214B1 (en) | 2012-05-22 | 2015-06-02 | Pmc-Sierra, Inc. | System and method for tolerating a failed page in a flash device |
US8972824B1 (en) | 2012-05-22 | 2015-03-03 | Pmc-Sierra, Inc. | Systems and methods for transparently varying error correction code strength in a flash drive |
US9183085B1 (en) | 2012-05-22 | 2015-11-10 | Pmc-Sierra, Inc. | Systems and methods for adaptively selecting from among a plurality of error correction coding schemes in a flash drive for robustness and low latency |
US8964615B2 (en) * | 2012-09-06 | 2015-02-24 | Qualcomm Incorporated | Methods and devices for facilitating early header decoding in communications devices |
US9577673B2 (en) | 2012-11-08 | 2017-02-21 | Micron Technology, Inc. | Error correction methods and apparatuses using first and second decoders |
US9413494B2 (en) | 2013-01-17 | 2016-08-09 | Qualcomm Incorporated | FEC-based reliable transport control protocols for multipath streaming |
US9053012B1 (en) | 2013-03-15 | 2015-06-09 | Pmc-Sierra, Inc. | Systems and methods for storing data for solid-state memory |
US9208018B1 (en) | 2013-03-15 | 2015-12-08 | Pmc-Sierra, Inc. | Systems and methods for reclaiming memory for solid-state memory |
US9026867B1 (en) | 2013-03-15 | 2015-05-05 | Pmc-Sierra, Inc. | Systems and methods for adapting to changing characteristics of multi-level cells in solid-state memory |
US9009565B1 (en) | 2013-03-15 | 2015-04-14 | Pmc-Sierra, Inc. | Systems and methods for mapping for solid-state memory |
US9081701B1 (en) | 2013-03-15 | 2015-07-14 | Pmc-Sierra, Inc. | Systems and methods for decoding data for solid-state memory |
WO2014157857A1 (en) * | 2013-03-25 | 2014-10-02 | Samsung Electronics Co., Ltd. | Data communication method and apparatus using forward error correction |
FR3122302A1 (fr) * | 2021-04-27 | 2022-10-28 | Orange | Procédé d’émission de données avec poinçonnage variable entre symboles de constellation selon leur localisation |
FR3122303A1 (fr) * | 2021-04-27 | 2022-10-28 | Orange | Procédé d’émission de données avec poinçonnage variable au sein d’un symbole de constellation |
FR3122304A1 (fr) * | 2021-04-27 | 2022-10-28 | Orange | Emetteur de données avec poinçonneur variable |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57155857A (en) * | 1981-03-23 | 1982-09-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | Maximum likelihood method and apparatus for error |
US5668820A (en) * | 1995-01-23 | 1997-09-16 | Ericsson Inc. | Digital communication system having a punctured convolutional coding system and method |
US5907563A (en) | 1996-03-07 | 1999-05-25 | Kokusai Denshin Denwa Co. Ltd. | Error control method and apparatus for wireless data communication |
CN100466483C (zh) * | 1998-06-05 | 2009-03-04 | 三星电子株式会社 | 用于速率匹配的发送机和方法 |
GB9814960D0 (en) * | 1998-07-10 | 1998-09-09 | Koninkl Philips Electronics Nv | Coding device and communication system using the same |
US20020071407A1 (en) * | 2000-07-08 | 2002-06-13 | Samsung Electronics Co., Ltd. | HARQ method in a CDMA mobile communication system |
DE10129777A1 (de) * | 2001-06-20 | 2003-01-02 | Siemens Ag | Verfahren und Vorrichtung zur Datenübertragung gemäß einem ARQ-Verfahren |
US6781446B2 (en) * | 2001-10-19 | 2004-08-24 | Harris Corporation | Method and apparatus for the detection and classification of signals utilizing known repeated training sequences |
US7016650B2 (en) * | 2003-02-13 | 2006-03-21 | Harris Corporation | Multi-path adaptive receiver apparatus and method for the reception of frequency shift keyed signals |
KR100770902B1 (ko) * | 2004-01-20 | 2007-10-26 | 삼성전자주식회사 | 고속 무선 데이터 시스템을 위한 가변 부호율의 오류 정정부호 생성 및 복호 장치 및 방법 |
US7526022B2 (en) * | 2004-05-19 | 2009-04-28 | Harris Corporation | Low complexity equalizer |
US7561634B2 (en) * | 2004-06-15 | 2009-07-14 | Harris Corporation | Continuous phase modulation system and method with added orthogonal signals |
US7539257B2 (en) * | 2004-11-05 | 2009-05-26 | Harris Corporation | Continuous phase modulation system and method with added phase pulse |
US7630465B2 (en) * | 2004-11-23 | 2009-12-08 | Harris Corporation | Wireless communications device providing time and frequency-domain channel estimates interpolation and related methods |
US7813408B2 (en) * | 2004-12-01 | 2010-10-12 | Harris Corporation | Wireless communications device with white gaussian noise generator and related methods |
-
2006
- 2006-07-05 US US11/428,689 patent/US7627803B2/en active Active
-
2007
- 2007-07-03 WO PCT/US2007/072742 patent/WO2008005981A1/en active Application Filing
- 2007-07-03 KR KR1020097002221A patent/KR20090029283A/ko not_active Application Discontinuation
- 2007-07-03 EP EP07799277.4A patent/EP2044714B1/en active Active
- 2007-07-03 CA CA002656498A patent/CA2656498A1/en not_active Abandoned
- 2007-07-03 CN CNA2007800254754A patent/CN101485132A/zh active Pending
- 2007-07-03 JP JP2009518613A patent/JP2009543477A/ja not_active Withdrawn
-
2008
- 2008-12-25 IL IL196199A patent/IL196199A/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014061925A1 (ko) * | 2012-09-28 | 2014-04-24 | (주)휴맥스 | 교차 계층 최적화를 사용한 fec 패리티 데이터의 적응적 전송 방법 |
Also Published As
Publication number | Publication date |
---|---|
US7627803B2 (en) | 2009-12-01 |
EP2044714A1 (en) | 2009-04-08 |
CA2656498A1 (en) | 2008-01-10 |
IL196199A0 (en) | 2009-09-22 |
WO2008005981A1 (en) | 2008-01-10 |
CN101485132A (zh) | 2009-07-15 |
IL196199A (en) | 2015-05-31 |
KR20090029283A (ko) | 2009-03-20 |
EP2044714B1 (en) | 2014-09-03 |
US20080010582A1 (en) | 2008-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2044714B1 (en) | System and method for variable forward error correction (fec) protection | |
KR100560712B1 (ko) | 정보데이터 다중화 전송시스템과 그 다중화장치 및 분리장치와,에러정정 부호화장치 및 복호장치 | |
US6529559B2 (en) | Reduced soft output information packet selection | |
AU721048B2 (en) | Iterative demapping | |
US8555134B2 (en) | Turbo coding for upstream and downstream transmission over a channel | |
WO2002054645A2 (en) | Soft decision output generator | |
US6728323B1 (en) | Baseband processors, mobile terminals, base stations and methods and systems for decoding a punctured coded received signal using estimates of punctured bits | |
EP1119109A1 (en) | Bandwidth-efficient concatenated trellis-coded modulation decoder and decoding method thereof | |
US7573962B1 (en) | Diversity code combining scheme for turbo coded systems | |
Arshad et al. | Implementation and analysis of convolutional codes using MATLAB | |
WO2005020502A1 (en) | Data compression with incremental redundancy | |
WO2003017500A1 (en) | Coded modulation scheme for a wireless communication system and methods thereof | |
Valenti et al. | Improving the QoS of Bluetooth through turbo coding | |
JP6799421B2 (ja) | 送信装置及び受信装置 | |
Huang et al. | Principles of FECs with evaluating different types of FEC used in the Internet and wireless networks | |
Bhargava et al. | Coding theory and its applications in communication systems | |
Aadil et al. | Reusable IP core for forward error correcting codes | |
KR20070112326A (ko) | 고속 데이터 전송에 적합한 터보 부호화 방법 및 장치 | |
KR102105188B1 (ko) | 코드 레이트 변경에 따른 송신 프레임 전송 방법 및 장치, 및 수신 방법 및 장치 | |
Kim et al. | Concatenated codes using coded modulation with a phase shift | |
JP2010045529A (ja) | ターボデコーダおよびターボ復号方法 | |
Choi et al. | Design and implementation of the 155 Mbps adaptive modem for broadband satellite communications | |
Date et al. | Telemetry Data Decoding | |
Schuler et al. | GMD Forschungszentrum Informationstechnik GmbH Schloß Birlinghoven D-53754 Sankt Augustin Germany Telefon+ 49-2241-14-0 | |
Kim | Adaptive hybrid ARQ using convolutional and turbo codes on fading channels, and its application to the third-generation wireless communications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101007 |