KR20070112326A

KR20070112326A - 고속 데이터 전송에 적합한 터보 부호화 방법 및 장치

Info

Publication number: KR20070112326A
Application number: KR1020060045417A
Authority: KR
Inventors: 김영범; 신옌; 조준영; 이주호; 아심 시븐스; 아드미르 브루닉; 아르장 헤싸미안; 피터 정; 토비아스 스콜란드; 귀도 브룩
Original assignee: 삼성전자주식회사
Priority date: 2006-05-20
Filing date: 2006-05-20
Publication date: 2007-11-23
Also published as: KR101177142B1

Abstract

본 발명은 통신 시스템에서 고속 데이터의 신뢰도 높은 송수신을 위한 고부호율의 터보 부호화 방법 및 장치를 제안한다. 본 발명은 고부호율의 RSC 부호들을 병렬 연접하여 고부호율의 터보부호를 구성함으로써, 낮은 부호율 기반의 종래 터보부호를 천공하여 생성한 고부호율의 터보부호보다, 오류정정능력을 개선하게 된다. 본 발명의 터보 부호는 입력열을 병렬로 전환하여 구성 부호화기로 입력함으로써 고부호율을 달성하고, 수신측 복호기의 수율을을 향상시키게 된다. 또한 본 발명에 따른 고부호율의 터보부호는, 종래 터보부호의 내부 인터리버를 재사용 가능하여, 종래 터보부호의 복호기 변경을 최소화할 수 있다.

Turbo code, high code rate, high data rate, RSC

Description

고속 데이터 전송에 적합한 터보 부호화 방법 및 장치{High code rate turbo coding method for the high speed data transmission and therefore apparatus}

도 1은 종래 기술에 따른 UMTS 시스템의 터보 부호화기를 나타내는 도면.

도 2는 일반적인 터보 복호기의 구조를 나타내는 도면.

도 3은 본 발명의 바람직한 실시예에 따른 고부호율의 터보 부호화기를 나타내는 도면.

도 4a 내지 도 4d는 본 발명의 바람직한 실시예에 따른 부호율 1/2인 터보 부호의 구성 부호화기의 예들을 나타내는 도면.

도 5는 본 발명의 바람직한 실시예에 따른 부호율 1/2인 터보 부호의 오류정정능력을 나타내는 도면

도 6a 내지 도 6d는 본 발명의 바람직한 실시예에 따른 부호율 3/5인 터보 부호의 구성 부호화기의 예들을 나타내는 도면

도 7a 내지 도 7d는 본 발명의 바람직한 실시예에 따른 부호율 3/5인 터보 부호의 오류정정능력을 나타내는 도면

본 발명은 통신 시스템에 대한 것으로서, 특히 고속 데이터의 신뢰도 높은 전송을 위한 터보 부호화 방법 및 장치에 관한 것이다.

전형적인 데이터 통신 시스템의 하나인 UMTS(Universal Mobile Telecommunication Service) 시스템은, 유럽식 이동통신 시스템인 GSM(Global System for Mobile Communications)과 GPRS(General Packet Radio Services)을 기반으로 하고 광대역 부호분할 다중접속(Wideband Code Division Multiple Access: 이하 'WCDMA'라 한다)을 사용하는 제3 세대 비동기 이동통신 시스템이다.

UMTS 표준화를 담당하고 있는 3GPP(3rd Generation Partnership Project) 에서는 UMTS 시스템의 차세대 이동통신시스템으로 LTE(Long Term Evolution)에 대한 논의가 진행 중이다. LTE는 2010년 정도를 상용화 목표로 해서, 100 Mbps 정도의 고속 패킷 기반 통신을 구현하는 기술이다. 상기 요구사항을 달성하기 위해서 물리계층에서는 종래 5MHz 이던 시스템 대역폭을 최대 20MHz의 광대역으로 확장하고, 직교주파수분할다중(OFDM; Orthogonal Frequency Division Multiplexing)을 무선 접속 기술로 사용하며, 단말의 채널 상태에 맞춰 변조 방식(modulation scheme)과 채널 부호율(channel coding rate)을 결정하는 AMC(Adaptive Modulation & Coding) 방식을 적용하고, 다중 안테나(MIMO: Multiple Input Multiple Output) 시스템을 사용할 것을 활발히 논의 중에 있다.

전형적인 UMTS 시스템에서는 고속 데이터 전송을 위한 오류정정(FEC: Forward Error Correction) 기술로 터보 부호를 사용하고 있다. 상기 터보부호의 부호율은 1/3 로서 도 1은 상기 UMTS 시스템에서 사용되는 부호율 1/3인 터보부호의 부호화기를 나타낸다.

도 1을 참조하면, 입력비트(x _k )(102)가 인가되면 출력으로 1개의 시스티메틱 비트(x _k )(136)와 2개의 패리티 비트들(z _k ,, z' _k )(138, 140)이 생성되어, 그 부호율은 1/3이 된다. 상기 터보 부호화기는 각각 3개의 메모리(108, 110, 112; 128, 120, 122)를 가지는, 즉 상태가 8(= 2³)인 2개의 컨벌루셔널 부호화기(122, 132)를 병렬로 연접한 PCCC(Parallel Concatenated Convolutional Code) 형태로, 상기 컨벌루셔널 부호화기(122, 132)의 연접을 위해 내부 인터리버(134)가 포함된다. 상기 각각의 컨벌루셔널 부호화기(122, 132)를 터보 부호화기의 구성 부호화기(Constinuent encoder)라고 칭하고, 각 구성 부호화기(122, 132)는 구체적으로 RSC(Recursive Systematic Convolutional) 부호의 구조를 갖고 있다.

상기 RSC 부호란, RSC 부호화기의 각 메모리에 저장되어 있는 데이터를 적절히 피드백하여 패리티 비트를 생성하는데 이용하고(recursive), RSC 부호화기의 출력값 중 시스티메틱 비트들인 x _k ,, x' _k (136, 142)(여기서 x' _k 는 사용되지 않음)에 입력값(x _k )이 그대로 나타나는 구조의 컨벌루셔널 부호를 일컫는다. 하기 <수학식 1>은 상기 터보 부호화기의 8-상태 구성 부호화기(122, 132)의 생성행렬(generator matrix)인 G(D)와 상기 생성행렬을 구성하는 생성 다항식(generator polynomial)을 나타낸 것이다.

여기서 g₀(D)는 피드백 생성다항식, g₁(D)는 피드포워드 생성다항식을 나타낸다. 피드백 생성다항식 g₀(D)는 각 구성 부호화기(122; 132)에서 두번째 메모리(110; 120) 및 세번째 메모리(112; 122)에 저장되어 있는 값들(118, 120; 128, 130)을 피드백함을 나타내고, 피드포워드 생성다항식 g₁(D)는 입력 비트(x _k )와 상기 피드백 값들(118, 120; 128, 130)의 연산결과(114; 124)와 첫번째 메모리(108; 128)와 세번째 메모리(112; 122)에 저장되어 있는 값들(116, 120; 126, 130)을 추출하여 패리티 비트들(z _k ; z' _k )(138; 140)을 생성함을 나타낸다.

입력 비트를 부호화 하기 위해 상기 8-상태 구성 부호화기들(122, 132)의 메모리들(108, 110, 112; 128, 120, 122)은 모두 0으로 초기화되고, 상기 메모리들(108, 110, 122; 128, 120, 122)에 저장되어 있는 값들은 입력 비트들이 하나씩 입력됨에 따라 순차적으로 쉬프트되어 업데이트된다. 상기 터보 부호화기의 입력으로 x ₁ , x ₂ , …, x _K 를 인가하면 출력값은 x ₁ , z ₁ , z' ₁ , x ₂ , z ₂ , z' ₂ , …, x _K , z _K , z' _K 가 된다. z ₁, z ₂, …, z _K 은 첫번째 구성 부호화기(122)의 패리티 비트 출력 값이 고, z'₁, z'₂, …, z' _K 는 두번째 구성 부호화기(132)의 패리티 비트 출력값이다. x' ₁ , x' ₂ , …, x' _K 는 상기 내부 인터리버(134)의 출력으로서, 두번째 구성 부호화기(132)의 입력으로 인가된다.

상기 터보 부호화기의 최종 메모리 상태를 모두 '0'으로 만들어주기 위해 트렐리스 터미네이션(trellis termination)이 필요한데, 터보 부호화기의 모든 입력을 부호화한 후에 테일비트(tail bit)를 부가적으로 입력함으로써 상기 동작을 수행한다. 상기 터보 부호화기의 첫번째 구성 부호화기(122)를 터미네이션 시키기 위한 3개의 테일비트는 상기 첫번째 구성 부호화기(122)의 스위치(144)를 아래 방향으로 위치시킴으로써 피드백된 비트들(104)에 의해 생성된다. 이때 두번째 구성 부호화기(132)는 동작시키지 않는다. 마찬가지로 상기 터보 부호화기의 두번째 구성 부호화기(132)를 터미네이션 시키기 위한 3개의 테일비트는 상기 두번째 구성 부호화기(132)의 스위치(146)를 아래 방향으로 위치시킴으로써 피드백된 비트들(106)에 의해 생성된다. 이때 첫번째 구성 부호화기(122)는 동작시키지 않는다. 따라서 상기 터보 부호화기의 트렐리스 터미네이션을 위해 생성되는 테일비트는 다음의 총 12 비트가 된다. x _K ₊₁, z _K ₊₁, x _K ₊₂, z _K ₊₂, x _K ₊₃, z _K ₊₃, x' _K ₊₁, z' _K ₊₁, x' _K ₊₂, z' _K ₊₂, x' _K ₊₃, z' _K ₊₃.

도 2는 일반적인 터보 복호기의 구조를 보여주고 있다.

도 2를 참조하면, 터보 복호기는 두 개의 구성 복호기(208, 212)를 2개의 인터리버(210, 214) 및 디인터리버(216)를 통해 연결하여 구성하는데, 이들 구성 복 호기(208, 212)로부터 생성된 부가 정보(extrinsic information)(226, 236)를 인터리버(210) 및 디인터리버(216)를 통해 교환함으로써 반복 복호(iterative decoding)를 수행하게 된다. 상기 반복 복호의 회수를 증가시킬수록 오류정정 확률은 높아지게 되나, 일정회수 이상에서는 성능향상 정도가 미미하므로 일반적으로는 적절한 반복 복호 회수를 정해서 사용한다.

통상 터보 복호기의 복호 알고리즘으로는 MAP(Maximum A-Posteriori) 알고리즘을 사용하는데, 상기 각각의 구성 복호기(208, 212)는 시스티매틱 비트 (systematic bit)에 대한 수신 심볼(202) 또는 그의 인터리브된 심볼(232)과 패리티 비트(parity bit)에 대한 수신 심볼(204, 206), 디인터리브된/인터리브된 부가 정보(224, 230)를 입력으로 받아 들여서, 각 비트에 대한 로그 상관 비율(Log likelihood Ratio: LLR)(228, 238)을 출력으로 발생시킨다. 상기 LLR(228, 238)을 구성하고 있는 부가 정보(226, 236)는, 다음 복호화시의 사전 정보(Priori Information)가 되어 복호의 신뢰도를 향상시키게 된다.

상기 LLR(228, 238)은 입력 정보 비트에 대한 확률을 나타내며, 상기 입력 정보 비트가 '1'이 될 확률과 '0'이 될 확률의 비율을 로그 단위로 표현한 값으로, 초기값은 0이다. 상기 LLR(228, 238)은 포워드 상태 메트릭(forward state metric), 백워드 상태 메트릭(backward state metric), 브랜치 천이 메트릭(branch transition metric) 등을 근거로 구할 수 있다. 디인터리버(218)가 상기 반복 복호를 거친 후의 LLR(238)을 디인터리빙한 후, 최종적으로 판정기(220)는 상기 LLR(238)에 따라 오류 정정된 정보 비트(240)를 판정하게 된다.

상기와 같이 동작하는 종래 터보 부호는 고속 데이터 전송을 위해 높은 부호율이 필요할 경우에는 상기 부호율 1/3로 부호화된 비트열을 천공한다. 이 경우 일정정도의 오류정정 능력의 성능저하를 피할 수 없게 된다. LTE 시스템과 같이 고속 데이터 전송을 주요 목적으로 하는 시스템에서는 높은 부호율에서도 오류정정 능력이 뛰어난 오류정정부호가 필요하다. 또한 제한된 짧은 시간동안 대량의 데이터를 시간 지연없이 복호가능한 오류정정부호가 요구된다. 따라서 상기와 같은 요구사항을 만족시키기 위한 새로운 터보부호를 제공할 필요가 발생하게 되었다.

본 발명은 통신 시스템에서 고속 데이터의 신뢰도 높은 송수신을 위한 고부호율의 터보 부호화 방법 및 장치를 제공한다.

본 발명은 고부호율의 RSC 부호화기들을 병렬 연접하여 고부호율의 터보 부호화를 수행하는 방법 및 장치를 제공한다.

본 발명은 입력열을 병렬로 전환하여 터보 부호화기의 구성 부호화기들로 입력함으로써 고부호율을 달성하고, 수신측 복호기의 수율을 향상시키는 터보 부호화 방법 및 장치를 제공한다.

이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명 이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

이하 본 발명을 구체적으로 설명하는데 있어, 비동기식 UMTS를 기반으로 하는 3GPP LTE 시스템을 가정할 것이다. 하지만, 본 발명의 기본 목적인 고부호율의 터보 부호(High code Rate Turbo Code: HR-TC)는, 유사한 기술적 배경 및 채널 구조를 가지는 여타의 통신 시스템에도 본 발명의 범위를 크게 벗어나지 않는 범위에서 약간의 변형으로 적용 가능하며, 이는 본 발명의 분야에서 숙련된 기술적 지식을 가진 자의 판단으로 가능할 것이다.

도 3은 본 발명의 바람직한 실시예에 따라 고속 데이터 전송에 적합한 고부호율의 터보 부호화기를 나타낸 것이다.

도 3을 참조하면, 도시된 터보 부호화기는 고부호율을 달성하기 위해 구성 부호화기들(312, 314)에서 높은 부호율을 사용하는 형태로, 각 구성 부호화기(312, 314)의 부호율은 m/(m+1)이다. 각 구성 부호화기(312, 314)는 구체적으로 RSC 부호의 구조를 갖고 있다. 여기서 m 은 각각의 구성 부호화기에 한번에 인가되는 입력 정보 비트(302)의 크기(즉 개수)를 나타내는 2 이상의 정수이다. 그러면 상기 터보 부호화기의 최종 부호율은 m/(m+2) 이 되어, 예를 들면, 1/2, 3/5, 2/3 등의 부호율들이 천공 없이 가능하다. 또한 상기 부호율 m/(m+2)인 터보 부호의 출력 비트들 중 일부 비트들을 천공(puncturing) 또는 반복하여(repetition) 보다 다양한 부호율을 달성할 수 있다. 상기 m 개의 입력 정보 비트를 각각의 구성 부호화기(312, 314)에 병렬로 인가하기 위해 각각의 구성 부호화기(312, 314) 앞쪽에 디멀티플렉서(308, 310)를 두고, 내부 인터리버(304)는 기존 터보 부호화기의 내부 인터리버를 변경없이 재사용한다. 상기 디멀티플렉서(308, 310)는 실질적으로 직/병렬 변환기로서 동작할 수 있다.

첫번째 구성 부호화기(312)를 위한 디멀티플렉서(308)는 입력 정보 비트(302)를 m개 단위로 모아서 첫번째 구성 부호화기(312)로 인가한다. 첫번째 구성 부호화기(312)는 상기 병렬 변환된 m개의 입력 비트들(309)을 m/(m+1)의 부호율로 부호화하여 x ₁ , …, x _m , z(315, 316)를 출력한다. 두번째 구성 부호화기(314)를 위해, 인터리버(304)는 상기 입력 정보 비트(302)를 인터리빙하며, 디멀티플렉서(310)는 상기 인터리빙된 비트 열(306)을 m개 단위로 모아서 두 번째 구성 부호화기(314)로 인가한다. 두번째 구성 부호화기(314)는 상기 병렬 변환되고 인터리빙된 m개의 입력 비트들(311)을 m/(m+1)의 부호율로 부호화하여 z'(320)을 출력하는데, 이때 두번째 구성 부호화기(314)의 시스티메틱 출력들에 연결된 스위치 셋(317)은 1의 위치에 위치하여, m개의 인터리브된 시스티메틱 비트(318)는 사용되지 않는다. 따라서 상기 터보 부호화기의 출력은 m 개의 시스티메틱 비트(314)와 2 개의 패리티 비트(316, 320)로 구성되어 x ₁ , …, x _m , z, z' 이 된다.

상기 입력 정보 비트에 대한 부호화가 완료되면 터보 부호화기의 최종 메모리 상태를 '0'으로 만들어 주기위해 트렐리스 터미네이션 동작이 필요하다. 트렐리스 터미네이션은 상기 스위치 셋(317)을 2의 위치에 놓고 더 이상의 입력 정보 비트(302)의 입력없이 각각의 구성 부호화기(312, 314)를 동작시켜서 다음과 같이 (2m+2) 개의 테일비트를 생성한다. x ₁ , …, x _m , z, x' ₁ , …, x' _m , z'. 상기 테일비트는 상기 부호화된 출력비트(314, 316, 320)에 부가되어 전송된다. 상기 구성 부호화기(312, 314)의 생성행렬은 후술되는 실시예에서 구체적으로 기술하고자 한다.

상기와 같이 구성되는 터보부호에 대한 복호기 구조 및 동작은 도 2를 참조하여 설명한 종래의 터보 복호기와 크게 다르지 않다. 다만 각각의 구성 복호기의 동작이 부호율 m/(m+1)을 기준으로 동작한다는 차이점이 있다.

상기와 같이 구성되는 터보부호의 특징을 요약하면 다음과 같다.

- 고부호율의 RSC 부호들을 병렬 연접하여 고부호율의 터보부호를 구성함으로써, 낮은 부호율 기반의 터보부호를 천공하여 생성한 고부호율의 터보부호보다 오류정정능력을 개선함.

- 터보 부호의 입력 비트 열을 병렬로 전환하여 각 구성 부호화기로 입력함으로써 고부호율을 달성함.

- 고부호율의 터보 부호를 사용함으로써 수신측 복호기의 수율을 향상시킴. 즉, 전체 입력 정보 비트를 검출하는데 걸리는 연산시간을 단축함.

일 예로서 입력 비트는 m비트라고 하면, 종래 WCDMA 터보 부호는 부호율 1/3로 부호화 하므로 3m개의 부호화된 비트들이 생성되고, 고부호율을 달성하기 위해 상기 부호화된 비트열에 대한 천공이 필요하다. 이에 수신기는 상기 펑쳐링된 비트들을 역천공(de-puncturing)하여 3m개의 부호화된 비트들로 만들고, 상기 복구된 비트열로부터 m 비트의 정보 비트를 복구하게 된다. 반면 본 발명의 고부호율 터보 부호는 상기 m개의 입력 비트로부터 m+2개의 부호화된 비트를 생성하므로, 수신기는 m+2 개의 부호화된 비트를 받아 m 비트의 정보를 복구하게 된다. 즉, 동일한 m 비트를 복구하기 위해 종래 기술은 3m 비트에 대한 디코딩 프로세스가 필요하지만, 본 발명은 m+2 비트에 대한 디코딩 프로세스가 필요하다. 따라서 디코딩 속도가 개선되는 효과를 얻는다. 이는 본 발명이 m개의 비트를 한꺼번에 인코딩하여 고부호율로 만들어 주기 때문에 가능한 것이다.

- 종래 터보부호의 내부 인터리버를 재사용 가능하고 종래 터보부호의 복호기 동작의 변경을 최소화함.

이하 후술되는 본 발명의 바람직한 실시예들에서는 상기 기술한 터보 부호의 원리를 바탕으로, 각각 부호율 1/2, 3/5인 터보 부호화기에 대해 설명하고자 한다.

제1 실시예 : 부호율 1/2 인 터보 부호

부호율 1/2인 터보 부호는 구성 부호로서 부호율 2/3인 RSC 부호들을 병렬 연접하여 생성된다. 상기 부호율 2/3인 RSC 부호에 대한 생성행렬은 다음 <수학식 2>, <수학식 3>, <수학식 4>, <수학식 5> 를 사용한다.

상기 <수학식 2, 3>은 각 구성 부호화기가 2개의 메모리를 가지는 경우에 각 부호화기에서 사용되는 생성 행렬이고, 상기 <수학식 4, 5>는 상기 각 구성 부호화기가 3개의 메모리를 가지는 경우의 생성 행렬이다.

상기 생성 행렬들을 바탕으로 한 터보 부호화기의 구체적인 구성 부호화기는 각각 도 4a, 도 4b, 도 4c, 도 4d와 같이 구성할 수 있다 상기 터보 부호화기를 구성하는 두 개의 구성 부호화기는 동일한 구조를 가지므로, 상기 도 4a 내지 도 4d가 도시하는 각 구성 부호화기는 상기 터보 부호화기의 첫번째 구성 부호화기가 될 수도 있고, 또한 두번째 구성 부호화기가 될 수도 있다.

일 예로서, 입력 정보 비트가 상기 <수학식 2>의 생성 행렬을 통해 부호화 되는 과정을 도 4a를 참고로 하여 설명하면 다음과 같다. 2개의 입력 정보 비트 [x ₁ , x ₂ ] 를 터보 부호화 하는 예를 들면, 상기 <수학식 2>의 생성 행렬을 사용하는 첫번째 구성 부호화기의 출력은 다음 <수학식 6>과 같다.

상기 <수학식 6>에서

는, x ₁ 을 구성 부호화기로 인가한 후 두번째 메모리 값(406)을 피드백하여 x ₁ 과 모듈로-2 연산을 하고, 상기 연산 결과(402)와 첫번째 메모리 값(404)을 모듈로-2 연산한 연산결과(408)를 출력함을 의미한다. 여기서 모듈로-2 연산은 연산하고자 하는 대상들을 더한 후 2로 나눈 나머지 값을 의 미한다. 또한 상기 <수학식 6>에서

는, x ₂ 를 구성 부호화기로 인가하고 첫번째 메모리 값(414) 및 두번째 메모리 값(416)을 피드백하여 x ₂ 와 모듈로-2 연산을 하고, 상기 연산 결과(412)와 첫번째 메모리 값(414)을 모듈로-2 연산한 연산결과(410)를 출력함을 의미한다. 따라서 상기 입력 정보 비트 [x ₁ , x ₂ ]에 대한 첫번째 구성 부호화기의 출력은 차례대로 x ₁ , x ₂ , 그리고 상기 연산값들(408, 410)의 모듈로-2 연산한 결과 값이 된다.

두번째 구성 부호화기는 상기 입력 정보 비트 [x ₁ , x ₂ ]를 인터리빙된 값인 [x' ₁ , x' ₂ ] 을 입력으로 취하여 상기 첫번째 구성 부호화기와 동일한 동작을 수행한다. 상기 각각의 구성 부호화기로부터의 부호화 과정 후에, 전술한 테일비트를 부가하여 터보 부호화 과정을 마치게 된다.

도 4b 내지 도 4d에 도시한 구성 부호화기의 동작은 상기 도 4a를 참조하여 설명한 바와 유사하므로 그 상세한 설명을 생략한다.

도 5는 본 발명의 바람직한 실시예에 따른 부호율 1/2인 터보 부호의, 비트 에너지대 잡음비(E_b/N₀) 대비 비트 오율(BER: Bit Erroor Rate) 및 블록 오율(BLER: Block Error Rate)의 성능을 나타낸 것으로서, 종래 WCDMA 터보 부호와 비교한 모의실험 결과를 나타낸다.

상기 모의실험에서 상기 부호율 1/2인 터보 부호는 WCDMA 터보 부호에 의한 부호율 1/3의 출력 비트들을 천공한 결과이고, 고부호율을 달성하기 위해 상기 <수학식 2>의 생성행렬을 적용한다. 도 5에서는 본 발명에 따른 고부호율 터보 부호와 종래 WCDMA의 비트오율 및 블록오율 성능을, 반복 복호 회수를 최대 8로 하여 각각의 반복 복호별로 나타낸다. 또한 상기 모의실험에서 102개의 입력 정보 비트로 한 블록을 구성하였다.

도 5에서 'WCDMA-TC bits', 'WCDMA-TC blocks', 'HR-TC bits', 'HR-TC blocks'는 각각 종래 WCDMA 터보 부호의 비트 오율, 종래 WCDMA 터보 부호의 블록 오율, 본 발명의 고부호율 터보 부호의 비트 오율, 본 발명의 고부호율 터보 부호의 블록 오율을 나타낸다. 상기 도 5의 성능 결과를 참조하면, 10^-3의 비트 오율을 달성하기 위해서 본 발명의 고부호율 터보 부호가 종래 WCDMA 터보부호 보다 0.31 dB만큼 적은 에너지를 필요로 하고, 10^-2의 블록 오율을 달성하기 위해서 본 발명의 고부호율 터보 부호가 종래 WCDMA 터보부호 보다 0.21 dB만큼 적은 에너지를 필요로 함을 알 수 있다.

제2 실시예 : 부호율 3/5 인 터보부호

부호율 3/5인 터보 부호는 구성 부호로서 부호율 3/4인 RSC 부호들을 병렬 연접하여 생성된다. 상기 부호율 2/3인 RSC 부호에 대한 생성행렬은 다음 <수학식 7>, <수학식 8>, <수학식 9>, <수학식 10>을 사용한다.

상기 <수학식 7, 8, 9, 10>는 각 구성 부호화기가 2개의 메모리를 가지는 경우에 각 구성 부호화기에서 사용되는 생성 행렬이다.

상기 생성 행렬들을 바탕으로 한 터보 부호화기의 구체적인 구성 부호화기는 각각 도 6a, 도 6b, 도 6c, 도 6d와 같이 구성할 수 있다 상기 터보 부호화기를 구성하는 두 개의 구성 부호화기는 동일한 구조를 가지므로, 상기 도 6a 내지 도 6d가 도시하는 각 구성 부호화기는 상기 터보 부호화기의 첫번째 구성 부호화기가 될 수도 있고, 또한 두번째 구성 부호화기가 될 수도 있다.

일 예로서 입력 정보 비트가 상기 상기 <수학식 7>의 생성 행렬을 통해 부호화 되는 과정을 도 6a를 참고로 하여 설명하면 다음과 같다. 3개의 입력 정보 비트 [x ₁ , x _2, x ₃ ]를 터보 부호화 하는 예를 들면, 상기 <수학식 7>의 생성 행렬을 사용하는 첫번째 구성 부호화기의 출력은 다음 <수학식 11>과 같다.

상기 <수학식 11>에서

는 x ₁ 을 구성 부호화기로 인가한 후 두번째 메모리 값(606)을 피드백하여 x ₁ 과 모듈로-2 연산을 하고, 상기 연산결과(608)를 출력함을 의미한다. 여기서 모듈로-2 연산은 연산하고자 하는 대상들을 더한 후 2로 나눈 나머지 값을 의미한다. 또한 상기 <수학식 11>에서

는, x ₂ 를 구성 부호화기로 인가하고 두번째 메모리 값(616)을 피드백하여 x ₂ 와 모듈로-2 연산을 하고, 상기 연산 결과(612)와 첫번째 메모리값(614)을 모듈로-2 연산한 연산결과(610)를 출력함을 의미한다. 입력 정보 비트 x ₃ (618)는 상기 출력값들(608, 610)과 모듈로-2 연산되어 패리티 비트(620)로 생성된다. 따라서 상기 입력 정보 비트 [x ₁ , x _2, x ₃ ]에 대한 첫번째 구성 부호화기의 출력은 차례대로 x ₁ , x ₂ , x ₃ 그리고 상기 패리티 비트(620)이 된다.

두번째 구성 부호화기는 상기 입력 정보 비트 [x ₁ , x _2, x ₃ ]를 인터리빙한 값인 [x' ₁ , x' ₂ , x' ₃ ] 을 입력으로 취하여 상기 첫번째 구성 부호화기와 동일한 동작을 수행한다. 상기 각각의 구성 부호화기로부터의 부호화 과정 후에, 전술한 테일비트를 부가하여 터보 부호화 과정을 마치게 된다.

도 6b 내지 도 6d에 도시한 구성 부호화기의 동작은 상기 도 6a를 참조하여 설명한 바와 유사하므로 그 상세한 설명을 생략한다.

도 7a 내지 도 7d는 본 발명의 바람직한 실시예에 따른 부호율 3/5인 터보 부호의, 비트 에너지대 잡음비(E_b/N₀) 대비 비트 오율(BER: Bit Erroor Rate) 및 블록 오율(BLER: Block Error Rate)의 성능을 나타낸 모의실험결과이다. 상기 모의실험에서 상기 부호율 3/5인 터보 부호는 상기 <수학식 7, 8, 9, 10>의 생성행렬들을 바탕으로 구성부호를 구성한 것으로서, 상기 생성행렬들에 따른 성능은 각각 도 7a, 도 7b, 도 7c, 도 7d에 나타내었다. 도 7a 내지 도 7d에서는 본 발명에 따른 고부호율 터보부호와 종래 WCDMA의 비트오율 및 블록오율 성능을, 반복 복호 회수를 최대 8로 하여 각각의 반복 복호별로 나타낸다. 또한 상기 모의실험에서 102개의 입력 정보 비트로 한 블록을 구성하였다. 도 7에서 'bits', 'blocks'는 각각 본 발명의 부호율 3/5인 터보 부호의 비트 오율과, 블록 오율을 나타낸다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이 다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

본 발명은 고부호율의 RSC 부호들을 병렬 연접하여 고부호율의 터보 부호를 구성함으로써, 낮은 부호율 기반의 종래 터보 부호를 천공하여 생성한 고부호율의 터보 부호보다 오류정정능력을 개선하게 된다. 또한 본 발명의 터보 부호는 고부호율의 터보 부호를 사용함으로써 수신측 복호기의 수율을 향상시키게 된다. 또한 종래 터보부호의 내부 인터리버를 재사용 가능하여, 종래 터보 부호의 복호기 동작 알고리즘의 변경을 최소화할 수 있다.

Claims

고속 데이터 전송을 위한 터보 부호화 방법에 있어서,

크기 m(여기서 m은 2 이상의 정수)인 입력 비트 열을 병렬 변환하는 과정과,

상기 병렬 변환된 비트 열을 부호율 m/(m+1)의 RSC(Recursive Systematic Convolutional) 부호에 의해 부호화하여 상기 m개의 입력 비트들과 1개의 제1 패리티 비트를 부호화된 비트열로서 출력하는 과정과,

상기 입력 비트 열을 인터리빙하는 과정과,

상기 인터리빙된 비트 열을 병렬 변환하는 과정과,

상기 병렬 변환되고 인터리빙된 비트 열을 부호율 m/(m+1)의 RSC 부호에 의해 부호화하여 제2 패리티 비트를 상기 부호화된 비트열로서 출력하는 과정으로 구성되는 것을 특징으로 하는 상기 터보 부호화 방법.
제 1 항에 있어서, 상기 입력 비트 열에 대한 부호화가 완료되면, 상기 입력 비트열과 상기 제1 패리티 비트와 상기 인터리브된 입력 비트열과 상기 제2 패리티 비트를 상기 부호화된 비트열에 부가되는 테일비트로서 출력하는 과정을 더 포함하는 것을 특징으로 하는 상기 터보 부호화 방법.
제 1 항에 있어서, 상기 RSC 부호는 하기의 생성 행렬들 중 하나를 통해 2/3의 부호율로 동작하는 것을 특징으로 하는 상기 터보 부호화 방법.

여기서 G(D)는 상기 생성 행렬을 나타내며, D, D², D³은 상기 각 RSC 부호화기에 포함된 첫번째, 두번째, 세번째 메모리에 저장되어 있는 값을 의미함.
제 1 항에 있어서, 상기 RSC 부호는 하기의 생성 행렬들 중 하나를 통해 3/4의 부호율로 동작하는 것을 특징으로 하는 상기 터보 부호화 방법.

여기서 G(D)는 상기 생성 행렬을 나타내며, D, D², D³은 상기 각 RSC 부호화기에 포함된 첫번째, 두번째, 세번째 메모리에 저장되어 있는 값을 의미함.
고속 데이터 전송을 위한 터보 부호화기에 있어서,

크기 m(여기서 m은 2 이상의 정수)인 입력 비트 열을 병렬 변환하는 제1 디멀티플렉서와,

상기 병렬 변환된 비트 열을 m/(m+1)의 부호율로 부호화하여 상기 m개의 입력 비트들과 1개의 제1 패리티 비트를 부호화된 비트열로서 출력하는 제1 RSC 부호화기와,

상기 입력 비트 열을 인터리빙하는 내부 인터리버와,

상기 인터리빙된 비트 열을 병렬 변환하는 제2 디멀티플렉서와,

상기 병렬 변환되고 인터리빙된 비트 열을 m/(m+1)의 부호율로 부호화하여 제2 패리티 비트를 상기 부호화된 비트열로서 출력하는 제2 RSC 부호화기로 구성되는 것을 특징으로 하는 상기 터보 부호화기.
제 5 항에 있어서, 상기 입력 비트 열에 대한 부호화가 완료되면, 상기 제1 및 제2 RSC 부호화기들은, 상기 입력 비트열과 상기 제1 패리티 비트와 상기 인터리브된 입력 비트열과 상기 제2 패리티 비트를 상기 부호화된 비트열에 부가되는 테일비트로서 출력하는 것을 특징으로 하는 상기 터보 부호화기.
제 5 항에 있어서, 상기 제1 및 제2 구성 부호화기들 중 적어도 하나는 하기의 생성 행렬들 중 하나를 통해 2/3의 부호율로 동작하는 것을 특징으로 하는 상기 터보 부호화기.

여기서 G(D)는 상기 생성 행렬을 나타내며, D, D², D³은 상기 각 RSC 부호화기에 포함된 첫번째, 두번째, 세번째 메모리에 저장되어 있는 값을 의미함.
제 5 항에 있어서, 상기 제1 및 제2 구성 부호화기들 중 적어도 하나는 하기 의 생성 행렬들 중 하나를 통해 3/4의 부호율로 동작하는 것을 특징으로 하는 상기 터보 부호화기.

여기서 G(D)는 상기 생성 행렬을 나타내며, D, D², D³은 상기 각 RSC 부호화 기에 포함된 첫번째, 두번째, 세번째 메모리에 저장되어 있는 값을 의미함.