JP2009534785A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009534785A5 JP2009534785A5 JP2009507905A JP2009507905A JP2009534785A5 JP 2009534785 A5 JP2009534785 A5 JP 2009534785A5 JP 2009507905 A JP2009507905 A JP 2009507905A JP 2009507905 A JP2009507905 A JP 2009507905A JP 2009534785 A5 JP2009534785 A5 JP 2009534785A5
- Authority
- JP
- Japan
- Prior art keywords
- strobe signal
- controller
- data
- data strobe
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims 22
- 230000000875 corresponding Effects 0.000 claims 8
- 230000005540 biological transmission Effects 0.000 claims 1
Claims (26)
行および列を成して配列された不揮発性メモリセルから構成される少なくとも１つのメモリアレイと、
前記少なくとも１つのメモリアレイにおける前記メモリセルの格納された状態に対応するデータを格納するためのデータレジスタと、
前記データレジスタに結合され、入出力端子に結合され、かつ複数の制御端子に結合された制御回路であって、前記制御端子で受信された制御信号に応じて、前記入出力端子からデータを受信し、前記入出力端子にデータを送信し、かつ通常動作モードおよびアドバンストモードにおける前記装置の動作を制御する制御回路と、を備え、
通常動作モードにおいて、前記制御回路は、前記複数の制御端子のうちの第１の端子で受信された読み出しデータストローブ信号の第１の極性の遷移に応じて前記入出力端子でデータワードを送信し、
アドバンスト動作モードにおいて、前記制御回路は、前記複数の制御端子のうちの１つで読み出しデータストローブ信号を送信するとともに、前記読み出しデータストローブ信号の第１の極性と第２の極性の両方の遷移に応じて前記入出力端子でデータワードを送信する装置。 A flash memory device,
At least one memory array comprised of non-volatile memory cells arranged in rows and columns;
A data register for storing data corresponding to a stored state of the memory cell in the at least one memory array;
A control circuit coupled to the data register, coupled to an input / output terminal, and coupled to a plurality of control terminals, wherein data is received from the input / output terminal in response to a control signal received at the control terminal. and, wherein the input transmit data to terminals, and and a that control circuit controls the operation of the apparatus in the normal operation mode and the advanced mode,
In normal operation mode, the control circuit sends a data word in the input and output terminals in response to transitions of a first polarity of the first read data strobe signal received by the terminal of the plurality of control terminals And
In A Dobansuto operation mode, the control circuit sends a read data strobe signal in one of said plurality of control terminals of both of the first polarity and the second polarity of the read data strobe signal A device that transmits a data word at the input / output terminal in response to a transition.
前記制御回路に結合されたコマンドレジスタをさらに備え、
前記制御回路は、前記複数の制御端子のうちの第２の端子で書き込みデータストローブ信号の遷移を受信したことに応じて、前記入出力端子で受信されたコマンド値を前記コマンドレジスタに格納し、
前記制御回路は、アドバンストモードの開始に対応する前記コマンド値に応じて通常動作モードからアドバンスト動作モードに入る装置。 The apparatus of claim 1 .
A command register coupled to the control circuit;
Wherein the control circuit stores in response to receiving a transition of the write data strobe signal at a second terminal of the plurality of control terminals, the command value received by the input terminal to the command register,
The control circuit device enters the normal operation mode or Raa Dobansuto operation mode in response to said command value corresponding to the start of the A Doban strike mode.
前記制御回路に結合されたコマンドレジスタをさらに備え、
前記制御回路は、前記複数の制御端子のうちの第２の端子で書き込みデータストローブ信号の遷移を受信したことに応じて、前記入出力端子で受信されたコマンド値を前記コマンドレジスタに格納し、
前記制御回路は、通常モードの開始に対応する前記コマンド値に応じてアドバンスト動作モードから通常動作モードに入る装置。 The apparatus of claim 1 .
A command register coupled to the control circuit;
Wherein the control circuit stores in response to receiving a transition of the write data strobe signal at a second terminal of the plurality of control terminals, the command value received by the input terminal to the command register,
The control circuit device enters the advanced operation mode or RaTsu normal operation mode in response to said command value corresponding to the start of the normal mode.
通常動作モードはフラッシュメモリ装置とコントローラとの間の通信のための標準化された仕様に対応し、前記標準化された仕様は前記読み出しデータストローブ信号と前記入出力端子に存するデータワード用のハイロジックレベルおよびローロジックレベルを定める第１の電圧仕様を含み、
前記制御回路は、第１の指定された電圧仕様におけるハイロジックレベルおよびローロジックレベルにより定められたものより実質的に小さい電圧振幅に対して実質的により低い電圧を定める第２の指定された電圧仕様に従ってデータワードと前記読み出しデータストローブ信号とを送信する装置。 The apparatus of claim 1 .
Normal operation mode corresponds to the standardized specifications for communication between the flash memory device and the controller, wherein the standardized specifications for Lud Tawado Sons the input terminal and the read data strobe signal Including a first voltage specification defining a high logic level and a low logic level;
The control circuit specifies the second defining a substantially lower voltage to substantially less voltage amplitude than that defined by Ruha Lee logic level and low logic levels put the first specified voltage specifications An apparatus for transmitting a data word and the read data strobe signal in accordance with a specified voltage specification.
前記第１の指定された電圧仕様におけるハイロジックレベルおよびローロジックレベルにより定められた電圧振幅は、公称約３．３ボルトであり、
前記第２の指定された電圧仕様におけるハイロジックレベルおよびローロジックレベルにより定められた電圧振幅は、公称約１．８ボルトである装置。 The apparatus of claim 4 .
Said voltage amplitude defined by a first put to the specified voltage specifications Ruha Lee logic level and low logic levels are nominally about 3.3 volts,
It said voltage amplitude defined by a second put the given voltage specification Ruha Lee logic level and low logic levels are nominally about 1.8 volts device.
アドバンスト動作モードにおいて、前記制御回路は、前記複数の制御端子のうちの第２の端子で受信された書き込みデータストローブ信号の第１の極性と第２の極性の両方の遷移に応じて、前記入出力端子で受信されたデータワードを前記データレジスタの中にラッチし、
通常動作モードにおいて、前記制御回路は、前記複数の制御端子のうちの第２の端子で受信された書き込みデータストローブ信号の第１の極性の遷移に応じて、前記入出力端子で受信されたデータワードを前記データレジスタの中にラッチする装置。 The apparatus of claim 1 .
In A Dobansuto operation mode, the control circuit, in response to transitions of a first polarity and both the second polarity of the second write data strobe signal received by the terminal of the plurality of control terminals, before latching data words received by the fill output terminal in said data register,
In normal operation mode, the control circuit, in response to a first transition polarity of the second received written can included data strobe signal at the terminal of the plurality of control terminals, received at the input terminal Device for latching the data word into the data register.
前記制御回路に結合されたコマンドレジスタをさらに備え、
前記制御回路は、前記複数の制御端子のうちの第３の端子で受信されたコマンドラッチイネーブル信号と組み合わせて、前記複数の制御端子のうちの第２の端子で書き込みデータストローブ信号の遷移を受信したことに応じて、前記入出力端子で受信されたコマンド値を前記コマンドレジスタに格納し、
前記制御回路は、アドバンストモードの開始に対応する前記コマンド値に応じて通常動作モードからアドバンスト動作モードに入り、
前記制御回路は、アドバンスト動作モードにおいて、前記複数の制御端子のうちの１つで中断リクエスト信号を受信したことに応じて、前記入出力端子でデータワードの現在値を保持するとともに前記複数の制御端子のうちの第１の端子で前記読み出しイネーブル信号の現在の状態を保持し、
前記制御回路は、前記コントローラからの中断リクエストの終止を受信したことに応じて、アドバンストデータ転送モードにおいてデータワードを前記コントローラに送信することと前記読み出しデータストローブ信号を駆動することとを再開し、
前記制御回路は、前記コントローラからの書き込みデータストローブ信号の第１の極性の遷移と組み合わせ、かつ前記コントローラからのアドレスラッチイネーブル信号を受信したこととも組み合わせて、入出力線を介して前記コントローラからメモリアドレスを受信し、
前記中断リクエストは、アドバンストデータ転送モードにおいてデータワードを前記コントローラに送信する間の前記アドレスラッチイネーブル信号の遷移に対応する装置。 The apparatus of claim 1 .
A command register coupled to the control circuit;
The control circuit receives a transition of a write data strobe signal at a second terminal of the plurality of control terminals in combination with a command latch enable signal received at a third terminal of the plurality of control terminals. depending on the fact, stores command value received by the input terminal to the command register,
The control circuit enters the normal operation mode or Raa Dobansuto operation mode in response to said command value corresponding to the start of the A Doban strike mode,
Wherein the control circuit, said at A Dobansuto operation mode, in response to receiving the interruption request signal at one of the plurality of control terminals, and holds the current value of the data word at the output terminals holding the current state of the read enable signal at a first terminal of the plurality of control terminals,
Wherein the control circuit, in response to reception of a termination of the cross-sectional requests in from the controller, and to drive the read data strobe signal and transmitting the data word to the controller at A Doban strike data transfer mode Resume,
Wherein the control circuit, in conjunction also with the reception of the address latch enable signal from the first transition polarity and combinations and the controller, the write data strobe signal from the controller, the memory from the controller via the input and output lines Receive the address
The interruption request unit corresponding to the transition of the address latch enable signal during the transmission of data words to the controller at A Doban strike data transfer mode.
前記フラッシュメモリ装置は、
ホストシステムとインターフェイスするためのホストインターフェイスを有するフラッシュメモリコントローラと、
前記フラッシュメモリコントローラに結合されたデータバスと、
前記フラッシュメモリコントローラに結合された複数の制御線と、をさらに備えるフラッシュメモリサブシステムで実現され、
前記制御回路は、前記データバスと前記複数の制御線とに結合され、前記制御線から受信された制御信号に応じて、前記データバスからデータを受信しかつ前記データバスにデータを送信し、通常動作モードおよびアドバンストモードでの前記装置の動作を制御する装置。 The apparatus of claim 1 .
The flash memory device includes :
A flash memory controller having a host interface for the host system and interface,
A data bus coupled to the flash memory controller;
A plurality of control lines coupled to the flash memory controller is implemented in a flash memory subsystem Ru further comprising a
Before SL control circuit is coupled to said data bus and said plurality of control lines, in accordance with the received control signals from the control lines, the data to receive and the data bus the data from the data bus A device that transmits and controls the operation of the device in normal and advanced modes.
前記読み出しデータストローブ信号は、通常動作モードにおいて最高に利用可能な周波数を有し、The read data strobe signal has the highest available frequency in normal operation mode;
アドバンストデータ転送モードにおける前記読み出しデータストローブ信号は、通常動作モードにおける最高に利用可能な周波数よりも高い周波数を有する装置。The apparatus wherein the read data strobe signal in the advanced data transfer mode has a higher frequency than the highest available frequency in the normal operation mode.
アドバンスト動作モードにおいて、前記制御回路は、前記複数の制御端子のうちの第２の端子で受信された書き込みデータストローブ信号の選択された極性の遷移に応じて、前記入出力端子で受信されたデータワードを前記データレジスタの中にラッチし、
前記書き込みデータストローブ信号は、通常動作モードにおいて最高に利用可能な周波数を有し、
アドバンストデータ転送モードにおける前記書き込みデータストローブ信号は、通常動作モードにおける最高に利用可能な周波数よりも高い周波数を有し、
通常動作モードにおいて、前記制御回路は、前記複数の制御端子のうちの第２の端子で受信された書き込みデータストローブ信号の第１の極性の遷移に応じて、前記入出力端子で受信されたデータワードを前記データレジスタの中にラッチする装置。 The device according to claim 1,
In the advanced mode of operation, the control circuit, depending on the selected transition of the polarity of the received write data strobe signal at a second terminal of the plurality of control terminals, received at the input terminal data Latch a word into the data register;
The write data strobe signal has the highest available frequency in normal operation mode;
The write data strobe signal in advanced data transfer mode has a frequency higher than the highest available frequency in normal operation mode;
In normal operation mode, the control circuit, in response to a first transition polarity of the second received written can included data strobe signal at the terminal of the plurality of control terminals is received at the input terminal Device for latching the data word into the data register.
前記書き込みデータストローブ信号は、読み出しデータストローブ信号に対して位相外れであり、The write data strobe signal is out of phase with respect to the read data strobe signal;
前記読み出しデータストローブ信号および書き込みデータストローブ信号のそれぞれの選択された極性に応じて、前記入出力端子でデータワードを送信する装置。An apparatus for transmitting a data word at the input / output terminal in accordance with a selected polarity of each of the read data strobe signal and the write data strobe signal.
通常動作モードにおいて、前記コントローラから受信された読み出しデータストローブ信号の第１の極性の遷移に応じて、入出力線を介して前記コントローラにデータワードを送信するステップと、
アドバンストデータ転送モードを開始するために前記コントローラから受信されたコマンドを実行するステップと、
前記読み出しデータストローブ信号を前記コントローラへ駆動するステップと、
前記読み出しデータストローブ信号の第１の極性と第２の極性の両方の遷移と同期して、アドバンストデータ転送モードにおいて、入出力線を介して前記コントローラに前記フラッシュメモリ装置に格納されているデータに対応するデータワードを送信するステップと、
を含む方法。 A method of operating a flash memory device to communicate with a flash memory controller, comprising:
Transmitting a data word to the controller via an input / output line in response to a first polarity transition of a read data strobe signal received from the controller in a normal operation mode;
Executing a command received from the controller to initiate an advanced data transfer mode ;
And driving the pre-SL read data strobe signal to said controller,
In synchronization with the transition of both the first polarity and the second polarity of the read data strobe signal, the A Doban strike data transfer mode, stored in the flash memory device to the controller via the input-output lines Transmitting a data word corresponding to the data;
Including methods.
前記通常動作モードはフラッシュメモリ装置とコントローラとの間の通信のための標準化された仕様に対応し、前記標準化された仕様は前記読み出しデータストローブ信号と前記入出力線を介したデータワード用のハイロジックレベルおよびローロジックレベルを定める第１の電圧仕様を含み、
前記送信するステップ、駆動するステップ、および送信するステップは、前記読み出しデータストローブ信号と前記入出力を介したデータワード用のハイロジックレベルおよびローロジックレベルを定める第２の指定された電圧仕様を用いて行われ、第２の指定された電圧仕様におけるハイロジックレベルおよびローロジックレベルは第１の指定された電圧仕様におけるハイロジックレベルおよびローロジックレベルにより定められたものより実質的に小さい電圧振幅を定める方法。 The method of claim 12 , wherein
The normal operation mode corresponds to a standardized specification for communication between the flash memory device and the controller, and the standardized specification is a high level for a data word via the read data strobe signal and the input / output line. Including a first voltage specification defining a logic level and a low logic level;
The transmitting , driving, and transmitting steps use the read data strobe signal and a second specified voltage specification that defines a high logic level and a low logic level for a data word via the input / output. performed Te, Ruha Lee logic level and low logic levels put the second specified voltage specifications substantially than that defined by Ruha Lee logic level and low logic levels put the voltage specification is first designated method of determining the voltage amplitude not to small.
前記第１の指定された電圧仕様におけるハイロジックレベルおよびローロジックレベルにより定められた電圧振幅は、公称約３．３ボルトであり、
前記第２の指定された電圧仕様におけるハイロジックレベルおよびローロジックレベルにより定められた電圧振幅は、公称約１．８ボルトである方法。 14. The method of claim 13 , wherein
Said voltage amplitude defined by a first put to the specified voltage specifications Ruha Lee logic level and low logic levels are nominally about 3.3 volts,
It said voltage amplitude defined by Ruha Lee logic level and low logic levels put the second specified voltage specifications, is nominally about 1.8 volts method.
前記実行するステップの後に、前記コントローラから書き込みデータストローブ信号を受信するステップと、
前記書き込みデータストローブ信号の第１の極性と第２の極性の両方の遷移を受信したことに応じて、前記入出力線上のデータワードを前記フラッシュメモリ装置に格納するべく中にラッチするステップと、
をさらに含む方法。 The method of claim 12 , wherein
Receiving a write data strobe signal from the controller after the executing step;
Latching a data word on the input / output line into the flash memory device for storage in response to receiving a transition of both a first polarity and a second polarity of the write data strobe signal ;
Further comprising the.
通常動作モードにおいて、前記コントローラから受信された書き込みデータストローブ信号の第１の極性の遷移に応じて、前記入出力線上のデータワードを前記フラッシュメモリ装置に格納するべく中にラッチするステップをさらに含む方法。In a normal operation mode, the method further includes latching a data word on the input / output line to be stored in the flash memory device in response to a first polarity transition of the write data strobe signal received from the controller. Method.
前記実行するステップは、前記コントローラからの書き込みデータストローブ信号の第１の極性の遷移と組み合わせ、かつ前記コントローラからのコマンドラッチイネーブル信号を受信したこととも組み合わせて、前記入出力線上の開始コマンド値を受信したことに応じて行われる方法。 The method of claim 12 , wherein
The executing step is combined with a transition of the first polarity of the write data strobe signal from the controller and in combination with receiving a command latch enable signal from the controller, to obtain a start command value on the input / output line how to be carried out in response to the received.
前記アドバンストデータ転送モードにおいて前記コントローラにデータワードを送信するステップの間で、かつ前記コントローラからの中断リクエストを受信したことに応じて、前記入出力線上のデータワード値を保持するとともに前記読み出しイネーブル信号の現在の状態を保持するステップをさらに含む方法。 The method of claim 17,
It said read together between sending data words to said controller before Symbol advanced data transfer mode, and in response to receiving an interrupt request from the controller, to hold the data word value of the input line the method comprising the the al the steps containing the current state of the enable signal.
前記コントローラから中断リクエストの終止を受信したことに応じて、前記アドバンストデータ転送モードにおいて前記コントローラにデータワードを送信するステップと前記読み出しデータストローブ信号を駆動するステップとを再開するステップをさらに含む方法。 The method of claim 18 , wherein :
In response to receiving the termination of the previous SL controller or al disruptions request, the resume steps and driving the step and the read data strobe signal for transmitting data words to the controller in the advanced data transfer mode Further comprising a method.
前記中断リクエストは、前記コントローラからの制御信号の遷移を受信したことに対応する方法。 The method of claim 18 , wherein:
The interruption request, how to correspond to the reception of a transition of the control signal from the controller.
前記アドバンストデータ転送モードにおいて前記コントローラにデータワードを送信するステップと前記読み出しデータストローブ信号を駆動するステップとの前に、前記コントローラからの書き込みデータストローブ信号の第１の極性の遷移と組み合わせ、かつ前記コントローラからのアドレスラッチイネーブル信号を受信したこととも組み合わせて、前記入出力線を介して前記コントローラからメモリアドレスを受信するステップをさらに含み、
前記中断リクエストは、前記アドバンストデータ転送モードにおいて前記コントローラにデータワードを送信するステップの間の前記アドレスラッチイネーブル信号の遷移に対応する方法。 The method of claim 20, wherein,
Before the step of driving the step and the read data strobe signal for transmitting data words to the controller before SL Advanced Data transfer mode, a first transition polarity and the combination of write data strobe signal from the controller and, Receiving a memory address from the controller via the input / output line in combination with receiving an address latch enable signal from the controller;
The interruption request, how to correspond to the transition of the address latch enable signal during the step of transmitting the controller to the data word in the advanced data transfer mode.
前記中断リクエストの終止は、前記アドレスラッチイネーブル信号の第２の遷移に対応する方法。 The method of claim 21,
The termination of the previous SL interruption request, the method corresponding to the second transition of said address latch enable signal.
アドバンストデータ転送動作モードにおいて、
読み出しデータストローブ信号の第１の極性および第２の極性の両方の遷移と同期して、前記読み出しデータストローブ信号を前記コントローラへ駆動するステップと、
前記フラッシュメモリ装置に格納されているデータに対応するデータワードを入出力線を介して前記コントローラに送信するステップと、を含み、
通常動作モードを開始するために前記コントローラから受信されたコマンドを実行するステップと、
前記コントローラから受信された読み出しデータストローブ信号の第１の極性の遷移に応じて前記入出力線を介してデータワードを前記コントローラに送信するステップと、
を含む方法。 A method of operating a flash memory device to communicate with a flash memory controller, comprising:
In advanced data transfer operation mode ,
A step of first polarity and the second in synchronization with both of a polarity transition of readings out data strobe signal, and drives the read data strobe signal to said controller,
Transmitting a data word corresponding to data stored in the flash memory device to the controller via an input / output line;
Executing a command received from the controller to initiate a normal operating mode ;
Transmitting the data word to the controller via the input and output lines in response to a transition of the first polarity of the read data strobe signal received from the previous SL controller,
Including methods.
通常動作モードはフラッシュメモリ装置とコントローラとの間の通信のための標準化された仕様に対応し、前記標準化された仕様は前記読み出しデータストローブ信号と前記入出力線を介したデータワード用のハイロジックレベルおよびローロジックレベルを定める第１の電圧仕様を含み、
前記駆動するステップおよび送信するステップは、前記読み出しデータストローブ信号と前記入出力線を介したデータワード用のハイロジックレベルおよびローロジックレベルを定める第２の指定された電圧仕様を用いて行われ、第２の指定された電圧仕様におけるハイロジックレベルおよびローロジックレベルは第１の指定された電圧仕様におけるハイロジックレベルおよびローロジックレベルにより定められたものより実質的に小さい電圧振幅を定める方法。 24. The method of claim 23 .
Normal operation mode corresponds to the standardized specifications for communication between the flash memory device and the controller, wherein the standardized specifications high for data words via the input and output lines and the read data strobe signal Including a first voltage specification defining a logic level and a low logic level;
The driving and transmitting steps are performed using a second specified voltage specification that defines a high logic level and a low logic level for the data word through the read data strobe signal and the input / output line ; Ruha Lee logic level and low logic levels put the second specified voltage specifications have substantially smaller than that defined by Ruha Lee logic level and low logic levels put the voltage specification is first designated A method for determining the voltage amplitude.
アドバンストデータ転送モードにおいて、前記コントローラから書き込みデータストローブ信号を受信するステップと、
前記書き込みデータストローブ信号の第１の極性と第２の極性の両方の遷移を受信したことに応じて、前記入出力線上のデータワードを前記フラッシュメモリ装置に格納するべく中にラッチするステップと、
をさらに含む方法。 24. The method of claim 23 .
In A Doban strike data transfer mode, receiving a write data strobe signal from the controller,
Latching a data word on the input / output line into the flash memory device for storage in response to receiving a transition of both a first polarity and a second polarity of the write data strobe signal ;
Further comprising the.
通常動作モードにおいて、前記コントローラから受信された書き込みデータストローブ信号の第１の極性の遷移に応じて、前記入出力線上のデータワードを前記フラッシュメモリ装置に格納するべく中にラッチするステップと、
をさらに含む方法。 The method of claim 25, wherein,
In normal operation mode, the step of latching into order in response to a transition of the first polarity writing can included data strobe signal received from the controller, to store the data words of the input and output lines to the flash memory device When,
A method further comprising:
Applications Claiming Priority (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/379,895 | 2006-04-24 | ||
| US11/379,895 US7366028B2 (en) | 2006-04-24 | 2006-04-24 | Method of high-performance flash memory data transfer |
| US11/379,910 | 2006-04-24 | ||
| US11/379,910 US7345926B2 (en) | 2006-04-24 | 2006-04-24 | High-performance flash memory data transfer |
| US11/424,573 US7525855B2 (en) | 2006-04-24 | 2006-06-16 | Method of high-performance flash memory data transfer |
| US11/424,573 | 2006-06-16 | ||
| US11/424,581 | 2006-06-16 | ||
| US11/424,581 US7366029B2 (en) | 2006-04-24 | 2006-06-16 | High-performance flash memory data transfer |
| US11/458,422 | 2006-07-19 | ||
| US11/458,431 US7499339B2 (en) | 2006-07-19 | 2006-07-19 | High-performance flash memory data transfer |
| US11/458,422 US7499369B2 (en) | 2006-07-19 | 2006-07-19 | Method of high-performance flash memory data transfer |
| US11/458,431 | 2006-07-19 | ||
| PCT/US2007/067090 WO2007127678A2 (en) | 2006-04-24 | 2007-04-20 | High-performance flash memory data transfer |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009534785A JP2009534785A (en) | 2009-09-24 |
| JP2009534785A5 true JP2009534785A5 (en) | 2010-06-03 |
| JP5226669B2 JP5226669B2 (en) | 2013-07-03 |
Family
ID=38627002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009507905A Active JP5226669B2 (en) | 2006-04-24 | 2007-04-20 | High-efficiency flash memory data transfer |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP2011122A2 (en) |
| JP (1) | JP5226669B2 (en) |
| KR (1) | KR101458381B1 (en) |
| CN (1) | CN101479804B (en) |
| TW (1) | TWI486964B (en) |
| WO (1) | WO2007127678A2 (en) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5106219B2 (en) | 2008-03-19 | 2012-12-26 | 株式会社東芝 | Memory device, host device, memory system, memory device control method, host device control method, and memory system control method |
| KR101087195B1 (en) * | 2008-05-26 | 2011-11-29 | 주식회사 하이닉스반도체 | Non volatile memory device |
| WO2010002943A1 (en) | 2008-07-01 | 2010-01-07 | Lsi Corporation | Methods and apparatus for interfacing between a flash memory controller and a flash memory array |
| JP5266589B2 (en) * | 2009-05-14 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | Nonvolatile semiconductor memory device |
| JP5449032B2 (en) * | 2009-05-28 | 2014-03-19 | パナソニック株式会社 | Memory system |
| JP2011058847A (en) * | 2009-09-07 | 2011-03-24 | Renesas Electronics Corp | Semiconductor integrated circuit device |
| EP4053840A1 (en) * | 2010-02-23 | 2022-09-07 | Rambus Inc. | Methods and circuits for dynamically scaling dram power and performance |
| US8422315B2 (en) * | 2010-07-06 | 2013-04-16 | Winbond Electronics Corp. | Memory chips and memory devices using the same |
| JP2012198965A (en) * | 2011-03-22 | 2012-10-18 | Toshiba Corp | Nonvolatile semiconductor storage device |
| US9053066B2 (en) | 2012-03-30 | 2015-06-09 | Sandisk Technologies Inc. | NAND flash memory interface |
| KR102130171B1 (en) * | 2014-01-13 | 2020-07-03 | 에스케이하이닉스 주식회사 | Semiconductor device and semiconductor system |
| US9385721B1 (en) | 2015-01-14 | 2016-07-05 | Sandisk Technologies Llc | Bulk driven low swing driver |
| US9792994B1 (en) | 2016-09-28 | 2017-10-17 | Sandisk Technologies Llc | Bulk modulation scheme to reduce I/O pin capacitance |
| JP6894459B2 (en) * | 2019-02-25 | 2021-06-30 | 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． | Pseudo-static random access memory and how it works |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5696917A (en) * | 1994-06-03 | 1997-12-09 | Intel Corporation | Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory |
| KR100252057B1 (en) * | 1997-12-30 | 2000-05-01 | 윤종용 | Semiconductor memory device usable in SDR and DDR |
| JP2000067577A (en) * | 1998-06-10 | 2000-03-03 | Mitsubishi Electric Corp | Synchronous semiconductor memory |
| JP3416083B2 (en) * | 1999-08-31 | 2003-06-16 | 株式会社日立製作所 | Semiconductor device |
| US6466491B2 (en) * | 2000-05-19 | 2002-10-15 | Fujitsu Limited | Memory system and memory controller with reliable data latch operation |
| TWI228259B (en) * | 2000-05-22 | 2005-02-21 | Samsung Electronics Co Ltd | Method and circuit for inputting and outputting data, and system using semiconductor memory device including the same |
| JP2002007200A (en) * | 2000-06-16 | 2002-01-11 | Nec Corp | Memory controller and operation switching method and interface device and semiconductor integrated chip and recording medium |
| US7370168B2 (en) * | 2003-04-25 | 2008-05-06 | Renesas Technology Corp. | Memory card conforming to a multiple operation standards |
| US6961269B2 (en) * | 2003-06-24 | 2005-11-01 | Micron Technology, Inc. | Memory device having data paths with multiple speeds |
| KR100521049B1 (en) * | 2003-12-30 | 2005-10-11 | 주식회사 하이닉스반도체 | Write circuit of the Double Data Rate Synchronous DRAM |
| DE102004026808B4 (en) * | 2004-06-02 | 2007-06-06 | Infineon Technologies Ag | Backwards compatible memory chip |
| KR100546418B1 (en) * | 2004-07-27 | 2006-01-26 | 삼성전자주식회사 | Non-volatile memory device performing double data rate operation in reading operation and method thereof |
-
2007
- 2007-04-20 CN CN200780019176XA patent/CN101479804B/en active Active
- 2007-04-20 KR KR1020087028524A patent/KR101458381B1/en not_active IP Right Cessation
- 2007-04-20 WO PCT/US2007/067090 patent/WO2007127678A2/en active Application Filing
- 2007-04-20 JP JP2009507905A patent/JP5226669B2/en active Active
- 2007-04-20 EP EP07761017A patent/EP2011122A2/en not_active Ceased
- 2007-04-24 TW TW096114457A patent/TWI486964B/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009534785A5 (en) | ||
| KR102649322B1 (en) | Memory device, memory system, and oepration method of memory device | |
| US9886378B2 (en) | Nonvolatile memory system using control signals to transmit varied signals via data pins | |
| KR102145401B1 (en) | Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters | |
| KR101626084B1 (en) | Multi-chip memory system and data transfer method thereof | |
| CN107093459B (en) | Nonvolatile memory device, reading method thereof, and memory system | |
| US8438356B2 (en) | Flash memory controller | |
| US8082435B2 (en) | Memory device initiate and terminate boot commands | |
| JP2011507140A5 (en) | ||
| CN109859780B (en) | Semiconductor memory | |
| TW200910371A (en) | NAND interface | |
| KR20090026267A (en) | High-performance flash memory data transfer | |
| EP3846170A1 (en) | Storage device and operating method thereof | |
| JP6812060B2 (en) | Devices and methods for terminating low power states of memory devices | |
| US8489780B2 (en) | Power saving in NAND flash memory | |
| US9013945B2 (en) | Token ring architecture based memory system and operating method to optimize current consumption | |
| US20180299935A1 (en) | Memory device and data storage device including the same | |
| US7437499B2 (en) | Dividing a flash memory operation into phases | |
| TWI689931B (en) | Memory device and reading method, and timing signal generation circuit | |
| US20060274582A1 (en) | Flash memory device having reduced program time and related programming method | |
| KR20190102779A (en) | Nonvolatile memory device, data storage apparatus including the same and operating method thereof | |
| KR102655360B1 (en) | Controller, data storage device and operating method thereof | |
| US8166228B2 (en) | Non-volatile memory system and method for reading and storing sub-data during partially overlapping periods | |
| US20190179744A1 (en) | Memory system and operating method thereof | |
| KR20150050879A (en) | Semiconductor memory apparatus, memory system and method for operating thereof |