JP2009518824A - 撮像装置の周辺回路への光を遮断する方法および装置 - Google Patents

Abstract

画素セルアレイの外側の周辺回路を覆って形成される光遮断材料層を有する撮像装置を提供する方法と装置が開示される。
【選択図】図２

Description

本発明は、回路上に製造された撮像装置を備える集積回路と、前記の集積回路を製造する方法に関する。

ＣＭＯＳ撮像ダイのような固体撮像ダイは、典型的にひとつのチップ上の画素セルアレイに数千の画素セルを備える。画素セルは、放射エネルギーを電気的信号に変換し、それは蓄積されて、例えばプロセッサ（処理装置）のような電気的装置によって、呼び出される。蓄積された電気的信号は、コンピュータのスクリーンやプリントできるメディア上に画像を作り出すために呼び出すことができる。

典型的なＣＭＯＳ撮像回路、その処理ステップ、および撮像回路のさまざまなＣＭＯＳ素子の機能の詳細な説明は、例えば、それぞれＭｉｃｒｏｎ Ｔｅｃｈｎｏｌｏｇｙ，Ｉｎｃ．に譲渡された、米国特許番号６，１４０，６３０、６，３７６，８６８、６，３１０，３６６、６，３２６，６５２、６，２０４，５２４、６，３３３，２０５に記述されている。前述の特許のそれぞれの開示は、その全体として引用によってこの明細書に組み込まれている。

図１は典型的な集積回路１０の構成図を示す。集積回路はダイ１２を含み、ダイ１２はその上に含まれる撮像装置（imager device）８を有する。すなわち、例示されるように、および例示的に説明するため、撮像装置はＣＭＯＳ装置８とする。撮像装置８は、事前に決められた数の列と行に並べられた複数の画素セルを含む、画素セルアレイ１４を有する。画素セルアレイ１４のそれぞれの行の画素セルは、行選択回線によってすべて同時にターンオンされ、それぞれの列の画素セルはそれぞれの列選択回線によって選択的に出力される。複数の行と列の回線は、画素セルアレイ１５全体に備え付けられる。行回線は、行アドレスデコーダ２に応答した行ドライバ１によって次々と選択的に起動され、列選択回線は列アドレスデコーダ４に応答した列ドライバ３によって、それぞれの行の起動のため、次々と選択的に起動される。撮像装置８は、制御回路５によって作動され、制御回路５は画素セルの読み出しに適した行と列の線（line）を選択するためのアドレスデコーダ２，４、ならびに、選択した行と列のドライブトランジスタに作動電圧を加える行と列のドライバ回路１，３を制御する。

画素セル出力信号は、電荷蓄積ノードがリセットされる時に電荷蓄積ノードから得られる画素リセット信号Ｖ_ｒｓｔと、撮像によって発生した電荷がノードに移動された後、蓄積ノードから得られる画素撮像信号Ｖ_ｓｉｇを典型的に含む。Ｖ_ｒｓｔおよびＶ_ｓｉｇ信号は、サンプルアンドホールド回路６によって読み出され、画素セルに影響を与える放射エネルギー量を示すそれぞれの画素セルの差分信号（Ｖ_ｒｓｔ−Ｖ_ｓｉｇ）を生成する差動増幅器７によって引き算される。信号差分はアナログデジタル変換器９によってデジタル化される。デジタル化された信号差分は、デジタル画像を作成および出力するため撮像処理装置１１に送られる。加えて、図１に示すように、撮像装置８の構成要素は、集積回路１０を作るためのシングルダイ１２上にすべて含まれるか、もしくは構成要素は複数のダイ上に集積される。集積回路１０は、センサ、カメラ、パーソナルデジタルアシスタント（ＰＤＡ）、スキャナ、ファックス、コピー機を含むがこれらに限定されない、多くの画像取得および／または再生の実施例に含まれる。

画像取得中に画素セルアレイ１４に向かう放射エネルギーは、また適した画像取得を妨げうる、撮像装置８の周辺回路にも投射する。例えば、放射エネルギーは、回路、
例えばトランジスタやキャパシタ（不図示）、行ドライバ１、デコーダ２、４、アナログデジタル変換器９、撮像処理装置１１、タイミングおよび制御回路５、および／または列ドライバ３に達することができる。周辺回路は、典型的に、変化する量の放射エネルギーに暴露した時にノイズに影響されやすい、トランジスタ、キャパシタ、およびその他の構成要素を含む。これは、列バンディング（banding）、すなわち、有意に撮像装置の性能を下げるような画像アーティファクト（artifacts）となりうる。

したがって、固体撮像装置に対して、撮像装置の周辺回路に達する放射エネルギーの量を除去あるいは減少させ、その結果、画像中のノイズの量を減らし、より良い画像品質に導くという、要請および要望がある。

本発明の例示的な実施形態は、回路上に固体撮像装置を備える集積回路を提供し、集積回路は周辺回路に達する多量の放射エネルギーを除去もしくは減少させるために、撮像装置に関連する周辺回路を覆って形成される光を遮断する材料層を有する。本発明はまた、このような集積回路を製造する方法にも関連する。

以降の詳細な説明においては、本発明の一部を形成し、例示のために本発明が実施されうる具体的な実施形態を示す、付随する図が参照される。これらの実施形態は、当業者が本発明を実施できるのに十分な詳細さで説明され、また他の実施形態が使用されてもよく、本発明の本質および範囲から離れることなしに、構造的、論理的、電気的な変更がなされてもよいことが理解されるべきである。記述された処理ステップの工程は本発明の例示的な実施形態であるが、しかしながら、ステップの順序は以下に述べられたものに限定されず、当業者に知られるように、ある順序で必然的に起こるステップを除いては、変更されてもよい。

「ウェハ」、「ダイ」、「基板」という用語は、シリコン、シリコンオンインシュレータ（ＳＯＩ）もしくはシリコンオンサファイア（ＳＯＳ）技術、ドーピングされたおよびドーピングされない半導体、ベース半導体の基礎によって支えられるシリコンのエピタキシャル層、および他の半導体構造、を含む半導体ベースの材料として理解される。さらに、以降の説明で「ウェハ」、「ダイ」、「基板」が引用される場合は、先の処理ステップは、ベース半導体構造もしくは基礎の中または上にある領域および接合を形成するために使用されている可能性がある。加えて、半導体はシリコンベースである必要はなく、シリコンゲルマニウム、シリコンオンインシュレータ、シリコンオンサファイア、ゲルマニウム、または砒化ガリウム、もしくはその他の半導体材料でもよい。

「画素セル」という用語は、光センサと、放射エネルギーを電気信号に変換し、画素セル出力を提供する他の装置を含む、画素ユニットセルを言う。例示のために代表的な画素セルの一部が図およびここでの説明に示されており、典型的に、撮像アレイにおける全ての撮像画素セルの製造は同時に同様な方法で進行するであろう。本発明の例示的な実施形態はＣＭＯＳ撮像装置に関連して以下に論じられるが、本発明はそのように限定されず、撮像画素セルアレイを備える任意の固体撮像装置に適用できる。

「不透明材料」もしくは「略不透明材料」という用語は、放射エネルギーおよび特に光の透過を実質的に遮断できる材料層を言う。

次に図について述べるが、図中では、類似の参照番号は類似の要素を表し、図２は本発明の一実施形態にしたがって構成された集積回路１００の実施形態を示す。具体的に、図２はダイ１２５上に形成されたＣＭＯＳ撮像装置１８０を備える集積回路１００を示す。
撮像装置１８０は、画素セルアレイ１４５、ならびに、行ドライバ１１０、列ドライバ１３０、行デコーダ１２０、列デコーダ１４０、タイミングおよび制御回路１５０、アナログデジタル変換器１９０、サンプルアンドホールド回路１６０、増幅器１７０および撮像処理装置１１４を備える周辺読み出し回路１２２を含む。

特に、図２の集積回路１００は、周辺回路１２２を覆って形成される略不透明材料層１２４を含む。材料層１２４は周辺回路１２２の周囲に境界を形成する第一のフレーム１１６と、画素セルアレイ１４５の周囲に境界を形成する第二のフレーム１１８とに結合する。図示された第一と第二のフレーム１１６、１１８は、第二のフレーム１１８が第一のフレーム１１６の境界内に作られるように形成される。材料層１２４は、影響を及ぼす放射エネルギーから周辺回路１２２を保護し、一方、放射エネルギーが画素セルアレイ１４５に達することを可能にする。材料層１２４は画素セルの読み出しの間、放射エネルギーから周辺回路１２２のさまざまな構成要素である、トランジスタとキャパシタ（不図示）を保護することによって、ノイズを減少させる。材料層１２４は、ネガ型フォトレジストを含むがこれに限定されない任意の略透明材料で形成されうる。

図３は、図２の集積回路１００の部分的な断面図である。図に示されるように、集積回路１００は周辺回路１２２を覆って形成される略不透明材料層１２４を有し、略不透明材料層１２４は放射エネルギーが周辺回路１２２に達するのを妨げ、結果として読み出し過程でのノイズの減少および列バンディングのような撮像アーティファクトの除去と減少につながる。図３はまたマイクロレンズ１４１のアレイを有する画素セルアレイ１４５の部分的な断面図を示し、マイクロレンズのアレイは、ダイ１２５上のエピタキシャル層１２１に形成された各感光領域１４７に放射エネルギーを向ける。図示のマイクロレンズ１４１は、カラーフィルタアレイ１１７およびその他の典型的な誘電体または電極材料層１２０ａ、１２０ｂ、１２０ｃ、１２０ｄを覆って形成される、平坦化層１９１上に形成される。

カラーフィルタアレイ（例えばカラーフィルタアレイ１１７）は、典型的に、画素セルアレイ（例えば画素セルアレイ１４５）内で使用され、特定の色に対応する特定の波長範囲内に放射エネルギーを割り当て、画素セルに届ける（reach）。例えば、赤、青、もしくは緑（ＲＢＧ）の色に関連する光の波長を通し、対応する赤、青、もしくは緑の画素セルを形成できるようにするフィルタを、カラーフィルタアレイが含む。また、他のカラーフィルタアレイは、シアン、マゼンタ、もしくは黄色（ＣＭＹ）の色に関連する光の波長を通し、対応するシアン、マゼンタ、もしくは黄色の画素セルを形成できる。

図３の材料層１２４は、第一と第二のフレーム１１６、１１８に結合し、平坦化層１９１上にメサ（型）として形成される。図に示した材料層１２４は、周辺回路１２２の上にのみ形成され、それによって放射エネルギーがマイクロレンズ１４１に達することができる。マイクロレンズアレイ１４１と同じ材料層（すなわち平坦化層１９１）上に形成されているように示されているが、材料層１２４と第一と第二のフレーム１１６、１１８は図に示した実施形態に限定されず、図６から８に関連して以下にさらに述べられる、集積回路１００の他の材料層上にも形成されることができる。

図４から６は図２の集積回路１００を構成する例示的な方法を示す。図４に示すように、中間構造１００ａは、自身の上に形成されたエピタキシャル層１２１を有するダイ１２５を含む。感光領域１４７と周辺回路１２２はエピタキシャル層１２１に関連して形成される。平坦化層１９１はカラーフィルタアレイ１１７と他の材料層１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ上に形成され、これらはエピタキシャル層１２１を覆って形成されている。感光領域１４７および周辺回路１２２は、それぞれ、エピタキシャル層１２１内、および上に形成されるものとして示されているが、これは例示的なものであって、いかなる方法にも限定する意図はない。

プレカーサー（precursor:または先行）ブロック１４１ａは、平坦化層１９１上にパターンされる。プレカーサーブロック１４１ａは、ダイレクトリソグラフィックパターニングに適した十分な厚さの任意の材料（例えば、概してフォトレジストもしくは特にマイクロレンズ（例えば図３のマイクロレンズアレイ１４１）の形成に典型的に使われる材料）であってよい。例えば、プレカーサーブロック１４１ａは、ポリメチルメタクリラート、ポリカーボネート、ポリオレフィン、酢酸ブチルセルロース、またはポリスチレンすなわちポリアミド、エポキシ樹脂のような熱硬化性樹脂、光感受性ゼラチン、すなわちアクリラート、メタクリラート、ウレタンアクリラート、エポキシアクリラートもしくはポリエステルアクリラートのような放射線遮蔽樹脂、からなるグループから選ばれた材料から作ることができる。

第一と第二のフレーム１１６、１１８（例えば図２）を形成するためにパターンされたプレカーサーブロック１４１ａは、図５に関連して以下に述べられるように、続いて起こるリフロー工程に影響されにくいＵＶ光線で選択的に処理されることができる。感光領域１４７上にパターンされたプレカーサーブロック１４１ａはマスク１５５によってＵＶ光線から選択的に保護される。

図５は、感光領域１４７にパターンされたプレカーサーブロック１４１ａ（図４）を示し、ＵＶ光線で処理されていないプレカーサーブロックは、マイクロレンズ１４１のアレイを形成するためにリフローされる。ネガ型フォトレジスト層１２４ａは中間構造１００ａ上に形成される。マスク１５５は材料層１２４ａの選択された部分上に（例えば画素セルアレイ１４５上に）提供され、その部分上には材料層１２４（図３）は所望されない。ＵＶ光線はネガ型フォトレジストに向けられ、その結果ネガ型フォトレジストが化学架橋（cross link）のために感光され、現像液に溶けなくなる。

図６はマスクの除去、および続いて起こる中間構造１００ａ（図５）の現像液（不図示）への暴露を示す。現像液はフォトレジスト１２４ａ（図５）のＵＶ光線にさらされていない部分（すなわち化学架橋していない）に化学作用を及ぼし（attack）、一方、事前に適切に化学架橋されたフォトレジスト１２４ａ（図５）の部分は材料層１２４として残される。

第一と第二のフレーム１１６、１１８の形成は、材料層１２４の薄い部分１２４ｐがこれらの領域に形成されることを可能にする。すなわち、材料層１２４の薄い部分１２４ｐを適切に化学架橋するためには、第一と第二のフレーム１１６と１１８の間に位置する中間部分１２４ｍより少ないＵＶ光線の暴露しか必要としない。例えば、材料層１２４の薄い部分１２４ｐは、約０．５マイクロメートルの厚さでよく、材料層１２４の中間部分１２４ｍは約１マイクロメートルかそれ以上の厚さでよい。フォトレジスト１２４ａ（図５）の処理の間、薄い部分１２４ｐはフォトレジスト１２４ａ（図５）を適切に化学架橋するために約２００ｍＪの暴露を必要とする。一方、中間部分１２４ｍは、適切に化学架橋するために約１６００ｍＪの暴露を必要とする。１６００ｍＪの暴露は暴露機器の生産処理量を有意に減少させ、装置のコストを増加させる。この暴露はまた、材料の流出および暴露機器の損傷を引き起こす。最終的に、このような多量暴露は迷光量を増加させ、ひいては撮像装置の性能に悪影響を及ぼすアクティブアレイ領域でのフォトレジストの残留問題を引き起こす。

加えて、第一と第二のフレーム１１６、１１８は、現像液がフォトレジスト１２４ａ（図５）の中間層１２４ｍに化学作用を及ぼすのを妨げる。ＵＶ光線がフォトレジスト１２４ａ（図５）の表面１２４ｓの上部から、中間部分１２４ｍに届く十分な深さまで浸透しないことが起こりうるため、適切に化学架橋されなかった任意のフォトレジスト１２４ａ
（図５）が中間部分１２４ｍに位置することが多い。それゆえ、第一と第二のフレーム１１６、１１８は現像液を用いる後続の工程に対するバリアとして働く。材料層１２４の上面と、第一と第二のフレーム１１６、１１８を覆う材料層１２４の薄い部分１２４ｐが十分な化学架橋のための十分なＵＶ処理量に曝されさえすれば、高品質な材料層１２４が周辺回路１２２に達する光を遮断するために形成することが可能である。

図６の材料層１２４は、材料層１２４の薄い部分１２４ｐで０．５マイクロメートルの厚さ、材料層１２４の中間部分１２４ｍで１マイクロメートルの厚さであるとして説明されるが、任意の方法に限定されることを意図するものではない。例えば、薄い部分１２４ｐは、実施形態によって、０．５マイクロメートルよりも大きくてもよいし小さくてもよい。中間部分１２４ｍは同様に、１マイクロメートルよりも大きくてもよいし小さくてもよい。同様に、フォトレジスト１２４ａ（図５）のＵＶ光線の暴露量は、所望の材料層１２４の厚さと暴露感受性によって、２００ｍＪ以上も以下も可能である。

第一と第二のフレーム１１６、１１８は断面図においてほぼ方形の形として示されているが、限定されることを意図するものではないことに注意されるべきである。例えば、第一と第二のフレームは、画素セルアレイ１４５の領域および周辺回路１２２の領域によって、（所望されれば）ほぼ半楕円形、ほぼ半円形、またはほぼ台形の形であることが可能である。

図４に関連して上記で述べられるように、プレカーサーブロック１４１ａのＵＶでの処理は自由選択であり、限定を意図するものではないことに注意されるべきである。例えば、第一と第二のフレーム１１６、１１８（図６）を作るためにパターンされたプレカーサーブロック１４１ａ（図４）は、マイクロレンズ１４１のアレイ（図６）を作るためにパターンされたプレカーサーブロック１４１ａ（図４）に沿わせるようにリフローすることができ、その結果、第一と第二のフレーム１１６、１１８（図６）は半円形の形（例えば図１１）を有するように形成される。

第一と第二のフレーム１１６、１１８はマイクロレンズ１４１のアレイと同じ材料で形成される必要はないということが、さらに注意されるべきである。例えば、第一と第二のフレーム１１６、１１８はポジ型またはネガ型レジスト材料、または任意の他の材料で形成されることが可能である。

図７は、第一と第二のフレーム２１６、２１８がカラーフィルタアレイ２１７のメサ（台地部分）として形成される、本発明の第二の実施形態にしたがって構成された集積回路２００の部分的な断面図を示す。第一と第二のフレーム２１６、２１８はカラーフィルタアレイプレカーサー層を提供すること、およびプレカーサー層にトレンチを形成することによって形成され、それによって、第一と第二のフレーム２１６、２１８を形成する対応するメサ（台地部分）が形成される。平坦化層１９１は、カラーフィルタアレイ２１７上に選択的に形成され、その結果、平坦化層１９１はカラーフィルタアレイプレカーサー層に形成されたトレンチ内に（すなわち第一と第二のフレーム２１６、２１８を形成するメサを覆わずに）形成される。マイクロレンズアレイ１４１は平坦化層１９１上に形成される。材料層１２４は第一と第二のフレーム２１６、２１８上、および第一と第二のフレーム１１６、１１８の間に、図５および図６に関連して上記に述べられるようなほぼ同様の形態で形成される。

図８は、第一と第二のフレーム３１６、３１８が平坦化層３９１のメサ（台地部分）として形成される、本発明の第三の実施形態にしたがって構成された集積回路３００の部分的な断面図を示す。第一と第二のフレーム３１６、３１８は平坦化プレカーサー層を形成すること、および平坦化プレカーサー層にトレンチをエッチングすることによって形成されることができ、それによって、第一と第二のフレーム３１６、３１８を形成する対応するメサ（台地部分）が形成される。図８は、平坦化層３９１の真下に形成されるカラーフィルタアレイ３１７を示す。マイクロレンズアレイ１４１は平坦化層３９１上に続いて形成される。材料層１２４は、図５と図６に関連して上記で述べられるようなほぼ同様の形態で形成される。

図６から８には、マイクロレンズ材料、カラーフィルタアレイ材料、および平坦化層材料のメサ（台地部分）としてそれぞれが形成される第一と第二のフレーム１１６、１１８（図６）、２１６、２１８（図７）、３１６、３１８（図８）が示されているが、集積回路（図６から８の１００、２００、３００）の任意の他の材料層も第一と第二のフレームを形成するために使用することができる、ということが注意されるべきである。例えば、図８に示されるように、平坦化層３９１はさまざまな材料層３２０ａ、３２０ｂ、３２０ｃ、３２０ｄ上に形成される。典型的な内部層誘電性材料である任意のさまざまな材料層３２０ａ、３２０ｂ、３２０ｃ、３２０ｄは、続いて起こる工程がメサ構造を平坦化しない限りは、第一と第二のフレーム（例えば第一と第二のフレーム３１６、３１８）を形成するためのメサを具備するように形成されうる。

図９は、本発明の第四の実施形態にしたがって構成された集積回路４００を示す。集積回路４００はダイ４２５上に形成された撮像装置４８０を有する。図２の撮像装置１８０（図２）と同様に、図９の撮像装置４８０は画素セルアレイ４４５を含み、さらには行ドライバ４１０、列ドライバ４３０、行デコーダ４２０、列デコーダ４４０、タイミングおよび制御回路４５０、アナログデジタル変換器４９０、サンプルアンドホールド回路４６０、差動増幅器４７０、と撮像処理装置４１４を備える、周辺読み出し回路４２２をも含む。図２の実施形態と異なり、図９の集積回路４００は、周辺回路４２２の周囲の境界を形成する単一のフレーム４１６を有する。単一フレーム４１６は、図９に示されるように、後に続いて形成される材料層４２４内の周辺回路の周囲の境界を形成する連続的なフレームである。材料層４２４は、単一フレーム４１６と、図５および図６に関連して上記に示されたようなほぼ同様の方法で結合する。

図９の集積回路４００は、図２の集積回路１００とほぼ同様の形態で構成される。図９の集積回路４００は、材料層、例えば、集積回路の構成において使用される、平坦化プレカーサー層、カラーフィルタアレイプレカーサー層、またはマイクロレンズアレイプレカーサー層などから形成される単一のフレーム４１６を持つことができる。

図１０は、本発明の第五の実施形態にしたがって構成された集積回路５００を示す。集積回路５００は、ダイ５２５上に形成された撮像デバイス５８０を含む。撮像装置５８０は、周辺回路５２２を備える構成要素を含む。周辺回路のそれぞれの構成要素は、構成要素の周囲の境界を形成するそれぞれのフレームを有する。図１０の集積回路５００は、行ドライバ５１０、列ドライバ５３０、行デコーダ５２０、列デコーダ５４０、タイミングおよび制御回路５５０、アナログデジタル変換器５９０、サンプルアンドホールド回路５６０、差動増幅器５７０、および撮像処理装置５１４を含む。さらに、集積回路５００は、行ドライバフレーム５１１、列ドライバフレーム５３１、行デコーダフレーム５２１、列デコーダフレーム５４１、タイミングおよび制御回路フレーム５５１、アナログデジタル変換器フレーム５９１、サンプルアンドホールド回路フレーム５６１、増幅器フレーム５７１、および撮像処理装置フレーム５８１を含む。材料層５２４は周辺回路５２２のそれぞれの構成要素上に形成され、図５および図６に関連して上記に述べられるようにそれぞれのフレームと結合する。

図１１は本発明の第六の実施形態にしたがって構成された集積回路６００を示す。図示された集積回路６００は、ダイ６２５上に形成された平坦化層６９１上に形成される、第一と第二の部分６１６ａ、６１６ｂを持つ第一のフレーム６１６および、第一と第二の部
分６１８ａ、６１８ｂを持つ第二のフレーム６１８とを有する。材料層６２４は、図６の集積回路１００とほぼ同様な形態で、第一と第二のフレーム６１６、６１８上に形成され、またこれらと結合する。材料層６２４は、第一と第二のフレーム６１６、６１８のそれぞれを二つの点６１６ａ、６１６ｂおよび６１８ａ、６１８ｂにそれぞれ打ち込むことによって、四つの別々の点で固定することができ、それによって、集積回路６００全体により大きな耐久性を持たせることができる。

第一と第二のフレーム６１６、６１８の第一と第二の部分６１６ａ、６１６ｂおよび６１８ａ、６１８ｂはそれぞれ、半球の断面形を有するように図示されるが、それに限定されない。例えば、図６に関連して上記に述べられたように、第一と第二のフレーム６１６、６１８は、それぞれほぼ半円形、ほぼ半楕円形、もしくはほぼ台形の形を持つ第一と第二の部分６１６ａ、６１６ｂおよび６１８ａ、６１８ｂを持つように形成されることができる。同様に任意の材料層６２０ａ、６２０ｂ、６２０ｃ、６２０ｄは、それぞれが第一と第二の部分６１６ａ、６１６ｂおよび６１８ａ、６１８ｂを各々持つ第一と第二のフレーム６１６、６１８を含むことができる。

図１２は、本発明のある実施形態（例えば、図２、７、８、９、１０、１１の集積回路１００、２００、３００、４００、５００、６００）にしたがった集積回路を有するシステム９００の構成図である。限定することなしに、このようなシステム９００はコンピュータシステム、カメラシステム、スキャナ、機械映像、自動車ナビゲーション、ビデオ電話、監視システム、オートフォーカスシステム、星追跡システム、動作検出システム、撮像安定システム、および、撮像装置（例えば図２、９、１０の撮像装置１８０、４８０、５８０）を持つ集積回路を利用するその他のシステム、を含む。明快にするため、図１２は、以降は図２の集積回路１００として論じられる。しかしながら、図２、７、８、９、１０、および１１（すなわち集積回路２００、３００、４００、５００、６００）に関連して論じられたどの集積回路も、図１２のシステム９００に組み込まれることができ、ならびに、説明はいかなる方法にも限定されることを意図しないものとして注意されるべきである。

例えばカメラシステムであるシステム９００は、一般的にマイクロプロセッサなどの中央処理装置（ＣＰＵ）９０２を含み、バス９０４を介して入力／出力（Ｉ／Ｏ）装置９０６と通信する。集積回路１００はまた、バス９０４を介してＣＰＵ９０２とも通信する。プロセッサベースのシステム９００はランダムアクセスメモリ（ＲＡＭ）９１０をさらに含み、ならびに、フラッシュメモリなどの取り外し可能なメモリ９１４を含むことができ、同様にバス９０４を介してＣＰＵ９０２と通信する。集積回路１００は、ひとつの集積回路上もしくは異なるチップ上に記憶装置を持つまたは持たない、ＣＰＵ、デジタルシグナルプロセッサ、もしくはマイクロプロセッサなどのプロセッサと組み合わせることができる。

上記の説明および図は、本発明の目的、特徴、および効果に達している好ましい実施形態を示している。ある利点および好ましい実施形態が上記に述べられているが、当業者であれば認識するように、代用、追加、削除、修正、および／またはその他の変更は、本発明の本質もしくは範囲から離れない限り、なされることができる。さらに、本発明は前述の説明によっては限定されず、添付の請求項の範囲によってのみ限定される。

上述の本発明の特徴と利点は、以下に付随する図を参照して提供される以降の詳細な説明により、よりはっきりと理解されるであろう。
図１は撮像装置を有する典型的な集積回路の構成図を示す。 図２は本発明の例示的な実施形態にしたがって構成された集積回路の構成図を示す。 図３は図２の集積回路の部分的な断面図を示す。 図４は図２の集積回路を製造する例示的な方法の部分的な断面図を示す。 図５は図２の集積回路を製造する例示的な方法の部分的な断面図を示す。 図６は図２の集積回路を製造する例示的な方法の部分的な断面図を示す。 図７は本発明の第二の例示的な実施形態にしたがって構成された集積回路の部分的な断面図を示す。 図８は本発明の第三の例示的な実施形態にしたがって構成された集積回路の部分的な断面図を示す。 図９は本発明の第四の例示的な実施形態にしたがって構成された集積回路の構成図を示す。 図１０は本発明の第五の例示的な実施形態にしたがって構成された集積回路の構成図を示す。 図１１は本発明の第六の例示的な実施形態にしたがって構成された集積回路の部分的な断面図を示す。 図１２は本発明の一実施形態にしたがった図２の集積回路を組み込んでいる処理システムの構成図を示す。

Claims (26)

1. ダイと、
   前記ダイに関連して形成された画素セルアレイと、
   前記ダイに関連して形成され、さらに前記画素セルアレイに電気的に接続される周辺回路と、
   前記周辺回路の周囲に境界を形成する第一のフレームと、
   前記回路を覆う略不透明材料層と、
   を含み、前記材料層は前記フレームと接続している、
   集積回路。
2. 前記画素セルアレイの周囲に境界を形成する第二のフレームをさらに含み、前記略不透明材料層が前記第二のフレームと結合する、請求項１の集積回路。
3. 前記第一と第二のフレームの少なくとも一つが、前記集積回路内に含まれる材料層のメサとして形成される、請求項２の集積回路。
4. 前記材料層が平坦化層である、請求項３の集積回路。
5. 前記第一のフレームが前記第二のフレームの周囲に境界を形成する、請求項２の集積回路。
6. 前記回路を覆う前記略不透明材料層が前記第一と第二のフレームに接続され、前記第一と第二のフレームの間の領域に配置される、請求項５の集積回路。
7. 前記略不透明材料層がネガ型フォトレジストを含む、請求項１の集積回路。
8. 前記画素セルアレイがマイクロレンズのアレイをさらに含み、前記第一のフレームと前記マイクロレンズのアレイが同じ材料からなる、請求項１の集積回路。
9. 前記第一のフレームと前記マイクロレンズのアレイが材料層の同じ高さに形成される、請求項１の集積回路。
10. 前記画素セルアレイがカラーフィルタアレイをさらに含み、前記第一のフレームと前記第一のカラーフィルタアレイが同じ材料からなる、請求項１の集積回路。
11. 前記第一のフレームと前記カラーフィルタアレイが同じ高さの材料層上に形成される、請求項１の集積回路。
12. 平坦化層をさらに含み、前記第一のフレームと前記平坦化層が同じ材料からなる、請求項１の集積回路。
13. 前記第一のフレームと前記平坦化層が同じ高さの材料層上に形成される、請求項１の集積回路。
14. プロセッサと、
    集積回路と、
    を含む撮像処理システムであって、
    前記集積回路が
    ダイと、
    前記ダイに関連して形成された画素セルアレイと、
    前記ダイに関連して形成され、前記画素セルアレイに電気的に接続する回路と、
    前記回路の周囲に境界を形成する第一のフレームと、
    前記回路を覆う略不透明材料層と、
    を含み、前記材料層は前記フレームと接続される、
    ことを特徴とする撮像処理システム。
15. 前記画素セルアレイの周囲に境界を形成する第二のフレームをさらに含み、前記略不透明材料層が前記第二のフレームとさらに接続される、請求項１４の処理システム。
16. 前記第一のフレームが前記第二のフレームの周囲に境界を形成する、請求項１５の処理システム。
17. 前記回路を覆う前記略不透明材料層が前記第一と第二のフレームと接続され、前記第一と第二のフレームの間の領域に配置される、請求項１４の処理システム。
18. 前記略不透明材料層がネガ型フォトレジストを含む、請求項１４の処理システム。
19. 前記第一のフレームが前記集積回路内に含まれる材料層のメサとして形成される、請求項１４の処理システム。
20. ダイを提供するステップと、
    前記ダイに関連する画素セルアレイを形成するステップと、
    前記ダイに関連し、ならびに前記画素セルアレイに電気的に接続する回路を形成するステップと、
    前記回路の周囲に境界を形成するように第一のフレームを形成するステップと、
    前記回路を覆って略不透明材料層を形成するステップと、
    前記略不透明材料層を前記フレームに接続するステップと、
    を含む、集積回路を構成する方法。
21. 前記画素セルアレイの周囲に境界を形成するように第二のフレームを形成するステップをさらに含む、請求項２０の方法。
22. 前記第一のフレームが前記第二のフレームの周囲に境界を形成するように前記第二のフレームを形成する、請求項２１の方法。
23. 前記略不透明材料層を前記第二のフレームに接続するステップをさらに含む、請求項２１の方法。
24. 前記略不透明材料層が前記第一と第二のフレームの間の領域に限られて形成される、請求項２３の方法。
25. 前記第一のフレームが、
    プレカーサーブロックをパターンするステップと、
    前記プレカーサーブロックを放射線で処理するステップと、
    によって形成される、請求項２０の方法。
26. 前記略不透明材料層が前記第一のフレームに、
    プレカーサー材料層を前記ダイ上に形成するステップと、
    選択的に前記プレカーサー材料層を放射線で処理し、それによって処理された前記プレカーサー材料層を化学架橋するステップと、
    前記プレカーサー材料層を現像液に暴露するステップと、
    によって接続される、請求項２０の方法。

Images