JP2009506682A - ギガビット/10ギガビット・イーサネット(登録商標)・システムにおける明示的フロー制御 - Google Patents
ギガビット/10ギガビット・イーサネット(登録商標)・システムにおける明示的フロー制御 Download PDFInfo
- Publication number
- JP2009506682A JP2009506682A JP2008528224A JP2008528224A JP2009506682A JP 2009506682 A JP2009506682 A JP 2009506682A JP 2008528224 A JP2008528224 A JP 2008528224A JP 2008528224 A JP2008528224 A JP 2008528224A JP 2009506682 A JP2009506682 A JP 2009506682A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- controller
- transmission
- control
- communication medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
- H04L47/245—Traffic characterised by specific attributes, e.g. priority or QoS using preemption
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/13—Flow control; Congestion control in a LAN segment, e.g. ring or bus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
一部の実施形態において、システムは、通信媒体と、その通信媒体に結合された第1のコントローラと、その通信媒体に結合された第2のコントローラとを含む。第1のコントローラは、パケットの第1の部分の伝送に続いて、通信媒体上で第2のコントローラへのパケットの伝送を中断するように構成される。第1のコントローラは、そのパケットの伝送を中断することに応答して、通信媒体上で少なくとも1つの制御シンボルを伝送するように構成され、第1のコントローラは、そのパケットの第2の部分から、そのパケットの伝送を続けるように構成される。コントローラは、一部の実施形態では、媒体アクセス・コントローラと、物理符号化サブレイヤとを含む。
Description
本発明は、ネットワーク通信、特にイーサネット通信の分野に関し、より詳細には、ネットワーク上のフロー制御に関する。
コンピュータやその他の電子デバイスのネットワークは広く普及している。様々なネットワーク標準が存在するが、イーサネットは、最も普及しているものの1つである。特に、ギガビット・イーサネットと10ギガビット・イーサネットが、広く使用されるようになっている。
イーサネット標準は、現在、パケットの伝送の中断を許さない。つまり、パケットの最初のバイトが通信媒体上で伝送されると、伝送は、通信媒体(例えば、ツイストペア銅線、光ファイバなど)上の伝送において全く「バブル」なしに、つまり、待ち状態なしに、そのパケットの最後のバイトまで連続するバイトで継続しなければならない。パケットのソースが、或るパケットのバイトのすべてを供給することができない場合、そのパケットは終了され、受信機は、そのパケットを不良なパケットとしてドロップする。
ネットワーク・インタフェースの帯域幅が増大しているので、システムにおける他の要因が、伝送のネックになる可能性も高まっている。メモリ待ち時間(伝送のためにパケットを読み取る際、又は受信されたパケットを書き込む際の)が問題になることもある。メモリへのアクセスの競合(例えば、複数のプロセッサ、又はホスト・システムにおける他のデバイスによる)が、事実上のメモリ待ち時間を増大させて、この影響をさらに悪化させる。
全く遅延なしで完全に伝送するのに十分迅速にパケットを読み取ることができなくて、メモリからパケットを読み取る送信側にメモリ待ち時間が発生することがある。ネットワーク・コントローラにおけるバッファリングを使用して、この影響を緩和することが可能であるが、一部のケースにおいて、十分なバッファリングを含めることが実現可能ではない。イーサネット標準は、約1500バイトの最大パケット・サイズを指定するが、多くの製品は、より大きいパケット・サイズ(例えば、9キロバイト又は16キロバイト)を実装する。ソースが、伝送を完了させることができないためにドロップされなければならないパケットを伝送することにより、帯域幅が浪費される。
同様に、受信側のメモリ待ち時間は、ネットワーク・コントローラ(又はシステムにおける別の場所)内のバッファがオーバフローする前に、パケット・データをメモリに書き込むことができなくなる。イーサネット標準(特にIEEE(米国電気電子学会)規格802.3)は、受信機によるフロー制御パケットの使用を許する。休止パケットとも呼ばれるフロー制御パケットは、受信機が一時的にパケットを受信することができない場合に、受信機から送信機に伝送される。フロー制御パケットは、そのパケットの中で指定された期間にわたって受信機へのあらゆるパケットの伝送を停止するよう、送信機を導く。送信機は、2つまでのさらなるパケットを伝送してもよく、その後、要求された時間にわたってパケット伝送を停止する。フロー制御パケットを使用して、受信機においてパケットがドロップされることを回避することができる。例えば、メモリ待ち時間により、受信機が、パケットを受信できないことが生じている場合、フロー制御パケットを使用して、パケット伝送に遅延を挿入して、メモリ・システムが「追いつく」ことができるようにすることできる。しかし、送信機は、フロー制御が有効になるまでに、2つまでのさらなるパケット(これらのパケットのそれぞれは、例えば、16キロバイトまでのサイズである)を伝送することができる。これらのパケットは、メモリ待ち時間が発生した場合、受信機によってドロップされる可能性がある。
QoS(サービス品質)メトリクスがネットワーク上でますます一般的になっている。ユーザは、様々なレベルのサービスの代金を支払う。低帯域幅の通信で十分であり、通信待ち時間が、それほど問題でないユーザは、低優先度のサービスの代金を支払う。より高い帯域幅、及び/又は専用の帯域幅を要求する他のユーザは、より高い優先度のサービスを購入することが可能である(通常、より高い価格で)。様々なレベルのサービスを管理するのに、ネットワーク・コントローラは、異なるレベルに関して、別々のバッファ、又は別々のキューを実装する。バッファは、ユーザ、送信機、受信機などに応じて、さらに細分されることもある。様々な分割を抽象化するのに、チャネルのセットが、サポートされ、優先順位が、各チャネルに割り当てられることも可能である。
一実施態様において、システムは、通信媒体と、その通信媒体に結合された第1のコントローラと、その通信媒体に結合された第2のコントローラとを含む。第1のコントローラは、パケットの第1の部分の伝送に続いて、通信媒体上で第2のコントローラへのパケットの伝送を中断するように構成される。第1のコントローラは、そのパケットの伝送を中断することに応答して、通信媒体上で少なくとも1つの制御シンボルを伝送するように構成され、第1のコントローラは、そのパケットの第2の部分を含むパケットの伝送を続けるように構成される。
別の実施態様において、コントローラは、通信媒体上でパケットを通信するように構成される。コントローラは、パケットを複数のバイトとして伝送するように構成された媒体アクセス・コントローラ(MAC)と、そのMACから複数のバイトを受信するように結合された物理符号化サブレイヤ(PCS)回路とを含む。PCS回路は、通信媒体上で伝送するために、各バイトをそれぞれのデータ・シンボルとして符号化するように構成される。MACは、複数のバイトの第1の部分を伝送した後、パケットの伝送を中断するように構成される。PCS回路は、その第1の部分の各バイトに関して、対応するデータ・シンボルを伝送し、さらに、その中断に応答して、少なくとも1つの制御シンボルを伝送するように構成される。MACは、その複数のバイトの第2の部分の伝送を続けるようにも構成され、PCS回路は、その第2の部分の各バイトに関して、対応するデータ・シンボルを伝送するように構成される。
他の実施態様において、方法は、通信媒体上のパケットの伝送を中断することを含む。パケットは複数のバイトを含み、その複数のバイトの第1の部分を伝送した後にその中段が生じる。第1の部分を伝送することは、その第1の部分の各バイトを、対応するデータ・シンボルとして符号化することを含む。その中断することに応答して、方法は、通信媒体上で少なくとも1つの制御シンボルを伝送することをさらに含む。パケットの伝送は、その複数のバイトの第2の部分から続けられ、その伝送は、その第2の部分の各バイトを、対応するデータ・シンボルとして符号化することを含む。
以下の詳細な説明は、後段で簡単に説明される添付の図面を参照する。
本発明は、様々な改変形態及び代替形態が可能であるが、本発明の特定の実施形態が、例として、図面に示され、本明細書で詳細に説明される。しかし、図面、及び図面の詳細な説明は、本発明を、開示される特定の形態に限定することを意図しておらず、それどころか、本発明は、添付の特許請求の範囲によって規定される本発明の趣旨及び範囲に含まれる、すべての改変形態、均等形態、代替形態を範囲に含むものとされることを理解されたい。
次に図1を参照すると、ネットワーク化されたシステムの一実施形態が示されている。図示される実施形態では、システムは、ネットワーク通信が伝送される通信媒体10と、通信媒体10に結合されたネットワーク・インタフェース・コントローラ12A〜12Bと、ネットワーク・インタフェース・コントローラ12A〜12Bにそれぞれ結合されたホスト14A〜14Bとを含む。図示される実施形態では、ネットワーク・インタフェース・コントローラ12Aは、物理媒体依存(PMD)レイヤ16Aと、物理媒体接続(PMA)レイヤ18Aと、PCS(物理符号化サブレイヤ)回路20Aと、媒体アクセス・コントローラ(MAC)22Aとを含む。PMD16Aは、通信媒体10とPMA18Aとに結合され、PMA18AはPCS20Aにさらに結合される。PCS20Aは、MAC22Aに結合される。ネットワーク・インタフェース・コントローラ12Bも同様に、MAC22Bと、PCS20Bと、PMA18Bと、PMD16Bとを含む。ホスト14Aは、メモリ・システム34Aを含み、メモリ・システム34Aに結合されたホスト・デバイス36Aなどの、他のホスト・デバイスをも含むことが可能である。ホスト14Bも同様に、メモリ・システム34Bを含み、そのメモリ・システム34Bに結合されたホスト・デバイス36Bなどの他のホスト・デバイスも含むことが可能である。メモリ・システム34A〜34Bは、パケットをサポートするチャネル(例えば、図1のメモリ・システム34A〜34BのそれぞれにおけるCh0からChNまで)のための様々なバッファ、又は他のメモリ領域を有している。
ネットワーク・インタフェース・コントローラ12A〜12B(後段では、コントローラ12A〜12Bとより簡単に呼ばれる)は、通信媒体10上でパケットを送受信するように構成される。ネットワーク・インタフェース・コントローラ12A〜12Bは、通信媒体10上の互いのリンク・パートナである。リンク・パートナは、所与のデバイスとともに通信媒体10に結合され、通信媒体10を介して、その所与のデバイスと通信することができる任意のデバイスを含むことが可能である。ギガビット/10ギガビット(G/10G)イーサネットにおいて、各物理リンクは、リンク・パートナであるデバイスのペア間で確立される。
コントローラ12A〜12Bは、同じであり、そのため、同様に動作することが可能である。コントローラ12A(及びコントローラ12Aの諸部分)が、後段でより詳細に説明され、コントローラ12Bは同様である。このため、コントローラ12Bは、この例においてリンク・パートナである。
コントローラ12Aは或るチャネルを所与のパケットに関連付けるように構成される。パケット伝送時に、チャネルに割り当てられたメモリ・ロケーションにパケットを格納することにより、ソフトウェアによってそのチャネルが指定される。コントローラ12Aは、伝送のためのチャネルを選択し、そのチャネルで伝送されるべき次のパケットを、メモリ・システム34Aから読み取る。代替として、ホスト14Aは、そのチャネルを選択し、そのパケットを、メモリ・システム34Aからコントローラ12Aにフェッチする直接メモリ・アクセス(DMA)回路を含む(又はコントローラ12Aが、DMA回路を含むことが可能である)。パケット受信の場合、コントローラ12Aは、受信されたパケットに関するチャネルを識別することができるプログラマブル・パケット分類フィルタ(図示せず)を含むことが可能である。受信されたパケットは、そのチャネルに割り当てられたメモリ・システム34A内のメモリ・ロケーションに書き込まれる。パケットは、一部の実施形態においては、チャネル識別子を担持するチャネルIDフィールドを含む。
一般に、MAC22Aは、ホスト14Aに代わってパケットを伝送するための回路、及びホスト14に代わってパケットを受信するための回路を含む。また、MAC22Aは、必要に応じて、MACレイヤ・プロトコルやMACレイヤ・オペレーションを実装するための、他の様々な回路も含むことが可能である。MAC22Aは、パケットを複数のバイトとして伝送し、パケットを複数のバイトとして受信するように構成される。
PCS20Aは、MAC22Aに結合され、伝送されるパケットに関するライン符号化/復号を提供する。例えば、G/10Gイーサネットは、通信媒体上のデータ伝送に関して8b/10b符号化を指定する。これに相応して、PCS20Aは、伝送のためにMAC22Aからデータ(例えば、パケット)を受け取り、各8ビット・バイトを10ビット・シンボルに変換する。PMA18Aから受け取られた各10ビット・シンボルは、対応する8ビット・バイトに変換されて、MAC22Aに提供される。図示される実施形態では、ギガビット媒体独立インタフェース(GMII)が、MACとPCS20Aとの間で使用される。他の実施形態は、10ギガビットMII(XGMII)を使用することが可能である。さらに他の実施形態は、他の任意のインタフェースを使用することが可能である。
PMA18Aは、PCSから8b/10bシンボルを受け取り、それらのシンボルを、物理通信媒体10上で伝送するために変換し、受信された信号を8b/10bシンボルに変換する。例えば、シンボルは、通信媒体10の1つ又は複数のレーン上で順次に伝送される。PMD16Aは、通信媒体10を物理的に駆動する回路、及び通信媒体10上で受信する回路を含む。
通信媒体10は、リンク・パートナ間でパケットが伝送されることが可能な任意の媒体を含む。例えば、一実施形態では、ツイストペア銅ケーブル配線が使用される。別の実施形態では、光ファイバ相互接続が使用される。ギガビット・イーサネットの場合、ツイストペア又は光ファイバの1つのレーンが、各方向で提供されることが可能である。10Gイーサネットの場合、光ファイバの4つのレーンが、通常、各方向で使用されるが、一部のケースでは、ツイストペアも可能である。他の実施形態において、他の通信媒体が使用されることが可能である。さらに、無線通信媒体(例えば、電波でのブロードキャスト)が、使用されてもよい。
8b/10bシンボル符号空間は、データ・シンボルと制御シンボルに分割される。データ・シンボルは、特定のデータ値を表すシンボルである。1バイトの可能な各データ値が、データ・シンボルの少なくとも1つにマップされる。一実施形態において、各データ値は、2つのデータ・シンボルにマップされる。その2つのシンボルの1つが、他の伝送要因に依存して、所与のデータ値に関する伝送のために選択される。所与のバイトに関して、PCS20Aは、対応するデータ・シンボルを生成するように構成される。制御シンボルは、制御情報を伝送するのに使用される。例えば、制御シンボルは、パケットの開始とパケットの終了を表すように定義される。全くデータが伝送されていないことを示すアイドル制御シンボルが定義されてもよい。アイドル制御シンボルは、パケットの合間(1つのパケットに関するパケット・シンボルの終了から、次にパケットに関するパケット・シンボルの開始までの間)に伝送されるように定義される。また、アイドル制御シンボルは、一部の実施形態において、後段でより詳細に説明されるとおり、パケット伝送が中断された場合に伝送される制御シンボルとしても使用される。
MAC22Aは、伝送中にパケットの伝送を中断するように構成される。すなわち、MAC22Aは、パケットを複数のバイトとして伝送し、それらのバイトの第1の部分を伝送した後に(かつ、それらのバイトの第2の部分を伝送するのに先立って)、伝送を中断することができる。各部分は、少なくとも1つのバイトを含み、任意の数のバイトを含むことが可能である。MAC22Aは、パケット伝送を複数回中断することができ、このため、さらなる部分(すなわち、第3の部分、第4の部分など)が存在してもよい。
PCS20Aは、パケットの中断に応答して、伝送のために少なくとも1つの制御シンボルを生成するように構成される。一実施形態では、例えば、MAC22Aが、そのパケット(又は、一部の実施形態では、別のパケット)の伝送を再開するまで、アイドル制御シンボルが、PCS20Aによって生成される。コントローラ12Aは、定義された伝送帯域幅(例えば、図示される実施形態における、通信媒体10上の専用の伝送パス)を有する。PCS20Aは、MAC22Aが、伝送を再開するまで、その伝送帯域幅を埋めるアイドル・シンボルを生成する。他の実施形態では、他の制御シンボルが生成される。例えば、パケット伝送が休止されており、再び再開されることを示す別の制御シンボルが、定義されてもよい。そのような制御シンボルはPCS20Aによって伝送される。さらに、パケットの実際の終了が遅れることを受信機が知らされた場合に、パケット・シンボルの終了が使用されてもよい。例えば、後段の一部の実施形態では、パケット・シンボルの開始と一緒に、チャネル指示とパケット指示(開始、中間、又は終了)を伝送する。パケット指示は、パケットのいずれの部分が伝送されているかを示する。
MAC22AとPCS20Aとの間のインタフェースは、パケットの開始とパケットの終了の明示的なシグナルを含む。例えば、GMIIインタフェースは、データ有効信号を含む。データ有効信号のアサートは、現在、暗示的なパケット開始と解釈されており、データ有効信号のディアサートは、現在、暗示的なパケット終了と解釈されている。明示的なパケット開始とパケット終了のシグナルを追加することにより、データ有効信号が、パケット転送中にディアサートされて、そのパケットを終了させることなしに、パケット・バイトのフローを中断することが可能である。XGMIIインタフェースは、データ転送に制御値を含める。さらなる制御値が、生成されても、現在の制御値(アイドルなどの)が使用されてもよい。代替として、別個の明示的なパケットの開始と終了のシグナルが使用されてもよい。
MAC22Aは、様々な実施形態において、1つ又は複数のイベントに応答して、パケット伝送を中断することができる。イベント・セットの任意の組合せを実装することが可能である。1つのイベントは、コントローラ12Aのリンク・パートナ(例えば、図1の実施形態におけるコントローラ12B)からのフロー制御パケットの受信である。MAC22Aは、そのフロー制御パケットに応答して、パケットの伝送を中断し、フロー制御パケットの中で指定された期間が満了するまで、伝送を抑止する。別のイベントは、伝送されるべき次のバイト(例えば、第2の部分の最初のバイト)を利用できない。例えば、MAC22Aが、伝送されるべき次のバイトをメモリ・システム34Aから受け取っていない(例えば、メモリ待ち時間又はメモリ競合のために)場合、それらのバイトは利用できない。MAC22Aは、次のバイトが利用可能になるまで、パケットの伝送を中断する。さらに別のイベントは、一部の実施形態で、別のチャネルからのパケットをインタリーブする。
フロー制御パケットのためにパケット伝送を中断することにより、コントローラ12Aは、一部の実施形態では、リンク・パートナにおけるバッファ・オーバフローに起因するドロップされるパケットの発生率を低減させることができる。一部の実施形態では、フロー制御されるケースを扱うために、より少ないバッファリングが実装される。というのは、フロー制御パケットの受信の後に、さらなる2つのパケットが、コントローラ12Aによって伝送されることがないからである。バイトが一時的に利用できない場合にパケット伝送を中断することにより、一部の実施形態では、メモリ待ち時間/競合の影響が、緩和され、パケットを読み取る際のメモリ待ち時間に起因してパケットがドロップされる発生率が、低減される。一部の実施形態において、異なるチャネルからのパケットをインタリーブすることにより、パケットをドロップさせることなしに、より低い優先度のパケットの伝送中でさえ、より低い優先度のパケットよりも、より高い優先度のパケットを優先させることができる。さらに、パケットをインタリーブすることは、一部の実施形態では、システム・パケット・インタフェース、バージョン4(SPI−4)などの明示的にチャネル化されたインタフェースにブリッジすることが可能なリンク・パートナとインタフェースをとることを簡単にすることができる。
フロー制御パケットは、一般に、通信媒体上で通信するデバイスで受信されると、少なくとも一部のパケットを、そのフロー制御パケットのイニシエータに伝送することを、受信側に抑止させるように定義された任意のパケットである。パケット伝送が抑止されるべき時間間隔を指定する時間フィールドを含む、イーサネット標準によって指定されるフロー制御パケットは、フロー制御パケットの例である。別の実施形態において、時間間隔を指定するが、フロー制御パケットが適用されるチャネルも指定する、チャネル化されたフロー制御パケットがサポートされることもある。チャネル化されたフロー制御パケットに応答して、パケットの伝送は、指定されたチャネルに対して抑止されるが、他のチャネルに対しては、許されてもよい。MAC22Aは、パケットが指定されたチャネルの1つに入っている場合、そのパケットの伝送を中断することができる。チャネル化されたフロー制御パケットは、チャネル(例えば、チャネル番号、チャネル番号のリスト、オプションとして、リストの中のチャネルの数、チャネルを識別するように設定されることが可能なチャネルごとのビットを有するビット・マスクなど)を識別するように符号化されるチャネル指示フィールドを含むことが可能である。
ホスト14A〜14Bは、ネットワーク(例えば、通信媒体10は、ネットワークの一部である)に接続するためのコントローラ12A〜12Bを使用する任意の回路を含む。図1に示されるとおり、各ホスト14A〜14Bは、それぞれのメモリ・システム34A〜34Bを含む。メモリ・システム34A〜34Bは、任意の半導体メモリ(例えば、SRAM(スタティックRAM)、DRAM(ダイナミックRAM)、SDRAM(シンクロナスDRAM)、DDR若しくはDDR2(ダブル・データレート)のDRAM、Rambus DRAMなどのRAM(ランダム・アクセス・メモリ))を含む。メモリ・システム34A〜34Bは、メモリとインタフェースするように構成された1つ又は複数のメモリ・コントローラをさらに含む。さらに、ホスト14A〜14Bは、ホスト・デバイス36A〜36Bなどの、他の任意の所望される回路を含む。ホスト・デバイス36A〜36Bには、プロセッサ、I/O(入力/出力)デバイスかI/Oインタフェース、他のインタフェースに対するブリッジ回路、キャッシュなどが含まれる。ホスト・デバイス36A〜36Bは、メモリ・システム34A〜34Bに結合され、コントローラ12A〜12Bを使用するメモリ・システム34A〜34Bへのアクセスの競合を生じさせる可能性がある。そのような競合は、コントローラ12A〜12Bに関する事実上のメモリ待ち時間を長くする。
前述したとおり、パケット伝送を中断することに加えて、コントローラ12Aは、パケット伝送を終了させることもできる(例えば、誤り、予期される長い遅延、又はパケットをドロップすることを望ましくするその他の理由により)ことに留意されたい。
次に図2を参照すると、コントローラ12Aの一実施形態に関してMAC22AとPCS20Aとの間のインタフェースを示す、MAC22AとPCS20Aの一実施形態のブロック図が示されている。図2の実施形態のインタフェースは、パケットの開始と終了の明示的なシグナルのための拡張とともに、GMIIインタフェースと互換性がある。
図2に示されるインタフェースは、TX(送信)データ(TXD)バスと、TX有効(TXV)信号と、TX誤り(TXER)信号と、送信信号のためのクロック基準であるTXクロック(TXCLK)とを含む。TXDバスは、一実施形態では、1バイト幅であり、パケット・データ・バイトを伝送する。TXV信号は、有効なパケット・データ・バイトが、TXD上で伝送されていることを示すのにアサートされ、TXER信号は、伝送の誤りを示すのにアサートされる。TXV信号は、TXEN(TXイネーブル)とも呼ばれる。TXD、TXV、TXER、TXCLKは、パケット・データをPCS20Aに伝送するためにMAC22Aをソースとする。受信されたパケット・データ・バイト(受信された8b/10bシンボルから復号された)を提供するのに同様のインタフェースが、PCS20Aによって使用され、RX(受信)データ(RXD)バスと、RX有効(RXV)信号と、RX誤り(RXER)信号と、RXクロック(RXCLK)信号とを含む。さらに、搬送波感知(CRS)信号、衝突検出(COL)信号が、半二重オペレーションに関してGMIIインタフェースにおいて指定されるとおり、提供される。
また、パケットの開始と終了を明示的に知らせるパケット開始(SOP)信号とパケット終了(EOP)信号も提供される。MAC22Aは、伝送されるパケットの最初のバイトに関するTXV信号と一緒に、SOP信号をアサートし、伝送されるパケットの最後のバイトに関するTXV信号と一緒に、EOP信号をアサートする。このため、TXV信号をパケット伝送中にディアサートすることで、パケットの伝送を中断することができる。PCS20Aも同様に、SOP信号とEOP信号を使用して、受信されたパケットの開始と終了を知らせることができ、RXV信号をディアサートして、受信されているパケットが、中断されたことを示すことができる。MAC22Aは、PCS20Aとは別個のSOP信号とEOP信号を有することも可能である。
G/10Gイーサネットにおいては半二重オペレーションが使用されないので、CRS信号とCOL信号は使用されない。CRS信号とCOL信号を伝送する信号ラインは、この実施形態では、SOP信号とEOP信号のいずれかとして再使用可能である。
図3は、コントローラ12Aの別の実施形態に関してMAC22AとPCS20Aとの間のインタフェースを示す、MAC22AとPCS20Aの別の実施形態のブロック図である。図3の実施形態のインタフェースは、パケットの開始と終了の明示的なシグナルのためのオプションの拡張を伴って、XGMIIインタフェースと互換性がある。
XGMIIインタフェースは、32ビットのTXデータ・バスとRXデータ・バス(図3のTXDバスとRXDバス)、及び対応するデータ・バスの各バイト(つまり、各データ・バスに関する制御の4ビット)に関する対応する制御ビット(TXCバスとRXCバス)を指定する。インタフェースは、いずれの方向においてもクロック(TXCLKとRXCLK)をさらに含む。制御ビットは、対応するバイトが制御バイトであることを示すために設定され、対応するバイトが、データ・バイトであることを示すためにクリアされる。制御バイトは、開始(パケット開始)、終了(パケット終了)、アイドル、誤りを含む。
このため、MAC22Aは、開始バイトと終了バイトを、明示的なパケットの開始と終了の指示として使用することができる。代替として、SOP制御信号とEOP制御信号を含めてもよい(図3における破線)。MAC22Aは、アイドル制御バイトを使用して、パケット伝送を中断することができる。PCS20Aも同様に、開始制御バイトと終了制御バイトを使用して、受信されたパケットの開始と終了を知らせることができ、アイドル制御バイトを使用して、パケット転送における中断を知らせることができる。
明示的なパケットの開始と終了の指示が、図2、図3のインタフェースに含められているが、他の実施形態は、所望される場合、明示的なパケット終了指示だけを含むことが可能であることに留意されたい。パケット開始指示は、パケット終了指示の後に続くデータ有効信号のアサートで暗示される。
次に図4を参照すると、図2に示されるインタフェースを使用してパケットを伝送するためのMAC22Aの一実施形態の動作を例示する流れ図が示されている。ブロックは、理解を容易にするために特定の順序で示されているが、他の順序が使用されてもよい。ブロックは、MAC22A内部の組合せロジックにおいて並行に実行されてもよい。ブロック、ブロックの組合せは、流れ図全体に関して、複数のクロック・サイクルにわたってパイプライン化されてもよい。
MAC22Aが、パケット伝送を開始している場合(判定ブロック40、「Yes」の分岐)、MAC22Aは、SOP制御信号をアサートする(ブロック42)。同様に、MAC22Aが、パケット伝送の終わりに達した、又は別の理由で終了する場合(判定ブロック44、「Yes」の分岐)、MAC22Aは、EOP制御信号をアサートする(ブロック46)。MAC22Aが、FC(フロー制御)パケットを受信した、又は以前に受信されたFCパケットから進行中のフロー制御を有する場合(判定ブロック48、「Yes」の分岐)、MAC22Aは、MAC22Aが、伝送すべきデータを有する場合でも、データ有効(TXV)信号をディアサートする(ブロック750)。このようにして、パケット伝送は、FCパケットによって要求される時間間隔中に中断され、抑止される。受信されている、又は進行中のFCパケットが全く存在せず、MAC22Aが、伝送すべきデータを全く有さない場合(判定ブロック52、「No」の分岐)、MAC22Aは、データ有効(TXV)信号もディアサートする(ブロック50)。このように、パケット伝送は、伝送される準備ができているデータが全く存在しない場合、中断される。受信された、又は進行中のFCパケットが全く存在せず、伝送される準備ができているデータが存在する場合、MAC22Aは、データ有効(TXV)信号をアサートし、そのデータを伝送する(ブロック54)。
次に図5を参照すると、図2のインタフェースを使用してパケットを伝送するためのPCS20Aの一実施形態の動作を例示する流れ図が、示されている。ブロックは、理解を容易にするために特定の順序で示されているが、他の順序が使用されてもよい。ブロックは、PCS20A内部の組合せロジックにおいて並行に実行されてもよい。ブロック、ブロックの組合せは、流れ図全体に関して、複数のクロック・サイクルにわたってパイプライン化されてもよい。
SOP信号が、MAC22Aによってアサートされた場合(判定ブロック60、「Yes」の分岐)、PCS20Aは、通信媒体10上で伝送するためにPMA18AにSOP制御シンボルを伝送する(ブロック62)。同様に、EOP信号が、アサートされた場合(判定ブロック64、「Yes」の分岐)、PCS20Aは、EOP制御シンボルをPMA18Aに伝送する(ブロック66)。データ有効(TXV)信号が、MAC22Aによってアサートされた場合(判定ブロック68、「Yes」の分岐)、PCS20Aは、データの8b/10b符号化(つまり、対応するデータ・シンボル)を生成して、そのデータ・シンボルをPMA18Aに伝送する(ブロック70)。データ有効信号が、MAC22Aによってアサートされない場合(判定ブロック68、「No」の分岐)、PCS20Aは、アイドル制御シンボルを伝送する(ブロック72)。このように、アイドル制御シンボルは、この実施形態では、パケットが中断されている時間中や、パケットとパケットの合間に伝送される。
次に図6を参照すると、図2に示されるインタフェースを使用してパケットを受信するためのPCS20Aの一実施形態の動作を示す流れ図が示されている。ブロックは、理解を容易にするために特定の順序で示されているが、他の順序が使用されてもよい。ブロックは、PCS20A内部の組合せロジックにおいて並行に実行されてもよい。ブロック、ブロックの組合せは、流れ図全体に関して、複数のクロック・サイクルにわたってパイプライン化されてもよい。
PCS20Aが、PMA18AからSOP制御シンボルを受信した場合(判定ブロック80、「Yes」の分岐)、PCS20Aは、SOP制御信号をMAC22Aにアサートする(ブロック82)。同様に、PCS20Aが、PMA18AからEOP制御シンボルを受信した場合(判定ブロック84、「Yes」の分岐)、PCS20Aは、EOP制御信号をMAC22Aにアサートする(ブロック86)。アイドル・シンボルが、PMA18Aから受信された場合(判定ブロック88、「Yes」の分岐)、PCS20Aは、MAC22Aにデータ有効(RXV)信号をディアサートする(ブロック92)。MAC22Aは、RXDバス上のデータを無視して、データ有効(RXD)信号の次回のアサートを待つ。受信されない場合、PCS20Aは、データ・シンボルを復号し、データ有効(RXV)信号をアサートして、RXDバス上でデータを提供する(ブロック90)。
図4〜図6の流れ図、及び図7〜図9のタイミング図は、図2の実施形態の拡張されたGMIIインタフェースを使用することに留意されたい。他の実施形態は、図3のインタフェースを使用する。そのような場合、SOP/EOP制御信号をアサートすることは、開始/終了制御バイトを伝送することによって置き換えられることが可能である。さらに、XAUI 10Gインタフェースを実施する実施形態の場合、4つの並列レーンのシンボルが、同時に伝送される。図4〜図6の流れ図のオペレーションは、各バイト/シンボルに独立に当てはまることが可能である。
次に図7を参照すると、図2の実施形態のインタフェースを使用してパケットを伝送する例を示すタイミング図が示されている。TXCLKが、伝送されている、SOP制御信号、EOP制御信号、TXV信号、パケット・データとともに示されている。10バイトだけが、図面のスペースと簡明のために、図7に示されているが、さらなるバイトが、パケットに含められてもよいことに留意されたい。イーサネット・パケットの最初の11バイトは、メモリの中に格納されたパケット・データに、MAC22Aによって追加されたプリアンブル(10バイト)と、フレーム開始区切り記号(1バイト)とを含む。
SOP信号は、パケットの最初のバイト(PI)の伝送と同時にアサートされ、その後、デアサートされる。また、TXV信号もアサートされ、その後の2バイト(P2とP3)の伝送の間、アサートされたままになる。TXV信号は、TXCLKの4サイクルにわたってデアサートされ、その後、5バイト(P4からP8まで)の転送にわたって再アサートされる。TXV信号は、2サイクルにわたって再びデアサートされ、その後、さらなる2バイト(P9からP10まで)の転送にわたって再アサートされる。EOP信号は、P10の伝送と同時にアサートされて、パケットの終了を知らせる。
図8は、ギガビット・イーサネット上における図7に示されるパケットの伝送の例を示すタイミング図である。図8における時間のスケールは、図7と同一であることは意図されておらず、また図8は、図7と必ずしも時間的に整列させられていない。SOPシンボルは、SOP制御信号のアサートに応答して伝送され、その後に、バイトP1からP3までに対応するデータ・シンボルが続く。次のバイトが、伝送に利用できるようになるまで、アイドル制御シンボル(I)が伝送される(例えば、この例では、4回のアイドル・シンボル伝送)。次いで、バイトP4からP8までに対応するデータ・シンボルが伝送され、その後に、アイドル制御シンボル、バイトP9とP10に関するデータ・シンボル、最後にEOP制御シンボルが続く。
図9は、10ギガビット・イーサネット上における図7に示されるパケットの伝送の例を示すタイミング図である。図9における時間のスケールは、図7と同一であることは意図されておらず、また図9は、図7と必ずしも時間的に整列させられていない。SOPシンボルは、SOP制御信号のアサートに応答して、レーン0上で伝送される。バイトP1からP3までに対応するデータ・シンボルが、レーン1からレーン3までの上で同時に伝送される。次のバイトが、伝送に利用できるようになるまで、アイドル制御シンボル(I)が、すべてのレーン上で伝送される(例えば、この例では、すべてのレーンにわたってアイドル・シンボルの5回の伝送)。バイトP4からP7までに対応するデータ・シンボが並行に伝送され、その後、レーン0上でバイトP8に関するデータ・シンボルが続く。バイトP8に対応するデータ・シンボルの伝送と同時に生じるのが、レーン1からレーン3までの上のアイドル・シンボルである。つまり、一部の実施形態では、パケット中断は、必ずしも、いずれかの特定の境界において生じる必要はない。レーン0とレーン1でのバイトP9〜P10の伝送と、レーン2でのEOP制御シンボルの伝送まで、すべてのレーンにわたってアイドル・シンボルのさらなる伝送が後に続く。
前述したとおり、一部の実施形態では、MAC22Aは、異なるチャネルからのパケットをインタリーブするようにも構成される。そのような実施形態では、MAC22Aは、相互接続上で伝送される各バイト・セットに関するチャネル番号を識別するバイトを伝送する。コントローラ12Aは、パケットのバイトが伝送されていることを示すSOP制御シンボルを伝送する。また、それらのバイトを、対応するパケットの開始、中間、又は終了として識別する別のシンボルも伝送される。
図10は、異なるチャネルからのパケットをインタリーブするためのMAC22A/PCS20Aの一実施形態のさらなる動作を示す流れ図である。ブロックは、理解を容易にするために特定の順序で示されているが、他の順序が使用されてもよい。ブロックは、MAC22A内部の組合せロジックにおいて並行に実行されてもよい。ブロック、ブロックの組合せは、流れ図全体に関して、複数のクロック・サイクルにわたってパイプライン化されてもよい。
伝送が、パケットの開始、又は中断後のパケットの再開である場合(判定ブロック100、「Yes」の分岐)、PCS20AはSOP制御シンボルを伝送し、MAC22Aは、パケット・データの先頭にチャネル番号を付加するとともに、バイトがパケットの開始、中間、又は終了を含むかの指示を付加する(ブロック102)。バイトが、パケットの最初のバイトを含む場合、パケットの開始である。バイトは、パケットの最初のバイト又は最後のバイトを含まない場合、パケットの中間である。バイトは、パケットの最後のバイトを含む場合、パケットの中間である。
図11は、図7に示されるパケットと同様のパケットに関する、ギガビット・イーサネット上でチャネル情報を有するパケットを伝送する一実施形態の例である。この例は、SOP制御シンボルを含み、その後に、2バイトのチャネル番号を表す2つのシンボルが続き、その後に、後続のバイトが、パケットの開始であることを示すシンボル(図11のS)が続く。さらに、3バイトに対応するデータ・シンボルがその後に続く(P1からP3まで)。バイトP3に関するシンボルの後、パケットが中断されたため、2つのアイドル制御シンボルが続く。次いで、パケットは、別のSOP制御シンボルで再開し、その後に、チャネル番号シンボルと、パケットの中間を示すシンボル(図11のM)とが続く。次いで、バイトP4からP8までに対応する、さらなる5つのデータ・シンボルが、伝送される。図11に示されていないのが、チャネル・シンボルの後にパケットの終了の指示を含むバイトの少なくともさらなる1回の転送である。
図12は、図7に示されるパケットと同様のパケットに関する、10ギガビット・イーサネット上でチャネル情報を有するパケットを伝送する一実施形態の例である。この例では、SOP制御シンボルはレーン0上で伝送される。SOP制御シンボルと同時のレーン1とレーン2は、チャネル・シンボルであり、SOP制御シンボルと同時のレーン3は、バイトが、パケットの開始であるという指示(図12のS)である。バイトP1からP3までに関するデータ・シンボルは、レーン0からレーン2までで伝送され、その後に、パケットの次の部分が、伝送される準備ができるまで、アイドル制御シンボルが続く。別のSOP制御シンボルが、チャネル・シンボルとパケット中間指示(図12におけるM)と一緒に伝送される。バイトP4からP8までに関するデータ・シンボルが、伝送され、その後に、さらなるアイドル制御シンボルが続く。最後に、SOP制御シンボルが、チャネル・シンボル及びパケット終了指示と一緒に伝送される(図12におけるE)。バイトP9とP10に対応する残りのデータ・シンボルが伝送され、EOP制御シンボルが伝送される。
図13は、10ギガビット・イーサネット上で異なるチャネルからのパケットをインタリーブする例を示すタイミング図である。図13の例では、第1のチャネル(Ch1)のパケットが開始される。SOP制御シンボルが、Ch1を表すチャネル・シンボルとパケット開始指示(S)と一緒に伝送される。この例では、Ch1パケットに関する8つのデータ・シンボルが伝送される(P1からP8まで)。その後、パケットは、中断されて、異なるチャネル(Ch2)からのデータが伝送される。SOPシンボルが再び伝送され(符号110)、その後に、Ch2を表すチャネル・シンボルとパケット開始指示(S)が続く。Ch2パケットの8つのデータ・シンボルが伝送される(P1からP8まで)。Ch2パケットが中断され、SOP制御シンボルが再び伝送される(符号112)。Ch1を表すチャネル・シンボルとパケット終了指示(E)が、SOP制御シンボルと同時に伝送される。Ch1パケットのバイトP9からP10までに関するデータ・シンボルが、伝送され、EOP制御シンボルがCh1パケットを終了する。この例では、アイドル制御シンボルが、その後に続き、次いで、SOP制御シンボルが伝送される(符号114)。SOP制御シンボルと同時に、チャネル・シンボルがCh2を識別し、パケット指示が、パケットの中間が伝送されていることを示する(図13におけるM)。Ch2パケットのバイトP9からP12までに関するデータ・シンボルが伝送される。別のパケット中断のためのさらなるアイドル制御シンボルの後、SOP制御シンボルが伝送される(符号116)。SOP制御シンボルと同時に、チャネル・シンボルがCh2を識別し、パケット指示がパケットの終了が伝送されていることを示する(図13におけるE)。Ch2パケットのバイトP13からP15までに関するデータ・シンボルが、パケットを終了させるEOP制御シンボルと一緒に伝送される。
一部の実施形態では、中断される各パケット伝送は、EOP制御シンボルとともに、SOP制御シンボルも含むことが可能である。そのような伝送は、チャネル情報、及び/又は通信媒体10上のパケットのフロー制御を実施しないリンク・パートナにコンパチブルである。図示される実施形態では、チャネル番号のために2バイト/シンボルが、使用されるが、他の実施形態は、チャネル番号のために1バイト/シンボル、又は2つを超えるバイト/シンボルを使用することが可能である。さらに、パケットの開始/中間/終了の指示は、所望される場合、チャネル・シンボルより前に伝送されてもよい(例えば、レーン3の代わりにレーン1上で)。
一実施形態では、チャネル番号シンボル及び開始/中間/終了シンボルは、パケットのプリアンブルの最初の3バイトに取って代わることが可能である。G/10イーサネットにおいて、プリアンブルは、必ず要求されるというわけではなく、したがって、これらのバイトを置き替えることは、機能に影響を及ぼさないはずである。
一部の実施形態において、パケット(及び/又はパケット・データと一緒のチャネル情報の伝送)の明示的フロー制御の使用は、リンク・パートナがそれらのフィーチャをサポートするか否かに応じて、イネーブル又はディセーブルにされる。例えば、イーサネット・ネットワーク上で、自動ネゴシエーション・プロトコルが、リンク・パートナに関する起動時に使用されて、互いの能力が特定される。標準の自動ネゴシエーションの後、リンク・パートナは、他の能力についてのメッセージを交換する。
図14は、起動のためのコントローラ12A(及び同様のコントローラ12B)の一実施形態の動作を示す流れ図である。ブロックは、理解を容易にするために特定の順序で示されているが、任意の順序を使用できる。さらに、ブロックは、コントローラ12A内部の組合せロジックにおいて並行に実行されてもよい。ブロック、ブロックの組合せは、流れ図全体に関して、複数のクロック・サイクルにわたってパイプライン化されてもよい。
コントローラ12Aは、標準の自動ネゴシエーションを実行することができ(ブロック120)、その後に、明示的フロー制御のためのネゴシエーションが続く(ブロック122)。リンク・パートナが、明示的フロー制御をサポートする場合(判定ブロック124、「Yes」の分岐)、コントローラ12Aは、明示的フロー制御をイネーブルにする(ブロック126)。サポートしない場合、コントローラ12Aは、明示的フロー制御をディセーブルにする(ブロック128)。また、コントローラ12Aは、チャネル情報伝送に関するネゴシエーションも行うことができる(ブロック130)。リンク・パートナが、チャネル情報伝送をサポートする場合(判定ブロック132、「Yes」の分岐)、コントローラ12Aは、チャネル情報伝送をイネーブルにする(ブロック134)。サポートしない場合、コントローラ12Aは、チャネル情報伝送をディセーブルにする(ブロック136)。
以上の開示が完全に理解されれば、多数の変形形態や改変形態が、当業者には明白となろう。添付の特許請求の範囲は、すべてのそのような変形形態及び改変形態を包含するように解釈されるものとする。
Claims (18)
- 通信媒体上でパケットを通信するように構成されたコントローラであって、
前記通信媒体上で複数のデータ・シンボルとしてパケットを伝送するように構成され、前記パケットの第1の部分を伝送した後、前記パケットの伝送を中断するように構成され、前記中断に応答して、少なくとも1つの制御シンボルを伝送するように構成され、前記パケットの第2の部分の伝送を続けるように構成されるコントローラ。 - 前記パケットを複数のバイトとして伝送するように構成された媒体アクセス・コントローラ(MAC)と、
前記複数のバイトを前記MACから受信するように結合され、前記通信媒体上で伝送するために、各バイトをそれぞれのデータ・シンボルとして符号化するように構成された物理符号化サブレイヤ(PCS)回路と
を含み、前記MACは、前記複数のバイトの第1の部分を伝送した後に、前記パケットの伝送を中断するように構成され、前記PCS回路は、前記中断に応答して、前記第1の部分の各バイトに関する対応するデータ・シンボルを伝送し、前記少なくとも1つの制御シンボルを伝送するように構成され、前記MACは、前記複数のバイトの第2の部分の伝送を続けるように構成され、前記PCS回路は、前記第2の部分の各バイトに関する対応するデータ・シンボルを伝送するように構成される請求項1に記載のコントローラ。 - 前記少なくとも1つの制御シンボルを含む複数の制御シンボルを伝送するようにさらに構成され、前記複数の制御シンボルは、前記第1の部分に対応する最後のデータ・シンボルから、前記第2の部分に対応する最初のデータ・シンボルまでの間、前記通信媒体上の前記コントローラの伝送帯域幅を埋める先行するいずれかの請求項に記載のコントローラ。
- 前記少なくとも1つの制御シンボルは、前記通信媒体上で1つのパケットの終了から、別のパケットの開始までの間でも使用されるアイドル制御シンボルを含む先行するいずれかの請求項に記載のコントローラ。
- 前記コントローラは、前記コントローラが、前記通信媒体からフロー制御パケットを受信したことに応答して、前記パケットの伝送を中断するように構成され、前記コントローラは、前記フロー制御パケットによって指定された期間にわたって伝送を抑止した後、前記第2の部分から伝送を続けるように構成される先行するいずれかの請求項に記載のコントローラ。
- 前記コントローラは、前記第2の部分が伝送に利用できないことに応答して、前記パケットの伝送を中断するように構成される請求項1から4のいずれか1項に記載のコントローラ。
- 使用中に前記コントローラが結合されるメモリ・システムから前記コントローラに、前記第2の部分がまだ提供されていない場合、前記第2の部分が利用できない請求項6に記載のコントローラ。
- 前記コントローラは、前記パケットの伝送を中断して、異なるチャネルからの第2のパケットの伝送をインタリーブするように構成される請求項1から4のいずれか1項に記載のコントローラ。
- 前記MACと前記PCS回路との間のインタフェースは、前記パケットの終了の明示的指示を含み、前記明示的指示を伴わない前記インタフェース上のデータ転送の欠如は、前記PCS回路に、前記少なくとも1つの制御シンボルの伝送を行わせる請求項2に記載のコントローラ。
- 前記明示的指示は制御信号を含み、前記コントローラは、パケット開始を示す第2の制御信号をさらに含み、前記制御信号と前記第2の制御信号は、半二重モードにおいて搬送波感知信号及び衝突検出信号としても使用される請求項9に記載のコントローラ。
- 通信媒体と、
前記通信媒体に結合された先行するいずれかの請求項に記載の前記コントローラと、
前記通信媒体に結合された第2のコントローラとを含むシステム。 - 前記コントローラは、前記コントローラが、前記第2のコントローラによって伝送された前記通信媒体からフロー制御パケットを受信したことに応答して、前記パケットの伝送を中断するように構成され、前記コントローラは、前記フロー制御パケットによって指定された期間にわたって伝送を抑止した後、前記第2の部分から伝送を続けるように構成される請求項11に記載のシステム。
- 複数のバイトの第1の部分の各バイトを、対応するデータ・シンボルとして符号化することを含む、該第1の部分を伝送することの後に、通信媒体上で該複数のバイトを含むパケットの伝送を中断することと、
前記中断することに応答して、前記通信媒体上で少なくとも1つの制御シンボルを伝送することと、
前記複数のバイトの第2の部分の各バイトを、対応するデータ・シンボルとして符号化することを含む前記パケットの伝送を、該第2の部分から続けることとを含む方法。 - 少なくとも1つの制御シンボルを伝送することは、複数の制御シンボルを伝送することを含み、前記複数の制御シンボルは、前記第1の部分に対応する最後のデータ・シンボルから、前記第2の部分に対応する最初のデータ・シンボルまでの間、前記通信媒体上の前記コントローラの伝送帯域幅を埋める請求項13に記載の方法。
- 前記少なくとも1つの制御シンボルは、前記通信媒体上で1つのパケットの終了から、別のパケットの開始までの間でも使用されるアイドル制御シンボルを含む先行するいずれかの請求項に記載の方法。
- 前記パケットの伝送を中断することが前記通信媒体からフロー制御パケットを受信したことに応答し、前記第2の部分から伝送を続けることが前記フロー制御パケットによって指定された期間にわたって伝送を抑止した後に続く先行するいずれかの請求項に記載の方法。
- 前記パケットの伝送を中断することは、前記第2の部分が伝送に利用できないことに応答する請求項13から15のいずれか1項に記載の方法。
- 前記パケットの伝送を中断することは、異なるチャネルからの第2のパケットをインタリーブするように実行される請求項13から15のいずれか1項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/211,259 US20070047572A1 (en) | 2005-08-25 | 2005-08-25 | Explicit flow control in Gigabit/10 Gigabit Ethernet system |
PCT/US2006/033329 WO2007025192A1 (en) | 2005-08-25 | 2006-08-24 | Explicit flow control in a gigabit/10 gigabit ethernet system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009506682A true JP2009506682A (ja) | 2009-02-12 |
Family
ID=37547077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008528224A Withdrawn JP2009506682A (ja) | 2005-08-25 | 2006-08-24 | ギガビット/10ギガビット・イーサネット(登録商標)・システムにおける明示的フロー制御 |
Country Status (6)
Country | Link |
---|---|
US (2) | US20070047572A1 (ja) |
EP (1) | EP1938526A1 (ja) |
JP (1) | JP2009506682A (ja) |
CN (1) | CN101322357A (ja) |
TW (1) | TW200718140A (ja) |
WO (1) | WO2007025192A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7627023B1 (en) | 2005-11-01 | 2009-12-01 | Marvell International Ltd. | 64/66 encoder |
US7729389B1 (en) | 2005-11-18 | 2010-06-01 | Marvell International Ltd. | 8/10 and 64/66 aggregation |
US8259748B2 (en) | 2006-07-22 | 2012-09-04 | Cisco Technologies, Inc. | Multiple channels and flow control over a 10 Gigabit/second interface |
US8854986B1 (en) | 2007-03-12 | 2014-10-07 | Aquantia Corporation | Energy efficiency ethernet (EEE) with 10GBASE-T structures |
DE102007061986A1 (de) * | 2007-12-21 | 2009-06-25 | Bayerische Motoren Werke Aktiengesellschaft | Kommunikationssystem |
US7995621B2 (en) * | 2008-10-01 | 2011-08-09 | Nortel Netwoeks Limited | Techniques for time transfer via signal encoding |
US8804798B2 (en) | 2011-09-16 | 2014-08-12 | Aquantia Corporation | Transceiver spectrum control for cross-talk mitigation |
CN102684956B (zh) * | 2011-11-28 | 2015-03-25 | 曙光信息产业(北京)有限公司 | 一种自适应10Gbps网络接入系统和方法 |
CN102497302B (zh) * | 2011-11-28 | 2014-05-21 | 曙光信息产业(北京)有限公司 | 一种混合网络接入系统 |
CN102684955B (zh) * | 2011-11-28 | 2015-04-29 | 曙光信息产业(北京)有限公司 | 1G Ethernet与OC48网络自适应接入系统和方法 |
US9130695B1 (en) | 2012-03-06 | 2015-09-08 | Aquantia Corp. | Adaptive rate control of 10GBASE-T data transport system |
US8908510B2 (en) * | 2012-03-22 | 2014-12-09 | Mellanox Technologies Ltd. | Communication link with intra-packet flow control |
US9634800B1 (en) | 2012-08-13 | 2017-04-25 | Aquantia Corp. | Sub-rate codes within the 10GBASE-T frame structure |
US9485335B1 (en) | 2012-08-13 | 2016-11-01 | Aquantia Corp. | Sub-rate codes within the 10GBASE-T frame structure |
US9001872B1 (en) | 2012-11-07 | 2015-04-07 | Aquantia Corp. | Flexible data transmission scheme adaptive to communication channel quality |
US9363039B1 (en) | 2012-11-07 | 2016-06-07 | Aquantia Corp. | Flexible data transmission scheme adaptive to communication channel quality |
US9160604B2 (en) | 2013-03-12 | 2015-10-13 | Cisco Technology, Inc. | Systems and methods to explicitly realign packets |
US9531843B1 (en) * | 2014-04-14 | 2016-12-27 | Aoptix Technologies, Inc. | Channel coding optimized for low-latency data |
US9756154B1 (en) * | 2014-10-13 | 2017-09-05 | Xilinx, Inc. | High throughput packet state processing |
US10999124B1 (en) | 2014-12-05 | 2021-05-04 | Marvell Asia Pte, Ltd. | Rapid rate adaptation in NBASE-T ethernet |
US9774420B1 (en) | 2015-01-13 | 2017-09-26 | Aquantia Corp. | Reed-solomon coding for 40GBASE-T ethernet |
US10069521B1 (en) | 2015-01-29 | 2018-09-04 | Aquantia Corp. | Intelligent power balancing for NBASE-T ethernet |
US10200151B1 (en) | 2015-03-06 | 2019-02-05 | Aquantia Corp. | Methods and apparatus to improve SNR for signaling across multi-channel cables |
US9853769B1 (en) | 2015-03-09 | 2017-12-26 | Aquantia Corporation | High-speed Ethernet coding |
US11115151B1 (en) | 2019-03-22 | 2021-09-07 | Marvell Asia Pte, Ltd. | Method and apparatus for fast retraining of ethernet transceivers based on trickling error |
US11228465B1 (en) | 2019-03-22 | 2022-01-18 | Marvell Asia Pte, Ltd. | Rapid training method for high-speed ethernet |
US10771100B1 (en) | 2019-03-22 | 2020-09-08 | Marvell Asia Pte., Ltd. | Method and apparatus for efficient fast retraining of ethernet transceivers |
CN112887059B (zh) * | 2021-01-26 | 2023-04-07 | 芯河半导体科技(无锡)有限公司 | 一种扩展mac帧格式带内传输流控数据的方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5343473A (en) | 1992-08-07 | 1994-08-30 | International Business Machines Corporation | Method of determining whether to use preempt/resume or alternate protocol for data transmission |
US6574211B2 (en) * | 1997-11-03 | 2003-06-03 | Qualcomm Incorporated | Method and apparatus for high rate packet data transmission |
US6456590B1 (en) * | 1998-02-13 | 2002-09-24 | Texas Instruments Incorporated | Static and dynamic flow control using virtual input queueing for shared memory ethernet switches |
GB2344029A (en) * | 1998-10-02 | 2000-05-24 | Gen Datacomm Adv Res | Transmission of data packets of different size and priority |
US6631132B1 (en) * | 1999-10-04 | 2003-10-07 | Veraz Networks Ltd. | Urgent packet transmission |
US6687247B1 (en) * | 1999-10-27 | 2004-02-03 | Cisco Technology, Inc. | Architecture for high speed class of service enabled linecard |
US7031258B1 (en) * | 2000-01-13 | 2006-04-18 | Mercury Computer Systems, Inc. | Digital data system with link level message flow control |
US6771601B1 (en) * | 2000-01-31 | 2004-08-03 | International Business Machines Corporation | Network switch having source port queuing and methods, systems and computer program products for flow level congestion control suitable for use with a network switch having source port queuing |
US6697983B1 (en) * | 2000-10-24 | 2004-02-24 | At&T Wireless Services, Inc. | Data link layer tunneling technique for high-speed data in a noisy wireless environment |
US20020191603A1 (en) * | 2000-11-22 | 2002-12-19 | Yeshik Shin | Method and system for dynamic segmentation of communications packets |
US6985441B1 (en) * | 2001-03-05 | 2006-01-10 | Advanced Micro Devices, Inc. | Intelligent embedded processor enabled mechanism to implement RSVP function |
US20020129159A1 (en) * | 2001-03-09 | 2002-09-12 | Michael Luby | Multi-output packet server with independent streams |
US8145787B1 (en) * | 2001-10-16 | 2012-03-27 | Cisco Technology, Inc. | Adaptive bandwidth utilization over fabric links |
US7062568B1 (en) * | 2002-01-31 | 2006-06-13 | Forcelo Networks, Inc. | Point-to-point protocol flow control extension |
US7126957B1 (en) * | 2002-03-07 | 2006-10-24 | Utstarcom, Inc. | Media flow method for transferring real-time data between asynchronous and synchronous networks |
US7719970B1 (en) * | 2004-08-20 | 2010-05-18 | Altera Corporation | Serial communications system with optional data path and control plane features |
WO2006111788A1 (en) * | 2005-04-21 | 2006-10-26 | Intel Corporation | Interrupting transmission of low priority ethernet packets |
-
2005
- 2005-08-25 US US11/211,259 patent/US20070047572A1/en not_active Abandoned
-
2006
- 2006-08-24 EP EP06802373A patent/EP1938526A1/en not_active Withdrawn
- 2006-08-24 CN CNA2006800391259A patent/CN101322357A/zh active Pending
- 2006-08-24 WO PCT/US2006/033329 patent/WO2007025192A1/en active Application Filing
- 2006-08-24 JP JP2008528224A patent/JP2009506682A/ja not_active Withdrawn
- 2006-08-25 TW TW095131403A patent/TW200718140A/zh unknown
-
2010
- 2010-04-02 US US12/753,466 patent/US20100188980A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN101322357A (zh) | 2008-12-10 |
TW200718140A (en) | 2007-05-01 |
WO2007025192A1 (en) | 2007-03-01 |
US20070047572A1 (en) | 2007-03-01 |
EP1938526A1 (en) | 2008-07-02 |
US20100188980A1 (en) | 2010-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009506682A (ja) | ギガビット/10ギガビット・イーサネット(登録商標)・システムにおける明示的フロー制御 | |
US20070047443A1 (en) | Channelized flow control | |
US7212534B2 (en) | Flow based congestion control | |
US7987302B2 (en) | Techniques for managing priority queues and escalation considerations in USB wireless communication systems | |
US6167029A (en) | System and method for integrated data flow control | |
US8665902B2 (en) | Method and system for reducing transceiver power via a variable symbol rate | |
US8619809B2 (en) | Method, system, and program for managing a speed at which data is transmitted between network adaptors | |
US6765923B1 (en) | Early arbitration on a full duplex bus | |
US7720064B1 (en) | Method and system for processing network and storage data | |
US8111623B2 (en) | Node, method and system for control of communication including a buffer | |
CA2517426C (en) | Pre-empting low-priority traffic with high-priority traffic | |
US20120327950A1 (en) | Method for Transmitting Data Packets | |
US6680910B1 (en) | Network interface unit | |
US20080192633A1 (en) | Apparatus and method for controlling data flow in communication system | |
US9438537B2 (en) | Method for cut through forwarding data packets between electronic communication devices | |
TW201717039A (zh) | 用於通用序列匯流排2.0頻寬保留之方法及系統 | |
US20220029927A1 (en) | Electronic device and frame transmission method of electronic device | |
US8724621B2 (en) | Electronic apparatus and method for sharing ethernet circuit between plurality of ports | |
US20060013137A1 (en) | Network interface unit | |
KR100270703B1 (ko) | 랜 패킷용 버스 프로토콜 및 핸드쉐이킹을 위한 이더넷 패킷송수신 방법 및 장치 | |
US20110216653A1 (en) | Method and apparatus for using layer 4 information in a layer 2 switch in order to support end-to-end (layer 4) flow control in a communicatio network | |
JP2006109314A (ja) | 送信装置、受信装置、およびデータ送受信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090605 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090804 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110207 |