JP2009302316A - Spiral inductor and its manufacturing method - Google Patents

Spiral inductor and its manufacturing method Download PDF

Info

Publication number
JP2009302316A
JP2009302316A JP2008155436A JP2008155436A JP2009302316A JP 2009302316 A JP2009302316 A JP 2009302316A JP 2008155436 A JP2008155436 A JP 2008155436A JP 2008155436 A JP2008155436 A JP 2008155436A JP 2009302316 A JP2009302316 A JP 2009302316A
Authority
JP
Japan
Prior art keywords
insulating layer
spiral inductor
substrate
forming
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008155436A
Other languages
Japanese (ja)
Inventor
Koichiro Yuki
康一郎 幸
Mitsuo Tanaka
光男 田中
Takeshi Idota
健 井戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008155436A priority Critical patent/JP2009302316A/en
Publication of JP2009302316A publication Critical patent/JP2009302316A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide spiral inductor in which not only a size is small, but also a self-resonant frequency is high, and a loss and a leakage electromagnetic field are reduced. <P>SOLUTION: The spiral inductor is provided with: an insulating layer 21 formed on a substrate 11; and an inductor coil 31. The insulating layer 21 has a projection 24, and the inductor coil 31 is formed on the side wall of the projection 24. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、スパイラルインダクタ及びその製造方法に関し、特に、高周波回路等に使用するスパイラルインダクタ及びその製造方法に関する。   The present invention relates to a spiral inductor and a manufacturing method thereof, and more particularly, to a spiral inductor used for a high frequency circuit and the manufacturing method thereof.

近年、無線通信技術の進展に伴い、小型で且つ高性能な通信機器の開発が進められている。このような通信機器には高周波の電磁波信号を扱う低雑音増幅器等の高周波回路が使用されている。高周波回路にはトランジスタ等の能動素子の他にインダクタ素子(L)、抵抗素子(R)及び容量素子(C)等のパッシブ素子が必要である。   In recent years, along with the progress of wireless communication technology, development of small and high-performance communication devices has been promoted. Such communication equipment uses a high-frequency circuit such as a low-noise amplifier that handles a high-frequency electromagnetic wave signal. In addition to active elements such as transistors, high-frequency circuits require passive elements such as inductor elements (L), resistance elements (R), and capacitive elements (C).

パッシブ素子は能動素子とは別に製造し、それらを組み合わせることが一般的である。しかし、低コスト化及び小型化の要請から能動素子と同一の基板の上に集積化するようになってきている。例えば、BiCMOS(Bipolar Complementary Metal Oxide Semiconductor)技術を用いた低雑音増幅器(LNA)に、インダクタ素子としてスパイラル形状のオンチップインダクタ(スパイラルインダクタ)を搭載することが行われている。オンチップのスパイラルインダクタは、回路を構成する他の素子と共に同じ基板上に形成するため、小型化に有利である。   In general, passive elements are manufactured separately from active elements and combined. However, it has been integrated on the same substrate as the active element because of the demand for cost reduction and miniaturization. For example, a low-noise amplifier (LNA) using BiCMOS (Bipolar Complementary Metal Oxide Semiconductor) technology is mounted with a spiral on-chip inductor (spiral inductor) as an inductor element. Since the on-chip spiral inductor is formed on the same substrate together with other elements constituting the circuit, it is advantageous for miniaturization.

オンチップのスパイラルインダクタは、集積回路の最上層を構成する層間絶縁膜の上に形成された配線又はチップサイズパッケージ(CSP)を構成する樹脂膜の上に形成された配線をスパイラル状にパターン化することによって実現される(例えば、特許文献1及び2を参照。)。   On-chip spiral inductors pattern the wiring formed on the interlayer insulating film that forms the top layer of the integrated circuit or the wiring formed on the resin film that forms the chip size package (CSP) in a spiral pattern (For example, refer to Patent Documents 1 and 2).

スパイラルインダクタは、化学機械的研磨(CMP)等により平坦化された層間絶縁膜又はスピン塗布等により平坦に形成された樹脂膜の上にスパイラル状の配線からなるインダクタコイルを形成することが一般的である。このようにすれば、インダクタコイルをリソグラフィにより容易に形成することができる。   In a spiral inductor, an inductor coil made of spiral wiring is generally formed on an interlayer insulating film flattened by chemical mechanical polishing (CMP) or the like or a resin film formed flat by spin coating or the like. It is. In this way, the inductor coil can be easily formed by lithography.

しかし、平面に形成したスパイラルインダクタには、以下のような問題がある。まず、平面上にスパイラル状の配線からなるインダクタコイルを形成すると、磁場及び電場が集積回路又は基板側に漏れる。磁場及び電場の漏れは誘導電流又は寄生容量を発生させ、誘導電流及び寄生容量は損失の原因となる。損失により、Q値が低下したり、インダクタンスが低下したり、自己共振周波数が低下したりする。また、抵抗損失を低減するため幅及び厚さが大きい配線によりインダクタコイルを形成する必要があり、スパイラルインダクタは大きな面積を占有する。さらに、漏れ出した電場及び磁場の影響を避ける必要があるため、スパイラルインダクタの近傍に他の素子を配置することができない。このように、平面に形成したスパイラルインダクタは集積化に不利である。また、インダクタコイルにおいて配線同士が近接して配置されるため、高周波動作時に配線間に寄生容量が発生し、自己共振周波数が低下してしまう。   However, the spiral inductor formed on a plane has the following problems. First, when an inductor coil made of spiral wiring is formed on a plane, a magnetic field and an electric field leak to the integrated circuit or the substrate side. The leakage of the magnetic field and electric field generates an induced current or parasitic capacitance, and the induced current and parasitic capacitance cause loss. Loss causes the Q value to decrease, the inductance to decrease, and the self-resonance frequency to decrease. Moreover, in order to reduce resistance loss, it is necessary to form an inductor coil by wiring with a large width and thickness, and the spiral inductor occupies a large area. Furthermore, since it is necessary to avoid the influence of the leaked electric and magnetic fields, other elements cannot be arranged in the vicinity of the spiral inductor. Thus, the spiral inductor formed in a plane is disadvantageous for integration. In addition, since the wires are arranged close to each other in the inductor coil, a parasitic capacitance is generated between the wires during high frequency operation, and the self-resonant frequency is lowered.

このようにスパイラルインダクタを集積化した際に発生する問題を解決するため、例えば図8に示すような、半導体基板101に形成されたV字型の溝108の斜面にインダクタコイル103を形成する方法が提案されている(例えば、特許文献3を参照。)。   In order to solve the problem that occurs when spiral inductors are integrated in this way, for example, a method of forming an inductor coil 103 on a slope of a V-shaped groove 108 formed in a semiconductor substrate 101 as shown in FIG. Has been proposed (see, for example, Patent Document 3).

このように、V字溝の斜面にインダクタコイルを形成することによって、コイルの幅を細くすることなく内側コイルの内径を大きくすることができる。このため、平面インダクタと同じインダクタンスのインダクタを形成する際、抵抗損失を増大することなく外周辺長を短くすることができる。また、平面インダクタと同じ周辺長、巻き数であっても、インダクタの内側コイルの内径を大きくすることができるため、抵抗損失を大幅に増大することなくインダクタンスの大きいインダクタを形成することができる。さらに、平面インダクタと外周辺長及び巻き数が同じであっても、各コイルの幅を広くすることにより、抵抗損失の少ないインダクタを形成することができる。
特許第3488164号明細書 特開2006−59959号公報 特開2005-79286号公報
Thus, by forming the inductor coil on the slope of the V-shaped groove, the inner diameter of the inner coil can be increased without reducing the width of the coil. For this reason, when forming an inductor having the same inductance as the planar inductor, the outer peripheral length can be shortened without increasing the resistance loss. Even with the same peripheral length and number of turns as the planar inductor, the inner diameter of the inner coil of the inductor can be increased, so that an inductor with a large inductance can be formed without significantly increasing the resistance loss. Furthermore, even if the outer peripheral length and the number of turns are the same as those of the planar inductor, an inductor with less resistance loss can be formed by widening the width of each coil.
Japanese Patent No. 3488164 JP 2006-59959 A Japanese Patent Laid-Open No. 2005-79286

しかしながら、前記従来のスパイラルインダクタには、以下のような問題がある。V字溝の斜面にインダクタコイルを形成することにより外周辺長を小さくできる。しかし、インダクタコイルとシリコン基板とが近接しているため、インダクタコイルの周辺に存在する磁場及び電場が、減衰しないままシリコン基板に到達する。変動する磁場は、シリコン基板中に誘導電流を発生させ、固有の抵抗率を持ったシリコン基板中を誘導電流が流れるため、いわゆる基板損失が発生するという問題が生じる。   However, the conventional spiral inductor has the following problems. The outer peripheral length can be reduced by forming the inductor coil on the slope of the V-shaped groove. However, since the inductor coil and the silicon substrate are close to each other, the magnetic field and electric field existing around the inductor coil reach the silicon substrate without being attenuated. The fluctuating magnetic field generates an induced current in the silicon substrate, and the induced current flows in the silicon substrate having a specific resistivity, which causes a problem of so-called substrate loss.

また、インダクタの寄生容量となるインダクタコイルと基板との間の容量が大きくなるため、自己共振周波数が低下してしまうという問題が生じる。さらに、誘導電流及び電磁場が発生するということは、基板を介して信号が漏れ出すということであり、スパイラルインダクタの周囲に形成された他の素子に悪影響を与えるという問題も生じる。   In addition, since the capacitance between the inductor coil and the substrate, which is a parasitic capacitance of the inductor, increases, there arises a problem that the self-resonant frequency is lowered. Furthermore, the generation of an induced current and an electromagnetic field means that a signal leaks through the substrate, which causes a problem that it adversely affects other elements formed around the spiral inductor.

機能的な問題だけでなく、V字溝を形成するためにシリコン基板を結晶異方性エッチングする必要があったり、スパイラルインダクタを形成した後のV字溝を平坦化する必要がある等、製造方法が煩雑であるという問題もある。   In addition to functional problems, it is necessary to perform crystal anisotropic etching on the silicon substrate to form a V-shaped groove, or to flatten the V-shaped groove after forming a spiral inductor. There is also a problem that the method is complicated.

本発明は、前記従来の問題を解決し、サイズが小さいだけでなく、自己共振周波数が高く、損失及び漏れ電磁場を低減したスパイラルインダクタを実現できるようにすることを目的とする。   An object of the present invention is to solve the above-mentioned conventional problems, and to realize a spiral inductor that not only has a small size but also has a high self-resonance frequency and reduced loss and leakage electromagnetic field.

前記の目的を達成するため、本発明はスパイラルインダクタを、絶縁層に形成された凸部の側壁上にインダクタコイルが形成された構成とする。   In order to achieve the above object, the present invention has a spiral inductor in which an inductor coil is formed on a side wall of a convex portion formed in an insulating layer.

具体的に、本発明に係る第1のスパイラルインダクタは、基板の上に形成され、凸部を有する絶縁層と、凸部の側壁上に形成されたインダクタコイルとを備えていることを特徴とする。   Specifically, a first spiral inductor according to the present invention includes an insulating layer formed on a substrate and having a convex portion, and an inductor coil formed on a side wall of the convex portion. To do.

第1のスパイラルインダクタは、絶縁膜に形成された凸部の側壁上にインダクタコイルが形成されている。このため、インダクタコイルを平坦な絶縁膜上に形成した場合よりも、スパイラルインダクタを小型化できるだけでなく、基板に到達する磁場を低減することができる。これにより、周囲に形成された他の素子に影響を与えにくいスパイラルインダクタが実現できる。また、インダクタコイルと基板との間の容量を低減することができ、自己共振周波数の低下を低減できる。これにより、広い周波数で使用できるスパイラルインダクタを実現できる。   In the first spiral inductor, an inductor coil is formed on the side wall of the convex portion formed in the insulating film. For this reason, the spiral inductor can be reduced in size as compared with the case where the inductor coil is formed on a flat insulating film, and the magnetic field reaching the substrate can be reduced. Thereby, it is possible to realize a spiral inductor that hardly affects other elements formed in the periphery. In addition, the capacitance between the inductor coil and the substrate can be reduced, and the decrease in the self-resonance frequency can be reduced. Thereby, a spiral inductor that can be used at a wide frequency can be realized.

第1のスパイラルインダクタにおいて、凸部は、上部の面積が下部の面積よりも小さい構成であってもよい。このような構成とすることにより、凸部の側壁が傾斜面となる。これにより、インダクタコイルの実質的な線幅を大きくでき、抵抗を低減できる。   In the first spiral inductor, the convex portion may have a configuration in which an upper area is smaller than a lower area. By setting it as such a structure, the side wall of a convex part turns into an inclined surface. Thereby, the substantial line width of the inductor coil can be increased, and the resistance can be reduced.

本発明に係る第2のスパイラルインダクタは、基板の上に形成され、凹部を有する絶縁膜と、凹部の側壁上に形成されたコイルとを備えていることを特徴とする。   A second spiral inductor according to the present invention is formed on a substrate, and includes an insulating film having a recess and a coil formed on a side wall of the recess.

第2のスパイラルインダクタは、絶縁膜に形成された凹部の側壁上にインダクタコイルが形成されている。このため、インダクタコイルを平坦な絶縁膜上に形成した場合よりも、スパイラルインダクタを小型化できるだけでなく、基板に到達する磁場を低減することができる。これにより、周囲に形成された他の素子に影響を与えにくいスパイラルインダクタが実現できる。また、インダクタコイルと基板との間の容量を低減することができ、自己共振周波数の低下を低減できる。これにより、広い周波数で使用できるスパイラルインダクタを実現できる。   In the second spiral inductor, an inductor coil is formed on the side wall of the recess formed in the insulating film. For this reason, the spiral inductor can be reduced in size as compared with the case where the inductor coil is formed on a flat insulating film, and the magnetic field reaching the substrate can be reduced. Thereby, it is possible to realize a spiral inductor that hardly affects other elements formed in the periphery. In addition, the capacitance between the inductor coil and the substrate can be reduced, and the decrease in the self-resonance frequency can be reduced. Thereby, a spiral inductor that can be used at a wide frequency can be realized.

第2のスパイラルインダクタにおいて、凹部は、すり鉢状であってもよい。このような構成とすることにより、凹部の側壁が傾斜面となる。これにより、インダクタコイルの実質的な線幅を大きくでき、抵抗を低減できる。   In the second spiral inductor, the concave portion may have a mortar shape. By setting it as such a structure, the side wall of a recessed part turns into an inclined surface. Thereby, the substantial line width of the inductor coil can be increased, and the resistance can be reduced.

第1及び第2のスパイラルインダクタにおいて、基板と絶縁層との間に形成され、層間膜及びパッシベーション膜を有する下部構造をさらに備えていてもよい。   The first and second spiral inductors may further include a lower structure formed between the substrate and the insulating layer and having an interlayer film and a passivation film.

この場合において、下部構造は、溝部に囲まれたメサ状領域を有し、凸部は、メサ状領域の上に形成されていてもよい。   In this case, the lower structure may have a mesa-shaped region surrounded by the groove, and the convex portion may be formed on the mesa-shaped region.

第1及び第2のスパイラルインダクタにおいて、下部構造は、インダクタコイルにおいて発生する磁場が基板に及ぼす影響を低減するシールド層を有していてもよい。   In the first and second spiral inductors, the lower structure may have a shield layer that reduces the influence of the magnetic field generated in the inductor coil on the substrate.

この場合において、シールド層は、下部構造に形成された下部配線であってもよい。   In this case, the shield layer may be a lower wiring formed in the lower structure.

第1及び第2のスパイラルインダクタにおいて、絶縁層は、第1の絶縁層と該第1の絶縁体の上に形成された第2の絶縁層とを有し、第2の絶縁層は、第1の絶縁層と比べて熱収縮率が小さい材料からなる構成であってもよい。   In the first and second spiral inductors, the insulating layer includes a first insulating layer and a second insulating layer formed on the first insulator, and the second insulating layer includes: The structure which consists of material with a small thermal contraction rate compared with 1 insulating layer may be sufficient.

第1及び第2のスパイラルインダクタにおいて、インダクタコイルに給電する上部配線をさらに備え、絶縁層は、第1の絶縁層と該第1の絶縁体の上に形成された第2の絶縁層とを有し、上部配線は、第1の絶縁層と第2の絶縁層との間に形成されていてもよい。   The first and second spiral inductors further include an upper wiring for supplying power to the inductor coil, and the insulating layer includes a first insulating layer and a second insulating layer formed on the first insulator. The upper wiring may be formed between the first insulating layer and the second insulating layer.

本発明に係るスパイラルインダクタの製造方法は、基板の上に凹部に囲まれた凸部を有する絶縁層を形成する工程(a)と、凸部の側壁上にインダクタコイルを形成する工程(b)とを備えていることを特徴とする。   The spiral inductor manufacturing method according to the present invention includes a step (a) of forming an insulating layer having a convex portion surrounded by a concave portion on a substrate, and a step (b) of forming an inductor coil on a side wall of the convex portion. It is characterized by having.

本発明のスパイラルインダクタの製造方法は、絶縁層に凹部に囲まれた凸部を形成し、形成した凸部の側壁上にインダクタコイルを形成する。従って、平坦な絶縁膜上にインダクタコイルを形成する場合と比べて、小型化できるだけでなく、基板に到達する磁場を低減できる。また、寄生容量も低減できる。   In the method for manufacturing a spiral inductor according to the present invention, a convex portion surrounded by a concave portion is formed in an insulating layer, and an inductor coil is formed on a side wall of the formed convex portion. Therefore, as compared with the case where the inductor coil is formed on the flat insulating film, not only the size can be reduced, but also the magnetic field reaching the substrate can be reduced. In addition, parasitic capacitance can be reduced.

本発明のスパイラルインダクタの製造方法において、工程(a)は、基板の上に、層間膜及びパッシベーション膜を有する下部構造を形成する工程(a1)と、下部構造を選択的に除去することにより、溝部に囲まれたメサ状領域を形成する工程(a2)と、溝部を埋めるように下部構造の上に絶縁層を形成することにより、溝部の上に凹部を形成し、メサ状領域の上に凸部を形成する工程(a3)とを含む構成であってもよい。このような構成とすることにより、凹部に囲まれた凸部を有する絶縁層を容易に形成することができる。   In the method for manufacturing a spiral inductor according to the present invention, the step (a) includes a step (a1) of forming a lower structure having an interlayer film and a passivation film on a substrate, and selectively removing the lower structure, Forming a mesa region surrounded by the groove (a2) and forming an insulating layer on the lower structure so as to fill the groove, thereby forming a recess on the groove; The structure including the process (a3) which forms a convex part may be sufficient. With such a configuration, an insulating layer having a convex portion surrounded by the concave portion can be easily formed.

本発明のスパイラルインダクタの製造方法において、工程(a)は、基板の上に第1の絶縁層を形成する工程(a4)と、第1の絶縁層の上に該第1の絶縁層と比べて熱収縮率が大きい材料からなる第2の絶縁層を形成する工程(a5)と、第2の絶縁層を選択的に除去することにより凹部に囲まれた凸部を形成する工程(a6)と、工程(a6)よりも後に、熱処理を行うことにより第2の絶縁層を収縮させる工程(a7)とを含む構成であってもよい。このような構成においても、凹部に囲まれた凸部を有する絶縁層を容易に形成することができる。   In the method for manufacturing a spiral inductor according to the present invention, the step (a) includes a step (a4) of forming a first insulating layer on the substrate and a step (a4) compared with the first insulating layer on the first insulating layer. Forming a second insulating layer made of a material having a high thermal contraction rate (a5), and forming a convex portion surrounded by the concave portion by selectively removing the second insulating layer (a6). And a step (a7) of shrinking the second insulating layer by performing a heat treatment after the step (a6). Even in such a configuration, an insulating layer having a convex portion surrounded by the concave portion can be easily formed.

本発明のスパイラルインダクタの製造方法において、工程(b)では、絶縁層の上に金属膜を形成した後、形成した金属膜をパターニングすることによりインダクタコイルを形成してもよい。また、絶縁層の上に、配線パターンを形成した絶縁体シートを密着させた後、密着させた絶縁体シートを硬化させることによりインダクタコイルを形成してもよい。   In the spiral inductor manufacturing method of the present invention, in the step (b), after forming a metal film on the insulating layer, the inductor coil may be formed by patterning the formed metal film. In addition, after the insulating sheet on which the wiring pattern is formed is adhered to the insulating layer, the inductor coil may be formed by curing the adhered insulating sheet.

本発明に係るインダクタ及びその製造方法によれば、サイズが小さいだけでなく、自己共振周波数が高く、損失及び漏れ電磁場を低減したスパイラルインダクタを実現できる。   According to the inductor and the manufacturing method thereof according to the present invention, it is possible to realize a spiral inductor that not only has a small size but also has a high self-resonance frequency and reduced loss and leakage electromagnetic field.

本発明の一実施形態に係るスパイラルインダクタ及びその製造方法について、図面を参照して説明する。図1は一実施形態に係るスパイラルインダクタの断面構成を示している。図1において、スパイラルインダクタと他の素子とを接続する引き出し配線については記載を省略している。   A spiral inductor and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a cross-sectional configuration of a spiral inductor according to an embodiment. In FIG. 1, the description of the lead-out wiring that connects the spiral inductor and other elements is omitted.

図1に示すように、基板11の上に下部構造17が形成されている。下部構造17は、基板11の上に形成されたポリシリコン層12、層間膜13及びパッシベーション膜14を有している。ポリシリコン層12は、スパイラルインダクタにおいて発生する磁場により基板11に誘導電流が流れることを防止するシールド層であるPGS(Patterned Ground Shield)として機能する。ポリシリコン層12は、シリサイド化されていてもよい。また、ポリシリコンに代えて金属膜であってもよい。   As shown in FIG. 1, a lower structure 17 is formed on the substrate 11. The lower structure 17 includes a polysilicon layer 12, an interlayer film 13, and a passivation film 14 formed on the substrate 11. The polysilicon layer 12 functions as a PGS (Patterned Ground Shield) that is a shield layer that prevents an induced current from flowing through the substrate 11 due to a magnetic field generated in the spiral inductor. The polysilicon layer 12 may be silicided. Further, a metal film may be used instead of polysilicon.

層間膜13は、例えば酸化シリコンであり、パッシベーション膜14は、例えば窒化シリコンである。層間膜13及びパッシベーション膜14は、溝部15に囲まれたメサ状領域16を有している。メサ状領域16は平面方形状、多角形状又は円形状とすればよい。層間膜13及びパッシベーション膜14は、基板11のスパイラルインダクタ以外の素子が形成された領域に設けられた下部配線層と共通であってもよい。   The interlayer film 13 is, for example, silicon oxide, and the passivation film 14 is, for example, silicon nitride. The interlayer film 13 and the passivation film 14 have a mesa region 16 surrounded by the groove 15. The mesa region 16 may be a planar square shape, a polygonal shape, or a circular shape. The interlayer film 13 and the passivation film 14 may be shared with a lower wiring layer provided in a region of the substrate 11 where elements other than the spiral inductor are formed.

パッシベーション膜14の上には、溝部15を埋めるようにポリイミド等からなる絶縁層21が形成されている。絶縁層21における溝部15の上に形成された部分は凹部23となり、メサ状領域16の上に形成された部分は凸部24となる。このため、凸部24の平面形状は、メサ状領域16の形状が反映される。凸部24の平面形状は、方形状、多角形状又は円形状等どのような形状であってもよいが、角がない方がインダクタコイルへの電界集中が生じにくくなる。   An insulating layer 21 made of polyimide or the like is formed on the passivation film 14 so as to fill the groove 15. A portion formed on the groove 15 in the insulating layer 21 becomes a concave portion 23, and a portion formed on the mesa-shaped region 16 becomes a convex portion 24. For this reason, the shape of the mesa region 16 is reflected in the planar shape of the convex portion 24. The planar shape of the convex portion 24 may be any shape such as a square shape, a polygonal shape, or a circular shape. However, when there is no corner, electric field concentration on the inductor coil is less likely to occur.

凸部24の側壁上には、インダクタコイル31が形成されている。インダクタコイル31は、連続してスパイラル状に形成された金属膜である。金属膜は、どのような材料であってもよいが、形成しやすく且つ低抵抗であることが好ましい。例えば、アルミニウム、アルミニウム合金、金又は銅等により形成すればよい。   An inductor coil 31 is formed on the side wall of the convex portion 24. The inductor coil 31 is a metal film formed continuously in a spiral shape. The metal film may be made of any material, but is preferably easy to form and has a low resistance. For example, it may be formed of aluminum, an aluminum alloy, gold, copper, or the like.

凸部24の高さ、大きさ及び基板からの距離等は、必要とするスパイラルインダクタの特性に応じて適宜決定すればよい。本実施形態においては、溝部15の深さA、つまりポリシリコン層12の上面からパッシベーション膜14の上面までの距離を4μmとしている。これにより、凹部23と凸部24との高さの差Bも4μmとなるようにしている。また、凸部24の側壁の傾斜角θは30°としている。絶縁層21の厚さは、厚い方が基板への磁場の影響を小さくすることができが、スパイラルインダクタのサイズ及び特性を考慮して適宜決定すればよい。本実施形態においては、ポリシリコン層12の上面から絶縁層21における凸部24の上面までの距離を15μmとしている。   What is necessary is just to determine suitably the height of the convex part 24, a magnitude | size, the distance from a board | substrate, etc. according to the characteristic of the required spiral inductor. In the present embodiment, the depth A of the groove 15, that is, the distance from the upper surface of the polysilicon layer 12 to the upper surface of the passivation film 14 is 4 μm. Thereby, the height difference B between the concave portion 23 and the convex portion 24 is also set to 4 μm. The inclination angle θ of the side wall of the convex portion 24 is 30 °. As the thickness of the insulating layer 21 is larger, the influence of the magnetic field on the substrate can be reduced, but it may be determined as appropriate in consideration of the size and characteristics of the spiral inductor. In the present embodiment, the distance from the upper surface of the polysilicon layer 12 to the upper surface of the convex portion 24 in the insulating layer 21 is 15 μm.

インダクタコイル31の線幅及び膜厚は、大きい方が抵抗を低減することができる。但し、スパイラルインダクタのサイズに影響を与えるため、許容できる範囲でできるだけ小さくすることが好ましい。本実施形態においては、インダクタコイル31の線幅Dは3μmであり、膜厚は2μmとしている。しかし、インダクタコイル31は、斜面の上に形成されているため、インダクタコイルの実質的な線幅は3μm×1/cosθであり、θが30°の場合には約3.5μmとなる。このように、インダクタコイルの実質的な幅を大きくできるため、平面上に形成されたスパイラルインダクタと比べて抵抗を小さくすることができる。また、配線間のオーバーラップも小さくなるため、寄生容量も小さくなる。   The larger the line width and film thickness of the inductor coil 31, the more the resistance can be reduced. However, since it affects the size of the spiral inductor, it is preferable to make it as small as possible within an allowable range. In the present embodiment, the line width D of the inductor coil 31 is 3 μm and the film thickness is 2 μm. However, since the inductor coil 31 is formed on the inclined surface, the substantial line width of the inductor coil is 3 μm × 1 / cos θ, and when θ is 30 °, it is about 3.5 μm. Thus, since the substantial width of the inductor coil can be increased, the resistance can be reduced as compared with a spiral inductor formed on a plane. Further, since the overlap between wirings is reduced, the parasitic capacitance is also reduced.

本実施形態のスパイラルインダクタは、小型化及び低抵抗化だけでなく、基板11に到達する磁場を低減することが可能となる。   The spiral inductor according to the present embodiment can reduce not only the size and resistance but also the magnetic field reaching the substrate 11.

図2は、電磁気学の基本的な方程式を元に計算した、凸部24の底面からの距離と、磁界との関係を示している。なお、凸部24が底面の半径が11.9μで上面の半径が5μmの円錐台形状であり、インダクタコイル31の巻き数が2回、インダクタコイル31を流れる電流が1mAであるとして計算を行った。   FIG. 2 shows the relationship between the distance from the bottom surface of the convex portion 24 and the magnetic field, calculated based on the basic equations of electromagnetism. The calculation is performed assuming that the convex portion 24 has a truncated cone shape with a bottom surface radius of 11.9 μm and a top surface radius of 5 μm, the number of turns of the inductor coil 31 is two, and the current flowing through the inductor coil 31 is 1 mA. It was.

凸部24の側壁の傾斜角θが大きくなるに従い、磁界が小さくなっている。つまり、基板11に到達する磁場が小さくなることを示している。ここでは、インダクタコイル31に流れる電流を一定の電流と仮定して計算しているが、実際の交流電流においても同様の結果が予想される。   As the inclination angle θ of the side wall of the convex portion 24 increases, the magnetic field decreases. That is, the magnetic field reaching the substrate 11 is reduced. Here, the calculation is performed on the assumption that the current flowing through the inductor coil 31 is a constant current, but the same result is expected even in an actual AC current.

基板11に到達する磁場が小さくなることにより、基板11中を流れる誘導電流を低減できる。これにより、損失を少なくすることができ、Q値を増大させることが可能となる。また、インダクタコイル31と基板11との距離を大きくすることにより、寄生容量を小さくすることもできる。これにより、自己共振周波数を向上させ、動作周波数範囲を広くすることが可能となる。   By reducing the magnetic field reaching the substrate 11, the induced current flowing through the substrate 11 can be reduced. As a result, loss can be reduced and the Q value can be increased. In addition, the parasitic capacitance can be reduced by increasing the distance between the inductor coil 31 and the substrate 11. As a result, the self-resonant frequency can be improved and the operating frequency range can be widened.

本実施形態においては、シールド層を基板11の上に形成されたポリシリコン層等からなるPGSとする例を示した。しかし、図3に示すように、シールド層を下部構造17に形成された下部配線により形成してもよい。具体的には、第1の層間膜13Aの上に第1の下部配線18Aが形成され、第1の層間膜13Aの上に形成された第2の層間膜13Bの上に第2の下部配線18Bが形成されている。第1の下部配線18Aと第2の下部配線18Bとはプラグ19Aにより接続されており、第1の下部配線18Aはプラグ19Bにより基板11に接地されている。   In the present embodiment, an example in which the shield layer is a PGS made of a polysilicon layer or the like formed on the substrate 11 is shown. However, as shown in FIG. 3, the shield layer may be formed by a lower wiring formed in the lower structure 17. Specifically, the first lower wiring 18A is formed on the first interlayer film 13A, and the second lower wiring is formed on the second interlayer film 13B formed on the first interlayer film 13A. 18B is formed. The first lower wiring 18A and the second lower wiring 18B are connected by a plug 19A, and the first lower wiring 18A is grounded to the substrate 11 by a plug 19B.

この場合、下部構造17を基板11におけるスパイラルインダクタ以外の素子が形成された領域に設けられた配線層と共通にすればよい。特に、配線層の最上層に形成される配線は、一般に抵抗を下げるために厚膜が厚い金属配線である。従って、第2の下部配線18Bは膜厚が厚い金属配線となる。膜厚が厚い金属配線をシールド層として用いることにより、インダクタコイルからの磁場を遮断する効果を向上させることができる。また、第2の下部配線18Bの膜厚を2μm程度とすれば、溝部15の深さを2μm深くすることができる。これにより、凸部24の側壁の傾斜角θを大きくし、基板に到達する磁場をさらに小さくできるという効果も得られる。   In this case, the lower structure 17 may be shared with a wiring layer provided in a region of the substrate 11 where elements other than the spiral inductor are formed. In particular, the wiring formed in the uppermost layer of the wiring layer is generally a metal wiring having a thick film in order to reduce resistance. Accordingly, the second lower wiring 18B is a metal wiring having a large film thickness. By using a thick metal wiring as the shield layer, the effect of blocking the magnetic field from the inductor coil can be improved. Further, if the thickness of the second lower wiring 18B is about 2 μm, the depth of the groove 15 can be increased by 2 μm. Thereby, the inclination angle θ of the side wall of the convex portion 24 can be increased, and the magnetic field reaching the substrate can be further reduced.

また、図4に示すように、下部構造17の上にスパイラルインダクタ用の上部配線を形成してもよい。例えば、インダクタコイル31の下側に形成した配線32をインダクタコイル31と接続し、インダクタコイル31に給電する構成としてもよい。この場合、絶縁層21を第1の絶縁層26と第2の絶縁層27との積層構造とし、第1の絶縁層26と第2の絶縁層27との間に配線32を形成すればよい。配線32は下部構造17に形成された下部配線18と接続すればよい。配線32と第1の絶縁層26との間には、配線32の剥離を防止するために、密着層33を形成することが好ましい。第2の絶縁層27に凹部23に囲まれた凸部24を形成し、凸部24の中央に配線32を露出する開口部を形成すれば、インダクタコイル31と配線32とを接続する引き出し配線34を容易に形成することができる。   Further, as shown in FIG. 4, an upper wiring for a spiral inductor may be formed on the lower structure 17. For example, the wiring 32 formed on the lower side of the inductor coil 31 may be connected to the inductor coil 31 to supply power to the inductor coil 31. In this case, the insulating layer 21 may be a stacked structure of the first insulating layer 26 and the second insulating layer 27, and the wiring 32 may be formed between the first insulating layer 26 and the second insulating layer 27. . The wiring 32 may be connected to the lower wiring 18 formed in the lower structure 17. An adhesion layer 33 is preferably formed between the wiring 32 and the first insulating layer 26 in order to prevent the wiring 32 from peeling off. If the convex portion 24 surrounded by the concave portion 23 is formed in the second insulating layer 27 and an opening that exposes the wiring 32 is formed at the center of the convex portion 24, the lead wiring connecting the inductor coil 31 and the wiring 32. 34 can be formed easily.

なお、配線32を形成することによりインダクタコイル31と基板との距離を大きくすることができるため、シールド層を省くことができる。また、配線32によるシールド効果も期待できる。但し、別途シールド層を形成してもよい。   In addition, since the distance between the inductor coil 31 and the substrate can be increased by forming the wiring 32, the shield layer can be omitted. Moreover, the shielding effect by the wiring 32 can also be expected. However, a separate shield layer may be formed.

以下に、本実施形態に係るスパイラルインダクタの製造方法について図面を参照して説明する。まず、図5(a)に示すように、基板11の上に下部構造17を形成する。具体的には、PGSであるポリシリコン層12を形成し、ポリシリコン層12の上にシリコン酸化膜からなる層間膜13及びシリコン窒化膜からなるパッシベーション膜14を形成する。層間膜13及びパッシベーション膜14は、スパイラルインダクタの形成領域以外の領域に形成する配線層と同一の構成とし、共通に形成してもよい。また、シールド層は、ポリシリコン層12に代えて下部構造17に形成した下部配線としてもよい。   Below, the manufacturing method of the spiral inductor which concerns on this embodiment is demonstrated with reference to drawings. First, as shown in FIG. 5A, the lower structure 17 is formed on the substrate 11. Specifically, a polysilicon layer 12 made of PGS is formed, and an interlayer film 13 made of a silicon oxide film and a passivation film 14 made of a silicon nitride film are formed on the polysilicon layer 12. The interlayer film 13 and the passivation film 14 may have the same configuration as the wiring layer formed in a region other than the spiral inductor forming region and may be formed in common. The shield layer may be a lower wiring formed in the lower structure 17 instead of the polysilicon layer 12.

続いて、層間膜13及びパッシベーション膜14の一部を選択的に除去してメサ状領域16を囲む溝部15を形成する。本実施形態においては、層間膜13の膜厚とパッシベーション膜14の膜厚との和を約4μmとし、メサ状領域16を平面円形状とし、その直径を約24μmとした。   Subsequently, a part of the interlayer film 13 and the passivation film 14 is selectively removed to form a groove 15 surrounding the mesa region 16. In the present embodiment, the sum of the film thickness of the interlayer film 13 and the film thickness of the passivation film 14 is about 4 μm, the mesa-shaped region 16 is a planar circle, and the diameter is about 24 μm.

次に、図5(b)に示すように、パッシベーション膜14の上に溝部15を埋めるように絶縁層21を形成する。絶縁層21は、ポリイミド等の低誘電率で且つ絶縁性に優れた樹脂により形成することが好ましい。適切な粘度を有する樹脂をスピンコート法により塗布することにより、溝部15の上には凹部23が形成されメサ状領域16の上には凸部24が形成される。続いて、400℃の熱処理を行い樹脂を硬化する。   Next, as shown in FIG. 5B, an insulating layer 21 is formed on the passivation film 14 so as to fill the groove 15. The insulating layer 21 is preferably formed of a resin having a low dielectric constant and excellent insulating properties such as polyimide. By applying a resin having an appropriate viscosity by a spin coating method, a concave portion 23 is formed on the groove portion 15 and a convex portion 24 is formed on the mesa-shaped region 16. Subsequently, a heat treatment at 400 ° C. is performed to cure the resin.

次に、図5(c)に示すように、インダクタコイル31となる金属層41をスパッタ法又はMOCVD等を用いて絶縁層21の上に形成する。金属層41は、アルミニウム、アルミニウム合金、銅又は金等の低抵抗の金属により形成すればよい。本実施形態においては、厚さが2μmのアルミニウムとした。続いて、金属層41の上にレジスト膜42を形成し、電子線露光等の手法によりレジストパターンを形成する。焦点深度が非常に深い電子線露光を用いれば、凹凸を有するレジスト膜42に正確に露光することができ好ましい。   Next, as shown in FIG. 5C, a metal layer 41 to be the inductor coil 31 is formed on the insulating layer 21 by sputtering, MOCVD, or the like. The metal layer 41 may be formed of a low resistance metal such as aluminum, an aluminum alloy, copper, or gold. In the present embodiment, aluminum having a thickness of 2 μm is used. Subsequently, a resist film 42 is formed on the metal layer 41, and a resist pattern is formed by a technique such as electron beam exposure. Use of electron beam exposure with a very deep focal depth is preferable because the resist film 42 having unevenness can be accurately exposed.

次に、図5(c)に示すように、形成したレジストパターンをエッチングマスクとして金属層41をエッチングし、インダクタコイル31を形成する。この後、図示を省略するが、インダクタコイル31を覆う上層の絶縁層の形成、インダクタコイル31と接続された引き出し配線の形成等を行う。   Next, as shown in FIG. 5C, the metal layer 41 is etched using the formed resist pattern as an etching mask to form the inductor coil 31. Thereafter, although not shown, formation of an upper insulating layer covering the inductor coil 31, formation of a lead wiring connected to the inductor coil 31, and the like are performed.

本実施形態においては、レジストパターンを電子線露光により形成したが、直接描画等により形成してもよい。また、金属層41をパターニングすることによりインダクタコイル31を形成したが、以下のようにして形成してもよい。   In the present embodiment, the resist pattern is formed by electron beam exposure, but may be formed by direct drawing or the like. Further, although the inductor coil 31 is formed by patterning the metal layer 41, it may be formed as follows.

図6(a)に示すように、先に述べた方法と同様にして凹部23に囲まれた凸部24を形成する。金属配線パターン44を有する絶縁体シート43を準備する。準備した絶縁体シート43と絶縁層21とを圧着する。絶縁層21と絶縁体シート43との圧着は、絶縁体シート43の上方から空気又は液体により圧力を加えればよい。また、絶縁体シート43の柔軟性を利用して絶縁体の面に沿って均一に力を加えてもよい。   As shown in FIG. 6A, a convex portion 24 surrounded by the concave portion 23 is formed in the same manner as described above. An insulator sheet 43 having a metal wiring pattern 44 is prepared. The prepared insulator sheet 43 and the insulating layer 21 are pressure-bonded. The pressure bonding between the insulating layer 21 and the insulating sheet 43 may be performed by applying pressure from above the insulating sheet 43 by air or liquid. Moreover, you may apply force uniformly along the surface of an insulator using the softness | flexibility of the insulator sheet 43. FIG.

次に、図6(b)に示すように、絶縁体シート43と絶縁層21とを圧着した後、400℃で加熱処理することにより、絶縁体シート43を硬化させる。これにより、インダクタコイル31が形成できる。また、硬化した絶縁体シート43がインダクタコイル31を覆う絶縁膜となる。絶縁体シート43はポリイミド等の樹脂フィルムを用いればよい。絶縁層21の硬化は絶縁体シート43の硬化と同時に行ってもよい。   Next, as shown in FIG. 6B, after the insulating sheet 43 and the insulating layer 21 are pressure-bonded, the insulating sheet 43 is cured by heat treatment at 400 ° C. Thereby, the inductor coil 31 can be formed. Further, the hardened insulating sheet 43 becomes an insulating film that covers the inductor coil 31. The insulator sheet 43 may be a resin film such as polyimide. The insulating layer 21 may be cured at the same time as the insulating sheet 43 is cured.

また、本実施形態においては、下部構造17をパターニングして溝部15に囲まれたメサ状領域16を形成し、この上に絶縁層21を形成することにより凹部23に囲まれた凸部24を形成する例を示した。しかし、以下のようにして絶縁層21に凹部23に囲まれた凸部24を形成してもよい。   Further, in the present embodiment, the lower structure 17 is patterned to form the mesa region 16 surrounded by the groove 15, and the insulating layer 21 is formed thereon to form the convex portion 24 surrounded by the concave portion 23. An example of forming was shown. However, the convex portion 24 surrounded by the concave portion 23 may be formed in the insulating layer 21 as follows.

まず、図7(a)に示すように、基板11の上に、ポリシリコン層12、層間膜13及びパッシベーション膜14を形成する。   First, as shown in FIG. 7A, a polysilicon layer 12, an interlayer film 13, and a passivation film 14 are formed on a substrate 11.

次に、図7(b)に示すように、パッシベーション膜14の上に、第1の絶縁層28を形成する。   Next, as shown in FIG. 7B, the first insulating layer 28 is formed on the passivation film 14.

次に、図7(c)に示すように、第1の絶縁層28の上に、第1の絶縁層28と比べて熱収縮率が大きい第2の絶縁層29を形成する。続いて、第2の絶縁層29を選択的に除去することにより凹部23に囲まれた凸部24を形成する。この時点では凸部24の側壁は傾斜を有していない。   Next, as shown in FIG. 7C, a second insulating layer 29 having a thermal contraction rate larger than that of the first insulating layer 28 is formed on the first insulating layer 28. Subsequently, the convex portion 24 surrounded by the concave portion 23 is formed by selectively removing the second insulating layer 29. At this time, the side wall of the convex portion 24 has no inclination.

次に、図7(d)に示すように、熱処理を行う。第1の絶縁層28と第2の絶縁層29との熱収縮率が違うため、第2の絶縁層29における第1の絶縁層28と接した部分は収縮しない。一方、第2の絶縁層29の上部は収縮するため、テーパ状の側壁を有する凹部23と、錘台形状の凸部24とが形成される。この後、先に説明したのと同様にしてインダクタコイル31を形成すればよい。   Next, heat treatment is performed as shown in FIG. Since the thermal contraction rates of the first insulating layer 28 and the second insulating layer 29 are different, the portion of the second insulating layer 29 in contact with the first insulating layer 28 does not contract. On the other hand, since the upper part of the second insulating layer 29 contracts, a concave portion 23 having a tapered side wall and a convex portion 24 having a frustum shape are formed. Thereafter, the inductor coil 31 may be formed in the same manner as described above.

第1の絶縁層28と第2の絶縁層29とは、収縮率が異なる絶縁材料を組み合わせて形成すればよいが、例えば、第1の絶縁層28を酸化シリコンにより形成し、第2の絶縁層29をポリイミドにより形成すればよい。   The first insulating layer 28 and the second insulating layer 29 may be formed by combining insulating materials having different shrinkage rates. For example, the first insulating layer 28 is formed of silicon oxide to form a second insulating layer. The layer 29 may be formed of polyimide.

また、これらの方法に限らず、絶縁層21をエッチング等により加工して凹部23に囲まれた凸部24を形成してもよい。また、絶縁層21に他の部分よりも低い部分を形成することにより凹部23に囲まれた凸部24を形成しているが、絶縁層21の上に他の部分よりも高い部分を形成することにより凸部24を形成してもよい。   In addition to these methods, the insulating layer 21 may be processed by etching or the like to form the convex portion 24 surrounded by the concave portion 23. Moreover, although the convex part 24 enclosed by the recessed part 23 is formed by forming a part lower than another part in the insulating layer 21, a part higher than another part is formed on the insulating layer 21. Thus, the convex portion 24 may be formed.

インダクタコイル31を、凸部24の側壁上に形成する例を示した。しかし、凸部24が凹部23に囲まれている場合には、凹部23の凸部24とは反対側の側壁上にインダクタコイル31を形成してもよい。また、凹部23に囲まれた凸部24ではなく、平面方形状、多角形状又は円形状の凹部を形成し、凹部の側壁上にインダクタコイル31を形成してもよい。   The example which forms the inductor coil 31 on the side wall of the convex part 24 was shown. However, when the convex portion 24 is surrounded by the concave portion 23, the inductor coil 31 may be formed on the side wall of the concave portion 23 opposite to the convex portion 24. Further, instead of the convex portion 24 surrounded by the concave portion 23, a planar rectangular, polygonal or circular concave portion may be formed, and the inductor coil 31 may be formed on the side wall of the concave portion.

凹部又は凸部の傾斜角θは、先に述べたように大きい方が基板に到達する磁場を小さくでき好ましい。しかし、傾斜角θが大きくなるとインダクタコイルの形成が困難になる。従って、傾斜角θは30°〜60°程度の範囲が好ましい。しかし、θが90°であっても、インダクタコイルとしての機能には問題ない。   As described above, the larger the inclination angle θ of the concave portion or the convex portion, the smaller the magnetic field that reaches the substrate is preferable. However, when the inclination angle θ increases, it becomes difficult to form the inductor coil. Therefore, the inclination angle θ is preferably in the range of about 30 ° to 60 °. However, even if θ is 90 °, there is no problem with the function as an inductor coil.

基板に到達する磁場が十分に小さい場合には、PGS等のシールドを形成しなくてもよい。また、基板に他の素子が形成されていても問題ない。   When the magnetic field reaching the substrate is sufficiently small, a shield such as PGS may not be formed. There is no problem even if other elements are formed on the substrate.

なお、基板11は、高周波集積回路に用いられる化合物半導体基板又はシリコン基板等とすればよい。本実施形態のスパイラルインダクタを低雑音増幅器(LNA)等に使用し集積化することによって、高周波回路の小型化及び高性能化を実現することができる。   The substrate 11 may be a compound semiconductor substrate or a silicon substrate used for a high frequency integrated circuit. By using and integrating the spiral inductor of the present embodiment in a low noise amplifier (LNA) or the like, it is possible to realize miniaturization and high performance of the high frequency circuit.

本発明に係るスパイラルインダクタ及びその製造方法は、サイズが小さいだけでなく、自己共振周波数が高く、損失及び漏れ電磁場を低減したスパイラルインダクタを実現でき、特に、高周波回路等に使用するスパイラルインダクタ及びその製造方法等として有用である。   The spiral inductor and the manufacturing method thereof according to the present invention can realize a spiral inductor that not only has a small size but also has a high self-resonance frequency and a reduced loss and leakage electromagnetic field. This is useful as a production method.

本発明の一実施形態に係るスパイラルインダクタを示す断面図である。It is sectional drawing which shows the spiral inductor which concerns on one Embodiment of this invention. 本発明の一実施形態に係るスパイラルインダクタの磁界の強さを計算により求めた結果を示すグラフである。It is a graph which shows the result of having calculated | required the magnetic field strength of the spiral inductor which concerns on one Embodiment of this invention by calculation. 本発明の一実施形態に係るスパイラルインダクタの変形例を示す断面図である。It is sectional drawing which shows the modification of the spiral inductor which concerns on one Embodiment of this invention. 本発明の一実施形態に係るスパイラルインダクタの変形例を示す断面図である。It is sectional drawing which shows the modification of the spiral inductor which concerns on one Embodiment of this invention. 本発明の一実施形態に係るスパイラルインダクタの製造方法を工程順に示す断面図である。It is sectional drawing which shows the manufacturing method of the spiral inductor which concerns on one Embodiment of this invention to process order. 本発明の一実施形態に係るスパイラルインダクタの製造方法の変形例を工程順に示す断面図である。It is sectional drawing which shows the modification of the manufacturing method of the spiral inductor which concerns on one Embodiment of this invention to process order. 本発明の一実施形態に係るスパイラルインダクタの製造方法の変形例を工程順に示す断面図である。It is sectional drawing which shows the modification of the manufacturing method of the spiral inductor which concerns on one Embodiment of this invention to process order. 従来例に係るスパイラルインダクタを示し、(a)は平面図であり、(b)は(a)のVIIIb−VIIb線における断面図である。The spiral inductor which concerns on a prior art example is shown, (a) is a top view, (b) is sectional drawing in the VIIIb-VIIb line | wire of (a).

符号の説明Explanation of symbols

11 基板
12 ポリシリコン層
13 層間膜
14 パッシベーション膜
15 溝部
16 メサ状領域
17 下部構造
21 絶縁層
23 凹部
24 凸部
26 第1の絶縁層
27 第2の絶縁層
28 第1の絶縁層
29 第2の絶縁層
31 インダクタコイル
32 配線
33 密着層
34 引き出し配線
41 金属層
42 レジスト膜
43 絶縁体シート
44 金属配線パターン
11 Substrate 12 Polysilicon layer 13 Interlayer film 14 Passivation film 15 Groove portion 16 Mesa region 17 Lower structure 21 Insulating layer 23 Recessed portion 24 Protruding portion 26 First insulating layer 27 Second insulating layer 28 First insulating layer 29 Second Insulating layer 31 Inductor coil 32 Wiring 33 Adhesion layer 34 Lead-out wiring 41 Metal layer 42 Resist film 43 Insulator sheet 44 Metal wiring pattern

Claims (15)

基板の上に形成され、凸部を有する絶縁層と、
前記凸部の側壁上に形成されたインダクタコイルとを備えていることを特徴とするスパイラルインダクタ。
An insulating layer formed on the substrate and having a convex portion;
A spiral inductor comprising: an inductor coil formed on a side wall of the convex portion.
前記凸部は、上部の面積が下部の面積よりも小さいことを特徴とする請求項1に記載のスパイラルインダクタ。   The spiral inductor according to claim 1, wherein the convex portion has an upper area smaller than a lower area. 基板の上に形成され、凹部を有する絶縁膜と、
前記凹部の側壁上に形成されたコイルとを備えていることを特徴とするスパイラルインダクタ。
An insulating film formed on the substrate and having a recess;
And a coil formed on a side wall of the recess.
前記凹部は、すり鉢状であることを特徴とする請求項3に記載のスパイラルインダクタ。   The spiral inductor according to claim 3, wherein the recess has a mortar shape. 前記基板と前記絶縁層との間に形成され、層間膜及びパッシベーション膜を有する下部構造をさらに備えていることを特徴とする請求項1〜4のいずれか1項に記載のスパイラルインダクタ。   5. The spiral inductor according to claim 1, further comprising a lower structure formed between the substrate and the insulating layer and having an interlayer film and a passivation film. 6. 前記下部構造は、溝部に囲まれたメサ状領域を有し、
前記凸部は、前記メサ状領域の上に形成されていることを特徴とする請求項5に記載のスパイラルインダクタ。
The lower structure has a mesa region surrounded by a groove,
The spiral inductor according to claim 5, wherein the convex portion is formed on the mesa region.
前記下部構造は、前記インダクタコイルにおいて発生する磁場が前記基板に及ぼす影響を低減するシールド層を有していることを特徴とする請求項5又は6に記載のスパイラルインダクタ。   The spiral inductor according to claim 5 or 6, wherein the lower structure includes a shield layer that reduces an influence of a magnetic field generated in the inductor coil on the substrate. 前記シールド層は、前記下部構造に形成された配線であることを特徴とする請求項7に記載のスパイラルインダクタ   The spiral inductor according to claim 7, wherein the shield layer is a wiring formed in the lower structure. 前記絶縁層は、第1の絶縁層と該第1の絶縁体の上に形成された第2の絶縁層とを有し、
前記第2の絶縁層は、前記第1の絶縁層と比べて熱収縮率が小さい材料からなることを特徴とする請求項1〜8のいずれか1項に記載のスパイラルインダクタ。
The insulating layer has a first insulating layer and a second insulating layer formed on the first insulator;
The spiral inductor according to any one of claims 1 to 8, wherein the second insulating layer is made of a material having a smaller thermal shrinkage rate than the first insulating layer.
前記インダクタコイルに給電する上部配線をさらに備え、
前記絶縁層は、第1の絶縁層と該第1の絶縁体の上に形成された第2の絶縁層とを有し、
前記上部配線は、前記第1の絶縁層と前記第2の絶縁層との間に形成されていることを特徴とする請求項1〜9のいずれか1項に記載のスパイラルインダクタ。
Further comprising an upper wiring for supplying power to the inductor coil;
The insulating layer has a first insulating layer and a second insulating layer formed on the first insulator;
The spiral inductor according to any one of claims 1 to 9, wherein the upper wiring is formed between the first insulating layer and the second insulating layer.
基板の上に凹部に囲まれた凸部を有する絶縁層を形成する工程(a)と、
前記凸部の側壁上にインダクタコイルを形成する工程(b)とを備えていることを特徴とするスパイラルインダクタの製造方法。
Forming an insulating layer having a convex portion surrounded by a concave portion on the substrate;
And (b) forming an inductor coil on the side wall of the convex portion.
前記工程(a)は、
基板の上に、層間膜及びパッシベーション膜を有する下部構造を形成する工程(a1)と、
前記下部構造を選択的に除去することにより、溝部に囲まれたメサ状領域を形成する工程(a2)と、
前記溝部を埋めるように前記下部構造の上に前記絶縁層を形成することにより、前記溝部の上に前記凹部を形成し、前記メサ状領域の上に前記凸部を形成する工程(a3)とを含むことを特徴とする請求項11に記載のスパイラルインダクタの製造方法。
The step (a)
Forming a lower structure having an interlayer film and a passivation film on the substrate (a1);
A step (a2) of forming a mesa-like region surrounded by the groove by selectively removing the lower structure;
Forming the insulating layer on the lower structure so as to fill the groove, thereby forming the recess on the groove and forming the protrusion on the mesa-shaped region (a3); The method of manufacturing a spiral inductor according to claim 11, comprising:
前記工程(a)は、
前記基板の上に第1の絶縁層を形成する工程(a4)と、
前記第1の絶縁層の上に該第1の絶縁層と比べて熱収縮率が大きい材料からなる第2の絶縁層を形成する工程(a5)と、
前記第2の絶縁層を選択的に除去することにより前記凹部に囲まれた凸部を形成する工程(a6)と、
前記工程(a6)よりも後に、熱処理を行うことにより前記第2の絶縁層を収縮させる工程(a7)とを含むことを特徴とする請求項11に記載のスパイラルインダクタの製造方法。
The step (a)
Forming a first insulating layer on the substrate (a4);
A step (a5) of forming a second insulating layer made of a material having a thermal contraction rate larger than that of the first insulating layer on the first insulating layer;
A step (a6) of forming a convex portion surrounded by the concave portion by selectively removing the second insulating layer;
The method of manufacturing a spiral inductor according to claim 11, further comprising a step (a7) of shrinking the second insulating layer by performing a heat treatment after the step (a6).
前記工程(b)では、前記絶縁層の上に金属膜を形成した後、形成した金属膜をパターニングすることにより前記インダクタコイルを形成することを特徴とする請求項11〜13のいずれか1項に記載のスパイラルインダクタの製造方法。   14. The inductor coil according to claim 11, wherein, in the step (b), the inductor coil is formed by patterning the formed metal film after forming a metal film on the insulating layer. A method for manufacturing a spiral inductor according to claim 1. 前記工程(b)では、前記絶縁層の上に、配線パターンを形成した絶縁体シートを密着させた後、密着させた絶縁体シートを硬化させることにより前記インダクタコイルを形成することを特徴とする請求項11〜13のいずれか1項に記載のスパイラルインダクタの製造方法。   In the step (b), after the insulator sheet on which the wiring pattern is formed is adhered on the insulating layer, the inductor coil is formed by curing the adhered insulator sheet. The manufacturing method of the spiral inductor of any one of Claims 11-13.
JP2008155436A 2008-06-13 2008-06-13 Spiral inductor and its manufacturing method Pending JP2009302316A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008155436A JP2009302316A (en) 2008-06-13 2008-06-13 Spiral inductor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008155436A JP2009302316A (en) 2008-06-13 2008-06-13 Spiral inductor and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2009302316A true JP2009302316A (en) 2009-12-24

Family

ID=41548912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008155436A Pending JP2009302316A (en) 2008-06-13 2008-06-13 Spiral inductor and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2009302316A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101486789B1 (en) * 2013-05-13 2015-01-27 한국과학기술원 Spiral-shaped equalizer on an interposer substrate, 2.5-dimensional integrated circuit including the same and the manufacturing thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101486789B1 (en) * 2013-05-13 2015-01-27 한국과학기술원 Spiral-shaped equalizer on an interposer substrate, 2.5-dimensional integrated circuit including the same and the manufacturing thereof

Similar Documents

Publication Publication Date Title
TWI549222B (en) An insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure
CN109427733B (en) Integrated circuit with embedded inductor or transformer
US8344478B2 (en) Inductors having inductor axis parallel to substrate surface
US8709831B2 (en) Integrated circuits with magnetic core inductors and methods of fabrications thereof
KR100279753B1 (en) Inductor manufacturing method using semiconductor integrated circuit manufacturing process
US20160307991A1 (en) Integrated Magnetic Core Inductor and Methods of Fabrications Thereof
US9553045B2 (en) Inductor for post passivation interconnect and a method of forming
JP2002043520A (en) Semiconductor device and its manufacturing method
WO2010050091A1 (en) Semiconductor device
KR101030153B1 (en) Semiconductor device and manufacturing method therefor
JP2019186344A (en) Electronic component and manufacturing method of the same
JP2006059959A (en) Semiconductor device and manufacturing method thereof
US8278734B2 (en) Semiconductor device and manufacturing method thereof
JP2007073600A (en) Semiconductor device and method of manufacturing same
US20160240520A1 (en) Chip package and manufacturing method thereof
JP2009021495A (en) Semiconductor device and its manufacturing method
JP2006186038A (en) Resistor chip and its packaging method
JP2009302316A (en) Spiral inductor and its manufacturing method
JP2006216768A (en) Semiconductor device and its fabrication process
JP2006041357A (en) Semiconductor device and its manufacturing method
JP2006261297A (en) Semiconductor device and its manufacturing method
US8564131B2 (en) Semiconductor device and method for manufacturing the same
US10256201B2 (en) Bonding pad structure having island portions and method for manufacturing the same
JP4731984B2 (en) Semiconductor device and manufacturing method thereof
JP5001884B2 (en) Semiconductor device and manufacturing method thereof