JP2009302303A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device Download PDF

Info

Publication number
JP2009302303A
JP2009302303A JP2008155307A JP2008155307A JP2009302303A JP 2009302303 A JP2009302303 A JP 2009302303A JP 2008155307 A JP2008155307 A JP 2008155307A JP 2008155307 A JP2008155307 A JP 2008155307A JP 2009302303 A JP2009302303 A JP 2009302303A
Authority
JP
Japan
Prior art keywords
power supply
internal power
internal
input terminal
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008155307A
Other languages
Japanese (ja)
Inventor
Yosuke Sasaki
陽介 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008155307A priority Critical patent/JP2009302303A/en
Publication of JP2009302303A publication Critical patent/JP2009302303A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit device in which the current supply capability of a power supply circuit provided in a semiconductor chip can be changed without using software. <P>SOLUTION: Internal power supply output terminals 11 to 13 connected to output terminals of power supply circuits 8 to 10 of a power supply chip, and an internal power supply input terminal 15 of a microcomputer chip 4 are selectively connected through a bonding wire 17. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、パッケージ内部に少なくとも第１および第２の半導体チップを備え、これらの間がボンディングワイヤを介して接続可能に構成された半導体集積回路装置に関する。   The present invention relates to a semiconductor integrated circuit device that includes at least first and second semiconductor chips in a package and is configured to be connectable via bonding wires.

例えば、車両用のＥＣＵ（Electronic Control Unit）基板には、電源回路が形成された半導体チップ（電源チップ）と、この電源回路により生成される電源により動作する制御回路が形成された半導体チップ（マイコンチップ）とを１つのパッケージに収納した半導体集積回路装置が搭載されている。このように、複数の半導体チップを１つのパッケージに収納する構成の半導体集積回路装置（マルチチップパッケージ）は、異なる種類のデバイスプロセスにより形成されたチップを組み合わせて１パッケージ化することでコストダウンを図ることができるなどのメリットがある。   For example, an ECU (Electronic Control Unit) board for a vehicle has a semiconductor chip (power supply chip) in which a power supply circuit is formed and a semiconductor chip (microcomputer) in which a control circuit that is operated by a power supply generated by the power supply circuit is formed. A semiconductor integrated circuit device in which a chip) is housed in one package is mounted. As described above, a semiconductor integrated circuit device (multi-chip package) configured to store a plurality of semiconductor chips in one package can reduce the cost by combining chips formed by different types of device processes into one package. There are advantages such as being able to plan.

上記ＥＣＵ基板は、同一の機能を実現するものであっても、搭載するためのスペースが異なる場合には基板形状が変更される。ＥＣＵ基板の形状が変更されると、基板上の部品配置（レイアウト）や部品間における配線なども変更される。部品配置や配線が異なると、半導体集積回路装置の制御回路の動作状態が変化するため、その消費電流も変化する。この制御回路での消費電流と電源回路の電流供給能力とが異なる場合、例えば、制御回路の動作が不安定になったり、ノイズが発生したりするなどの問題が生じる。
この対策として、特許文献１に開示されている予め設定されたプログラムに基づいて動作または非動作を選択可能なトランジスタを具備した出力回路を上記半導体集積回路装置の電源回路に適用し、電源回路の電流供給能力を変更可能にすることが考えられる。
特開２００２−３０００２３号公報 Even if the ECU board realizes the same function, the board shape is changed when the space for mounting is different. When the shape of the ECU board is changed, the part arrangement (layout) on the board, the wiring between the parts, and the like are also changed. When the component arrangement and wiring are different, the operating state of the control circuit of the semiconductor integrated circuit device changes, so that the current consumption also changes. When the current consumption in the control circuit is different from the current supply capability of the power supply circuit, there arises a problem that, for example, the operation of the control circuit becomes unstable or noise is generated.
As a countermeasure, an output circuit including a transistor that can select operation or non-operation based on a preset program disclosed in Patent Document 1 is applied to the power supply circuit of the semiconductor integrated circuit device. It is possible to change the current supply capability.
Japanese Patent Laid-Open No. 2002-300023

しかしながら、特許文献１の構成は、プログラムに基づいてソフトウエア的に回路動作を切り替え設定するため、デバッグや誤動作への対応などが必要になってしまう。また、不具合が発生した場合には、その確認が困難であるという問題もある。   However, since the configuration of Patent Document 1 switches and sets the circuit operation by software based on a program, it is necessary to deal with debugging or malfunction. In addition, when a problem occurs, there is a problem that it is difficult to confirm.

本発明は上記事情に鑑みてなされたものであり、その目的は、半導体チップに設けられた電源回路の電流供給能力をソフトウエアを用いることなく変更可能な半導体集積回路装置を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor integrated circuit device capable of changing the current supply capability of a power supply circuit provided in a semiconductor chip without using software. .

請求項１記載の手段によれば、第１の半導体チップは、外部電源入力端子と複数の内部電源出力端子との間の各電流経路に介在して設けられる複数の出力回路を備えて構成する。また、複数の内部電源出力端子のうち少なくともいずれか１つと、第２の半導体チップの内部電源入力端子との間をボンディングワイヤを介して選択的に接続可能に構成する。このような構成により、パッケージ外部に接続される外部回路の動作を制御する内部回路に供給する内部電源の電流供給能力をボンディングワイヤの接続を変更するだけで変更できる。従って、内部電源の電流供給能力と、その供給先である内部回路において消費される電流（消費電流）との合わせ込みを容易に行うことが可能となる。   According to the first aspect, the first semiconductor chip includes a plurality of output circuits provided in each current path between the external power input terminal and the plurality of internal power output terminals. . Further, at least one of the plurality of internal power supply output terminals and the internal power supply input terminal of the second semiconductor chip are configured to be selectively connectable via bonding wires. With such a configuration, the current supply capability of the internal power supply supplied to the internal circuit that controls the operation of the external circuit connected to the outside of the package can be changed simply by changing the bonding wire connection. Therefore, it becomes possible to easily match the current supply capability of the internal power supply with the current consumed in the internal circuit that is the supply destination (current consumption).

請求項２記載の手段のように、第２の半導体チップが内部電源入力端子および内部回路を複数備えている場合であっても、ボンディングワイヤの接続を変更するだけで、内部電源の電流供給能力と複数の内部回路の各消費電流との合わせ込みを容易に行うことが可能となる。   Even if the second semiconductor chip has a plurality of internal power supply input terminals and internal circuits as in the means described in claim 2, the current supply capability of the internal power supply can be changed only by changing the connection of the bonding wires. And the current consumption of each of the plurality of internal circuits can be easily combined.

請求項３記載の手段によれば、複数の内部電源出力端子のうち少なくとも２つと、内部電源入力端子との間をボンディングワイヤを介して選択的に接続可能に構成するので、内部電源の電流供給能力の変更パターンを増やすことが可能となる。電流供給能力の変更パターンが増えれば、その分だけ、電流供給能力と消費電流との合わせ込みの精度を高めることができる。   According to the third aspect of the present invention, it is possible to selectively connect at least two of the plurality of internal power supply output terminals and the internal power supply input terminal via bonding wires. It is possible to increase the ability change pattern. If the change pattern of the current supply capability increases, the accuracy of matching the current supply capability and the consumption current can be increased accordingly.

請求項４記載の手段によれば、同一サイズのトランジスタを用いて各出力回路を構成し、そのトランジスタの並列接続数によって電流供給能力を変更するように構成した。これにより、第１の半導体チップの構成を簡単化することができる。   According to the fourth aspect of the present invention, each output circuit is configured using transistors of the same size, and the current supply capability is changed depending on the number of parallel connections of the transistors. Thereby, the configuration of the first semiconductor chip can be simplified.

（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図３を参照しながら説明する。
図１は、パッケージ内部に２つの半導体チップが搭載されたマルチチップパッケージの半導体集積回路装置の構成のうち、本発明に関係する部分を示すブロック図である。この半導体集積回路装置は、例えば車両用のＥＣＵ基板に搭載される。図１に示すように、半導体集積回路装置１は、パッケージ２内部に設けられた電源チップ３（第１の半導体チップに相当）、マイコンチップ４（第２の半導体チップに相当）および先端部がパッケージ外部に露出する外部端子５、６を備えている。外部端子５には、パッケージ２外部の図示しない電源（例えばバッテリ）から直流の外部電源が供給される。この外部電源の電圧は、例えば＋１２Ｖとなっている。電源チップ３は、外部端子５に供給される外部電源からマイコンチップ４に出力するための直流の内部電源を生成する。 (First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
FIG. 1 is a block diagram showing a part related to the present invention in the configuration of a multi-chip package semiconductor integrated circuit device in which two semiconductor chips are mounted inside a package. This semiconductor integrated circuit device is mounted on, for example, a vehicle ECU board. As shown in FIG. 1, a semiconductor integrated circuit device 1 has a power supply chip 3 (corresponding to a first semiconductor chip), a microcomputer chip 4 (corresponding to a second semiconductor chip), and a tip portion provided inside a package 2. External terminals 5 and 6 exposed outside the package are provided. A DC external power supply is supplied to the external terminal 5 from a power source (not shown) outside the package 2 (not shown). The voltage of this external power supply is, for example, + 12V. The power supply chip 3 generates a DC internal power supply for outputting to the microcomputer chip 4 from an external power supply supplied to the external terminal 5.

電源チップ３は、外部端子５に接続される外部電源入力端子７、電源回路８〜１０、内部電源出力端子１１〜１３を備えている。電源回路８〜１０は、外部電源入力端子７を介して入力される外部電源から所定の出力電圧の内部電源を生成する。電源回路８〜１０の出力端子は、それぞれ内部電源出力端子１１〜１３に接続されている。電源回路８〜１０は、それぞれ異なる電流供給能力を有している。具体的には、電源回路８〜１０の電流供給能力をそれぞれＡ〜Ｃで示すと、その大小関係は下記（１）式のようになる。
Ａ＜Ｂ＜Ｃ …（１） The power supply chip 3 includes an external power supply input terminal 7 connected to the external terminal 5, power supply circuits 8 to 10, and internal power supply output terminals 11 to 13. The power supply circuits 8 to 10 generate an internal power supply having a predetermined output voltage from an external power supply input via the external power supply input terminal 7. Output terminals of the power supply circuits 8 to 10 are connected to internal power supply output terminals 11 to 13 respectively. The power supply circuits 8 to 10 have different current supply capabilities. Specifically, when the current supply capacities of the power supply circuits 8 to 10 are respectively indicated by A to C, the magnitude relationship is expressed by the following equation (1).
A <B <C (1)

マイコンチップ４は、ＣＰＵ、ＲＯＭ、ＲＡＭ、Ｉ／Ｏなどを備えたマイクロコンピュータとしての機能を実現する内部回路１４と、電源チップ３から出力される内部電源を内部回路１４に入力するための内部電源入力端子１５と、制御信号を出力するための制御端子１６とを備えている。内部電源入力端子１５と、電源チップ３の内部電源出力端子１１〜１３のうちいずれか１つとの間は、ボンディングワイヤ１７を介して接続される。このような構成により、内部回路１４は、電源回路８〜１０から出力される内部電源の供給を受けて動作する。制御端子１６は外部端子６に接続されている。内部回路１４は、制御端子１６を介してパッケージ２外部のＥＣＵ基板上に配置された図示しない被制御回路（外部回路に相当）に対し制御信号を出力することで、その動作を制御する。   The microcomputer chip 4 has an internal circuit 14 for realizing a function as a microcomputer having a CPU, ROM, RAM, I / O, and the like, and an internal circuit for inputting the internal power supply output from the power supply chip 3 to the internal circuit 14. A power input terminal 15 and a control terminal 16 for outputting a control signal are provided. The internal power supply input terminal 15 and any one of the internal power supply output terminals 11 to 13 of the power supply chip 3 are connected via a bonding wire 17. With such a configuration, the internal circuit 14 operates by receiving supply of internal power output from the power supply circuits 8 to 10. The control terminal 16 is connected to the external terminal 6. The internal circuit 14 controls its operation by outputting a control signal to a not-shown controlled circuit (corresponding to an external circuit) disposed on the ECU board outside the package 2 via the control terminal 16.

図２は、電源チップ３の電気的構成を示している。図２に示すとおり、電源チップ３に設けられた電源回路８〜１０は、シリーズレギュレータ形式の電源回路である。電源回路８は、Ｐチャネル型のＭＯＳトランジスタＱ１、Ｑ２、電圧検出回路２１、オペアンプ２２および電圧源２３から構成されている。トランジスタＱ１、Ｑ２（出力回路に相当）は、外部電源入力端子７と内部電源出力端子１１との間の電流経路に互いに並列に設けられている。電圧検出回路２１は、内部電源出力端子１１の出力電圧に応じた検出電圧をオペアンプ２２の反転入力端子に出力する。電圧源２３は、出力電圧の目標値に相当する基準電圧をオペアンプ２２の非反転入力端子に出力する。オペアンプ２２は、検出電圧および基準電圧に基づいてトランジスタＱ１、Ｑ２を駆動し、内部電源出力端子１１の出力電圧が目標値となるように制御する。   FIG. 2 shows the electrical configuration of the power supply chip 3. As shown in FIG. 2, the power supply circuits 8 to 10 provided in the power supply chip 3 are series regulator type power supply circuits. The power supply circuit 8 includes P-channel type MOS transistors Q 1 and Q 2, a voltage detection circuit 21, an operational amplifier 22, and a voltage source 23. Transistors Q1 and Q2 (corresponding to an output circuit) are provided in parallel with each other in a current path between the external power supply input terminal 7 and the internal power supply output terminal 11. The voltage detection circuit 21 outputs a detection voltage corresponding to the output voltage of the internal power supply output terminal 11 to the inverting input terminal of the operational amplifier 22. The voltage source 23 outputs a reference voltage corresponding to the target value of the output voltage to the non-inverting input terminal of the operational amplifier 22. The operational amplifier 22 drives the transistors Q1 and Q2 based on the detection voltage and the reference voltage, and controls the output voltage of the internal power supply output terminal 11 to be a target value.

電源回路９は、Ｐチャネル型のＭＯＳトランジスタＱ３〜Ｑ５（出力回路に相当）、電圧検出回路２４、オペアンプ２５および電圧源２６から構成されており、電源回路１０は、Ｐチャネル型のＭＯＳトランジスタＱ６〜Ｑ９（出力回路に相当）、電圧検出回路２７、オペアンプ２８および電圧源２９から構成されている。電圧回路９および１０は、外部電源入力端子７と内部電源出力端子１２および１３との間に接続されるトランジスタの並列接続数が異なる点を除いて、電源回路８と同様に構成されている。電源回路８〜１０は、内部電源出力端子１１〜１３における出力電圧を同一の目標値（例えば＋５Ｖ）に制御する構成となっている。従って、電圧源２３、２６、２９は、いずれか１つだけ備える構成としてもよい。その場合、その基準電圧を３つの電源回路８〜１０に供給すればよい。   The power supply circuit 9 includes P-channel MOS transistors Q3 to Q5 (corresponding to an output circuit), a voltage detection circuit 24, an operational amplifier 25, and a voltage source 26. The power supply circuit 10 includes a P-channel MOS transistor Q6. To Q9 (corresponding to an output circuit), a voltage detection circuit 27, an operational amplifier 28, and a voltage source 29. Voltage circuits 9 and 10 are configured in the same manner as power supply circuit 8 except that the number of transistors connected in parallel between external power supply input terminal 7 and internal power supply output terminals 12 and 13 is different. The power supply circuits 8 to 10 are configured to control the output voltage at the internal power supply output terminals 11 to 13 to the same target value (for example, +5 V). Accordingly, only one of the voltage sources 23, 26, and 29 may be provided. In that case, the reference voltage may be supplied to the three power supply circuits 8 to 10.

トランジスタＱ１〜Ｑ９は、同一のサイズであり、オン抵抗などの特性も同一となっている。このため、電源回路８〜１０の出力段におけるオン抵抗は、トランジスタの並列接続数が多いほど小さくなる。従って、電源回路８〜１０は、トランジスタの並列接続数が多いほど電流供給能力が大きくなる。具体的には、電源回路９の電流供給能力を「１」とした場合、電源回路８の電流供給能力は「０．６７」となり、電源回路１０の電流供給能力は「１．３３」となる。   The transistors Q1 to Q9 have the same size and the same characteristics such as on-resistance. For this reason, the on-resistance at the output stage of the power supply circuits 8 to 10 becomes smaller as the number of transistors connected in parallel increases. Therefore, the power supply circuits 8 to 10 have a larger current supply capability as the number of transistors connected in parallel increases. Specifically, when the current supply capability of the power supply circuit 9 is “1”, the current supply capability of the power supply circuit 8 is “0.67”, and the current supply capability of the power supply circuit 10 is “1.33”. .

次に、本実施形態の作用および効果について図３も参照して説明する。
電源チップ３の電源回路８〜１０の電流供給能力と、その供給先であるマイコンチップ４の内部回路１４において消費される電流（消費電流）とは同じであることが望ましい。例えば、これらの関係として電流供給能力が消費電流よりも小さい場合には、内部回路１４の動作に次のような問題が生じる。すなわち、ＣＰＵの処理速度が低下したり、出力する制御信号などのターンオンまたはターンオフ時間が長くなったり、電源立ち上げ時における内部回路１４の起動が遅くなるなどの問題が発生する。 Next, the operation and effect of this embodiment will be described with reference to FIG.
It is desirable that the current supply capability of the power supply circuits 8 to 10 of the power supply chip 3 is the same as the current (consumption current) consumed in the internal circuit 14 of the microcomputer chip 4 that is the supply destination. For example, when the current supply capability is smaller than the consumption current as these relations, the following problems occur in the operation of the internal circuit 14. That is, problems such as a decrease in the processing speed of the CPU, an increase in turn-on or turn-off time of a control signal to be output, and a slow start-up of the internal circuit 14 when the power is turned on occur.

他方、電流供給能力が消費電流よりも大きい場合には、次のような問題が生じる。すなわち、外部電源入力端子７を介して入力される外部電源にパルス状の高周波ノイズが重畳した場合にあっては内部電源出力端子１１〜１３から出力する内部電源にも同様の高周波ノイズが重畳したり、電源立ち上げ時における内部電源のオーバーシュートなどの問題が発生する。   On the other hand, when the current supply capability is larger than the consumption current, the following problem occurs. That is, when pulsed high-frequency noise is superimposed on the external power input via the external power input terminal 7, similar high-frequency noise is also superimposed on the internal power output from the internal power output terminals 11-13. Or problems such as overshooting of the internal power supply when the power is turned on.

また、半導体集積回路装置１が搭載されるＥＣＵ基板は、同一の機能を実現するものであっても、搭載するためのスペースが異なる場合には基板形状が変更される。基板形状が変更されると、半導体集積回路装置１の基板上の配置や、制御端子１６と被制御回路との間の配線状況も変更されるため、マイコンチップ４における電流の消費状況も変化する。従って、電源チップ３の電流供給能力が一定である場合には、マイコンチップ４における消費電流の違いに起因する上記問題が生じる可能性がある。   Further, even if the ECU board on which the semiconductor integrated circuit device 1 is mounted realizes the same function, the board shape is changed if the space for mounting is different. When the substrate shape is changed, since the arrangement of the semiconductor integrated circuit device 1 on the substrate and the wiring state between the control terminal 16 and the controlled circuit are also changed, the current consumption state in the microcomputer chip 4 also changes. . Therefore, when the current supply capability of the power supply chip 3 is constant, the above problem due to the difference in current consumption in the microcomputer chip 4 may occur.

上記問題のうち、特にノイズについては、解析などによる机上での検討が難しく、従来では、全ての部品を搭載したＥＣＵ基板を用いてノイズ測定を実施した後、そのレベルに応じて例えば外付けのコンデンサや抵抗を追加したり、半導体集積回路装置の回路構成、特に電源チップの回路構成を変更することによりノイズ低減を図っていた。しかし、この方法では、ＥＣＵ基板全体としての製造コストが高くなるという問題があった。   Of the above problems, especially noise is difficult to study on the desktop by analysis or the like, and conventionally, after performing noise measurement using an ECU board on which all components are mounted, depending on the level, for example, externally attached Noise was reduced by adding capacitors and resistors, or changing the circuit configuration of the semiconductor integrated circuit device, particularly the circuit configuration of the power supply chip. However, this method has a problem that the manufacturing cost of the entire ECU board increases.

本実施形態では、マイコンチップ４の内部回路１４に供給する内部電源の電流供給能力を以下のように、ハードウエア構成によって変更可能とし、マイコンチップ４の消費電流との合わせ込みを可能としている。すなわち、それぞれ異なる電流供給能力に設定された電源回路８〜１０の出力端子に接続される内部電源出力端子１１〜１３と、マイコンチップ４の内部電源入力端子１５との間は、ボンディングワイヤ１７を介して選択的に接続可能に構成されている。   In the present embodiment, the current supply capability of the internal power supply supplied to the internal circuit 14 of the microcomputer chip 4 can be changed by the hardware configuration as described below, and the current consumption of the microcomputer chip 4 can be adjusted. That is, the bonding wire 17 is connected between the internal power supply output terminals 11 to 13 connected to the output terminals of the power supply circuits 8 to 10 set to different current supply capacities and the internal power supply input terminal 15 of the microcomputer chip 4. It is configured to be selectively connectable via the network.

これにより、ボンディングワイヤ１７の一端子を内部電源入力端子１５に接続するとともに、その他端子の接続先を変更することでマイコンチップ４に供給される内部電源の電流供給能力が変更可能となる。従って、ボンディングワイヤ１７の他端子を内部電源出力端子１１に接続すれば、出力される内部電源の電流供給能力は電源回路８の値となり、内部電源出力端子１２に接続すれば電源回路９の値となり、内部電源出力端子１３に接続すれば電源回路１０の値となる。   As a result, one terminal of the bonding wire 17 is connected to the internal power input terminal 15 and the current supply capability of the internal power supplied to the microcomputer chip 4 can be changed by changing the connection destination of the other terminals. Therefore, if the other terminal of the bonding wire 17 is connected to the internal power supply output terminal 11, the current supply capability of the output internal power supply becomes the value of the power supply circuit 8, and if connected to the internal power supply output terminal 12, the value of the power supply circuit 9 If it is connected to the internal power supply output terminal 13, the value of the power supply circuit 10 is obtained.

このような構成によれば、例えば、ボンディングワイヤ１７の他端子の接続先をそれぞれ異ならせることにより内部電源の電流供給能力が互いに異なる３種類の半導体集積回路装置１を準備し、各半導体集積回路装置１を同じ形状の３つのＥＣＵ基板にそれぞれ実装する。その後、各ＥＣＵ基板の動作状態およびノイズ評価を実施する。そして、その結果に基づいて最も動作状態が良好となり且つノイズレベルが小さくなった半導体集積回路装置１の電流供給能力を確認する。   According to such a configuration, for example, three types of semiconductor integrated circuit devices 1 having different current supply capabilities of the internal power supply are prepared by changing the connection destination of the other terminal of the bonding wire 17, and each semiconductor integrated circuit The device 1 is mounted on each of three ECU boards having the same shape. Thereafter, the operation state and noise evaluation of each ECU board are performed. Based on the result, the current supply capability of the semiconductor integrated circuit device 1 in which the operating state is the best and the noise level is reduced is confirmed.

その後は、上記と同種類のＥＣＵ基板に搭載する全ての半導体集積回路装置１について、最適な電流供給能力となるようにボンディングワイヤ１７の接続を行う。このように、内部電源出力端子１１〜１３と内部電源入力端子１５との間を、ボンディングワイヤ１７を介して選択的に接続可能に構成したことにより、マイコンチップ４の動作状態を良好にしつつ、ノイズレベルを低減することが可能となる。   Thereafter, the bonding wires 17 are connected so as to obtain an optimum current supply capability for all the semiconductor integrated circuit devices 1 mounted on the same type of ECU board as described above. As described above, the internal power supply output terminals 11 to 13 and the internal power supply input terminal 15 are configured to be selectively connectable via the bonding wires 17, so that the operating state of the microcomputer chip 4 is improved. It becomes possible to reduce the noise level.

半導体集積回路装置１は、１本のボンディングワイヤ１７を介した内部電源の供給に加えて、さらに複数のボンディングワイヤを介して内部電源の供給を行うことが可能である。図３（ａ）〜（ｄ）は、複数のボンディングワイヤを使用した場合の半導体集積回路装置１の構成を示す図１相当図である。なお、図３においては、電源回路８〜１０および内部回路１４の図示を省略している。図３（ａ）に示すように、３本のボンディングワイヤ３１〜３３の各一端子を内部電源入力端子１５に接続するとともに、各他端子を内部電源出力端子１１〜１３にそれぞれ接続する。このようにすれば、内部電源の電流供給能力は、電源回路８〜１０の各電流供給能力を足した値に相当する。   The semiconductor integrated circuit device 1 can supply internal power via a plurality of bonding wires in addition to supplying internal power via a single bonding wire 17. FIGS. 3A to 3D are diagrams corresponding to FIG. 1 showing the configuration of the semiconductor integrated circuit device 1 when a plurality of bonding wires are used. In FIG. 3, the power supply circuits 8 to 10 and the internal circuit 14 are not shown. As shown in FIG. 3A, one terminal of each of the three bonding wires 31 to 33 is connected to the internal power supply input terminal 15, and each other terminal is connected to the internal power supply output terminals 11 to 13, respectively. In this way, the current supply capability of the internal power supply corresponds to a value obtained by adding the current supply capabilities of the power supply circuits 8 to 10.

図３（ｂ）に示すように、２本のボンディングワイヤ３４、３５の各一端子を内部電源入力端子１５に接続するとともに、各他端子を内部電源出力端子１１、１３にそれぞれ接続する。このようにすれば、内部電源の電流供給能力は、電源回路８、１０の各電流供給能力を足した値に相当する。図３（ｃ）に示すように、２本のボンディングワイヤ３６、３７の各一端子を内部電源入力端子１５に接続するとともに、各他端子を内部電源出力端子１２、１３にそれぞれ接続する。このようにすれば、内部電源の電流供給能力は、電源回路９、１０の各電流供給能力を足した値に相当する。図３（ｄ）に示すように、２本のボンディングワイヤ３８、３９の各一端子を内部電源入力端子１５に接続するとともに、各他端子を内部電源出力端子１１、１２にそれぞれ接続する。このようにすれば、内部電源の電流供給能力は、電源回路８、９の各電流供給能力を足した値に相当する。   As shown in FIG. 3B, one terminal of each of the two bonding wires 34 and 35 is connected to the internal power supply input terminal 15, and each other terminal is connected to the internal power supply output terminals 11 and 13. In this way, the current supply capability of the internal power supply corresponds to a value obtained by adding the current supply capabilities of the power supply circuits 8 and 10. As shown in FIG. 3C, one terminal of each of the two bonding wires 36 and 37 is connected to the internal power supply input terminal 15, and each other terminal is connected to the internal power supply output terminals 12 and 13, respectively. In this way, the current supply capability of the internal power supply corresponds to a value obtained by adding the current supply capabilities of the power supply circuits 9 and 10. As shown in FIG. 3D, one terminal of each of the two bonding wires 38 and 39 is connected to the internal power supply input terminal 15, and each other terminal is connected to the internal power supply output terminals 11 and 12, respectively. In this way, the current supply capability of the internal power supply corresponds to a value obtained by adding the current supply capabilities of the power supply circuits 8 and 9.

このように、内部電源出力端子１１〜１３と内部電源入力端子１５との間を接続するボンディングワイヤの本数および接続パターンを変更することにより、内部電源の電流供給能力の変更パターンを増やすことができる。電流供給能力の変更パターンが増えれば、その分だけ、電源チップ３の電流供給能力と、マイコンチップ４の消費電流との合わせ込みの精度を高めることができる。これにより、マイコンチップ４の動作状態を一層良好にしつつ、ノイズレベルをさらに低減することが可能となる。   As described above, by changing the number of bonding wires and the connection pattern connecting the internal power supply output terminals 11 to 13 and the internal power supply input terminal 15, the change pattern of the current supply capability of the internal power supply can be increased. . If the change pattern of the current supply capability increases, the accuracy of matching the current supply capability of the power supply chip 3 and the consumption current of the microcomputer chip 4 can be increased accordingly. As a result, it is possible to further reduce the noise level while further improving the operating state of the microcomputer chip 4.

また、同一のサイズのトランジスタＱ１〜Ｑ９を用いて電源回路８〜１０を構成した。これにより、電源チップ３の構成を簡単化しつつ、トランジスタの並列接続数を変更するだけで各電源回路８〜１０の電流供給能力を任意の値に変更することができる。なお、各電源回路８〜１０のトランジスタは、同一のサイズでなくてもよく、電源回路８〜１０において必要とする電流供給能力が実現可能であれば、異なるサイズのものを使用してもよい。   Further, power supply circuits 8 to 10 are configured using transistors Q1 to Q9 having the same size. As a result, while simplifying the configuration of the power supply chip 3, the current supply capability of each of the power supply circuits 8 to 10 can be changed to an arbitrary value simply by changing the number of transistors connected in parallel. Note that the transistors of the power supply circuits 8 to 10 may not be the same size, and transistors of different sizes may be used as long as the current supply capability required in the power supply circuits 8 to 10 can be realized. .

（第２の実施形態）
以下、第１の実施形態に対して第２の半導体チップの構成を変更した本発明の第２の実施形態について図４を参照しながら説明する。
図４は、第１の実施形態における図１相当図であり、第１の実施形態と同一部分には同一符号を付して説明を省略する。半導体集積回路装置４１は、第１の実施形態の半導体集積回路装置１に対し、マイコンチップ４に替えてマイコンチップ４２を備えている点と、外部端子６に替えて外部端子４３、４４を備えている点とが異なる。 (Second Embodiment)
Hereinafter, a second embodiment of the present invention in which the configuration of the second semiconductor chip is changed with respect to the first embodiment will be described with reference to FIG.
FIG. 4 is a view corresponding to FIG. 1 in the first embodiment, and the same parts as those in the first embodiment are denoted by the same reference numerals and description thereof is omitted. The semiconductor integrated circuit device 41 is provided with a microcomputer chip 42 instead of the microcomputer chip 4 with respect to the semiconductor integrated circuit device 1 of the first embodiment, and external terminals 43 and 44 instead of the external terminals 6. Is different.

マイコンチップ４２（第２の半導体チップに相当）は、内部電源入力端子４５、４６、アナログ回路４７（内部回路に相当）、デジタル回路４８（内部回路に相当）および制御端子４９、５０を備えている。内部電源入力端子４５、４６は、電源チップ３から出力される内部電源をアナログ回路４７およびデジタル回路４８にそれぞれ入力するためのものである。制御端子４９、５０は、アナログ回路４７およびデジタル回路４８からの制御信号をそれぞれ出力するためのものである。   The microcomputer chip 42 (corresponding to the second semiconductor chip) includes internal power input terminals 45 and 46, an analog circuit 47 (corresponding to the internal circuit), a digital circuit 48 (corresponding to the internal circuit), and control terminals 49 and 50. Yes. The internal power input terminals 45 and 46 are for inputting the internal power output from the power supply chip 3 to the analog circuit 47 and the digital circuit 48, respectively. The control terminals 49 and 50 are for outputting control signals from the analog circuit 47 and the digital circuit 48, respectively.

内部電源入力端子４５と、電源チップ３の内部電源出力端子１１〜１３のうち少なくともいずれか１つとの間は、ボンディングワイヤ５１を介して選択的に接続される。内部電源入力端子４６と、電源チップ３の内部電源出力端子１１〜１３のうち少なくともいずれか１つとの間は、ボンディングワイヤ５２を介して選択的に接続される。   The internal power supply input terminal 45 and at least one of the internal power supply output terminals 11 to 13 of the power supply chip 3 are selectively connected through bonding wires 51. The internal power input terminal 46 and at least one of the internal power output terminals 11 to 13 of the power chip 3 are selectively connected via a bonding wire 52.

このような構成により、アナログ回路４７およびデジタル回路４８は、電源回路８〜１０から出力される内部電源の供給を受けて動作する。制御端子４９、５０は外部端子４３、４４にそれぞれ接続されている。アナログ回路４７およびデジタル回路４８は、制御端子４９、５０を介してパッケージ２外部のＥＣＵ基板上に配置された図示しない被制御回路（外部回路に相当）に対しそれぞれ制御信号を出力することで、その動作を制御する。   With such a configuration, the analog circuit 47 and the digital circuit 48 operate in response to the supply of internal power output from the power supply circuits 8 to 10. The control terminals 49 and 50 are connected to the external terminals 43 and 44, respectively. The analog circuit 47 and the digital circuit 48 each output a control signal to a controlled circuit (corresponding to an external circuit) (not shown) disposed on the ECU board outside the package 2 via the control terminals 49 and 50. Control its operation.

上記構成のように、マイコンチップ４２が、電源供給経路を分離すべき複数の内部回路を備えている場合であっても、ボンディングワイヤ５１、５２の接続を変更することにより、各回路に供給する内部電源の電流供給能力を変更することができる。従って、本実施形態の構成においても、第１の実施形態と同様の作用および効果が得られる。   Even if the microcomputer chip 42 includes a plurality of internal circuits whose power supply paths should be separated as in the above configuration, the connection is made to the respective circuits by changing the connection of the bonding wires 51 and 52. The current supply capability of the internal power supply can be changed. Therefore, also in the configuration of the present embodiment, the same operations and effects as in the first embodiment can be obtained.

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
電源チップ３に設ける電源回路（出力回路）の数は、３つに限らずともよく、例えば２つであってもよいし、４つ以上であってもよい。電源回路８〜１０は、同じ電流供給能力であってもよい。その場合には、図３に示したように、ボンディングワイヤの本数および接続パターンを変更することで内部電源の電流供給能力の変更を行えばよい。
第２の半導体チップは、マイコンチップに限らずともよく、電源チップ３から内部電源の供給を受けて動作し、パッケージ２外部に設けられた外部回路の動作を制御する構成であればよい。半導体集積回路装置は、パッケージ２内部に半導体チップが３つ以上搭載されていてもよい。 (Other embodiments)
The present invention is not limited to the embodiments described above and illustrated in the drawings, and the following modifications or expansions are possible.
The number of power supply circuits (output circuits) provided in the power supply chip 3 is not limited to three, and may be two, for example, or four or more. The power supply circuits 8 to 10 may have the same current supply capability. In that case, as shown in FIG. 3, the current supply capability of the internal power supply may be changed by changing the number of bonding wires and the connection pattern.
The second semiconductor chip is not limited to the microcomputer chip, and may be any structure that operates by receiving the internal power supply from the power supply chip 3 and controls the operation of the external circuit provided outside the package 2. In the semiconductor integrated circuit device, three or more semiconductor chips may be mounted inside the package 2.

本発明の第１の実施形態を示す半導体集積回路装置の概略構成図1 is a schematic configuration diagram of a semiconductor integrated circuit device showing a first embodiment of the present invention. 電源チップの電気的構成を示す図Diagram showing the electrical configuration of the power supply chip ボンディングワイヤの接続パターンを示す図１相当図1 equivalent diagram showing bonding wire connection pattern 本発明の第２の実施形態を示す図１相当図FIG. 1 equivalent diagram showing a second embodiment of the present invention

符号の説明Explanation of symbols

図面中、１、４１は半導体集積回路装置、２はパッケージ、３は電源チップ（第１の半導体チップ）、４、４２はマイコンチップ（第２の半導体チップ）、７は外部電源入力端子、１１〜１３は内部電源出力端子、１４は内部回路、１５、４５、４６は内部電源入力端子、１７、３１〜３９、５１、５２はボンディングワイヤ、４７はアナログ回路（内部回路）、４８はデジタル回路（内部回路）、Ｑ１〜Ｑ９はトランジスタ（出力回路）を示す。   In the drawings, 1 and 41 are semiconductor integrated circuit devices, 2 is a package, 3 is a power supply chip (first semiconductor chip), 4 and 42 are microcomputer chips (second semiconductor chip), 7 is an external power input terminal, 11 -13 are internal power output terminals, 14 are internal circuits, 15, 45, 46 are internal power input terminals, 17, 31-39, 51, 52 are bonding wires, 47 are analog circuits (internal circuits), 48 are digital circuits. (Internal circuit), Q1 to Q9 indicate transistors (output circuits).

Claims (4)

パッケージ内部に少なくとも第１および第２の半導体チップを備え、これらの間がボンディングワイヤを介して接続可能に構成された半導体集積回路装置において、
前記第１の半導体チップは、前記パッケージ外部の電源から供給される外部電源を入力するための外部電源入力端子と、前記外部電源に基づいて生成される内部電源を出力するための複数の内部電源出力端子と、前記外部電源入力端子と前記複数の内部電源出力端子との間の各電流経路に介在して設けられ、それぞれ前記内部電源を出力する複数の出力回路とを備え、
前記第２の半導体チップは、前記内部電源を入力するための内部電源入力端子と、この内部電源入力端子を介して前記内部電源の供給を受けて前記パッケージ外部に接続される外部回路の動作を制御する内部回路とを備え、
前記複数の内部電源出力端子のうち少なくともいずれか１つと、前記内部電源入力端子との間が前記ボンディングワイヤを介して選択的に接続可能に構成されていることを特徴とする半導体集積回路装置。 In a semiconductor integrated circuit device comprising at least a first and a second semiconductor chip inside a package and configured to be connectable between them through a bonding wire,
The first semiconductor chip includes an external power supply input terminal for inputting an external power supply supplied from a power supply outside the package, and a plurality of internal power supplies for outputting an internal power supply generated based on the external power supply An output terminal, and provided in each current path between the external power input terminal and the plurality of internal power output terminals, each including a plurality of output circuits for outputting the internal power,
The second semiconductor chip operates as an internal power supply input terminal for inputting the internal power supply, and an external circuit connected to the outside of the package by receiving the supply of the internal power through the internal power supply input terminal. An internal circuit to control,
A semiconductor integrated circuit device, wherein at least one of the plurality of internal power supply output terminals and the internal power supply input terminal are selectively connectable via the bonding wires. 前記第２の半導体チップは、前記内部電源入力端子および前記内部回路を複数備えていることを特徴とする請求項１記載の半導体集積回路装置。   2. The semiconductor integrated circuit device according to claim 1, wherein the second semiconductor chip includes a plurality of the internal power supply input terminals and the internal circuits. 前記複数の内部電源出力端子のうち少なくともいずれか２つと、前記内部電源入力端子との間が前記ボンディングワイヤを介して選択的に接続可能に構成されていることを特徴とする請求項１または２記載の半導体集積回路装置。   3. The structure according to claim 1, wherein at least any two of the plurality of internal power supply output terminals and the internal power supply input terminal are selectively connectable via the bonding wires. The semiconductor integrated circuit device described. 前記複数の出力回路は、それぞれ、前記複数の内部電源出力端子のそれぞれと前記外部電源入力端子との間に同一サイズのトランジスタを電流供給能力に応じた数だけ並列接続して構成されていることを特徴とする請求項１ないし３のいずれかに記載の半導体集積回路装置。   Each of the plurality of output circuits is configured by connecting in parallel a number of transistors of the same size according to the current supply capability between each of the plurality of internal power supply output terminals and the external power supply input terminal. 4. The semiconductor integrated circuit device according to claim 1, wherein:
JP2008155307A 2008-06-13 2008-06-13 Semiconductor integrated circuit device Pending JP2009302303A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008155307A JP2009302303A (en) 2008-06-13 2008-06-13 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008155307A JP2009302303A (en) 2008-06-13 2008-06-13 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JP2009302303A true JP2009302303A (en) 2009-12-24

Family

ID=41548900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008155307A Pending JP2009302303A (en) 2008-06-13 2008-06-13 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP2009302303A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211887A (en) * 2010-03-10 2011-10-20 Denso Corp Voltage control system
CN110647201A (en) * 2018-06-26 2020-01-03 三美电机株式会社 Semiconductor integrated circuit for discharge and power supply system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211887A (en) * 2010-03-10 2011-10-20 Denso Corp Voltage control system
CN110647201A (en) * 2018-06-26 2020-01-03 三美电机株式会社 Semiconductor integrated circuit for discharge and power supply system
JP2020003913A (en) * 2018-06-26 2020-01-09 ミツミ電機株式会社 Discharging semiconductor integrated circuit and power source system
JP7144677B2 (en) 2018-06-26 2022-09-30 ミツミ電機株式会社 power system
CN110647201B (en) * 2018-06-26 2024-02-13 三美电机株式会社 Power supply system

Similar Documents

Publication Publication Date Title
US20060285418A1 (en) Semiconductor integrated circuit device, electronic component mounting board and layout designing method for the semiconductor integrated circuit device
JP4929857B2 (en) Semiconductor device
JP2007184650A (en) Mount for programmable electronic processing device
RU2729605C1 (en) Compute board power stage circuit and compute board
JP2008147573A (en) Multilayer substrate device
JP2007011972A (en) Direct current power supply voltage stabilization circuit
JP2005084849A (en) Multiple output type power supply unit and portable equipment using the same
JP2009302303A (en) Semiconductor integrated circuit device
JP7404778B2 (en) Semiconductor relay module and semiconductor relay circuit
JP6795388B2 (en) Voltage abnormality detection circuit and semiconductor device
JP6499520B2 (en) Electronic device that receives multiple small signals
JP4315228B2 (en) Semiconductor integrated circuit device
JP2008102094A (en) Voltage monitoring method and its device
JP4816412B2 (en) Switch signal input interface circuit
JP2011211887A (en) Voltage control system
JP2007280895A (en) Lighting control circuit
JP4591241B2 (en) Multi-chip module
JP4744940B2 (en) Brushless motor control electronic circuit device and method for manufacturing brushless motor control electronic circuit device
JP2005236207A (en) Semiconductor device
JP2003229746A (en) Comparator circuit with offset
JP2007088191A (en) Semiconductor integrated circuit
JP2022058887A (en) Semiconductor device
JP2016115902A (en) Controller
JP2019092010A (en) Signal processor
JP2020010100A (en) Semiconductor relay module and semiconductor relay circuit