JP2009301102A - キャッシュメモリを利用するためのメモリシステム、その方法及びそのプログラム - Google Patents
キャッシュメモリを利用するためのメモリシステム、その方法及びそのプログラム Download PDFInfo
- Publication number
- JP2009301102A JP2009301102A JP2008151682A JP2008151682A JP2009301102A JP 2009301102 A JP2009301102 A JP 2009301102A JP 2008151682 A JP2008151682 A JP 2008151682A JP 2008151682 A JP2008151682 A JP 2008151682A JP 2009301102 A JP2009301102 A JP 2009301102A
- Authority
- JP
- Japan
- Prior art keywords
- page
- physical
- memory
- address
- color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】物理アドレスによってキャッシュ上の格納位置が決定されるキャッシュをキャッシュ先とし、メモリ上の一定サイズの領域において論理アドレスと物理アドレスのマッピングの単位となるページ毎にキャッシュ上の格納位置をカラーIDで識別できるメモリシステムで、異なるカラーが割り当てられている複数の物理アドレスから、メモリ上の同一アドレスにアクセスできるように物理アドレス空間を構成し、前記構成した前記物理アドレス空間上のページをマップしている論理アドレス空間上のページが、前記マップしている物理ページと同一のメモリ上のページにアクセスができ、かつ異なるカラーを持つ他の物理ページをマップするように変更する。
【選択図】図7
Description
ページ番号=アドレス/ページサイズ
であり、
カラー番号=ページ番号%カラー数
である。ここで、「/」は整数除算を、「%」は剰余を表す。
1.異なるカラーの複数の物理アドレスからメモリ上の同一アドレスにアクセスできるように物理アドレス空間を構成する(図6の物理アドレス空間参照)。
本発明の第1の実施の形態は、ハードウェア、物理アドレス空間及びカラー管理部を有する。
y=fi(xi)
である。このとき、
y=fj(xj)
となる領域jが存在するとき、メモリ40上のアドレスyに対して異なる物理アドレスでアクセスすることができる。
Color(x)=(x/ページサイズ)%カラー数
で求められる。ここで、/は整数除算を、%は剰余を表す。カラー数は、
カラー数=キャッシュサイズ/キャッシュWay数/ページサイズ
である。したがって、
Color(xi)!=Color(xj)
となるように、アドレス変換fi,fjを決める。ここで、「!=」は同一でないことを表す。
次に、本発明を実施するための第2の最良の形態について図面を参照して詳細に説明する。
次に、本発明を実施するための第3の形態について図面を参照して説明する。本実施の形態は、本発明の第1または第2の発明の実施の形態において、カラー管理部50が、論理物理ページ変換部54を更に有すること特徴とする実施の形態である。
次に、本発明を実施するための第4の形態について図面を参照して説明する。本実施の形態では、第1または第2の実施の形態に加えて、カラー管理部50が、移動元物理ページ決定部55を有することを特徴とする実施の形態である。図19は、本実施の形態のカラー管理部50を示し、第1の実施の形態におけるカラー管理部50に、移動元物理ページ決定部55を加えた場合の構成を示している。本図より、第2の実施の形態に移動元物理ページ決定部55を加えた構成についても明らかである。また、以下の説明が、第1の実施の形態に移動元物理ページ決定部55を加えた場合と、第2の実施の形態に加えた場合のどちらについても説明していることも明らかである。
次に、本発明を実施するための第5の形態について図21を参照して説明する。
(basei≦x<basei+ページサイズ*i)
fi(x)=x−ページサイズ*i−basei
(basei+ページサイズ*i≦x<basei+sizei)
ここで、sizeiはメモリのサイズを表す。
y=x
なお、本実施例では、アドレス変換表600はページサイズ単位でアドレスの対応関係を記録するが、これはあくまで例示でありアドレス変換表600が記録する単位をページサイズに限定するものではない。
20、200 キャッシュ
30、300 アドレス変換部
40、500 メモリ
50 カラー管理部
51 移動先物理ページ決定部
52 物理ページ移動部
53 アドレス変換表変更部
54 論理物理ページ決定部
55 移動元物理ページ決定部
56 移動元カラー決定部
57 カラー分散指示部
60、600 アドレス変換表
400 バス
Claims (28)
- 物理アドレスによってキャッシュ上の格納位置が決定されるキャッシュをキャッシュ先とし、メモリ上の一定サイズの領域において論理アドレスと物理アドレスのマッピングの単位となるページ毎にキャッシュ上の格納位置をカラーIDで識別できるメモリシステムであって、
異なるカラーが割り当てられている複数の物理アドレスから、メモリ上の同一アドレスにアクセスできるように物理アドレス空間を構成し、
前記構成した前記物理アドレス空間上のページ(以下「物理ページ」という。)をマップしている論理アドレス空間上のページ(以下「論理ページ」という。)が、前記マップしている物理ページと同一のメモリ上のページ(以下「メモリページ」という。)にアクセスができ、かつ異なるカラーを持つ他の物理ページをマップするように変更するアドレス変更手段を備えることを特徴とするメモリシステム。 - 前記物理アドレス空間上に、アドレスが連続する複数の物理ページが、アドレスが連続する複数のメモリページをマップする領域を複数備え、
前記物理アドレス空間の構成を、物理アドレス空間上のそれぞれの領域に対するアクセスに対して異なったアドレス変換をすることで異なるカラーの複数の物理アドレスからメモリ上の同一アドレスにアクセスできるようにすることを特徴とする請求項1に記載のメモリシステム。 - ページテーブルを変更する権限を有する指定元から指定された物理ページと同一のメモリページにアクセス可能な物理ページであって、かつ前記指定元から指定されたカラーを持つ物理ページを決定する移動先ページ決定手段と、
前記指定された移動元物理ページをマップしている論理ページが、前記指定された移動先物理ページをマップするように変更する物理ページ移動手段と、
を有するカラー変更手段を更に備えることを特徴とする請求項2に記載のメモリシステム。 - 物理アドレスとメモリ上のアドレスの対応関係を記憶したアドレス変換表を更に備えた請求項3記載のメモリシステムであって、
ページテーブルを変更する権限を有する指定元から指定されたカラーでアクセス可能な物理ページを移動先物理ページとする移動先物理ページ決定手段と、
前記指定された移動元物理ページに対応していたメモリページに、前記決定した移動先物理ページが対応するようにアドレス変換表を変更するアドレス変換表変更手段と、
前記指定された移動元物理ページをマップしている論理ページが、前記決定した移動先物理ページをマップするように変更する物理ページ移動手段と、を有するカラー管理手段と、
を更に備えることを特徴とする請求項3記載のメモリシステム。 - 前記カラー管理手段が、プロセスIDと論理ページ番号から物理ページ番号を求める論理物理ページ変換手段を更に備えることを特徴とする請求項3又は4に記載のメモリシステム。
- 前記カラー管理手段が、プロセスIDと移動元カラー集合と移動先カラー集合から移動元物理ページ集合を決定する移動元物理ページ決定手段を更に備えることを特徴とする請求項3又は4に記載のメモリシステム。
- 前記カラー管理手段が、プロセスIDと移動先カラー集合から移動元カラー集合を決定する移動元カラー決定手段を更に備えることを特徴とする請求項6に記載のメモリシステム。
- 物理アドレスとメモリ上のアドレスの対応関係を記憶したアドレス変換表を用意し、
前記物理アドレス空間へのアクセスに対して、前記アドレス変換表を利用して物理アドレスからメモリ上のアドレスへの変換を行うことにより異なるカラーの複数の物理アドレスからメモリ上の同一アドレスにアクセスできるように前記物理アドレス空間を構成することを特徴とする請求項1に記載のメモリシステム。 - 前記アドレス変換手段がキャッシュとメモリバスの間に設けられていることを特徴とする請求項1乃至8の何れか1項に記載のメモリシステム。
- 前記アドレス変換手段がメモリバスとメモリの間に設けられていることを特徴とする請求項1乃至8の何れか1項に記載のメモリシステム。
- 請求項1乃至10の何れか1項に記載のメモリシステムであって、
複数のプロセスが動作しており、時間の経過とともにプロセス間の関係が変換する場合に、前記アドレス変更手段を動作させプロセスへのキャッシュ割り当てを変更することを特徴とするメモリシステム。 - 請求項1乃至10の何れか1項に記載のメモリシステムであって、
単数又は複数のプロセスが動作しており、時間の経過とともに生じたキャッシュ領域毎の利用量に偏りを削減するように前記アドレス変更手段を動作させプロセスへのキャッシュ割り当てを変更することを特徴とするメモリシステム。 - 請求項1乃至10の何れか1項に記載のメモリシステムであって、
単数又は複数のプロセスが動作しており、プロセスの利用する命令やデータがキャッシュ上で競合を起こす場合に、プロセスの任意の時点で、プロセス内でのキャッシュ競合ミスを削減するように前記アドレス変更手段を動作させプロセスへのキャッシュ割り当てを変更することを特徴とするメモリシステム。 - 物理アドレスによってキャッシュ上の格納位置が決定されるキャッシュをキャッシュ先とし、メモリ上の一定サイズの領域において論理アドレスと物理アドレスのマッピングの単位となるページ毎にキャッシュ上の格納位置をカラーIDで識別できるメモリシステムにおけるメモリ管理方法であって、
異なるカラーが割り当てられている複数の物理アドレスから、メモリ上の同一アドレスにアクセスできるように物理アドレス空間を構成し、
前記構成した前記物理ページをマップしている論理ページが、前記マップしている物理ページと同一のメモリページにアクセスができ、かつ異なるカラーを持つ他の物理ページをマップするように変更するアドレス変更ステップを備えることを特徴とするメモリ管理方法。 - 前記メモリシステムが前記物理アドレス空間上に、アドレスが連続する複数の物理ページが、アドレスが連続する複数のメモリページをマップする領域を複数備え、
前記物理アドレス空間の構成を、物理アドレス空間上のそれぞれの領域に対するアクセスに対して異なったアドレス変換をすることで異なるカラーの複数の物理アドレスからメモリ上の同一アドレスにアクセスできるようにすることを特徴とする請求項14に記載のメモリ管理方法。 - ページテーブルを変更する権限を有する指定元から指定された物理ページと同一のメモリページにアクセス可能な物理ページであって、かつ前記指定元から指定されたカラーを持つ物理ページを決定する移動先ページ決定ステップと、
前記指定された移動元物理ページをマップしている論理ページが、前記指定された移動先物理ページをマップするように変更する物理ページ移動ステップと、
を有するカラー変更ステップを更に備えることを特徴とする請求項15に記載のメモリ管理方法。 - 前記メモリシステムが、物理アドレスとメモリ上のアドレスの対応関係を記憶したアドレス変換表を更に備えているシステムであって、
ページテーブルを変更する権限を有する指定元から指定されたカラーでアクセス可能な物理ページを移動先物理ページとする移動先物理ページ決定ステップと、
前記指定された移動元物理ページに対応していたメモリページに、前記決定した移動先物理ページが対応するようにアドレス変換表を変更するアドレス変換表変更ステップと、
前記指定された移動元物理ページをマップしている論理ページが、前記決定した移動先物理ページをマップするように変更する物理ページ移動ステップと、を有するカラー管理ステップを更に備えることを特徴とする請求項16記載のメモリ管理方法。 - 前記カラー管理ステップが、プロセスIDと論理ページ番号から物理ページ番号を求める論理物理ページ変換ステップを更に備えることを特徴とする請求項16又は17に記載のメモリ管理方法。
- 前記カラー管理ステップが、プロセスIDと移動元カラー集合と移動先カラー集合から移動元物理ページ集合を決定する移動元物理ページ決定ステップを更に備えることを特徴とする請求項16又は17に記載のメモリ管理方法。
- 前記カラー管理ステップが、プロセスIDと移動先カラー集合から移動元カラー集合を決定する移動元カラー決定ステップを更に備えることを特徴とする請求項19に記載のメモリ管理方法。
- 物理アドレスとメモリ上のアドレスの対応関係を記憶したアドレス変換表を用意し、
前記物理アドレス空間へのアクセスに対して、前記アドレス変換表を利用して物理アドレスからメモリ上のアドレスへの変換を行うことにより異なるカラーの複数の物理アドレスからメモリ上の同一アドレスにアクセスできるように前記物理アドレス空間を構成することを特徴とする請求項14に記載のメモリ管理方法。 - 前記アドレス変換ステップがキャッシュとメモリバスの間に設けられていることを特徴とする請求項14乃至21の何れか1項に記載のメモリ管理方法。
- 前記アドレス変換ステップがメモリバスとメモリの間に設けられていることを特徴とする請求項14乃至21の何れか1項に記載のメモリ管理方法。
- 請求項14乃至23の何れか1項に記載のメモリ管理方法であって、
複数のプロセスが動作しており、時間の経過とともにプロセス間の関係が変換する場合に、前記アドレス変更ステップを動作させプロセスへのキャッシュ割り当てを変更することを特徴とするメモリ管理方法。 - 請求項14至23の何れか1項に記載のメモリ管理方法であって、
単数又は複数のプロセスが動作しており、時間の経過とともに生じたキャッシュ領域毎の利用量に偏りを削減するように前記アドレス変更ステップを動作させプロセスへのキャッシュ割り当てを変更することを特徴とするメモリ管理方法。 - 請求項14乃至23の何れか1項に記載のメモリ管理方法であって、
単数又は複数のプロセスが動作しており、プロセスの利用する命令やデータがキャッシュ上で競合を起こす場合に、プロセスの任意の時点で、プロセス内でのキャッシュ競合ミスを削減するように前記アドレス変更ステップを動作させプロセスへのキャッシュ割り当てを変更することを特徴とするメモリ管理方法。 - 物理アドレスによってキャッシュ上の格納位置が決定されるキャッシュをキャッシュ先とし、メモリ上の一定サイズの領域において論理アドレスと物理アドレスのマッピングの単位となるページ毎にキャッシュ上の格納位置をカラーIDで識別できるメモリシステムとしてコンピュータを機能させるためのメモリ管理プログラムであって、
異なるカラーが割り当てられている複数の物理アドレスから、メモリ上の同一アドレスにアクセスできるように物理アドレス空間を構成し、
前記構成した前記物理ページをマップしている論理ページが、前記マップしている物理ページと同一のメモリページにアクセスができ、かつ異なるカラーを持つ他の物理ページをマップするように変更するアドレス変更手段を備えることを特徴とするメモリシステムとしてコンピュータを機能させるためのメモリ管理プログラム。 - 前記メモリシステムを、前記物理アドレス空間上に、アドレスが連続する複数の物理ページが、アドレスが連続する複数のメモリページをマップする領域を複数備え、
前記物理アドレス空間の構成を、物理アドレス空間上のそれぞれの領域に対するアクセスに対して異なったアドレス変換をすることで異なるカラーの複数の物理アドレスからメモリ上の同一アドレスにアクセスできるようにすることを特徴とするメモリシステムとして機能させることを特徴とする請求項27記載のメモリ管理プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008151682A JP5196249B2 (ja) | 2008-06-10 | 2008-06-10 | キャッシュメモリを利用するためのメモリシステム、その方法及びそのプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008151682A JP5196249B2 (ja) | 2008-06-10 | 2008-06-10 | キャッシュメモリを利用するためのメモリシステム、その方法及びそのプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009301102A true JP2009301102A (ja) | 2009-12-24 |
JP5196249B2 JP5196249B2 (ja) | 2013-05-15 |
Family
ID=41547970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008151682A Active JP5196249B2 (ja) | 2008-06-10 | 2008-06-10 | キャッシュメモリを利用するためのメモリシステム、その方法及びそのプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5196249B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103365797A (zh) * | 2013-07-05 | 2013-10-23 | 华为技术有限公司 | 物理内存页分配方法和计算机系统 |
CN109299021A (zh) * | 2017-07-24 | 2019-02-01 | 阿里巴巴集团控股有限公司 | 页迁移方法、装置和中央处理器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0659980A (ja) * | 1992-08-05 | 1994-03-04 | Matsushita Electric Ind Co Ltd | キャッシュ装置 |
JPH09507599A (ja) * | 1994-10-22 | 1997-07-29 | ゲーエムデー−フォルシュングスツェントルム インフォルマチオンシュテクニク ゲーエムベーハー | データ格納装置 |
JPH10254777A (ja) * | 1996-11-07 | 1998-09-25 | Ncr Internatl Inc | キャッシュ・メモリにおけるスラッシングを検出するための方法およびコンピュータ装置 |
JP2000250814A (ja) * | 1997-11-26 | 2000-09-14 | Digital Equip Corp <Dec> | アドレススペース内にキャッシュページアドレスの均一な分布を維持するための動的なメモリ割り当て方法 |
JP2000339220A (ja) * | 1999-05-27 | 2000-12-08 | Nippon Telegr & Teleph Corp <Ntt> | キャッシュブロック予約方法およびキャッシュブロック予約機能付きコンピュータシステム |
JP2004206424A (ja) * | 2002-12-25 | 2004-07-22 | Hitachi Ltd | データ処理装置及びデータ処理装置におけるデータ転送方法 |
-
2008
- 2008-06-10 JP JP2008151682A patent/JP5196249B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0659980A (ja) * | 1992-08-05 | 1994-03-04 | Matsushita Electric Ind Co Ltd | キャッシュ装置 |
JPH09507599A (ja) * | 1994-10-22 | 1997-07-29 | ゲーエムデー−フォルシュングスツェントルム インフォルマチオンシュテクニク ゲーエムベーハー | データ格納装置 |
JPH10254777A (ja) * | 1996-11-07 | 1998-09-25 | Ncr Internatl Inc | キャッシュ・メモリにおけるスラッシングを検出するための方法およびコンピュータ装置 |
JP2000250814A (ja) * | 1997-11-26 | 2000-09-14 | Digital Equip Corp <Dec> | アドレススペース内にキャッシュページアドレスの均一な分布を維持するための動的なメモリ割り当て方法 |
JP2000339220A (ja) * | 1999-05-27 | 2000-12-08 | Nippon Telegr & Teleph Corp <Ntt> | キャッシュブロック予約方法およびキャッシュブロック予約機能付きコンピュータシステム |
JP2004206424A (ja) * | 2002-12-25 | 2004-07-22 | Hitachi Ltd | データ処理装置及びデータ処理装置におけるデータ転送方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103365797A (zh) * | 2013-07-05 | 2013-10-23 | 华为技术有限公司 | 物理内存页分配方法和计算机系统 |
CN103365797B (zh) * | 2013-07-05 | 2017-05-31 | 华为技术有限公司 | 物理内存页分配方法和计算机系统 |
CN109299021A (zh) * | 2017-07-24 | 2019-02-01 | 阿里巴巴集团控股有限公司 | 页迁移方法、装置和中央处理器 |
CN109299021B (zh) * | 2017-07-24 | 2023-06-16 | 阿里巴巴集团控股有限公司 | 页迁移方法、装置和中央处理器 |
Also Published As
Publication number | Publication date |
---|---|
JP5196249B2 (ja) | 2013-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8095736B2 (en) | Methods and systems for dynamic cache partitioning for distributed applications operating on multiprocessor architectures | |
EP2645259B1 (en) | Method, device and system for caching data in multi-node system | |
JP4639233B2 (ja) | プロセッサ・リソースの仮想化のためのシステムおよび方法 | |
JP2020046963A (ja) | メモリシステムおよび制御方法 | |
CN102819497B (zh) | 一种内存分配方法、装置及系统 | |
US20120110251A1 (en) | Processor-bus-connected flash storage module | |
JP2017138852A (ja) | 情報処理装置、記憶装置およびプログラム | |
US20100312955A1 (en) | Memory system and method of managing the same | |
KR20170088933A (ko) | 파일 액세스 방법 및 장치 및 스토리지 디바이스 | |
JP2023000085A (ja) | メモリシステム及び情報処理システム | |
JP2009520295A (ja) | 共有メモリバンクを有するマルチプロセッサ回路 | |
US9990299B2 (en) | Cache system and method | |
US20180336140A1 (en) | Method and system for flash-aware heap memory management | |
JP4888839B2 (ja) | キャッシュメモリを備えるベクトル計算機システム、及びその動作方法 | |
JP2011186562A (ja) | メモリ管理装置及び方法 | |
JPWO2010024071A1 (ja) | キャッシュメモリ、そのシステム、その利用方法及びその利用プログラム | |
EP3690660B1 (en) | Cache address mapping method and related device | |
JP2009015509A (ja) | キャッシュメモリ装置 | |
JP5196249B2 (ja) | キャッシュメモリを利用するためのメモリシステム、その方法及びそのプログラム | |
JP2011186558A (ja) | メモリ管理装置及び方法 | |
WO2015161804A1 (zh) | 一种Cache分区的方法及装置 | |
JP5293611B2 (ja) | メモリ再配置システム | |
US8762647B2 (en) | Multicore processor system and multicore processor | |
JP5334048B2 (ja) | メモリ装置および計算機 | |
JP5471677B2 (ja) | 仮想ディスク制御システム、方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100727 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100727 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5196249 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |