JP2009300333A - インターポーザ、プローブカード及び回路試験装置 - Google Patents

Abstract

【課題】小型で、高い周波数に対応でき、しかも配線間のクロストークを防止することができるプローブカードを提供すること。
【解決手段】第１及び第２の表面を有するインターポーザにおいて、その第１の表面に、半導体チップの電極パッドと接触可能に複数個のプローブピンを配置するとともに、第２の表面に、試験装置からの光学的な試験信号を受理するための受信部と、半導体チップからの電気的な観測信号を試験装置に出力するための発信部とを配置し、受信部には、それが受理した光学的な試験信号を電気的な試験信号に変換するための信号変換手段をさらに備えるように構成する。
【選択図】図１

Description

本発明は、インターポーザに関し、さらに詳しく述べると、例えば半導体チップ等を電気的に試験する際に使用されるプロービング用のインターポーザに関する。本発明はまた、かかるインターポーザを使用したプローブカードと、かかるプローブカードを備えた半導体チップ用回路試験装置に関する。

現在、周知の通り、ウエハ上の集積回路を検査あるいは試験するため、いろいろなタイプの専用のプローブカードが開発され、販売されている。従来のプローブカードは、一般的に次のような構造になっている。

プローブカードは、通常、多層のプリント基板からなり、それを検査されるべき半導体チップ上に載置し、プローブカードと半導体装置の間の電気的な接触を通じて検査が行われる。したがって、プローブカードを構成するプリント基板に一方の面には、半導体チップのパッドに接触可能な多数のプローブピンが実装され、その反対側の面には、試験装置（テスタ）とケーブル接続するためのコネクタが実装される。プローブピンとコネクタとは、多層プリント基板のトップ層、ボトム層、内層に形成した伝送線路及びビアで接続される。また、試験信号の高速化に伴い、プローブカード上にバッファ等の半導体デバイスが実装される場合もある。このようなプローブカードは、例えば、特許文献１及び２に記載されている。

しかしながら、プローブカードに実装されるプローブピンの高密度化に伴い、プローブカードを構成するプリント基板内の配線も高密度になり、信号間のクロストークの影響が問題になる。このクロストークの影響を最小限にするために、基板を多層化する、配線レイアウトを工夫するなどの対策が必要になり、多くの開発費と開発時間が必要になる。また、多ピン化に伴い、多数の配線を引き出すためのエリアが拡大し、その結果、配線が長くなり伝送ロスが大きくなってしまう。

特開平７−１８３３４１号公報 特開平１０−７９４０６号公報

本発明の目的は、上述のような従来のプローブカードの問題点を解消して、プローブカードを薄く形成するとともに、プローブカードの配線エリアを縮小し、電気的な配線間のクロストークの量を小さくすることができるプローブカードを提供することにある。

本発明の目的はまた、半導体チップ等の電気的な試験を高精度で行うことを可能とすることにある。

本発明は、その１つの面において、半導体チップにおいて電気的な試験を行うために該半導体チップと試験装置との間で用いられるプロービング用インターポーザであって、
前記半導体チップの側の第１の表面と、前記第１の表面とは反対側の、前記試験装置の側の第２の表面とを有しており、
前記第１の表面には、前記半導体チップの電極パッドに対応する位置に、それぞれの電極パッドと接触可能に複数個のプローブピンが配置されており、
前記第２の表面には、前記試験装置からの光学的な試験信号を受理するための受信部と、前記半導体チップからの電気的な観測信号を前記試験装置に出力するための発信部とが配置されており、
前記受信部には、それが受理した光学的な試験信号を電気的な試験信号に変換するための信号変換手段を有していることを特徴とするインターポーザにある。

本発明のインターポーザでは、その受信部及び発信部とそのプローブピンとが複数の配線を介して接続されており、その際、受信部からの配線及び発信部からの配線が、合流して１本の共通配線となり、１個の共通のプローブピンに接続されており、かつ共通のプローブピンに対し、試験信号の入力及び観測信号の出力の切り替えを可能にするスイッチ手段を備えていることが好ましい。

また、本発明は、そのもう１つの面において、半導体チップ上に配置してその半導体チップの電気的な試験を行うために用いられるプローブカードであって、
本発明によるプロービング用インターポーザと、該インターポーザの第２の表面側において該インターポーザと一体的に結合せしめられたベース基板とが組み合わさって１枚のプローブカードが構成されており、
前記ベース基板は、それを貫通して形成された複数個の貫通孔及び貫通ビアを備えており、
前記貫通孔には、該プローブカードの外側に配置された試験装置からの試験信号を前記インターポーザを介して前記半導体チップに入力するための第１の光ファイバが、そして前記貫通ビアには、前記半導体チップからの観測信号を前記インターポーザを介して前記試験装置に出力するための第２の光ファイバが、それぞれ挿入され、固定されていることを特徴とするプローブカードにある。また、本発明のプローブカードでは、インターポーザの受信部が第１の光ファイバの端部と光学的に接続され、かつインターポーザの発信部が第２の光ファイバの端部と電磁的に結合されていることが好ましい。

さらに、本発明は、半導体チップ上に配置してその半導体チップの電気的な試験を行うために用いられる回路試験装置であって、
本発明によるプローブカードと、該プローブカードの前記第１及び第２の光ファイバがそれぞれ接続された試験装置とを含んでなることを特徴とする回路試験装置にある。

本発明によれば、従来の手法ではプローブカードを構成するプリント基板内に多数の配線が入り組んで構成されていたところを、プローブカードを本発明でいう「ベース基板」を主体に、かつそれにインターポーザを組み合わせることで構成するとともに、ベース基板に試験信号の入力及び観測信号の出力のために光ファイバを内蔵させているので、プリント基板内の配線がほとんど不要になり、したがって、プリント基板の配線間で従来生じていたところのクロストークの量及び配線の伝送ロスを顕著に低減することができる。また、本発明によれば、信号の伝送を光ファイバを使用した光伝送により行っているので、プローブカードとテスタ間のケーブル配線に伴うクロストークの影響を低減することができる。さらに、本発明によれば、プローブカードの小型化が可能になり、より高い周波数で試験を行うことができる。これらの利点に加えて、本発明によれば、プローブカードの設計が容易になり、開発時間の短縮とコストダウンが可能になる。

本発明によるインターポーザ、プローブカード及び回路試験装置は、それぞれ、いろいろな形態で有利に実施することができる。以下、本発明を特に図１のプローブカード及び図４の回路試験装置を参照して説明するが、本発明はこれらの図面及びその他の図面に示した形態に限定されるものではない。

本発明によるプローブカードは、半導体チップ（図示せず）に配置してその半導体チップの電気的な特性等の試験を行うために用いられるものである。ここで、「半導体チップ」とは、それを本願明細書で使用した場合、広い意味で使用されており、半導体ウェーハ、ＬＳＩデバイス、ＶＬＳＩデバイス等の半導体チップやそれらのチップを実装した半導体パッケージを包含する。

また、本発明のプローブカードは、半導体チップの特性試験に当って、プローブカードとは別に設けられた、好ましくはその近傍に配置された各種の回路試験装置からの試験信号を半導体チップに出力する機能と、半導体チップからの観測信号（これをもって半導体チップの特性を評価する）を回路試験装置に出力する機能とを同時に奏することができる。ここで、「回路試験装置」とは、それを本願明細書で使用した場合、広い意味で使用されており、半導体チップにおいて試験されるべき特性に応じて任意に構成することができる。例えば、回路試験装置は、光ファイバが光ファイバ電界プローブであるとき、半導体チップからの観測信号（電気信号）を電気光学膜（ＥＯ膜）の電気−光信号変換機能を利用して光信号に変換した後、光信号を波形で表示するための一連の構成要素を含むことができる。

図１は、本発明の好ましい１形態によるプローブカードの主要部を拡大して示した断面図である。図示のプローブカード１は、プロービング用のインターポーザ１０と、ベース基板３０とを有しており、これら部材が一体的に結合せしめられて、１つのプローブカードを構成している。ベース基板３０は、インターポーザ１０の第２の表面１０ｂの側に配置され、両者の間には、安定な結合及び固定を保証しかつ水分等の浸入等を防止するため、アンダーフィル材２１が封入されている。アンダーフィル材２１は、例えば、一液性加熱硬化型エポキシ樹脂である。

図示のインターポーザ１０は、シリコンを主体とするインターポーザであり、常用の半導体プロセスに従って作製することができる。しかしながら、必要に応じて、その他の材料からインターポーザを作製してもよい。インターポーザ１０は、その内部に信号処理部１１を有しており、また、信号処理部１１は、以下において詳細に説明するように、受光素子（例えば、フォトダイオード）、増幅器（アンプ）、スイッチ手段などをもって構成することができる。

インターポーザ１０は、その第１の表面１０ａで、半導体チップ（図示せず）の外部接続端子、例えば電極パッドに対応する位置に、それぞれの電極パッドと接触可能な複数個のプローブピン１７が配置されている。プローブピン１７は、通常、電極パッド１６に取り付けられている。プローブピンは、プローブカードで一般的に用いられている任意の形態及び任意の材料から形成することができる。例えば、プローブピンは、（１）電極パッド１６に、タングステン、レニウムタングステン、ベリリウムカッパー等の金属からなるピンを接合した形態、（２）電極パッド１６に、ワイヤボンディング装置による、金ワイヤのボンディングにより、金バンプを形成し、プローブピンとした形態、又は電極パッド１６に、ワイヤボンディング装置による、金ワイヤのボンディングにより、金ワイヤによるバネ状のピンを形成した形態、（３）インターポーザ１０であるシリコン基板自体をエッチングし、複数の突出部を設け、該突出部にニッケルめっきと金めっきの皮膜をこの順に形成した電極パッド１６を設け、プローブピンとした形態、その他を包含する。

プローブピンは、高密度で実装することが可能であり、したがって、隣接するプローブピンの間の間隔は、特に限定されないけれども、一般に約１００〜５００μｍである。

インターポーザ１０は、第１の表面１０ａとは反対側の面、すなわち、第２の表面１０ｂに、試験装置（図示せず）からの光学的な試験信号を受理するための受信部１２と、半導体チップからこのインターポーザ１０に送られてきた電気的な観測信号を試験装置に出力するための発信部１５とを備えている。ここで、受信部１２及び発信部１５は、それぞれ、その部分において所望される機能に応じて任意の手段から構成することができる。例えば、受信部１２は、光ファイバ３２から送られてきた光学的な試験信号を受理するためのものであるので、受光素子、例えばフォトダイオードから構成するのが有利である。受信部１２と光ファイバ３２とは、光学的に接続される。また、発信部１５は、電気的な観測信号を試験装置に出力するためのもので、光ファイバ３３の先端に電界をかけるために、半田バンプを形成した電極パッドで構成される。

本発明のインターポーザ１０では、１つのプローブピン１７に関して、光ファイバ３２からの試験信号及び光ファイバ３３への観測信号を切り替えて作用させ得ることに特徴がある。よって、インターポーザ１０では、受信部１２及び発信部１５とプローブピン１７とは、図示されるように、複数の配線を介して接続されており、但し、その際、受信部１２からの配線及び発信部１５からの配線は、それぞれの配線の途中で合流して１本の共通配線となり、１個の共通のプローブピン１７に接続されている。さらに、この共通のプローブピン１７に対し、試験信号の入力及び観測信号の出力の切り替えを可能にするため、受信部１２からの配線及び発信部１５への配線は、それぞれ、その途中にスイッチ手段Ｓ１及びＳ２を備えている。ここで、スイッチ手段は、例えば、半導体プロセスにより形成した、例えばＣＭＯＳＦＥＴ、ＭＥＭＳなどを利用して構成することができる。ここで、インターポーザ１０の配線や、受信部１２などは、半導体プロセスにより、インターポーザ１０に作り込むことができる。

信号処理部１１は、所望とする処理が実施できる限り、任意の構成を有することができ、また、半導体プロセスにより、インターポーザ１０に作り込むことができる。例えば受信部１２に接続された信号処理部１１では、受信部１２が受理した光学的な試験信号を電気的な試験信号に変換するための任意の信号変換手段を有することができる。一例を示すと、この信号変換手段は、受信部１２としての受光素子、例えばフォトダイオードと、それに接続された増幅器（アンプ）１３とから構成することができる。また、受信部１２では、インターポーザ１０の表面に受光部を開口させ、その開口部で受光素子を露出させるのが一般的に好ましい。

フォトダイオード１２及びアンプ１３を備えた信号変換手段は、例えば、次のようにして機能することができる。試験装置から光ファイバ３２を介して伝送されてきた光学的な試験信号、通常、光ファイバで変調された光（例えば、レーザ光）を、その光ファイバ３２に当接されたフォトダイオード１２で受理する。ここで、光ファイバ２２の先端部は、接着剤２２、例えば紫外線硬化型エポキシ樹脂で固定されている。ここで使用する、例えばエポキシ樹脂のような接着剤は、光ファイバ３２からの光（試験信号）を透過可能な特性を有している。フォトダイオード１２では、光信号が電気信号に変換せしめられる。引き続いて、フォトダイオード１２からの電気信号が後段のアンプ（プリアンプ及びポストアンプ）１３によって本来の試験信号に戻される。この試験信号は、プローブピン１７を介してそれに接続された半導体チップに供給され、回路試験が実施される。ここで、プローブピン１７に対する試験信号の入力を中止し、観測信号の出力に切り替える場合には、スイッチ手段Ｓ１をオフとし、並列に配置されたスイッチ手段Ｓ２をオンとすればよい。

信号処理部１１は、上述の信号変換手段に並列に、半導体チップからプローブピン１７を経てインターポーザ１０に入力された電気的な観測信号を、ベース基板３０に埋め込まれ、固定された光ファイバ３３を介して試験装置に出力するため、インターポーザ１０の表面に発信部１５を備えている。発信部１５は、観測信号をその部分から光ファイバ３３に伝送し得る限り、特に限定されるものではない。発信部１５は、上記したように、例えば電極パッドなどであることができる。なお、プローブピン１７からの観測信号の出力を中止し、試験信号の入力に切り替える場合には、スイッチ手段Ｓ２をオフとし、スイッチ手段Ｓ１をオンとすればよい。なお、発信部１５からの観測信号を光ファイバ３３を介して試験装置に出力する機能は、以下、ベース基板３０の説明のところで詳細に説明する。

信号処理部１１は、共通の配線に接続された終端抵抗Ｒ１及びＲ２と、それらの終端抵抗のそれぞれに取り付けられていて、終端の入り切りを可能とするスイッチ手段Ｓ３及びＳ４を有していることがさらに好ましい。スイッチ手段Ｓ３及びＳ４は、上記したスイッチ手段Ｓ１及びＳ２と同様に、半導体プロセスを利用したものも含め、任意のスイッチであることができる。終端抵抗は、グランド（ＧＮＤ）側、電源（ＶＣＣ）側のどちらでも、または両方に対応できるように設けることが好ましく、また、かかる終端抵抗を設けることで、正しい、正規の信号の供給を保証することができる。さらに、終端抵抗の値に応じて、終端抵抗とスイッチを追加してもよい。

信号処理部１１はまた、スイッチ手段Ｓ１〜Ｓ４のスイッチ制御を可能にするコントローラ１４（図４を参照）をさらに有している。コントローラは、並列された２つの信号処理系統、すなわち、試験信号入力系統及び観測信号出力系統の切り替えをすばやくかつ適正に実施するのに有効である。また、終端抵抗の入切についても同様である。コントローラも、半導体プロセスにより、インターポーザ１０に作り込むことができる。

図１に示したプローブカード１において、プロービング用のインターポーザ１０には、その第２の表面１０ｂの側にベース基板３０が一体的に結合されている。ベース基板３０は、特に限定されるものではなく、従来ベース基板として一般的に使用されているプリント配線基板の部材、例えば銅張り積層板、例えば、いわゆるＦＲ−４基板、ＦＲ−５基板などを使用することができる。

ベース基板３０は、それを貫通して形成された複数個の貫通孔３１ａ及び貫通ビア３１ｂを備えている。貫通孔３１ａ及び貫通ビア３１ｂは、常用の技法、例えばレーザドリリングなどによってベース基板３０に形成することができる。貫通孔３１ａ及び貫通ビア３１ｂのサイズ（直径）は、それに挿入される光ファイバのサイズに応じて任意に変更することができる。一般的には、光ファイバのサイズ（直径）は約１２５μｍであるので、少なくとも、光ファイバのサイズよりも若干大きいサイズ、例えば１５０μｍ近傍が好適である。また、隣接する貫通ビア３１の間隔は、広く変更することができるというものの、高密度実装の観点からなるべく狭いほうが好ましく、一般的には、約４００〜８００μｍ、好ましくは、５００μｍ前後である。なお、光ファイバのサイズは、上記したように、１２５μｍ前後が一般的であるけれども、必要に応じて任意に変更することができる。

貫通孔３１ａには、試験信号入力用の第１の光ファイバ３２が挿入され、固定される。固定のため、光ファイバ３２の先端部（受信部１２と当接する部分）は、接着剤２２、例えば紫外線硬化型エポキシ樹脂で固定される。光ファイバ３２の途中の、ベース基板の表面近傍も、同様に接着剤２２、例えば紫外線硬化型エポキシ樹脂で固定される。

貫通ビア３１ｂには、観測信号出力用の第２の光ファイバ３３が挿入され、固定される。ここでは、光ファイバ３３として光ファイバ電界プローブが使用されており、したがって、その先端部に電気光学膜（ＥＯ膜）３３ａを備えている。ＥＯ膜３３ａは、電界の変化を光信号に変換する効果があり、これを利用して電気信号を検出することが可能である。ＥＯ膜３３ａは、通常、５μｍ前後の厚さを有している。貫通ビア３１ｂに光ファイバ３３を挿入し、その先端のＥＯ膜３３ａが、ベース基板３０に予め形成されている電極パッド３４に当接した後、光ファイバ３３を接着剤２２、例えば紫外線硬化型エポキシ樹脂で固定する。よって、貫通ビア３１ｂは、インターポーザ１０に面する側の開口が、電極パッド３４により閉塞されている。

ベース基板３０には、電源、グランド、制御等のための貫通ビアや電極パッドも含まれる。電極パッドには、例えば図４を参照して説明すると、ＶＣＣ要素４１、ＧＮＤ要素４２、制御要素４３等が接続されている。なお、図示の貫通ビアでは、その内部に充填が施されているけれども、必ずしも充填される必要はない。

インターポーザ１０にベース基板３０を搭載するとき、インターポーザ１０の発信部（電極パッド）１５とベース基板３０の電極パッド３４とを半田バンプ３５を介して接続し、インターポーザ１０とベース基板３０の間隙をアンダーフィル材２１で封止する。また、光ファイバ３２及び３３をモールド材３６、例えば一液性加熱硬化型エポキシ樹脂で被覆し、固定する。

さらに具体的には、光ファイバ３２及び３３を備えたプローブカード１は、次のようにして作製することができる。最初に、プリント基板の製造プロセスにより、電極パッド３４、貫通孔３１ａ及び貫通ビア３１ｂを形成したベース基板３０を製造する。インターポーザ１０の発信部１５とベース基板３０の電極パッド３４とを半田バンプ３５で接続した後、光ファイバ３２及び３３をそれぞれ貫通孔３１ａ及び貫通ビア３１ｂの所定の位置まで挿入し、固定する。例えば、光ファイバ３２を貫通孔３１ａに挿入するときは、光ファイバ３２で、変調された光（レーザ光）を受信部（例えば、フォトダイオード）１２に受け渡し可能なように、光ファイバ３２と受信部１２をコンタクトさせ、接着剤２２で固定する。また、光ファイバ３３を貫通ビア３１ｂに挿入するときは、光ファイバ３３の先端にあるＥＯ膜３３ａが電極パッド３４に当接する位置まで完全に挿入し、インターポーザ１０からの電界がＥＯ膜３３ａにかかることが可能な状態となす。引き続いて、光ファイバ３２及び３３を接着剤２２でベース基板３０に固定し、さらに全体をモールド材３６で被覆する。

ところで、本発明のプローブカード１では、プローブカードの外側に配置された試験装置からの試験信号をインターポーザ１０を介して半導体チップに入力するための第１の光ファイバ３２と、半導体チップからの観測信号をインターポーザ１０を介して試験装置に出力するための第２の光ファイバ３３との組み合わせからなる複数対の光ファイバが、それぞれ貫通孔３１ａ及び貫通ビア３１ｂに挿入され、固定されていることが特徴である。ここで、１つのプローブカードに組み込まれるべき第１の光ファイバ３２−第２の光ファイバ３３の対の数は、測定対象の半導体チップの端子数に対応し、よって、端子数に応じて光ファイバを設けることができる。

第２の光ファイバ３３は、光ファイバ電界プローブである。図２は、この光ファイバ電界プローブの一例を模式的に示した斜視図である。光ファイバ３３は、その先端部に電気光学膜（ＥＯ膜）３３ａを備えている。ＥＯ膜３３ａは、例えばＬｉＴａＯ３、ＬｉＮｂＯ３、ＫＴＰ、ＣｄＴｅなどの材料からできており、電気信号を光信号に変換する効果があり、これを利用して電界を検出することが可能である。ＥＯ膜３３ａは、通常、５μｍ前後の厚さを有しており、例えば各種のセラミック膜形成技術を利用して成膜可能である。また、図示しないが、ＥＯ膜３３ａの先端には、反射ミラーも備わっていて、測定の際のレーザ光を反射する機能を奏している。なお、ＥＯ膜と光ファイバ電界プローブ及び波形表示装置についての詳細は、例えば、「高速・高密度実装回路設計に向けた近傍電磁界計測技術」、エレクトロニクス実装学会誌、Vol.10、No.3(2007)を参照されたい。

図３は、図２に示した光ファイバ（光ファイバ電界プローブ）を用いて信号の波形を表示する表示装置の構成を示している。光ファイバ３３の先端部に形成されたＥＯ膜３３ａの先端にさらに反射ミラー３７がコーティングされ、その先端が電極３５に当接している。反射ミラー３７は、ＳｉＯ₂とＴｉＯ₂等の誘電体反射膜からなる。この図で示す電極３５は、本発明のプローブカードの発信部に相当している。波形表示装置５０内において、光学系は、レンズ５１、波長板５２、反射光を偏光する偏光板５３ｂ、ファラデー回転子５４、照射光を偏光する偏光板５３ａ、レンズ５１、そしてレーザ光源５５から構成されている。偏光板５３ｂで偏光された反射光は、レンズ５１、そしてフォトダイオード５６ｂを経由して低雑音アンプ５７ｂに達し、さらにフィルタ５８ｂを経由して波形演算部５９に達し、波形表示部６０で波形の表示が行われる。一方、偏光板５３ａで偏光された照射光は、レンズ５１、そしてフォトダイオード５６ａを経由して低雑音アンプ５７ａに達し、フィルタ５８ａを経由して波形演算部５９に達し、波形表示部６０で波形の表示が行われる。

以上のような構成において、電極３５を介して信号線の電圧に比例した電界がＥＯ膜３３ａのＥＯ結晶内に誘起され、電界によってＥＯ結晶内の複屈折率が変化する（いわゆる「ポッケルス効果」の発生）。このとき、図中矢印で示されるようにＥＯ結晶にレーザ光を照射すると、反射して戻ってきたレーザ光は、電界の強さに応じて偏光状態が変化する。その応答速度は、０．０１〜０．１ｐｓであり、非常に高速である。この偏光状態の変化は、ＥＯ結晶を通過した光を偏光板５３に通すことで、光の強さの変化に変換できる。偏光板５３で光の強さに変換された後、高速フォトダイオード５６で電気信号に変換される。フォトダイオード５６ａとフォトダイオード５６ｂにより、偏光前後の光の強さの差を見ることで、信号の変化に相当する波形や周波数スペクトルをオシロスコープ及びスペクトルアナライザの原理を使って観測することができる。

本発明は、半導体チップ上に配置してその半導体チップの電気的な試験を行うために用いられる回路試験装置であって、先に図１〜図３を参照して説明した本発明のプローブカードと、このプローブカードの第１及び第２の光ファイバがそれぞれ接続された試験装置とを含んでなることを特徴とする回路試験装置にある。以下、この回路試験装置の好ましい１形態を、図４を参照しながら説明する。

図４は、光ファイバ３２及び３３を用いたプローブカード１の構造を示している。光ファイバ３２及び３３のうち、観測信号の出力に関与する光ファイバ３３は、光ファイバ電界プローブである。また、インターポーザ１０は、シリコン・インターポーザである。

シリコン・インターポーザの構造
シリコン基板１０の片面に、観測対象である半導体チップ（ここでは、ＬＳＩデバイス）２の電極パッド２１と同じピッチＡでプローブピン１７が実装されている。なお、半導体チップ２は、図では、説明の便宜上簡単に、半導体基板２０とその上方の電極パッド２１とから構成されているけれども、実際には常用の半導体チップのように、任意のかつ複雑な構造を有することができる。

一方、シリコン基板１０の反対側の面、すなわち、プローブピン１７が実装された面とは反対側の面には、ベース基板３０に実装される光ファイバ電界プローブ３３の配列と同じピッチで発信部１５が形成され、その上に半田バンプ３５が形成されている。また、プローブピン１７が実装された面とは反対側の面には、ベース基板３０に実装された光ファイバ３２の配列と同じピッチで受信部、すなわち、フォトダイオード１２の受光部も形成されている。

さらに、シリコン基板１０には、終端抵抗Ｒ１及びＲ２が形成され、また、プローブピン１７との接続を入り切りするため、スイッチＳ３及びＳ４（例えば、半導体スイッチ又はＭＥＭＳスイッチ）も形成されている。ここで、各終端抵抗の片側はＧＮＤピン又はＶＣＣピンに接続され、また、終端抵抗の反対側は、スイッチを介して信号用プローブピンに接続されている。

シリコン基板１０のフォトダイオード１２の後段には、フォトダイオード１２と、そのフォトダイオードの出力信号を増幅し試験信号を復元する増幅器（アンプ）１３が形成されている。また、プローブピンをアンプ出力（試験信号）に接続するかもしくは切断するスイッチ（例えば、半導体スイッチ）Ｓ１と、プローブピンを光ファイバ電界プローブ用電極パッドに接続するかもしくは切断するスイッチ（例えば、半導体スイッチ）Ｓ２もあわせてシリコン基板１０に形成されている。そして、これらのすべてのスイッチＳ１〜Ｓ４を制御するコントローラ１４も、シリコン基板１０に形成されている。

ベース基板の構造
シリコン・インターポーザ１０を実装したベース基板３０には、貫通孔３１ａ及び貫通ビア３１ｂが形成され、電極パッド３４が、シリコン・インターポーザ１０の発信部１５と半田バンプ３５で接続されている。貫通孔３１ａ及び貫通ビア３１ｂには、それぞれ、光ファイバ３２及び光ファイバ（光ファイバ電界プローブ）３３が挿入され、固定されている。ここで、光ファイバ電界プローブ３３のための貫通ビア３１ｂは、インターポーザ１０に面する側の開口が、電極パッド３４により閉塞されている。また、貫通ビア３１ｂへの光ファイバ電界プローブ３３の挿入及び固定は、ベース基板３０にシリコン・インターポーザ１０を実装した後に実施する。なぜならば、インターポーザ１０の取り付けはリフロープロセスで実施されるため、リフロー時に適用される熱の悪影響が光ファイバ電界プローブ３３に及ぼされるのを回避するためである。また、ベース基板３０には、ＶＣＣ要素４１、ＧＮＤ要素４２及び制御要素３３が接続された部位に、充填された貫通ビアも設けられているが、これらの貫通ビアは、必ずしも充填される必要はない。

シリコン・インターポーザ１０を実装した後に、光ファイバ電界プローブ３３の先端をベース基板３０の貫通ビア３１ｂに挿入し、プローブ３３の先端がベース基板の電極パッド３４と接触する状態で、光ファイバ電界プローブ３３をベース基板３０に接着剤（例えば、紫外線硬化型エポキシ樹脂）２２で固定し、紫外線の照射により接着剤を硬化させる。この際、貫通ビア３１ｂの内部にも接着剤２２を充填し、硬化させてもよい。

また、シリコン・インターポーザ１０を実装した後に、シリコン・インターポーザ１０に形成されたフォトダイオード１２の配列と同じピッチで開けられたベース基板３０の貫通孔３１ａに、接着剤（例えば紫外線硬化型エポキシ樹脂）を注入する。その後、この貫通穴３１に光ファイバ３２の先端がフォトダイオード１２に触れるまで挿入する（このとき、光ファイバ３２の先端には接着剤が付着している）。この状態で、光ファイバ３２に紫外線を通して、光ファイバ３２の先端に付着している紫外線硬化型エポキシ樹脂に照射し、エポキシ樹脂を硬化させる。これにより、光ファイバ３２の先端と受信部１２とを接着剤２２により固定する。さらに、光ファイバ３２とベース基板３０の上面を接着剤（例えば、紫外線硬化型エポキシ樹脂）２２で固定する。

引き続いて、シリコン・インターポーザ１０とベース基板３０の間にアンダーフィル材（例えば、一液性加熱硬化型エポキシ樹脂）２１を注入し、加熱して硬化させる。最後に、型枠（図示せず）を使用してモールド材（例えば、一液性加熱硬化型エポキシ樹脂）３６を注入し、加熱硬化させる。これにより、ベース基板３０と光ファイバ３２及び３３とが一体化する。また、このような一連の工程を経て、図示のような、ベース基板３０にシリコン・インターポーザ１０が一体化した本発明のプローブカード１が得られる。

図示していないが、試験装置は、光ファイバを介して、本発明のプローブカードに接続することができ、配線間のクロストークを防止することができる。クロストーク等の電気的な問題が生じないため、プローブカードと試験装置の接続は、任意の長さで行うことができる。また、試験装置そのものは、本発明の実施において、特に限定されるものではない。

本発明の好ましい１形態によるプローブカードの主要部を拡大して示した断面図である。 本発明の実施に使用される光ファイバ電界プローブを示した斜視図である。 図２の光ファイバ電界プローブを使用して行われる観測信号出力のメカニズムを説明した模式図である。 本発明による好ましい１形態による回路試験装置を示した断面図である。

符号の説明

１ プローブカード
２ 半導体チップ
１０ インターポーザ
１０ａ 第１の表面
１０ｂ 第２の表面
１１ 信号処理部
１２ 受信部（フォトダイオード）
１３ 増幅器（アンプ）
１４ コントローラ
１５ 発信部（電極パッド）
１７ プローブピン
３０ ベース基板
３１ａ 貫通孔
３１ｂ 貫通ビア
３２ 第１の光ファイバ
３３ 第２の光ファイバ
Ｒ１、Ｒ２ 終端抵抗
Ｓ１〜Ｓ４ スイッチ手段

Claims (10)

1. 半導体チップにおいて電気的な試験を行うために該半導体チップと試験装置との間で用いられるプロービング用インターポーザであって、
   前記半導体チップの側の第１の表面と、前記第１の表面とは反対側の、前記試験装置の側の第２の表面とを有しており、
   前記第１の表面には、前記半導体チップの電極パッドに対応する位置に、それぞれの電極パッドと接触可能に複数個のプローブピンが配置されており、
   前記第２の表面には、前記試験装置からの光学的な試験信号を受理するための受信部と、前記半導体チップからの電気的な観測信号を前記試験装置に出力するための発信部とが配置されており、
   前記受信部には、それが受理した光学的な試験信号を電気的な試験信号に変換するための信号変換手段を有していることを特徴とするインターポーザ。
2. 前記受信部及び前記発信部と前記プローブピンとは複数の配線を介して接続されており、その際、前記受信部からの配線及び前記発信部からの配線は、合流して１本の共通配線となり、１個の共通の前記プローブピンに接続されており、かつ前記共通のプローブピンに対し、試験信号の入力及び観測信号の出力の切り替えを可能にするスイッチ手段を備えている、請求項１に記載のインターポーザ。
3. 前記共通配線は、それに接続された終端抵抗と、終端の入り切りを可能とするスイッチ手段とをさらに有している、請求項１又は２に記載のインターポーザ。
4. 前記スイッチ手段のスイッチ制御を可能にするコントローラをさらに有している、請求項１〜３のいずれか１項に記載のインターポーザ。
5. 前記インターポーザの本体がシリコン基板からなる、請求項１〜４のいずれか１項に記載のインターポーザ。
6. 半導体チップ上に配置してその半導体チップの電気的な試験を行うために用いられるプローブカードであって、
   請求項１〜５のいずれか１項に記載のプロービング用インターポーザと、該インターポーザの第２の表面側において該インターポーザと一体的に結合せしめられたベース基板とが組み合わさって１枚のプローブカードが構成されており、
   前記ベース基板は、それを貫通して形成された複数個の貫通孔及び貫通ビアを備えており、
   前記貫通孔には、該プローブカードの外側に配置された試験装置からの試験信号を前記インターポーザを介して前記半導体チップに入力するための第１の光ファイバが、そして前記貫通ビアには、前記半導体チップからの観測信号を前記インターポーザを介して前記試験装置に出力するための第２の光ファイバが、それぞれ挿入され、固定されていることを特徴とするプローブカード。
7. 前記インターポーザの受信部が、前記第１の光ファイバの端部と光学的に接続され、かつ前記インターポーザの発信部が、前記第２の光ファイバの端部と電磁気的に結合されている、請求項６に記載のプローブカード。
8. 前記第２の光ファイバの端部にＥＯ膜が形成されている、請求項７に記載のプローブカード。
9. 前記第２の光ファイバは光ファイバ電界プローブである、請求項８に記載のプローブカード。
10. 半導体チップ上に配置してその半導体チップの電気的な試験を行うために用いられる回路試験装置であって、
    請求項６〜９のいずれか１項に記載のプローブカードと、該プローブカードの前記第１及び第２の光ファイバがそれぞれ接続された試験装置とを含んでなることを特徴とする回路試験装置。

Images