JP2009297542A - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP2009297542A
JP2009297542A JP2009222011A JP2009222011A JP2009297542A JP 2009297542 A JP2009297542 A JP 2009297542A JP 2009222011 A JP2009222011 A JP 2009222011A JP 2009222011 A JP2009222011 A JP 2009222011A JP 2009297542 A JP2009297542 A JP 2009297542A
Authority
JP
Japan
Prior art keywords
control signal
control circuit
main control
slave
gaming machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009222011A
Other languages
English (en)
Other versions
JP4827958B2 (ja
Inventor
Takashi Kondo
尚 近藤
Hideki Ito
秀城 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansei R&D Co Ltd
Original Assignee
Sansei R&D Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansei R&D Co Ltd filed Critical Sansei R&D Co Ltd
Priority to JP2009222011A priority Critical patent/JP4827958B2/ja
Publication of JP2009297542A publication Critical patent/JP2009297542A/ja
Application granted granted Critical
Publication of JP4827958B2 publication Critical patent/JP4827958B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)
  • Display Devices Of Pinball Game Machines (AREA)

Abstract

【課題】末端制御回路による信号受信のための制御負荷を軽減することが可能な遊技機を提供する。
【解決手段】本発明に係るパチンコ遊技機10は、主制御回路50がデータ処理(S5)を所定の実行周期で実行する毎に主制御信号を出力しても、第1の従制御回路51は、前記実行周期より長い第1サンプリング周期の間隔を開けて第1の従制御信号を出力する。そして、第1サンプリング周期の任意に1周期中に受信した複数の主制御信号に含まれる制御情報を、RAMの入力信号一次記憶領域に蓄積して記憶し、その1周期の経過後に、蓄積された制御情報を1つに纏めて第1の従制御信号に含め、表示制御回路53に出力する。これにより、第1の従制御信号の出力頻度を主制御信号の出力頻度より低くすることができ、表示制御回路53による第1の従制御信号受信のための制御負荷を軽減することが可能になる。
【選択図】図6

Description

本発明は、主制御回路、従制御回路、末端制御回路の順番に制御信号を送信して、末端動作部を制御する遊技機に関する。
従来から知られているパチンコ遊技機は、表示装置、払出装置等の末端動作部を制御するために、表示制御回路、払出制御回路等の複数の末端制御回路と1つの主制御回路とを備え、主制御回路が出力した主制御信号に応じて各末端制御回路が各末端動作部を制御する構成になっていた(例えば、特許文献1参照)。これに対し、近年では、上記主制御回路と末端制御回路との間に従制御回路を設けて、主制御回路、従制御回路、末端制御回路の順番に制御信号を送信し、末端動作部を制御する遊技機が開発されている。
特開2004−113692号公報([0028]、[0029]、[0043]、第3図)
ところで、上記した、主制御回路、従制御回路、末端制御回路の順番に制御信号を送信する遊技機では、従制御回路における処理プログラムの実行周期は、通常、主制御回路における処理プログラムの実行周期と同じか、或いは、それより短い。従って、大当たり遊技状態になる等して主制御回路による主制御信号の出力頻度が増すと、従制御回路による従制御信号の出力頻度も同様に増し、末端制御回路において、従制御信号を受信するための制御負荷が大きくなり、末端動作部の動作制御に余裕がなくなる。このため、遊技機を現状より高機能化・煩雑化した場合には、末端制御回路による制御の自由度が低く制限されたり、末端制御回路に必要とされるデータ処理能力が上がってコストが高くなる等の問題が生じ得た。
本発明は、上記事情に鑑みてなされたもので、末端制御回路による信号受信のための制御負荷を軽減することが可能な遊技機の提供を目的とする。
上記目的を達成するためになされた請求項1の発明に係る遊技機は、動作可能な複数の末端動作部と、予め定められた実行周期でデータ処理を繰り返して実行し、ランダムに発生する遊技情報からデータ処理にて主制御信号を生成して出力する主制御回路と、主制御信号を受信し、主制御信号に応じた従制御信号を生成して出力する従制御回路と、従制御信号を受信し、従制御信号に応じて複数の末端動作部を制御する末端制御回路とを備えた遊技機において、従制御信号は、複数の末端動作部の制御情報を含めることが可能なデータ構造を有し、従制御回路は、予め設定されかつデータ処理の実行周期より長いサンプリング周期を発生させるサンプリング周期生成手段と、サンプリング周期の任意の1周期中に受信した主制御信号に対する従制御信号の出力を、その1周期が終了する迄停止するホールド手段と、サンプリング周期の任意の1周期中に受信したデータ処理複数周期分の主制御信号に含まれる制御情報を、1つの従制御信号に含めてその1周期終了後に出力する制御信号統合手段とを備えたところに特徴を有する。
請求項2の発明は、請求項1に記載の遊技機において、複数の末端動作部としての複数の表示部を有し、それら表示部毎に別々の画像を表示可能な表示装置と、複数の表示部毎の表示内容を制御する末端制御回路としての表示制御回路とを備えたところに特徴を有する。
請求項3の発明は、請求項1に記載の遊技機において、制御信号統合手段は、サンプリング周期の任意の1周期中に受信した共通の末端動作部に対するデータ処理複数周期分の主制御信号に含まれる制御情報を、最新の制御情報に更新して1つの従制御信号に含めるところに特徴を有する。
請求項4の発明は、請求項3に記載の遊技機において、末端動作部は、複数種類の動作状態に切り替え可能に構成され、制御信号統合手段は、サンプリング周期の任意の1周期中に受信したデータ処理複数周期分の主制御信号のうち最後に受信した主制御信号の制御情報のみを更新された最新の制御情報として1つの従制御信号に含めるところに特徴を有する。
請求項5の発明は、請求項3に記載の遊技機において、主制御信号に含まれる制御情報が数の情報であり、その数の累積数に対応した動作を末端動作部が行うように構成し、制御信号統合手段は、サンプリング周期の任意の1周期中に受信したデータ処理複数周期分の主制御信号に含まれる数の情報から合算数を求め、その合算数の情報を更新された主制御信号に含まれる最新の制御情報として1つの従制御信号に含めるところに特徴を有する。
請求項6の発明に係る遊技機は、動作可能な末端動作部と、予め定められた実行周期でデータ処理を繰り返して実行し、ランダムに発生する遊技情報からデータ処理にて主制御信号を生成して出力する主制御回路と、主制御信号を受信し、主制御信号に応じた従制御信号を生成して出力する従制御回路と、従制御信号を受信し、従制御信号に応じて末端動作部を制御する末端制御回路とを備えた遊技機において、従制御回路は、予め設定されかつデータ処理の実行周期より長いサンプリング周期を発生させるサンプリング周期生成手段と、サンプリング周期の任意の1周期中に受信した主制御信号に対する従制御信号の出力を、その1周期が終了する迄停止するホールド手段と、サンプリング周期の任意の1周期中に受信したデータ処理複数周期分の主制御信号に含まれる制御情報を、最新の制御情報に更新して従制御信号に含めてその1周期終了後に出力する制御信号統合手段とを備えたところに特徴を有する。
請求項7の発明は、請求項6に記載の遊技機において、末端動作部は、複数種類の動作状態に切り替え可能に構成され、制御信号統合手段は、サンプリング周期の任意の1周期中に受信したデータ処理複数周期分の主制御信号のうち最後に受信した主制御信号の制御情報のみを更新された最新の制御情報として従制御信号に含めるところに特徴を有する。
請求項8の発明は、請求項6に記載の遊技機において、主制御信号に含まれる制御情報が数の情報であり、その数の累積数に対応した動作を末端動作部が行うように構成し、制御信号統合手段は、サンプリング周期の任意の1周期中に受信したデータ処理複数周期分の主制御信号に含まれる数の情報から合算数を求め、その合算数の情報を更新された主制御信号に含まれる最新の制御情報として1つの従制御信号に含めるところに特徴を有する。
請求項9の発明は、請求項1乃至8の何れかに記載の遊技機において、主制御回路と従制御回路との間には、主制御信号を送受信するための信号線とストローブ信号を送受信するための信号線とが別々に設けられ、従制御回路は、主制御回路からストローブ信号を受信したことを条件にして主制御信号を受信するところに特徴を有する。
請求項10の発明は、請求項1乃至9の何れかに記載の遊技機において、従制御回路は、電源投入時からメイン処理を繰り返して実行すると共に、所定の契機に基づいてメイン処理に割り込んで割込処理を実行し、その割込処理によりホールド手段及び制御信号統合手段が構成されたところに特徴を有する。
[請求項1の発明]
請求項1の構成によれば、遊技情報が頻繁に発生し、データ処理が実行される度に主制御回路から主制御信号が出力されたとしても、従制御回路は、少なくともデータ処理の実行周期より長いサンプリング周期の間隔を開けて従制御信号を出力する。そして、サンプリング周期の任意の1周期中に受信したデータ処理複数周期分の主制御信号に含まれる制御情報を、1つの従制御信号に含めてその1周期終了後に出力する。これにより、従制御信号の出力頻度を、主制御信号の出力頻度より小さくすることができ、末端制御回路による従制御信号受信のための制御負荷を軽減することが可能になる。
[請求項2の発明]
請求項2の構成によれば、表示装置に備えた複数の表示部に対する遊技情報を含んだ主制御信号が別々のタイミングで出力されても、それらがサンプリング周期の同じ1周期中に従制御回路に受信されれば、1つの従制御信号に纏めて表示制御回路に出力することができる。これにより、表示制御回路による従制御信号受信のための制御負荷を軽減される。
[請求項3の発明]
請求項3の構成では、サンプリング周期の任意の1周期中に受信した共通の末端動作部に対するデータ処理複数周期分の主制御信号に含まれる制御情報を、最新の制御情報に更新して従制御信号に含めるので、主制御回路が主制御信号に含めて出力した制御情報の量が従制御回路によって減らされ、末端制御回路の制御負荷を軽減することが可能になる。
[請求項4及び7の発明]
末端動作部は、複数種類の動作状態に切り替え可能に構成された場合には、請求項4及び7の構成のように、サンプリング周期の任意の1周期中に受信したデータ処理複数周期分の主制御信号のうち最後に受信した主制御信号の制御情報のみを従制御信号に含めることにより、主制御回路が主制御信号に含めて出力した制御情報の量を従制御回路によって減らすことができ、末端制御回路の制御負荷を軽減することが可能になる。
[請求項5及び8の発明]
主制御信号に含まれる制御情報が数の情報であり、その数の累積数に対応した動作を末端動作部が行う場合には、請求項5及び8の構成のように、サンプリング周期の任意の1周期中に受信したデータ処理複数周期分の数の制御情報からそれら数の合算数を求め、その合算数の制御情報を従制御信号に含めることにより、主制御回路が主制御信号に含めて出力した制御情報の量を従制御回路によって減らすことができ、末端制御回路の制御負荷を軽減することが可能になる。
[請求項6の発明]
請求項6の構成によれば、遊技情報が頻繁に発生し、データ処理が実行される度に主制御回路から主制御信号が出力されたとして、従制御回路は、少なくともデータ処理の実行周期より長いサンプリング周期の間隔を開けて従制御信号を出力する。そして、サンプリング周期の任意の1周期中に受信したデータ処理複数周期分の主制御信号に含まれる制御情報を最新の制御情報に更新して従制御信号に含め、その1周期後に出力する。これにより、主制御回路が主制御信号に含めて出力した制御情報の量が従制御回路にて減らされ、末端制御回路による従制御信号受信のための制御負荷を軽減することが可能になる。
[請求項9の発明]
請求項9の構成によれば、従制御回路は、主制御回路からストローブ信号を受信したことを条件にして主制御信号を受信するので、主制御回路から主制御信号がランダムに出力されても、従制御回路は主制御信号を確実に受信することができる。
[請求項10の発明]
請求項10の構成によれば、所定の契機に基づいてメイン処理に割り込んで割込処理を実行し、その割込処理にてホールド手段及び制御信号統合手段が構成すれば、サンプリング周期の任意の1周期中の従制御信号の出力停止及びその1周期後の従制御信号の出力を、他の処理より優先させて行うことができる。
本発明の一実施形態に係るパチンコ遊技機の正面図 パチンコ遊技機の背面図 払出装置の斜視図 払出装置の側断面図 (A)払出装置の正断面図、(B)その払出装置から遊技球を払い出した状態の正断面図 パチンコ遊技機の電気的構成を表したブロック図 パチンコ遊技機の電気的構成の詳細を表したブロック図 RAMの記憶領域の概念図 主制御回路メインプログラムのフローチャート 主制御回路4msタイマ割り込み処理のフローチャート 始動口スイッチ検出処理のフローチャート 特別動作処理のフローチャート 外れ特別図柄作成処理のフローチャート 特別図柄待機処理のフローチャート 特別図柄大当たり判定処理のフローチャート 特別図柄選択処理のフローチャート 特別図柄変動パターン作成処理のフローチャート 特別図柄乱数シフト処理のフローチャート 特別図柄変動処理のフローチャート 特別図柄確定処理のフローチャート 特別図柄電動役物処理のフローチャート 保留球数処理のフローチャート 第1の従制御回路メインプログラムのフローチャート ストローブ割り込み処理のフローチャート 第1の従制御回路2msタイマ割り込み処理のフローチャート 第1の従制御回路10msタイマ割り込み処理のフローチャート 出力処理のフローチャート 制御情報結合処理のフローチャート 第2の従制御回路メインプログラムのフローチャート ストローブ割り込み処理のフローチャート 第2の従制御回路2msタイマ割り込み処理のフローチャート 払出処理のフローチャート 結合データ記憶領域の概念図 (A)演出内容特定データ,(B)分類特定データ,(C)下皿満杯データ,(D)異常入賞エラーデータ,(E)遊技状態区別データ,(F)保留球数データ 第1の従制御信号の概念図
以下、本発明のパチンコ遊技機10に係る一実施形態を、図1〜図35に基づいて説明する。図1に示すように、パチンコ遊技機10は、遊技板11のうちガイドレール12に囲まれた部分に遊技領域R1を備えている。遊技板11には、遊技領域R1内に表示窓11Wが貫通形成され、表示装置24(具体的には、TFT−LCDモジュール)に備えた液晶表示画面24Gが表示窓11Wに後面側から宛がわれている。また、表示窓11Wは、遊技領域R1のうち上寄りかつ向かって右側寄りに配置され、遊技領域R1のうち表示窓11Wの上側、左側、下側に遊技球が流下可能なスペースが確保されている。
その表示窓11Wの下側スペースには、その左右方向の中央に、第1及び第2の始動入賞口14A,14B、大入賞口15及びアウト口16が上から順番に並べて設けられ、左右両側部には、ガイドレール12に沿って一般入賞口20,21及びサイドランプ22がそれぞれ設けられている。表示窓11Wの左側スペースには、始動ゲート18と風車19とが上下に並べて設けられている。その風車19の下方には、サイドランプ22と一体に、普通図柄表示部17が設けられている。また、液晶表示画面24Gの左上角部の近傍には、警告ランプ39が備えられている。さらに、これら各種入賞口14A,14B,15,20,21,表示装置24等の役物以外に、遊技領域R1には、遊技球と当接して流下方向を様々に変化させることが可能な障害釘が分散配置されている。
上記した遊技領域R1は、パチンコ遊技機10の前面に設けたガラス窓95Wを通して視認することができる。遊技機10の前面のうちガラス窓95Wより上方には、左右に1対のスピーカ13,13が設けられている。また、遊技板11の前面のうちガラス窓95Wより下方には、前方に突出した1対の膨出壁26,27が備えられている。上側の膨出壁26には、上側皿部26Aが陥没形成され、その上側皿部26Aの側方には、球抜きボタン26Bが設けられている。下側の膨出壁27には、下側皿部27Aが陥没形成され、その下側皿部27Aの左側方に遊技ボタン27Bが設けられると共に、右側方に、球排出ボタン27C、球貸し状態表示モニター27D及び球貸し操作ボタン27Eが設けられている。さらに、パチンコ遊技機10の前面のうち向かって右下角部には、操作ノブ28が備えられている。
操作ノブ28を操作すると、上側皿部26Aに貯留された複数の遊技球が、順次、遊技領域R1の上部に打ち込まれ、それら遊技球が遊技領域R1を流下する過程で、幾つかの遊技球は何れかの入賞口14A,14B,15,20,21に入球し、何れの入賞口にも入球しなかった遊技球は、アウト口16に入球する。
ここで、遊技球が何れかの入賞口14A,14B,15,20,21に1つ入球する度に1つの「入賞」が発生する。これを、以下、適宜、「遊技球が入賞する」という。そして、遊技球が何れかの入賞口に1つ入賞する毎に、表1に示した数の遊技球(以下、これを適宜「賞球」という)が上側皿部26Aに払い出される。
Figure 2009297542
なお、球抜きボタン26Bを押圧操作することで、上側皿部26Aから下側皿部27Aに遊技球を排出することができる。また、下側皿部27Aに貯留された遊技球は、下側皿部27Aの下方に受箱(所謂、ドル箱)を配置して球排出ボタン27Cを押圧操作することで、その受箱へと排出することができる。さらに、下側皿部27Aが遊技球により満杯になった場合には、図6に示した下皿満杯スイッチ27Fがこれを検出し、警告ランプ39が点灯すると共に、スピーカ13から警告音声が出力される。
上記遊技領域R1内が所要の各部位の詳細は、以下のようである。一般入賞口20,21は、所謂、ポケット構造をなし、遊技球が丁度1つ入球可能な大きさで上方に開口している。そして、各一般入賞口20,21に入った遊技球は、遊技板11に設けた図示しない貫通孔を通って、遊技板11の裏側に回収される。また、これら各一般入賞口20,21の内部には、遊技球の入賞を検出するための一般入賞口スイッチSW4(図6参照)が備えられ、それら各一般入賞口スイッチSW4が遊技球の1球の入賞を検出する度に、表1に示すように、4個の賞球が上側皿部26Aに払い出される。
始動ゲート18は、遊技球が潜って通過可能な門形構造をなし、通過した遊技球は始動ゲート18に内蔵されたゲートスイッチSW1(図6参照)によって検出される。この検出信号に基づいて、普通図柄表示部17において図柄が変動表示される。具体的には、普通図柄表示部17は、7セグメントLEDで構成され、その7セグメントLEDにて「0」〜「9」までの数字からなる数字図柄が所定期間に亘って変動表示された後、所定の数字図柄が停止表示される。
第1及び第2の始動入賞口14A,14Bは、上下に並べて配置されている。各始動入賞口14A,14Bは、共に遊技板11から突出した部材の上面に開口を備えた、所謂、ポケット構造をなしている。そして、各始動入賞口14A,14Bに入った遊技球は、遊技板11に設けた図示しない貫通孔を通って、遊技板11の裏側に回収される。
上側に配置された第1の始動入賞口14Aは、遊技球が1つだけ入る開口幅を有している。一方、下側に配置された第2の始動入賞口14Bは、第1の始動入賞口14Aの真下に配置され、その開口の左右両側には可動翼片14C,14Cが備えられている。これら両可動翼片14C,14Cは、常には起立状態になっており、両可動翼片14C,14Cに挟まれた第2の始動入賞口14Bの開口幅は、遊技球が1つだけ入る大きさとなっている。また、第2の始動入賞口14Bの上方空間は、常には、第1の始動入賞口14Aを構成する部材と可動翼片14C,14Cとで囲まれて、遊技球が入らないようになっている。そして、普通図柄表示部17で停止表示された数字図柄が奇数になると、遊技板11の裏に設けた普通電動役物ソレノイド14S(図6参照)が駆動されて、可動翼片14C,14Cが所定期間(例えば、0.4秒間)に亘って横に倒される。すると、第2の始動入賞口14Bの上方空間が側方に開放し、第1の始動入賞口14Aの両脇を通過した遊技球が可動翼片14Cに受け止められて第2の始動入賞口14Bに案内されるようになる。
第1及び第2の各始動入賞口14A,14B内にはそれぞれ、遊技球の入賞を検出するための始動口スイッチSW2,SW3(図6参照)が備えられ、それら各始動口スイッチSW2,SW3が遊技球の1球の入賞を検出する度に、表1に示すように、4個の賞球が上側皿部26Aに払い出されると共に、遊技の当否判定が行われ、その当否判定の結果が、液晶表示画面24Gにおける図柄の表示によって示される。
液晶表示画面24Gには、通常、3つの左、中、右の特別図柄23A,23B,23Cが横並びに表示されている。これら各特別図柄23A,23B,23Cは、例えば、「0」〜「11」の数字を表記した複数種類のもので構成されており、通常は、各特別図柄23A,23B,23Cごと、所定の種類のものが停止表示されている。そして、始動入賞口14A,14Bに遊技球が入賞して当否判定が行われたときに、これら3つの特別図柄23A,23B,23Cが、上下方向にスクロール表示され、所定時間後に、例えば、左、中、右の順で各特別図柄23A,23B,23Cが停止表示される。このとき、遊技の当否判定の結果が「大当たり」であれば、例えば、全ての特別図柄23A,23B,23Cが同じ図柄、即ち、ぞろ目になる。
また、液晶表示画面24Gにおいて特別図柄23A,23B,23Cが変動表示又は「大当たり状態」の最中に始動入賞口14A,14Bに入賞した場合、その入賞球は保留球として最大で4個まで記憶され、その保留記憶数(保留球数)が、液晶表示画面24Gの下側一角部に備えた保留数表示部23Zに表示される。そして、特別図柄23A,23B,23Cが停止表示又は「大当たり状態」が終了すると、その保留記憶数が1つ減らされて再び、特別図柄23A,23B,23Cが変動表示してから停止表示されて、遊技の当否判定結果が表示される。
なお、遊技ボタン27Bを押圧すると、液晶表示画面24Gで変動表示されている特別図柄23A,23B,23C以外の画像(例えば、キャラクタ画像)を、遊技者の任意のタイミングで停止させることができる。
大入賞口15は、横長矩形に形成されて、常には、可動扉15Tにて閉塞されている。パチンコ遊技機10が「大当たり状態」になると、遊技板11の裏に設けた図示しない大入賞口ソレノイド15S(図6参照)が駆動され、可動扉15Tが所定期間に亘って前側に倒れる。これにより、大入賞口15が開放され、可動扉15Tを案内にして、大入賞口15に多くの遊技球が入賞可能となる。また、大入賞口15に入った遊技球は、遊技板11に設けた図示しない貫通孔を通って、遊技板11の裏側に回収される。
ここで、可動扉15Tが、開放してから閉じるまでの間を「ラウンド」と称すると、1つのラウンドは、可動扉15Tの開放時間が30秒に達したか、又は、大入賞口15に遊技球が10個入賞したかの何れかの条件が先に満たされた場合に終了する。また、「大当たり状態」は、最大で、例えば15ラウンドまで継続される。
大入賞口15の内部には、継続入賞口と計数入賞口とが設けられている。より詳細には、可動扉15Tが開いたときには、継続入賞口は開放しており、継続入賞口に入賞後、ソレノイドが駆動されて、継続入賞口が閉鎖される一方、計数入賞口は開放されたままとなる。そして、継続入賞口内に設けた大入賞口第1スイッチSW5(図6参照)が遊技球の入賞を検出すると、前述した終了条件を満たしてラウンドが終了した後で、連続して次のラウンドが実行される。また、計数入賞口内に設けた大入賞口第2スイッチSW6(図6参照)が遊技球の入賞を検出すると、継続入賞口への入賞球とあわせて、大入賞口15への入賞球がカウントされ、これらが前記したように計10個に達したか否かがチェックされる。なお、大入賞口第1スイッチSW5又は大入賞口第2スイッチSW6が入賞を1つ検出する毎に、表1に示すように、例えば、15個の遊技球が上側皿部26Aに払い出される。
図2には、パチンコ遊技機10を後方から見た状態が示されている。同図に示すように、パチンコ遊技機10の後面上部には、タンク30が設けられている。そして、遊技場に備えられたダクト(図示せず)からタンク30に遊技球が供給され、常に一定量以上の遊技球がタンク30に貯留されている。タンク30の下面には常時開放した排出口(図示せず)が備えられ、その排出口から排出された遊技球は、横方向に延びて傾斜した傾斜樋31によってパチンコ遊技機10の一側部に案内される。パチンコ遊技機10の一側部には遊技球が流下可能な流下樋32が設けられ、流下樋32の下端部に払出装置33が連絡されている。
図3に示すように、払出装置33には、遊技球が1つのみ通過可能な大きさの流下通路34Aが対をなして平行に設けられている。それら流下通路34A,34Aは、図4に示すように(図4には一方の流下通路34Aのみが示されている)、上下方向に延び且つ途中でクランク状に屈曲している。そして、図5(A)に示すように、両流下通路34A,34Aの下端部同士の間には回転部材36が設けられ、その回転部材36から側方に張り出した螺旋状突壁36Aが各流下通路34A,34A内に突入して遊技球の通過を規制している。
その回転部材36は、ステッピングモータ35によって回転駆動可能となっており、回転部材36が180度回転する度に、螺旋状突壁36Aの下端部が各流下通路34A,34A内を交互に通過し、これにより各流下通路34A,34Aから交互に遊技球が排出される(図5(B)参照)。また、流下通路34A,34Aの下端開口は、図示しない流下樋を介して上側皿部26Aに連絡されている。これにより、払出装置33から排出された遊技球が上側皿部26Aに払い出される。さらに、両流下通路34A,34Aの下端部には、それぞれ払出センサ37,37が設けられ、これら払出センサ37が各流下通路34Aから排出された遊技球を検出するようになっている。一方、両流下通路34A,34Aの上端部には、図6のみに示した球切れスイッチ33Fが設けられ、払出装置33への遊技球の供給が途絶えた場合に、球切れスイッチ33Fが作動する。
図6には、パチンコ遊技機10の電気的構成が示されている。同図に示すようにパチンコ遊技機10に備えた複数の制御回路のうち、主制御回路50、第1及び第2の従制御回路51,52、表示制御回路53、音声制御回路54、発射制御回路55、払出制御回路56は、階層構造をなして接続されている。具体的には、第1階層の主制御回路50に、第2階層の第1及び第2の従制御回路51,52と普通図柄表示制御回路57とが接続されている。また、第2階層の第1の従制御回路51に、第3階層の表示制御回路53が接続されると共に、第2階層の第2の従制御回路52に第3階層の発射制御回路55及び払出制御回路56が接続されている。さらに、第3階層の表示制御回路53に、第4階層の音声制御回路54が接続されている。そして、第1階層、第2階層、第3階層、第4階層の各制御回路の順番に制御信号を送信して、第1〜第4の各階層の制御回路に接続された、各種ソレノイド14S,15S、各種電飾基板63、普通図柄表示部17、表示装置24、スピーカ13、発射装置25、払出装置33等を制御している。
ここで、本実施形態では、主制御回路50が、本発明に係る「主制御回路」に相当し、第1と第2の従制御回路51,52が、それぞれ本発明に係る「従制御回路」に相当し、表示制御回路53と払出制御回路56とが、それぞれ本発明に係る「末端制御回路」に相当している。また、払出装置33が、「末端制御回路」(払出制御回路56)にて制御される本発明の「末端動作部」に相当し、表示装置24(詳細には、液晶表示画面24G)と、音声制御回路54及びスピーカ13からなる音声出力手段とが、それぞれ「末端制御回路」(表示制御回路53)にて制御される本発明の「末端動作部」に相当する。さらに、液晶表示画面24Gのうち保留数表示部23Zとそれ以外の部分(以下、「主要表示部23X」という)とは、後述するように別々の制御情報に基づいて制御されるので、これら保留数表示部23Z及び主要表示部23Xも、それぞれが本発明の「末端動作部」に相当する。
図7には、上記した複数の制御回路の接続構造が詳細に示されている。同図に示した各制御回路50〜56は、それぞれCPUを主要部として備え、主制御回路50に備えたCPUの出力端子(以下、単に「主制御回路50の出力端子」のようにいう)に接続されたパラレル信号線B1に、第1及び第2の従制御回路51,52が並列接続(バスライン接続)されている。また、主制御回路50のうちパラレル信号線B1に接続された出力端子とは別の出力端子と、第1及び第2の従制御回路51,52の各INT端子との間はストローブラインST1,ST2にて接続されている。そして、主制御回路50から第1の従制御回路51のみに制御信号を出力するには、主制御回路50のINT端子のみにストローブ信号を出力してから、第1の従制御回路51用の制御信号をパラレル信号線B1に出力する。主制御回路50から第2の従制御回路52のみに制御信号を出力する場合も同様である。
また、第2の従制御回路52と、発射制御回路55及び払出制御回路56との間は、バスラインとしてのパラレル信号線B3とストローブラインST6,ST5とによって接続されている。さらに、第1の従制御回路51と表示制御回路53との間は、パラレル信号線B2とストローブラインST3とによって接続され、表示制御回路53と音声制御回路54との間は、パラレル信号線B4とストローブラインST4とによって接続されている。そして、主制御回路50と同様に、各制御回路51,52,53もストローブ信号を出力してから制御信号を出力する。以下、主制御回路50から出力される制御信号を「主制御信号」といい、第1及び第2の従制御回路51,52から出力される制御信号を「従制御信号」という。
主制御回路50は、ランダムに発生する遊技情報に基づいて主制御信号を生成して出力する。それら遊技情報としては、例えば、下側皿部27Aが満杯になったときに発生する下皿満杯スイッチ27Fの検出信号、始動ゲート18を通過したときに発生するゲートスイッチSW1の検出信号、各入賞口14A,14B,15,20,21への遊技球の入賞によって発生する各スイッチSW2〜SW6の検出信号、それら入賞によって随時決定される後述のカウンタ値等が挙げられる。これら遊技情報から主制御信号を生成するために、主制御回路50の詳細の構成は以下のようになっている。
主制御回路50は、前記したCPUをRAM及びROMと共にパッケージしたワンチップマイコンとして備えている。その主制御回路50のRAMが有する記憶領域R0には、図8に示したカウンタ値記憶領域R10が設けられている。そして、主制御回路50は後述する処理により、表2に示した1組のカウンタ値群を乱数として逐次更新しており、始動入賞口14A,14Bへの入賞に対する検出信号が主制御回路50に取り込まれたときの1組のカウンタ値群を、カウンタ値記憶領域R10に格納(記憶)される。また、始動入賞口14A,14Bへの入賞球が保留球になったときには、その保留球数の分(最大4組まで)の複数組のカウンタ値群が取得され、カウンタ値記憶領域R10に格納される。そして、特別図柄23A,23B,23Cの変動表示後の停止表示により、遊技の当否判定結果が表示される度に、カウンタ値記憶領域R10に記憶されているカウンタ値群の組数が減らされる。従って、カウンタ値記憶領域R10に記憶されているカウンタ値群の組数によって、保留記憶数も分かる。
Figure 2009297542
主制御回路50に備えたワンチップマイコンは、パチンコ遊技機10の電源をオンすると、ROMから図9に示した主制御回路メインプログラムPG1を取り出してランする。同図に示すように、主制御回路メインプログラムPG1がランされると、まず初期設定が行われる(S1)。初期設定(S1)では、例えば、スタックの設定、定数設定、CPUの設定、SIO、PIO、CTC(割り込み時間用コントローラ)の設定や、各種フラグ及びカウンタ値のリセット等を行う。なお、初期設定(S1)は、主制御回路メインプログラムPG1が、電源投入後の1回目にランされたときだけ実行され、それ以降は実行されない。
初期設定(S1)に次いで、割り込みが禁止され(S2)、特別図柄主要乱数更新処理(S3)が実行される。この特別図柄主要乱数更新処理(S3)では、上記表2に示した各カウンタ値が更新される。これらのカウンタ値は、電源投入時には「0」に設定され、特別図柄主要乱数更新処理(S3)が実行される毎に、1インクリメントされる。また、各カウンタ値が上限値を越えたか否かがチェックされ、上限値を越えた場合には、下限値(「0」)にリセットされて、再び下限値から1インクリメントされる。このように更新された各カウンタ値は、RAMの記憶領域R0(図8参照)のうち、カウンタ値記憶領域R10とは別に設けられた更新値記憶領域(図示せず)に逐一記憶され、この特別図柄主要乱数更新処理(S3)が終了する。
特別図柄主要乱数更新処理(S3)が終了すると、割り込みが許可され(S4)、主制御回路4msタイマ割り込み処理(S5)が実行可能となる。主制御回路4msタイマ割り込み処理(S5)は、本発明に係る「データ処理」に相当し、CPUに割り込みパルスが入力する、例えば、4msec周期(本発明に係る「実行周期」に相当する)で繰り返して実行される。そして、主制御回路4msタイマ割り込み処理(S5)が終了してから、次に主制御回路4msタイマ割り込み処理(S5)が開始されるまでの残余処理期間中に、特別図柄主要乱数更新処理(S3)による各種カウンタ値の更新処理が複数回に亘って繰り返し実行される。また、割り込み禁止状態のときにCPUに割り込みパルスが入力した場合は、主制御回路4msタイマ割り込み処理(S5)はすぐには開始されず、割り込みが許可(S4)されてから開始される。
主制御回路4msタイマ割り込み処理(S5)について説明する。図10に示すように、主制御回路4msタイマ割り込み処理(S5)では、まず、出力処理(S10)が実行される。この処理(S10)では、以下説明する各処理においてRAMの出力バッファにセットされたデータを第1及び第2の従制御回路51,52等に出力する。この出力処理(S10)に関しては、後に詳説する。
出力処理(S10)に次いで行われる入力処理(S11)では、前記した下皿満杯スイッチ27F、各種スイッチSW1〜SW6等の検出信号を、本発明に係る「遊技情報」として取り込む。そして、始動入賞口14A,14B及び一般入賞口20,21の各スイッチSW2,SW3,SW4による遊技球の検出信号の数に「4」を乗じた数と、大入賞口15に備えた各スイッチSW5,SW6による遊技球の検出信号の数に「15」を乗じた数とを、払出数の情報として、RAMの出力バッファに記憶する。
次に行われる普通図柄・特別図柄主要乱数更新処理(S12)では、上記表2に示した各種カウンタ値に加え、普通図柄決定用のカウンタ値が、上記特別図柄主要乱数更新処理(S3)と同様にして更新される。即ち、普通図柄決定用のカウンタ値は、主制御回路4msタイマ割り込み処理(S5)中にのみ更新され、表2に示した各種カウンタ値は、残余処理期間(主制御回路4msタイマ割り込み処理(S5)が終了後、次の主制御回路4msタイマ割り込み処理(S5)が開始されるまでの期間)中にも行われている。
次いで行われる始動スイッチ検出処理(S13)は、図11に示されている。この処理(S13)では、RAMの更新値記憶領域に格納されている各種カウンタ値が取り出され、RAMのカウンタ値記憶領域R10のうち保留記憶数に応じたアドレス空間(図8参照)に格納される。詳細には、まず、始動入賞口14A,14Bに遊技球が入賞したか否か、即ち、始動入賞口14A,14Bに備えた検出センサによって遊技球が検出されたか否かがチェックされる(S150)。
ここで、始動入賞口14A,14Bに遊技球が入賞していなかった場合(S150でno)は、直ちにこの処理(S13)を抜ける。始動入賞口14A,14Bに遊技球が入賞した場合(S150でyes)には、保留記憶数が4個(上限数)に達しているか否かがチェックされる(S151)。保留記憶数が4個に達している場合(S151でyes)には、新たなカウンタ値の記憶を行わずに、直ちにこの処理(S13)を抜ける。一方、保留記憶数が4個未満であった場合(S151でno)には、保留記憶数を1加算し(S152)、各種カウンタ値を記憶する。詳細には、RAMの更新値記憶領域に記憶されている大当たりカウンタ値(ラベル−TRND−A)を読み出して、RAMのカウンタ値記憶領域R10のうち、保留記憶数に応じたアドレス空間に格納する(S153)。次に、RAMの更新値記憶領域に記憶されている大当たり図柄カウンタ値(ラベル−TRND−AZ1)を読み出して、カウンタ値記憶領域R10のうち、保留記憶数に応じたアドレス空間に格納する(S154)。
なお、始動スイッチ検出処理(S13)では、図示されていないが、リーチカウンタ値(ラベル−TRND−RC)、変動態様カウンタ値(ラベル−TRND−T1)も更新値記憶領域から取り出されて、カウンタ値記憶領域R10の保留記憶数に応じたアドレス空間に格納される。即ち、始動入賞口14A,14Bへの遊技球の入賞を契機として、各種カウンタ値(大当たりカウンタ値、大当たり図柄カウンタ値、リーチカウンタ値、変動態様カウンタ値)が取得される。以上が始動スイッチ検出処理(S13)の説明である。
図10に示すように、始動スイッチ検出処理(S13)に次いで、普通図柄処理(S14)が行われる。この処理(S14)では、始動ゲート18内に設けた普通図柄始動センサ(図示せず)が遊技球の通過を検出したときに、RAMの普通図柄判定用カウンタ値の更新領域からカウンタ値を取得し、RAMに設けられた取得領域に格納する。
普通図柄処理(S14)に次いで行われる特別動作処理(S15)は、上記ステップS13においてRAMのカウンタ値記憶領域R10に格納された各種カウンタ値に基づいて行われる。
特別動作処理(S15)は、図12に示されており、まず、外れ特別図柄作成処理(S170)が行われる。外れ特別図柄作成処理(S170)は、図13に詳細に示されており、まず、RAMの更新値記憶領域のアドレスをセットして、左外れ図柄カウンタ値(ラベル−TRND−B1)を読み出す(S100)。次に、判定値として、右外れ図柄カウンタ値(ラベル−TRND−B3)を読み出す(S101)。そして、これら左外れ図柄カウンタ値(ラベル−TRND−B1)と右外れ図柄カウンタ値(ラベル−TRND−B3)とを比較し(S102)、一致していた場合(S102でyes)には、直ちにこの処理(S170)を抜ける。
一致しなかった場合(S102でno)には、外れ図柄カウンタ値(ラベル−TRND−B1,B2,B3)の格納先のアドレス空間として、RAMのカウンタ値記憶領域R10のうち保留記憶数に応じたアドレス空間をセットし(S103)、更新値記憶領域に記憶されている外れ図柄カウンタ値(ラベル−TRND−B1,B2,B3)を、セットされたアドレス空間に転送して格納する(S104)。
図12に示すように、外れ特別図柄作成処理(S170)に次いで、特別動作ステータスがチェック(S171,S173,S175)され、この特別動作ステータスに応じて特別図柄待機処理(S172)、特別図柄変動処理(S174)、特別図柄確定処理(S176)、特別電動役物処理(S177)の何れかが実行される。
特別動作ステータスが「1」であった場合(S171でyes)、即ち、特別図柄23A,23B,23Cが変動表示中又は「大当たり遊技」中の何れでもない場合には、特別図柄待機処理(S172)が実行される。
特別図柄待機処理(S172)は、図14に示されている。まず、保留記憶数が「0」か否かがチェックされる(S202)。保留記憶数が「0」である場合(S202でyes)、即ち、始動入賞口14A,14Bへの入賞に起因して取得された各種カウンタ値の記憶が無い場合には、液晶表示画面24Gの表示が待機画面であるか否かがチェックされる(S208)。待機画面である場合(S208でyes)には直ちにこの処理(S172)を抜ける一方、待機画面でない場合(S208でno)には、待機画面を設定する処理(S209)を行ってから、この処理(S172)を抜ける。
一方、保留記憶数が「0」ではない場合(S202でno)、即ち、始動入賞口14A,14Bへの入賞に起因して取得された各種カウンタ値の記憶が1つ以上ある場合には、以下に説明する、特別図柄大当たり判定処理(S203)、特別図柄選択処理(S204)、特別図柄変動パターン作成処理(S205)、特別図柄乱数シフト処理(S206)、特別図柄変動開始設定(S207)が行われる。
特別図柄大当たり判定処理(S203)では、遊技の当否判定が行われ、「大当たり遊技」の実行の可否が判定される。詳細には、図15に示すように、まず、判定値として、RAMのカウンタ値記憶領域R10に格納されている大当たりカウンタ値(ラベル−TRND−A)を読み出す(S310)。次に、大当たり判定値テーブルのアドレスをセットし(S311)、これにより、表3に示すように、確率変動状態における比較値として例えば、「77」〜「96」が設定され、非確率変動状態における比較値として例えば「77」,「78」が設定される。次いで、確率変動状態(確変フラグがON)か否かをチェック(S312)して、確率変動状態である場合(S312でyes)には、大当たりカウンタ値(ラベル−TRND−A)の値が「77」〜「96」の何れかと一致したか否かに基づいて、大当たりか否かが判定される(S315)。一方、非確率変動状態である場合(S312でno)には、大当たりカウンタ値(ラベル−TRND−A)の値が「77」又は「78」と一致したか否かに基づいて、大当たりか否かが判定される(S313)。そして、何れの場合も「大当たりである」と判定された場合には(S313でyes、S315でyes)、RAMに格納された大当たりフラグがONされ(S314)、「大当たりではない」と判定された場合には(S313でno、S315でno)、何もせずに(大当たりフラグをオフのままにして)この処理(S203)を抜ける。以上が特別図柄大当たり判定処理(S203)の説明である。
Figure 2009297542
図14に示すように、特別図柄大当たり判定処理(S203)に次いで特別図柄選択処理(S204)が実行される。特別図柄選択処理(S204)は、図16に示されており、まず、大当たりフラグがONか否かチェックする(S210)。
大当たりフラグがONである場合(S210でyes)、即ち、取得した大当たりカウンタ値(ラベル−TRND−A)が大当たり判定値テーブルの当たり数値(表3を参照)の何れかに一致していた場合には、液晶表示画面24Gにおける特別図柄23A,23B,23Cが全て同一(ぞろ目)となる組合せに決定する。具体的には、図11に示す始動スイッチ検出処理(S13)で取得した大当たり図柄カウンタ値(ラベル−TRND−AZ1)をRAMの出力バッファにセットして(S211)、この処理(S204)を抜ける。
一方、大当たりフラグがオフであった場合(S210でno)、即ち、取得した大当たりカウンタ値(ラベル−TRND−A)が当たり数値(表3を参照)の何れとも一致しなかった場合には、始動入賞口14A,14Bの入賞に起因して取得したリーチカウンタ値(ラベル−TRND−RC)が予め設定された11個のリーチ発生数値(例えば、5,17,28,40,51,63,74,86,97,109,120)の何れかと一致したか否かをチェックする(S212)。
取得したリーチカウンタ値(ラベル−TRND−RC)がリーチ発生数値の何れかと一致した場合(S212でyes)には、特別図柄23A,23B,23Cの停止図柄がリーチ外れとなる組合せにする。
具体的には、RAMのカウンタ値記憶領域R10に記憶されている左外れ図柄カウンタ値(ラベル−TRND−B1)を強制的に右外れ図柄カウンタ値(ラベル−TRND−B3)と同一数値に変更(S213)すると共に、左外れ図柄カウンタ値(ラベル−TRND−B1)に1加算し(S214)、その加算した数値を強制的に中外れ図柄カウンタ値(ラベル−TRND−B2)にする(S215)。即ち、特別図柄23A,23B,23Cを、例えば、「1 2 1」、「2 3 2」の如く確定停止表示されるように決定する。そして、決定された外れ図柄カウンタ値(ラベル−TRND−B1,B2,B3)をRAMの出力バッファにセットして、この処理(S204)を抜ける。
一方、取得したリーチカウンタ値(ラベル−TRND−RC)が上記したリーチ発生数値の何れとも一致しなかった場合(S212でno)、即ち、リーチ無し外れの場合には、RAMのカウンタ値記憶領域R10に記憶された外れ図柄カウンタ値(ラベル−TRND−B1,B2,B3)をそのままRAMの出力バッファにセット(S216)して、この処理(S204)を抜ける。以上が特別図柄選択処理(S204)の説明である。
図14に示すように、特別図柄選択処理(S204)に次いで、特別図柄変動パターン作成処理(S205)が実行される。特別図柄変動パターン作成処理(S205)は、図17に示されており、最初に、大当たりフラグがONしているか否かが判別される(S240)。そして、大当たりフラグがONしている場合(S240でyes)、即ち、当否判定結果が「当たり」の場合には、取得した変動態様カウンタ値(ラベル−TRND−T1)に基づいて、下記表4に示した第1変動パターンテーブルの中から、変動パターン1又は変動パターン2の何れか一方が選択される(S241)。具体的には、取得した変動態様カウンタ値が0〜194の何れかの値であった場合には、変動パターン1が選択され、取得した変動態様カウンタ値が195〜198の何れかの値であった場合には、変動パターン2が選択される。
Figure 2009297542
一方、大当たりフラグがOFFしている場合(S240でno)、即ち、当否判定結果が「外れ」の場合には、取得した変動態様カウンタ値(ラベル−TRND−T1)に基づいて、下記表5に示した第2変動パターンテーブルの中から、変動パターン1、変動パターン2又は変動パターン3の何れかが選択される(S243)。具体的には、取得した変動態様カウンタ値(ラベル−TRND−T1)が、0であった場合には、変動パターン1が選択され、取得した変動態様カウンタ値(ラベル−TRND−T1)が、1〜18の何れかの値であった場合には、変動パターン2が選択され、取得した変動態様カウンタ値(ラベル−TRND−T1)が、19〜198の何れかの値であった場合には、変動パターン3が選択される。
Figure 2009297542
変動パターンが選択されたら、その他の処理(S242)を行ってから、この処理(S205)を抜ける。なお、その他(S242)の処理では、選択された変動パターンに応じた変動パターンコマンドをRAMの出力バッファにセットする。
図14に示すように、特別図柄変動パターン作成処理(S205)に次いで、特別図柄乱数シフト処理(S206)が行われる。この処理(S206)は図18に示されており、最初に、保留記憶数(RAMの保留数記憶領域の数値)が1ディクリメントされる(S350)。次いで、カウンタ値記憶領域R10における各種カウンタ値の格納場所が、1つ下位側(図8におけるアドレス「0000」側)のカウンタ値記憶領域R10にシフトされる(S351)。そして、最上位のカウンタ値記憶領域R10の各アドレス空間に「0」をセットして(S352)、この処理(S206)を抜ける。
図14に示すように、特別図柄乱数シフト処理(S206)に次いで行われる特別図柄変動開始設定(S207)では、特別動作ステータスを「2」に設定すると共に、変動開始コマンドをRAMの出力バッファにセットする。以上が、特別動作処理(S15)における特別図柄待機処理(S172)の説明である。
図12に示すように、特別動作処理(S15)において特別動作ステータスが「2」であった場合(S171でno、S173でyes)、特別図柄変動処理(S174)が実行される。この処理(S174)は、図19に示されており、最初に、特別図柄変動パターン作成処理(S205、図17参照)で設定された変動パターンに応じた変動表示時間(表4及び表5を参照)が経過したか否かがチェックされ、経過していない場合(S261でno)には、直ちにこの処理(S174)を抜けて特別図柄23A,23B,23Cの変動表示を続行する。
一方、変動パターンに応じて設定された変動表示時間に亘って特別図柄23A,23B,23Cの変動表示が行われた場合(S261でyes)には、変動停止テーブルのアドレスをセット(S262)してから、データ格納処理(S263)が行われる。これらの処理(S262,S263)では、変動表示中の特別図柄23A,23B,23Cを停止表示させる変動停止コマンドをRAMの出力バッファにセットする。次いで、特別動作ステータスを「3」に設定し(S264)、その他の処理(S265)を行ってから、この処理(S174)を抜ける。
図12に示すように、特別動作処理(S15)において特別動作ステータスが「3」の場合(S173でno、S175でyes)には、特別図柄確定処理(S176)が実行される。特別図柄確定処理(S176)は、図20に示されており、最初に大当たりフラグがONしているか否か(大当たりか否か)がチェックされる(S270)。
大当たりフラグがONしていない場合(S270でno)、即ち、当否判定結果が「外れ」であった場合には、特別動作ステータスを「1」にセットして(S271)、この特別図柄確定処理(S176)から抜ける。一方、大当たりフラグがONしている場合(S270でyes)、即ち、当否判定結果が「当たり」である場合には、「大当たり遊技」に対するラウンドカウンタをセット(S272)し、特別動作ステータスを「4」にセットする(S273)と共に、例えば、RAMに記憶された開放フラグをOFFからONに切り替えて(S274)、この特別図柄確定処理(S176)から抜ける。
ここで、ラウンドカウンタとは、「大当たり遊技」における「ラウンド」数をカウントするものであり、本実施形態では、ラウンドカウンタの初期値は「15」に設定されている。
図12に示すように、特別動作処理(S15)において特別動作ステータスが「4」の場合(S175でno)、即ち、「大当たり遊技」の実行中である場合には、特別電動役物処理(S177)が行われる。特別電動役物処理(S177)は、図21に示されており、最初に、確変フラグをONからOFFに切り替える(S280)。つまり、「大当たり遊技」が開始されると、強制的に確率変動状態が終了する。
次いで、大当たり終了フラグがONか否かがチェックされる(S281)。大当たり終了フラグがONではない場合(S281でno)、即ち、「大当たり遊技」の実行中である場合には、開放フラグに基づいて、大入賞口15が開放中か否かがチェックされる(S282)。
大入賞口15が開放中(開放フラグがON)である場合(S282でyes)には、ラウンド終了条件が成立したか否かがチェックされる。具体的には、大入賞口15に遊技球が10個入賞したか否か(S286)、ラウンド終了時間(大入賞口15の開放時間が30秒)となったか否か(S287)がチェックされる。
ラウンド終了条件が不成立であった場合(S286及びS287の何れもNo)には、直ちにこの処理(S177)を抜ける一方、ラウンド終了条件が成立した場合(S286及びS287の何れかでyes)には、ラウンド終了時の処理(S289〜S293)が行われる。
即ち、大入賞口閉鎖処理(S289)によって扉駆動ソレノイド53の励磁が停止される。次いで、ラウンドカウンタを1ディクリメント(S290)してから、ラウンドカウンタが「0」となったか否かがチェックされ(S291)、ラウンドカウンタが「0」ではない場合(S291でno)、即ち、「大当たり遊技」が、最大ラウンド(15ラウンド)まで行われていない場合には、直ちにこの処理(S177)を抜ける。つまり、大当たり遊技中であっても1回のラウンドが終了した時点で開閉扉15Tが「閉位置」となって、一時的に大入賞口15が閉鎖される。
一方、ラウンドカウンタが「0」となった場合(S291でyes)、即ち、大当たり遊技が最大ラウンド(15ラウンド)まで行われた場合には、大当たり終了処理(S292)が行われる。そして、大当たり終了フラグをON(S293)してから、この処理(S177)を抜ける。
ステップS282において、大入賞口15が閉鎖中(開放フラグがOFF)の場合(S282でno)には、大入賞口15を開放する時間となったか否かがチェックされる(S283)。具体的には、「大当たり遊技」が開始されてから所定の開放待ち期間又は、前回のラウンドが終了してから所定のインターバル期間が経過したか否かがチェックされ、開放待ち期間又はインターバル期間が経過していない場合(S283でno)には、この処理(S177)を抜ける一方、開放待ち期間又はインターバル期間が経過した場合(S283でyes)には、大入賞口開放処理(S285)によって扉駆動ソレノイド53が励磁される。つまり、「大当たり遊技」の開始又は前回のラウンドが終了してから所定時間が経過すると、開閉扉15Tが「閉位置」から「開位置」に移動して大入賞口15が開放される。
上記ステップS281において、大当たり終了フラグがONであった場合(S281でyes)、即ち、大当たり遊技が最大ラウンド(15ラウンド)まで行われた場合には、開放フラグ、大当たり終了フラグ及び大当たりフラグを全てONからOFFに切り替え(S294,S295,S296)て、停止表示された特別図柄23A,23B,23Cが、確変図柄(奇数のぞろ目)か否かをチェックする(S297)。確変図柄でない場合(S297でno)には確変フラグはOFFのままにする一方、確変図柄である場合(S297でyes)には確変フラグをOFFからONに切り替えて(S298)から、特別動作ステータスを「1」にセット(S299)して、この処理(S177)を抜ける。以上が特別動作処理(S15)の説明である。
図10に示すように主制御回路4msタイマ割り込み処理(S5)では、特別動作処理(S15)に次いで保留記憶数処理(S16)が行われる。この処理(S16)は、図22に示されており、RAMに記憶されたカウンタ値群の組数から保留記憶数を読み取り(S180)、その保留記憶数のデータを、RAMの出力バッファにセットする(S181)。
主制御回路4msタイマ割り込み処理(S5)では、保留球数処理(S16)に次いで、本発明に深く関連しないその他の処理(S17)を実行して、主制御回路4msタイマ割り込み処理(S5)から抜ける。そして、図9に示すように、次にCPUに割り込みパルスが入力するまで、ステップS2〜S8の処理が繰り返し実行され、割り込みパルスの入力を起因(約4msec後)に、再度、主制御回路4msタイマ割り込み処理(S5)が実行される。すると、上述の如く、前回、主制御回路4msタイマ割り込み処理(S5)が実行されたときにRAMの出力バッファのセットされたデータが、次に実行された主制御回路4msタイマ割り込み処理(S5)の出力処理(S10)において出力される。
ここで、主制御回路50におけるRAMの出力バッファにセットされる出力データ(制御情報)は、表6に示した通りであり、上記した主制御回路50による処理で具体的に言及したもの以外に、異常入賞エラーデータ、払出数データ等も主制御回路50による所定の処理により、RAMの出力バッファにセットされている。そして、これら出力データ(制御情報)が、下記の如く主制御信号に含めて出力される。また、主制御回路50では、主制御回路4msタイマ割り込み処理(S5)の実行周期である4ms毎に、RAMの出力バッファの内容が更新されていくので、表6に示した全てのデータがRAMの出力バッファに記憶される確率は低く、通常は、表6に示したデータ群のうち一部のデータのみがRAMの出力バッファに記憶され、それらが主制御信号に含められて出力される。
Figure 2009297542
主制御信号は、図7に示したパラレル信号線B1にて送信される複数ビットのパラレルデータである。そして、主制御信号を構成する各ビットのうち下位複数ビットが、制御情報の分類データを伝達するために用いられ、上位複数ビットが制御情報の内容のデータを伝達するために用いられる。また、各制御回路50,51,52の間の取り決め(プロトコル)として、主制御信号に含めて送信されるデータ(遊技情報)の種類を分別するための分類コードが設定されている。
具体的には、RAMの出力バッファに、例えば、「保留記憶数のデータ」と「遊技の確率データ」と「払出数データ」(表6参照)とが格納されていた場合には、出力処理(S10)を行うことで、RAMの出力バッファから「保留記憶数のデータ」を取り出し、その「保留記憶数データ」の内容を主制御信号の上位複数ビットに割り当てると共に、「保留記憶数データ」の分類コードを主制御信号の下位8ビットに割り当て、第1の従制御回路51のみにストローブ信号を出力してから主制御信号を出力する。次いで、「遊技の確率データ」を取り出し、その「遊技の確率データ」の内容を主制御信号の上位複数ビットに割り当てると共に分類コードを下位複数ビットに割り当て、再度、第1の従制御回路51のみにストローブ信号を出力してから、主制御信号を出力する。次いで、「払出数データ」を取り出し、その「払出数データ」の内容を主制御信号の上位複数ビットに割り当てると共に分類コードを下位複数ビットに割り当て、今度は、第2の従制御回路52のみにストローブ信号を出力してから、主制御信号を出力する。このように、出力処理(S10)では、RAMの出力バッファにセットされているデータを逐一取り出して主制御信号に含め、そのデータの内容に応じて第1の従制御回路51又は第2の従制御回路52を選択して出力する動作を、出力バッファのデータがなくなるまで繰り返す。
なお、主制御信号を出力する処理としては、以下のようであってもよい。即ち、主制御信号の構成ビットを、後述する第1の従制御信号のデータ構造(図35参照)と同様に、データ(制御情報)の種類に応じて複数に区分しておき、RAMの出力バッファに記憶された複数種類のデータを、所定の区分に割り当てて出力してもよい。
以上が、主制御回路50の構成の説明である。次に、第1の従制御回路51について説明する。第1の従制御回路51も主制御回路50と同様に、前記したCPUをRAM及びROMと共にパッケージしたワンチップマイコンとして備えている。そして、そのワンチップマイコンが、パチンコ遊技機10の電源をオンするとROMから図23に示した第1の従制御回路メインプログラムPG2を取り出してランする。第1の従制御回路メインプログラムPG2がランされると、初期設定(S52)が行われ、例えば、スタックの設定、定数設定、CPUの設定、SIO、PIO、CTC(割り込み時間用コントローラ)の設定や、各種フラグ及びカウンタ値がリセットされる。なお、この初期設定(S52)は、第1の従制御回路メインプログラムPG2が、電源投入後の1回目にランされたときだけ実行され、それ以降は実行されない。また、初期設定(S52)において、サンプリング定数の大きさの設定(本実施形態では「10」)及び電源投入時以降1回目のサンプリング定数の設定が行われる。
初期設定(S52)を終えると、乱数シードを更新する処理を、無限に繰り返して行う(S53)。そして、その無限ループに対して、ストローブ割り込み処理(S54)、第1の従制御回路2msタイマ割り込み処理(S55)、第1の従制御回路10msタイマ割り込み処理(S56)が割り込んで実行される。
ストローブ割り込み処理(S54)は、第1の従制御回路51が主制御回路50からストローブ信号を受けると、他の割り込み処理(S55,S56)より優先して実行される。ストローブ割り込み処理(S54)が実行されると、図24に示すように、ストローブ信号の入力を確認してから(S510でyes)、主制御回路50からの主制御信号に含まれる制御情報を取り込み、RAMの記憶領域に設けた入力信号一次記憶領域に格納(記憶)する(S511)。
第1の従制御回路2msタイマ割り込み処理(S55。図23参照)は、第1の従制御回路51に10ms周期の割り込みパルスが入力される度に、次述する第1の従制御回路10msタイマ割り込み処理(S56)より優先して実行される。この処理(S55)では、図25に示すように、まず、ランプデータ出力処理(S550)を行い、後述する第1の従制御回路10msタイマ割り込み処理(S56)で生成したランプ制御データに応じて、電飾基板63に実装されたLED等を点灯・消灯・点滅等させる。この点において、第1の従制御回路51は、「ランプ制御回路」の役割を果たしている。
次いで、入力処理(S551)を行う。この入力処理(S551)では、第1の従制御回路51に接続された遊技ボタン27B(図6参照)が操作されていた場合に、その操作信号を取り込む。そして最後にウォッチドックタイマ処理(S552)を行って、プログラムが暴走していないかを自己診断し、第1の従制御回路2msタイマ割り込み処理(S55)から抜ける
第1の従制御回路10msタイマ割り込み処理(S56。図23参照)は、第1の従制御回路51に10ms周期の割り込みパルスが入力される度に実行される。この処理(S56)では、図26に示すように、まず、データ取得処理(S560)を行い、第1の従制御回路2msタイマ割り込み処理(S55)で取り込んだ遊技ボタン27Bの操作信号を取得する。
次いで、下皿状態確認処理(S561)を行い、入力信号一次記憶領域に格納された制御情報に下皿満杯スイッチ27Fによる下皿満杯データ(表6参照)が含まれているか否かをチェックし、含まれていた場合には警告ランプ39(図1参照)を点滅させる。
次いで、ループシナリオ再設定処理(S562)を行う。一定期間以上、入賞しなかった場合には、主制御回路50が、主制御信号に待受状態データ(表6参照)を含めて出力するので、このループシナリオ再設定処理(S562)によって液晶表示画面24Gに表示するための待受制御データを生成する。この待受状態データが出力される状況下では、主制御回路50が主制御信号が頻繁に出力されることはないので、後述する出力処理(S566)を待たずに、第1の従制御回路51は待受制御データを表示制御回路53に出力する。すると、表示制御回路53によって液晶表示画面24Gに待ち受け演出画像が表示される。
次いで、電飾制御データ生成処理(S563)を行う。この処理では、RAMの入力信号一次記憶領域に格納された制御情報の解析を行い、その制御情報に演出データ(表6参照)が含まれていた場合には、演出データに対応した電飾制御データを生成する。そして、この電飾制御データに基づいて、電飾基板63に実装されたLED等を点灯・点滅等させる(S564)。
次いで、Sw処理(S565)を行い、RAMの入力信号一次記憶領域に格納された制御情報を解析し、遊技状態に応じて、遊技ボタン27Bの操作の有効期間を設定する。そして、有効期間内に遊技ボタン27Bが操作された場合に、後述する出力処理(S566)とは別個に、遊技ボタン27Bの操作データが表示制御回路53に出力され、前述の如くキャラクタ画像等が任意のタイミングで停止される。
第1の従制御回路10msタイマ割り込み処理(S56)の最後に出力処理(S566)を行う。この出力処理(S566)が行われると、図27に示すように、出力タイマが「0」でないか否かがチェックされ(S570)、出力タイマが「0」であれば(S570でno)、ただちに第1の従制御回路10msタイマ割り込み処理(S56)から抜ける。出力タイマが「0」でなければ(S570でyes)、出力タイマの値を1つディクリメントし(S571)、出力タイマが「0」であるか否かをチェックする(S572)。ここで、出力タイマが「0」でなかった場合には(S572でno)、次述する制御情報結合処理(S575)及び信号出力(S576)を行わずにこの出力処理(S566)から抜ける。一方、出力タイマが「0」であった場合には(S572でyes)、予め定められたサンプリング定数(例えば、「10」)を出力タイマにセットする(S573)。
このように、第1の従制御回路51では、出力タイマが「0」になると、出力タイマにサンプリング定数がセットされる。そして、出力処理(S566)が10msの周期で実行される度に1つずつディクリメントされ、再度、出力タイマが「0」になると、再度、出力タイマにサンプリング定数がセットされて、以下、同じ動作を繰り返す。即ち、出力処理(S566)が10周期分実行される100msの間隔(周期)で、出力タイマが「0」になり、この間隔(周期)が本発明の「サンプリング周期」に相当し、以下、この間隔(周期)を「第1サンプリング周期」という。また、出力タイマが「100」になったときが、第1サンプリング周期の1周期の開始点に相当し、出力タイマが「0」になったときが、その1周期の終了点に相当する。そして、出力タイマが「0」にならない限り、即ち、第1サンプリング周期の任意の1周期中は、次述する制御情報結合処理(S575)と信号出力(S576)とが行われないことになる。即ち、出力処理(S566)のステップS570〜S572が、本発明にかかる「ホールド手段」及び「サンプリング周期生成手段」に相当する。そして、第1サンプリング周期の任意の1周期中に、第1の従制御回路51が主制御信号を複数回受信した場合には、RAMの入力信号一次記憶領域にそれら主制御信号の制御情報が蓄積されていく。
サンプリング定数を出力タイマにセットしたら(S573)、第1の従制御回路51が主制御信号を受信しているか否かをチェックする(S574)。ここで、主制御信号が無い(S574でno)場合は、出力処理(S566)から抜け、主制御信号がある(S574でyes)場合は、次の制御情報結合処理(S575)を行う。
制御情報結合処理(S575)は、本発明に係る「制御信号統合手段」に相当し、第1サンプリング周期の任意の1周期中に、ストローブ割り込み処理(S54)でRAMの入力信号一次記憶領域に蓄積された制御情報を結合して第1の従制御信号を生成する。なお、RAMの入力信号一次記憶領域に制御情報が1つしか格納されていなかった場合には、その1つの制御情報のみから第1の従制御信号を生成する。
詳細には、この制御情報結合処理(S575)を行うために、第1の従制御回路51のRAMの記憶領域には図33に示した結合データ記憶領域R100が設けられ、その結合データ記憶領域R100は系統1〜系統5に区分されている。一方、第1の従制御信号は、図7に示したパラレル信号線B2に送信される2バイト(16ビット)のパラレルデータである。そして、図35に示すように第1の従制御信号を構成する構成ビットD0〜D15が、結合データ記憶領域R100に対応させて所定ビット長の系統1〜系統5に区分されている。そして、後述する信号出力(S576)において第1の従制御信号を出力する際に、結合データ記憶領域R100の系統1〜系統5に格納されたデータが、第1の従制御信号の系統1〜系統5の構成ビットD0〜D15に割り当てられて出力される。
詳細には、結合データ記憶領域R100の系統1には、演出内容を特定するための演出データ(表6参照)が格納される。この演出データは、「なし」、「電源投入」、「変動パターン」、「大当たり」の4つの大分類を特定するための2ビットの分類特定データ(図34(B)参照)と、各大分類の下、演出データの内容を特定するための例えば7ビットの演出内容特定データ(図34(A)参照)とからなる。そして、演出内容特定データが第1の従制御信号の構成ビットD0〜D6に割り当てられ、分類特定データが第1の従制御信号の構成ビットD7,D8に割り当てられている。
結合データ記憶領域R100の系統2には、下皿満杯データ(表6参照)が格納される。この下皿満杯データは、図34(C)に示すように1ビットで構成され、「下皿非満杯状態」、「下皿満杯状態」の何れかを特定し、第1の従制御信号においては、構成ビットD9に割り当てられている。
結合データ記憶領域R100の系統3には、異常入賞エラーデータ(表6参照)が格納される。この異常入賞エラーデータは、図34(D)に示すように、1ビットで構成され、「なし」、「異常入賞エラー」の何れであるかを特定し、第1の従制御信号においては、構成ビットD10に割り当てられている。
結合データ記憶領域R100の系統4には、遊技の状態を区別するための遊技状態区別データが格納される。この遊技状態区別データは、図34(E)に示すように2ビットで構成され、「なし」、「低確率」「高確率」「時短」の何れであるかを特定し、第1の従制御信号においては、構成ビットD11,D12に割り当てられている。
結合データ記憶領域R100の系統5には、保留球数データ(表6参照)が格納される。この留球数データは、図34(F)に示すように3ビットで構成され、保留球数を特定し、第1の従制御信号においては、構成ビットD13〜D15に割り当てられている。
さて、制御情報結合処理(S575)では、第1サンプリング周期の任意の1周期中に、RAMの入力信号一次記憶領域に蓄積された制御情報を先に格納された制御情報(古いもの)から順番に1つずつ取り出す。そして、取り出した制御情報に含まれる分類コードに基づいてその制御情報を系統1〜系統5の何れかに分類し、その制御情報に含まれる制御内容のデータを結合データ記憶領域R100のうち各系統に対応したアドレスに格納する(S580)。次いで、入力信号一次記憶領域からその制御情報を削除し(S581)、入力信号一次記憶領域に蓄積された制御情報が無くなるまで、上記した分別及び格納の処理を繰り返す(S580のyesのループ)。ここで、入力信号一次記憶領域に同じ系統の制御情報が格納されていた場合には、結合データ記憶領域R100に上書きする。即ち、第1サンプリング周期の同じ1周期中に同じ系統の制御情報を含んだ主制御信号が第1の従制御回路51に受信された場合には、最新の制御情報のみを結合データ記憶領域R100に格納する。
このようにして、図27に示した出力処理(S566)により、第1の従制御回路51が複数回に分けて受信した主制御信号に含まれた制御情報が纏められ、1つの第1の従制御信号が生成される。そして、出力処理(S566)の最後に、その第1の従制御信号を表示制御回路53に向けて出力する(S576)。以上が第1の従制御回路51に関する説明である。
次に、表示制御回路53、音声制御回路54及び払出制御回路56について説明する。表示制御回路53は、表示制御用CPUと、表示制御データ等を記憶する制御データROMと、特別図柄、背景画像、キャラクタ画像、文字画像等の画像データを記憶する画像データROMとを備える。そして、第1の従制御回路51から受信した第1の従制御信号に基づき、表示制御用CPUが、制御データROMから所定の表示制御データを取り出すと共に、画像データROMから必要なデータを読み出す。そして、表示画像における特別図柄、背景画像、キャラクタ画像、文字画像等のマップデータを作成し、表示装置24に出力する。これにより、遊技球の状態に応じて、液晶表示画面24Gに、適宜、所定の画像、警告メッセージ、保留球数が表示される。また、表示制御回路53は、表示する画像に対応した音声制御データを生成して音声制御回路54に出力する。
音声制御回路54は、表示制御回路53から音声制御データを受信し、所定の音声信号を図示しない音声データROMから取り出し、これをアナログ信号に変換及び増幅してスピーカ13に出力する。
払出制御回路56は、次述する第2の従制御回路52から第2の従制御信号を受信すると、その第2の従制御信号に含まれる払出数データに応じた回転量だけ払出装置33のステッピングモータ35を駆動し、払出数データ分の遊技球を払い出させる。また、払出制御回路56は、球貸し操作ボタン27Eの操作による貸球操作信号を受けた場合も、ステッピングモータ35を駆動して所定数の遊技球を払い出す。
次に、第2の従制御回路52について説明する。第2の従制御回路52も第1の従制御回路51と同様に、前記したCPUをRAM及びROMと共にパッケージしたワンチップマイコンとして備えている。そして、そのワンチップマイコンが、パチンコ遊技機10の電源をオンするとROMから図29に示した第2の従制御回路メインプログラムPG3を取り出してランし、初期設定(S60)が行われ、例えば、スタックの設定、定数設定、CPUの設定、SIO、PIO、CTC(割り込み時間用コントローラ)の設定や、各種フラグ及びカウンタ値がリセットされる。なお、この初期設定(S60)は、第2の従制御回路メインプログラムPG3が、電源投入後の1回目にランされたときだけ実行され、それ以降は実行されない。また、初期設定(S60)において、サンプリング定数の大きさの設定(本実施形態では「500」)及び電源投入時以降1回目のサンプリング定数の設定が行われる。
初期設定(S60)を終えると無限ループ状態なる。そして、この無限ループ状態に対して、ストローブ割り込み処理(S61)、第2の従制御回路2msタイマ割り込み処理(S62)が割り込んで実行される。
ストローブ割り込み処理(S61)は、第2の従制御回路52が主制御回路50からストローブ信号を受けると、他の割り込み処理(S62)より優先して実行される。ストローブ割り込み処理(S61)では、図30に示すように、ストローブ信号の入力を確認してから(S610でyes)、主制御回路50からの主制御信号に含まれる制御情報を取り込み、RAMの記憶領域に設けた入力信号一次記憶領域に格納する(S611)。
第2の従制御回路2msタイマ割り込み処理(S62。図29参照)は、2ms周期の割り込みパルスが入力される度に実行される。第2の従制御回路2msタイマ割込処理(S62)では、図31に示すように、まず、入力信号監視処理(S63)を行い、RAMの入力信号一次記憶領域に格納された制御情報から、払出数データ以外の例えば異常自己診断コマンド等の制御情報を取り出し、その処理を行う。
次いで、払出処理(S64)を行う。この処理では、図32に示すように、球貸し信号があるか否かをチェックし(S641)、球貸し操作ボタン27Eの操作による球貸要求信号があれば(S641でyes)、球貸要求信号に応じた数の賞球を払い出してから、出力タイマが「0」でないか否かをチェックする(S643)。また、球貸し信号がなければ(S641でno)、ステップS642の処理を行わずに、出力タイマが「0」でないか否かをチェックする(S643)。ここで、出力タイマが「0」であれば(S643でno)、ただちに払出処理(S64)から抜ける。出力タイマが「0」でなければ(S643でyes)、出力タイマの値を1つディクリメントし(S644)、出力タイマが「0」であるか否かをチェックする(S645)。ここで、出力タイマが「0」でなかった場合には(S645でno)、次述する払出個数合算処理(S649)及び信号出力(S650,S652)を行わずにこの払出処理(S64)から抜ける。一方、出力タイマが「0」であった場合には(S645でyes)、予め定められたサンプリング定数(例えば、「500」)を出力タイマにセットする(S646)。
このように、第2の従制御回路52では、出力タイマが「0」になると、出力タイマにサンプリング定数がセットされる。そして、払出処理(S64)が2msの周期で実行される度に1つずつディクリメントされ、再度、出力タイマが「0」になると、再度、出力タイマにサンプリング定数がセットされて、以下、同じ動作を繰り返す。即ち、払出処理(S64)が500周期分実行される1000msの間隔(周期)で、出力タイマが「0」になり、この間隔(周期)が本発明の「サンプリング周期」に相当し、以下、この間隔(周期)を「第2サンプリング周期」という。また、出力タイマが「500」になったときが、第2サンプリング周期の1周期の開始点に相当し、出力タイマが「0」になったときが、その1周期の終了点に相当する。そして、出力タイマが「0」にならない限り、即ち、第2サンプリング周期の任意の1周期中は、次述する払出個数合算処理(S649)及び信号出力(S650,S652)が行われないことになる。即ち、払出処理(S64)のステップS643〜S645が、本発明にかかる「ホールド手段」及び「サンプリング周期生成手段」に相当する。そして、第2サンプリング周期の任意の1周期中に、第2の従制御回路52が主制御信号を複数回受信した場合には、RAMの入力信号一次記憶領域にそれら主制御信号の制御情報が蓄積されていく。
サンプリング定数を出力タイマにセットしたら(S646)、これに次いで、下側皿部27Aが満杯中であるか、又は、払出装置33への遊技球の供給が途絶えていないかを、下皿満杯スイッチ27F及び球切れスイッチ33Fの検出信号に基づいてチェックし(S647)、さらに、第2の従制御回路52が主制御信号を受信しているか否かをチェックする(S648)。なお、図6に示すように球貸し操作ボタン27E、下皿満杯スイッチ27F及び球切れスイッチ33Fからの検出信号は、主制御回路50を介さずに第2の従制御回路52に取り込まれている。
上記ステップS645,S647,S648の判別において、出力タイマが0であり(S645でyes)、かつ、下側皿部27Aが満杯中でなく、かつ、払出装置33への遊技球の供給が途絶えておらず(S647でno)、かつ、第2の従制御回路52が主制御信号を受信している場合(S648でyes)は、払出個数結合処理(S649)にて、RAMの入力信号一次記憶領域に蓄積された払出数データを取り出し、賞球数(払出数)の合算数(総和)を演算する。そして、その合算数が「25個」以上であるか否かをチェックし(S650)、合算数が「25個」より少なかった場合には(S650でno)、その合算数分の払出数データを含む第2の従制御信号を生成し、その第2の従制御信号を払出制御回路56に出力する(S653)。
一方、合算数が「25個」以上であった場合には(S650でyes)、25個分の払出数データを含む第2の従制御信号を生成し、その第2の従制御信号を払出制御回路56に出力すると共に、合算数から「25個」を引いた値を、新たな合算数とする(S651)。そして、新たな合算数が「0」であるか否かをチェックし(S652)、「0」であればこの払出処理(S64)を抜け、「0」でなればステップS650に戻り、上記と同じ処理を繰り返す。払出処理(S64)を抜けると、図31に示すようにその他の処理(S65)において、例えば、停電時のバックアップ等を行い、第2の従制御回路2msタイマ割り込み処理(S62)を抜ける。なお、本実施形態では、上記したステップS649〜S653が本発明の「制御信号統合手段」に相当する。
ここで、本実施形態では、入賞1つ毎にその入賞に対する払出数データを含んだ主制御信号が1つ生成されて出力される。そして、各入賞に対する賞球は、表1に示すように、25個より少ない、4個又は15個であるので、払出数(賞球数)に関しては、第2の従制御信号の出力回数は、主制御信号の出力回数以下に抑えられる。また、仮に、主制御回路50が、複数の入賞に対する払出数データを合算して主制御信号に含める構成であったとしても、その主制御信号を生成する主制御回路4msタイマ割り込み処理(S5)の1周期は4msで短いため、その4msの間に複数の入賞が発生する確率は低い。これにより、結局、払出数(賞球数)に関しては、第2の従制御信号の出力回数は、主制御回路50による主制御信号の出力回数以下に抑えられる。第2の従制御回路52に関する説明は以上である。
本実施形態のパチンコ遊技機10における構成の説明は以上である。次に、このパチンコ遊技機10の作用・効果について説明する。
パチンコ遊技機10の操作ノブ28を操作して遊技を行うと、遊技球が遊技領域R1に弾き出され、その遊技領域R1をランダムに流下する。このとき幾つかの遊技球が、始動ゲート18を通過し、一般入賞口20,21、始動入賞口14A,14Bに入賞して各種スイッチSW1〜SW4が作動し、それらの検出信号が遊技情報として主制御回路50に取り込まれる。また、始動入賞口14A,14Bに入賞し対して遊技の当否判定が行われ、このときに乱数(カウンタ値)が遊技情報として主制御回路50の内部で発生する。このように、パチンコ遊技機10の電源がオンしていると、種々の遊技情報が主制御回路50の内外で発生する。
これに対し、本実施形態のパチンコ遊技機10の主制御回路50は、4msの実行周期で主制御回路4msタイマ割り込み処理(S5)を繰り返して実行し、ランダムに発生する遊技情報から主制御信号を生成して出力する。すると、主制御信号を受信した第1及び第2の従制御回路51,52が第1及び第2の従制御信号を生成して、表示制御回路53、払出制御回路56に向けて出力し、表示装置24、スピーカ13、払出装置33等の末端動作部が駆動される。このようにして主制御回路50がパチンコ遊技機10全体を統括的に制御する。
ここで、例えば、当否判定の結果が大当たり状態になったり、或いは、下側皿部27Aの満杯、払出装置33の球切れ等のように複数の異常が一度に発生すると、遊技情報が頻繁に発生して主制御回路50から頻繁に主制御信号が出力される。そして、主制御回路50が主制御回路4msタイマ割り込み処理(S5)を4msの実行周期で繰り返して実行される度に、主制御信号が出力される状態が起こり得る。
これに対し、第1の従制御回路51は、前記した4msの実行周期より長い100msの第1サンプリング周期毎に第1の従制御信号を出力する。このとき、第1の従制御回路51は、第1サンプリング周期の任意の1周期中に受信した複数の主制御信号に含まれる制御情報を、RAMの入力信号一次記憶領域に蓄積して記憶する。そして、その1周期の経過後に、それら蓄積された制御情報を1つに纏めて第1の従制御信号に含め、表示制御回路53に出力する。これにより、第1の従制御信号の出力頻度を主制御信号の出力頻度より低くすることができ、表示制御回路53による第1の従制御信号受信のための制御負荷を軽減することが可能になる。
具体的には、液晶表示画面24Gに含まれる主要表示部23X及び保留数表示部23Zに対する制御情報を含んだ主制御信号が、別々のタイミングで出力されても、それらが第1サンプリング周期の同じ1周期中に第1の従制御回路51に受信されると1つの従制御信号に纏められて、表示制御回路53に出力される。これにより、表示制御回路53の制御負荷が軽減される。
また、保留数表示部23Zに対する主制御信号が第1サンプリング周期の同じ1周期中に複数回受信され、それら主制御信号に含まれる制御情報の内容が変化した場合(例えば、保留記憶数が「4」から「3」に変化した場合)には、最新の制御情報のみが第1の従制御信号に含められる。これにより、主制御回路50が主制御信号に含めて出力した制御情報の量が第1の従制御回路51によって減らされ、表示制御回路53の制御負荷が軽減される。
さて、大当たり遊技になって大入賞口15が開放され、短期間で頻繁に入賞が発生した場合には、払出数の情報を含めた主制御信号が主制御回路50から頻繁に出力される。ここで、仮に主制御回路50が主制御回路4msタイマ割り込み処理(S5)を繰り返して実行する度に、払出数の情報を含めた主制御信号が出力されたとしても、これに対し、第2の従制御回路52は、1000msのサンプリング周期毎に第2の従制御信号の出力する。そして、第2サンプリング周期の任意の1周期中に受信した複数の主制御信号に含まれる払出数の制御情報を、RAMの入力信号一次記憶領域に蓄積して記憶し、その1周期の経過後に、それら蓄積された払出数データの合算数(総和)の情報を第2の従制御信号に含めて払出制御回路56に出力する。これにより、第2の従制御信号の出力頻度を主制御信号の出力頻度より小さくすることができ、かつ、制御情報の量自体も減らすことができるので、払出制御回路56の制御負荷が軽減される。
また、その第2の従制御信号を受信した払出制御回路56は、その第2の従制御信号に含まれる払出数データに応じた回転量だけ払出装置33のステッピングモータ35を駆動する。ここで、本実施形態では、払出数データに一定の上限値(25個)を設定しているので、ステッピングモータ35の連続回転量も一定の上限値以下に制限される。これにより、ステッピングモータ35の発熱が抑えられる。
このように、本実施形態のパチンコ遊技機10によれば、表示制御回路53、払出制御回路56等の末端制御回路において、従制御信号を受信するための制御負荷が低減され、末端動作部の動作制御に余裕が生まれる。これにより、遊技機を現状より高機能化・煩雑化した場合にも対応することができる。また、本発明ではサンプリング期間が経過することに基づいて新たにサンプリング定数がセットされる。よって、常に一定期間のサンプリング定数をセットすることで、時間に偏り無く主制御信号が出力されるような遊技機において効率よく複数の主制御信号に対してまとめた従制御信号を作成することが可能であり、従制御信号の出力頻度を小さくすることが可能となる。
[他の実施形態]
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
(1)前記実施形態では、パチンコ遊技機10に本発明を適用していたが、コイン遊技機やスロットマシン、アレンジボール等に本発明を適用してもよい。
(2)前記実施形態では、主制御信号及び第1、第2の従制御信号が共にパラレル信号であったが、主制御信号及び第1,第2の従制御信号はシリアル信号であってもよい。
(3)また、前記実施形態で説明した第1及び第2の従制御回路メインプログラムPG2,PG3の初期設定処理において、第1及び第2のサンプリング周期の長さを設定する構成にしてもよい。
10 パチンコ遊技機
13 スピーカ
24 表示装置(末端動作部)
33 払出装置(末端動作部)
50 主制御回路
51 第1の従制御回路
52 第2の従制御回路
53 表示制御回路(末端制御回路)
54 音声制御回路(末端動作部)
56 払出制御回路(末端制御回路)
PG1 主制御回路メインプログラム
PG2 第1の従制御回路メインプログラム
PG3 第2の従制御回路メインプログラム

Claims (10)

  1. 動作可能な複数の末端動作部と、
    予め定められた実行周期でデータ処理を繰り返して実行し、ランダムに発生する遊技情報から前記データ処理にて主制御信号を生成して出力する主制御回路と、
    前記主制御信号を受信し、前記主制御信号に応じた従制御信号を生成して出力する従制御回路と、
    前記従制御信号を受信し、前記従制御信号に応じて複数の前記末端動作部を制御する末端制御回路とを備えた遊技機において、
    前記従制御信号は、前記複数の前記末端動作部の制御情報を含めることが可能なデータ構造を有し、
    前記従制御回路は、予め設定されかつ前記データ処理の実行周期より長いサンプリング周期を発生させるサンプリング周期生成手段と、
    前記サンプリング周期の任意の1周期中に受信した前記主制御信号に対する前記従制御信号の出力を、その1周期が終了する迄停止するホールド手段と、
    前記サンプリング周期の任意の1周期中に受信した前記データ処理複数周期分の前記主制御信号に含まれる制御情報を、1つの前記従制御信号に含めてその1周期終了後に出力する制御信号統合手段とを備えたことを特徴とする遊技機。
  2. 前記複数の末端動作部としての複数の表示部を有し、それら表示部毎に別々の画像を表示可能な表示装置と、前記複数の表示部毎の表示内容を制御する前記末端制御回路としての表示制御回路とを備えたことを特徴とする請求項1に記載の遊技機。
  3. 前記制御信号統合手段は、前記サンプリング周期の任意の1周期中に受信した共通の前記末端動作部に対する前記データ処理複数周期分の前記主制御信号に含まれる制御情報を、最新の制御情報に更新して1つの前記従制御信号に含めることを特徴とする請求項1に記載の遊技機。
  4. 前記末端動作部は、複数種類の動作状態に切り替え可能に構成され、
    前記制御信号統合手段は、前記サンプリング周期の任意の1周期中に受信した前記データ処理複数周期分の前記主制御信号のうち最後に受信した前記主制御信号の制御情報のみを前記更新された前記最新の制御情報として1つの前記従制御信号に含めることを特徴とする請求項3に記載の遊技機。
  5. 前記主制御信号に含まれる制御情報が数の情報であり、その数の累積数に対応した動作を前記末端動作部が行うように構成し、
    前記制御信号統合手段は、前記サンプリング周期の任意の1周期中に受信した前記データ処理複数周期分の主制御信号に含まれる数の情報から合算数を求め、その合算数の情報を前記更新された主制御信号に含まれる前記最新の制御情報として1つの前記従制御信号に含めることを特徴とする請求項3に記載の遊技機。
  6. 動作可能な末端動作部と、
    予め定められた実行周期でデータ処理を繰り返して実行し、ランダムに発生する遊技情報から前記データ処理にて主制御信号を生成して出力する主制御回路と、
    前記主制御信号を受信し、前記主制御信号に応じた従制御信号を生成して出力する従制御回路と、
    前記従制御信号を受信し、前記従制御信号に応じて前記末端動作部を制御する末端制御回路とを備えた遊技機において、
    前記従制御回路は、予め設定されかつ前記データ処理の実行周期より長いサンプリング周期を発生させるサンプリング周期生成手段と、
    前記サンプリング周期の任意の1周期中に受信した前記主制御信号に対する前記従制御信号の出力を、その1周期が終了する迄停止するホールド手段と、
    前記サンプリング周期の任意の1周期中に受信した前記データ処理複数周期分の前記主制御信号に含まれる制御情報を、最新の制御情報に更新して前記従制御信号に含めてその1周期終了後に出力する制御信号統合手段とを備えたことを特徴とする遊技機。
  7. 前記末端動作部は、複数種類の動作状態に切り替え可能に構成され、
    前記制御信号統合手段は、前記サンプリング周期の任意の1周期中に受信した前記データ処理複数周期分の前記主制御信号のうち最後に受信した前記主制御信号の制御情報のみを前記更新された前記最新の制御情報として前記従制御信号に含めることを特徴とする請求項6に記載の遊技機。
  8. 前記主制御信号に含まれる制御情報が数の情報であり、その数の累積数に対応した動作を前記末端動作部が行うように構成し、
    前記制御信号統合手段は、前記サンプリング周期の任意の1周期中に受信した前記データ処理複数周期分の主制御信号に含まれる数の情報から合算数を求め、その合算数の情報を前記更新された主制御信号に含まれる前記最新の制御情報として1つの前記従制御信号に含めることを特徴とする請求項6に記載の遊技機。
  9. 前記主制御回路と前記従制御回路との間には、前記主制御信号を送受信するための信号線とストローブ信号を送受信するための信号線とが別々に設けられ、
    前記従制御回路は、前記主制御回路から前記ストローブ信号を受信したことを条件にして前記主制御信号を受信することを特徴とする請求項1乃至8の何れかに記載の遊技機。
  10. 前記従制御回路は、電源投入時からデータ処理を繰り返して実行すると共に、所定の契機に基づいて前記データ処理に割り込んで割込処理を実行し、その割込処理により前記ホールド手段及び前記制御信号統合手段が構成されたことを特徴とする請求項1乃至9の何れかに記載の遊技機。
JP2009222011A 2009-09-28 2009-09-28 遊技機 Expired - Fee Related JP4827958B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009222011A JP4827958B2 (ja) 2009-09-28 2009-09-28 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009222011A JP4827958B2 (ja) 2009-09-28 2009-09-28 遊技機

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006234534A Division JP4409550B2 (ja) 2006-08-30 2006-08-30 遊技機

Publications (2)

Publication Number Publication Date
JP2009297542A true JP2009297542A (ja) 2009-12-24
JP4827958B2 JP4827958B2 (ja) 2011-11-30

Family

ID=41545014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009222011A Expired - Fee Related JP4827958B2 (ja) 2009-09-28 2009-09-28 遊技機

Country Status (1)

Country Link
JP (1) JP4827958B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000271316A (ja) * 1999-03-23 2000-10-03 Takeya Co Ltd パチンコ遊技機
JP2005185684A (ja) * 2003-12-26 2005-07-14 Toyomaru Industry Co Ltd 遊技機
JP2005279308A (ja) * 2005-06-24 2005-10-13 Sansei R & D:Kk 遊技機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000271316A (ja) * 1999-03-23 2000-10-03 Takeya Co Ltd パチンコ遊技機
JP2005185684A (ja) * 2003-12-26 2005-07-14 Toyomaru Industry Co Ltd 遊技機
JP2005279308A (ja) * 2005-06-24 2005-10-13 Sansei R & D:Kk 遊技機

Also Published As

Publication number Publication date
JP4827958B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
JP5793309B2 (ja) 遊技機
JP4435516B2 (ja) 遊技機
JP4409549B2 (ja) 遊技機
JP5685397B2 (ja) 遊技機
JP2012217803A (ja) 遊技機
JP2008086493A (ja) 遊技機
JP2014008167A (ja) 遊技機
JP4409550B2 (ja) 遊技機
JP2013116232A (ja) 遊技機
JP2007007157A (ja) 遊技機
JP4827958B2 (ja) 遊技機
JP4827957B2 (ja) 遊技機
JP4523009B2 (ja) 遊技機
JP2012125362A (ja) 遊技機
JP2014223123A (ja) 遊技機
JP4950775B2 (ja) 遊技機
JP2008054863A (ja) 遊技機
JP2017202408A (ja) 遊技機
JP2008054862A (ja) 遊技機
JP2013116233A (ja) 遊技機
JP5738806B2 (ja) 遊技機
JP6147783B2 (ja) 遊技機
JP2009050619A (ja) 遊技機
JP6158284B2 (ja) 遊技機
JP2007007346A (ja) 遊技機

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090928

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20110421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4827958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees