JP2009296130A - Amplifier circuit - Google Patents
Amplifier circuit Download PDFInfo
- Publication number
- JP2009296130A JP2009296130A JP2008145757A JP2008145757A JP2009296130A JP 2009296130 A JP2009296130 A JP 2009296130A JP 2008145757 A JP2008145757 A JP 2008145757A JP 2008145757 A JP2008145757 A JP 2008145757A JP 2009296130 A JP2009296130 A JP 2009296130A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- resistor
- current
- node
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Head (AREA)
- Amplifiers (AREA)
Abstract
Description
本発明は、反転入力端子と非反転入力端子と出力端子とを備える増幅回路に関する。 The present invention relates to an amplifier circuit including an inverting input terminal, a non-inverting input terminal, and an output terminal.
CD(Compact Disk)プレーヤ又はDVD(Digital Versatile Disk)プレーヤ等には、CD又はDVDからの光信号を電気信号に変換するために光ピックアップ用PDIC(Photo Detector IC)が用いられている。光ピックアップ用PDICは、光信号を電気信号(光電流)に変換する受光素子(フォトダイオード)と、受光素子からの光電流を電圧に変換する増幅回路(フォトダイオード増幅回路)とを備える。 An optical pickup PDIC (Photo Detector IC) is used in a CD (Compact Disk) player, a DVD (Digital Versatile Disk) player, or the like to convert an optical signal from a CD or DVD into an electric signal. The optical pickup PDIC includes a light receiving element (photodiode) that converts an optical signal into an electric signal (photocurrent), and an amplifier circuit (photodiode amplifier circuit) that converts a photocurrent from the light receiving element into a voltage.
図3は、従来のフォトダイオード増幅回路の構成を示す図である。 FIG. 3 is a diagram showing a configuration of a conventional photodiode amplifier circuit.
図3に示すフォトダイオード増幅回路500は、フォトダイオード501と、電流電圧変換増幅器510とを備える。電流電圧変換増幅器510は、演算増幅器511と、帰還抵抗R6とを備える。また、フォトダイオード501と演算増幅器511とを接続する配線には、寄生容量Csが存在する。
A
フォトダイオード501は、入射された光を光電流に変換する。フォトダイオード501により変換された光電流は、演算増幅器511の反転入力端子に入力される。電流電圧変換増幅器510は、フォトダイオード501により変換された光電流を電圧に変換し、変換した電圧を出力端子Voutに出力する。
The
また、図3に示すフォトダイオード増幅回路500に比べて、周波数特性及びノイズ特性を改善した増幅回路が提案されている(例えば、特許文献1参照。)。
In addition, an amplifier circuit with improved frequency characteristics and noise characteristics compared to the
図4は、特許文献1記載の従来の増幅回路の構成を示す図である。なお、図3と同様の要素には同一の符号を付している。 FIG. 4 is a diagram showing a configuration of a conventional amplifier circuit described in Patent Document 1. In FIG. Elements similar to those in FIG. 3 are denoted by the same reference numerals.
図4に示す増幅回路600は、図3に示す増幅回路500の構成に加え、電流増幅器610を備える。電流増幅器610は、フォトダイオード501と電流電圧変換増幅器510との間に接続される。電流増幅器610は、演算増幅器611と、抵抗値r7の抵抗R7と、抵抗値r8の抵抗R8とを備える。
The
電流増幅器610は、フォトダイオード501により変換された光電流を、r7/r8倍に電流増幅し、増幅した電流をIout端子に出力する。
The
電流電圧変換増幅器510は、電流増幅器610により増幅された電流を電圧に変換し、変換した電圧をVout端子に出力する。
The current-
このように、特許文献1記載の増幅回路600は、初段の電流増幅器610で電流を増幅することにより、後段の電流電圧変換増幅器510の帰還抵抗R6の抵抗値r6を小さく設定することができる。これにより、増幅回路600は、周波数特性及びノイズ特性の向上できる。
しかしながら、従来の増幅回路600は、更なる高周波化が困難であるという問題がある。具体的には、次世代DVDと呼ばれるブルーレイディスク(Blu−ray Disc:BD)における高速読み出し/書き込みが困難であるという問題がある。例えば、DVDでは読み出し速度が16倍速の場合に、増幅回路は約80MHzの周波数に応答できればよい。ところが、BDでは12倍速の読み出し速度の場合に約180MHzの周波数に応答する必要がある。
However, the
図5は、電流電圧変換増幅器510の周波数に対する利得の関係を示すグラフである。図5に示す閉ループ特性702及び開ループ特性701は、帰還抵抗R6の抵抗値r6及び寄生容量Csの容量値csに起因するポール周波数fp1で周波数特性(利得)が劣化する。ポール周波数fp1は単純には、下記式(8)で定まる。
FIG. 5 is a graph showing the relationship of the gain with respect to the frequency of the current-
fp1 = 1/(2π×r6×cs) ・・・式(8) fp1 = 1 / (2π × r6 × cs) (8)
上記式(8)に示すように、容量値csが大きくなるとポール周波数fp1が低くなる。これにより、電流電圧変換増幅器510のノイズ及び周波数特性が低下する。
As shown in the above equation (8), when the capacitance value cs increases, the pole frequency fp1 decreases. As a result, the noise and frequency characteristics of the current-
ここで、増幅回路600は、フォトダイオード501と電流電圧変換増幅器510との間に電流増幅器610を備えるため、レイアウト上においてフォトダイオード501から電流電圧変換増幅器510までの信号配線が長くなる。よって、当該信号配線の寄生容量Csは、電流増幅器610がない場合に比べて増加するため、電流電圧変換増幅器510のノイズ及び周波数特性が低下する。
Here, since the
このように、従来の増幅回路600は、周波数特性を高周波まで広げることが困難という問題がある。
As described above, the
上記課題に鑑み本発明は、電流増幅器及び電流電圧変換増幅器を用いた増幅回路であって、ノイズ及び周波数特性を高周波側に広げることができる増幅回路を提供することを目的とする。 In view of the above-described problems, an object of the present invention is to provide an amplifier circuit using a current amplifier and a current-voltage conversion amplifier, which can expand noise and frequency characteristics to the high frequency side.
上記課題を解決するため本発明の増幅回路は、反転入力端子と、非反転入力端子と、出力端子とを備える増幅部と、光を電流に変換し、前記反転入力端子に一端が接続されるフォトダイオードとを備え、前記増幅部は、制御端子が前記反転入力端子に接続される第1のトランジスタと、制御端子が第1のノードに接続され、前記第1のトランジスタと第1の差動対を形成する第2のトランジスタと、制御端子が前記非反転入力端子に接続され、前記第2のトランジスタと第2の差動対を形成する第3のトランジスタと、前記第1の差動対により増幅された信号を第2のノードに出力する第1の出力部と、前記第2の差動対により増幅された信号を前記出力端子に出力する第2の出力部と、前記第2のノードと、前記反転入力端子との間に挿入される第1の抵抗と、前記第1のノードと、前記第2のノードとの間に挿入される第2の抵抗と、前記第1のノードと、前記出力端子との間に挿入される第3の抵抗とを備える。 In order to solve the above-described problems, an amplifier circuit according to the present invention includes an amplifying unit including an inverting input terminal, a non-inverting input terminal, and an output terminal; The amplifier includes a first transistor having a control terminal connected to the inverting input terminal, a control terminal connected to a first node, and the first transistor and a first differential. A second transistor forming a pair; a control terminal connected to the non-inverting input terminal; a third transistor forming a second differential pair with the second transistor; and the first differential pair. A first output unit that outputs the signal amplified by the second node, a second output unit that outputs the signal amplified by the second differential pair to the output terminal, and the second output unit. Inserted between the node and the inverting input terminal A first resistor inserted between the first resistor and the first node and the second node, and a second resistor inserted between the first node and the output terminal. 3 resistors.
この構成によれば、第1の抵抗及び第2の抵抗の抵抗比により電流増幅率が定まり、第3の抵抗により電流電圧変換増幅率が定まる。また、第3の抵抗により増幅回路の周波数特性におけるポール周波数が定まるので、増幅率とポール周波数とを任意に定めることができる。 According to this configuration, the current amplification factor is determined by the resistance ratio of the first resistor and the second resistor, and the current-voltage conversion amplification factor is determined by the third resistor. Further, since the pole frequency in the frequency characteristic of the amplifier circuit is determined by the third resistor, the amplification factor and the pole frequency can be arbitrarily determined.
さらに、本発明に係る増幅回路では、第1の差動対と、第1の出力部と、第1の抵抗と、第2の抵抗とにより実現される電流増幅機能と、第2の差動対と、第2の出力部と、第3の抵抗とにより実現される電流電圧変換増幅機能とを1つの増幅器で実現している。さらに、第1の差動対と、第2の差動対において、第2のトランジスタを共用している。これにより、本発明に係る増幅回路は、従来の増幅回路に比べ、入力配線の長さを短くレイアウトできるので、寄生容量Csを低減できる。その結果、増幅回路100は、従来の増幅回路600よりもノイズ特性の悪化を抑制できる。さらに、増幅回路100は、利得を下げることなくポール周波数を高周波化できるので、周波数特性を高周波まで広げる(利用可能な周波数を高周波側まで広げる)ことができる。
Furthermore, in the amplifier circuit according to the present invention, a current amplification function realized by the first differential pair, the first output unit, the first resistor, and the second resistor, and the second differential The current-voltage conversion amplification function realized by the pair, the second output unit, and the third resistor is realized by one amplifier. Further, the first differential pair and the second differential pair share the second transistor. As a result, the amplifier circuit according to the present invention can reduce the parasitic capacitance Cs because the input wiring can be laid out shorter than the conventional amplifier circuit. As a result, the
さらに、本発明に係る増幅回路では、電流増幅機能と、電流電圧変換増幅機能とを実現する回路の一部を共有するので、増幅回路の回路規模を小さくでき、かつ消費電流を削減できる。 Furthermore, since the amplifier circuit according to the present invention shares part of the circuit that realizes the current amplification function and the current-voltage conversion amplification function, the circuit scale of the amplification circuit can be reduced and the current consumption can be reduced.
また、前記増幅回路は、さらに、前記第3のトランジスタの制御端子と、前記非反転入力端子との間に挿入される第4の抵抗と、前記第2のトランジスタの制御端子と、前記第1のノードとの間に挿入される第5の抵抗とを備えてもよい。 The amplifier circuit further includes a fourth resistor inserted between the control terminal of the third transistor and the non-inverting input terminal, the control terminal of the second transistor, and the first transistor. And a fifth resistor inserted between the first node and the second node.
この構成によれば、第4の抵抗及び第5の抵抗により、第3のトランジスタ及び第4のトランジスタの制御端子で発生する電圧降下を任意に調整できる。これにより、増幅回路のオフセット電圧の発生を防止できる。 According to this configuration, the voltage drop generated at the control terminals of the third transistor and the fourth transistor can be arbitrarily adjusted by the fourth resistor and the fifth resistor. Thereby, it is possible to prevent the occurrence of the offset voltage of the amplifier circuit.
また、前記第1の抵抗の抵抗値は、前記第2の抵抗の抵抗値より大きくてもよい。 The resistance value of the first resistor may be larger than the resistance value of the second resistor.
この構成によれば、第1の差動対と、第1の出力部と、第1の抵抗と、第2の抵抗とにより電流増幅機能を実現できる。 According to this configuration, a current amplification function can be realized by the first differential pair, the first output unit, the first resistor, and the second resistor.
また、前記第1の抵抗の抵抗値r1と、前記第2の抵抗の抵抗値r2と、前記第3の抵抗の抵抗値r3と、前記第4の抵抗の抵抗値r4と、前記第5の抵抗の抵抗値r5とは、r3−r4+r5+r3/r2×(r5−r1)=0 を満たしてもよい。 In addition, a resistance value r1 of the first resistor, a resistance value r2 of the second resistor, a resistance value r3 of the third resistor, a resistance value r4 of the fourth resistor, and the fifth resistor The resistance value r5 of the resistor may satisfy r3−r4 + r5 + r3 / r2 × (r5−r1) = 0.
この構成によれば、増幅回路のオフセット電圧の発生を防止できる。 According to this configuration, it is possible to prevent the offset voltage of the amplifier circuit from being generated.
以上により、本発明は、電流増幅器及び電流電圧変換増幅器を用いた増幅回路であって、ノイズ及び周波数特性を高周波側に広げることができる増幅回路を提供できる。 As described above, the present invention can provide an amplifier circuit that uses a current amplifier and a current-voltage conversion amplifier, and can expand the noise and frequency characteristics to the high frequency side.
以下、本発明の実施の形態に係る増幅回路について、図面を参照しながら詳細に説明する。 Hereinafter, an amplifier circuit according to an embodiment of the present invention will be described in detail with reference to the drawings.
(実施の形態1)
本発明の実施の形態1に係る増幅回路は、電流増幅器及び電流電圧変換増幅器の機能を有し、電流増幅器及び電流電圧変換増幅器の回路の一部を共用した単一の増幅器により、フォトダイオードからの光電流を増幅する。これにより、本発明の実施の形態1に係る増幅回路は、電流電圧変換増幅器の入力寄生容量を低減できるのでノイズ及び周波数特性を高周波側に広げることができる。
(Embodiment 1)
The amplifier circuit according to the first embodiment of the present invention has the functions of a current amplifier and a current-voltage conversion amplifier, and a single amplifier that shares a part of the circuit of the current amplifier and the current-voltage conversion amplifier allows the photodiode to Amplifies the photocurrent. As a result, the amplifier circuit according to Embodiment 1 of the present invention can reduce the input parasitic capacitance of the current-voltage conversion amplifier, and thus can expand noise and frequency characteristics to the high frequency side.
まず、本発明の実施の形態1に係る増幅回路の構成を説明する。 First, the configuration of the amplifier circuit according to the first embodiment of the present invention will be described.
図1は、本発明の実施の形態1に係る増幅回路の構成を示す回路図である。 FIG. 1 is a circuit diagram showing a configuration of an amplifier circuit according to Embodiment 1 of the present invention.
図1に示す増幅回路100は、BD−ROM、BD−Rなどの光ディスク及び光磁気ディスクの読み出し又は書き込みを行う光ディスクドライブが備える光ピックアップ用PDICに用いられる増幅回路である。増幅回路100は、フォトダイオード101と、増幅部110とを備える。
An amplifying
フォトダイオード101は、入射された光を光電流i1に変換する。フォトダイオード101により変換された光電流i1は、入力端子Iinに入力される。
The
フォトダイオード101は、アノードが接地され、カソードが入力端子Iinに接続される。
The
寄生容量Cs1は、フォトダイオード101のカソードと入力端子Iinと第1の抵抗R1の一端と第1のNPNトランジスタQ1のベースとを接続する配線の寄生容量である。寄生容量Cs1の容量値cs1は例えば0.1pF〜0.5pF程度である。
The parasitic capacitance Cs1 is a parasitic capacitance of wiring that connects the cathode of the
寄生容量Cs2は、ノード141の配線の寄生容量である。
The parasitic capacitance Cs2 is a parasitic capacitance of the wiring of the
増幅部110は、反転入力端子である入力端子Iinと、非反転入力端子である基準電圧端子Vrefと、出力端子Voutとを備える。増幅部110は、基準電圧端子Vrefに印加される基準電圧vrefに基づき、入力端子Iinに入力される光電流i1を増幅及び電圧に変換し、変換した電圧を出力端子Voutに出力する。
The amplifying
増幅部110は、第1の抵抗R1と、第2の抵抗R2と、第3の抵抗R3と、第1のNPNトランジスタQ1と、第3のNPNトランジスタQ3と、第2のNPNトランジスタQ2と、第4のNPNトランジスタQ7と、第5のNPNトランジスタQ9と、PNPトランジスタQ4、Q5、Q6、Q8と、定電流源S1、S2、S3、S4とを備える。
The amplifying
NPNトランジスタQ1は、ベースが入力端子Iinに接続され、エミッタが定電流源S1に接続され、コレクタがPNPトランジスタQ4のコレクタ及びNPNトランジスタQ7のベースに接続される。 The NPN transistor Q1 has a base connected to the input terminal Iin, an emitter connected to the constant current source S1, and a collector connected to the collector of the PNP transistor Q4 and the base of the NPN transistor Q7.
NPNトランジスタQ2は、ベースがノード141に接続され、エミッタが定電流源S1に接続され、コレクタがPNPトランジスタQ5のコレクタに接続される。
The NPN transistor Q2 has a base connected to the
NPNトランジスタQ7は、エミッタがノード142及び定電流源S2に接続される。
The NPN transistor Q7 has an emitter connected to the
ここで、NPNトランジスタQ1と、NPNトランジスタQ2とは差動対を形成する。 Here, the NPN transistor Q1 and the NPN transistor Q2 form a differential pair.
また、NPNトランジスタQ1及びQ2と、PNPトランジスタQ4及びQ5と、定電流源S1とにより、第1の差動増幅部121が形成される。また、NPNトランジスタQ7と、定電流源S2とにより、第1の出力部123が形成される。
The first
第1の差動増幅部121は、入力端子Iinと、ノード141との電圧差を増幅し、増幅した電圧をノード143に出力する。第1の出力部123は、ノード143の電圧を増幅及び駆動し、ノード142に出力する。
The first
つまり、第1の差動増幅部121及び第1の出力部123により、第1の演算増幅器(オペアンプ)が形成される。当該第1の演算増幅器は、入力端子Iinと、ノード141との電圧差に応じた電圧をノード142に出力する。当該第1の演算増幅器において、入力端子Iinが反転入力端子であり、ノード141が非反転入力端子であり、ノード142が出力端子である。
That is, the first
第1の抵抗R1は、ノード142と、入力端子Iinとの間に挿入される。第2の抵抗R2は、ノード141と、ノード142との間に挿入される。
The first resistor R1 is inserted between the
当該第1の演算増幅器と、第1の抵抗R1及び第2の抵抗R2とにより、電流増幅器が構成される。当該電流増幅器は、フォトダイオード101により変換された光電流i1を電流i2に増幅し、増幅した電流i2をノード141に出力する。
The first operational amplifier, the first resistor R1, and the second resistor R2 constitute a current amplifier. The current amplifier amplifies the photocurrent i1 converted by the
また、NPNトランジスタQ3は、ベースが基準電圧端子Vrefに接続され、エミッタが定電流源S1に接続され、コレクタがPNPトランジスタQ6のコレクタ及びPNPトランジスタQ8のベースに接続される。 The NPN transistor Q3 has a base connected to the reference voltage terminal Vref, an emitter connected to the constant current source S1, and a collector connected to the collector of the PNP transistor Q6 and the base of the PNP transistor Q8.
PNPトランジスタQ8は、コレクタがNPNトランジスタQ9のベース及び定電流源S3に接続される。 The collector of the PNP transistor Q8 is connected to the base of the NPN transistor Q9 and the constant current source S3.
ここで、NPNトランジスタQ2と、NPNトランジスタQ3とは差動対を形成する。 Here, the NPN transistor Q2 and the NPN transistor Q3 form a differential pair.
また、NPNトランジスタQ2及びQ3と、PNPトランジスタQ5及びQ6と、定電流源S1とにより、第2の差動増幅部122が形成される。また、PNPトランジスタQ8と、NPNトランジスタQ9と、定電流源S3及びS4とにより、第2の出力部124が形成される。
The second
第2の差動増幅部122は、ノード141と、基準電圧端子Vrefとの電圧差に応じた電圧をノード144に出力する。第2の出力部124は、ノード144の電圧を増幅及び駆動し、出力端子Voutに出力する。
The second
つまり、第2の差動増幅部122及び第2の出力部124により、第2の演算増幅器(オペアンプ)が形成される。当該第2の演算増幅器は、ノード141と、基準電圧端子Vrefとの電圧差に応じた電圧を出力端子Voutに出力する。当該第2の演算増幅器において、ノード141が反転入力端子であり、基準電圧端子Vrefが非反転入力端子であり、出力端子Voutが出力端子である。
That is, the second
第3の抵抗R3は、ノード141と、出力端子Voutとの間に挿入される。
The third resistor R3 is inserted between the
当該第2の演算増幅器と、第3の抵抗R3とにより、電流電圧変換増幅器が構成される。当該電流電圧変換増幅器は、ノード141に入力される電流i2を増幅及び電流電圧変換し、変換した電圧を出力端子Voutに出力する。
The second operational amplifier and the third resistor R3 constitute a current-voltage conversion amplifier. The current-voltage conversion amplifier amplifies and current-voltage converts the current i2 input to the
つまり、光電流i1は、第1の差動増幅部121と、第1の出力部123と、第1の抵抗R1及び第2の抵抗R2とで構成される電流増幅器により、電流i2に増幅される。当該電流増幅器により増幅された電流i2は、第2の差動増幅部122と、第2の出力部124と、第3の抵抗R3とで構成される電流電圧変換増幅器により、電流電圧変換されたのち出力端子Voutに出力される。
That is, the photocurrent i1 is amplified to the current i2 by a current amplifier including the first
以上のように、増幅部110では、電流増幅器と、電流電圧変換増幅器とを単一の増幅回路として形成する。
As described above, in the
さらに、増幅部110では、電流増幅器と、電流電圧変換増幅器とに含まれる回路の一部を共有する。具体的には、NPNトランジスタQ2と、PNPトランジスタQ5と、定電流源S1とが電流増幅器と、電流電圧変換増幅器とで共用される。
Further, the
これにより、増幅回路100は、電流増幅器の出力と電流電圧変換増幅器の入力とを接続する配線(ノード141)の寄生容量Cs2を、従来の増幅回路600に比べ、低減できる。これにより、増幅回路100は、利得を下げることなく、ノイズ及び周波数特性を高周波側に広げることができる。
Thereby, the
次に、増幅回路100の動作を説明する。
Next, the operation of the
フォトダイオード101は、光ディスクに反射されたレーザ光を受けて入力端子Iinから光電流i1を引き抜く。
The
光電流i1は第1の抵抗R1に流れ、第1の抵抗R1の両端には電圧(i1×r1)が発生する。また、第2の抵抗R2には電流i2が流れ、第2の抵抗R2の両端には電圧(i2×r2)が発生する。ここで、r1は、第1の抵抗R1の抵抗値であり、r2は、第2の抵抗R2の抵抗値である。 The photocurrent i1 flows through the first resistor R1, and a voltage (i1 × r1) is generated across the first resistor R1. Further, a current i2 flows through the second resistor R2, and a voltage (i2 × r2) is generated across the second resistor R2. Here, r1 is the resistance value of the first resistor R1, and r2 is the resistance value of the second resistor R2.
第1の差動増幅部121と第1の出力部123とにより構成される第1の演算増幅器の反転入力端子と非反転入力端子とはイマジナリーショートしていると考えられるので、第1の抵抗R1の両端の電圧(i1×r1)と、第2の抵抗R2の両端の電圧(i2×r2)とは等しい。それゆえ、第2の抵抗R2に流れる電流i2はi2=(r1/r2)×i1となる。
Since the inverting input terminal and the non-inverting input terminal of the first operational amplifier constituted by the first
第1の抵抗R1を流れる電流i1は、フォトダイオード101に流れる光電流、つまりフォトダイオード101の受光量を示す受光信号に対応する電流とみなせる。
The current i1 flowing through the first resistor R1 can be regarded as a photocurrent flowing through the
よって、当該第1の演算増幅器と第1の抵抗R1と第2の抵抗R2とで構成される電流増幅器による電流増幅率は(r1/r2)となる。つまり、第1の抵抗R1の抵抗値r1を第2の抵抗R2の抵抗値r2より大きくすることで、当該電流増幅器は、光電流i1を電流i2に増幅できる。例えば、r1=5kΩ、r2=1kΩの場合、当該電流増幅器の電流増幅率は5kΩ/1kΩ=5倍である。 Therefore, the current amplification factor by the current amplifier including the first operational amplifier, the first resistor R1, and the second resistor R2 is (r1 / r2). That is, by making the resistance value r1 of the first resistor R1 larger than the resistance value r2 of the second resistor R2, the current amplifier can amplify the photocurrent i1 to the current i2. For example, when r1 = 5 kΩ and r2 = 1 kΩ, the current amplification factor of the current amplifier is 5 kΩ / 1 kΩ = 5 times.
当該電流増幅器により増幅された電流i2は第3の抵抗R3に流れ込み、第3の抵抗R3の両端には電圧(i2×r3)が発生する。ここで、r3は、第3の抵抗R3の抵抗値である。 The current i2 amplified by the current amplifier flows into the third resistor R3, and a voltage (i2 × r3) is generated across the third resistor R3. Here, r3 is the resistance value of the third resistor R3.
また、第2の差動増幅部122と第2の出力部124とで構成される第2の演算増幅器の反転入力端子と非反転入力端子とはイマジナリーショートしていると考えられるので、出力端子Voutには基準電圧端子Vrefに印加される基準電圧vref−i2×r3の電圧が出力される。
In addition, since the inverting input terminal and the non-inverting input terminal of the second operational amplifier constituted by the second
以上のように、フォトダイオード101で発生した光電流i1は、電流増幅器によりr2/r1倍に増幅される。電流増幅器により増幅された電流i2は、電流電圧変換増幅器によりr3倍に増幅される。よって、増幅回路100のトータルの増幅率は、r2/r1×r3で表される。
As described above, the photocurrent i1 generated in the
また、フォトダイオード101に光が照射されることで光電流i1が引き抜かれると、出力端子Voutに出力される出力電圧voutは基準電圧vrefに対して低下する方向に変化する。例えば、r1=5kΩ、r2=1kΩ、r3=10kΩ、i1=10uAの場合、トータルの増幅率は50kΩである。よって、出力電圧voutは基準電圧vrefに対して0.5V低下する。
Further, when the photocurrent i1 is extracted by irradiating the
次に、増幅回路100における周波数特性及びノイズ特性について説明する。
Next, frequency characteristics and noise characteristics in the
本発明の実施の形態1に係る増幅回路100は、電流増幅器で電流増幅する。これにより、電流電圧変換増幅器の変換抵抗R3の抵抗値r3を小さく設定できるので、増幅回路100の周波数特性及びノイズ特性を向上できる。
The
さらに、増幅回路100では、電流増幅器の機能と電流電圧変換増幅器の機能とが一つの増幅器で実現される。また、増幅回路100では、電流増幅器と、電流電圧変換増幅器とに含まれる回路の一部を共有する。具体的には、NPNトランジスタQ2と、PNPトランジスタQ5と、定電流源S1とが電流増幅器と、電流電圧変換増幅器とで共用される。
Further, in the
これにより、増幅回路100は、従来の増幅回路600に比べ、電流電圧変換増幅器に入力される入力配線(ノード141の配線)の長さを短くできる。これにより、増幅回路100は、寄生容量Cs2を低減できる。その結果、増幅回路100は、従来の増幅回路600よりもノイズ特性の悪化を抑制できる。さらに、増幅回路100は、利得を下げることなくポール周波数を高くできるので、周波数特性を高周波側に広げることができる。
As a result, the
さらに、増幅回路100では、電流増幅器と、電流電圧変換増幅器とに含まれる回路の一部を共有するので、回路規模を小さくでき、かつ消費電流を削減できる。
Furthermore, since the
このように本発明の実施の形態1に係る増幅回路100によれば、帰還抵抗である第3の抵抗R3の抵抗値r2と寄生容量Cs2の容量値cs2で決まる電流電圧変換増幅器の周波数特性を高周波まで広げることができる。
As described above, according to the
(実施の形態2)
本発明の実施の形態2では、周波数特性及びノイズ特性を広帯域化すると同時に、オフセット電圧の発生を防止できる増幅回路について説明する。
(Embodiment 2)
In the second embodiment of the present invention, an amplifier circuit capable of widening frequency characteristics and noise characteristics and preventing the occurrence of an offset voltage will be described.
図2は、本発明の実施の形態2に係る増幅回路の構成を示す回路図である。
FIG. 2 is a circuit diagram showing a configuration of an amplifier circuit according to
図2に示す増幅回路200は、図1に示す実施の形態1に係る増幅回路100に対して、増幅部210の構成が異なる。具体的には、増幅部210は、増幅部110の構成に加え、さらに、第4の抵抗R4と、第5の抵抗R5とを備える。なお、図1と同様の要素には同一の符号を付しており、説明は省略し、相違点についてのみ説明する。
The
第4の抵抗R4は、NPNトランジスタQ3のベースと、基準電圧端子Vrefとの間に挿入される。 The fourth resistor R4 is inserted between the base of the NPN transistor Q3 and the reference voltage terminal Vref.
第5の抵抗R5は、NPNトランジスタQ2のベースと、ノード141との間に挿入される。
The fifth resistor R5 is inserted between the base of the NPN transistor Q2 and the
以下、増幅回路200の動作を説明する。
Hereinafter, the operation of the
ここで、ノード142の電圧をV1、ノード141の電圧をV2、出力端子Voutの電圧をvout、第1の抵抗R1に流れる電流をi1、第2の抵抗R2に流れる電流をi2、第3の抵抗R3に流れる電流をi3、NPNトランジスタQ1のベース電流をib1、NPNトランジスタQ3のベース電流をib2、NPNトランジスタQ2のベース電流をib3、第4の抵抗R4の抵抗値をr4、第5の抵抗R5の抵抗値をr5とする。
Here, the voltage of the
フォトダイオード101に光を照射しない、無入力状態では下記式(1)〜式(6)が成り立つ。
In the non-input state where the
V1=vref−ib2×r4+i1×r1 ・・・ 式(1)
V2=vref−ib2×r4+ib3×r5 ・・・ 式(2)
vout=V2+i3×r3 ・・・ 式(3)
i1=ib1 ・・・ 式(4)
i2=(V1−V2)/r2 ・・・ 式(5)
i2=i3+ib3 ・・・ 式(6)
V1 = vref−ib2 × r4 + i1 × r1 (1)
V2 = vref−ib2 × r4 + ib3 × r5 (2)
vout = V2 + i3 × r3 (3)
i1 = ib1 Formula (4)
i2 = (V1-V2) / r2 (5)
i2 = i3 + ib3 (6)
ここで、ib1=ib2=ib3=ibと仮定して式(1)〜式(6)を解くと、増幅回路200のオフセット電圧Voff(=vout−vref)は下記式(7)で表される。
Here, when the equations (1) to (6) are solved assuming that ib1 = ib2 = ib3 = ib, the offset voltage Voff (= vout−vref) of the
Voff=ib×(r3−r4+r5+r3/r2×(r5−r1)) ・・・ 式(7) Voff = ib × (r3-r4 + r5 + r3 / r2 × (r5-r1)) (7)
よって、周波数特性及びノイズ特性が最適となるように抵抗値r1、r2、r3を設定したのちに、r3−r4+r5+r3/r2×(r5−r1)=0となるようにr4及びr5の値を調整することにより増幅回路200のオフセット電圧の発生を防止できる。
Therefore, after setting the resistance values r1, r2, and r3 so that the frequency characteristics and the noise characteristics are optimal, the values of r4 and r5 are adjusted so that r3-r4 + r5 + r3 / r2 × (r5-r1) = 0. By doing so, the generation of the offset voltage of the
このように本発明の実施の形態2に係る増幅回路200は、実施の形態1に係る増幅回路100の効果に加え、オフセット電圧の発生を防止できる。
As described above, the
なお、上記実施の形態1及び実施の形態2において示した回路構成は一例であり、本発明の特徴及び効果を維持したまま変形してもよい。 Note that the circuit configurations shown in the first and second embodiments are examples, and may be modified while maintaining the features and effects of the present invention.
例えば、上記説明では、バイポーラトランジスタを用いた例を説明したが、バイポーラトランジスタの代わりにMOSトランジスタを用いてもよい。 For example, in the above description, an example using a bipolar transistor has been described, but a MOS transistor may be used instead of the bipolar transistor.
また、各トランジスタの極性(NPN及びPNP)を入れ替えたうえ、当該入れ替えにあわせて回路構成を変更してもよい。 Further, the polarity (NPN and PNP) of each transistor may be exchanged, and the circuit configuration may be changed in accordance with the exchange.
本発明は、フォトダイオードからの受光信号を増幅する増幅回路に適用でき、例えば、BD−ROM、BD−Rなどの光ディスク及び光磁気ディスクなどの読み出し又は書き込みを行う光ディスクドライブに適用できる。 The present invention can be applied to an amplifier circuit that amplifies a light reception signal from a photodiode, and can be applied to, for example, an optical disc such as a BD-ROM and a BD-R and an optical disc drive that performs reading or writing of a magneto-optical disc.
100、200、500、600 増幅回路
101、501 フォトダイオード
110、210 増幅部
121 第1の差動増幅部
122 第2の差動増幅部
123 第1の出力部
124 第2の出力部
141、142、143、144 ノード
510 電流電圧変換増幅器
511、611 演算増幅器
610 電流増幅器
701 開ループ特性
702 閉ループ特性
Cs、Cs1、Cs2 寄生容量
Q1、Q2、Q3、Q7、Q9 NPNトランジスタ
Q4、Q5、Q6、Q8 PNPトランジスタ
R1、R2、R3、R4、R5、R6、R7 抵抗
S1、S2、S3、S4 定電流源
100, 200, 500, 600
Claims (4)
光を電流に変換し、前記反転入力端子に一端が接続されるフォトダイオードとを備え、
前記増幅部は、
制御端子が前記反転入力端子に接続される第1のトランジスタと、
制御端子が第1のノードに接続され、前記第1のトランジスタと第1の差動対を形成する第2のトランジスタと、
制御端子が前記非反転入力端子に接続され、前記第2のトランジスタと第2の差動対を形成する第3のトランジスタと、
前記第1の差動対により増幅された信号を第2のノードに出力する第1の出力部と、
前記第2の差動対により増幅された信号を前記出力端子に出力する第2の出力部と、
前記第2のノードと、前記反転入力端子との間に挿入される第1の抵抗と、
前記第1のノードと、前記第2のノードとの間に挿入される第2の抵抗と、
前記第1のノードと、前記出力端子との間に挿入される第3の抵抗とを備える
増幅回路。 An amplifier comprising an inverting input terminal, a non-inverting input terminal, and an output terminal;
Comprising a photodiode that converts light into current and has one end connected to the inverting input terminal;
The amplification unit is
A first transistor having a control terminal connected to the inverting input terminal;
A second transistor having a control terminal connected to a first node and forming a first differential pair with the first transistor;
A third transistor having a control terminal connected to the non-inverting input terminal and forming a second differential pair with the second transistor;
A first output unit for outputting a signal amplified by the first differential pair to a second node;
A second output unit for outputting a signal amplified by the second differential pair to the output terminal;
A first resistor inserted between the second node and the inverting input terminal;
A second resistor inserted between the first node and the second node;
An amplifier circuit comprising: a third resistor inserted between the first node and the output terminal.
前記第3のトランジスタの制御端子と、前記非反転入力端子との間に挿入される第4の抵抗と、
前記第2のトランジスタの制御端子と、前記第1のノードとの間に挿入される第5の抵抗とを備える
請求項1記載の増幅回路。 The amplifier circuit further includes:
A fourth resistor inserted between the control terminal of the third transistor and the non-inverting input terminal;
The amplifier circuit according to claim 1, further comprising a fifth resistor inserted between a control terminal of the second transistor and the first node.
請求項1又は2記載の増幅回路。 The amplifier circuit according to claim 1, wherein a resistance value of the first resistor is larger than a resistance value of the second resistor.
請求項2記載の増幅回路。 A resistance value r1 of the first resistor, a resistance value r2 of the second resistor, a resistance value r3 of the third resistor, a resistance value r4 of the fourth resistor, and a resistance value r5 of the fifth resistor. The amplifier circuit according to claim 2, wherein the resistance value r5 satisfies r3−r4 + r5 + r3 / r2 × (r5−r1) = 0.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008145757A JP2009296130A (en) | 2008-06-03 | 2008-06-03 | Amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008145757A JP2009296130A (en) | 2008-06-03 | 2008-06-03 | Amplifier circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009296130A true JP2009296130A (en) | 2009-12-17 |
Family
ID=41543943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008145757A Pending JP2009296130A (en) | 2008-06-03 | 2008-06-03 | Amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009296130A (en) |
-
2008
- 2008-06-03 JP JP2008145757A patent/JP2009296130A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5981936A (en) | Photo detector circuit having a current mirror circuit | |
JP4228020B2 (en) | Photoreceiver / amplifier circuit, optical pickup device and optical disk device | |
JP4397841B2 (en) | Light receiving amplifier circuit and optical pickup device having the same | |
US7449670B2 (en) | Amplifier circuit and optical pickup device | |
JP4884018B2 (en) | Amplifying device and optical disk drive device | |
JP2007005901A (en) | Light receiving circuit and semiconductor integrated circuit device provided with light receiving circuit | |
JP2007104136A (en) | Photoelectric current amplifier circuit, and optical pickup apparatus | |
JP3827542B2 (en) | Optical amplifier and optical pickup device using the same | |
JP2007122841A (en) | Light-reception amplifier circuit and optical pickup device | |
JP2007135106A (en) | Photocurrent amplifying circuit, and optical pickup device | |
JP2005080278A (en) | Current-voltage conversion and amplification circuit adopting limiter circuit by current detection | |
US6396351B1 (en) | Preamplifier circuit for a photodetector | |
JP4696631B2 (en) | Photocurrent amplifier circuit | |
JP2009212702A (en) | Light receiving amplifier circuit, optical pickup apparatus, and optical disk drive | |
JP2009296130A (en) | Amplifier circuit | |
JP4680118B2 (en) | Light receiving amplification circuit and optical pickup | |
JP4315104B2 (en) | Signal processing circuit and optical disc recording / reproducing apparatus | |
JP2005210147A (en) | Light-receiving amplifier circuit and optical pickup element provided therewith | |
JP2008306673A (en) | Amplification circuit | |
JP2005026420A (en) | Photodiode circuit | |
JP2008277915A (en) | Photoelectric conversion device | |
JP2004096288A (en) | Current/voltage converter circuit, signal processing circuit using the same, and optical information reproducer | |
JPH03232120A (en) | Optical disk recording and reproducing device | |
JP2011108331A (en) | Amplifier circuit and optical pickup apparatus | |
JP2009044684A (en) | Amplification circuit |