JP2009295725A - Method for manufacturing of substrate for electrooptical device, substrate for electrooptical device, electrooptical device, and electronic device - Google Patents

Method for manufacturing of substrate for electrooptical device, substrate for electrooptical device, electrooptical device, and electronic device Download PDF

Info

Publication number
JP2009295725A
JP2009295725A JP2008146676A JP2008146676A JP2009295725A JP 2009295725 A JP2009295725 A JP 2009295725A JP 2008146676 A JP2008146676 A JP 2008146676A JP 2008146676 A JP2008146676 A JP 2008146676A JP 2009295725 A JP2009295725 A JP 2009295725A
Authority
JP
Japan
Prior art keywords
semiconductor layer
film
substrate
electro
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008146676A
Other languages
Japanese (ja)
Inventor
Hiroyuki Oikawa
広之 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008146676A priority Critical patent/JP2009295725A/en
Publication of JP2009295725A publication Critical patent/JP2009295725A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suit to microfabrication of a semiconductor layer for structuring a TFT, and to reduce generation of optical leak current in the TFT. <P>SOLUTION: The method for manufacturing of a substrate for an electrooptical device includes a process for forming a semiconductor film (1ap) on a substrate (10), a process for forming an oxidation preventing film (700) for preventing oxidation of the semiconductor film on the semiconductor film, a process for forming a semiconductor layer (1a) by patterning the oxidation preventing film and semiconductor film collectively by a photolithography method and an etching method, a process for oxidizing at least a part of a side surface of the semiconductor layer by carrying out oxidation treatment in a state that the oxidation preventing film is formed on the semiconductor layer. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、例えば液晶装置等の電気光学装置に用いられる電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、及び、例えば液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to a method for manufacturing an electro-optical device substrate used in an electro-optical device such as a liquid crystal device, an electro-optical device substrate, an electro-optical device, and an electronic device such as a liquid crystal projector.

この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段(ライトバルブ)としても多用されている。特に投射型表示装置の場合、光源から比較的強い光が入射されるため、装置内の薄膜トランジスタ(TFT:Thin Film Transistor)等に光リーク電流が発生し、画質の低下や誤動作の原因となる場合がある。   A liquid crystal device which is an example of this type of electro-optical device is frequently used not only as a direct-view display but also as a light modulation means (light valve) of, for example, a projection display device. In particular, in the case of a projection display device, since a relatively strong light is incident from a light source, a light leakage current is generated in a thin film transistor (TFT) in the device, which may cause deterioration in image quality or malfunction. There is.

例えば特許文献1には、LDD(Lightly Doped Drain)構造を有するTFTについて、チャネル領域の両側に形成されるLDD領域のうち、画素電極に接続されたソースドレイン領域とチャネル領域との間に形成された画素電極側LDD領域の幅を、データ線に接続されたソースドレイン領域とチャネル領域との間に形成されたデータ線側LDD領域の幅よりも小さくすることにより、画素電極側LDD領域に入射する光を低減する技術が開示されている。   For example, in Patent Document 1, a TFT having an LDD (Lightly Doped Drain) structure is formed between a source / drain region connected to a pixel electrode and a channel region among LDD regions formed on both sides of the channel region. By making the width of the pixel electrode side LDD region smaller than the width of the data line side LDD region formed between the source / drain region connected to the data line and the channel region, the light is incident on the pixel electrode side LDD region. A technique for reducing the amount of light is disclosed.

特開2004−340981号公報Japanese Patent Laid-Open No. 2004-340981

しかしながら、製造プロセスにおいて、TFTを構成する半導体層をフォトリソグラフィ法及びエッチング法のみによって微細化しようとする場合には、半導体層を、露光装置の能力(或いは性能)に応じた限界幅よりも小さな幅を有するように微細化することが困難であるという技術的問題点がある。このため、例えば画素電極側LDD領域の幅を、露光装置の能力に応じた限界幅よりも小さな幅にすることができないため、TFTにおける光リーク電流を十分に低減することができず、画質を向上させることが困難となってしまうという技術的問題点がある。   However, in the manufacturing process, when the semiconductor layer constituting the TFT is to be miniaturized only by the photolithography method and the etching method, the semiconductor layer is smaller than the limit width corresponding to the capability (or performance) of the exposure apparatus. There is a technical problem that it is difficult to miniaturize to have a width. For this reason, for example, the width of the pixel electrode side LDD region cannot be made smaller than the limit width according to the capability of the exposure apparatus, so that the light leakage current in the TFT cannot be sufficiently reduced, and the image quality is improved. There is a technical problem that it is difficult to improve.

本発明は、例えば上述した問題点に鑑みなされたものであり、例えば、TFTを構成する半導体層の微細化に適しており、TFTにおける光リーク電流の発生を低減可能な電気光学装置用基板の製造方法、電気光学装置用基板、このような電気光学装置用基板を備えた電気光学装置、並びにこのような電気光学装置を具備してなる電子機器を提供することを課題とする。   The present invention has been made in view of, for example, the above-described problems. For example, the present invention is suitable for miniaturization of a semiconductor layer constituting a TFT, and is an electro-optical device substrate that can reduce generation of light leakage current in the TFT. It is an object to provide a manufacturing method, an electro-optical device substrate, an electro-optical device including the electro-optical device substrate, and an electronic apparatus including the electro-optical device.

本発明に係る電気光学装置用基板の製造方法は上記課題を解決するために、基板上に、画素電極と、前記画素電極に電気的に接続された半導体層を含むトランジスタとを備えた電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、前記基板上に半導体膜を形成する工程と、前記半導体膜上に前記半導体膜の酸化を防止するための酸化防止膜を形成する工程と、前記酸化防止膜及び前記半導体膜を、フォトリソグラフィ法及びエッチング法により一括でパターニングすることにより、前記半導体層を形成する工程と、前記半導体層上に前記酸化防止膜が形成されている状態で、酸化処理を施すことにより、前記半導体層の少なくとも一部の側面を酸化する工程と、前記半導体層に電気的に接続するように、前記画素電極を形成する工程とを含む。   In order to solve the above problems, an electro-optical device manufacturing method according to the present invention includes a pixel electrode and a transistor including a semiconductor layer electrically connected to the pixel electrode on the substrate. An electro-optical device substrate manufacturing method for manufacturing a device substrate, comprising: forming a semiconductor film on the substrate; and forming an antioxidant film on the semiconductor film to prevent oxidation of the semiconductor film Forming the semiconductor layer by patterning the antioxidant film and the semiconductor film in a lump by a photolithography method and an etching method, and forming the antioxidant film on the semiconductor layer. In this state, the pixel electrode is shaped so as to be electrically connected to the semiconductor layer by oxidizing the at least part of the side surface of the semiconductor layer by performing an oxidation treatment. And a step of.

本発明に係る電気光学装置用基板の製造方法によれば、先ず、例えばガラス基板等の基板上に、例えばポリシリコン膜等の半導体膜を形成する。この際、半導体膜は、典型的には、基板上の全面に形成される。   According to the method for manufacturing a substrate for an electro-optical device according to the present invention, a semiconductor film such as a polysilicon film is first formed on a substrate such as a glass substrate. At this time, the semiconductor film is typically formed on the entire surface of the substrate.

次に、半導体膜上に、半導体膜の酸化を防止するための酸化防止膜を形成する。酸化防止膜は、例えば、シリコン窒化膜(SiN膜)、窒化チタン膜(TiN膜)等の窒化膜等から形成される。   Next, an antioxidant film for preventing oxidation of the semiconductor film is formed on the semiconductor film. The antioxidant film is formed of, for example, a nitride film such as a silicon nitride film (SiN film) or a titanium nitride film (TiN film).

次に、酸化防止膜及び半導体膜をフォトリソグラフィ法及びエッチング法により一括でパターニングすることにより、半導体層を形成する。この際、半導体層は、典型的には、フォトリソグラフィ法及びエッチング法によるパターニングにおける最小限界幅を有する部分を含む所定の平面パターンで形成される。尚、ここで、最小限界幅は、フォトリソグラフィ法及びエッチング法によってパターニング可能な最小の幅を意味し、例えば露光装置等の能力に依存する。   Next, the antioxidant film and the semiconductor film are collectively patterned by a photolithography method and an etching method, thereby forming a semiconductor layer. At this time, the semiconductor layer is typically formed in a predetermined plane pattern including a portion having a minimum limit width in patterning by a photolithography method and an etching method. Here, the minimum limit width means a minimum width that can be patterned by a photolithography method and an etching method, and depends on, for example, the capability of an exposure apparatus or the like.

次に、半導体層上に酸化防止膜が形成されている状態で、例えば加熱炉を用いた熱酸化処理等の酸化処理を施すことにより、半導体層の少なくとも一部の側面を酸化する。ここで特に、半導体層上(言い換えれば、半導体層の上面)には、酸化防止膜が形成されているので、半導体層における上面側は、酸化処理によっては酸化されない。言い換えれば、半導体層の上面を酸化防止膜で覆い、半導体層の少なくとも一部の側面が酸素雰囲気にさらされた状態(即ち、半導体層の少なくとも一部の側面が露出した状態)で、酸化処理を施すことにより、半導体層の上面の酸化を防止しつつ半導体層の少なくとも一部の側面を酸化する。   Next, in a state where the antioxidant film is formed on the semiconductor layer, for example, an oxidation treatment such as a thermal oxidation treatment using a heating furnace is performed to oxidize at least a part of the side surface of the semiconductor layer. Here, in particular, since the antioxidant film is formed on the semiconductor layer (in other words, the upper surface of the semiconductor layer), the upper surface side of the semiconductor layer is not oxidized by the oxidation treatment. In other words, the oxidation treatment is performed in a state in which the upper surface of the semiconductor layer is covered with an antioxidant film and at least a part of the side surface of the semiconductor layer is exposed to an oxygen atmosphere (that is, a state in which at least a part of the side surface of the semiconductor layer is exposed). As a result, at least a part of the side surface of the semiconductor layer is oxidized while preventing oxidation of the upper surface of the semiconductor layer.

このように半導体層の少なくとも一部の側面を酸化することで、半導体層の少なくとも一部の幅を小さくすることができる。即ち、例えばポリシリコン等からなる半導体層の少なくとも一部の側面を酸化することで、半導体層の少なくとも一部における側面部分を例えば酸化シリコン等の酸化物に変化させることができ、半導体層の少なくとも一部の幅を小さくすることができる。尚、半導体層上に酸化防止膜が形成されている状態で酸化処理を施す処理条件(例えば、処理時間等)を変更することよって、半導体層の少なくとも一部の幅を調整することが可能である。言い換えれば、本発明に係る電気光学装置用基板の製造方法によれば、半導体層を、例えば、フォトリソグラフィ法及びエッチング法によるパターニングにおける最小限界幅よりも小さい幅を有するように形成することができる、即ち、半導体層を例えば露光装置等の能力以上に微細化することが可能である。   Thus, by oxidizing at least a part of the side surface of the semiconductor layer, the width of at least a part of the semiconductor layer can be reduced. That is, by oxidizing at least a part of a side surface of a semiconductor layer made of, for example, polysilicon, the side surface part of at least a part of the semiconductor layer can be changed to an oxide such as silicon oxide. Some widths can be reduced. Note that it is possible to adjust the width of at least a part of the semiconductor layer by changing the processing conditions (for example, the processing time) for performing the oxidation treatment in a state where the antioxidant film is formed on the semiconductor layer. is there. In other words, according to the method for manufacturing a substrate for an electro-optical device according to the present invention, the semiconductor layer can be formed to have a width smaller than a minimum limit width in patterning by a photolithography method and an etching method, for example. That is, it is possible to make the semiconductor layer finer than the capability of, for example, an exposure apparatus.

よって、本発明に係る電気光学装置用基板の製造方法によって製造された電気光学装置用基板を備える電気光学装置の動作時において、半導体層に入射する光を低減できる。従って、半導体層を含むトランジスタにおける光リーク電流の発生を低減できる。   Therefore, the light incident on the semiconductor layer can be reduced during the operation of the electro-optical device including the electro-optical device substrate manufactured by the electro-optical device substrate manufacturing method according to the present invention. Accordingly, generation of light leakage current in a transistor including a semiconductor layer can be reduced.

ここで、仮に、半導体層上に酸化防止膜が形成されていない状態で、半導体層に酸化処理を施した場合には、半導体層の上面及び側面が酸化されることになる。このため、半導体層の側面が酸化されることで半導体層の幅が小さくなると共に、半導体層の層厚(或いは膜厚)も小さくなってしまう。このため、半導体層を含むトランジスタのオン電流が低下してしまうおそれがある。   Here, if the oxidation treatment is performed on the semiconductor layer in a state where the antioxidant film is not formed on the semiconductor layer, the upper surface and side surfaces of the semiconductor layer are oxidized. For this reason, when the side surface of the semiconductor layer is oxidized, the width of the semiconductor layer is reduced and the layer thickness (or film thickness) of the semiconductor layer is also reduced. Therefore, the on-state current of the transistor including the semiconductor layer may be reduced.

しかるに、本発明では特に、半導体層上に例えば窒化膜等からなる酸化防止膜が形成された状態で、酸化処理を施すので、半導体層の上面の酸化を確実に防止しつつ半導体層の少なくとも一部の側面を酸化することができる。よって、半導体層の膜厚が小さくなってしまうことを防止できると共に半導体層の少なくとも一部の幅を小さくすることができる。従って、半導体層を含むトランジスタのオン電流の低下を抑制しつつ、光リーク電流の発生を低減できる。   However, in the present invention, in particular, since the oxidation treatment is performed in a state where an antioxidant film made of, for example, a nitride film is formed on the semiconductor layer, at least one of the semiconductor layers can be prevented while reliably preventing oxidation of the upper surface of the semiconductor layer. The side of the part can be oxidized. Therefore, the thickness of the semiconductor layer can be prevented from being reduced, and at least a part of the width of the semiconductor layer can be reduced. Therefore, generation of light leakage current can be reduced while suppressing a decrease in on-state current of the transistor including the semiconductor layer.

以上説明したように、本発明に係る電気光学装置用基板の製造方法によれば、トランジスタを構成する半導体層を例えば露光装置等の能力以上に微細化することが可能である。よって、本発明に係る電気光学装置用基板の製造方法によって製造された電気光学装置用基板を備える電気光学装置の動作時における、トランジスタにおける光リーク電流の発生を低減できる。   As described above, according to the method for manufacturing a substrate for an electro-optical device according to the present invention, the semiconductor layer constituting the transistor can be miniaturized beyond the capability of, for example, an exposure apparatus. Therefore, it is possible to reduce the occurrence of light leakage current in the transistor during the operation of the electro-optical device including the electro-optical device substrate manufactured by the method for manufacturing the electro-optical device substrate according to the present invention.

本発明に係る電気光学装置用基板の製造方法の一態様によれば、前記酸化防止膜を形成する工程において、前記酸化防止膜を窒化膜から形成する。   According to the aspect of the method for manufacturing the substrate for an electro-optical device according to the invention, in the step of forming the antioxidant film, the antioxidant film is formed from a nitride film.

この態様によれば、酸化防止膜は、例えばシリコン窒化膜、窒化チタン膜等の窒化膜から形成されるので、酸化処理による半導体層の上面の酸化を好適に防止できる。   According to this aspect, since the antioxidant film is formed of a nitride film such as a silicon nitride film or a titanium nitride film, oxidation of the upper surface of the semiconductor layer due to oxidation treatment can be suitably prevented.

本発明に係る電気光学装置用基板の製造方法の他の態様によれば、前記側面を酸化する工程の後に、前記半導体層上に形成されている前記酸化防止膜を除去する工程を更に含む。   According to another aspect of the method for manufacturing a substrate for an electro-optical device according to the present invention, the method further includes a step of removing the antioxidant film formed on the semiconductor layer after the step of oxidizing the side surface.

この態様によれば、半導体層の少なくとも一部の側面が酸化された後に、酸化防止膜が、例えば硫酸、熱リン酸等を用いたウェットエッチング処理によって、除去される。よって、酸化防止膜が、トランジスタの特性に悪影響を及ぼしてしまうことを防止できる。   According to this aspect, after at least a part of the side surface of the semiconductor layer is oxidized, the antioxidant film is removed by, for example, a wet etching process using sulfuric acid, hot phosphoric acid, or the like. Therefore, the antioxidant film can be prevented from adversely affecting the characteristics of the transistor.

上述した酸化防止膜を除去する工程を更に含む態様では、前記酸化防止膜を除去する工程の後に、酸化処理を施すことにより、前記半導体層の上面が酸化されてなるゲート酸化膜を形成する工程を更に含んでもよい。   In the aspect further including the step of removing the antioxidant film, the step of forming a gate oxide film in which the upper surface of the semiconductor layer is oxidized by performing an oxidation treatment after the step of removing the antioxidant film. May further be included.

この場合には、例えばポリシリコン等からなる半導体層の上面が酸化されてなる例えばシリコン酸化膜等からなるゲート酸化膜によって、トランジスタのゲート電極と半導体層のチャネル領域とを好適に絶縁することができる。   In this case, the gate electrode of the transistor and the channel region of the semiconductor layer can be suitably insulated by a gate oxide film made of, for example, a silicon oxide film formed by oxidizing the upper surface of the semiconductor layer made of, for example, polysilicon. it can.

本発明の電気光学装置用基板は上記課題を解決するために、基板上に、画素電極と、(i)前記画素電極に電気的に接続された半導体層と、(ii)前記半導体層の上面が酸化されてなるゲート酸化膜と、(iii)前記半導体層上に前記ゲート酸化膜を介して設けられたゲート電極とを含むトランジスタと、前記半導体層の少なくとも一部の側面が酸化されてなり、前記側面からの厚さが前記ゲート酸化膜の膜厚より大きい側面酸化部とを備える。   In order to solve the above problems, an electro-optical device substrate of the present invention has a pixel electrode, (i) a semiconductor layer electrically connected to the pixel electrode, and (ii) an upper surface of the semiconductor layer. And (iii) a transistor including a gate electrode provided on the semiconductor layer via the gate oxide film, and at least a part of a side surface of the semiconductor layer is oxidized. And a side-surface oxidized portion having a thickness from the side surface larger than the thickness of the gate oxide film.

本発明の電気光学装置用基板によれば、上述した本発明に係る電気光学装置用基板の製造方法と同様に、トランジスタを構成する半導体層を例えば露光装置等の能力以上に微細化することが可能である。よって、本発明に係る電気光学装置用基板を備える電気光学装置の動作時における、トランジスタにおける光リーク電流の発生を低減できる。   According to the substrate for an electro-optical device of the present invention, the semiconductor layer constituting the transistor can be miniaturized beyond the capability of, for example, an exposure apparatus, as in the above-described method for manufacturing a substrate for an electro-optical device according to the present invention. Is possible. Therefore, it is possible to reduce the occurrence of light leakage current in the transistor during the operation of the electro-optical device including the electro-optical device substrate according to the present invention.

ここで特に、側面酸化部の半導体層の側面からの厚さは、半導体層の上面が酸化されてなるゲート酸化膜の膜厚よりも大きい。即ち、本発明では、半導体層の上面が酸化される深さが、半導体層の側面が酸化される深さと同程度になってしまうことが回避されており、半導体層の層厚が小さくなりすぎてしまうことを防止できる。よって、トランジスタのオン電流の低下を抑制することもできる。   Here, in particular, the thickness of the side surface oxidized portion from the side surface of the semiconductor layer is larger than the thickness of the gate oxide film formed by oxidizing the upper surface of the semiconductor layer. That is, in the present invention, it is avoided that the depth at which the upper surface of the semiconductor layer is oxidized becomes the same as the depth at which the side surface of the semiconductor layer is oxidized, and the thickness of the semiconductor layer becomes too small. Can be prevented. Thus, a reduction in on-state current of the transistor can be suppressed.

本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用基板を備える。   In order to solve the above problems, an electro-optical device of the present invention includes the above-described substrate for an electro-optical device of the present invention.

本発明の電気光学装置によれば、上述した本発明の電気光学装置用基板を備えるので、トランジスタにおける光リーク電流の発生を低減できる。この結果、高品質な画像を表示することが可能となる。   According to the electro-optical device of the present invention, since the above-described electro-optical device substrate of the present invention is provided, generation of light leakage current in the transistor can be reduced. As a result, a high quality image can be displayed.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention.
According to the electronic apparatus of the present invention, since it includes the electro-optical device of the present invention described above, a projection display device, a mobile phone, an electronic notebook, a word processor, and a viewfinder capable of performing high-quality display. Various electronic devices such as a video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus according to the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。   The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

以下では、本発明の実施形態について図を参照しつつ説明する。尚、以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
<第1実施形態>
本実施形態に係る液晶装置について、図1から図5を参照して説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a TFT active matrix driving type liquid crystal device with a built-in driving circuit, which is an example of the electro-optical device of the present invention, is taken as an example.
<First Embodiment>
The liquid crystal device according to this embodiment will be described with reference to FIGS.

先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、本実施形態に係る液晶装置の全体構成を示す平面図であり、図2は、図1のH−H’線断面図である。   First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the overall configuration of the liquid crystal device according to this embodiment, and FIG. 2 is a cross-sectional view taken along the line H-H ′ of FIG. 1.

図1及び図2において、本実施形態に係る液晶装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10は、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板20は、例えば石英基板、ガラス基板等の透明基板である。TFTアレイ基板10と対向基板20との間には、液晶層50が封入されている。TFTアレイ基板10と対向基板20とは、複数の画素電極が設けられた画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   1 and 2, in the liquid crystal device according to the present embodiment, a TFT array substrate 10 and a counter substrate 20 are arranged to face each other. The TFT array substrate 10 is, for example, a transparent substrate such as a quartz substrate or a glass substrate, a silicon substrate, or the like. The counter substrate 20 is a transparent substrate such as a quartz substrate or a glass substrate. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20. The TFT array substrate 10 and the counter substrate 20 are bonded to each other by a sealing material 52 provided in a sealing region located around the image display region 10a provided with a plurality of pixel electrodes.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. In the sealing material 52, a gap material such as glass fiber or glass bead is dispersed for setting the distance between the TFT array substrate 10 and the counter substrate 20 (that is, the inter-substrate gap) to a predetermined value.

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。   A data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region located outside the sealing region in which the sealing material 52 is disposed in the peripheral region. The sampling circuit 7 is provided so as to be covered with the frame light shielding film 53 on the inner side of the seal region along the one side. The scanning line driving circuit 104 is provided along two sides adjacent to the one side so as to be covered with the frame light shielding film 53.

TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。   On the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with the vertical conduction material 107 are arranged in regions facing the four corner portions of the counter substrate 20. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

図2において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が作りこまれた積層構造が形成されている。画像表示領域10aには、画素スイッチング用のTFTや走査線、データ線等の配線の上層に、ITO(Indium Tin Oxide)等の透明材料からなる画素電極9aがマトリクス状に設けられている。画素電極9a上には、配向膜が形成されている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状、ストライプ状等にパターニングされている。遮光膜23上には、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して、対向基板20の全面に亘って(例えばベタ状に)形成されている。対向電極21上には配向膜が形成されている。   In FIG. 2, on the TFT array substrate 10, a laminated structure is formed in which wirings such as TFTs for pixel switching, scanning lines, and data lines are formed. In the image display area 10a, pixel electrodes 9a made of a transparent material such as ITO (Indium Tin Oxide) are provided in a matrix on the upper layer of wiring such as pixel switching TFTs, scanning lines, and data lines. An alignment film is formed on the pixel electrode 9a. On the other hand, a light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. The light shielding film 23 is formed of, for example, a light shielding metal film or the like, and is patterned in, for example, a lattice shape or a stripe shape in the image display region 10a on the counter substrate 20. On the light shielding film 23, a counter electrode 21 made of a transparent material such as ITO is formed over the entire surface of the counter substrate 20 (for example, in a solid shape) so as to face the plurality of pixel electrodes 9a. An alignment film is formed on the counter electrode 21.

このように構成され、画素電極9aと対向電極21とが対面するように配置されたTFTアレイ基板10と対向基板20との間には、液晶層50が形成されている。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で所定の配向状態をとる。   A liquid crystal layer 50 is formed between the TFT array substrate 10 and the counter substrate 20 that are configured as described above and are arranged so that the pixel electrode 9a and the counter electrode 21 face each other. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.

尚、図2において、本実施形態に係る液晶装置のうちTFTアレイ基板10側に設けられた配向膜より下層側の部分が、本発明に係る「電気光学装置用基板」の一例である液晶装置用基板を構成している。   2, in the liquid crystal device according to the present embodiment, the portion on the lower layer side of the alignment film provided on the TFT array substrate 10 side is an example of the “substrate for the electro-optical device” according to the present invention. Constitutes a circuit board.

尚、図1及び図2に示したTFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等の駆動回路の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。   1 and FIG. 2, on the TFT array substrate 10, in addition to the drive circuits such as the data line drive circuit 101 and the scanning line drive circuit 104, a plurality of data lines are precharged at a predetermined voltage level. There may be formed a precharge circuit for supplying a signal prior to an image signal, an inspection circuit for inspecting quality, defects, etc. of the electro-optical device during manufacturing or at the time of shipment, an inspection pattern, and the like.

次に、本実施形態に係る液晶装置の画像表示領域の電気的な構成について、図3を参照して説明する。ここに図3は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。   Next, the electrical configuration of the image display area of the liquid crystal device according to the present embodiment will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming the image display area of the liquid crystal device according to this embodiment.

図3において、画像表示領域10aを構成するマトリクス状に形成された複数の画素の各々には、画素電極9a及び本発明に係る「トランジスタ」の一例としての画素スイッチング用のTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、本実施形態に係る液晶装置の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、互いに隣り合う複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。   In FIG. 3, a pixel electrode 9 a and a pixel switching TFT 30 as an example of the “transistor” according to the present invention are formed in each of a plurality of pixels formed in a matrix form constituting the image display region 10 a. . The TFT 30 is electrically connected to the pixel electrode 9a, and performs switching control of the pixel electrode 9a during the operation of the liquid crystal device according to the present embodiment. The data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each of a plurality of adjacent data lines 6a. Good.

TFT30のゲートには走査線11aが電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線11aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snが所定のタイミングで書き込まれる。画素電極9aを介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板20(図2参照)に形成された対向電極21(図2参照)との間で一定期間保持される。   The scanning line 11a is electrically connected to the gate of the TFT 30, and the liquid crystal device according to this embodiment applies the scanning signals G1, G2,..., Gm to the scanning line 11a in a pulsed manner at a predetermined timing. It is configured to apply in a line sequential order. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is obtained by closing the TFT 30 as a switching element for a certain period. It is written at a predetermined timing. Image signals S1, S2,..., Sn written to the liquid crystal via the pixel electrode 9a are constant between the counter electrode 21 (see FIG. 2) formed on the counter substrate 20 (see FIG. 2). Hold for a period.

液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。   The liquid crystal constituting the liquid crystal layer 50 (see FIG. 2) modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The transmittance for light is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device as a whole.

ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極21(図2参照)との間に形成される液晶容量に対して電気的に並列に蓄積容量70が付加されている。蓄積容量70の一方の電極は、画素電極9aと電気的に並列してTFT30のドレインに電気的に接続され、他方の電極は、定電位となるように、電位固定の容量線300に電気的に接続されている。   In order to prevent the image signal held here from leaking, a storage capacitor 70 is added electrically in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode 21 (see FIG. 2). ing. One electrode of the storage capacitor 70 is electrically connected to the drain of the TFT 30 in parallel with the pixel electrode 9a, and the other electrode is electrically connected to the fixed potential capacitor line 300 so as to have a constant potential. It is connected to the.

次に、本実施形態に係る画素スイッチング用のTFTの具体的な構成について、図4及び図5を参照して説明する。ここに図4は、画素スイッチング用のTFTの構成を示す平面図であり、図5は、図4のA−A’線断面図である。尚、図5では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。   Next, a specific configuration of the pixel switching TFT according to this embodiment will be described with reference to FIGS. FIG. 4 is a plan view showing the configuration of the pixel switching TFT, and FIG. 5 is a cross-sectional view taken along the line A-A ′ of FIG. 4. In FIG. 5, the scales of the layers and members are different from each other in order to make the layers and members recognizable on the drawing.

図4及び図5において、画素スイッチング用のTFT30は、TFTアレイ基板10の全面に例えばシリコン酸化膜から形成された下地絶縁膜12上に画素毎に形成されている。下地絶縁膜12は、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性変化を防止する機能を有する。尚、TFTアレイ基板10上における下地絶縁膜12より下層側には、例えばタングステン(W)、チタン(Ti)、窒化チタン(TiN)等からなる走査線11aが形成されている。走査線11aは、遮光性を有する材料を用いることで、TFTアレイ基板10における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光のうちTFT30に進行する光を遮光する下側遮光膜としても機能する。   4 and 5, the pixel switching TFT 30 is formed on the entire surface of the TFT array substrate 10 for each pixel on the base insulating film 12 formed of, for example, a silicon oxide film. The underlying insulating film 12 is formed on the entire surface of the TFT array substrate 10, thereby preventing a change in characteristics of the pixel switching TFT 30 due to roughness during polishing of the surface of the TFT array substrate 10 or dirt remaining after cleaning. Have. A scanning line 11a made of, for example, tungsten (W), titanium (Ti), titanium nitride (TiN), or the like is formed on the TFT array substrate 10 below the base insulating film 12. The scanning line 11a is made of a light-shielding material, so that return light such as light reflected from the back surface of the TFT array substrate 10 or light emitted from another liquid crystal device by a multi-plate projector or the like and penetrating the composite optical system is used. Of these, it also functions as a lower light-shielding film that shields light traveling to the TFT 30.

TFT30は、半導体層1aと、ゲート酸化膜2と、ゲート電極3aとを含んで構成されている。   The TFT 30 includes a semiconductor layer 1a, a gate oxide film 2, and a gate electrode 3a.

半導体層1aは、ポリシリコンを含んでおり、チャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1c、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eを含んでいる。即ち、TFT30はLDD構造を有している。   The semiconductor layer 1a includes polysilicon and includes a channel region 1a ′, a data line side LDD region 1b and a pixel electrode side LDD region 1c, a data line side source / drain region 1d, and a pixel electrode side source / drain region 1e. . That is, the TFT 30 has an LDD structure.

図4に示すように、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、チャネル領域1a’を基準として、Y方向に沿ってほぼミラー対称に形成されている。データ線側LDD領域1bは、チャネル領域1a’及びデータ線側ソースドレイン領域1d間に形成されている。画素電極側LDD領域1cは、チャネル領域1a’及び画素電極側ソースドレイン領域1e間に形成されている。データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層1aに不純物を打ち込んでなる不純物領域である。データ線側LDD領域1b及び画素電極側LDD領域1cは夫々、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eよりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、TFT30の非動作時において、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1e間に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。   As shown in FIG. 4, the data line side source / drain region 1d and the pixel electrode side source / drain region 1e are formed substantially in mirror symmetry along the Y direction with respect to the channel region 1a '. The data line side LDD region 1b is formed between the channel region 1a 'and the data line side source / drain region 1d. The pixel electrode side LDD region 1c is formed between the channel region 1a 'and the pixel electrode side source / drain region 1e. The data line side LDD region 1b, the pixel electrode side LDD region 1c, the data line side source / drain region 1d, and the pixel electrode side source / drain region 1e are formed by implanting impurities into the semiconductor layer 1a by, for example, ion implantation. This is an impurity region. The data line side LDD region 1b and the pixel electrode side LDD region 1c are formed as low concentration impurity regions with less impurities than the data line side source / drain region 1d and the pixel electrode side source / drain region 1e, respectively. According to such an impurity region, when the TFT 30 is not operating, the off-current flowing between the data line side source / drain region 1d and the pixel electrode side source / drain region 1e is reduced, and the on-current flowing when the TFT 30 is operating is reduced. Can be suppressed.

図4及び図5において、データ線側ソースドレイン領域1dは、層間絶縁膜41上に形成されたデータ線6aに、層間絶縁膜41に開孔されたコンタクトホールを介して電気的に接続されている。尚、ここでは図示しないが、画素電極側ソースドレイン領域1eは、最上層側に形成された画素電極9aに、層間絶縁膜41上に開孔されたコンタクトホールや中継層等を介して電気的に接続されている。   4 and 5, the data line side source / drain region 1 d is electrically connected to the data line 6 a formed on the interlayer insulating film 41 through a contact hole formed in the interlayer insulating film 41. Yes. Although not shown here, the pixel electrode side source / drain region 1e is electrically connected to the pixel electrode 9a formed on the uppermost layer side through a contact hole or a relay layer opened on the interlayer insulating film 41. It is connected to the.

尚、TFT30は、データ線側LDD領域1b、画素電極側LDD領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。   The TFT 30 may have an offset structure in which no impurity is implanted into the data line side LDD region 1b and the pixel electrode side LDD region 1c. Alternatively, the TFT 30 may be implanted with a high concentration of impurities using the gate electrode as a mask. A self-aligned type in which the region and the pixel electrode side source / drain region are formed may be used.

ゲート電極3aは、例えば遮光性を有する導電性ポリシリコンからなり、半導体層1aにおけるチャネル領域1a’に対して、ゲート酸化膜2を介して対向配置されている。尚、ゲート電極3aは、チャネル領域1a’に対向する本体部と、この本体部から半導体層1aの脇に延びる延在部とを有しており、この延在部において下地絶縁膜12に開孔されたコンタクトホールを介して走査線11aと電気的に接続されている。   The gate electrode 3a is made of, for example, conductive polysilicon having light shielding properties, and is disposed to face the channel region 1a 'in the semiconductor layer 1a with the gate oxide film 2 interposed therebetween. The gate electrode 3a has a main body portion facing the channel region 1a ′, and an extending portion extending from the main body portion to the side of the semiconductor layer 1a. The extending portion opens to the base insulating film 12. It is electrically connected to the scanning line 11a through the perforated contact hole.

ゲート酸化膜2は、半導体層1aの上面が酸化されることにより形成されたシリコン酸化膜からなる。   The gate oxide film 2 is made of a silicon oxide film formed by oxidizing the upper surface of the semiconductor layer 1a.

図4及び図5において、本実施形態では特に、半導体層1aの側面には、側面酸化部60が形成されている。   4 and 5, in the present embodiment, a side surface oxidation portion 60 is formed on the side surface of the semiconductor layer 1a.

側面酸化部60は、後に詳細に説明するように、製造プロセスにおいて、半導体層1aの側面が酸化されることにより形成されており、酸化シリコンからなる。側面酸化部60が形成されることによって、半導体層1aの幅W1が、例えば露光装置等の能力以上に微細化されている。よって、本実施形態に係る液晶装置の動作時において、半導体層1aに入射する光(特に、半導体層1aにおいて光リーク電流が発生しやすい領域である画素電極側LDD領域1cに入射する光)を低減できる。従って、TFT30における光リーク電流の発生を低減できる。   As will be described later in detail, the side surface oxidation portion 60 is formed by oxidizing the side surface of the semiconductor layer 1a in the manufacturing process, and is made of silicon oxide. By forming the side oxidation portion 60, the width W1 of the semiconductor layer 1a is made finer than the capability of, for example, an exposure apparatus. Therefore, during operation of the liquid crystal device according to the present embodiment, light incident on the semiconductor layer 1a (particularly, light incident on the pixel electrode side LDD region 1c, which is a region where light leakage current is likely to occur in the semiconductor layer 1a). Can be reduced. Therefore, generation of light leakage current in the TFT 30 can be reduced.

更に本実施形態では特に、側面酸化部60の半導体層1aの側面からの厚さd1は、半導体層1aの上面が酸化されてなるゲート酸化膜2の膜厚d2よりも大きい。即ち、本実施形態では、半導体層1aの上面が酸化される深さが、半導体層1aの側面が酸化される深さと同程度になってしまうことが回避されている。よって、半導体層1aの層厚T1が小さくなりすぎてしまうことを防止できる。よって、TFT30のオン電流の低下を抑制することができる。   Further, particularly in the present embodiment, the thickness d1 of the side surface oxidation portion 60 from the side surface of the semiconductor layer 1a is larger than the film thickness d2 of the gate oxide film 2 formed by oxidizing the upper surface of the semiconductor layer 1a. That is, in the present embodiment, the depth at which the upper surface of the semiconductor layer 1a is oxidized is prevented from being the same as the depth at which the side surface of the semiconductor layer 1a is oxidized. Therefore, it is possible to prevent the layer thickness T1 of the semiconductor layer 1a from becoming too small. Therefore, a decrease in on-current of the TFT 30 can be suppressed.

次に、上述した液晶装置が備える液晶装置用基板を製造する製造方法について、図6及び図7を参照して説明する。ここに図6及び図7は夫々、本実施形態に係る液晶装置用基板の製造プロセスを、順を追って示す工程断面図である。尚、図6及び図7は、図5に示した断面図に対応して示してある。尚、以下では説明の便宜上、液晶装置用基板を製造する製造プロセスのうち、本実施形態の効果をなす画素スイッチング用のTFTを形成するプロセスについて主に説明し、他の構成要素を形成するプロセスについては適宜説明を省略する。   Next, a manufacturing method for manufacturing a liquid crystal device substrate included in the above-described liquid crystal device will be described with reference to FIGS. 6 and 7 are process cross-sectional views sequentially showing the manufacturing process of the liquid crystal device substrate according to this embodiment. 6 and 7 are shown corresponding to the cross-sectional view shown in FIG. In the following, for the convenience of explanation, a process for forming a pixel switching TFT that achieves the effect of the present embodiment will be mainly described, and a process for forming other components will be described. The description of is omitted as appropriate.

先ず、図6(a)に示す工程において、TFTアレイ基板10上の画像表示領域10a(図1参照)に、例えば、W、Ti、TiN、Cr、Ta、Mo等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等を積層して、所定パターンの走査線11aを形成する。この際、走査線11aは、所定パターンとして、後に形成するTFT30と重なる部分を有するように、概ねストライプ状に形成される。   First, in the step shown in FIG. 6A, an image display region 10a (see FIG. 1) on the TFT array substrate 10 is made of a high melting point metal such as W, Ti, TiN, Cr, Ta, or Mo. The scanning lines 11a having a predetermined pattern are formed by laminating at least one simple metal, alloy, metal silicide, polysilicide, or a laminate thereof. At this time, the scanning line 11a is formed in a substantially striped pattern as a predetermined pattern so as to have a portion overlapping with the TFT 30 to be formed later.

続いて、TFTアレイ基板10の全面に、下地絶縁膜12を形成する。下地絶縁膜12は、例えば、常圧又は減圧CVD(Chemical Vapor Deposition)法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG、PSG、BSG等のシリケートガラス膜、窒化膜やシリコン酸化膜等から形成される。尚、下地絶縁膜12の形成後、その表面を、CMP(Chemical Mechanical Polishing)処理等の平坦化処理を施すことにより平坦化してもよい。   Subsequently, a base insulating film 12 is formed on the entire surface of the TFT array substrate 10. The base insulating film 12 may be formed by, for example, TEOS (tetraethyl orthosilicate) gas, TEB (tetraethyl boatrate) gas, TMOP (tetramethylmethylrate) by atmospheric pressure or low pressure CVD (Chemical Vapor Deposition) method. It is formed from a silicate glass film such as NSG, PSG, or BSG, a nitride film, a silicon oxide film, or the like using an oxy-phosphorate gas or the like. Note that after the base insulating film 12 is formed, the surface thereof may be flattened by performing a flattening process such as a CMP (Chemical Mechanical Polishing) process.

続いて、TFTアレイ基板10の全面に、半導体層1aの前駆膜である半導体膜1apを形成する。半導体膜1apは、例えば減圧CVD等によりアモルファスシリコン膜を形成し熱処理を施すことでポリシリコン膜を固相成長させることにより形成される。尚、半導体膜1apは、例えば減圧CVD法等によりポリシリコン膜から直接形成されてもよい。   Subsequently, a semiconductor film 1ap which is a precursor film of the semiconductor layer 1a is formed on the entire surface of the TFT array substrate 10. The semiconductor film 1ap is formed by solid-phase growth of a polysilicon film by forming an amorphous silicon film by, for example, low pressure CVD and performing heat treatment. The semiconductor film 1ap may be formed directly from a polysilicon film by, for example, a low pressure CVD method.

続いて、半導体膜1ap上に、半導体膜1apの上面を全面的に覆うように、本発明に係る「酸化防止膜」の一例としての窒化膜700を形成する。窒化膜700は、例えば減圧CVD法やプラズマCVD法等を用いて、SiN、TiN等の窒素化合物を材料として形成される。   Subsequently, a nitride film 700 as an example of the “antioxidation film” according to the present invention is formed on the semiconductor film 1ap so as to cover the entire upper surface of the semiconductor film 1ap. The nitride film 700 is formed using a nitrogen compound such as SiN or TiN, for example, by using a low pressure CVD method or a plasma CVD method.

次に、図6(b)に示す工程において、窒化膜700上に、半導体層1aの平面パターン(図4参照)に対応する所定パターンを有するレジスト膜510を形成する。この際、レジスト膜510は、例えば露光装置等の能力に応じた最小限界幅W2となる部分を有するように形成される。例えばチャネル領域1a’、データ線側LDD領域1b、画素電極側LDD領域1c(図4参照)等に対応する領域上において、レジスト膜510は、最小限界幅W2で形成される。   6B, a resist film 510 having a predetermined pattern corresponding to the planar pattern of the semiconductor layer 1a (see FIG. 4) is formed on the nitride film 700. At this time, the resist film 510 is formed so as to have a portion having a minimum limit width W2 corresponding to the capability of an exposure apparatus or the like, for example. For example, on the regions corresponding to the channel region 1a ′, the data line side LDD region 1b, the pixel electrode side LDD region 1c (see FIG. 4), the resist film 510 is formed with the minimum limit width W2.

続いて、レジスト膜510をマスクとして、窒化膜700及び半導体膜1apに対してエッチング処理を施して、窒化膜700及び半導体膜1apを一括してパターニングする。これにより、半導体膜1apがパターニングされて半導体層1aが形成され、半導体層1a上には、パターニングされた窒化膜700が残る。この際、半導体層1aは、最小限界幅W2を有する部分を含むこととなる。   Subsequently, the nitride film 700 and the semiconductor film 1ap are etched using the resist film 510 as a mask, and the nitride film 700 and the semiconductor film 1ap are patterned at once. As a result, the semiconductor film 1ap is patterned to form the semiconductor layer 1a, and the patterned nitride film 700 remains on the semiconductor layer 1a. At this time, the semiconductor layer 1a includes a portion having the minimum limit width W2.

次に、図7(a)に示す工程において、例えば加熱炉を用いた熱酸化処理等の酸化処理を施して半導体層1aの側面を酸化することにより、酸化シリコンからなる側面酸化部60を形成する。ここで、本実施形態では特に、半導体層1a上(言い換えれば、半導体層1aの上面)には、窒化膜700が形成されているので、半導体層1aにおける上面側は、酸化処理によっては酸化されない。言い換えれば、半導体層1aの上面が窒化膜700で覆われると共に、半導体層1aの側面が酸素雰囲気にさらされた状態で、酸化処理を施すことにより、半導体層1aの上面の酸化を防止しつつ半導体層1aの側面を酸化して側面酸化部60を形成する。これにより、半導体層1aを、最小限界幅W2よりも小さい幅W1を有するように形成することができる。即ち、酸化処理によって半導体層1aにおける側面部分を側面酸化部60に変化させることで、半導体層1aの幅を小さくすることができる。言い換えれば、酸化処理によって、ポリシリコンからなる半導体層1aにおいて側面側から内部へ向かって酸化シリコンを拡散させることで側面酸化部60を形成することにより、半導体層1aの幅をエッチング処理によってパターニングされた時点よりも小さくすることができる。つまり、半導体層1aを例えば露光装置等の能力以上に微細化することが可能である。   Next, in the step shown in FIG. 7A, the side surface oxidized portion 60 made of silicon oxide is formed by oxidizing the side surface of the semiconductor layer 1a by performing an oxidation process such as a thermal oxidation process using a heating furnace, for example. To do. Here, particularly in the present embodiment, since the nitride film 700 is formed on the semiconductor layer 1a (in other words, the upper surface of the semiconductor layer 1a), the upper surface side of the semiconductor layer 1a is not oxidized by the oxidation treatment. . In other words, the upper surface of the semiconductor layer 1a is covered with the nitride film 700, and oxidation is performed in a state where the side surface of the semiconductor layer 1a is exposed to an oxygen atmosphere, thereby preventing oxidation of the upper surface of the semiconductor layer 1a. The side surface oxidized portion 60 is formed by oxidizing the side surface of the semiconductor layer 1a. Thereby, the semiconductor layer 1a can be formed to have a width W1 smaller than the minimum limit width W2. That is, the width of the semiconductor layer 1a can be reduced by changing the side surface portion of the semiconductor layer 1a to the side surface oxidized portion 60 by the oxidation treatment. In other words, the width of the semiconductor layer 1a is patterned by the etching process by forming the side surface oxidation part 60 by diffusing silicon oxide from the side surface side toward the inside in the semiconductor layer 1a made of polysilicon by the oxidation process. It can be smaller than the time point. That is, it is possible to make the semiconductor layer 1a finer than the capability of, for example, an exposure apparatus.

次に、図7(b)に示す工程において、窒化膜700を、例えば硫酸、熱リン酸等を用いたウェットエッチング処理によって除去する。このウェットエッチング処理では、窒素化合物を含む窒化膜700が除去され、上述した半導体層1a及び側面酸化部60は影響を受けず除去されない。よって、窒化膜700のみを好適に除去することが可能である。   Next, in the step shown in FIG. 7B, the nitride film 700 is removed by wet etching using, for example, sulfuric acid, hot phosphoric acid or the like. In this wet etching process, the nitride film 700 containing a nitrogen compound is removed, and the semiconductor layer 1a and the side-surface oxidized portion 60 described above are not affected and are not removed. Therefore, only the nitride film 700 can be preferably removed.

次に、図7(c)に示す工程において、半導体層1aにおける所定の領域に対して所定の濃度で不純物イオンをドープすることにより、チャネル領域1a’、データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eを形成する。   Next, in the step shown in FIG. 7C, a predetermined region in the semiconductor layer 1a is doped with impurity ions at a predetermined concentration, whereby the channel region 1a ′, the data line side LDD region 1b, and the pixel electrode side. An LDD region 1c, a data line side source / drain region 1d, and a pixel electrode side source / drain region 1e are formed.

続いて、例えば加熱炉を用いた熱酸化処理等の酸化処理を施すことにより、半導体層1aの上面を覆うように、酸化シリコンからなるゲート酸化膜2を形成する。この際、ゲート酸化膜2は、その膜厚d2が側面酸化部60の半導体層1aの側面からの厚さd1よりも小さくなるように形成される。よって、半導体層1aの上面が酸化されることによりゲート酸化膜2が形成されることで、半導体層1aの層厚T1が小さくなりすぎてしまうことを防止できる。これにより、TFT30のオン電流の低下を抑制することもできる。   Subsequently, a gate oxide film 2 made of silicon oxide is formed so as to cover the upper surface of the semiconductor layer 1a by performing an oxidation process such as a thermal oxidation process using a heating furnace, for example. At this time, the gate oxide film 2 is formed so that the film thickness d2 is smaller than the thickness d1 of the side surface oxidized portion 60 from the side surface of the semiconductor layer 1a. Therefore, it is possible to prevent the layer thickness T1 of the semiconductor layer 1a from becoming too small by forming the gate oxide film 2 by oxidizing the upper surface of the semiconductor layer 1a. Thereby, a decrease in the on-current of the TFT 30 can also be suppressed.

続いて、チャネル領域1a’と重なる部分を有する所定の平面パターンで、ゲート電極3aを形成する。ゲート電極3aは、例えば減圧CVD法等によりポリシリコン膜を堆積した後に、リン(P)を熱拡散して、このポリシリコン膜を導電化することにより形成される。このように、ゲート電極3aがチャネル領域1a’に対してゲート酸化膜2を介して対向配置するよう形成されることによって、TFT30が構築される。尚、ゲート電極3aは、チャネル領域1a’に対応する本体部と、この本体部から半導体層1aの脇に延びる延在部とを有するように形成され、この延在部において下地絶縁膜12に開孔されたコンタクトホールを介して走査線11aに電気的に接続される。   Subsequently, the gate electrode 3a is formed in a predetermined plane pattern having a portion overlapping with the channel region 1a '. The gate electrode 3a is formed by depositing a polysilicon film by, for example, a low pressure CVD method and then thermally diffusing phosphorus (P) to make the polysilicon film conductive. Thus, the TFT 30 is constructed by forming the gate electrode 3a so as to face the channel region 1a 'with the gate oxide film 2 interposed therebetween. The gate electrode 3a is formed to have a main body corresponding to the channel region 1a ′ and an extending part extending from the main body part to the side of the semiconductor layer 1a. It is electrically connected to the scanning line 11a through the opened contact hole.

以上説明したように、本実施形態に係る製造方法によれば、画素スイッチング用のTFT30を構成する半導体層1aを、例えば露光装置等の能力以上に微細化することが可能である。よって、本実施形態に係る製造方法によって製造された液晶装置用基板を備える液晶装置の動作時において、半導体層1aに入射する光を低減できる。従って、画素スイッチング用のTFT30における光リーク電流の発生を低減できる。
<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図8は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
As described above, according to the manufacturing method according to the present embodiment, the semiconductor layer 1a constituting the pixel switching TFT 30 can be miniaturized beyond the capability of, for example, an exposure apparatus. Therefore, the light incident on the semiconductor layer 1a can be reduced during the operation of the liquid crystal device including the liquid crystal device substrate manufactured by the manufacturing method according to the present embodiment. Therefore, generation of light leakage current in the pixel switching TFT 30 can be reduced.
<Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described. FIG. 8 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.

図8に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。   As shown in FIG. 8, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Therefore, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R and 1110B.

尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   In addition, since light corresponding to each primary color of R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

尚、図8を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic device described with reference to FIG. 8, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic device Examples include a notebook, a calculator, a word processor, a workstation, a videophone, a POS terminal, and a device equipped with a touch panel. Needless to say, the present invention can be applied to these various electronic devices.

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。   In addition to the liquid crystal devices described in the above embodiments, the present invention includes a reflective liquid crystal device (LCOS), a plasma display (PDP), a field emission display (FED, SED), an organic EL display, and a digital micromirror device. (DMD), electrophoresis apparatus and the like are also applicable.

本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change. A substrate manufacturing method, an electro-optical device substrate, an electro-optical device, and an electronic apparatus are also included in the technical scope of the present invention.

第1実施形態に係る液晶装置の全体構成を示す平面図である。It is a top view which shows the whole structure of the liquid crystal device which concerns on 1st Embodiment. 図1のH−H’線断面図である。It is the H-H 'sectional view taken on the line of FIG. 第1実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。FIG. 2 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image display region of the liquid crystal device according to the first embodiment. 第1実施形態に係る画素スイッチング用のTFTの構成を示す平面図である。It is a top view which shows the structure of TFT for pixel switching which concerns on 1st Embodiment. 図4のA−A’線断面図である。FIG. 5 is a cross-sectional view taken along line A-A ′ of FIG. 4. 第1実施形態に係る液晶装置用基板の製造プロセスを、順を追って示す工程断面図(その1)である。It is process sectional drawing (the 1) which shows the manufacturing process of the board | substrate for liquid crystal devices which concerns on 1st Embodiment later on. 第1実施形態に係る液晶装置用基板の製造プロセスを、順を追って示す工程断面図(その2)である。It is process sectional drawing (the 2) which shows the manufacturing process of the board | substrate for liquid crystal devices which concerns on 1st Embodiment later on. 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which the electro-optical apparatus is applied.

符号の説明Explanation of symbols

1ap…半導体膜、2…ゲート酸化膜、3a…ゲート電極、6a…データ線、9a…画素電極、10…TFTアレイ基板、10a…画像表示領域、11a…走査線、12…下地絶縁膜、20…対向基板、21…対向電極、30…TFT、50…液晶層、60…側面酸化部、510…レジスト膜、700…窒化膜   DESCRIPTION OF SYMBOLS 1ap ... Semiconductor film, 2 ... Gate oxide film, 3a ... Gate electrode, 6a ... Data line, 9a ... Pixel electrode, 10 ... TFT array substrate, 10a ... Image display area, 11a ... Scanning line, 12 ... Base insulating film, 20 ... counter substrate, 21 ... counter electrode, 30 ... TFT, 50 ... liquid crystal layer, 60 ... side oxidation part, 510 ... resist film, 700 ... nitride film

Claims (7)

基板上に、画素電極と、前記画素電極に電気的に接続された半導体層を含むトランジスタとを備えた電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、
前記基板上に半導体膜を形成する工程と、
前記半導体膜上に前記半導体膜の酸化を防止するための酸化防止膜を形成する工程と、
前記酸化防止膜及び前記半導体膜を、フォトリソグラフィ法及びエッチング法により一括でパターニングすることにより、前記半導体層を形成する工程と、
前記半導体層上に前記酸化防止膜が形成されている状態で、酸化処理を施すことにより、前記半導体層の少なくとも一部の側面を酸化する工程と、
前記半導体層に電気的に接続するように、前記画素電極を形成する工程と
を含むことを特徴とする電気光学装置用基板の製造方法。
An electro-optical device substrate manufacturing method for manufacturing an electro-optical device substrate including a pixel electrode and a transistor including a semiconductor layer electrically connected to the pixel electrode on the substrate,
Forming a semiconductor film on the substrate;
Forming an antioxidant film for preventing oxidation of the semiconductor film on the semiconductor film;
Forming the semiconductor layer by patterning the antioxidant film and the semiconductor film at once by a photolithography method and an etching method;
A step of oxidizing at least a part of the side surface of the semiconductor layer by performing an oxidation treatment in a state where the antioxidant film is formed on the semiconductor layer;
Forming the pixel electrode so as to be electrically connected to the semiconductor layer. A method for manufacturing a substrate for an electro-optical device.
前記酸化防止膜を形成する工程において、前記酸化防止膜を窒化膜から形成することを特徴とする請求項1に記載の電気光学装置用基板の製造方法。   2. The method of manufacturing a substrate for an electro-optical device according to claim 1, wherein in the step of forming the antioxidant film, the antioxidant film is formed from a nitride film. 前記側面を酸化する工程の後に、前記半導体層上に形成されている前記酸化防止膜を除去する工程を更に含むことを特徴とする請求項1又は2に記載の電気光学装置用基板の製造方法。   The method for manufacturing a substrate for an electro-optical device according to claim 1, further comprising a step of removing the antioxidant film formed on the semiconductor layer after the step of oxidizing the side surface. . 前記酸化防止膜を除去する工程の後に、酸化処理を施すことにより、前記半導体層の上面が酸化されてなるゲート酸化膜を形成する工程を更に含むことを特徴とする請求項3に記載の電気光学装置用基板の製造方法。   4. The electricity according to claim 3, further comprising a step of forming a gate oxide film in which an upper surface of the semiconductor layer is oxidized by performing an oxidation process after the step of removing the antioxidant film. 5. A method for manufacturing a substrate for an optical device. 基板上に、
画素電極と、
(i)前記画素電極に電気的に接続された半導体層と、(ii)前記半導体層の上面が酸化されてなるゲート酸化膜と、(iii)前記半導体層上に前記ゲート酸化膜を介して設けられたゲート電極とを含むトランジスタと、
前記半導体層の少なくとも一部の側面が酸化されてなり、前記側面からの厚さが前記ゲート酸化膜の膜厚より大きい側面酸化部と
を備えることを特徴とする電気光学装置用基板。
On the board
A pixel electrode;
(I) a semiconductor layer electrically connected to the pixel electrode; (ii) a gate oxide film formed by oxidizing the upper surface of the semiconductor layer; and (iii) a gate oxide film on the semiconductor layer via the gate oxide film. A transistor including a provided gate electrode;
A substrate for an electro-optical device, comprising: a side surface oxidation portion in which at least a part of a side surface of the semiconductor layer is oxidized, and a thickness from the side surface is larger than a thickness of the gate oxide film.
請求項5に記載の電気光学装置用基板を備えることを特徴とする電気光学装置。   An electro-optical device comprising the electro-optical device substrate according to claim 5. 請求項6に記載の電気光学装置を具備してなることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 6.
JP2008146676A 2008-06-04 2008-06-04 Method for manufacturing of substrate for electrooptical device, substrate for electrooptical device, electrooptical device, and electronic device Withdrawn JP2009295725A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008146676A JP2009295725A (en) 2008-06-04 2008-06-04 Method for manufacturing of substrate for electrooptical device, substrate for electrooptical device, electrooptical device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008146676A JP2009295725A (en) 2008-06-04 2008-06-04 Method for manufacturing of substrate for electrooptical device, substrate for electrooptical device, electrooptical device, and electronic device

Publications (1)

Publication Number Publication Date
JP2009295725A true JP2009295725A (en) 2009-12-17

Family

ID=41543666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008146676A Withdrawn JP2009295725A (en) 2008-06-04 2008-06-04 Method for manufacturing of substrate for electrooptical device, substrate for electrooptical device, electrooptical device, and electronic device

Country Status (1)

Country Link
JP (1) JP2009295725A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102654948A (en) * 2011-08-30 2012-09-05 京东方科技集团股份有限公司 Display panel for blind and manufacturing method of display panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102654948A (en) * 2011-08-30 2012-09-05 京东方科技集团股份有限公司 Display panel for blind and manufacturing method of display panel
CN102654948B (en) * 2011-08-30 2014-04-16 京东方科技集团股份有限公司 Display panel for blind and manufacturing method of display panel, blind display device
US9244547B2 (en) 2011-08-30 2016-01-26 Boe Technology Group Co., Ltd. Display panel for the blind and method for manufacturing the same and display device for the blind

Similar Documents

Publication Publication Date Title
JP5532568B2 (en) Electro-optical device and electronic apparatus
JP2011186293A (en) Electrooptical device, electronic device and method of manufacturing electrooptical device
JP4211644B2 (en) Manufacturing method of electro-optical device
JP2008191517A (en) Electrooptical device, substrate for same, and electronic equipment
US7561220B2 (en) Electro-optical device and manufacturing method thereof, electronic apparatus, and capacitor
JP5176814B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP4211674B2 (en) Semiconductor device and manufacturing method thereof, electro-optical device and manufacturing method thereof, and electronic apparatus
US7764325B2 (en) Electro-optical device, method of producing the same, and electronic apparatus
JP2010096966A (en) Electro-optical apparatus, method for manufacturing same, and electronic device
JP2009122256A (en) Electro-optical device and electronic equipment
JP2009139417A (en) Electro-optical device, manufacturing method therefor, and electronic device
JP2009058717A (en) Electro-optical device, its manufacturing method, and electronic equipment
JP2010008635A (en) Method of manufacturing substrate for electrooptical device, substrate for electrooptical device, electrooptical device, and electronic equipment
JP4314926B2 (en) Electro-optical device, manufacturing method thereof, and electronic apparatus
JP6409894B2 (en) Electro-optical device and electronic apparatus
JP5182116B2 (en) Electro-optical device and electronic apparatus
JP2009069247A (en) Electro-optical apparatus, manufacturing method thereof, electronic equipment, and wiring structure
JP2008191518A (en) Electrooptical device, substrate for same, and electronic equipment
JP2011221119A (en) Electro-optic device, electronic equipment, and manufacturing method of electro-optic device
JP2009295725A (en) Method for manufacturing of substrate for electrooptical device, substrate for electrooptical device, electrooptical device, and electronic device
JP6146441B2 (en) Electro-optical device and electronic apparatus
JP4259528B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP4984911B2 (en) Electro-optical device and electronic apparatus
JP5343476B2 (en) Electro-optical device and electronic apparatus
JP2008205248A (en) Semiconductor device and method of fabricating the semiconductor device, electro-optical device and method of manufacturing the electro-optical device, and electronic apparatus

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110906