JP2009295642A - Magneto-resistance effect element, and method of manufacturing the same - Google Patents
Magneto-resistance effect element, and method of manufacturing the same Download PDFInfo
- Publication number
- JP2009295642A JP2009295642A JP2008145177A JP2008145177A JP2009295642A JP 2009295642 A JP2009295642 A JP 2009295642A JP 2008145177 A JP2008145177 A JP 2008145177A JP 2008145177 A JP2008145177 A JP 2008145177A JP 2009295642 A JP2009295642 A JP 2009295642A
- Authority
- JP
- Japan
- Prior art keywords
- magnetization
- layer
- mtj element
- fixed layer
- magnetization fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、磁気抵抗効果素子に係り、特に、磁化固定層の形状に関する。また、本発明は、磁気抵抗効果メモリの製造方法に関する。 The present invention relates to a magnetoresistive effect element, and more particularly to the shape of a magnetization fixed layer. The present invention also relates to a method for manufacturing a magnetoresistive effect memory.
近年、新たな原理により情報を記憶する半導体メモリが、数多く提案されている。そのうちの1つに、磁気抵抗効果を利用した磁気抵抗ランダムアクセスメモリ(MRAM:Magnetoresistive Random Access Memory)がある。 In recent years, many semiconductor memories that store information based on a new principle have been proposed. One of them is a magnetoresistive random access memory (MRAM) using a magnetoresistive effect.
MRAMは、磁気トンネル接合(Magnetic Tunnel Junction)を利用した素子(以下、MTJ素子と呼ぶ)が記憶素子として用いられている。MRAMを構成する1つのメモリセルは、例えば、1つのMTJ素子と1つのMIS(Metal-Insulator-Semiconductor)トランジスタとからなる1Tr+1MTJ型の構成となっている。このメモリセルがメモリセルアレイ内に複数個配置されている。 In the MRAM, an element using a magnetic tunnel junction (hereinafter referred to as an MTJ element) is used as a memory element. One memory cell configuring the MRAM has a 1Tr + 1MTJ type configuration including, for example, one MTJ element and one MIS (Metal-Insulator-Semiconductor) transistor. A plurality of the memory cells are arranged in the memory cell array.
MTJ素子は、2つの強磁性層の間に絶縁膜が挟まれ、一方の強磁性層(磁化固定層)の磁化方向を固定し、他方の強磁性層(磁化自由層)の磁化方向を自由に反転可能とさせた構造が、基本的な構造となっている。MTJ素子は、磁化固定層と磁化自由層の相対的な磁化方向に応じて抵抗値が変化する磁気抵抗効果を利用して、“1”又は“0”データを記憶する(例えば、特許文献1参照)。 In an MTJ element, an insulating film is sandwiched between two ferromagnetic layers, the magnetization direction of one ferromagnetic layer (magnetization fixed layer) is fixed, and the magnetization direction of the other ferromagnetic layer (magnetization free layer) is free. The structure that can be reversed is a basic structure. The MTJ element stores “1” or “0” data by using a magnetoresistive effect in which the resistance value changes according to the relative magnetization direction of the magnetization fixed layer and the magnetization free layer (for example, Patent Document 1). reference).
スピン注入型MRAMにおいて、偏極スピン電流注入による磁化反転を利用したスピン注入法が、MTJ素子に対するデータの書き込み方式として採用されている。この方式では、スピン注入磁化反転に必要な電流量(反転しきい値電流)は、MTJ素子を流れる電流密度で規定されている。これは、MTJ素子のスケーリングに伴って、反転しきい値電流もスケーリングできることを意味し、MRAMの記憶容量の増大のために、MTJ素子の微細化が推進されている要因となっている。 In the spin injection MRAM, a spin injection method using magnetization reversal by polarized spin current injection is adopted as a data writing method for the MTJ element. In this method, the amount of current necessary for spin transfer magnetization reversal (reversal threshold current) is defined by the current density flowing through the MTJ element. This means that the inversion threshold current can also be scaled along with the scaling of the MTJ element, which is a factor that promotes miniaturization of the MTJ element in order to increase the storage capacity of the MRAM.
その一方で、MTJ素子の微細化にともない、製造プロセスにおける近接効果に起因して、露光及び加工のばらつきが顕著になり、MTJ素子の特性がばらつくことが問題なっている。結晶系磁性材料を強磁性層に用いたMTJ素子においては、微細化が進むにつれて、素子サイズと結晶粒のサイズが同程度になり、1つの素子内に含まれる結晶の配向性、結晶粒の形状や個数に起因する素子特性のばらつきも、問題となっている。
本発明は、磁気抵抗効果素子の特性ばらつきを低減する技術を提案する。 The present invention proposes a technique for reducing variation in characteristics of magnetoresistive elements.
本発明の例に関わる磁気抵抗効果素子は、少なくとも2つの方向に沿ってそれぞれ延びる複数の延在部を有し、その延在部の延在方向に沿ったそれぞれ異なる複数の磁化容易軸を有している磁化固定層と、前記磁化固定層上に設けられるトンネルバリア層と、前記トンネルバリア層上に設けられ、磁化方向が可変となる磁化自由層と、を備える。 The magnetoresistive effect element according to the example of the present invention has a plurality of extending portions extending along at least two directions, and has a plurality of different easy axes along the extending direction of the extending portions. A magnetization fixed layer, a tunnel barrier layer provided on the magnetization fixed layer, and a magnetization free layer provided on the tunnel barrier layer and having a variable magnetization direction.
本発明の例に関わる磁気抵抗効果メモリの製造方法は、複数の磁気抵抗効果素子を半導体基板上に形成する工程と、前記複数の磁気抵抗効果素子に対してテストを行い、特性の調整が必要な磁気抵抗効果素子を検出する工程と、前記テストを行った後、前記半導体基板に対して基板加熱処理を行う工程と、前記特性の調整が必要な磁気抵抗効果素子に電流を流し、この電流によって生じるジュール熱を、前記電流を流した磁気抵抗効果素子に与える工程と、前記特性の調整が必要な磁気抵抗効果素子に前記基板加熱処理による熱及び前記ジュール熱を加えた状態で、磁場を印加し、前記特性の調整が必要な磁気抵抗効果素子の磁化方向を変化させて、素子特性を調整する工程と、を備える。 A method of manufacturing a magnetoresistive effect memory according to an example of the present invention requires a step of forming a plurality of magnetoresistive effect elements on a semiconductor substrate, testing the plurality of magnetoresistive effect elements, and adjusting characteristics. A step of detecting a magnetoresistive effect element, a step of performing a substrate heating process on the semiconductor substrate after performing the test, and passing a current through the magnetoresistive effect element that requires adjustment of the characteristics. A step of applying a Joule heat generated by the current to the magnetoresistive effect element through which the current is passed, and applying a magnetic field in a state where the heat of the substrate heating process and the Joule heat are applied to the magnetoresistive effect element that requires adjustment of the characteristics. And adjusting the element characteristics by changing the magnetization direction of the magnetoresistive effect element that needs to be adjusted.
本発明によれば、磁気抵抗効果素子の特性のばらつきを低減できる。 According to the present invention, variation in characteristics of the magnetoresistive element can be reduced.
以下、図面を参照しながら、本発明の例を実施するためのいくつかの形態について詳細に説明する。 Hereinafter, some embodiments for carrying out examples of the present invention will be described in detail with reference to the drawings.
1. 実施形態
(1) 第1の実施形態
図1乃至図6を参照して、本発明の第1の実施形態について説明する。
1. Embodiment
(1) First embodiment
A first embodiment of the present invention will be described with reference to FIGS.
(a) MTJ素子
図1乃至図3を用いて、本発明の第1の実施形態に係る磁気抵抗効果素子の構造について、説明する。本実施形態に係る磁気抵抗効果素子は、MTJ(Magnetic Tunnel Junction)素子である。
図1は、本実施形態に係るMTJ素子の斜視図を示している。図2は、図1に示すMTJ素子の平面構造を図示し、図3は、図2の第1方向に沿う断面構造を図示している。
(A) MTJ element
The structure of the magnetoresistive effect element according to the first embodiment of the present invention will be described with reference to FIGS. The magnetoresistive effect element according to the present embodiment is an MTJ (Magnetic Tunnel Junction) element.
FIG. 1 is a perspective view of an MTJ element according to this embodiment. 2 illustrates a planar structure of the MTJ element illustrated in FIG. 1, and FIG. 3 illustrates a cross-sectional structure along the first direction of FIG.
図1乃至図3に示すように、本実施形態に係るMTJ素子は、磁化固定層1と、磁化固定層1上に設けられたトンネルバリア層2と、トンネルバリア層2上に設けられた磁化自由層3から構成されている。即ち、磁化自由層3が、トンネルバリア層2を介して、磁化固定層1上に第3の方向に積層された構造となっている。尚、このMTJ素子は、交換バイアス層をさらに具備し、磁化固定層1が交換バイアス層とトンネルバリア層2に挟まれた構造となってもよい。
As shown in FIGS. 1 to 3, the MTJ element according to this embodiment includes a magnetization
また、図1乃至図3においては、例えば、下部電極7が磁化固定層1に接続され、上部電極8が磁化自由層3に接続された構造になっている。
1 to 3, for example, the
磁化固定層1及び磁化自由層3は、例えば、結晶系磁性材料を用いて形成されている。磁化固定層1及び磁化自由層3には、例えば、コバルト(Co)、鉄(Fe)、ニッケル(Ni)、ルテニウム(Ru)などの原子のうち、少なくとも1つを含む強磁性金属が用いられる。また、これらの強磁性金属に、ホウ素(B)が添加されたものでも良い。
The magnetization fixed
トンネルバリア層2には、酸化マグネシウム(MgO)、酸化アルミニウム(AlOx)(xは自然数)などの絶縁体や、金(Au)、銀(Ag)、銅(Cu)等の常磁性金属が用いられる。 The tunnel barrier layer 2 is made of an insulator such as magnesium oxide (MgO) or aluminum oxide (AlOx) (x is a natural number), or a paramagnetic metal such as gold (Au), silver (Ag), or copper (Cu). It is done.
本発明の第1の実施形態に係るMTJ素子は、その磁化固定層1の平面形状が、それぞれ異なる方向に延在する複数の延在部1A,1Bを有する形状となっており、その延在部の延在方向に沿っている複数の磁化容易軸方向に磁気異方性を備えていることを特徴としている。尚、図1乃至図3に示す例では、磁化固定層1は2つの延在部を有し、その延在部がそれぞれ異なる2つの方向(第1及び第2方向)にそれぞれ延びている例を示している。これは、説明の簡単化のためであって、磁化固定層1は3つ以上の方向にそれぞれ延びる延在部を有し、その延在方向にそれぞれ磁化容易軸方向を有しても良いのは勿論である。
In the MTJ element according to the first embodiment of the present invention, the planar shape of the magnetization
図1乃至図3に示すような平面形状を有する磁化固定層1は、形状磁気異方性を有し、第1延在部1Aが延びる第1方向は第1磁化容易軸方向となり、第2延在部1Bが延びる第2方向は第2磁化容易軸方向となる。
The magnetization pinned
一方、磁化自由層3は、例えば、楕円形状をなしている。磁化自由層3は、その長軸方向が第1方向に沿い、その短軸方向が第1方向と直行する方向に沿うように、トンネルバリア層2を介して磁化固定層1上に積層されている。このように楕円形状を有する磁性層は、長軸方向が磁化容易軸方向となり、短軸方向が磁化困難軸となるため、磁化自由層3の磁化容易軸方向は第1方向となっている。また、磁化自由層3のサイズは、磁化固定層1のサイズよりも小さくなるように形成されている。
On the other hand, the magnetization
磁化固定層1及び磁化自由層3が、例えば、結晶性磁性材料を用いて形成される場合、素子の微細化に伴い、素子内に含まれる結晶の配向性、結晶粒の形状及び個数の違いによって、各層1,3の磁化方向がばらつく傾向がある。
When the magnetization fixed
MTJ素子の抵抗値は、磁化固定層1と磁化自由層3との相対的な磁化方向によって決まるため、磁化方向のばらつきが、素子毎の特性のばらつきの原因となってしまう。
Since the resistance value of the MTJ element is determined by the relative magnetization directions of the magnetization
本実施形態では、MTJ素子の磁化固定層1が複数の磁化容易軸方向の形状磁気異方性を備えることで、磁化固定層1の磁化方向を、複数の磁化容易軸の中から選択された1つの磁化容易軸に沿った方向とすることができる。
In the present embodiment, the magnetization
それゆえ、磁化固定層1と磁化自由層3との間の相対的な磁化方向で決まるMTJ素子の抵抗値が所定の範囲内、或いは、MTJ素子のMR比が所定と値となるように、例えば、外部磁場を印加することよって、磁化固定層1の磁化方向を変更できる。即ち、MTJ素子の特性を、所定の範囲内に収まる特性となるように、調整できる。
Therefore, the resistance value of the MTJ element determined by the relative magnetization direction between the magnetization
このように、本実施形態では、磁化固定層又は磁化自由層が含む結晶のばらつきに起因した素子特性のばらつきを、磁化固定層に形状磁気異方性を持たせ、磁化方向を変更可能とすることによって、解消することができる。 As described above, in this embodiment, variations in element characteristics due to variations in crystals included in the magnetization fixed layer or the magnetization free layer are given to the magnetization fixed layer with shape magnetic anisotropy so that the magnetization direction can be changed. This can be solved.
したがって、本発明の第1の実施形態によれば、MRAMに用いられる複数のMTJ素子の素子特性のばらつきを低減できる。 Therefore, according to the first embodiment of the present invention, variation in element characteristics of a plurality of MTJ elements used in the MRAM can be reduced.
(b) 製造方法
図4乃至図6を用いて、本発明の第1の実施形態に係るMRAM(磁気抵抗効果メモリ)の製造方法として、MTJ素子の素子特性調整方法について、説明する。
(B) Manufacturing method
As a method for manufacturing the MRAM (magnetoresistance effect memory) according to the first embodiment of the present invention, an element characteristic adjusting method for the MTJ element will be described with reference to FIGS.
図4は、MRAMを構成しているMTJ素子の素子特性の調整方法、具体的には、MTJ素子の磁化固定層の磁化方向の調整方法の各工程を図示している。また、図5は、本実施形態に係るMRAMのメモリセルアレイ領域の断面構造を模式的に示し、並びに、図5中には、各MTJ素子の磁化固定層の平面形状及び磁化方向も図示している。尚、図5では、半導体基板上に形成される層間絶縁膜は、説明の簡略化のため、図示を省略している。また、図5では、図1乃至図3と同一の部材については類似する同じ符号を付し、詳細な説明は必要に応じて行う。 FIG. 4 illustrates each step of the method for adjusting the element characteristics of the MTJ element constituting the MRAM, specifically, the method for adjusting the magnetization direction of the magnetization fixed layer of the MTJ element. FIG. 5 schematically shows the cross-sectional structure of the memory cell array region of the MRAM according to the present embodiment, and FIG. 5 also shows the planar shape and magnetization direction of the magnetization fixed layer of each MTJ element. Yes. In FIG. 5, the interlayer insulating film formed on the semiconductor substrate is not shown for the sake of simplicity. In FIG. 5, the same members as those in FIGS. 1 to 3 are denoted by the same reference numerals, and detailed description will be given as necessary.
はじめに、図5に示すような構成のMRAMが、例えば、CVD(Chemical Vapor Deposition)法やスパッタ法といった薄膜堆積技術や、フォトリソグラフィー技術及びRIE(Reactive Ion Etching)法などを用いて、半導体基板上に作製される(ST1)。 First, an MRAM configured as shown in FIG. 5 is formed on a semiconductor substrate by using a thin film deposition technique such as a CVD (Chemical Vapor Deposition) method or a sputtering method, a photolithography technique, a RIE (Reactive Ion Etching) method, or the like. (ST1).
図5に示す例では、MRAM内に含まれる各メモリセルMC1〜MC4は、例えば、1つのMTJ素子MTJ1〜MTJ4と、このMTJ素子に対して選択スイッチ素子として機能する1つのMISトランジスタTr1〜Tr4(以下、選択トランジスタと呼ぶ)とから構成される、いわゆる、1Tr+1MTJの構成で形成される。複数のメモリセルMC1〜MC4にそれぞれ接続されるように、複数のワード線及び複数のビット線が形成される。この構成のMRAMの具体的な形成順序は、以下ようになっている。 In the example shown in FIG. 5, each of the memory cells MC1 to MC4 included in the MRAM includes, for example, one MTJ element MTJ1 to MTJ4 and one MIS transistor Tr1 to Tr4 that functions as a selection switch element for the MTJ element. (Hereinafter referred to as a select transistor), so-called 1Tr + 1MTJ. A plurality of word lines and a plurality of bit lines are formed so as to be connected to the plurality of memory cells MC1 to MC4, respectively. The specific formation order of the MRAM having this configuration is as follows.
尚、第1乃至第4の選択トランジスタTr1〜Tr4は、ほぼ同様の構成を有しているため、以下では、第1の選択トランジスタTr1を例に、その構造及び形成方法について説明する。また、第1乃至第4のMTJ素子MTJ1〜MTJ4は、ほぼ同様の構成を有しているため、以下では、第1のMTJ素子MTJ1を例に、その構造及び形成方法について説明する。 Since the first to fourth selection transistors Tr1 to Tr4 have substantially the same configuration, the structure and formation method thereof will be described below by taking the first selection transistor Tr1 as an example. Since the first to fourth MTJ elements MTJ1 to MTJ4 have substantially the same configuration, the structure and formation method thereof will be described below using the first MTJ element MTJ1 as an example.
まず、半導体基板10内に、素子分離絶縁膜15が形成され、この素子分離絶縁膜15に取り囲まれた1つの島状のアクティブ領域が形成される。1つのアクティブ領域内には、第1のMTJ素子MTJ1と第1の選択トランジスタTr1からなる第1のメモリセルMC1と、第2のMTJ素子MTJ2と第2の選択トランジスタTr2からなる第2のメモリセルMC2が、形成される。同様に、第3及び第4のメモリセルMC3,MC4は、1つの島状のアクティブ領域内に形成される。
First, the element
第1の選択トランジスタTr1のゲート電極121は、半導体基板10上のゲート絶縁膜111上に形成される。選択トランジスタTr1のゲート電極121は、例えば、ワード線となる。そして、形成された選択トランジスタTr1のゲート電極121をマスクとして、ソース/ドレイン領域となる拡散層(以下、ソース/ドレイン拡散層と呼ぶ)131,133が、例えば、イオン注入法を用いて、半導体基板1内に形成される。これによって、MTJ素子に対して、選択スイッチ素子として機能する選択トランジスタが、形成される。
ソース/ドレイン拡散層131,133上に、MTJ素子の下部電極71とコンタクトC1とが、それぞれ形成される。コンタクトC1が接続されているソース/ドレイン拡散層133は、第2の選択トランジスタTr2のソース/ドレイン拡散層と共有され、2つのメモリセルMC1,MC2の共有ノードとなる。
On the source /
第1のMTJ素子MTJ1は、第1の選択トランジスタTr1の一方のソース/ドレイン拡散層131上に位置するように形成される。第1のMTJ素子MTJ1は、その磁化固定層11が下部電極71を介して選択トランジスタTr1の一方のソース/ドレイン拡散層131に接続されるように、磁化固定層11、トンネルバリア層21及び磁化自由層31が順次積層されて、形成される。
The first MTJ element MTJ1 is formed so as to be located on one source /
この際、磁化固定層11は、第1方向及び第2方向にそれぞれ延在する2つの延在部を有するように、パターニングされて形成される。これによって、磁化固定層11は形状磁気異方性を備え、その延在部の延在方向(第1及び第2方向)に磁化容易軸を有する。
また、磁化自由層31は、例えば、楕円形状となるように、パターンニングされて形成される。この楕円形状の磁化自由層31は、第1方向が長軸となるように形成される。また、磁化自由層31は、磁化固定層11よりも小さいサイズで形成される。
In this case, the magnetization fixed
Further, the magnetization
磁化固定層11及び磁化自由層31には、例えば、Co、Fe、Ni、Ruなどの結晶性磁性材料が用いられている。尚、図5において、磁化固定層11〜14の延在部は2つの方向に延びているが、それぞれ異なった方向に延在する3つ以上の延在部を設けて、3つ以上の磁化容易軸を備えたMTJ素子となってもよい。
The magnetization fixed layer 1 1 and the magnetization free layer 3 1, for example, Co, Fe, Ni, the crystallinity of magnetic material such as Ru is used. In FIG. 5, the magnetization extending portion of the fixed
メモリセルに接続される1組のビット線対BL1,BL2は、第1のビット線BL1と、第1のビット線BL1よりも半導体基板10側に位置する第2のビット線BL2とからなっている。尚、図5においては、第2のビット線BL2は、図5中の断面に対して手前方向又は奥行き方向に形成されるため、破線で示している。
A set of bit line pairs BL1 and BL2 connected to the memory cell includes a first bit line BL1 and a second bit line BL2 located on the
第2のビット線BL2は、ビアV1、中間配線層M1及びコンタクトC1を介して、2つの選択トランジスタTr1,Tr2の共有ノード(ソース/ドレイン拡散層133)に接続される。 The second bit line BL2 is connected to the shared node (source / drain diffusion layer 13 3 ) of the two selection transistors Tr1 and Tr2 via the via V1, the intermediate wiring layer M1, and the contact C1.
第1のビット線BL1は、第2のビット線BL2よりも上方に形成され、上部電極81を介して、MTJ素子MTJ1の磁化自由層31と接続されている。 The first bit line BL1 is formed above the second bit line BL2, through the upper electrode 81 is connected to the magnetization free layer 3 1 of the MTJ element MTJ1.
第2乃至第4のMTJ素子MTJ2〜MTJ4、第2乃至第4の選択トランジスタTr1〜Tr4も、第1のMTJ素子MTJ1及び第1の選択トランジスタTr11とそれぞれ同時工程で、半導体基板1上に形成される。
Second to fourth MTJ elements MTJ2~MTJ4, the second to fourth select transistors Tr1~Tr4 also in the first MTJ element MTJ1 and the first selection transistor Tr1 1 respectively simultaneously process, on the
また、メモリセルの形成とほぼ同時の工程で、メモリセルアレイ領域に隣接する周辺回路領域内に、メモリセルを制御するための制御回路が形成される。 In addition, a control circuit for controlling the memory cell is formed in the peripheral circuit region adjacent to the memory cell array region in substantially the same process as the formation of the memory cell.
作製されたMRAMは、例えば、スピン注入型MRAMである。即ち、書き込み動作時には、MTJ素子MTJ1〜MTJ4を流れる書き込み電流の方向を変えることによって、“0”又は“1”データがMTJ素子MTJ1〜MTJ4に書き込まれる。読み出し動作時には、MTJ素子MTJ1〜MTJ4の抵抗値によって、“0”又は“1”データの判別が行われる。 The manufactured MRAM is, for example, a spin injection MRAM. That is, during the write operation, “0” or “1” data is written to the MTJ elements MTJ1 to MTJ4 by changing the direction of the write current flowing through the MTJ elements MTJ1 to MTJ4. During the read operation, “0” or “1” data is discriminated based on the resistance values of the MTJ elements MTJ1 to MTJ4.
次に、作製されたMRAMに対して、テスト工程が実行され、MTJ素子MTJ1〜MTJ4の特性が調べられる(ST2)。このテスト工程において、例えば、形成された各MTJ素子の“0”又は“1”データにそれぞれ対応する抵抗値が検査され、その抵抗値が基準値を中心とした所定の範囲内に収まっているか否かが調べられる。 Next, a test process is performed on the manufactured MRAM, and the characteristics of the MTJ elements MTJ1 to MTJ4 are examined (ST2). In this test process, for example, resistance values corresponding to “0” or “1” data of each formed MTJ element are inspected, and whether the resistance values are within a predetermined range centered on the reference value. It is investigated whether or not.
抵抗値が所定の範囲内に収まっていないMTJ素子は、素子特性の調整が必要なMTJ素子として、検出される。以下では、特性の調整が必要なMTJ素子のことを、調整MTJ素子と呼ぶ。この調整MTJ素子に対し、抵抗値が所定の範囲内に収まるように、以下の工程で、素子特性が調整される。本実施形態では、磁化固定層の磁化方向が変更されることで、素子特性が調整される。 An MTJ element whose resistance value does not fall within a predetermined range is detected as an MTJ element that requires adjustment of element characteristics. Hereinafter, an MTJ element that requires characteristic adjustment is referred to as an adjusted MTJ element. With respect to this adjusted MTJ element, the element characteristics are adjusted in the following steps so that the resistance value falls within a predetermined range. In the present embodiment, the element characteristics are adjusted by changing the magnetization direction of the magnetization fixed layer.
まず、MRAMが作製された半導体基板に加熱処理が施され、MTJ素子に熱が与えられる(ST3)。続いて、電流が、調整MTJ素子に対して流される(ST4)。以下、図5中に示される第2のMTJ素子MTJ2を調整MTJ素子として、素子特性の調整方法の具体的な説明を行う。図5中において、調整MTJ素子MTJ2に流される電流は、白抜きの矢印で示している。 First, heat treatment is performed on the semiconductor substrate on which the MRAM is manufactured, and heat is applied to the MTJ element (ST3). Subsequently, a current is supplied to the adjusted MTJ element (ST4). Hereinafter, a specific description will be given of a method for adjusting element characteristics using the second MTJ element MTJ2 shown in FIG. 5 as an adjustment MTJ element. In FIG. 5, the current that flows through the adjustment MTJ element MTJ2 is indicated by a white arrow.
図5に示すように、第2のMTJ素子MTJ2は、磁化固定層12が含む結晶の配向性或いは結晶粒の形状に起因して、その素子の抵抗値が所定の抵抗値の範囲内に収まらず、テスト工程(ST2)によって、第2のMTJ素子MTJ2は調整MTJ素子として検出されている。
As shown in FIG. 5, the second MTJ element MTJ2, due to the orientation or crystal grains in the form of crystals magnetization fixed
半導体基板10に対して加熱処理(ST3)が実行された後、第2の選択トランジスタTr2が接続されているワード線(ゲート電極122)の電位が高電位に設定され、選択トランジスタTr2がオン状態“ON”になる。
一方で、他のMTJ素子MTJ1,MTJ3,MTJ4は、素子の抵抗値が所定の範囲内に収まっているため、磁化方向の調整は必要ない。それらのMTJ素子MTJ1,MTJ3,MTJ4と共にメモリセルを構成している各選択トランジスタTr1,Tr3,Tr4は、それらが接続されているワード線が低電位に設定され、オフ状態“OFF”にされる。
After the heat treatment (ST3) is performed on the
On the other hand, since the resistance values of the other MTJ elements MTJ1, MTJ3, and MTJ4 are within a predetermined range, it is not necessary to adjust the magnetization direction. The select transistors Tr1, Tr3, Tr4 that constitute the memory cell together with the MTJ elements MTJ1, MTJ3, MTJ4 are set to the OFF state “OFF” by setting the word line to which they are connected to a low potential. .
調整MTJ素子MTJ2が接続されている選択トランジスタTr2がオン状態とされた後、電流Iが調整MTJ素子MTJ2に流される。図5では、電流Iは、選択トランジスタTr2の電流経路(チャネル)を経由して、MTJ素子MTJ2の磁化固定層12から磁化自由層32へと流れる。この場合、第2のビット線BL2が高電位に設定され、第1のビット線BL1が低電位に設定される。 After the selection transistor Tr2 to which the adjustment MTJ element MTJ2 is connected is turned on, the current I flows through the adjustment MTJ element MTJ2. In Figure 5, the current I, via a current path of the select transistor Tr2 (channel), flows from the magnetization fixed layer 1 2 of the MTJ element MTJ2 to the magnetization free layer 3 2. In this case, the second bit line BL2 is set to a high potential, and the first bit line BL1 is set to a low potential.
調整MTJ素子MTJ2に電流Iが流されることによって、調整MTJ素子MTJ2の磁化固定層12は、電流Iによるジュール熱によって加熱される。それゆえ、調整MTJ素子MTJ2には、基板加熱による熱量と電流Iのジュール熱による熱量が与えられる。これに対し、磁化方向の調整が不要なMTJ素子MTJ1,MTJ3,MTJ4には、基板加熱による熱量のみが与えられている。 By current I flows through the adjustment MTJ element MTJ2, the magnetization fixed layer 1 second adjustment MTJ element MTJ2 is heated by Joule heat due to the current I. Therefore, the adjustment MTJ element MTJ2 is given a heat quantity by the substrate heating and a heat quantity by the Joule heat of the current I. In contrast, the MTJ elements MTJ1, MTJ3, and MTJ4 that do not require adjustment of the magnetization direction are given only the amount of heat due to substrate heating.
通常、磁性体材料の保磁力は、温度上昇とともに低減する傾向にある。本実施形態では、電流Iは調整MTJ素子MTJ2のみに流されているため、調整MTJ素子に加わる熱量は、調整が不要なMTJ素子MTJ1,MTJ3,MTJ4に加わる熱量よりも十分大きくなっている。それゆえ、調整MTJ素子MTJ2の磁化固定層12の保磁力は、他のMTJ素子MTJ1,MTJ3,MTJ4の磁化固定層11,13,14の保磁力よりも低減され、磁化固定層12の磁化方向のみを選択的に変更できる。
このように、基板加熱と電流の印加により磁化固定層の磁化方向が可変となる熱量を、調整が必要なMTJ素子に選択的に加えることによって、調整MTJ素子MTJ2の磁化方向のみを調整できるようになる。
Usually, the coercive force of a magnetic material tends to decrease with increasing temperature. In the present embodiment, since the current I flows only through the adjustment MTJ element MTJ2, the amount of heat applied to the adjustment MTJ element is sufficiently larger than the amount of heat applied to the MTJ elements MTJ1, MTJ3, and MTJ4 that do not require adjustment. Thus, the coercivity of the magnetization fixed layer 1 second adjustment MTJ element MTJ2, the other MTJ elements MTJ1, MTJ3, magnetization fixed
In this way, only the magnetization direction of the adjustment MTJ element MTJ2 can be adjusted by selectively applying to the MTJ element that needs adjustment the amount of heat that makes the magnetization direction of the magnetization fixed layer variable by the substrate heating and current application. become.
尚、基板加熱による加熱温度は、磁化方向の調整が不要なMTJ素子の磁化固定層の保磁力が、十分維持される温度であることが好ましい。そのような基板加熱温度を鑑みれば、調整MTJ素子に注入される電流の値及びその通電時間によって、磁化固定層の磁化方向が可変となるように、電流Iの電流値及び通電時間が設定されることが好ましい。また、基板加熱温度は、例えば、MTJ素子を構成している磁性体材料やトンネルバリア材の相互拡散など、素子特性の劣化が生じる温度(例えば、400℃〜500℃)より低いことが好ましい。
尚、図5に示すMTJ素子MTJ1〜MTJ4は、磁化固定層11〜14が半導体基板側に設けられ、磁化自由層がビット線側に設けられた構成となっている。この場合、電流により発生するジュール熱を磁化固定層11〜14に効率よく与えるため、電流Iを半導体基板10側(ビット線BL2側)からビット線BL1側へ流すことが好ましい。それとは反対に、磁化固定層11〜14がビット線側に設けられた構成となった場合には、ビット線BL1側から半導体基板10側(ビット線BL2側)へ流すことが好ましい。
The heating temperature by substrate heating is preferably a temperature at which the coercivity of the magnetization fixed layer of the MTJ element that does not require adjustment of the magnetization direction is sufficiently maintained. In view of such a substrate heating temperature, the current value and energization time of the current I are set so that the magnetization direction of the magnetization fixed layer is variable depending on the value of the current injected into the adjusted MTJ element and the energization time thereof. It is preferable. Further, the substrate heating temperature is preferably lower than a temperature (for example, 400 ° C. to 500 ° C.) at which deterioration of element characteristics such as mutual diffusion of a magnetic material and a tunnel barrier material constituting the MTJ element occurs.
Incidentally, MTJ elements MTJ1~MTJ4 shown in FIG. 5, the magnetization fixed
続いて、基板加熱処理による熱と通電によるジュール熱が調整MTJ素子MTJ2に加わっている状態で、外部磁場が半導体基板10(MRAMチップ)に対して印加される(ST5)。この外部磁場は、例えば、第2方向(第2磁化容易軸方向)に沿うように印加される。 Subsequently, an external magnetic field is applied to the semiconductor substrate 10 (MRAM chip) in a state where heat from the substrate heating process and Joule heat by energization are applied to the adjusted MTJ element MTJ2 (ST5). For example, the external magnetic field is applied along the second direction (second easy magnetization axis direction).
上記のように、調整MTJ素子MTJ2には、磁化固定層12の保磁力が十分弱くなる熱量が加わっているため、磁化固定層の磁化方向は、第1方向と一致した方向に調整される。一方で、他のMTJ素子MTJ1,MTJ3,MTJ4は、外部磁場の影響を受けない。これは、それらMTJ素子MTJ1,MTJ3,MTJ4に与えられる熱量が磁化固定層の磁化方向を変化し得る熱量に達しておらず、外部磁場に対して十分な保磁力を有しているためである。
As described above, the adjustment MTJ element MTJ2 is the coercive force of the magnetization fixed
第2方向に沿う外部磁場の印加によって、調整MTJ素子MTJ2の磁化固定層12の磁化方向は、第1磁化容易軸方向から第2磁化容易軸方向へと変化される。
By application of an external magnetic field along the second direction, the magnetization direction of the magnetization fixed
磁化固定層12の磁化方向が第2磁化容易軸方向と一致する方向にされた後、ビット線対BL1,BL2及びワード線に対する電圧の供給が停止される。調整MTJ素子MTJ2への電流の注入が停止されるため、電流によるジュール熱は発生しなくなる。これと同時に、半導体基板10に対する基板加熱処理も停止される。
それゆえ、調整MTJ素子MTJMTJ2に加えられていた熱量がなくなるので、磁化固定層12の保磁力は元の状態に戻り、磁化固定層12の磁化方向は第2方向(第2磁化容易軸方向)となる。この後、外部磁場の印加が停止される。尚、調整MTJ素子に対する通電の停止、基板加熱処理の停止の順序は上記の順序に限定されるものではなく、その順序は適宜変更可能である。
以上によって、磁化方向が調整されたMTJ素子は、所定の抵抗値を得ることができる。
After the magnetization direction of the magnetization fixed
Therefore, since the amount of heat which has been added to adjust the MTJ element MTJMTJ2 is eliminated, the coercivity of the magnetization fixed
As described above, the MTJ element whose magnetization direction is adjusted can obtain a predetermined resistance value.
この後、MRAMが形成された半導体基板(MRAMチップ)に、磁気シールドが形成され、MRAMに対するパッケージ工程が実行される(ST6)。これによって、MRAMは外部磁場からの影響を受けなくなる。 Thereafter, a magnetic shield is formed on the semiconductor substrate (MRAM chip) on which the MRAM is formed, and a packaging process for the MRAM is executed (ST6). As a result, the MRAM is not affected by the external magnetic field.
尚、上述の工程では、調整MTJ素子の磁化固定層の磁化方向を第1方向から第2方向になるように外部磁場を印加したが、それに限定されず、素子特性が所定の範囲内となるのであれば、第2方向から第1方向になるように、第1方向に沿う外部磁場を印加して素子特性を調整してもよい。
また、上述のMTJ素子の素子特性の調整方法は、“0”又は“1”に対応した抵抗値が他の素子と比較して小さいなど、特性が劣化した素子に対して、磁化方向の調整を行うことに限定されるものではない。即ち、磁化固定層及び磁化自由層の結晶性に起因して、素子特性が他の素子と比較して高すぎる素子や反転電流密度が低すぎる素子など、特性が良すぎるMTJ素子に対しても、磁化固定層の磁化方向が、例えば、第1磁化容易軸方向(第1方向)から第2磁化容易軸方向(第2方向)になるように、選択的に磁化方向を調整し、他の素子と特性がばらつかないようにすることも可能である。
In the above-described process, the external magnetic field is applied so that the magnetization direction of the magnetization fixed layer of the adjustment MTJ element is changed from the first direction to the second direction. However, the invention is not limited to this, and the element characteristics are within a predetermined range. In this case, the device characteristics may be adjusted by applying an external magnetic field along the first direction so as to change from the second direction to the first direction.
In addition, the above-described method for adjusting the element characteristics of the MTJ element adjusts the magnetization direction of an element whose characteristics have deteriorated, such as a resistance value corresponding to “0” or “1” being small compared to other elements. It is not limited to performing. In other words, due to the crystallinity of the magnetization fixed layer and the magnetization free layer, even for MTJ elements whose characteristics are too good, such as elements whose element characteristics are too high compared to other elements and elements whose reversal current density is too low. The magnetization direction of the magnetization fixed layer is selectively adjusted so that the magnetization easy axis direction (second direction) changes from the first magnetization easy axis direction (first direction), for example. It is also possible to prevent the element and characteristics from varying.
以上の工程によって、本発明の実施形態に係るMRAMが完成する。 The MRAM according to the embodiment of the present invention is completed through the above steps.
図6は、図4に示す本実施形態のMRAMの製造方法によって、磁化固定層の磁化方向の調整前後における、MTJ素子の抵抗値に対するその頻度を示している。 FIG. 6 shows the frequency with respect to the resistance value of the MTJ element before and after adjusting the magnetization direction of the magnetization fixed layer by the MRAM manufacturing method of the present embodiment shown in FIG.
図6に示すように、磁化方向が調整された後のMTJ素子は、“0”データに対応する抵抗値及び“1”データに対応する抵抗値のそれぞれにおいて、頻度のもっとも高い抵抗値を基準値とした抵抗値の分布範囲が、磁化方向が調整される前のMTJ素子に比べ、狭くなっている。つまり、MRAMが含む複数のMTJ素子の特性のばらつきが低減されている。 As shown in FIG. 6, the MTJ element whose magnetization direction has been adjusted is based on the resistance value having the highest frequency in each of the resistance value corresponding to “0” data and the resistance value corresponding to “1” data. The distribution range of the resistance value as a value is narrower than that of the MTJ element before the magnetization direction is adjusted. That is, variation in characteristics of a plurality of MTJ elements included in the MRAM is reduced.
このように、磁化固定層が複数の磁化容易軸に磁気異方性を有することによって、MTJ素子の抵抗値が所定の範囲内に収まるように、磁化固定層の磁化方向を段階的に変更することができる。 In this way, the magnetization direction of the magnetization fixed layer is changed stepwise so that the resistance value of the MTJ element falls within a predetermined range due to the magnetization fixed layer having magnetic anisotropy on a plurality of easy axes. be able to.
また、本実施形態で述べたMTJ素子の素子特性調整方法は、1つの調整MTJ素子に対して、磁化方向を調整する場合について説明したが、同一の磁化方向の外部磁場で調整される複数のMTJ素子に対して、ワード線及びビット線対を適宜選択することで、同時に磁化特性を調整できる。つまり、本実施形態では、MRAMの製造期間を短縮できる。 Moreover, although the element characteristic adjustment method of the MTJ element described in the present embodiment has been described for the case where the magnetization direction is adjusted with respect to one adjustment MTJ element, a plurality of adjustments are performed using an external magnetic field having the same magnetization direction. The magnetization characteristics can be adjusted simultaneously by appropriately selecting the word line and bit line pair for the MTJ element. That is, in this embodiment, the manufacturing period of the MRAM can be shortened.
以上のように、本発明の第1の実施形態によれば、MRAMに用いられる複数のMTJ素子の素子特性のばらつきを低減できる。 As described above, according to the first embodiment of the present invention, variations in element characteristics of a plurality of MTJ elements used in an MRAM can be reduced.
(2) 第2の実施形態
図7を参照して、本発明の第2の実施形態について、説明する。尚、第1の実施形態と同一部材に関しては、同一符号を付し、詳細な説明は必要に応じて行う。
(2) Second embodiment
A second embodiment of the present invention will be described with reference to FIG. In addition, about the same member as 1st Embodiment, the same code | symbol is attached | subjected and detailed description is performed as needed.
本発明の第2の実施形態は、第1の実施形態の構成に加え、書き込みワード線WWL1〜WWL4が、複数のメモリセルMC1〜MC4内にそれぞれ設けられていることを特徴とする。 The second embodiment of the present invention is characterized in that, in addition to the configuration of the first embodiment, write word lines WWL1 to WWL4 are provided in the plurality of memory cells MC1 to MC4, respectively.
以下、第1のメモリセルMC1を例に、説明を行う。第1のMTJ素子MTJ1の磁化自由層31上には、上部電極81が形成され、これによって、MTJ素子MTJ1の一端が第1のビット線BL1に接続されている。 Hereinafter, the first memory cell MC1 will be described as an example. On the magnetization free layer 3 1 of the first MTJ element MTJ1 is the upper electrode 81 is formed, whereby one end of the MTJ element MTJ1 is connected to the first bit line BL1.
第1のMTJ素子MTJ1の磁化固定層11は、中間配線層M3上に形成されている。また、第1の選択トランジスタTr1のソース/ドレイン拡散層131上には、MTJ素子MTJ1下部電極として機能するコンタクトC2、中間配線層M2及びビア91が設けられ、それらを介して、第1のMTJ素子MTJ1の磁化固定層11と第1の選択トランジスタTr1のソース/ドレイン拡散層131とが、接続されている。
The magnetization fixed layer 11 of the first MTJ element MTJ1 is formed on the intermediate wiring layer M3. Further, on the source /
そして、第1の書き込みワード線WWL1が、第1のMTJ素子MTJ1下に設けられている。書き込みワード線WWL1は、例えば、ワード線と同じ方向に延在している。紙面の手前側から奥行き側へ、又は、奥行き側から手前側へ、書き込みワード線WWL1に電流を流すことによって、その書き込みワード線WWL1を備えるメモリセルMC1内に磁場が発生する。 The first write word line WWL1 is provided below the first MTJ element MTJ1. The write word line WWL1 extends, for example, in the same direction as the word line. By supplying a current to the write word line WWL1 from the near side to the depth side of the drawing or from the depth side to the near side, a magnetic field is generated in the memory cell MC1 including the write word line WWL1.
このように、書き込みワード線WWL1〜WWL4を備えた場合、選択された書き込みワード線WWL1〜WWL4に電流を流すことによって、磁化固定層11の磁化方向の調整のための磁場を、各MTJ素子に対して個別に印加できる。 Thus, when equipped with the write word line WWL1~WWL4, by supplying a current to the write word line WWL1~WWL4 selected, the magnetic field for the magnetization direction of the adjustment magnetization fixed layer 1 1, the MTJ element Can be applied individually.
即ち、本実施形態によれば、書き込みワード線に選択的に電流を流すことで、調整MTJ素子(例えば、第2のMTJ素子MTJ2)にのみ磁場を印加することができる。それゆえ、調整が不要なMTJ素子に対して磁場の影響を無くすことができる。
したがって、本発明の第2の実施形態によれば、MRAMに用いられる複数のMTJ素子の素子特性のばらつきを低減できるとともに、メモリセル毎に書き込みワード線WWL1〜WWL4を備えることによって、MTJ素子の磁化方向の調整を精度良く行うことができる。
That is, according to the present embodiment, a magnetic field can be applied only to the adjustment MTJ element (for example, the second MTJ element MTJ2) by selectively passing a current through the write word line. Therefore, it is possible to eliminate the influence of the magnetic field on the MTJ element that does not require adjustment.
Therefore, according to the second embodiment of the present invention, variation in element characteristics of a plurality of MTJ elements used in the MRAM can be reduced, and the write word lines WWL1 to WWL4 are provided for each memory cell. The magnetization direction can be adjusted with high accuracy.
(3) 第3実施形態
図8を参照して、本発明の第3の実施形態について説明する。尚、第1及び第2の実施形態と同一部材に関しては、同一符号を付し、詳細な説明は省略する。図8は、ビット線の延在方向に沿った断面構造を示すとともに、各MTJ素子MTJa〜MTJdの磁化固定層51〜54の平面構造を図示している。
(3) Third embodiment
A third embodiment of the present invention will be described with reference to FIG. In addition, about the same member as 1st and 2nd embodiment, the same code | symbol is attached | subjected and detailed description is abbreviate | omitted. 8, along with showing a sectional structure taken along the extending direction of the bit lines, illustrates the magnetization plane structure of the fixed layer 5 1-5 4 for each MTJ element MTJa~MTJd.
第1の実施形態で述べたMTJ素子の素子特性調整方法(製造方法)は、図1乃至3に示すような複数の磁化容易軸方向に形状磁気異方性を有するMTJ素子にのみ適用されるものではなく、他の構造のMTJ素子に対して用いることも可能である。 The element characteristic adjusting method (manufacturing method) of the MTJ element described in the first embodiment is applied only to an MTJ element having shape magnetic anisotropy in a plurality of easy axis directions as shown in FIGS. However, the present invention can be used for MTJ elements having other structures.
例えば、図8に示す例のように、磁化固定層51〜54下に、交換バイアス層41〜44を設けたMTJ素子に対しても、素子特性の調整が可能である。以下、図8に示されるMTJ素子MTJa〜MTJdの構造について説明する。尚、各MTJ素子MTJa〜MTJdは、同一構成を有しているため、以下では、第1のMTJ素子MTJaを例に、その構造について説明する。 For example, as in the example shown in FIG. 8, the element characteristics can be adjusted even for the MTJ element in which the exchange bias layers 4 1 to 4 4 are provided below the magnetization fixed layers 5 1 to 5 4 . Hereinafter, the structure of the MTJ elements MTJa to MTJd shown in FIG. 8 will be described. Since the MTJ elements MTJa to MTJd have the same configuration, the structure thereof will be described below using the first MTJ element MTJa as an example.
MTJ素子MTJaにおいて、磁化固定層51は、交換バイアス層41上に設けられている。磁化自由層31は、トンネルバリア層21を介して、磁化固定層51上に設けられている。
図8に示すように、本実施形態におけるMTJ素子MTJa〜MTJdの磁化固定層51の平面形状は、楕円形状となっている。この形状の場合、楕円の長軸方向が磁化容易軸方向となり、楕円の短軸方向が磁化困難軸となる。
In the MTJ element MTJa, the magnetization fixed layer 5 1 is provided on the exchange bias layer 4 1. Magnetization
As shown in FIG. 8, the planar shape of the magnetization fixed layer 5 first MTJ element MTJa~MTJd in this embodiment has an elliptical shape. In the case of this shape, the major axis direction of the ellipse is the easy magnetization axis direction, and the minor axis direction of the ellipse is the hard magnetization axis.
磁化自由層31の平面形状は、例えば、楕円形状となっており、その楕円の長軸が、磁化固定層51の長軸(磁化容易軸方向)と同じ方向となるように、磁化固定層51上に積層されている。また、磁化自由層31の寸法は、例えば、磁化固定層51の寸法よりも小さくなるように形成されている。
The planar shape of the magnetization
磁化固定層51及び磁化自由層31は、例えば、結晶系磁性材料であり、Co、Fe、Ni、Ru、のいずれかを含む強磁性金属が用いられている。 Magnetization fixed layer 5 1 and the magnetization free layer 3 1 is, for example, a crystalline-based magnetic material, Co, Fe, Ni, Ru, is a ferromagnetic metal comprising either used.
交換バイアス層41は反強磁性材料からなり、例えば、Fe−Mn、Pt−Mn、Pt−Cr−Mn、Ni−Mn、Ir−Mn、NiO、Fe2O3などのうち、いずれか1つが用いられる。 Exchange biasing layer 4 1 comprises an antiferromagnetic material, e.g., Fe-Mn, Pt-Mn , Pt-Cr-Mn, Ni-Mn, Ir-Mn, NiO, of such Fe 2 O 3, or 1 One is used.
トンネルバリア層21は、例えば、MgO、AlOx(xは自然数)等の絶縁材料、又は、Au、Ag、Cu等の常磁性金属のいずれかが用いられる。 Tunnel barrier layer 2 1 is, for example, MgO, AlOx (x is a natural number) of an insulating material such as, or, Au, Ag, or paramagnetic metal such as Cu is used.
以上のような構成のMTJ素子MTJaでは、磁化固定層51の磁化方向は、磁化固定層51と交換バイアス層41との間に発生する交換バイアスによって固着されている。
交換バイアスは、交換バイアス層41の温度がブロッキング温度Tb以上になると消失することが知られている。また、交換バイアスの消失状態で、磁化固定層51に磁場を印加し、その磁化印加中にブロッキング温度Tb以下に冷却すると、磁化固定層51の磁化方向が印加した磁場の方向に固着されることも知られている。
この原理を利用することによって、本実施形態のように交換バイアス層41を備えるMTJ素子MTJaにおいても、磁化固定層51の磁化方向を調整することが可能となる。
In the MTJ element MTJa configured as above, the magnetization direction of the magnetization fixed layer 5 1 is fixed by the exchange bias that occurs between the exchange bias layer 4 1 and the magnetization fixed layer 5 1.
Exchange bias, the temperature of the exchange bias layer 4 1 is known to be lost and become more blocking temperature Tb. In addition, when a magnetic field is applied to the magnetization fixed
By utilizing this principle, even in the MTJ element MTJa comprising an exchange bias layer 4 1 as in this embodiment, it is possible to adjust the direction of magnetization of the magnetization fixed layer 5 1.
即ち、図4に示す工程とほぼ同様の工程によって、MTJ素子の磁化固定層の磁化方向を調整できる。本実施形態におけるMTJ素子の素子特性の調整方法は、具体的には以下の通りである。 That is, the magnetization direction of the magnetization fixed layer of the MTJ element can be adjusted by a process substantially similar to the process shown in FIG. The method for adjusting the element characteristics of the MTJ element in the present embodiment is specifically as follows.
はじめに、図4に示す工程と同様に、CVD法やスパッタ法などを用いて、磁性層、導電層及び絶縁層がそれぞれ堆積され、フォトリソグラフィー技術及びRIE法などを用いて、堆積された層が加工される。この工程(ST1)によって、図8に示す構造のMRAMが、半導体基板10上に作製される。そして、作製されたMRAMに対してテスト工程が実行され、MTJ素子の素子特性(抵抗値)が調べられる。これによって、素子特性の調整が必要なMTJ素子(調整MTJ素子)が検出される(ST2)。 First, similarly to the process shown in FIG. 4, a magnetic layer, a conductive layer, and an insulating layer are deposited using a CVD method, a sputtering method, and the like, and a deposited layer is formed using a photolithography technique and an RIE method. Processed. Through this step (ST1), the MRAM having the structure shown in FIG. Then, a test process is performed on the manufactured MRAM, and the element characteristic (resistance value) of the MTJ element is examined. As a result, an MTJ element (adjusted MTJ element) that requires adjustment of element characteristics is detected (ST2).
テスト工程の後、MRAMが作製された半導体基板に対して、基板加熱処理が施される(ST3)。この基板加熱処理は、交換バイアス層41〜44のブロッキング温度より低い加熱温度を用いて、行われる。 After the test process, a substrate heating process is performed on the semiconductor substrate on which the MRAM is manufactured (ST3). The substrate heat treatment, using a heating temperature lower than the blocking temperature of the exchange bias layer 41 to 4, is performed.
続いて、基板加熱処理中に、調整MTJ素子(例えば、第2のMTJ素子MTJb)に電流Iを流すため、調整MTJ素子MTJbが含まれるメモリセルMC2に接続されているビット線対及びワード線の電位が制御される。これによって、メモリセルMC2を構成している選択トランジスタTr2はオン状態となり、電流Iが調整MTJ素子MTJbに流れる(ST4)。電流Iが調整MTJ素子MTJbに流されることによって、交換バイアス層42にジュール熱が発生する。電流Iの値及びその通電時間は、そのジュール熱と加熱処理による熱量との和によって、交換バイアス層42の温度がブロッキング温度以上となるように、それぞれ設定される。尚、ブロッキング温度は、交換バイアス層及び磁化固定層(強磁性層)に用いられた材料に依存して決定される。また、本実施形態においても、調整MTJ素子に加えられる熱量は、素子の劣化温度よりも低い温度である。 Subsequently, in order to pass a current I through the adjustment MTJ element (for example, the second MTJ element MTJb) during the substrate heat treatment, a bit line pair and a word line connected to the memory cell MC2 including the adjustment MTJ element MTJb Is controlled. As a result, the selection transistor Tr2 constituting the memory cell MC2 is turned on, and the current I flows through the adjustment MTJ element MTJb (ST4). By current I flows through the adjustment MTJ element MTJb, Joule heat is generated in the exchange bias layer 4 2. Values and energization time of the current I, the sum of the amount of heat by heat treatment and its Joule heat, the temperature of the exchange bias layer 4 2 so that the above blocking temperature is set, respectively. The blocking temperature is determined depending on the materials used for the exchange bias layer and the magnetization fixed layer (ferromagnetic layer). Also in this embodiment, the amount of heat applied to the adjusted MTJ element is a temperature lower than the deterioration temperature of the element.
調整MTJ素子MTJbは、加熱処理による熱量と電流Iに起因したジュール熱による熱量とによって、ブロッキング温度以上の熱量が与えられる。それゆえ、磁化固定層52と交換バイアス層42との間に作用していた交換バイアスは消失し、磁化固定層52の磁化固着力は低減する。その一方で、調整が不要なMTJ素子MTJa,MTJc,MTJdに対しては、電流が流されていない。そのため、それらのMTJ素子MTJa,MTJc,MTJdには、基板加熱による熱量が与えられるのみで、電流Iによるジュール熱は与えられない。それゆえ、調整が不要なMTJ素子MTJa,MTJc,MTJdの交換バイアス層41,43,44の温度はブロッキング温度より低いため、磁化固定層51,53,54と交換バイアス層41,43,44との間に作用している交換バイアスは消失しない。したがって、磁化固定層51,53,54の磁化固着力は、調整MTJ素子MTJbの磁化固定層の磁化固着力よりも高くなっている。 The adjusted MTJ element MTJb is given a heat amount equal to or higher than the blocking temperature by the heat amount by the heat treatment and the heat amount by Joule heat caused by the current I. Thus, the exchange bias acting on between the exchange bias layer 4 2 and the magnetization fixed layer 5 2 disappears, the magnetization fixing force of the magnetization fixed layer 5 2 is reduced. On the other hand, no current is passed to the MTJ elements MTJa, MTJc, and MTJd that do not require adjustment. Therefore, these MTJ elements MTJa, MTJc, and MTJd are only given heat by substrate heating, and are not given Joule heat by current I. Therefore, since the temperature of the exchange bias layers 4 1 , 4 3 , and 4 4 of the MTJ elements MTJa, MTJc, and MTJd that do not require adjustment is lower than the blocking temperature, the magnetization fixed layers 5 1 , 5 3 , and 5 4 and the exchange bias layer The exchange bias acting between 4 1 , 4 3 and 4 4 is not lost. Therefore, the magnetization pinning force of the magnetization pinned layers 5 1 , 5 3 , 5 4 is higher than the magnetization pinning force of the magnetization pinned layer of the adjustment MTJ element MTJb.
続いて、基板加熱処理と調整MTJ素子に対する通電状態が保持された状態で、作製されたMRAMに対して、外部磁場が印加される(ST5)。この外部磁場の磁化方向は、例えば、MTJ素子の磁化容易軸方向となっている。
調整MTJ素子MTJbの磁化固定層52は、交換バイアスによる磁化固着力が低減しているため、磁化困難軸方向に傾いていた磁化固定層52の磁化方向は、外部磁場の磁化方向と一致した方向、即ち、磁化容易軸方向に変化する。これに対し、調整が不要なMTJ素子MTJa,MTJc,MTJdの交換バイアスは消失しておらず、磁化固定層51,53,54の磁化固着力は十分大きい。よって、調整が不要なMTJ素子MTJa,MTJc,MTJdは、外部磁場の影響は受けず、磁化固定層51,53,54の磁化方向は変化しない。
Subsequently, an external magnetic field is applied to the fabricated MRAM while the substrate heating process and the energized state of the adjusted MTJ element are maintained (ST5). The magnetization direction of the external magnetic field is, for example, the easy axis direction of the MTJ element.
The magnetization fixed layer 5 second adjustment MTJ element MTJb, since magnetization fixing force by the exchange bias is reduced, the magnetization direction of the magnetization fixed layer 5 2 inclined to the hard magnetization axis direction, coincides with the magnetization direction of the external magnetic field Direction, that is, the direction of the easy axis of magnetization. On the other hand, the exchange bias of the MTJ elements MTJa, MTJc, and MTJd that do not require adjustment is not lost, and the magnetization pinned force of the magnetization fixed layers 5 1 , 5 3 , and 5 4 is sufficiently large. Therefore, the MTJ elements MTJa, MTJc, and MTJd that do not require adjustment are not affected by the external magnetic field, and the magnetization directions of the magnetization fixed layers 5 1 , 5 3 , and 5 4 do not change.
そして、例えば、外部磁場を印加した状態で、半導体基板10に対する加熱処理及び調整MTJ素子MTJbへの通電が終了され、調整MTJ素子の交換バイアス層42は冷却される。すると、交換バイアス層42と磁化固定層52との間に交換バイアスが回復するため、調整MTJ素子MTJbの磁化固定層52の磁化方向は、外部磁場の磁界方向(磁化容易軸方向)に固着される。この後、外部磁場の印加が終了される。
Then, for example, while applying an external magnetic field, heat treatment and energizing the adjustment MTJ element MTJb to the
以上の工程によって、調整MTJ素子MTJbの磁化方向が調整され、このMTJ素子MTJbの素子特性(例えば、抵抗値)が所定の範囲内に収まる。 Through the above steps, the magnetization direction of the adjusted MTJ element MTJb is adjusted, and the element characteristics (for example, resistance value) of the MTJ element MTJb fall within a predetermined range.
尚、本実施形態においては、調整MTJ素子MTJbの磁化固定層52の磁化方向が、磁化容易軸方向と一致するように、外部磁場を印加した。しかし、それに限定されず、調整MTJ素子の素子特性を所定の範囲に収めるためであれば、磁化固定層52の磁化方向が、磁化容易軸方向から磁化困難軸方向へ変化する方向の外部磁場を印加してもよい。 In the present embodiment, the magnetization direction of the magnetization fixed layer 5 second adjustment MTJ element MTJb is, to match the magnetization easy axis, and applying an external magnetic field. However, not limited thereto, as long as the device characteristic of the adjustment MTJ element in order to fit in a predetermined range, the magnetization direction of the magnetization fixed layer 5 2, the direction of the external magnetic field that changes from the direction of the easy magnetization axis to the direction of hard magnetization May be applied.
尚、本実施形態において、第2の実施形態と同様に、各メモリセルMC1〜MC4内に書き込みワード線をさらに具備し、その書き込みワード線に電流を流すことで磁場を発生させ、この磁場によって、磁化固定層51〜54の磁化方向を調整しても良い。 In this embodiment, similarly to the second embodiment, a write word line is further provided in each of the memory cells MC1 to MC4, and a magnetic field is generated by passing a current through the write word line. , may be adjusted magnetization direction of the magnetization fixed layer 5 1-5 4.
また、本実施形態のMTJ素子MTJa〜MTJdは、楕円形状の平面形状を有する構造を用いたが、それに限定されず正方形状、長方形状、楕円状、円状、六角形状、菱型状、平行四辺形状、十字型状、ビーンズ型(凹型)状などでもよい。このような平面形状を有するMTJ素子でも、同様の効果が得られるのは、もちろんである。 Further, the MTJ elements MTJa to MTJd of the present embodiment have a structure having an elliptical planar shape, but are not limited thereto, but are square, rectangular, elliptical, circular, hexagonal, diamond-shaped, parallel. It may be a quadrilateral shape, a cross shape, a bean shape (concave shape), or the like. Of course, an MTJ element having such a planar shape can achieve the same effect.
以上のように、本発明の第3の実施形態においても、第1の実施形態と同様に、MRAMに用いられる複数のMTJ素子の素子特性がばらつくのを低減できる。 As described above, also in the third embodiment of the present invention, it is possible to reduce variations in element characteristics of a plurality of MTJ elements used in the MRAM, as in the first embodiment.
2. その他
本発明の各実施形態によれば、磁気抵抗効果素子(MTJ素子)の素子特性のばらつきを低減できる。
2. Other
According to each embodiment of the present invention, variations in element characteristics of magnetoresistive elements (MTJ elements) can be reduced.
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。 The example of the present invention is not limited to the above-described embodiment, and can be embodied by modifying each component without departing from the gist thereof. Various inventions can be configured by appropriately combining a plurality of constituent elements disclosed in the above-described embodiments. For example, some constituent elements may be deleted from all the constituent elements disclosed in the above-described embodiments, or constituent elements of different embodiments may be appropriately combined.
1,11〜14:磁化固定層、2,21〜24::トンネルバリア層、3,31〜34:磁化自由層、41〜44:交換バイアス層(反強磁性層)、51〜54:磁化固定層、7,71〜74:下部電極、8,81〜84:上部電極、10:半導体基板、111〜114:ゲート絶縁膜、121〜124:ゲート電極(ワード線)、131〜136:ソース/ドレイン拡散層、15:素子分離絶縁膜、MTJ1〜MTJ4:MTJ素子、Tr1〜Tr4:選択トランジスタ、BL1,BL2:ビット線、WWL1〜WWL4:書き込みワード線、C1:コンタクト、V1:ビア、M1〜M3:中間配線層。 1, 1 1 to 1 4 : magnetization fixed layer, 2, 2 1 to 2 4 :: tunnel barrier layer, 3, 3 1 to 3 4 : magnetization free layer, 4 1 to 4 4 : exchange bias layer (antiferromagnetic) Layer), 5 1 to 5 4 : magnetization fixed layer, 7, 7 1 to 7 4 : lower electrode, 8, 8 1 to 8 4 : upper electrode, 10: semiconductor substrate, 11 1 to 11 4 : gate insulating film, 12 1 to 12 4 : gate electrode (word line), 13 1 to 13 6 : source / drain diffusion layer, 15: element isolation insulating film, MTJ1 to MTJ4: MTJ element, Tr1 to Tr4: selection transistor, BL1, BL2: Bit lines, WWL1 to WWL4: write word lines, C1: contacts, V1: vias, M1 to M3: intermediate wiring layers.
Claims (5)
前記磁化固定層上に設けられるトンネルバリア層と、
前記トンネルバリア層上に設けられ、磁化方向が可変となる磁化自由層と、
を具備することを特徴とする磁気抵抗効果素子。 A magnetization pinned layer having a plurality of extending portions extending respectively along at least two directions and having a plurality of different easy axes along the extending direction of the extending portions;
A tunnel barrier layer provided on the magnetization fixed layer;
A magnetization free layer provided on the tunnel barrier layer and having a variable magnetization direction;
A magnetoresistive effect element comprising:
前記複数の磁気抵抗効果素子に対してテストを行い、特性の調整が必要な磁気抵抗効果素子を検出する工程と、
前記テストを行った後、前記半導体基板に対して基板加熱処理を行う工程と、
前記特性の調整が必要な磁気抵抗効果素子に電流を流し、この電流によって生じるジュール熱を、前記電流を流した磁気抵抗効果素子に与える工程と、
前記特性の調整が必要な磁気抵抗効果素子に前記基板加熱処理による熱及び前記ジュール熱を加えた状態で、磁場を印加し、前記特性の調整が必要な磁気抵抗効果素子の磁化方向を変化させて、素子特性を調整する工程と、
を具備することを特徴とする磁気抵抗効果メモリの製造方法。 Forming a plurality of magnetoresistive elements on a semiconductor substrate;
Testing the plurality of magnetoresistive elements and detecting magnetoresistive elements that require characteristic adjustment; and
Performing the substrate heat treatment on the semiconductor substrate after performing the test;
Applying a current to the magnetoresistive effect element that requires adjustment of the characteristics, and providing Joule heat generated by the current to the magnetoresistive effect element that has passed the current;
A magnetic field is applied to the magnetoresistive effect element that needs to be adjusted for characteristics, and the magnetization direction of the magnetoresistive effect element that needs to be adjusted is changed by applying a magnetic field in a state where the heat from the substrate heating process and the Joule heat are applied. Adjusting the element characteristics,
A method of manufacturing a magnetoresistive effect memory.
前記磁場によって、前記磁化固定層の磁化方向を、前記磁化固定層の有する複数の磁化容易軸方向のうちいずれか1つに変化させる、ことを特徴とする請求項2に記載の磁気抵抗効果メモリの製造方法。 The magnetoresistive effect element formed on the semiconductor substrate is the magnetoresistive memory element according to claim 1,
3. The magnetoresistive effect memory according to claim 2, wherein the magnetization direction of the magnetization fixed layer is changed to any one of a plurality of easy axis directions of the magnetization fixed layer by the magnetic field. Manufacturing method.
前記基板加熱処理の加熱温度は、前記交換バイアス層のブロッキング温度より低く、
前記特性の調整が必要な磁気抵抗素子の前記交換バイアス層には、前記ジュール熱と前記基板加熱処理の熱とによって、ブロッキング温度以上となる熱量が加えられる、
ことを特徴とする請求項2に記載の磁気抵抗効果メモリの製造方法。 The magnetoresistive effect element formed on the semiconductor substrate includes an exchange bias layer, a magnetization fixed layer formed on the exchange bias layer, a tunnel barrier layer formed on the magnetization fixed layer, and the tunnel barrier. A magnetoresistive element having a magnetization free layer formed on the layer,
The heating temperature of the substrate heat treatment is lower than the blocking temperature of the exchange bias layer,
The exchange bias layer of the magnetoresistive element that requires adjustment of the characteristics is subjected to a heat amount equal to or higher than a blocking temperature by the Joule heat and the heat of the substrate heating process.
The method of manufacturing a magnetoresistive memory according to claim 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008145177A JP2009295642A (en) | 2008-06-02 | 2008-06-02 | Magneto-resistance effect element, and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008145177A JP2009295642A (en) | 2008-06-02 | 2008-06-02 | Magneto-resistance effect element, and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009295642A true JP2009295642A (en) | 2009-12-17 |
Family
ID=41543600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008145177A Withdrawn JP2009295642A (en) | 2008-06-02 | 2008-06-02 | Magneto-resistance effect element, and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009295642A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6958762B1 (en) * | 2020-03-05 | 2021-11-02 | Tdk株式会社 | Magnetic recording array |
-
2008
- 2008-06-02 JP JP2008145177A patent/JP2009295642A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6958762B1 (en) * | 2020-03-05 | 2021-11-02 | Tdk株式会社 | Magnetic recording array |
US11948615B2 (en) | 2020-03-05 | 2024-04-02 | Tdk Corporation | Magnetic recording array |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6130886B2 (en) | Magnetic element and storage device | |
US10953319B2 (en) | Spin transfer MRAM element having a voltage bias control | |
KR101414485B1 (en) | An improved high capacity low cost multi-state magnetic memory | |
CN103003883B (en) | For structure and the method for field reset spinning moment MRAM | |
JP4380693B2 (en) | Memory element, memory | |
JP5459227B2 (en) | Magnetic memory device and magnetic random access memory | |
CN110957420B (en) | MRAM assisted non-volatile devices and methods of manufacture | |
US7616475B2 (en) | Memory element and memory | |
KR20190040489A (en) | High speed low power SOT (SPIN-ORBIT TORQUE) Auxiliary STT-MRAM (SPIN-TRANSFER TORQUE MAGNETIC RANDOM ACCESS MEMORY) Bit cell array | |
JP2009521807A (en) | Magnetic element that writes current by spin transfer method and reduces write current density by spin transfer torque | |
JP2005064050A (en) | Semiconductor memory device and method of writing data therein | |
KR101154468B1 (en) | Solid-state memory device and method for arrangement of solid-state memory cells | |
US8363461B2 (en) | Magnetic random access memory, method of initializing magnetic random access memory and method of writing magnetic random access memory | |
JP5711637B2 (en) | Magnetic memory element, magnetic memory device, spin transistor, and integrated circuit | |
JPWO2016182085A1 (en) | Magnetoresistive element and magnetic memory device | |
JP2008171882A (en) | Storage element and memory | |
JPWO2010007893A1 (en) | Magnetic random access memory and initialization method thereof | |
JP2008153527A (en) | Storage element and memory | |
JPWO2011037143A1 (en) | Magnetic memory | |
JP2006295001A (en) | Storage element and memory | |
JP6203312B2 (en) | Magnetic memory | |
JP5754531B2 (en) | Magnetoresistive element and method of manufacturing magnetic random access memory | |
JP2004153182A (en) | Magnetic memory | |
JP2009295642A (en) | Magneto-resistance effect element, and method of manufacturing the same | |
JP2011253884A (en) | Magnetic memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110802 |