JP2009294572A

JP2009294572A - Method of manufacturing substrate for display panel and method of manufacturing display panel

Info

Publication number: JP2009294572A
Application number: JP2008150271A
Authority: JP
Inventors: Hideaki Haruhara; 英明春原
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2008-06-09
Filing date: 2008-06-09
Publication date: 2009-12-17

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a substrate for a display panel , which suppresses or prevents display unevenness. <P>SOLUTION: The method includes stages of: forming a first portion 341 of a prescribed wiring line 34; forming a first insulating film 31 and a second insulating film 32; forming a third insulating film 33; exposing the third insulating film 33 along a prescribed pattern; developing the exposed third insulating film 33 to form an opening at a prescribed position; curing the third insulating film 33; removing the first insulating film 31 and the second insulating film 32 by using the third insulating film 33 as a mask to expose the first portion 341 of the prescribed wiring line 34; and forming a second portion 342 of the prescribed wiring line 34. The third insulating film 33 is cured by heating the film in a temperature range from a temperature lower by 20°C than the glass transition temperature to the glass transition temperature. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、表示パネル用の基板の製造方法および表示パネルの製造方法に関するものであり、特に、液晶表示パネル用の基板などといった、所定のパターンの導体膜、半導体膜、絶縁膜などが積層している構造を有する表示パネル用の基板の製造方法、および表示パネルの製造方法に関するものである。 The present invention relates to a method for manufacturing a substrate for a display panel and a method for manufacturing a display panel. In particular, a conductive film, a semiconductor film, an insulating film, and the like having a predetermined pattern such as a substrate for a liquid crystal display panel are laminated. The present invention relates to a method for manufacturing a substrate for a display panel having the above structure and a method for manufacturing a display panel.

一般的なアクティブマトリックスタイプの液晶表示パネルは、ＴＦＴアレイ基板と、対向基板とを備え、これらの基板が所定の微小な間隔をおいて対向して配設される。そしてこれらの基板の間に液晶が充填されるという構成を備える。 A general active matrix type liquid crystal display panel includes a TFT array substrate and a counter substrate, and these substrates are arranged to face each other at a predetermined minute interval. In addition, the liquid crystal is filled between these substrates.

図１４は、ＴＦＴアレイ基板の断面構造を模式的に示した図である。図１４に示すように、ＴＦＴアレイ基板の片側表面（対向基板に対向する側の表面）には、信号線、ゲート絶縁膜（ＧＩ膜）、走査線、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）、ドレイン配線、保護膜、有機絶縁膜、絵素電極など、所定の材料からなる所定の形状の薄膜パターンが形成される。そして、これらの薄膜パターンが所定の順序で積層する構造を有する。 FIG. 14 is a diagram schematically showing a cross-sectional structure of the TFT array substrate. As shown in FIG. 14, a signal line, a gate insulating film (GI film), a scanning line, a TFT (Thin Film Transistor), a drain are formed on one surface of the TFT array substrate (surface facing the counter substrate). A thin film pattern having a predetermined shape made of a predetermined material such as a wiring, a protective film, an organic insulating film, and a pixel electrode is formed. These thin film patterns are stacked in a predetermined order.

このような構成のＴＦＴアレイ基板の製造方法について、簡単に説明する。まず、ガラスなどからなる透明基板の表面に、走査線、補助容量信号線、ＴＦＴのゲート電極が形成され、これらを覆うようにゲート絶縁膜が形成される。次いで、ゲート絶縁膜の表面の所定の位置（ゲート電極に重畳する位置）に、半導体膜が形成される。また、ゲート絶縁膜の表面には、データ線、ドレイン配線、ＴＦＴのソース電極およびドレイン電極が形成される。これらを覆うように保護膜（パッシベーション膜）が形成され、さらにこの保護膜の表面には有機絶縁膜が形成される。そして、有機絶縁膜をマスクとして用いたドライエッチングなどにより、保護膜にコンタクトホールが形成される。次いで、有機絶縁膜の表面に絵素電極が形成される。前記コンタクトホールを通じて、所定の配線（たとえばドレイン配線）と絵素電極とが電気的に導通する。 A manufacturing method of the TFT array substrate having such a configuration will be briefly described. First, scanning lines, auxiliary capacitance signal lines, and gate electrodes of TFTs are formed on the surface of a transparent substrate made of glass or the like, and a gate insulating film is formed so as to cover these. Next, a semiconductor film is formed at a predetermined position (position overlapping the gate electrode) on the surface of the gate insulating film. Further, data lines, drain wirings, TFT source electrodes and drain electrodes are formed on the surface of the gate insulating film. A protective film (passivation film) is formed so as to cover these, and an organic insulating film is formed on the surface of the protective film. Then, a contact hole is formed in the protective film by dry etching using the organic insulating film as a mask. Next, a pixel electrode is formed on the surface of the organic insulating film. Through the contact hole, a predetermined wiring (for example, drain wiring) and the pixel electrode are electrically connected.

図１４に示すように、所定の配線８３と絵素電極８２とが、コンタクトホール８１を通じて電気的に良好に導通するためには、コンタクトホール８１の内周面が、透明基板８４に対して所定の角度εだけ傾斜していることが好ましい。具体的には、この角度εが９０°未満であることが好ましい。この角度が９０°であると、コンタクトホール８１の内周面上には絵素電極８２の膜が形成されなくなることがある。そうすると、結果としてコンタクトホール８１の底面に露出する所定の配線８３と、有機絶縁膜８５の表面に形成される絵素電極８２とが電気的に導通しなくなるおそれがある。 As shown in FIG. 14, in order for the predetermined wiring 83 and the pixel electrode 82 to be electrically electrically connected through the contact hole 81, the inner peripheral surface of the contact hole 81 is predetermined with respect to the transparent substrate 84. Is preferably inclined by an angle ε. Specifically, the angle ε is preferably less than 90 °. If the angle is 90 °, the pixel electrode 82 film may not be formed on the inner peripheral surface of the contact hole 81. As a result, the predetermined wiring 83 exposed on the bottom surface of the contact hole 81 and the pixel electrode 82 formed on the surface of the organic insulating film 85 may not be electrically connected.

そこで、有機絶縁膜８５をマスクとして用いて保護膜８６にコンタクトホール８１を形成する工程において、併せて有機絶縁膜８５もエッチングする。このような構成によれば、エッチングの進行に伴って、保護膜８６にコンタクトホール８１が形成されていくとともに、有機絶縁膜８５に形成される開口部の大きさも、徐々に大きくなっていく。そうすると、エッチングの進行に伴って、保護膜８６のエッチングされる範囲が拡大していくから、保護膜８６に形成されるコンタクトホール８１の内径は、上に向かって徐々に大きくなっていくようなテーパ孔となる。 Therefore, in the step of forming the contact hole 81 in the protective film 86 using the organic insulating film 85 as a mask, the organic insulating film 85 is also etched. According to such a configuration, as the etching progresses, the contact hole 81 is formed in the protective film 86, and the size of the opening formed in the organic insulating film 85 gradually increases. Then, as the etching progresses, the etching range of the protective film 86 increases, so that the inner diameter of the contact hole 81 formed in the protective film 86 gradually increases upward. It becomes a taper hole.

ところで、このような構成のＴＦＴアレイ基板を備える表示パネルにおいて、表示パネルの特定の領域（具体的にはたとえば、マザーガラスの状態において、マザーガラスの周縁部に相当する領域など）に、縞状の表示ムラが発生することがあった。このため、表示パネルの表示品位が低下するおそれがあった。 By the way, in a display panel including the TFT array substrate having such a configuration, a specific region of the display panel (specifically, for example, a region corresponding to a peripheral portion of the mother glass in the state of the mother glass) is striped. Display unevenness may occur. For this reason, the display quality of the display panel may be reduced.

この縞状の表示ムラの発生原因は、種々あるものと考えられるが、そのうちの一つに、有機絶縁膜の膜厚の不均一が挙げられる。前記のように、有機絶縁膜をマスクとして用いるエッチングによって保護膜にコンタクトホールを形成する際に、有機絶縁膜も併せてエッチングすることがある。この工程において、活性ガス（エッチングガス）が有機絶縁膜の表面を均一に流れるものであれば、有機絶縁膜は均一にエッチングされ、有機絶縁膜の膜厚が不均一になることはない。 There are various causes for the occurrence of the striped display unevenness. One of them is nonuniformity of the film thickness of the organic insulating film. As described above, when the contact hole is formed in the protective film by etching using the organic insulating film as a mask, the organic insulating film may be etched together. In this step, if the active gas (etching gas) flows uniformly on the surface of the organic insulating film, the organic insulating film is uniformly etched and the thickness of the organic insulating film does not become nonuniform.

しかしながら、エッチング工程において発生する生成物などにより、エッチング装置の活性ガス噴射孔が塞がるなどすると、活性ガスの流れが均一ではなくなることがある。そうすると、エッチングが均一に行われなくなり、結果として有機絶縁膜の膜厚が不均一になることがある。そして有機絶縁膜の膜厚が不均一になると、有機絶縁膜と絵素電極との界面で反射する光と、透明基板の表面で反射する光とが干渉を起こし、干渉縞が発生する。そしてこの干渉縞が、縞ムラとして視認される。 However, if the active gas injection hole of the etching apparatus is blocked by a product generated in the etching process, the flow of the active gas may not be uniform. If it does so, etching will not be performed uniformly and the film thickness of an organic insulating film may become non-uniform as a result. When the film thickness of the organic insulating film becomes nonuniform, the light reflected at the interface between the organic insulating film and the pixel electrode and the light reflected from the surface of the transparent substrate cause interference, and interference fringes are generated. The interference fringes are visually recognized as fringe unevenness.

特開２００６−２１５０７７号公報JP 2006-215077 A

上記実情に鑑み、本発明は、表示ムラを抑制もしくは防止できる表示パネル用の基板、表示パネル、表示パネル用の基板の製造方法および表示パネルの製造方法を提供すること、または有機保護膜の厚さが不均一となることを抑制もしくは防止できる表示パネル用の基板、表示パネル、表示パネル用の基板の製造方法および表示パネルの製造方法を提供することである。 In view of the above circumstances, the present invention provides a display panel substrate, display panel, display panel substrate manufacturing method and display panel manufacturing method capable of suppressing or preventing display unevenness, or a thickness of an organic protective film. It is to provide a display panel substrate, a display panel, a method for manufacturing a display panel substrate, and a method for manufacturing a display panel, which can suppress or prevent the non-uniformity.

前記課題を解決するため、本発明は所定の配線が形成される表示パネル用の基板の製造方法であって、所定の配線の一部を形成する段階と、該所定の配線の一部を覆う一の絶縁膜を形成する段階と、該一の絶縁膜を覆う絶縁膜であって感光性樹脂材料からなる他の一の絶縁膜を形成する段階と、該他の一の絶縁膜を所定のパターンに露光する段階と、露光した前記他の一の絶縁膜を現像して前記他の一の絶縁膜の所定の位置に開口部を形成し前記一の絶縁膜の所定の領域を露出させる段階と、前記他の一の絶縁膜をキュア処理する段階と、前記他の一の絶縁膜をマスクとして用いて露出した前記一の絶縁膜の露出した領域を除去して前記所定の配線の一部を露出させる段階と、露出した前記所定の配線の一部および前記他の一の絶縁膜の表面に所定の配線の残りの一部を形成する段階とを備え、前記他の一の絶縁膜のキュア処理は、前記他の一の絶縁膜を前記他の一の絶縁膜のガラス転移温度より２０℃低い温度以上ガラス転移温度以下の温度に加熱することを要旨とするものである。 In order to solve the above-described problems, the present invention provides a method for manufacturing a substrate for a display panel on which predetermined wiring is formed, the step of forming a part of the predetermined wiring, and covering the part of the predetermined wiring. A step of forming one insulating film, a step of forming another insulating film made of a photosensitive resin material that covers the one insulating film, and the other one insulating film. Exposing the pattern; and developing the exposed other insulating film to form an opening at a predetermined position of the other insulating film to expose a predetermined region of the one insulating film. And curing the other insulating film; and removing the exposed region of the one insulating film using the other insulating film as a mask to remove a part of the predetermined wiring Exposing the exposed portion of the predetermined wiring and the surface of the other insulating film. Forming the remaining part of the predetermined wiring, and the curing treatment of the other insulating film is performed at 20 ° C. from the glass transition temperature of the other insulating film. The gist is to heat to a temperature not lower than the glass transition temperature and lower.

ここで、前記他の一の絶縁膜をマスクとして用いて露出した前記一の絶縁膜の露出した領域を除去して前記所定の配線の一部を露出させる段階は、ＣＦ_４ガスまたはＳＦ_６ガスをプロセスガスとして用いるドライエッチングであることを特徴とする請求項１に記載の表示パネル用の基板の製造方法。 Here, the step of removing the exposed region of the one insulating film using the other insulating film as a mask to expose a part of the predetermined wiring includes CF ₄ gas or SF ₆ gas. The method for manufacturing a substrate for a display panel according to claim 1, wherein dry etching is performed using as a process gas.

本発明によれば、有機絶縁膜の硬化が促進される。したがって、後のエッチング工程において、有機絶縁膜の膜厚が不均一となることを防止または抑制できる。このため、有機絶縁膜の膜厚の不均一に起因する表示ムラの発生を防止または抑制できる。 According to the present invention, curing of the organic insulating film is promoted. Therefore, it is possible to prevent or suppress the non-uniform thickness of the organic insulating film in the subsequent etching process. For this reason, generation | occurrence | production of the display nonuniformity resulting from the nonuniformity of the film thickness of an organic insulating film can be prevented or suppressed.

以下に、本発明の実施形態について、図面を参照して詳細に説明する。本発明の実施形態にかかる表示パネル用の基板は、液晶表示パネル用のＴＦＴアレイ基板である。 Embodiments of the present invention will be described below in detail with reference to the drawings. A substrate for a display panel according to an embodiment of the present invention is a TFT array substrate for a liquid crystal display panel.

図１は、本発明の実施形態にかかる表示パネル用の基板１のパネル額縁領域の構成を、模式的に示した断面図である。本発明の実施形態にかかる表示パネル用の基板１のパネル額縁領域には、透明基板１１上に、所定の配線３４と、第一の絶縁膜３１と、第二の絶縁膜３２と、第三の絶縁膜３３とが形成される。 FIG. 1 is a cross-sectional view schematically showing a configuration of a panel frame region of a display panel substrate 1 according to an embodiment of the present invention. In the panel frame region of the display panel substrate 1 according to the embodiment of the present invention, a predetermined wiring 34, a first insulating film 31, a second insulating film 32, and a third are formed on the transparent substrate 11. The insulating film 33 is formed.

所定の配線３４は、走査線１３（後述）、ＴＦＴ１６のゲート電極１６１（後述）同じ材料により形成される部分（この部分を「第一の部分」３４１と称する）と、絵素電極２０（後述）と同じ材料により形成される部分（この部分を「第二の部分」３４２と称する）とを有する。例えば所定の配線の第一の部分３４１には、クロム、タングステン、モリブデン、アルミニウムからなる単層または多層の導体膜（この導体膜を「第一の導体膜」と称する）が適用できる。 The predetermined wiring 34 includes a scanning line 13 (described later), a gate electrode 161 of the TFT 16 (described later) formed of the same material (this portion is referred to as a “first portion” 341), and a pixel electrode 20 (described later). ) And a portion formed of the same material (this portion is referred to as a “second portion” 342). For example, a single layer or multilayer conductor film (this conductor film is referred to as a “first conductor film”) made of chromium, tungsten, molybdenum, and aluminum can be applied to the first portion 341 of the predetermined wiring.

第一の絶縁膜３１は、ゲート絶縁膜１７と同じ材料により形成される。第二の絶縁膜３２は、パッシベーション膜１８と同じ材料により形成される。第一の絶縁膜３１および第二の絶縁膜３２には、たとえば、ＳｉＮｘ（窒化シリコン）などが適用できる。 The first insulating film 31 is formed of the same material as the gate insulating film 17. The second insulating film 32 is formed of the same material as that of the passivation film 18. For example, SiNx (silicon nitride) can be applied to the first insulating film 31 and the second insulating film 32.

第三の絶縁膜３３は、有機絶縁膜１９と同じ材料により形成される。たとえば、感光性のアクリル樹脂などが適用できる。第三の絶縁膜３３に適用できる材料の組成および構造式は表１に示すとおりである。すなわち、ベース樹脂としてアクリル系樹脂を２０〜３０％含有し、感光剤としてナフトキノンジアルドスルホン酸エステルを１〜１０％含有し、溶剤としてジエチレングリコールメチルエチルエーテルを６５〜７５％含有する溶液が適用できる。 The third insulating film 33 is formed of the same material as the organic insulating film 19. For example, a photosensitive acrylic resin can be applied. Table 1 shows the composition and structural formula of materials applicable to the third insulating film 33. That is, a solution containing 20-30% acrylic resin as the base resin, 1-10% naphthoquinone dialdsulfonic acid ester as the photosensitizer, and 65-75% diethylene glycol methyl ethyl ether as the solvent can be applied. .

図１に示すように、透明基板１１の片側表面に、所定の配線３４の第一の部分３４１が所定の形状に形成される。そしてこの所定の配線３４の第一の部分３４１を覆うように、第一の絶縁膜３１、第二の絶縁膜３２および第三の絶縁膜３３が積層するように形成される。さらに第三の絶縁膜３３の表面には、所定の配線３４の第二の部分３４２が形成される。 As shown in FIG. 1, a first portion 341 of a predetermined wiring 34 is formed in a predetermined shape on one surface of the transparent substrate 11. Then, the first insulating film 31, the second insulating film 32, and the third insulating film 33 are formed so as to cover the first portion 341 of the predetermined wiring 34. Further, a second portion 342 of a predetermined wiring 34 is formed on the surface of the third insulating film 33.

第一の絶縁膜３１、第二の絶縁膜３２および第三の絶縁膜３３には、所定の位置に所定の大きさの開口部（すなわちコンタクトホール）３５が形成される。図１に示すように、この開口部（コンタクトホール）３５は、開口端側に向かうにしたがって、徐々に開口面積が大きくなるように形成される。換言すると、この開口部（コンタクトホール）３５は、その内周面が、透明基板１１の面方向に対して所定の角度θだけ傾斜するテーパ状の貫通孔である。 In the first insulating film 31, the second insulating film 32, and the third insulating film 33, an opening (that is, a contact hole) 35 having a predetermined size is formed at a predetermined position. As shown in FIG. 1, the opening (contact hole) 35 is formed such that the opening area gradually increases toward the opening end side. In other words, the opening (contact hole) 35 is a tapered through hole whose inner peripheral surface is inclined by a predetermined angle θ with respect to the surface direction of the transparent substrate 11.

そして、開口部（コンタクトホール）３５を通じて露出する所定の配線３４の第一の部分３４１および開口部（コンタクトホール）３５の内周面にも、絵素電極２０と同じ材料からなる導体の膜が形成される。これにより、所定の配線３４の第一の部分３４１と、第三の絶縁膜３３の表面に形成される所定の配線３４の第二の部分３４２とは、開口部（コンタクトホール）３５を通じて電気的に導通する。 A conductor film made of the same material as the pixel electrode 20 is also formed on the first portion 341 of the predetermined wiring 34 exposed through the opening (contact hole) 35 and the inner peripheral surface of the opening (contact hole) 35. It is formed. Thereby, the first portion 341 of the predetermined wiring 34 and the second portion 342 of the predetermined wiring 34 formed on the surface of the third insulating film 33 are electrically connected through the opening (contact hole) 35. Conducted to.

なお、この開口部（コンタクトホール）３５の内周面が、透明基板の面方向に対して所定の角度θだけ傾斜しているのは、この開口部（コンタクトホール）３５の内周面に、絵素電極２０の材料と同じ材料からなる導体の膜を形成しやすくするためである。たとえば、スパッタリングにより導体の膜を形成する方法が適用される場合には、導体の膜は、透明基板１１の面方向に直角の方向に堆積するように形成される。したがって、開口部（コンタクトホール）３５の内周面が、透明基板１１の面方向に略直角であると、スパッタリングなどによって、開口部（コンタクトホール）３５の内周面に導体の膜を形成することが困難となる。このため、開口部（コンタクトホール）３５の内周面を傾斜させることによって（換言すると、開口部端面に向かって徐々に断面積が大きくなるような形状にすることによって）、開口部（コンタクトホール）３５の内周面に、導体膜の層を形成しやすくなる。透明基板１１と開口部（コンタクトホール）３５の内周面とがなす角度θは、７０°程度以下であることが好ましい。 The inner peripheral surface of the opening (contact hole) 35 is inclined by a predetermined angle θ with respect to the surface direction of the transparent substrate. This is because it is easy to form a conductor film made of the same material as that of the pixel electrode 20. For example, when a method of forming a conductor film by sputtering is applied, the conductor film is formed so as to be deposited in a direction perpendicular to the surface direction of the transparent substrate 11. Therefore, when the inner peripheral surface of the opening (contact hole) 35 is substantially perpendicular to the surface direction of the transparent substrate 11, a conductor film is formed on the inner peripheral surface of the opening (contact hole) 35 by sputtering or the like. It becomes difficult. For this reason, by inclining the inner peripheral surface of the opening (contact hole) 35 (in other words, by gradually increasing the cross-sectional area toward the end surface of the opening), the opening (contact hole) ) It becomes easy to form a conductor film layer on the inner peripheral surface of 35). The angle θ formed by the transparent substrate 11 and the inner peripheral surface of the opening (contact hole) 35 is preferably about 70 ° or less.

このような所定の配線３４の形成方法は、次のとおりである。図２および図３は、所定の配線３４の形成方法の各工程を模式的に示した断面図である。なお、各工程の間および／または各工程と同時に、本発明の実施形態にかかる表示パネル用の基板１を製造するための所定の工程が存在することがあるが、ここでは省略する。 A method for forming such a predetermined wiring 34 is as follows. 2 and 3 are cross-sectional views schematically showing each step of the method for forming the predetermined wiring 34. Although there may be a predetermined process for manufacturing the display panel substrate 1 according to the embodiment of the present invention between and / or at the same time as each process, it is omitted here.

まず、図２（ａ）に示すように、透明基板１１の片側表面に、所定の配線３４の第一の部分３４１が形成される。具体的には、透明基板１１の片側表面に、クロム、タングステン、モリブデン、アルミニウムなどからなる単層または多層の導体膜（第一の導体膜）が形成される。この第一の導体膜の形成方法には、公知の各種スパッタリング法などが適用できる。また、この第一の導体膜の厚さは特に限定されるものではないが、たとえば、２００ｎｍ程度の膜厚が適用できる。 First, as shown in FIG. 2A, a first portion 341 of a predetermined wiring 34 is formed on one surface of the transparent substrate 11. Specifically, a single-layer or multilayer conductor film (first conductor film) made of chromium, tungsten, molybdenum, aluminum or the like is formed on one surface of the transparent substrate 11. Various known sputtering methods can be applied to the method for forming the first conductor film. The thickness of the first conductor film is not particularly limited, but for example, a film thickness of about 200 nm can be applied.

形成された第一の導体膜は、所定の配線３４の第一の部分３４１の形状にパターニングされる。このパターニングには、公知の各種ウェットエッチングが適用できる。第一の導体膜がアルミニウムおよびチタンからなる構成においては、Ｃｌ_２ガスを用いたドライエッチングが適用できる。 The formed first conductor film is patterned into the shape of the first portion 341 of the predetermined wiring 34. Various known wet etching can be applied to this patterning. In the configuration in which the first conductor film is made of aluminum and titanium, dry etching using Cl ₂ gas can be applied.

次に、図２（ｂ）に示すように、前記工程を経た透明基板の片側表面に、第一の絶縁膜３１、第二の絶縁膜３２および第三の絶縁膜３３が形成される。 Next, as shown in FIG. 2B, a first insulating film 31, a second insulating film 32, and a third insulating film 33 are formed on one surface of the transparent substrate that has undergone the above-described steps.

第一の絶縁膜３１は、ゲート絶縁膜１７と同じ材料により形成される。具体的には厚さ４００ｎｍ程度のＳｉＮｘ（窒化シリコン）などが適用できる。第一の絶縁膜３１の形成方法としては、プラズマＣＶＤ法により第一の絶縁膜３１の材料（窒化シリコンなど）を、前記工程を経た透明基板１１の片側表面に堆積させる方法が適用できる。 The first insulating film 31 is formed of the same material as the gate insulating film 17. Specifically, SiNx (silicon nitride) having a thickness of about 400 nm can be applied. As a method for forming the first insulating film 31, a method of depositing the material of the first insulating film 31 (such as silicon nitride) on one surface of the transparent substrate 11 that has been subjected to the above-described process by plasma CVD can be applied.

第二の絶縁膜３２は、パッシベーション膜１８と同じ材料により形成される。具体的には、厚さが３００ｎｍ程度のＳｉＮｘ（窒化シリコン）が適用できる。第二の絶縁膜３２の形成方法には、プラズマＣＶＤ法などが適用できる。 The second insulating film 32 is formed of the same material as that of the passivation film 18. Specifically, SiNx (silicon nitride) having a thickness of about 300 nm can be applied. As a method for forming the second insulating film 32, a plasma CVD method or the like can be applied.

第三の絶縁膜３３は、有機絶縁膜１９と同じ材料により形成される。この第三の絶縁膜３３は、感光性の樹脂材料からなる。具体的には、アクリル系の樹脂材料が適用できる。なお、第三の絶縁膜３３はポジ型の感光性材料であっても、ネガ型の感光性材料であってもよいが、ここでは、ポジ型の感光性材料からなるものとして説明する。 The third insulating film 33 is formed of the same material as the organic insulating film 19. The third insulating film 33 is made of a photosensitive resin material. Specifically, an acrylic resin material can be applied. Note that the third insulating film 33 may be a positive photosensitive material or a negative photosensitive material. Here, the third insulating film 33 is described as being made of a positive photosensitive material.

図２（ｃ）に示すように、ポジ型のフォトマスク９を用いて、開口部（コンタクトホール）となる部分に、光エネルギを照射する（図中の矢印は光エネルギを模式的に示す）。照射する光エネルギの強さは、通常のフォトリソグラフィ法における露光の際に照射する光エネルギよりも弱いエネルギとする。例えば、通常のフォトリソグラフィ法において１００ｍＪ／ｃｍ^２程度の光エネルギを照射するのであれば、本発明の実施形態においては８０ｍＪ／ｃｍ^２程度の光エネルギを照射する。 As shown in FIG. 2C, the positive photomask 9 is used to irradiate light energy to a portion that becomes an opening (contact hole) (the arrow in the figure schematically shows the light energy). . The intensity of the light energy to be irradiated is set to be lower than the light energy to be irradiated at the time of exposure in a normal photolithography method. For example, to irradiate a 100 mJ / cm ² about the light energy in the normal photolithography, in embodiments of the present invention irradiates the 80 mJ / cm ² about the light energy.

なお、光エネルギの照射の強さを弱くする代わりに、ハーフトーン領域９１を有するフォトマスク９’を用いてもよい。具体的には、図３（ａ）に示すように、開口部（コンタクトホール）が形成される領域よりも小さい領域の開口部９２と、この開口部９２を囲繞するハーフトーン領域９１を有するフォトマスク９’が適用できる。このようなフォトマスク９’を用いると、開口部９２における光エネルギの照射強度に比較して、ハーフトーン領域９１における光エネルギの照射強度は弱くなる。 Note that a photomask 9 ′ having a halftone region 91 may be used instead of reducing the intensity of light energy irradiation. Specifically, as shown in FIG. 3A, a photo having an opening 92 in a region smaller than a region where an opening (contact hole) is formed and a halftone region 91 surrounding the opening 92. A mask 9 'can be applied. When such a photomask 9 ′ is used, the light energy irradiation intensity in the halftone region 91 becomes weaker than the light energy irradiation intensity in the opening 92.

このようにして光エネルギを照射すると、フォトマスク９，９’の開口部の中心は充分に露光されるが、フォトマスク９の開口部端縁近傍（またはハーフトーン領域９１）は、露光量が少なくなる。 When the light energy is irradiated in this manner, the center of the opening of the photomask 9, 9 ′ is sufficiently exposed, but the exposure amount in the vicinity of the edge of the opening of the photomask 9 (or the halftone region 91) is high. Less.

その後、現像処理が施される。現像処理が施されると、図３（ｂ）に示すように、充分に露光された領域はフォトレジスト材料が除去されるが、露光が不充分な領域（フォトマスク９の開口部端縁近傍またはフォトマスク９’のハーフトーン領域９１）は、フォトレジスト材料が除去されずに透明基板状に残る。除去されずに残るフォトレジスト材料の膜の厚さは、フォトマスク９，９’の開口部の中心がほぼゼロであり、開口部端縁に向かうにしたがって次第に厚くなる。したがって、通常の光エネルギの強さで露光をした場合に比較して、開口部の内周面と透明基板とのなす角ηを小さくすることができる。 Thereafter, development processing is performed. When the development process is performed, as shown in FIG. 3B, the photoresist material is removed from the sufficiently exposed region, but the region where exposure is insufficient (near the edge of the opening of the photomask 9). Alternatively, the halftone region 91) of the photomask 9 ′ remains on the transparent substrate without removing the photoresist material. The thickness of the photoresist material film that remains without being removed is substantially zero at the center of the opening of the photomasks 9 and 9 ′, and gradually increases toward the edge of the opening. Therefore, the angle η formed by the inner peripheral surface of the opening and the transparent substrate can be reduced as compared with the case where exposure is performed with normal intensity of light energy.

次に、前記工程を経た透明基板１１にキュア処理が施される。このキュア処理が施されると、第三の絶縁膜３３が硬化する。本発明の実施形態においては、通常に比較して高い温度でキュア処理が施される。たとえば、通常のキュア処理の条件が、２１０℃で４５分間加熱するものであれば、本発明の実施形態においては、２３０℃で４５分間加熱するものとする。なお、キュア処理の温度は、第三の絶縁膜３３のガラス転移点以上とならない範囲で高い温度であることが好ましい。たとえば、第三の絶縁膜３３のガラス転移温度より２０℃低い温度以上であり、かつガラス転移温度以下とする。このように、キュア処理における加熱温度を高くすることにより、第三の絶縁膜３３の硬化の度合が高くなり、結果として、Ｏ_２ガスを用いたエッチングに対する耐性が高くなる（すなわち、Ｏ２ガスを用いたエッチングによっても除去されにくくなる）。 Next, a curing process is performed on the transparent substrate 11 that has undergone the above steps. When this curing process is performed, the third insulating film 33 is cured. In the embodiment of the present invention, the curing process is performed at a higher temperature than usual. For example, if the normal curing process is performed at 210 ° C. for 45 minutes, in the embodiment of the present invention, heating is performed at 230 ° C. for 45 minutes. The curing temperature is preferably a high temperature within a range not exceeding the glass transition point of the third insulating film 33. For example, the temperature is 20 ° C. lower than the glass transition temperature of the third insulating film 33 and lower than the glass transition temperature. Thus, by increasing the heating temperature in the curing process, the degree of curing of the third insulating film 33 is increased, and as a result, the resistance to etching using O ₂ gas is increased (that is, O 2 gas is reduced). It is difficult to remove even by the etching used).

次いで、図３（ｃ）に示すように、開口部が形成された第三の絶縁膜３３をマスクとして用いて、第一の絶縁膜３１および第二の絶縁膜３２をエッチングする。このエッチングにより、第一の絶縁膜３１および第二の絶縁膜３２に開口部（コンタクトホール）３５が形成される。第一の絶縁膜３１および第二の絶縁膜３２のエッチングには、ＣＦ_４ガスまたはＳＦ_６ガスとＯ_２ガスの混合ガスを用いたドライエッチングが適用できる。 Next, as shown in FIG. 3C, the first insulating film 31 and the second insulating film 32 are etched using the third insulating film 33 in which the opening is formed as a mask. By this etching, an opening (contact hole) 35 is formed in the first insulating film 31 and the second insulating film 32. For the etching of the first insulating film 31 and the second insulating film 32, dry etching using a mixed gas of CF ₄ gas or SF ₆ gas and O ₂ gas can be applied.

なお、ＣＦ_４ガスまたはＳＦ_６ガスは、第一の絶縁膜３１および第二の絶縁膜３２をエッチングするガスであり、Ｏ_２ガスは第三の絶縁膜３３をエッチングするガスである。本発明の実施形態においては、通常のエッチングに比較して、Ｏ_２ガスの分圧を低くする。本発明の実施形態においては限りなくゼロに近いことが好ましく、Ｏ_２ガスが混合されないガスを用いてもよい。このようにして、本発明の実施形態においては、第三の絶縁膜３３のエッチングレートを低くする。 The CF ₄ gas or SF ₆ gas is a gas for etching the first insulating film 31 and the second insulating film 32, and the O ₂ gas is a gas for etching the third insulating film 33. In the embodiment of the present invention, the partial pressure of the O ₂ gas is lowered as compared with normal etching. In the embodiment of the present invention, it is preferably close to zero, and a gas not mixed with O ₂ gas may be used. Thus, in the embodiment of the present invention, the etching rate of the third insulating film 33 is lowered.

このような条件でエッチング処理が施されると、第三の絶縁膜３３に形成される開口部から第一の絶縁膜３１および第二の絶縁膜３２が除去されていき、最終的には、第一の絶縁膜３１に覆われる所定の配線３４の第一の部分３４１が露出する。 When etching is performed under such conditions, the first insulating film 31 and the second insulating film 32 are removed from the opening formed in the third insulating film 33, and finally, The first portion 341 of the predetermined wiring 34 covered with the first insulating film 31 is exposed.

このエッチング処理においては、Ｏ_２ガスにより、第三の絶縁膜３３も僅かに除去されていく。第三の絶縁膜３３は膜厚の薄い部分から除去されていくから、図３（ｂ）の矢印Ａに示すように、開口部端縁の膜厚が薄い部分（エッジ状の部分）が徐々に後退していき、開口部の径が大きくなっていく。したがって、エッチングを継続すると、第一の絶縁膜３１および第二の絶縁膜３２の露出する領域も徐々に拡がっていくから、開口部端側に向かって徐々に断面積が大きくなっていくような、テーパ状の貫通孔（コンタクトホール）が形成される。 In this etching process, the third insulating film 33 is also slightly removed by the O ₂ gas. Since the third insulating film 33 is removed from the thin portion, as shown by an arrow A in FIG. 3B, the thin portion (edge-like portion) of the opening edge is gradually formed. The diameter of the opening increases. Therefore, if the etching is continued, the exposed regions of the first insulating film 31 and the second insulating film 32 gradually expand, so that the cross-sectional area gradually increases toward the end of the opening. A tapered through hole (contact hole) is formed.

なお、キュア処理における加熱温度が高く設定されているから、第三の絶縁膜３３はＯ_２ガスを用いたエッチングに対する耐性が高くなっている。さらにエッチングガスのＯ_２の分圧は低く設定されている。したがって、第三の絶縁膜３３の膜厚が薄い部分（すなわち、フォトマスク９の開口部端縁近傍またはフォトマスク９’のハーフトーン領域）は、Ｏ_２ガスエッチングにより除去されるが、それ以外の部分はほとんど除去されない。なお、前記のように、第三の絶縁膜３３の開口部の内周面と透明基板１１とのなす角ηは小さいから、第三の絶縁膜３３の開口部端縁の膜厚は薄い。このため、エッチングレートが低くても、開口部端縁を除去することができる。したがって、このエッチングに起因する第三の絶縁膜３３の平面度の低下を防止または抑制しつつ、第一の絶縁膜３１および第二の絶縁膜３２の開口部（コンタクトホール）３５の内周面に、所定の傾斜角θをつけることができる。 Since the heating temperature in the curing process is set high, the third insulating film 33 has high resistance to etching using O ₂ gas. Furthermore, the partial pressure of the etching gas O ₂ is set low. Therefore, the thin portion of the third insulating film 33 (that is, the vicinity of the edge of the opening of the photomask 9 or the halftone region of the photomask 9 ′) is removed by O ₂ gas etching. This part is hardly removed. As described above, since the angle η between the inner peripheral surface of the opening of the third insulating film 33 and the transparent substrate 11 is small, the film thickness of the edge of the opening of the third insulating film 33 is thin. Therefore, the edge of the opening can be removed even when the etching rate is low. Accordingly, the inner peripheral surface of the opening (contact hole) 35 of the first insulating film 31 and the second insulating film 32 while preventing or suppressing the decrease in flatness of the third insulating film 33 due to this etching. In addition, a predetermined inclination angle θ can be provided.

次いで、図３（ｃ）に示すように、所定の配線３４の第二の部分３４２が形成される。この所定の配線３４の第二の部分３４２は、絵素電極２０と同じ材料により形成される。たとえば、１５０ｎｍ程度の厚さのＩＴＯ（Indium Tin Oxide：インジウム酸化スズ）が適用できる。また、所定の配線３４の第二の部分３４２の成形方法としては、公知のスパッタリング法が適用できる。第一の絶縁膜３１および第二の絶縁膜３２の開口部３５の内周面と透明基板１１とは所定の傾斜角θを有しているから、第一の絶縁膜３１および第二の絶縁膜３２の開口部３５の内周面にも、導体の膜が形成される。 Next, as shown in FIG. 3C, a second portion 342 of the predetermined wiring 34 is formed. The second portion 342 of the predetermined wiring 34 is formed of the same material as the pixel electrode 20. For example, ITO (Indium Tin Oxide) with a thickness of about 150 nm can be applied. Further, as a method for forming the second portion 342 of the predetermined wiring 34, a known sputtering method can be applied. Since the inner peripheral surface of the opening 35 of the first insulating film 31 and the second insulating film 32 and the transparent substrate 11 have a predetermined inclination angle θ, the first insulating film 31 and the second insulating film 31 A conductor film is also formed on the inner peripheral surface of the opening 35 of the film 32.

このように、本発明の実施形態によれば、第三の絶縁膜３３の硬化が促進され、かつその後のエッチングにおいて、第三の絶縁膜３３が除去される量が少ないから、第三の絶縁膜３３の平面度を高く維持することができる。したがって、第三の絶縁膜３３の膜厚の不均一に起因する干渉縞（表示ムラ）の発生を防止または抑制できる。また、第一の絶縁膜３１および第二の絶縁膜３２の開口部の内周面を、透明基板１１に対して所定の角度θだけ傾斜させることができるから、第一の絶縁膜３１および第二の絶縁膜３２の内周面にも導体の膜を形成することができる。したがって、所定の配線３４の第一の部分３４１と第二の部分３４２との電気的な導通が維持される。 As described above, according to the embodiment of the present invention, the hardening of the third insulating film 33 is promoted, and the amount of the third insulating film 33 removed in the subsequent etching is small. The flatness of the film 33 can be kept high. Therefore, it is possible to prevent or suppress the occurrence of interference fringes (display unevenness) due to the non-uniform thickness of the third insulating film 33. Further, since the inner peripheral surfaces of the openings of the first insulating film 31 and the second insulating film 32 can be inclined by a predetermined angle θ with respect to the transparent substrate 11, the first insulating film 31 and the first insulating film 31 A conductor film can also be formed on the inner peripheral surface of the second insulating film 32. Therefore, electrical conduction between the first portion 341 and the second portion 342 of the predetermined wiring 34 is maintained.

次に、本発明の実施形態にかかる表示パネル用の基板の全体的な構成について説明する。 Next, the overall configuration of the display panel substrate according to the embodiment of the present invention will be described.

図４は、本発明の実施形態にかかる表示パネル用の基板１の構成を、模式的に示した外観斜視図である。図４に示すように、本発明の実施形態にかかる表示パネル用の基板１は、表示領域１０１（アクティブエリアとも称する）と、パネル額縁領域１０２とを有する。表示領域１０１（アクティブエリア）には、複数の絵素電極２０がマトリックス状に配列される。また、各絵素電極２０を駆動するためのＴＦＴ１６が配列される。パネル額縁領域１０２には、各ＴＦＴ１６に所定の信号を伝送するための所定の配線３４などが形成される。 FIG. 4 is an external perspective view schematically showing the configuration of the display panel substrate 1 according to the embodiment of the present invention. As shown in FIG. 4, the display panel substrate 1 according to the embodiment of the present invention includes a display area 101 (also referred to as an active area) and a panel frame area 102. In the display area 101 (active area), a plurality of pixel electrodes 20 are arranged in a matrix. Further, TFTs 16 for driving the pixel electrodes 20 are arranged. In the panel frame region 102, a predetermined wiring 34 for transmitting a predetermined signal to each TFT 16 is formed.

図５は、本発明の実施形態にかかる表示パネル用の基板１に配列される複数の絵素電極２０および複数のＴＦＴ１６から、一絵素分の絵素電極２０と一個のＴＦＴ１６の構成を抜き出して拡大して示した平面模式図である。図６は図５のＡ−Ａ線断面図であり、本発明の実施形態にかかる表示パネル用の基板１の断面構造を模式的に示す図である。 FIG. 5 shows the configuration of the pixel electrode 20 for one picture element and the single TFT 16 from the plurality of picture element electrodes 20 and the plurality of TFTs 16 arranged on the display panel substrate 1 according to the embodiment of the present invention. It is the plane schematic diagram expanded and shown. FIG. 6 is a cross-sectional view taken along the line AA of FIG. 5, and is a diagram schematically showing a cross-sectional structure of the display panel substrate 1 according to the embodiment of the present invention.

図５および図６に示すように、本発明の実施形態にかかる表示パネル用の基板１は、透明基板１１と、データ線１２（ソース配線とも称する）と、走査線１３（ゲート配線とも称する）と、ドレイン配線１４と、補助容量信号線１５と、ＴＦＴ１６と、ゲート絶縁膜（第一の絶縁膜）１７と、パッシベーション膜（第二の絶縁膜）１８と、有機絶縁膜（第三の絶縁膜）１９と、絵素電極２０とを有する。ＴＦＴ１６は、ゲート電極１６１と、ソース電極１６２と、ドレイン電極１６３とを有する。 As shown in FIGS. 5 and 6, the display panel substrate 1 according to the embodiment of the present invention includes a transparent substrate 11, a data line 12 (also referred to as source wiring), and a scanning line 13 (also referred to as gate wiring). The drain wiring 14, the auxiliary capacitance signal line 15, the TFT 16, the gate insulating film (first insulating film) 17, the passivation film (second insulating film) 18, and the organic insulating film (third insulating film). Film) 19 and pixel electrode 20. The TFT 16 includes a gate electrode 161, a source electrode 162, and a drain electrode 163.

ドレイン配線１４の一端部（すなわち基端部）は、ＴＦＴ１６のドレイン電極１６３に電気的に導通している。ドレイン配線１４の他端部（すなわち先端部）は、絵素電極２０に電気的に導通している。このような構成によれば、ドレイン配線１４は、ＴＦＴ１６のドレイン電極１６３から出力される電気信号を、絵素電極２０に伝送することができる。 One end (that is, the base end) of the drain wiring 14 is electrically connected to the drain electrode 163 of the TFT 16. The other end (that is, the tip) of the drain wiring 14 is electrically connected to the pixel electrode 20. According to such a configuration, the drain wiring 14 can transmit an electric signal output from the drain electrode 163 of the TFT 16 to the pixel electrode 20.

次に、本発明の実施形態にかかる表示パネル用の基板１の製造方法について説明する。 Next, a manufacturing method of the display panel substrate 1 according to the embodiment of the present invention will be described.

図７から図１１は、本発明の実施形態にかかる表示パネル用の基板１の製造方法の各工程を、模式的に示した断面図である。これらの図のうち、図７（ａ）、図８（ａ）、図９（ａ）、図９（ｂ）、図１０（ａ）は、図５のＡ−Ａ線断面図に相当する。 7 to 11 are cross-sectional views schematically showing each step of the method for manufacturing the display panel substrate 1 according to the embodiment of the present invention. Among these figures, FIG. 7A, FIG. 8A, FIG. 9A, FIG. 9B, and FIG. 10A correspond to the cross-sectional view taken along the line AA in FIG.

まず、図７（ａ）に示すように、透明基板の表示領域（アクティブエリア）１０１に、データ線１２、走査線１３、補助容量信号線１５、およびＴＦＴ１６のゲート電極１６１が形成される。この工程において、図７（ｂ）に示すように併せてパネル額縁領域１０２には、所定の配線３４の第一の部分３４１が形成される。 First, as shown in FIG. 7A, the data line 12, the scanning line 13, the auxiliary capacitance signal line 15, and the gate electrode 161 of the TFT 16 are formed in the display area (active area) 101 of the transparent substrate. In this step, as shown in FIG. 7B, the first portion 341 of the predetermined wiring 34 is also formed in the panel frame region 102.

具体的には、透明基板１１の片側表面に、クロム、タングステン、モリブデン、アルミニウムなどからなる単層または多層の導体膜（第一の導体膜）が形成される。この第一の導体膜の形成方法には、公知の各種スパッタリング法などが適用できる。また、この第一の導体膜の厚さは特に限定されるものではないが、たとえば３００ｎｍ程度の膜厚が適用できる。 Specifically, a single-layer or multilayer conductor film (first conductor film) made of chromium, tungsten, molybdenum, aluminum or the like is formed on one surface of the transparent substrate 11. Various known sputtering methods can be applied to the method for forming the first conductor film. Further, the thickness of the first conductor film is not particularly limited, but for example, a film thickness of about 300 nm can be applied.

そして、形成された第一の導体膜が、表示領域１０１においては、図７（ａ）に示すように、走査線１３、補助容量信号線１５、ＴＦＴ１６のゲート電極１６１などの形状にパターニングされる。また、パネル額縁領域１０２においては、図７（ｂ）に示すように、第一の導体膜が、所定の配線３４の第一の部分３４１などの形状にパターニングされる。この第一の導体膜のパターニングには、公知の各種ウェットエッチングが適用できる。第一の導体膜がクロムからなる構成においては、（ＮＨ_４）_２［Ｃｅ（ＮＨ_３）_６］＋ＨＮＯ_３＋Ｈ_２Ｏ液を用いたウェットエッチングが適用できる。 Then, in the display region 101, the formed first conductor film is patterned into shapes such as the scanning line 13, the auxiliary capacitance signal line 15, and the gate electrode 161 of the TFT 16 as shown in FIG. . Further, in the panel frame region 102, as shown in FIG. 7B, the first conductor film is patterned into a shape such as a first portion 341 of a predetermined wiring 34. Various known wet etchings can be applied to the patterning of the first conductor film. In the configuration in which the first conductor film is made of chromium, wet etching using a (NH ₄ ) ₂ [Ce (NH ₃ ) ₆ ] + HNO ₃ + H ₂ O solution can be applied.

次に、図８（ａ）に示すように、前記工程を経た透明基板１１の表示領域１０１には、ゲート絶縁膜１７が形成される。また、図８（ｂ）に示すように、前記工程を経た透明基板１１のパネル額縁領域１０２には、この工程において第一の絶縁膜３１が形成される。ゲート絶縁膜１７および第一の絶縁膜３１には、厚さ３００ｎｍ程度のＳｉＮｘ（窒化シリコン）などが適用できる。ゲート絶縁膜１７および第一の絶縁膜３１の形成方法としては、プラズマＣＶＤ法が適用できる。図８（ａ）に示すように、ゲート絶縁膜１７が形成されると、走査線１３、補助容量信号線１５、ＴＦＴ１６のゲート電極１６１は、ゲート絶縁膜１７により覆われる。また、図８（ｂ）に示すように、所定の配線３４の第一の部分３４１は、第一の絶縁膜３１により覆われる。 Next, as shown in FIG. 8A, a gate insulating film 17 is formed in the display region 101 of the transparent substrate 11 that has undergone the above-described steps. In addition, as shown in FIG. 8B, a first insulating film 31 is formed in the panel frame region 102 of the transparent substrate 11 that has undergone the above process in this process. For the gate insulating film 17 and the first insulating film 31, SiNx (silicon nitride) having a thickness of about 300 nm can be applied. As a method for forming the gate insulating film 17 and the first insulating film 31, a plasma CVD method can be applied. As shown in FIG. 8A, when the gate insulating film 17 is formed, the scanning line 13, the auxiliary capacitance signal line 15, and the gate electrode 161 of the TFT 16 are covered with the gate insulating film 17. Further, as shown in FIG. 8B, the first portion 341 of the predetermined wiring 34 is covered with the first insulating film 31.

次いで、図９（ａ）に示すように、ゲート絶縁膜１７の表面の所定の位置に、所定の形状の半導体膜２１が形成される。具体的には、この半導体膜２１は、第一の絶縁膜１７を介してゲート電極１６１に重畳する位置と、第一の絶縁膜１７を介して補助容量信号線１５と重畳する位置に形成される。この半導体膜２１は、第一のサブ半導体膜２１１と第二のサブ半導体膜２１２との二層構造を有する。第一のサブ半導体膜２１１には、厚さが約１００ｎｍ程度のアモルファスシリコンなどが適用できる。第二のサブ半導体膜２１２には、厚さが約２０ｎｍ程度のｎ^＋型のアモルファスシリコンなどが適用できる。 Next, as shown in FIG. 9A, a semiconductor film 21 having a predetermined shape is formed at a predetermined position on the surface of the gate insulating film 17. Specifically, the semiconductor film 21 is formed at a position overlapping the gate electrode 161 via the first insulating film 17 and a position overlapping the auxiliary capacitance signal line 15 via the first insulating film 17. The The semiconductor film 21 has a two-layer structure of a first sub semiconductor film 211 and a second sub semiconductor film 212. For the first sub-semiconductor film 211, amorphous silicon having a thickness of about 100 nm can be used. For the second sub-semiconductor film 212, n ⁺ -type amorphous silicon having a thickness of about 20 nm can be used.

第一のサブ半導体膜２１１は、データ線１２やドレイン配線１４などをエッチングにより形成する工程において、エッチングストッパ層として機能する。第二のサブ半導体膜２１２は、後の工程で形成されるソース電極１６２やドレイン電極１６３とのオーミックコンタクトを良好にするためのものである。 The first sub-semiconductor film 211 functions as an etching stopper layer in the process of forming the data line 12, the drain wiring 14, and the like by etching. The second sub-semiconductor film 212 is for improving the ohmic contact with the source electrode 162 and the drain electrode 163 formed in a later step.

この半導体膜２１（第一のサブ半導体膜２１１と第二のサブ半導体膜２１２）は、プラズマＣＶＤ法とフォトリソグラフィ法を用いることにより形成できる。すなわち、まずプラズマＣＶＤ法を用いて、半導体膜２１（第一のサブ半導体膜２１１と第二のサブ半導体膜２１２）の材料を、前記工程を経た透明基板１１の片側表面に堆積させる。そして、形成された半導体膜２１（第一のサブ半導体膜２１１と第二のサブ半導体膜２１２）を、フォトリソグラフィ法などを用いることにより、所定の形状にパターニングする。このパターニングには、たとえばＨＦ＋ＨＮＯ_３溶液を用いたウェットエッチングやＣｌ _２とＳＦ _６ガスを用いたドライエッチングが適用できる。これにより、半導体膜２１（第一のサブ半導体膜２１１と第二のサブ半導体膜２１２）が、第一の絶縁膜１７を介してゲート電極１６１に重畳するように形成されるとともに、補助容量信号線１５に重畳するように形成される。 The semiconductor film 21 (the first sub semiconductor film 211 and the second sub semiconductor film 212) can be formed by using a plasma CVD method and a photolithography method. That is, first, the material of the semiconductor film 21 (the first sub-semiconductor film 211 and the second sub-semiconductor film 212) is deposited on the one-side surface of the transparent substrate 11 that has undergone the above-described process, using a plasma CVD method. Then, the formed semiconductor film 21 (the first sub semiconductor film 211 and the second sub semiconductor film 212) is patterned into a predetermined shape by using a photolithography method or the like. For this patterning, for example, wet etching using HF + HNO ₃ solution or dry etching using Cl ₂ and SF ₆ gas can be applied. As a result, the semiconductor film 21 (the first sub-semiconductor film 211 and the second sub-semiconductor film 212) is formed so as to overlap the gate electrode 161 via the first insulating film 17, and the auxiliary capacitance signal It is formed so as to overlap the line 15.

次に、図９（ｂ）に示すように、データ線（ソース配線）１２、ドレイン配線１４、ＴＦＴ１６のソース電極１６２およびドレイン電極１６３が形成される。まず、前記工程を経た透明基板１１の片側表面に、データ線１２、ドレイン配線１４、ＴＦＴ１６のソース電極１６２およびドレイン電極１６３の材料となる導体膜（この導体膜を「第二の導体膜と称する」）が形成される。その後、形成された第二の導体膜が所定の形状にパターニングされる。 Next, as shown in FIG. 9B, the data line (source wiring) 12, the drain wiring 14, the source electrode 162 and the drain electrode 163 of the TFT 16 are formed. First, on one surface of the transparent substrate 11 that has undergone the above-described process, a conductor film (this conductor film is referred to as a “second conductor film”) that becomes the material of the data line 12, the drain wiring 14, the source electrode 162 of the TFT 16, and the drain electrode 163. )) Is formed. Thereafter, the formed second conductive film is patterned into a predetermined shape.

この第二の導体膜は、チタン、アルミニウム、クロム、モリブデンなどからなる二層以上の積層構造を有する。本発明の実施形態にかかる表示パネル用の基板１においては、第二の導体膜が二層構造を有する。すなわち、第二の導体膜は、透明基板１１に近い側の第一のサブ導体膜と、絵素電極に近い側の第二のサブ導体膜とからなる二層構造を有する。第一のサブ導体膜には、チタンなどが適用できる。第二のサブ導体膜には、アルミニウムなどが適用できる。 This second conductor film has a laminated structure of two or more layers made of titanium, aluminum, chromium, molybdenum or the like. In the display panel substrate 1 according to the embodiment of the present invention, the second conductor film has a two-layer structure. That is, the second conductor film has a two-layer structure including a first sub conductor film on the side close to the transparent substrate 11 and a second sub conductor film on the side close to the pixel electrode. Titanium or the like can be applied to the first sub conductor film. Aluminum or the like can be applied to the second sub conductor film.

第二の導体膜の形成方法としては、スパッタリング法などが適用できる。第二の導体膜のパターニングには、Ｃｌ_２とＢＣｌ_３ガスを用いたドライエッチングおよび燐酸、酢酸、硝酸を用いたウェットエッチングが適用できる。このパターニングによって、データ線１２、ドレイン配線１４、ＴＦＴ１６のソース電極１６２およびドレイン電極１６３が形成される。このパターニングにおいては、第一のサブ半導体膜２１１をエッチングストッパ層として、第二のサブ半導体膜２１２もエッチングされる。 As a method for forming the second conductor film, a sputtering method or the like can be applied. For the patterning of the second conductor film, dry etching using Cl ₂ and BCl ₃ gas and wet etching using phosphoric acid, acetic acid, and nitric acid can be applied. By this patterning, the data line 12, the drain wiring 14, the source electrode 162 and the drain electrode 163 of the TFT 16 are formed. In this patterning, the second sub semiconductor film 212 is also etched using the first sub semiconductor film 211 as an etching stopper layer.

以上の工程を経ると、図９（ｂ）に示すように、透明基板１１の表示領域１０１には、ＴＦＴ１６（ゲート電極１６１、ソース電極、ドレイン電極１６３）、データ線１２、走査線１３、ドレイン配線１４、補助容量信号線１５が形成される。 9B, the display region 101 of the transparent substrate 11 has the TFT 16 (gate electrode 161, source electrode, drain electrode 163), data line 12, scanning line 13, drain as shown in FIG. A wiring 14 and an auxiliary capacitance signal line 15 are formed.

次いで、図１０（ａ）に示すように、前記工程を経た透明基板１１の表示領域１０１にはパッシベーション膜１８と有機絶縁膜１９が形成される。また、図１０（ｂ）に示すように、これらの工程において併せて、パネル額縁領域１０２には、第二の絶縁膜３２と第三の絶縁膜３３が形成される。 Next, as shown in FIG. 10A, a passivation film 18 and an organic insulating film 19 are formed in the display region 101 of the transparent substrate 11 that has undergone the above-described steps. In addition, as shown in FIG. 10B, in these steps, a second insulating film 32 and a third insulating film 33 are formed in the panel frame region 102.

まず、前記工程を経た透明基板１１の表示領域１０１に、パッシベーション膜１８および第二の絶縁膜３２が形成される。このパッシベーション膜１８および第二の絶縁膜３２には、厚さが３００ｎｍ程度のＳｉＮｘ（窒化シリコン）が適用できる。パッシベーション膜１８および第二の絶縁膜３２の形成方法には、プラズマＣＶＤ法などが適用できる。そして形成されたパッシベーション膜１８の表面には有機絶縁膜１９が形成され、第二の絶縁膜３２の表面には第三の絶縁膜３３が形成される。この有機絶縁膜１９および第三の絶縁膜３３には、アクリル系の樹脂材料が適用できる。 First, the passivation film 18 and the second insulating film 32 are formed in the display region 101 of the transparent substrate 11 that has undergone the above-described steps. For the passivation film 18 and the second insulating film 32, SiNx (silicon nitride) having a thickness of about 300 nm can be applied. As a method for forming the passivation film 18 and the second insulating film 32, a plasma CVD method or the like can be applied. An organic insulating film 19 is formed on the surface of the formed passivation film 18, and a third insulating film 33 is formed on the surface of the second insulating film 32. An acrylic resin material can be applied to the organic insulating film 19 and the third insulating film 33.

形成された有機絶縁膜１９および第三の絶縁膜３３は、フォトリソグラフィ法などによって、所定のパターンにパターニングされる。このパターニングによって、有機絶縁膜１９には、絵素電極２０とドレイン配線１４とを電気的に導通させるための開口部（コンタクトホール）が形成される。また、第三の絶縁膜３３には、所定の配線３４の第一の部分３４１と第二の部分３４２とを電気的に導通させるための開口部（コンタクトホール）３５が形成される。 The formed organic insulating film 19 and third insulating film 33 are patterned into a predetermined pattern by photolithography or the like. By this patterning, an opening (contact hole) for electrically connecting the pixel electrode 20 and the drain wiring 14 is formed in the organic insulating film 19. Further, an opening (contact hole) 35 for electrically connecting the first portion 341 and the second portion 342 of the predetermined wiring 34 is formed in the third insulating film 33.

形成された有機絶縁膜１９および第三の絶縁膜３３は、キュア処理が施される。このキュア処理が施されると、有機絶縁膜１９および第三の絶縁膜３３が硬化する。本発明の実施形態においては、通常に比較して高い温度でキュア処理が施される。このキュア処理によって、有機絶縁膜１９および第三の絶縁膜３３は、Ｏ_２ガスを用いたエッチングに対する耐性が高くなる（すなわち、Ｏ２ガスを用いたエッチングによっても除去されにくくなる）。有機絶縁膜１９および第三の絶縁膜３３のキュア処理の具体的な温度は、有機絶縁膜１９および第三の絶縁膜３３のガラス転移温度より２０℃低い温度以上であり、かつガラス転移温度以下とする。 The formed organic insulating film 19 and third insulating film 33 are subjected to a curing process. When this curing process is performed, the organic insulating film 19 and the third insulating film 33 are cured. In the embodiment of the present invention, the curing process is performed at a higher temperature than usual. By this curing process, the organic insulating film 19 and the third insulating film 33 have high resistance to etching using O ₂ gas (that is, they are not easily removed by etching using O 2 gas). The specific temperature of the curing treatment of the organic insulating film 19 and the third insulating film 33 is not less than 20 ° C. lower than the glass transition temperature of the organic insulating film 19 and the third insulating film 33 and not more than the glass transition temperature. And

有機絶縁膜１９に開口部（コンタクトホール）が形成されると、この開口部（コンタクトホール）を通じて、パッシベーション膜１８の所定の部分が露出する。また、第三の絶縁膜３３に開口部（コンタクトホール）が形成されると、この開口部（コンタクトホール）を通じて第二の絶縁膜３２が露出する。パターニングされた有機絶縁膜１９をマスクとして用いて、パッシベーション膜１８がパターニングされる。また、パターニングされた第三の絶縁膜３３をマスクとして用いて、第一の絶縁膜３１および第二の絶縁膜３２がパターニングされる。 When an opening (contact hole) is formed in the organic insulating film 19, a predetermined portion of the passivation film 18 is exposed through the opening (contact hole). When an opening (contact hole) is formed in the third insulating film 33, the second insulating film 32 is exposed through the opening (contact hole). The passivation film 18 is patterned using the patterned organic insulating film 19 as a mask. The first insulating film 31 and the second insulating film 32 are patterned using the patterned third insulating film 33 as a mask.

このパターニングによって、表示領域１０１においては、パッシベーション膜１８のうち、有機絶縁膜１９の開口部（コンタクトホール）から露出する部分が除去される。これによりパッシベーション膜１８にも開口部（コンタクトホール）が形成される。また、パネル額縁領域１０２においては、第一の絶縁膜３１および第二の絶縁膜３２のうち、第三の絶縁膜３３の開口部（コンタクトホール）から露出する部分が除去される。これにより第一の絶縁膜３１および第二の絶縁膜３２に開口部（コンタクトホール）３５が形成され、開口部（コンタクトホール）３５を通じて所定の配線３４の第一の部分３４１が露出する。このパッシベーション膜１８、第一の絶縁膜３１および第二の絶縁膜３２のパターニングには、ＣＦ_４＋Ｏ_２ガスもしくはＳＦ_６＋Ｏ_２ガスを用いたドライエッチングが適用できる。 By this patterning, in the display region 101, a portion of the passivation film 18 exposed from the opening (contact hole) of the organic insulating film 19 is removed. As a result, an opening (contact hole) is also formed in the passivation film 18. Further, in the panel frame region 102, portions of the first insulating film 31 and the second insulating film 32 that are exposed from the opening (contact hole) of the third insulating film 33 are removed. As a result, an opening (contact hole) 35 is formed in the first insulating film 31 and the second insulating film 32, and the first portion 341 of the predetermined wiring 34 is exposed through the opening (contact hole) 35. For patterning the passivation film 18, the first insulating film 31, and the second insulating film 32, dry etching using CF ₄ + O ₂ gas or SF ₆ + O ₂ gas can be applied.

なお、前記キュア処理によって、有機絶縁膜１９および第三の絶縁膜３３のエッチングに対する耐性（特にＯ_２ガスによるエッチングに対する耐性）が高くなっているから、有機絶縁膜１９および第三の絶縁膜３３の平面度が損なわれることが防止または抑制される。 Since the curing process increases the resistance of the organic insulating film 19 and the third insulating film 33 to etching (particularly, the resistance to etching by O ₂ gas), the organic insulating film 19 and the third insulating film 33 are increased. It is prevented or suppressed that the flatness of is impaired.

次いで、図１１（ａ）に示すように、表示領域１０１においては、絵素電極２０が形成される。また、パネル額縁領域１０２においては、図１１（ｂ）に示すように、この工程において併せて所定の配線３４の第二の部分３４２が形成される。絵素電極２０および所定の配線３４の第二の部分３４２には、たとえば、１００ｎｍ程度の厚さのＩＴＯ（Indium Tin Oxide：インジウム酸化スズ）が適用できる。また、絵素電極２０および所定の配線３４の第二の部分３４２の成形方法としては、公知の各種スパッタリング法が適用できる。 Next, as shown in FIG. 11A, the pixel electrode 20 is formed in the display area 101. In the panel frame region 102, as shown in FIG. 11B, a second portion 342 of the predetermined wiring 34 is also formed in this process. For example, ITO (Indium Tin Oxide) having a thickness of about 100 nm can be applied to the pixel electrode 20 and the second portion 342 of the predetermined wiring 34. Various known sputtering methods can be applied as a method for forming the pixel electrode 20 and the second portion 342 of the predetermined wiring 34.

以上の工程を経て、本発明の実施形態にかかる表示パネル用の基板１が製造される。 Through the above steps, the display panel substrate 1 according to the embodiment of the present invention is manufactured.

次に、本発明の実施形態にかかる表示パネル用の基板１を適用した表示パネルの製造方法について説明する。 Next, a display panel manufacturing method to which the display panel substrate 1 according to the embodiment of the present invention is applied will be described.

図１２は、本発明の実施形態にかかる表示パネル用の基板１を適用した表示パネル３の構成を、模式的に示した外観斜視図である。図１２に示すように、本表示パネル３は、ＴＦＴアレイ基板（すなわち本発明の実施形態にかかる表示パネル用の基板１）と、カラーフィルタ（すなわち対向基板５１）とを備える。そしてこれらの間に液晶が充填される。表示パネル３の構成には、一般的な液晶表示パネルの構成が適用できるから、詳細な説明は省略する。 FIG. 12 is an external perspective view schematically showing the configuration of the display panel 3 to which the display panel substrate 1 according to the embodiment of the present invention is applied. As shown in FIG. 12, the display panel 3 includes a TFT array substrate (that is, the display panel substrate 1 according to the embodiment of the present invention) and a color filter (that is, the counter substrate 51). Between these, liquid crystal is filled. Since a general liquid crystal display panel configuration can be applied to the configuration of the display panel 3, detailed description thereof is omitted.

本発明の実施形態にかかる表示パネルの製造方法は、ＴＦＴアレイ基板製造工程と、カラーフィルタ製造工程と、パネル（セル）製造工程とを含む。なお、ＴＦＴアレイ基板製造工程は、前記のとおりである。 A display panel manufacturing method according to an embodiment of the present invention includes a TFT array substrate manufacturing process, a color filter manufacturing process, and a panel (cell) manufacturing process. The TFT array substrate manufacturing process is as described above.

カラーフィルタの構成とカラーフィルタ製造工程は次のとおりである。図１３は、対向基板（カラーフィルタ）５１の構成を模式的に示した図であり、具体的には図１３（ａ）は対向基板（カラーフィルタ）５１の全体構造を模式的に示した斜視図、図１３（ｂ）は対向基板（カラーフィルタ）５１に形成される一絵素の構成を抜き出して示した平面図、図１３（ｃ）は図１３（ｂ）のＢ−Ｂ線断面図であって、絵素の断面構造を示した図である。 The configuration of the color filter and the color filter manufacturing process are as follows. FIG. 13 is a diagram schematically showing the configuration of the counter substrate (color filter) 51. Specifically, FIG. 13A is a perspective view schematically showing the entire structure of the counter substrate (color filter) 51. As shown in FIG. FIG. 13B is a plan view showing the configuration of one picture element formed on the counter substrate (color filter) 51, and FIG. 13C is a cross-sectional view taken along line BB in FIG. 13B. It is a diagram showing a cross-sectional structure of the picture element.

この図１３に示すように対向基板（カラーフィルタ）５１は、ガラスなどからなる透明基板５１７の表面にブラックマトリックス５１１が形成され、ブラックマトリックス５１１の各格子の内側には、赤色、緑色、青色のそれぞれの色の着色感材からなる着色層５１２が形成される。そしてこれら各色の着色層５１２が形成される格子が、所定の順序で配列される。ブラックマトリックス５１１および各色の着色層５１２の表面には保護膜５１３が形成され、保護膜５１３の表面には透明電極（共通電極）５１４が形成される。透明電極（共通電極）５１４の表面には、液晶の配向を制御する配向規制構造物５１５が形成される。 As shown in FIG. 13, in the counter substrate (color filter) 51, a black matrix 511 is formed on the surface of a transparent substrate 517 made of glass or the like, and red, green, and blue are placed inside each lattice of the black matrix 511. A colored layer 512 made of a color sensitive material of each color is formed. The lattices on which the colored layers 512 of the respective colors are formed are arranged in a predetermined order. A protective film 513 is formed on the surface of the black matrix 511 and the colored layer 512 of each color, and a transparent electrode (common electrode) 514 is formed on the surface of the protective film 513. On the surface of the transparent electrode (common electrode) 514, an alignment regulating structure 515 that controls the alignment of the liquid crystal is formed.

カラーフィルタ製造工程には、ブラックマトリックス形成工程と、着色層形成工程と、保護膜形成工程と、透明電極（共通電極）形成工程とが含まれる。 The color filter manufacturing process includes a black matrix forming process, a colored layer forming process, a protective film forming process, and a transparent electrode (common electrode) forming process.

ブラックマトリックス形成工程の内容は、たとえば樹脂ＢＭ法であれば次のとおりである。まず、透明基板５１７の表面にＢＭレジスト（黒色着色剤を含有する感光性樹脂組成物をいう）などが塗布される。次いで塗布されたＢＭレジストがフォトリソグラフィ法などを用いて所定のパターンに形成される。これにより、所定のパターンのブラックマトリックスが得られる。 The contents of the black matrix forming step are as follows for the resin BM method, for example. First, a BM resist (referred to as a photosensitive resin composition containing a black colorant) or the like is applied to the surface of the transparent substrate 517. Next, the applied BM resist is formed into a predetermined pattern using a photolithography method or the like. Thereby, a black matrix having a predetermined pattern is obtained.

着色層形成工程では、カラー表示用の赤色、緑色、青色の各色の着色層５１２が形成される。たとえば着色感材法であれば次のとおりである。まず、ブラックマトリックス５１１が形成された透明基板５１７の表面に、着色感材（感光性材料に所定の色の顔料を分散した溶液をいう）が塗布される。次いで、塗布された着色感材が、フォトリソグラフィ法などを用いて所定のパターンに形成される。そしてこの工程が、赤色、緑色、青色の各色について行われる。これにより各色の着色層５１２が得られる。 In the colored layer forming step, colored layers 512 for each color of red, green, and blue for color display are formed. For example, the color sensitive material method is as follows. First, a colored light-sensitive material (referred to as a solution in which a pigment of a predetermined color is dispersed in a photosensitive material) is applied to the surface of the transparent substrate 517 on which the black matrix 511 is formed. Next, the applied colored light-sensitive material is formed into a predetermined pattern using a photolithography method or the like. This step is performed for each color of red, green, and blue. Thereby, the colored layer 512 of each color is obtained.

ブラックマトリックス形成工程で用いる方法は、樹脂ＢＭ法に限定されるものではない。たとえばクロムＢＭ法、重ね合わせ法などの公知の各種方法が適用できる。着色層形成工程で用いる方法も、着色感材法に限定されるものではない。たとえば印刷法、染色法、電着法、転写法、エッチング法など、公知の各種方法が適用できる。また、先に着色層５１２が形成され、その後にブラックマトリックス５１１が形成される背面露光法を用いてもよい。 The method used in the black matrix forming step is not limited to the resin BM method. For example, various known methods such as a chromium BM method and a superposition method can be applied. The method used in the colored layer forming step is not limited to the colored photosensitive material method. For example, various known methods such as printing, dyeing, electrodeposition, transfer, and etching can be applied. Alternatively, a back exposure method in which the colored layer 512 is formed first and then the black matrix 511 is formed may be used.

保護膜形成工程では、ブラックマトリックス５１１および着色層５１２の表面に、保護膜５１３が形成される。たとえば、スピンコータを用いて前記工程を経た透明基板５１７の表面に保護膜材料が塗布される方法（全面塗布法）や、印刷またはフォトリソグラフィ法などを用いて所定のパターンの保護膜が形成される方法（パターニング法）などが適用できる。保護膜材料には、たとえばアクリル樹脂やエポキシ樹脂などが適用できる。 In the protective film forming step, a protective film 513 is formed on the surfaces of the black matrix 511 and the colored layer 512. For example, a protective film having a predetermined pattern is formed using a method (a whole surface coating method) in which a protective film material is applied to the surface of the transparent substrate 517 that has undergone the above-described steps using a spin coater, or a printing or photolithography method. A method (patterning method) or the like can be applied. As the protective film material, for example, an acrylic resin or an epoxy resin can be applied.

透明電極（共通電極）膜形成工程においては、保護膜５１３の表面に透明電極（共通電極）５１４が形成される。たとえばマスキング法であれば、前記工程を経た透明基板５１７の表面にマスクが配置され、スパッタリングなどによってＩＴＯ（Indium Tin Oxide）などを蒸着させて透明電極（共通電極）が形成される。 In the transparent electrode (common electrode) film forming step, a transparent electrode (common electrode) 514 is formed on the surface of the protective film 513. For example, in the case of the masking method, a mask is disposed on the surface of the transparent substrate 517 that has undergone the above steps, and ITO (Indium Tin Oxide) or the like is deposited by sputtering or the like to form a transparent electrode (common electrode).

次いで配向規制構造物５１５が形成される。この配向規制構造物５１５は、たとえばフォトリソグラフィ法などを用いて形成される。前記工程を経た透明基板５１７の表面に感光性材料が塗布され、フォトマスクを通じて所定のパターンに露光される。そしてその後の現像工程において不要な部分が除去され、所定のパターンの配向規制構造物５１５が得られる。 Next, an orientation regulating structure 515 is formed. This alignment regulating structure 515 is formed using, for example, a photolithography method. A photosensitive material is applied to the surface of the transparent substrate 517 that has undergone the above-described process, and is exposed to a predetermined pattern through a photomask. Then, unnecessary portions are removed in the subsequent development process, and an alignment regulating structure 515 having a predetermined pattern is obtained.

このような工程を経て、対向基板（カラーフィルタ）５１が得られる。 The counter substrate (color filter) 51 is obtained through such steps.

次いで、パネル（セル）製造工程について説明する。まず、前記工程を経て得たＴＦＴアレイ基板（すなわち本発明のいずれかの実施形態にかかる表示パネル用の基板１）と対向基板（カラーフィルタ）５１のそれぞれの表面に、配向膜が形成される。そして形成された配向膜に配向処理が施される。その後、本発明の実施形態にかかる表示パネル用の基板１と対向基板（カラーフィルタ）５１とが貼り合わせるとともに、これらの間に液晶が充填される。 Next, a panel (cell) manufacturing process will be described. First, alignment films are formed on the surfaces of the TFT array substrate (that is, the display panel substrate 1 according to any embodiment of the present invention) and the counter substrate (color filter) 51 obtained through the above steps. . Then, alignment treatment is performed on the formed alignment film. Thereafter, the display panel substrate 1 and the counter substrate (color filter) 51 according to the embodiment of the present invention are bonded together, and liquid crystal is filled therebetween.

本発明の実施形態にかかる表示パネル用の基板１と対向基板（カラーフィルタ）５１のそれぞれの表面に配向膜を形成する方法は次のとおりである。まず配向材塗布装置などを用いて、本発明の実施形態にかかる表示パネル用の基板１と対向基板（カラーフィルタ）５１のそれぞれの表面に配向材が塗布される。配向材とは、配向膜の原料となる物質を含む溶液をいう。配向材塗布装置には、たとえば円圧式印刷装置やインクジェット印刷装置など、従来一般の方法が適用できる。そして塗布された配向材は、配向膜焼成装置などを用いて加熱され、焼成される。 A method for forming alignment films on the surfaces of the display panel substrate 1 and the counter substrate (color filter) 51 according to the embodiment of the present invention is as follows. First, an alignment material is applied to the surfaces of the display panel substrate 1 and the counter substrate (color filter) 51 according to the embodiment of the present invention using an alignment material application device or the like. The alignment material refers to a solution containing a material that is a raw material for the alignment film. For the alignment material coating apparatus, a conventional general method such as a pressure printing apparatus or an inkjet printing apparatus can be applied. The applied alignment material is heated and baked using an alignment film baking apparatus or the like.

次いで、焼成された配向膜に配向処理が施される。この配向処理としては、ラビングロールなどを用いて配向膜の表面に微小な傷をつける方法や、配向膜の表面に紫外線などの光エネルギを照射して配向膜の表面性状を調整する光配向処理など、公知の各種処理方法が適用できる。 Next, an alignment treatment is performed on the baked alignment film. As this alignment treatment, there is a method of scratching the surface of the alignment film using a rubbing roll or the like, or a photo-alignment treatment that adjusts the surface properties of the alignment film by irradiating the alignment film surface with light energy such as ultraviolet rays. Various known processing methods can be applied.

次いで、シールパターニング装置などを用いて、本発明の実施形態にかかる表示パネル用の基板１と対向基板（カラーフィルタ）５１の一方の表面に、シール材が塗布される。 Next, a seal material is applied to one surface of the display panel substrate 1 and the counter substrate (color filter) 51 according to the embodiment of the present invention using a seal patterning device or the like.

そしてスペーサ散布装置などを用いて、セルギャップを所定の値に均一に保つためのスペーサが、本発明の実施形態にかかる表示パネル用の基板１と対向基板（カラーフィルタ）５１の一方の表面に散布される。そして、液晶滴下装置などを用いて、本発明のいずれかの実施形態にかかる表示パネル用の基板１と対向基板（カラーフィルタ）５１の一方の表面のシール材に囲まれる領域に、液晶が滴下される。 A spacer for keeping the cell gap uniform at a predetermined value using a spacer spraying device or the like is provided on one surface of the display panel substrate 1 and the counter substrate (color filter) 51 according to the embodiment of the present invention. Be sprayed. Then, using a liquid crystal dropping device or the like, the liquid crystal is dropped in a region surrounded by the sealing material on one surface of the display panel substrate 1 and the counter substrate (color filter) 51 according to any embodiment of the present invention. Is done.

そして、減圧雰囲気下で本発明の実施形態にかかる表示パネル用の基板１と対向基板（カラーフィルタ）５１とを貼り合わせられる。なお、シール材を固化させた後に、本発明のいずれかの実施形態にかかる表示パネル用の基板１と対向基板（カラーフィルタ）５１の間に液晶が注入される方法であってもよい。 Then, the display panel substrate 1 and the counter substrate (color filter) 51 according to the embodiment of the present invention are bonded together under a reduced pressure atmosphere. In addition, after solidifying a sealing material, the method by which a liquid crystal is inject | poured between the board | substrate 1 for display panels and the opposing board | substrate (color filter) 51 concerning any embodiment of this invention may be used.

このような工程を経て、本発明にかかる表示パネル３が得られる。 Through such steps, the display panel 3 according to the present invention is obtained.

以上、本発明の実施形態について、図面を参照して詳細に説明したが、本発明は前記各実施形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において種々の改変が可能であることはいうまでもない。 The embodiments of the present invention have been described in detail with reference to the drawings. However, the present invention is not limited to the embodiments, and various modifications can be made without departing from the spirit of the present invention. It goes without saying that it is possible.

本発明の実施形態にかかる表示パネル用の基板のパネル額縁領域の構成を、模式的に示した断面図である。It is sectional drawing which showed typically the structure of the panel frame area | region of the board | substrate for display panels concerning embodiment of this invention. 所定の配線の形成方法の各工程を模式的に示した断面図である。It is sectional drawing which showed each process of the formation method of predetermined wiring typically. 所定の配線の形成方法の各工程を模式的に示した断面図である。It is sectional drawing which showed each process of the formation method of predetermined wiring typically. 本発明の実施形態にかかる表示パネル用の基板の構成を、模式的に示した外観斜視図である。It is the external appearance perspective view which showed typically the structure of the board | substrate for display panels concerning embodiment of this invention. 本発明の実施形態にかかる表示パネル用の基板に配列される複数の絵素電極および複数のＴＦＴから、一絵素分の絵素電極と一個のＴＦＴの構成を抜き出して拡大して示した平面模式図である。The plane which extracted and expanded and showed the structure of the pixel electrode for one pixel, and one TFT from the several pixel electrode and several TFT arranged on the board | substrate for display panels concerning embodiment of this invention It is a schematic diagram. 図５のＡ−Ａ線断面図であり、本発明の実施形態にかかる表示パネル用の基板の断面構造を模式的に示す図である。FIG. 6 is a cross-sectional view taken along line AA in FIG. 5, schematically showing a cross-sectional structure of a display panel substrate according to an embodiment of the present invention. 本発明の実施形態にかかる表示パネル用の基板の製造方法の各工程を、模式的に示した断面図である。It is sectional drawing which showed typically each process of the manufacturing method of the board | substrate for display panels concerning embodiment of this invention. 本発明の実施形態にかかる表示パネル用の基板の製造方法の各工程を、模式的に示した断面図である。It is sectional drawing which showed typically each process of the manufacturing method of the board | substrate for display panels concerning embodiment of this invention. 本発明の実施形態にかかる表示パネル用の基板の製造方法の各工程を、模式的に示した断面図である。It is sectional drawing which showed typically each process of the manufacturing method of the board | substrate for display panels concerning embodiment of this invention. 本発明の実施形態にかかる表示パネル用の基板の製造方法の各工程を、模式的に示した断面図である。It is sectional drawing which showed typically each process of the manufacturing method of the board | substrate for display panels concerning embodiment of this invention. 本発明の実施形態にかかる表示パネル用の基板の製造方法の各工程を、模式的に示した断面図である。It is sectional drawing which showed typically each process of the manufacturing method of the board | substrate for display panels concerning embodiment of this invention. 本発明の実施形態にかかる表示パネル用の基板を適用した表示パネルの構成を、模式的に示した外観斜視図である。It is the external appearance perspective view which showed typically the structure of the display panel to which the board | substrate for display panels concerning embodiment of this invention is applied. 対向基板（カラーフィルタ）の構成を模式的に示した図であり、（ａ）は対向基板（カラーフィルタ）の全体構造を模式的に示した斜視図、（ｂ）は対向基板（カラーフィルタ）に形成される一絵素の構成を抜き出して示した平面図、（ｃ）は（ｂ）のＢ−Ｂ線断面図であって、絵素の断面構造を示した図である。It is the figure which showed typically the structure of the counter substrate (color filter), (a) is the perspective view which showed typically the whole structure of the counter substrate (color filter), (b) is a counter substrate (color filter). FIG. 4C is a plan view showing the configuration of one picture element formed in FIG. 2B, and FIG. 4C is a cross-sectional view taken along the line BB of FIG. ＴＦＴアレイ基板の断面構造の従来例を模式的に示した図である。It is the figure which showed typically the prior art example of the cross-section of a TFT array substrate.

Explanation of symbols

１表示パネル用の基板
１０１表示領域
１０２パネル額縁領域
１１透明基板
１２データ線
１３走査線
１４ドレイン配線
１４１第一のサブ導体膜
１４２第二のサブ導体膜
１４３パッド部
１５補助容量信号線
１６ＴＦＴ
１６１ゲート電極
１６２ソース電極
１６３ドレイン電極
１７ゲート絶縁膜
１８パッシベーション膜
１９有機絶縁膜
２０絵素電極
２１半導体膜
２１１第一のサブ半導体膜
２１２第二のサブ半導体膜
３１第一の絶縁膜
３２第二の絶縁膜
３３第三の絶縁膜
３４所定の配線
３４１所定の配線の第一の部分
３４２所定の配線の第二の部分
３５コンタクトホール DESCRIPTION OF SYMBOLS 1 Display panel substrate 101 Display area 102 Panel frame area 11 Transparent substrate 12 Data line 13 Scan line 14 Drain wiring 141 First sub conductor film 142 Second sub conductor film 143 Pad part 15 Auxiliary capacitance signal line 16 TFT
161 gate electrode 162 source electrode 163 drain electrode 17 gate insulating film 18 passivation film 19 organic insulating film 20 pixel electrode 21 semiconductor film 211 first sub semiconductor film 212 second sub semiconductor film 31 first insulating film 32 second Insulating film 33 Third insulating film 34 Predetermined wiring 341 First portion of predetermined wiring 342 Second portion of predetermined wiring 35 Contact hole

Claims

A method for manufacturing a substrate for a display panel on which predetermined wiring is formed,
Forming a part of a predetermined wiring; and
Forming an insulating film covering a part of the predetermined wiring;
Forming an insulating film that covers the one insulating film and is made of a photosensitive resin material; and
Exposing the other insulating film to a predetermined pattern;
Developing the exposed other insulating film to form an opening at a predetermined position of the other insulating film to expose a predetermined region of the one insulating film;
Curing the other insulating film;
Removing the exposed region of the one insulating film exposed using the other insulating film as a mask to expose a part of the predetermined wiring; and
Forming the exposed part of the predetermined wiring and the remaining part of the predetermined wiring on the surface of the other insulating film;
Including
The curing process for the other insulating film is a process for heating the other insulating film to a temperature that is 20 ° C. lower than the glass transition temperature of the other insulating film and not higher than the glass transition temperature. A manufacturing method of a substrate for a display panel characterized by the above.

The step of removing the exposed area of the one insulating film using the other insulating film as a mask to expose a part of the predetermined wiring includes using CF ₄ gas or SF ₆ gas as a process gas. The method for manufacturing a substrate for a display panel according to claim 1, wherein the etching is dry etching.