JP2009290055A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体チップ上に容易にキャパシタを形成できる半導体装置の構造、およびその製造方法を提供する。
【解決手段】半導体チップ１３の上方に形成された第１絶縁層２０と、第１絶縁層２０の面上に形成された第１配線２１および第２配線２２と、第１配線２１および第２配線２２の上に形成された第２絶縁層２６と、第２絶縁層２６の一部が開口され第１配線２１の一部を露出させる第１開口部２７と、第２絶縁層２６の一部が開口され第２配線２２の一部を露出させる第２開口部２８と、第１配線２１の第１開口部２７に配置された誘電体材料で形成された誘電体層３０と、第２開口部２８から誘電体層３０を覆う導電層３２ａと、を備え、第１配線２１と第２配線２２とが誘電体層３０を介して導電層３２ａにて接続されることで、第１配線２１と第２配線２２との間に平行平板型のキャパシタが形成されている。
【選択図】図１

Description

本発明は、半導体チップの上にキャパシタを有する半導体装置および半導体装置の製造方法に関する。

半導体装置の小型化を図るために、半導体チップの外形サイズとほぼ同等の外形寸法を有するチップ・サイズ・パッケージ（Chip Size Package：以下、ＣＳＰと称すことがある）と呼ばれる半導体装置のパッケージ方式が出現している。
また、ウエハの状態で複数の半導体装置のパッケージを一括して行い、その後切断して個片化するウエハレベル・チップ・サイズ・パッケージ（Wafer Level Chip Size Package：以下、ＷＣＳＰと称すことがある）と呼ばれる半導体装置のパッケージ方式が知られている。
さらに、これらのパッケージ技術を用い、１つの半導体チップ上に、キャパシタなどの受動素子を備えた半導体装置が提案されている（特許文献１参照）。

特開２００５−５５４８号公報

半導体チップ上にキャパシタを形成する場合、下部電極と上部電極の間に誘電体を挟んで平行平板型のキャパシタを形成することが行われている。特許文献１におけるキャパシタの構造では、下部電極、誘電体層、保護層、上部電極とが順次積層されてキャパシタが形成されている。
このような構造のキャパシタでは、下部電極側からビアなどを経て、上部電極側に配線を引き出し、両方の電極側に配線を設ける必要がある。このため、このような構造のキャパシタを備えた半導体装置の製造において、製造工程が多く煩雑であるという課題がある。また、製造工程が多くなることから、製造コストがかかるという問題がある。

本発明は上記課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］本適用例にかかる半導体装置は、半導体基板に形成され半導体素子を有する素子形成層を備えた半導体チップと、前記半導体チップの上方に形成され前記半導体素子と配線を介して電気的に接続されたキャパシタと、を有する半導体装置であって、前記半導体チップの上方に形成された第１絶縁層と、前記第１絶縁層の面上に形成された第１配線および第２配線と、前記第１配線および前記第２配線の上に形成された第２絶縁層と、前記第２絶縁層の一部が開口され前記第１配線の一部を露出させる第１開口部と、前記第２絶縁層の一部が開口され前記第２配線の一部を露出させる第２開口部と、前記第１配線の前記第１開口部に配置された誘電体材料で形成された誘電体層と、前記第２開口部から前記誘電体層を覆う導電層と、を備え、前記第１配線と前記第２配線とが前記誘電体層を介して前記導電層にて接続されることで、前記第１配線と前記第２配線との間に平行平板型の前記キャパシタが形成されたことを特徴とする。

この構成によれば、第１配線と第２配線とが第１絶縁層の同一の面上に配置され、その上に第２絶縁層が設けられている。第２絶縁層はその一部が開口されて第１配線を露出させる第１開口部と、第２配線を露出させる第２開口部とが形成されている。そして、開口された第１配線の上には誘電体層が設けられ、露出した第２配線と誘電体層とを導電層が覆うように形成している。
このようにして、誘電体層を第１配線と導電層にて挟む構造となり、下部電極として第１配線、上部電極として導電層とする平行平板型のキャパシタが形成される。
このように、キャパシタの形成においてビアなどを経由して下部電極側から上部電極側へ配線を引き出す必要なく、簡易な構造でキャパシタを形成することが可能である。このことから、半導体チップの上方にキャパシタを備えた半導体装置の製造工程が簡略化でき、製造コストを削減することができる。

［適用例２］上記適用例にかかる半導体装置において、前記第１配線の端部における形状が平面視で円形状であり、前記第２配線の端部における形状が平面視で前記円形状を囲む略同心円形状であり、前記第１配線および前記第２配線の端部の一部が開口された前記第１開口部および第２開口部が形成され、前記第１開口部に前記誘電体層が配置されていることが望ましい。

この構成によれば、第１配線の端部における形状が平面視で円形状に形成され、そこに誘電体層が設けられている。そして、第２配線の端部が第１配線の端部の円形状を囲む略同心円形状に形成されている。このことから、誘電体層と導電層との親和性が悪い場合においても、誘電体層を取り囲む第２配線の端部にて導電層を確実に保持することができ、誘電体層の上方に導電層を配置することができる。このことで、特性の安定したキャパシタを形成することができる。

［適用例３］上記適用例にかかる半導体装置において、前記導電層の材料として半田が用いられていることが望ましい。

この構成によれば、第１配線と第２配線とを誘電体層を介して接続する導電層に半田を用いることができるので、容易に導電層を形成することが可能である。

［適用例４］上記適用例にかかる半導体装置において、前記誘電体層の材料としてチタン酸バリウムを含有する材料であることが望ましい。

この構成によれば、高誘電率のチタン酸バリウムを含有する材料を誘電体層に用いることができ、小さな面積にて大きな容量を有するキャパシタを形成することが可能となり、半導体装置の小型化に寄与できる。

［適用例５］上記適用例にかかる半導体装置において、前記第１絶縁層の面上に磁界型のアンテナ素子が形成され、前記キャパシタに電気的に接続されていることが望ましい。

この構成によれば、アンテナ素子にキャパシタを接続することでアンテナ素子におけるインピーダンスのマッチングをとることができ、アンテナ素子の特性を向上することができる。

［適用例６］上記適用例にかかる半導体装置において、前記半導体装置のパッケージ方式が、チップ・サイズ・パッケージであることが望ましい。

この構成によれば、半導体チップの外形サイズとほぼ同等の外形寸法を有する小型の半導体装置を得ることができる。

［適用例７］上記適用例にかかる半導体装置において、前記半導体装置が、前記半導体基板からなる半導体素子の集合体を切断して製造されていることが望ましい。

この構成によれば、ウエハなどの半導体素子の集合体を用いて製造することができ、半導体装置の生産効率を向上させることができる。

［適用例８］本適用例にかかる半導体装置の製造方法において、半導体基板に形成され半導体素子を有する素子形成層を備えた半導体チップと、前記半導体チップの上方に形成され前記半導体素子と配線を介して電気的に接続されたキャパシタと、を有する半導体装置の製造方法であって、前記半導体チップの上面に第１絶縁層を形成する工程と、前記第１絶縁層の上面に、第１配線および第２配線を形成する工程と、前記第１配線および前記第２配線の上面に第２絶縁層を形成する工程と、前記第１配線および前記第２配線の上方に位置する前記第２絶縁層の一部を除去して前記第１配線および前記第２配線の一部が露出する第１開口部および第２開口部を形成する工程と、前記第１開口部に誘電体層を形成する工程と、前記第２開口部から前記誘電体層を覆う導電層を形成する工程と、を備え、前記第１配線と前記第２配線とを前記誘電体層を介して前記導電層にて接続することで、前記第１配線と前記第２配線との間に平行平板型の前記キャパシタを形成することを特徴とする。

この製造方法によれば、キャパシタを形成するための誘電体層と第２配線との接続において、誘電体層と第２配線を覆う導電層を設ければよく、下部電極側から上部電極側へ配線を引き出すビアなどを形成する必要がない。
このように、第１配線と第２配線とが第１絶縁層の同一の面上に配置され、第１配線と第２配線の間に平行平板型のキャパシタを容易に形成できる。
このことから、半導体チップの上方にキャパシタを備えた半導体装置の製造工程が簡略化でき、製造コストを削減することができる。

［適用例９］上記適用例にかかる半導体装置の製造方法において、前記誘電体層を形成する工程が、印刷にて前記誘電体層を形成することが望ましい。

この製造方法によれば、誘電体層を印刷にて形成することができることから、フォトリソグラフィ技術を用いて形成する場合に比べて製造工数が少なく、また、容易に誘電体層を形成することができる。

［適用例１０］上記適用例にかかる半導体装置の製造方法において、前記誘電体層を形成する材料が樹脂にチタン酸バリウムを含有した材料であることが望ましい。

この製造方法によれば、誘電体層に高誘電率の材料であるチタン酸バリウムを利用することができることから、小さな面積で大きな容量のキャパシタを形成することができ、半導体装置の小型化に寄与することができる。

［適用例１１］上記適用例にかかる半導体装置の製造方法において、前記導電層を形成する工程が、印刷にて前記導電層を形成することが望ましい。

この製造方法によれば、導電層を印刷にて形成することができることから、フォトリソグラフィ技術を用いて形成する場合に比べて製造工数が少なく、また、容易に導電層を形成することができる。

［適用例１２］上記適用例にかかる半導体装置の製造方法において、前記導電層を形成する材料が半田ペーストであることが望ましい。

この製造方法によれば、導電層を形成する材料として半田ペーストを用いることで、印刷にて導電層を容易に形成することができる。

［適用例１３］上記適用例にかかる半導体装置の製造方法において、前記第１配線および前記第２配線を形成する工程に、前記キャパシタに接続するアンテナ素子を共に形成する工程を含むことが望ましい。

この製造方法によれば、アンテナ素子にキャパシタを接続することでアンテナ素子の特性を向上することができ、特性の良好なアンテナ素子を備えた半導体装置の製造方法を提供できる。

［適用例１４］上記適用例にかかる半導体装置の製造方法において、前記半導体素子の集合体を形成した半導体基板を用い、前記半導体素子の集合体を個々に切断する工程を含むことが望ましい。

この製造方法によれば、ウエハなどの半導体素子の集合体を用いて製造することができ、半導体装置の生産効率を向上させることができる。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の寸法の割合を適宜変更している。
（第１の実施形態）

図１は本実施形態の半導体装置の構成を示し、図１（ａ）は概略平面図、図１（ｂ）は同図（ａ）のＡ−Ａ断線に沿う概略断面図である。
半導体装置１は、半導体チップ１３の一方の面に、第１絶縁層２０、第１配線２１、第２配線２２、ループアンテナ２５、第２絶縁層２６、誘電体層３０、導電層３２ａ，３２ｂ、ボールバンプ３４が形成されて構成されている。

半導体チップ１３は、シリコン（Ｓｉ）からなる半導体基板１０に半導体素子を有する素子形成層１１が形成され、その上に窒化シリコン（Ｓｉ₃Ｎ₄）からなるパッシベーション膜１２が備えられている。また、パッシベーション膜１２の一部が開口されて、半導体素子と接続する複数の電極１４が露出するように形成されている。電極１４はアルミニウム（Ａｌ）またはアルミニウムを主成分とする合金などで形成されている。この半導体チップ１３は、ＲＦ（Radio Frequency）回路を含んで構成されている。なお、半導体基板１０は、ガリウムヒ素などのその他の半導体材料を使用してもよい。

半導体チップ１３の上にポリイミド樹脂からなる第１絶縁層２０が形成されている。また、半導体チップ１３の電極１４の上方に位置する第１絶縁層２０の一部が開口され電極１４が露出するように形成されている。
なお、第１絶縁層２０の他の材料としてポリイミド樹脂の他に、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、フェノール樹脂、アクリル樹脂、ベンゾシクロブテン、ポリベンゾオキサゾールなどを利用することができる。
また、半導体チップ１３と第１絶縁層２０の間に他の絶縁層、導体層などを設けてもよい。

第１絶縁層２０の面上には、導体として第１配線２１、第２配線２２、再配置配線２３、ループアンテナ２５が形成されている。
再配置配線２３は、半導体チップ１３の複数の電極１４から、第１絶縁層２０の上面に引き出されて形成され、それぞれの配線が交差しないように配置される。
また、第１配線２１、第２配線２２は特定の再配置配線２３に接続され、さらに、第１配線２１、第２配線２２はループアンテナ２５と接続されている。
ループアンテナ２５は磁界型のアンテナ素子であり、ループアンテナ２５を介して電波の受信または送信が行われる。
これらの導体は、チタン・タングステン合金（ＴｉＷ）からなるバリア層と、例えば銅（Ｃｕ）からなるメッキシード層と、銅からなる本体層から構成されている。

さらに、第１配線２１、第２配線２２、再配置配線２３、ループアンテナ２５の上にはソルダーレジストなどの第２絶縁層２６が形成されている。
第１絶縁層２０の面上に配置された再配置配線２３上方の第２絶縁層２６には略円形状の再配線開口部２９けられ、再配置配線２３の一部が露出するように構成されている。
また、第１配線２１上方および第２配線２２上方に、第１絶縁層２０を開口する第１開口部２７および第２開口部２８が設けられている。

次に、第１配線２１および第２配線２２の形状および開口部の形状について、以下に詳しく説明する。
図２は第１配線および第２配線の端部の形状を示し、図２（ａ）は概略平面図、図２（ｂ）は同図（ａ）のＢ−Ｂ断線に沿う概略断面図である。
第１配線２１の端部２１ａは平面視で円形状に形成されている。そして、第２配線２２の端部２２ａは、平面視で第１配線２１の端部２１ａを囲むように略同心円形状に形成されている。さらに、第１配線２１および第２配線２２の上には第２絶縁層２６が形成されている。
第１配線２１の端部２１ａにおける上方の第２絶縁層２６には、端部２１ａの円形状より小さな円形状の第１開口部２７が形成されている。また、第２配線２２の端部２２ａにおける上方の第２絶縁層２６には、端部２２ａの同心円形状の外周部を残した形状で第２開口部２８が形成されている。
このようにして、第１開口部２７より、第１配線２１の端部２１ａの一部が露出するように形成され、第２開口部２８より第２配線２２の端部２２ａの一部が露出するように形成されている。

図１に戻り、第１開口部２７には誘電体が充填されて誘電体層３０が形成されている。本実施形態では、ポリイミド樹脂またはエポキシ樹脂にチタン酸バリウムを含有した材料を用い、印刷などの方法により第１開口部２７に形成され、誘電体層３０と第１配線２１とが接するように配置されている。
なお、誘電体層３０としての材料として詳しくは、式Ｂａ_XＴｉ_YＯ_Z（式中ＸおよびＹは独立に０．５から１．２５であり、Ｚは２．５から５である）を有するチタン酸バリウム、ＳｒＴｉＯ₃のようチタン酸ストロンチウム、式Ｂａ_XＳｒ_YＴｉ_ZＯ_Q（式中ＸおよびＹは独立に０から１．２５のうちから選択され、Ｚは０．８〜１．５であり、Ｑは２．５〜５である）を有するチタン酸バリウムストロンチウム、二酸化チタン（ＴｉＯ₂）、Ｔａ₂Ｏ₅のような酸化タンタル、などの高誘電率を有する材料を利用することができる。
また、誘電体の材料とし誘電率は低いが、窒化ケイ素（Ｓｉ₃Ｎ₄）、ポリイミド、酸化ケイ素（ＳｉＯ₂）などを用いることができる。
なお、誘電体層３０の大きさ（面積）、厚さは所望の容量となるように適宜選択される。

そして、第２絶縁層２６の第２開口部２８から連続して誘電体層３０を覆う導電層３２ａが形成されている。導電層３２ａは半田にて形成され、第２開口部２８から第１開口部２７の誘電体層３０を覆うように半田ペーストを印刷などで充填し、半田ペーストを溶融させることで第２配線と接続され、さらに誘電体層３０と接するように構成されている。
このように、誘電体層３０を挟んで、下電極に第１配線２１、上電極に導電層３２ａとする平行平板型のキャパシタＣ１が形成されることになる。また、本実施形態では同様の構成のキャパシタＣ２が導電層３２ｂの下部に、もう一つ備えられている。なお、導電層３２ａ，３２ｂの上に絶縁層を設けてもよい。

また、再配線開口部２９には、半田ペーストを印刷などで充填し、半田ペーストを溶融させることで略半球状のボールバンプ３４が形成されている。ボールバンプ３４は、外部基板の端子と接続するための外部接続端子である。
なお、半田については、鉛フリーの半田が望ましい。鉛フリーの半田としては、錫（Ｓｎ）−銀（Ａｇ）−インジュ−ム（Ｉｎ）−ビスマス（Ｂｉ）系、錫−亜鉛（Ｚｎ）−ビスマス系、錫−亜鉛−アルミニウム系、錫−亜鉛−インジューム−銀系などの半田を用いることができる。

上記のような構造の半導体装置は、図３に示すような回路を構成している。
半導体チップ１３の電極１４にはキャパシタＣ１とループアンテナ２５が接続され、ループアンテナ２５に並列にキャパシタＣ２が接続されている。このように、ループアンテナ２５に接続するキャパシタＣ１，Ｃ２を設けることで、ループアンテナ２５におけるインピーダンスのマッチングをとることができ、ループアンテナ２５の特性を向上させることができる。なお、電極１４ａはグランドに接続される端子電極である。
このように、半導体装置１は半導体チップ１３上に２つのキャパシタＣ１，Ｃ２とループアンテナ２５とを備える構成であり、半導体チップ１３の外形サイズとほぼ同等の外形寸法を有するチップ・サイズ・パッケージ（ＣＳＰ）の構造を有している。そして、このＣＳＰ構造の半導体装置１は、生産効率の向上のためにウエハの状態で複数の半導体装置のパッケージを一括して行い、その後切断して個片化するウエハレベル・チップ・サイズ・パッケージ（ＷＣＳＰ）として製造されている。

このように、本実施形態にかかる半導体装置１は、第１配線２１と第２配線２２とが第１絶縁層２０の同一の面上に配置され、その上に第２絶縁層２６が設けられている。第２絶縁層２６はその一部が開口されて第１配線２１を露出させる第１開口部２７と、第２配線２２を露出させる第２開口部２８とが形成されている。そして、開口された第１配線２１の上には誘電体層３０が設けられ、露出した第２配線２２と誘電体層３０とを導電層３２ａが覆うように形成している。
このようにして、誘電体層３０を第１配線２１と導電層３２ａにて挟む構造となり、下部電極として第１配線２１、上部電極として導電層３２ａとする平行平板型のキャパシタが形成される。

また、詳しくは、第１配線２１の端部２１ａにおける形状が平面視で円形状に形成され、そこに誘電体層３０が設けられている。そして、第２配線２２の端部２２ａが第１配線２１の端部２１ａの円形状を囲む略同心円形状に形成されている。このことから、誘電体層３０と導電層３２ａとの親和性が悪い場合においても、誘電体層３０を取り囲む第２配線２２の端部２２ａにて導電層３２ａを確実に保持することができ、誘電体層３０の上方に導電層３２ａを配置することができる。このことで、安定したキャパシタを形成することができる。
このように、ビアなどを経由して下部電極側から上部電極側へ配線を引き出す必要なく、簡易な構造でキャパシタを形成することが可能である。このことから、半導体チップ１３の上方にキャパシタを備えた半導体装置１の製造工程が簡略化でき、製造コストを削減することができる。

また、第１配線２１と第２配線２２とを誘電体層３０を介して接続する導電層３２ａに、半田を用いることができるので、容易に導電層３２ａを形成することが可能である。
さらに、高誘電率のチタン酸バリウムを含有する材料を誘電体層３０に用いることができ、小さな面積にて大きな容量を有するキャパシタを形成することが可能となり、半導体装置１の小型化に寄与できる。
また、ループアンテナ２５にキャパシタを接続することでループアンテナ２５の特性を向上することができ、ループアンテナ２５などのアンテナ素子を備えた半導体装置１を提供できる。
（製造方法）

以下、上記のように構成された半導体装置１の製造方法について図面を参照しながら説明する。
本実施形態の半導体装置は、図４に示すように、半導体ウエハ１００の状態で複数の半導体装置１のパッケージを一括して行い、その後切断して個片化するウエハレベル・チップ・サイズ・パッケージ（ＷＣＳＰ）として製造する。
図５、図６、図７は半導体装置の製造工程を示す工程説明図であり、ＷＣＳＰとして製造される一つの半導体装置に関して図示して説明する。なお、図５、図６、図７は図１（ａ）のＡ−Ａ断線に沿う断面に相当する。

まず、図５（ａ）に示すように、シリコンからなる半導体基板１０に素子形成層１１を有する半導体ウエハを用意する。素子形成層１１の上には、窒化シリコン（Ｓｉ₃Ｎ₄）からなるパッシベーション膜１２が形成され、その一部が開口されて素子形成層１１の半導体素子と接続する電極１４が露出する状態にある。

次に、図５（ｂ）に示すように、パッシベーション膜１２の上にスピンコータなどを用いて液状の感光性ポリイミド樹脂を塗布し、露光・現像して第１絶縁層２０を形成する。電極１４上方は、第１絶縁層２０が開口され、電極１４が露出する状態に形成する。
なお、第１絶縁層２０の他の材料として、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、フェノール樹脂、アクリル樹脂、ベンゾシクロブテン、ポリベンゾオキサゾールなどを利用することができる。

続いて、図５（ｃ）に示すように、第１絶縁層２０の上にレジストを塗布して、レジスト膜４０を形成する。そして、レジスト膜４０を第１配線２１、第２配線２２、再配置配線２３、ループアンテナ２５の形状にパターニングする。
次に、図５（ｄ）に示すように、レジスト膜４０をマスクとして銅配線を形成する。詳しくは、パターニングされたレジスト膜４０の上から、チタン・タングステン合金（ＴｉＷ）からなるバリア層と、銅（Ｃｕ）からなるメッキシード層をスパッタなどで形成し、その後、電解メッキによる銅からなる本体層を形成する。

そして、図６（ａ）に示すように、レジスト膜４０を剥離する。
その後、図６（ｂ）に示すように、第１配線２１、第２配線２２、再配置配線２３、ループアンテナ２５の上に、スピンコータなどを用いて液状の感光性ポリイミド樹脂を塗布し、露光・現像して第２絶縁層２６を形成する。この第２絶縁層２６には、第１配線２１、第２配線２２、再配置配線２３の一部が露出するように、それぞれ第１開口部２７、第２開口部２８、再配線開口部２９を形成する。
なお、第２絶縁層２６の他の材料として、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、フェノール樹脂、アクリル樹脂、ベンゾシクロブテン、ポリベンゾオキサゾールなどを利用することができる。

続いて、図６（ｃ）に示すように、誘電体ペースト４５を第１開口部２７にスクリーン印刷などの印刷方法により配置する。
この印刷方法では、第２絶縁層２６の上に第１開口部２７に対応する位置に開口部４１ａを有するメタルマスク４１を配置して、スキージ４３を用いて誘電体ペースト４５を第１開口部２７に印刷する。誘電体ペーストはポリイミド樹脂などの樹脂にチタン酸バリウムを含有した材料である。なお、誘電体の厚さを制御するために、数回に分けて印刷することも可能である。また、他の印刷方法として、転写印刷を用いることもできる。さらに、印刷の他にインクジェット法によって誘電体を含有する液体を吐出して、第１開口部２７に誘電体層３０を配置することも可能である。
このように、誘電体ペースト４５を第１開口部２７内に配置できることから、誘電体ペースト４５が広がることや流れることがなく、また誘電体層３０の厚さを一定に制御することが可能である。

なお、誘電体層３０としての材料として詳しくは、式Ｂａ_XＴｉ_YＯ_Z（式中ＸおよびＹは独立に０．５から１．２５であり、Ｚは２．５から５である）を有するチタン酸バリウムの他に、ＳｒＴｉＯ₃のようチタン酸ストロンチウム、式Ｂａ_XＳｒ_YＴｉ_ZＯ_Q（式中ＸおよびＹは独立に０から１．２５のうちから選択され、Ｚは０．８〜１．５であり、Ｑは２．５〜５である）を有するチタン酸バリウムストロンチウム、二酸化チタン（ＴｉＯ₂）、Ｔａ₂Ｏ₅のような酸化タンタル、などの高誘電率を有する材料を利用することができる。
また、誘電体の材料とし誘電率は低いが、窒化ケイ素（Ｓｉ₃Ｎ₄）、ポリイミド、酸化ケイ素（ＳｉＯ₂）なども用いることができる。
そして、図６（ｄ）に示すように、第１開口部２７に配置された誘電体ペースト４５を加熱して硬化させ誘電体層３０を形成する。

次に、図７（ａ）に示すように、半田ペースト４６を第２開口部２８から誘電体層３０を覆うようにスクリーン印刷などの印刷方法により配置する。また、合わせて再配線開口部２９に半田ペースト４６を配置する。
この印刷方法では、第２絶縁層２６の上に第１開口部２７および第２開口部２８、再配線開口部２９に対応する位置に開口部４２ａを有するメタルマスク４２を配置して、スキージ４４を用いて半田ペースト４６をそれぞれに印刷する。
このようにして、図７（ｂ）に示すように、半田ペースト４６が第２開口部２８から誘電体層３０を覆う部分と、再配線開口部２９に印刷する。
半田ペーストについては、鉛フリーの半田を含有するものが望ましい。鉛フリーの半田としては、錫−銀−インジュ−ム−ビスマス系、錫−亜鉛−ビスマス系、錫−亜鉛−アルミニウム系、錫−亜鉛−インジューム−銀系などの半田を用いることができる。

そして、図７（ｃ）に示すように、半田ペースト４６を加熱して溶融させ、第２開口部２８から誘電体層３０を覆う導電層３２ａを形成する。このようにして、誘電体層３０を第１配線２１と導電層３２ａにて挟む構造となり、下部電極として第１配線２１、上部電極として導電層３２ａとする平行平板型のキャパシタが形成できる。
また、導電層３２ａの形成方法として、印刷の他にインクジェット法によって導電性の物質を含有する液体を吐出して、導体層を形成することも可能である。さらに、スパッタ、真空蒸着などを用いて金属材料を成膜して導体層を形成してもよい。

同様に再配線開口部２９に配置された、半田ペースト４６を加熱して溶融させ、上部を略半球状とすることで半導体装置の外部接続端子であるボールバンプ３４を形成する。
なお、ボールバンプ３４は、印刷法に限られず、半田ボール材を再配線開口部２９に載置した後に加熱により溶融して形成してもよい。
また、
続いて、半導体ウエハの所定のダイシングラインに沿ってダイシングすることで複数の半導体装置に分割し、図１に示した半導体装置１が得られる。

以上説明したように、本実施形態の半導体装置１の製造方法によると、キャパシタを形成するための誘電体層３０と第２配線２２との接続において、誘電体層３０と第２配線２２を覆う導電層３２ａを設ければよく、下部電極側から上部電極側へ配線を引き出すビアなどを形成する必要がない。
このように、第１配線２１と第２配線２２とが第１絶縁層２０の同一の面上に配置され、第１配線２１と第２配線２２の間に平行平板型のキャパシタを容易に形成できる。
このことから、半導体チップ１３の上方にキャパシタを備えた半導体装置１の製造工程が簡略化でき、製造コストを削減することができる。

また、誘電体層３０を印刷にて形成することができることから、フォトリソグラフィ技術を用いて形成する場合に比べて製造工数が少なく、また、容易に誘電体層３０を形成することができる。
さらに、誘電体層３０に高誘電率の材料であるチタン酸バリウムを利用することができることから、小さな面積で大きな容量のキャパシタを形成することができ、半導体装置１の小型化に寄与することができる。

また、導電層３２ａを印刷にて形成することができることから、フォトリソグラフィ技術を用いて形成する場合に比べて製造工数が少なく、また、容易に導電層３２ａを形成することができる。
さらに、導電層を形成する材料として半田ペーストを用いることで、印刷にて導電層を容易に形成することができる。
（変形例）

次に、第１実施形態におけるキャパシタの形状の変形例について説明する。
図８は変形例におけるキャパシタの形状を示し、図８（ａ）は概略平面図、図８（ｂ）は同図（ａ）のＣ−Ｃ断線に沿う概略断面図である。なお、本変形例は第１の実施形態とはキャパシタの構成形状が異なり、他の構成については同様な構成である。このため、キャパシタの構成形状の説明のみ行う。

半導体チップ１３は、シリコン（Ｓｉ）からなる半導体基板１０に半導体素子を有する素子形成層１１が形成され、その上に窒化シリコン（Ｓｉ₃Ｎ₄）からなるパッシベーション膜１２が備えられている。
半導体チップ１３の上にはポリイミドからなる第１絶縁層５０が形成され、第１絶縁層５０の上に第１配線５１と第２配線５２が形成されている。第１配線５１および第２配線５２は、素子形成層１１に形成された回路素子と接続されている。また、図示しないが第１配線５１および第２配線５２は第１絶縁層５０上に形成されたループアンテナと接続されている。

第１配線５１の途中には、略円形状の中継部５１ａが形成されている。そして、第２配線５２の途中には、略円形状の中継部５２ａが形成され、中継部５１ａ，５２ａが並んで配置されている。
第１配線５１、第２配線５２の上にはポリイミドからなる第２絶縁層５６が形成され、中継部５１ａ，５２ａの上方は、中継部５１ａ，５２ａの外形より小さい平面視で略円形状の第１開口部５３、第２開口部５４が設けられている。第１開口部５３にはチタン酸バリウムを含有する材料で形成された誘電体層５５が設けられ、第１配線５１の中継部５１ａと接している。

そして、第２開口部５４から誘電体層５５を覆う、半田で形成された導電層５７が設けられている。このようにして、誘電体層５５を第１配線５１と導電層５７にて挟む構造となり、下部電極として第１配線５１、上部電極として導電層５７とする平行平板型のキャパシタが形成できる。このような形状においてもキャパシタを形成することができる。
（半導体装置の利用）

次に、上記のような実施形態で例示した、アンテナ素子にキャパシタを接続した半導体装置の利用について説明する。
図９は、ＲＦＩＤ（Radio Frequency Identification）技術を用いた高速伝送用モジュールを示す構成図であり、図９（ａ）は分解斜視図、図９（ｂ）は同図（ａ）のＤ−Ｄ断線に沿う概略断面図である。

高速伝送用モジュール６０は、回路基板６１に半導体装置１を備えている。半導体装置１は、第１実施形態で説明した半導体装置１であり、半導体チップ１３の一方の面にループアンテナ２５とそれに接続するキャパシタＣ１，Ｃ２、外部接続端子であるボールバンプ３４を備えている。回路基板６１には、半導体装置１を接続する接続端子６３とループアンテナ６２を備えている。
回路基板６１に半導体装置１を実装することで、半導体装置１側のループアンテナ２５と、回路基板６１側のループアンテナ６２は短距離に対向して配置される。
このようにして、半導体装置１と回路基板６１の間において、ループアンテナ２５，６２を介して無線にてデータの送受信をすることができる。特に配線を経ずにデータの送受信を行えることから高速でデータの伝送が可能である。

図１０は、ＲＦＩＤ技術を用いて半導体装置をＲＦタグ用途として利用する場合について説明する説明図である。
ＩＣカードなどのタグ側には半導体装置６５が設けられ、半導体チップ１３の一方の面にループアンテナ２５とそれに接続するキャパシタＣ１，Ｃ２、を備えている。なお、半導体装置６５は第１の実施形態におけるボールバンプを備えていない構成である。
そして、リーダ側の回路基板７０には、ループアンテナ７１が形成されている。
タグ側の半導体装置６５はリーダからの電磁波をエネルギー源として動作し、半導体装置６５のループアンテナ２５はリーダのループアンテナ７１からの電波を一部反射して、その反射波に乗せてＩＤ情報が送信される。このようにして、タグとリーダとの間の無線通信が行われる。
以上、アンテナ素子にキャパシタを接続した半導体装置では、ループアンテナに接続するキャパシタを設けることで、ループアンテナにおけるインピーダンスのマッチングをとることができ、確実な無線通信を可能にする。

第１実施形態の半導体装置の構成を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ断線に沿う概略断面図。 第１実施形態の半導体装置における第１配線および第２配線の端部の形状を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＢ−Ｂ断線に沿う概略断面図。 第１実施形態における半導体装置の回路構成を説明する回路説明図。 第１実施形態における半導体装置の製造に用いられる半導体ウエハを示す平面図。 第１実施形態における半導体装置の製造工程を示す工程説明図。 第１実施形態における半導体装置の製造工程を示す工程説明図。 第１実施形態における半導体装置の製造工程を示す工程説明図。 変形例におけるキャパシタの構造を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＣ−Ｃ断線に沿う概略断面図。 高速伝送用モジュールを示す構成図であり、（ａ）は分解斜視図、（ｂ）は（ａ）のＤ−Ｄ断線に沿う概略断面図。 半導体装置をＲＦＩＤタグ用途として利用する場合について説明する説明図。

符号の説明

１…半導体装置、１０…半導体基板、１１…素子形成層、１２…パッシベーション膜、１３…半導体チップ、１４…電極、２０…第１絶縁層、２１…第１配線、２１ａ…第１配線の端部、２２…第２配線、２２ａ…第２配線の端部、２３…再配置配線、２５…アンテナ素子としてのループアンテナ、２６…第２絶縁層、２７…第１開口部、２８…第２開口部、２９…再配線開口部、３０…誘電体層、３２ａ，３２ｂ…導電層、３４…ボールバンプ、４０…レジスト膜、４１，４２…メタルマスク、４３，４４…スキージ、４５…誘電体ペースト、４６…半田ペースト、５０…第１絶縁層、５１…第１配線、５１ａ…中継部、５２…第２配線、５２ａ…中継部、５３…第１開口部、５４…第２開口部、５５…誘電体層、５６…第２絶縁層、５７…導電層、６０…高速伝送用モジュール、６１…回路基板、６２…ループアンテナ、６３…接続端子、７０…回路基板、７１…ループアンテナ、１００…半導体ウエハ。

Claims (14)

1. 半導体基板に形成され半導体素子を有する素子形成層を備えた半導体チップと、前記半導体チップの上方に形成され前記半導体素子と配線を介して電気的に接続されたキャパシタと、を有する半導体装置であって、
   前記半導体チップの上方に形成された第１絶縁層と、
   前記第１絶縁層の面上に形成された第１配線および第２配線と、
   前記第１配線および前記第２配線の上に形成された第２絶縁層と、
   前記第２絶縁層の一部が開口され前記第１配線の一部を露出させる第１開口部と、
   前記第２絶縁層の一部が開口され前記第２配線の一部を露出させる第２開口部と、
   前記第１配線の前記第１開口部に配置された誘電体材料で形成された誘電体層と、
   前記第２開口部から前記誘電体層を覆う導電層と、を備え、
   前記第１配線と前記第２配線とが前記誘電体層を介して前記導電層にて接続されることで、前記第１配線と前記第２配線との間に平行平板型の前記キャパシタが形成されたことを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記第１配線の端部における形状が平面視で円形状であり、
   前記第２配線の端部における形状が平面視で前記円形状を囲む略同心円形状であり、
   前記第１配線および前記第２配線の端部の一部が開口された前記第１開口部および第２開口部が形成され、前記第１開口部に前記誘電体層が配置されていることを特徴とする半導体装置。
3. 請求項１または２に記載の半導体装置において、
   前記導電層の材料として半田が用いられていることを特徴とする半導体装置。
4. 請求項１乃至３のいずれか一項に記載の半導体装置において、
   前記誘電体層の材料としてチタン酸バリウムを含有する材料であることを特徴とする半導体装置。
5. 請求項１乃至４のいずれか一項に記載の半導体装置において、
   前記第１絶縁層の面上に磁界型のアンテナ素子が形成され、前記キャパシタに電気的に接続されていることを特徴とする半導体装置。
6. 請求項１乃至５のいずれか一項に記載の半導体装置において、
   前記半導体装置のパッケージ方式が、チップ・サイズ・パッケージであることを特徴とする半導体装置。
7. 請求項１乃至６のいずれか一項に記載の半導体装置において、
   前記半導体装置が、前記半導体基板からなる半導体素子の集合体を切断して製造されていることを特徴とする半導体装置。
8. 半導体基板に形成され半導体素子を有する素子形成層を備えた半導体チップと、前記半導体チップの上方に形成され前記半導体素子と配線を介して電気的に接続されたキャパシタと、を有する半導体装置の製造方法であって、
   前記半導体チップの上面に第１絶縁層を形成する工程と、
   前記第１絶縁層の上面に、第１配線および第２配線を形成する工程と、
   前記第１配線および前記第２配線の上面に第２絶縁層を形成する工程と、
   前記第１配線および前記第２配線の上方に位置する前記第２絶縁層の一部を除去して前記第１配線および前記第２配線の一部が露出する第１開口部および第２開口部を形成する工程と、
   前記第１開口部に誘電体層を形成する工程と、
   前記第２開口部から前記誘電体層を覆う導電層を形成する工程と、を備え、
   前記第１配線と前記第２配線とを前記誘電体層を介して前記導電層にて接続することで、前記第１配線と前記第２配線との間に平行平板型の前記キャパシタを形成することを特徴とする半導体装置の製造方法。
9. 請求項８に記載の半導体装置の製造方法において、
   前記誘電体層を形成する工程が、印刷にて前記誘電体層を形成することを特徴とする半導体装置の製造方法。
10. 請求項９に記載の半導体装置の製造方法において、
    前記誘電体層を形成する材料が樹脂にチタン酸バリウムを含有した材料であることを特徴とする半導体装置の製造方法。
11. 請求項８乃至１０のいずれか一項に記載の半導体装置の製造方法において、
    前記導電層を形成する工程が、印刷にて前記導電層を形成することを特徴とする半導体装置の製造方法。
12. 請求項１１に記載の半導体装置の製造方法において、
    前記導電層を形成する材料が半田ペーストであることを特徴とする半導体装置の製造方法。
13. 請求項８乃至１２のいずれか一項に記載の半導体装置の製造方法において、
    前記第１配線および前記第２配線を形成する工程に、前記キャパシタに接続するアンテナ素子を共に形成する工程を含むことを特徴とする半導体装置の製造方法。
14. 請求項８乃至１３のいずれか一項に記載の半導体装置の製造方法において、
    前記半導体素子の集合体を形成した半導体基板を用い、前記半導体素子の集合体を個々に切断する工程を含むことを特徴とする半導体装置の製造方法。

Images