JP2009289965A - Gallium nitride semiconductor device - Google Patents

Gallium nitride semiconductor device Download PDF

Info

Publication number
JP2009289965A
JP2009289965A JP2008140801A JP2008140801A JP2009289965A JP 2009289965 A JP2009289965 A JP 2009289965A JP 2008140801 A JP2008140801 A JP 2008140801A JP 2008140801 A JP2008140801 A JP 2008140801A JP 2009289965 A JP2009289965 A JP 2009289965A
Authority
JP
Japan
Prior art keywords
gan
electrode
light
semiconductor device
transparent electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008140801A
Other languages
Japanese (ja)
Inventor
Yukio Shakuda
幸男 尺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008140801A priority Critical patent/JP2009289965A/en
Publication of JP2009289965A publication Critical patent/JP2009289965A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a gallium nitride semiconductor device in which incident light and emitting light are not obstructed by the wirings between electrodes, the semiconductor device having many GaN light emitting elements or GaN light receiving elements formed 2 dimensionally. <P>SOLUTION: A mask 11 for selective growth is formed on a substrate 1 for growth, and an AlN buffer layer 2 is formed in the area where a part of the mask 11 for selective growth is removed. On the AlN buffer layer 2, an undoped GaN layer 3, an n-type GaN layer 4, an active layer 5 and a p-type GaN layer 6 are sequentially laminated and a separation groove A for separating between the elements is formed. A p-side transparent electrode 8 and n electrode 7 of respective GaN semiconductor elements D are formed on a light take-out face or a light receiving face for the semiconductor element D. Part of the wirings 12, 13 connecting respective electrodes are composed of the same material of the p-side transparent electrode 8. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、GaN系の半導体発光素子又は半導体受光素子が2次元状に多数形成されたGaN系半導体装置に関する。   The present invention relates to a GaN-based semiconductor device in which a large number of GaN-based semiconductor light-emitting elements or semiconductor light-receiving elements are two-dimensionally formed.

従来から、基板上に複数の化合物半導体層を積層して形成した半導体発光素子又は半導体受光素子が知られている。半導体発光素子の代表的なものとしてLED(Light Emitting Diode)や半導体レーザ等が知られている。例えば、LEDは化合物半導体(GaAs、GaP、AlGaAs等)のpnまたはpinの接合を形成し、これに順方向電圧を印加することにより接合内部にキャリアを注入、その再結合の過程で生じる発光現象を利用したものである。このようなLEDは従来、GaAsやInPなどの単結晶基板上にGaAs、AlGaAs、InP、InGaAsPなどそれぞれの基板に格子整合した化合物半導体をLPE(liquid phase epitaxy)法、MOCVD(metal organic chemical vapordeposition)法、VPE(vapor phase epitaxy)法、MBE(molecular beam epitaxy)法などの結晶成長法を用いてエピタキシャル成長し、加工を施すことで製造される。   Conventionally, a semiconductor light emitting device or a semiconductor light receiving device formed by laminating a plurality of compound semiconductor layers on a substrate is known. As a typical semiconductor light emitting device, an LED (Light Emitting Diode), a semiconductor laser, and the like are known. For example, an LED forms a pn or pin junction of a compound semiconductor (GaAs, GaP, AlGaAs, etc.), applies a forward voltage to the junction, injects carriers into the junction, and emits light during the recombination process. Is used. Conventionally, such an LED is obtained by using a liquid phase epitaxy (LPE) method, a metal organic chemical vapor deposition (MOCVD) method, and a compound semiconductor lattice-matched to each substrate such as GaAs, AlGaAs, InP, and InGaAsP on a single crystal substrate such as GaAs or InP. It is manufactured by performing epitaxial growth using a crystal growth method such as the VPE method, VPE (vapor phase epitaxy) method, MBE (molecular beam epitaxy) method, etc., and processing.

また、近年では、窒化物半導体が、照明、バックライト等用の光源として使われる青色LED、多色化で使用されるLED、LD等に用いられている。窒化物半導体発光素子では、サファイア基板等の基板上に、MOCVD法等を用いて、pnまたはpinの接合を形成する。一方で、窒化物半導体を用いて、青色や紫外領域の光を受光するフォトダイオード等の半導体受光素子が作製されている。   In recent years, nitride semiconductors have been used for blue LEDs used as light sources for lighting, backlights, etc., LEDs used for multi-coloring, LDs, and the like. In a nitride semiconductor light emitting device, a pn or pin junction is formed on a substrate such as a sapphire substrate using MOCVD or the like. On the other hand, a semiconductor light receiving element such as a photodiode that receives light in a blue or ultraviolet region is manufactured using a nitride semiconductor.

以上のような半導体素子を共通の基板上に多数形成して、アレイ状に半導体素子を配置した半導体装置が提案されている。例えば、特許文献1には、上記半導体装置の一例として、窒化物半導体を用いた発光装置が記載されている。
特開2004−6582号公報
A semiconductor device has been proposed in which a large number of semiconductor elements as described above are formed on a common substrate and the semiconductor elements are arranged in an array. For example, Patent Document 1 describes a light-emitting device using a nitride semiconductor as an example of the semiconductor device.
JP 2004-6582 A

特許文献1に示されるように、個々の半導体発光素子は、通常、p型GaN層上面を光取り出し面としているために、p型GaN層上にp型透明電極を形成し、p型透明電極と他の半導体発光素子の電極とをAu、Ti、Al等の金属配線により接続している。複数の半導体発光素子を共通の基板上に形成した場合、発光層からの光を遮らないようにするため、光取り出し面となるp型透明電極上面を金属配線が横切らないように、各素子の電極間を接続している。   As shown in Patent Document 1, since each semiconductor light emitting element usually has a p-type GaN layer upper surface as a light extraction surface, a p-type transparent electrode is formed on the p-type GaN layer. And electrodes of other semiconductor light emitting elements are connected by metal wiring such as Au, Ti, Al or the like. When a plurality of semiconductor light-emitting elements are formed on a common substrate, in order not to block light from the light-emitting layer, the metal wiring is not crossed over the upper surface of the p-type transparent electrode serving as a light extraction surface. The electrodes are connected.

しかし、発光層で発生した光は、p型透明電極上面方向だけではなく、上下左右360度方向に放射されるので、素子の側面から取り出される光や、素子の内部の反射によりn側電極上面方向に取り出される光もある。これらの光は、上記従来技術では、金属配線により吸収、反射されて遮られて取り出されることができないため、光の取り出し効率が低下するという問題があった。特許文献1では、電極間を接続する金属配線のため、素子の側面に放射される光が遮られるだけでなく、n側電極の面積が大きく形成され、そのn側電極の全面に金属配線が接続されているために、光が遮られる面積も大きく、光出力の低下が大きい。   However, the light generated in the light emitting layer is emitted not only in the direction of the upper surface of the p-type transparent electrode but also in the direction of 360 ° in the vertical and horizontal directions. Some light is extracted in the direction. In the above prior art, these lights are absorbed and reflected by the metal wiring and cannot be taken out by being blocked, so that there is a problem that the light extraction efficiency is lowered. In Patent Document 1, because of the metal wiring connecting the electrodes, not only the light radiated to the side surface of the element is blocked, but also the area of the n-side electrode is formed large, and the metal wiring is formed on the entire surface of the n-side electrode. Since it is connected, the area where light is blocked is large and the light output is greatly reduced.

上記従来技術では、発光装置について述べたが、半導体受光素子を2次元状に形成した受光装置についても、金属配線により、各素子のpn接合における空乏層に向かう光が遮られ、受光装置の検出感度を低下させるという問題があった。   In the above prior art, the light emitting device has been described. However, in the light receiving device in which the semiconductor light receiving elements are two-dimensionally formed, the metal wiring blocks light directed toward the depletion layer at the pn junction of each element, thereby detecting the light receiving device. There was a problem of lowering the sensitivity.

本発明は、上述した課題を解決するために創案されたものであり、GaN系発光素子又はGaN系受光素子が2次元状に多数形成された半導体装置で、入射光又は出射光が電極間の配線に遮られないようにしたGaN系半導体装置を提供することを目的としている。   The present invention was devised to solve the above-described problems, and is a semiconductor device in which a large number of GaN-based light-emitting elements or GaN-based light-receiving elements are two-dimensionally formed. An object of the present invention is to provide a GaN-based semiconductor device that is not obstructed by wiring.

上記目的を達成するために、請求項1記載の発明は、基板上にGaN系発光素子又はGaN系受光素子となる半導体素子が2次元状に複数形成されたGaN系半導体装置であって、前記半導体素子の正電極及び負電極が受光面側又は光取り出し面側に設けられ、GaN系半導体層と接する領域に前記正電極として透明電極が形成されるとともに、電極間を接続する配線の一部が透明電極材料で形成されていることを特徴とするGaN系半導体装置である。   In order to achieve the above object, the invention according to claim 1 is a GaN-based semiconductor device in which a plurality of semiconductor elements to be GaN-based light-emitting elements or GaN-based light-receiving elements are two-dimensionally formed on a substrate, A positive electrode and a negative electrode of the semiconductor element are provided on the light receiving surface side or the light extraction surface side, a transparent electrode is formed as the positive electrode in a region in contact with the GaN-based semiconductor layer, and a part of the wiring connecting the electrodes Is a GaN-based semiconductor device characterized by being made of a transparent electrode material.

また、請求項2記載の発明は、前記透明電極材料は、ZnO又はITOで構成されていることを特徴とする請求項1記載のGaN系半導体装置である。   The invention described in claim 2 is the GaN-based semiconductor device according to claim 1, wherein the transparent electrode material is made of ZnO or ITO.

また、請求項3記載の発明は、前記電極間を接続する配線の一部とは、ワイヤーボンディング電極領域を除く配線であることを特徴とする請求項1又は請求項2のいずれか1項に記載のGaN系半導体装置である。   According to a third aspect of the present invention, in the invention according to any one of the first and second aspects, the part of the wiring connecting the electrodes is a wiring excluding a wire bonding electrode region. The GaN-based semiconductor device described.

また、請求項4記載の発明は、前記正電極は、前記透明電極材料のみで構成されていることを特徴とする請求項2又は請求項3のいずれか1項に記載のGaN系半導体装置である。   The invention according to claim 4 is the GaN-based semiconductor device according to any one of claims 2 and 3, wherein the positive electrode is composed of only the transparent electrode material. is there.

また、請求項5記載の発明は、前記正電極は、前記透明電極と該透明電極上の一部に設けられた金属電極とで構成されていることを特徴とする請求項2又は請求項3のいずれか1項に記載のGaN系半導体装置である。   The invention according to claim 5 is characterized in that the positive electrode is composed of the transparent electrode and a metal electrode provided on a part of the transparent electrode. The GaN-based semiconductor device according to any one of the above.

また、請求項6記載の発明は、前記負電極は、透明電極と同一の材料で構成されていることを特徴とする請求項2又は請求項3のいずれか1項に記載のGaN系半導体装置である。   According to a sixth aspect of the present invention, in the GaN-based semiconductor device according to the second or third aspect, the negative electrode is made of the same material as the transparent electrode. It is.

また、請求項7記載の発明は、前記負電極は、金属電極であることを特徴とする請求項2又は請求項3のいずれか1項に記載のGaN系半導体装置である。   The invention according to claim 7 is the GaN-based semiconductor device according to claim 2, wherein the negative electrode is a metal electrode.

また、請求項8の発明は、前記金属電極は、Al膜、AlとNiの多層膜、TiとAuの多層膜のいずれかで形成されていることを特徴とする請求項5又は請求項7のいずれか1項に記載のGaN系半導体装置である。   The invention of claim 8 is characterized in that the metal electrode is formed of any one of an Al film, a multilayer film of Al and Ni, and a multilayer film of Ti and Au. The GaN-based semiconductor device according to any one of the above.

本発明によれば、基板上にGaN系発光素子又はGaN系受光素子となる半導体素子が2次元状に多数形成されているが、半導体素子の正電極及び負電極が受光面側又は光取り出し面側に設けられ、GaN系半導体層と接する領域に正電極として透明電極が形成されるとともに、電極間を接続する配線が透明電極材料で形成されているので、金属配線と異なり、配線による光の吸収や反射が極めて少なくなり、発光装置であれば、光の取り出し量が増加して光出力が向上し、受光装置であれば、受光感度が向上する。   According to the present invention, a large number of semiconductor elements to be GaN-based light-emitting elements or GaN-based light-receiving elements are two-dimensionally formed on a substrate, and the positive electrode and the negative electrode of the semiconductor element are on the light-receiving surface side or light extraction surface. A transparent electrode is formed as a positive electrode in a region in contact with the GaN-based semiconductor layer and a wiring connecting the electrodes is formed of a transparent electrode material. Absorption and reflection are extremely reduced, and in the case of a light emitting device, the light extraction amount increases and the light output is improved, and in the case of a light receiving device, the light receiving sensitivity is improved.

以下、図面を参照して本発明の一実施形態を説明する。図1は本発明の1枚のウエハからなるGaN系半導体装置を示す。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a GaN-based semiconductor device comprising a single wafer according to the present invention.

本発明のGaN系半導体装置は、共通の基板上にGaN系半導体素子を2次元状に多数形成した構成となっており、図1は、GaN系半導体素子が並列に接続された構造を示す。   The GaN-based semiconductor device of the present invention has a configuration in which a number of GaN-based semiconductor elements are two-dimensionally formed on a common substrate, and FIG. 1 shows a structure in which GaN-based semiconductor elements are connected in parallel.

GaN系半導体は、既知のMOCVD法等によって形成する。ここで、GaN系半導体は、AlGaInN4元混晶で、いわゆるIII−V族窒化物半導体と呼ばれるもののうち、GaNを含む化合物で、AlGaInN(x+y+z=1、0≦x≦1、0<y≦1、0≦z≦1)で表すことができる。GaN系半導体素子は、主としてGaN系半導体により構成されている。 The GaN-based semiconductor is formed by a known MOCVD method or the like. Here, the GaN-based semiconductor is an AlGaInN quaternary mixed crystal, which is a so-called III-V group nitride semiconductor, and is a compound containing GaN. Al x Ga y In z N (x + y + z = 1, 0 ≦ x ≦ 1) , 0 <y ≦ 1, 0 ≦ z ≦ 1). A GaN-based semiconductor element is mainly composed of a GaN-based semiconductor.

成長用基板1上に選択成長用マスク11が形成され、選択成長用マスク11の一部が除去された領域にAlNバッファ層2が形成される。AlNバッファ層2上には、アンドープGaN層3、n型GaN層4、活性層(発光層又は受光層)5、p型GaN層6が順に積層されており、これらの各半導体層は、MOCVD法によって形成される。各GaN系半導体素子Dは、選択横方向成長と呼ばれる方法によって分離した状態に形成され、丁度、選択成長用マスク11の上部に、素子間を分離する分離溝Aが形成される。ここで、選択成長又は選択横方向成長(ELO:Epitaxial Lateral Overgrowth)は、転位を低減する方法として良く知られている。   A selective growth mask 11 is formed on the growth substrate 1, and an AlN buffer layer 2 is formed in a region where a portion of the selective growth mask 11 has been removed. On the AlN buffer layer 2, an undoped GaN layer 3, an n-type GaN layer 4, an active layer (light-emitting layer or light-receiving layer) 5, and a p-type GaN layer 6 are laminated in this order. Formed by law. Each GaN-based semiconductor element D is formed in a state of being separated by a method called selective lateral growth, and an isolation groove A for separating elements is formed just above the selective growth mask 11. Here, selective growth or selective lateral growth (ELO) is well known as a method of reducing dislocations.

また、活性層5は、GaNからなる障壁層と、InX1Ga1−X1N(0<X1)からなる井戸層との多重量子井戸構造で構成される。また、成長用基板1としてはサファイア基板等が用いられるが、その他にも六方晶構造(ウルツ鉱構造)を持つ基板であれば良い。また、アンドープGaN層3に替えてn型不純物SiドープGaN層で構成しても良い。 The active layer 5 has a multiple quantum well structure including a barrier layer made of GaN and a well layer made of In X1 Ga 1 -X1 N (0 <X1). Further, a sapphire substrate or the like is used as the growth substrate 1, but any substrate having a hexagonal crystal structure (wurtzite structure) may be used. Further, an n-type impurity Si-doped GaN layer may be used instead of the undoped GaN layer 3.

ここで、順バイアス時に於いて、活性層5でキャリアの再結合が発生する。この時、禁制帯幅が光子のエネルギーより大きければ、再結合に伴って光が放出される場合があり、これを応用すると発光素子として構成できる。逆に、活性層5に禁制帯幅よりも大きなエネルギーの光子などが入射すると、価電子帯から電子が励起されて伝導電子となり、内蔵電場に引かれてドリフト電流を増大させる光起電力効果が発生し、これを応用すると、受光素子として構成できる。したがって、組成比率等を除けば、基本的には、図1の構成で、発光装置としても受光装置としても用いることができる。   Here, in the forward bias, carrier recombination occurs in the active layer 5. At this time, if the forbidden band width is larger than the energy of the photon, light may be emitted along with recombination, and when this is applied, a light emitting element can be configured. On the contrary, when a photon having energy larger than the forbidden band is incident on the active layer 5, electrons are excited from the valence band to become conduction electrons, and there is a photovoltaic effect that is attracted to the built-in electric field and increases the drift current. When this is generated and applied, it can be configured as a light receiving element. Therefore, except for the composition ratio and the like, basically, the structure of FIG. 1 can be used as both a light emitting device and a light receiving device.

AlNバッファ層2〜p型GaN層6までを選択成長させるための選択成長用マスク11には、絶縁膜が用いられ、絶縁膜としては、SiO、Si、ZrO等がある。 An insulating film is used as the selective growth mask 11 for selectively growing the AlN buffer layer 2 to the p-type GaN layer 6. Examples of the insulating film include SiO 2 , Si 3 N 4 , and ZrO 2 .

次に、p型GaN層6からn型GaN層4の一部が露出するまでメサエッチングして、六角形状のメサ領域D1が形成される。したがって、半導体素子Dは、台座領域D2とメサ領域D1とで構成される。露出したn型GaN層4上にn電極(負電極)7が、p型GaN層6上にp側透明電極(正電極)8が設けられる。p側透明電極8は、ZnO(酸化亜鉛)又はITO(Indium Tin Oxide:酸化インジウムスズ)等で構成される。   Next, mesa etching is performed until a part of the n-type GaN layer 4 is exposed from the p-type GaN layer 6 to form a hexagonal mesa region D1. Therefore, the semiconductor element D is composed of a pedestal region D2 and a mesa region D1. An n-electrode (negative electrode) 7 is provided on the exposed n-type GaN layer 4, and a p-side transparent electrode (positive electrode) 8 is provided on the p-type GaN layer 6. The p-side transparent electrode 8 is made of ZnO (zinc oxide) or ITO (Indium Tin Oxide).

p側透明電極8の上面の一部とn電極7の上面を除いて、各半導体素子Dの表面はすべて絶縁膜9で覆われている。絶縁膜9には、絶縁性が高く発光波長又は入射光波長に対して透明なSiO、Si、ZrO等が用いられる。絶縁膜9には、n電極7上及びp側透明電極8上の一部にコンタクトホールが設けられており、コンタクトホールを介して配線12や配線13、配線14、配線15と接続されている。 Except for a part of the upper surface of the p-side transparent electrode 8 and the upper surface of the n-electrode 7, the entire surface of each semiconductor element D is covered with an insulating film 9. The insulating film 9 is made of SiO 2 , Si 3 N 4 , ZrO 2 or the like that has high insulating properties and is transparent to the emission wavelength or incident light wavelength. The insulating film 9 is provided with a contact hole in a part on the n-electrode 7 and the p-side transparent electrode 8, and is connected to the wiring 12, the wiring 13, the wiring 14, and the wiring 15 through the contact hole. .

配線12、13は、透明電極材料で形成され、例えば、p側透明電極8で用いるZnO又はITOで構成される。配線12、13の膜厚は、例えば2000Å〜5000Åとすることができる。このように配線を透明電極と同じ材料で形成することにより、活性層5で発生する光を遮ることなく、取り出すことができる。活性層5で発生した光は、上方向や下方向だけでなく、側面にも向かい、素子側面から放射される光等がある。一方、図1の構成を受光装置とした場合には、活性層5に向かう光は、素子の上面からだけではなく、素子の側面から入射する光や素子内部で反射して活性層へ向かう光等がある。   The wirings 12 and 13 are made of a transparent electrode material, and are made of, for example, ZnO or ITO used for the p-side transparent electrode 8. The film thickness of the wirings 12 and 13 can be, for example, 2000 to 5000 mm. Thus, by forming the wiring with the same material as that of the transparent electrode, the light generated in the active layer 5 can be taken out without being blocked. The light generated in the active layer 5 is not only upward and downward, but also directed to the side surface and emitted from the device side surface. On the other hand, in the case where the configuration of FIG. 1 is a light receiving device, the light traveling toward the active layer 5 is not only from the top surface of the element, but is incident from the side surface of the element or is reflected inside the element and travels toward the active layer. Etc.

従来技術のように、配線を金属で形成した場合には、金属により光の吸収、反射が起こり、光が遮られてしまうが、本発明では、p側透明電極と同じ材料で配線を形成しているので、光を透過させることができるとともに、導電性も得られる。したがって、発光装置であれば光出力が向上し、受光装置であれば、光の検出感度が向上する。   When the wiring is made of metal as in the prior art, light is absorbed and reflected by the metal and the light is blocked, but in the present invention, the wiring is made of the same material as the p-side transparent electrode. Therefore, light can be transmitted and conductivity can be obtained. Therefore, if it is a light-emitting device, a light output will improve, and if it is a light-receiving device, the detection sensitivity of light will improve.

また、n電極7は、p側透明電極8と同じ材料であるZnO又はITOで形成される。このようにすると、発光装置の場合、活性層5で発生した光が、素子内部で反射されてn電極7側方向に向かう光を外部に取り出すことができる。受光装置とした場合は、n電極7の上面方向から入射する光を内部に取り込んで、素子内部の反射等により活性層5へ導くことができる。   The n electrode 7 is made of ZnO or ITO, which is the same material as the p-side transparent electrode 8. In this case, in the case of the light emitting device, the light generated in the active layer 5 is reflected inside the element and can be extracted to the outside toward the n-electrode 7 side. In the case of the light receiving device, light incident from the upper surface direction of the n-electrode 7 can be taken in and guided to the active layer 5 by reflection or the like inside the element.

特に、n電極7の面積が大きい場合には、光がn電極7を透過させることができるので効果が大きい。なお、n電極7の面積が小さい等、n電極7での遮光を問題にする必要がない場合には、n電極7をAl等の金属、若しくは下層から順にAl/Niと積層された金属多層膜やTi/Auと積層された金属多層膜等で形成しても良い。このように、n側電極7を金属電極にした場合は、配線13等が剥がれにくくなる。   In particular, when the area of the n electrode 7 is large, the effect is great because light can be transmitted through the n electrode 7. When there is no need for light shielding at the n-electrode 7 because the area of the n-electrode 7 is small, the n-electrode 7 is made of a metal such as Al, or a metal multilayer in which Al / Ni is laminated in order from the lower layer. It may be formed of a film or a metal multilayer film laminated with Ti / Au. As described above, when the n-side electrode 7 is a metal electrode, the wiring 13 and the like are hardly peeled off.

次に、図2は、図1と同様、素子を並列に接続した構造で、ほぼ同じ構成であるが、p側透明電極8の上面の一部にp側金属電極81を積層し、このp側金属電極81を介してp側透明電極8と配線12とを接続している点が異なる。図2のp側金属電極81はAl等の金属、若しくは下層から順にAl/Niと積層された金属多層膜やTi/Auと積層された金属多層膜等が用いられる。図1の場合は、素子の正電極(p電極)は、p側透明電極8のみで構成されているが、図2の場合は、素子の正電極(p電極)は、p側透明電極8とp側金属電極81とで構成されている。これは、光の取り出し又は入射を最大限にするためには、図1のようにp側透明電極8と配線12とを直接接合するのが良いのであるが、このようにすると、剥がれやすくなる可能性があるので、確実に接合するために、図2のように、p側金属電極81を介してp側透明電極8と配線12を接合している。   Next, FIG. 2 shows a structure in which elements are connected in parallel as in FIG. 1 and has almost the same configuration. However, a p-side metal electrode 81 is laminated on a part of the upper surface of the p-side transparent electrode 8, and this p The difference is that the p-side transparent electrode 8 and the wiring 12 are connected via the side metal electrode 81. The p-side metal electrode 81 in FIG. 2 is made of a metal such as Al, or a metal multilayer film laminated with Al / Ni or a metal multilayer film laminated with Ti / Au in order from the lower layer. In the case of FIG. 1, the positive electrode (p electrode) of the element is composed of only the p-side transparent electrode 8, but in the case of FIG. 2, the positive electrode (p electrode) of the element is the p-side transparent electrode 8. And the p-side metal electrode 81. In order to maximize light extraction or incidence, it is preferable to directly bond the p-side transparent electrode 8 and the wiring 12 as shown in FIG. 1. Since there is a possibility, the p-side transparent electrode 8 and the wiring 12 are joined via the p-side metal electrode 81 as shown in FIG.

図7は、図1又は図2の構成を上から見た平面図であり、n電極7、p側透明電極8又はp側金属電極81、金属配線12、13との関係をわかりやすくするために、絶縁膜9を透した状態で記載している。ここで、活性層5からの発光は、p側透明電極8の上面方向から取り出されるようになっている。受光装置として機能する場合は、p側透明電極8の上面方向から光を活性層5で受光するようになっている。   FIG. 7 is a plan view of the configuration of FIG. 1 or FIG. 2 as viewed from above, in order to make the relationship between the n electrode 7, the p-side transparent electrode 8 or the p-side metal electrode 81, and the metal wirings 12 and 13 easy to understand. In the figure, the insulating film 9 is shown through. Here, light emitted from the active layer 5 is extracted from the upper surface direction of the p-side transparent electrode 8. When functioning as a light receiving device, light is received by the active layer 5 from the upper surface direction of the p-side transparent electrode 8.

図7の例えば、C−C断面の一部が、図1、2に相当し、各GaN系半導体素子Dのp側透明電極8又はp側金属電極81とn電極7について、同極性の電極を接続し、各GaN系半導体素子Dを並列接続した場合の構成を示している。8aは、p側金属電極81が形成されている場合は、p側金属電極81と配線12又は配線14とが接触する領域、p側金属電極81が形成されていない場合は、p側透明電極8と配線12又は配線14とが接触するp側電極接合領域を表わすもので、言い換えればコンタクトホールでもある。   For example, a part of the CC cross section in FIG. 7 corresponds to FIGS. 1 and 2, and the p-side transparent electrode 8 or the p-side metal electrode 81 and the n-electrode 7 of each GaN-based semiconductor element D have the same polarity. Is shown, and the GaN-based semiconductor elements D are connected in parallel. 8a is a region where the p-side metal electrode 81 is in contact with the wiring 12 or the wiring 14 when the p-side metal electrode 81 is formed, and the p-side transparent electrode when the p-side metal electrode 81 is not formed. 8 represents a p-side electrode junction region where the wiring 12 or the wiring 14 contacts, in other words, a contact hole.

図7に示すように、端部の配線14、15と接続される電極を除いては、隣接する半導体素子のp電極同士、又はn電極同士が素子間を分離する分離溝Aを挟んで隣接するように形成されている。また、配線12、13、14、15は、図示されていない他の多くの半導体素子の電極と接続されている。配線14、15についても、p側透明電極8と同じ材料で構成され、上述したように、例えばZnO又はITOで構成しても良い。また、半導体素子群の外側に配置される配線14、15は、透明でない金属配線としても良い。   As shown in FIG. 7, except for the electrodes connected to the wirings 14 and 15 at the end, adjacent p electrodes or n electrodes of adjacent semiconductor elements are adjacent to each other with a separation groove A separating the elements. It is formed to do. The wirings 12, 13, 14, and 15 are connected to electrodes of many other semiconductor elements not shown. The wirings 14 and 15 are also made of the same material as the p-side transparent electrode 8, and may be made of, for example, ZnO or ITO as described above. The wirings 14 and 15 arranged outside the semiconductor element group may be non-transparent metal wirings.

図7の場合、例えば、配線14と配線12とを同一のプラス電極に、配線13と配線15とを同一のマイナス電極に接続すれば、図7の12個の各GaN系半導体素子Dは、すべて並列に接続される。このとき、複数の半導体素子Dが形成された半導体装置には、外部から電力を供給しなければ、各半導体素子Dは作動しない。   In the case of FIG. 7, for example, if the wiring 14 and the wiring 12 are connected to the same positive electrode, and the wiring 13 and the wiring 15 are connected to the same negative electrode, each of the 12 GaN-based semiconductor elements D in FIG. All are connected in parallel. At this time, each semiconductor element D does not operate unless power is supplied from the outside to the semiconductor device in which the plurality of semiconductor elements D are formed.

したがって、外部から電力を供給するためのワイヤーを半導体装置に接続する必要がある。このワイヤーと接続するために、特定の1個の半導体素子上にワイヤーボンディング用金属を形成し、このワイヤーボンディング用金属とワイヤーとを接続する。通常、ワイヤーボンディングは、プラスとマイナスの電極が必要であるので、2箇所に設けられるが、例えば、図7に示すWBが、ワイヤーボンディング用半導体素子の1箇所だとする。ワイヤーに過大な力が加わりやすく、WB周辺の配線がZnO又はITO材料では剥がれ易い。そこで、WBの周辺領域に形成される配線については、p側透明電極8と同じ材料ではなく、Al又はAu等の金属で形成する。   Therefore, it is necessary to connect a wire for supplying power from the outside to the semiconductor device. In order to connect to this wire, a wire bonding metal is formed on one specific semiconductor element, and the wire bonding metal and the wire are connected. Usually, wire bonding requires a plus and minus electrode, and is provided in two places. For example, WB shown in FIG. 7 is assumed to be one place of a semiconductor element for wire bonding. Excessive force is easily applied to the wire, and the wiring around the WB is easily peeled off by ZnO or ITO material. Therefore, the wiring formed in the peripheral region of the WB is not made of the same material as the p-side transparent electrode 8 but is formed of a metal such as Al or Au.

WBの周辺領域とは、図の点線で示される金属配線領域のことであり、半導体素子WBの電極と隣接する他の半導体素子の電極とを結ぶ配線、及び半導体素子WBの周辺の分離溝Aに沿って設けられている配線等を金属配線とする。これは、後述する図8でも同様である。なお、図7では、金属配線領域の一例として、隣り合う2つの素子Dに渡る領域を示しているが、これに限らず、3つ以上の素子に渡る領域であっても良い。また、金属配線領域のために選択する素子Dとして、n型層が露出した構造例を示しているが、この構造に限定されるものではない。例えば、p型層や透明導電膜まで積層し、n型層を露出させるためのエッチングに対するマスクを形成して、メサエッチングされない積層部を作製しておき、この積層部をWBとしても良い。   The peripheral region of WB is a metal wiring region indicated by a dotted line in the figure, and is a wiring that connects an electrode of the semiconductor element WB and an electrode of another semiconductor element adjacent thereto, and a separation groove A around the semiconductor element WB. The wiring provided along the line is a metal wiring. The same applies to FIG. 8 described later. In FIG. 7, as an example of the metal wiring region, a region extending over two adjacent elements D is shown. However, the present invention is not limited to this, and a region extending over three or more elements may be used. In addition, although the structure example in which the n-type layer is exposed is shown as the element D selected for the metal wiring region, it is not limited to this structure. For example, a p-type layer and a transparent conductive film are stacked, a mask for etching for exposing the n-type layer is formed, a stacked portion that is not mesa-etched is manufactured, and this stacked portion may be WB.

一方、図3、4は、図1、2とは異なり、各GaN系半導体素子Dのp電極(正電極)とn電極(負電極)について、異極性の電極を接続し、各GaN系半導体素子Dを直列接続した構成を示している。   On the other hand, unlike FIGS. 1 and 2, FIGS. 3 and 4 are different from FIGS. 1 and 2 in that p-electrodes (positive electrodes) and n-electrodes (negative electrodes) of each GaN-based semiconductor element D are connected to electrodes of different polarities. The structure which connected the element D in series is shown.

図3、4に示すように、一方の素子のp側透明電極8又はp側金属電極81と他方の素子のn電極7が素子間を分離する分離溝Aを挟んで隣接するように形成されている。図1、2と同じ符号は、同じ構成を示しており、GaN系半導体素子Dを直列に接続したこと以外の層構造や材料構成は同じであり、図1が図3に、図2が図4に対応する。ここで、配線20は、配線12、13と同様、透明電極材料で形成され、例えば、p側透明電極8で用いるZnO又はITOで構成される。   As shown in FIGS. 3 and 4, the p-side transparent electrode 8 or the p-side metal electrode 81 of one element and the n-electrode 7 of the other element are formed so as to be adjacent to each other with a separation groove A separating the elements. ing. The same reference numerals as those in FIGS. 1 and 2 indicate the same structure, and the layer structure and material structure are the same except that the GaN-based semiconductor elements D are connected in series. FIG. 1 is shown in FIG. Corresponds to 4. Here, the wiring 20 is formed of a transparent electrode material like the wirings 12 and 13 and is made of, for example, ZnO or ITO used in the p-side transparent electrode 8.

図8は、各GaN系半導体素子Dが直列に接続した構成を含む配置状態を上から見た平面図であり、絶縁膜9を透した状態で記載している。この図のB−B断面の一部が図3、4に相当する。図7とは異なり、各GaN系半導体素子Dが4個並列に接続されたグループが、3列直列に接続された構成となっている。端部の配線21、22と接続される電極を除き、直列接続されている素子については、隣接する半導体素子間において、一方の素子のp電極と他方の素子のn電極が素子間を分離する分離溝Aを挟んで隣接するように形成されている。また、配線21、22は、p側透明電極8と同じ材料で構成されており、上述したように、例えばZnO又はITOで構成される。また、図7の場合と同様、半導体素子群の外側に配置される配線21、22は、透明でない金属配線としても良い。図示はしていないが、配線20〜22は、ワイヤーボンディング用電極に接続され、電圧が供給される。   FIG. 8 is a plan view of the arrangement state including the configuration in which the respective GaN-based semiconductor elements D are connected in series as seen from above, and shows the state in which the insulating film 9 is seen. A part of the BB cross section in this figure corresponds to FIGS. Unlike FIG. 7, a group in which four GaN-based semiconductor elements D are connected in parallel has a configuration in which three columns are connected in series. Except for the electrodes connected to the wirings 21 and 22 at the end, for the elements connected in series, the p electrode of one element and the n electrode of the other element separate the elements between adjacent semiconductor elements. It is formed so as to be adjacent to each other with the separation groove A interposed therebetween. Further, the wirings 21 and 22 are made of the same material as that of the p-side transparent electrode 8, and are made of, for example, ZnO or ITO as described above. Similarly to the case of FIG. 7, the wirings 21 and 22 arranged outside the semiconductor element group may be non-transparent metal wirings. Although not shown, the wirings 20 to 22 are connected to the wire bonding electrodes and supplied with a voltage.

なお、図7、8のいずれの構成の場合でも、分離溝を挟んで隣接する半導体素子間のp電極とp電極を接続する配線、あるいは、p電極とn電極とを接続する配線は平面図上で光取り出し面又は受光面を跨らずに、最短距離で接続されている。   7 and 8, the wiring for connecting the p-electrode and the p-electrode between adjacent semiconductor elements with the separation groove interposed therebetween, or the wiring for connecting the p-electrode and the n-electrode is a plan view. It is connected at the shortest distance without straddling the light extraction surface or the light receiving surface.

さらに、隣接する半導体素子間のp電極とp電極を接続する配線、あるいは、p電極とn電極とを接続する配線は、六角形状の半導体素子Dに形成された12個の頂点をすべてを避けた構成としている。GaN系半導体素子Dの台座領域D2における六角形の頂点及びメサ領域D1における六角形の頂点のいずれも角を形成しているため、電界が集中する。したがって、電極間の配線がGaN系半導体素子Dに形成された12個の頂点のいずれかの上を跨って形成されると、配線とGaN系半導体素子Dとが短絡しやすくなるので、これを避けるためである。   Further, the wiring connecting the p-electrode and the p-electrode between adjacent semiconductor elements, or the wiring connecting the p-electrode and the n-electrode avoids all the 12 vertices formed in the hexagonal semiconductor element D. It has a configuration. Since both the hexagonal apex in the base region D2 of the GaN-based semiconductor element D and the hexagonal apex in the mesa region D1 form a corner, the electric field concentrates. Therefore, if the wiring between the electrodes is formed over any of the twelve vertices formed in the GaN-based semiconductor element D, the wiring and the GaN-based semiconductor element D are likely to be short-circuited. This is to avoid it.

他方、各GaN系半導体素子Dに形成されるp電極、n電極の形状について、図5に示す。これは、図1〜図4に記載したGaN系半導体素子Dを上から見た平面図で示したものである。電極の配置は、活性層5での発光面積が最大で、かつ、各半導体素子相互の配線が簡単になる位置に形成される。   On the other hand, the shapes of the p electrode and the n electrode formed in each GaN-based semiconductor element D are shown in FIG. This is a plan view of the GaN-based semiconductor element D described in FIGS. The electrode is formed at a position where the light emitting area in the active layer 5 is maximized and the wiring between the semiconductor elements is simplified.

正電極又は負電極は、図5(a)〜(c)に示すように、素子形状と相似な六角形の一辺又は頂点を挟んだ二辺を利用した形状の電極接合領域となっており、正と負の電極接合領域は対向して配置されている。   As shown in FIGS. 5A to 5C, the positive electrode or the negative electrode is an electrode junction region having a shape using two sides sandwiching one side or apex of a hexagon similar to the element shape, The positive and negative electrode junction regions are arranged to face each other.

図5(a)は、p側電極接合領域8a、n電極7ともに、GaN系半導体素子Dの形状の六角形の一辺と平行な長辺を有する四角形に形成されている。図5(b)は、p側電極接合領域8a、n電極7ともに、半導体素子形状の六角形の頂点を挟んだ二辺と平行な二辺を用いており、「く」の字形状に形成されている。図5(c)は、p側電極接合領域8a、n電極7ともに、半導体素子形状の六角形の頂点を挟んだ二辺と平行な二辺を利用しており、扇形状に形成されている。図5(c)では、扇形とせずに、円弧部分を直線形状にして三角形としても良い。   In FIG. 5A, both the p-side electrode junction region 8a and the n-electrode 7 are formed in a quadrilateral having a long side parallel to one side of the hexagonal shape of the GaN-based semiconductor element D. In FIG. 5B, both the p-side electrode junction region 8a and the n-electrode 7 use two sides parallel to two sides of the hexagonal apex of the semiconductor element shape, and are formed in a “<” shape. Has been. In FIG. 5C, both the p-side electrode junction region 8a and the n-electrode 7 utilize two sides parallel to two sides of the hexagonal apex of the semiconductor element shape, and are formed in a fan shape. . In FIG.5 (c), it is good also as a triangle by making circular arc part into a linear shape instead of making it fan shape.

図1〜4に示すGaN系半導体装置の製造方法を以下に説明する。まず、成長用基板1上に選択成長用マスク11を形成する。例えば、成長用基板1としてサファイア基板をMOCVD(有機金属化学気相成長)装置に入れ、水素ガスを流しながら、1050℃程度まで温度を上げ、サファイア基板をサーマルクリーニングする。その後、サファイア基板上に選択成長用マスク11として絶縁膜であるSiOを形成する。スパッタパワー300W、スパッタ原子Arを20cc/分で供給し、圧力1Paの雰囲気中で20分スパッタを行ってサファイア基板上にSiOを膜厚1000Å程度形成する。 A method for manufacturing the GaN-based semiconductor device shown in FIGS. First, a selective growth mask 11 is formed on the growth substrate 1. For example, a sapphire substrate as a growth substrate 1 is put into an MOCVD (metal organic chemical vapor deposition) apparatus, and the temperature is raised to about 1050 ° C. while flowing hydrogen gas to thermally clean the sapphire substrate. Thereafter, SiO 2 which is an insulating film is formed as a selective growth mask 11 on the sapphire substrate. Sputtering power is 300 W, sputtering atoms Ar are supplied at 20 cc / min, and sputtering is performed for 20 minutes in an atmosphere with a pressure of 1 Pa to form a SiO 2 film with a thickness of about 1000 mm on the sapphire substrate.

次に、フォトリソグラフィー技術により所定のパターンにレジストをSiO膜上に形成し、ドライエッチング、例えば、CF4ガスを圧力3Pa、パワー100Wでプラズマ状態にして供給し、エッチングを行う。このときの選択成長用マスク11のパターンは後述するように、図6のようになる。 Next, a resist is formed on the SiO 2 film in a predetermined pattern by photolithography, and dry etching, for example, CF 4 gas is supplied in a plasma state at a pressure of 3 Pa and a power of 100 W to perform etching. The pattern of the selective growth mask 11 at this time is as shown in FIG. 6 as described later.

その後、AlNバッファ層2を成長させる。このAlNバッファ層2は、高温AlNバッファ層であり、温度900℃以上で(例えば900℃)、成長圧力は200Torrとし、キャリアガスとしては水素を用い、このキャリア水素(H)の流量を14L/分とし、TMA(トリメチルアルミニウム)の流量については20cc/分、NH(アンモニア)の流量については500cc/分とした。このときのNH/TMAのモル比を計算すると、約2600となる。この成長条件下で膜厚30Åの高温AlNバッファ層2を形成する。なお、選択成長用マスク11として用いる絶縁膜には、上記SiOの他に、Si、ZrO等がある。 Thereafter, the AlN buffer layer 2 is grown. The AlN buffer layer 2 is a high-temperature AlN buffer layer, has a temperature of 900 ° C. or higher (eg, 900 ° C.), a growth pressure of 200 Torr, hydrogen as a carrier gas, and a flow rate of carrier hydrogen (H 2 ) of 14 L. The flow rate of TMA (trimethylaluminum) was 20 cc / min, and the flow rate of NH 3 (ammonia) was 500 cc / min. When the molar ratio of NH 3 / TMA at this time is calculated, it is about 2600. Under this growth condition, a high-temperature AlN buffer layer 2 having a thickness of 30 mm is formed. Note that the insulating film used as the selective growth mask 11 includes Si 3 N 4 , ZrO 2 and the like in addition to the SiO 2 .

このようにAlNバッファ層2を積層すると、AlNバッファ層2を薄く形成できるだけでなく、選択成長用マスク11上へは、AlNバッファ層2は堆積せずに、選択成長用マスク11の間を埋めるように形成される。   When the AlN buffer layer 2 is laminated in this way, not only can the AlN buffer layer 2 be thinly formed, but the AlN buffer layer 2 is not deposited on the selective growth mask 11 but is filled between the selective growth masks 11. Formed as follows.

ところで、図1〜4のように、分離した半導体素子Dを形成するためには、横方向の成長レートよりも縦方向の成長レートを大きくしておく必要がある。このようにするために、選択成長用マスク11の開口部は絶縁膜の一部を除去して作製するのであるが、その開口部の形状が図6に示されている。   By the way, in order to form the separated semiconductor element D as shown in FIGS. 1 to 4, it is necessary to make the growth rate in the vertical direction larger than the growth rate in the horizontal direction. For this purpose, the opening of the selective growth mask 11 is formed by removing a part of the insulating film. The shape of the opening is shown in FIG.

図6のように、六角形状の開口部11aを多数形成した選択成長用マスク11を用いる。このようにして、六角形状の素子が得られる。窒化物半導体は、(0001)方位のウルツ鉱型(六方晶)の結晶構造を持ち、Ga原子又はN原子が成長表面方向になる結晶極性(c軸方向に成長)を有している。   As shown in FIG. 6, a selective growth mask 11 having a large number of hexagonal openings 11a is used. In this way, a hexagonal element is obtained. The nitride semiconductor has a wurtzite type (hexagonal) crystal structure with a (0001) orientation, and has a crystal polarity (growth in the c-axis direction) in which Ga atoms or N atoms are in the growth surface direction.

したがって、成長用基板には、同じウルツ鉱型の結晶構造を有するサファイア基板等が用いられ、サファイア基板の主面がC面を有し、その主面に窒化物半導体が積層された場合は、すべてC面が成長表面方向となる。その場合、図6の六角形状の開口部11aを有する選択成長用マスクであれば、六角形の一辺L1を成長用基板のM面と平行に配置すれば、選択成長によって成長する結晶は、ほとんど縦方向方向に成長を行うので、分離した半導体層になる。   Therefore, a sapphire substrate or the like having the same wurtzite crystal structure is used as the growth substrate, and the main surface of the sapphire substrate has a C-plane, and a nitride semiconductor is stacked on the main surface. All C planes are in the growth surface direction. In this case, if the mask for selective growth having the hexagonal opening 11a shown in FIG. 6 is used, if the hexagonal side L1 is arranged parallel to the M-plane of the growth substrate, the crystal grown by selective growth is almost all. Since it grows in the vertical direction, it becomes a separated semiconductor layer.

次に、MOCVD装置において、成長温度を1020℃〜1040℃にし、NHとTMAのうち、TMAの供給を停止し、例えば、トリメチルガリウム(TMGa)を20μモル/分供給し、アンドープGaN層3を厚さ0.5μm程度積層する。 Next, in the MOCVD apparatus, the growth temperature is set to 1020 ° C. to 1040 ° C., the supply of TMA out of NH 3 and TMA is stopped, for example, trimethylgallium (TMGa) is supplied at 20 μmol / min, and the undoped GaN layer 3 Are stacked to a thickness of about 0.5 μm.

その後、n型ドーパントガスとしてシラン(SiH)を供給してn型GaN層4を膜厚4μm程度成長させる。次に、TMGa、シランの供給を停止し、アンモニアと水素の混合雰囲気中で基板温度を700℃〜800℃の間に下げて、トリエチルガリウム(TEGa)を20μモル/分供給して活性層5のアンドープGaN障壁層を積層し、トリメチルインジウム(TMIn)を200μモル/分供給してInGaN井戸層を積層する。そして、GaN障壁層とInGaN井戸層との繰り返しにより多重量子井戸構造とする。活性層5の膜厚は例えば0.1μm程度形成する。 Thereafter, silane (SiH 4 ) is supplied as an n-type dopant gas to grow the n-type GaN layer 4 with a thickness of about 4 μm. Next, the supply of TMGa and silane is stopped, the substrate temperature is lowered between 700 ° C. and 800 ° C. in a mixed atmosphere of ammonia and hydrogen, and triethylgallium (TEGa) is supplied at 20 μmol / min to obtain the active layer 5. The undoped GaN barrier layer is laminated, and trimethylindium (TMIn) is supplied at 200 μmol / min, and the InGaN well layer is laminated. A multiple quantum well structure is formed by repeating the GaN barrier layer and the InGaN well layer. The film thickness of the active layer 5 is formed to be about 0.1 μm, for example.

活性層5成長後、成長温度を1020℃〜1040℃に上昇させて、Ga原子の原料ガスであるトリメチルガリウム(TMGa)、窒素原子の原料ガスであるアンモニア(NH)、p型不純物Mgのドーパント材料であるCPMg(ビスシクロペンタジエチルマグネシウム)を供給し、p型不純物MgドープのGaN層6を膜厚約0.3μm成長させる。 After the active layer 5 is grown, the growth temperature is increased to 1020 ° C. to 1040 ° C., and trimethylgallium (TMGa), which is a Ga atom source gas, ammonia (NH 3 ), which is a nitrogen atom source gas, and p-type impurity Mg. CP 2 Mg (biscyclopentadiethyl magnesium) as a dopant material is supplied, and a p-type impurity Mg-doped GaN layer 6 is grown to a thickness of about 0.3 μm.

次に、p型GaN層6からn型GaN層4が露出するまでメサエッチングを行い、p型GaN層6上にp側透明電極8として例えばZnOを膜厚2000Å程度で形成し、p側透明電極8上の一部にp側金属電極81を形成する場合は、p側金属電極81を、また、露出したn型GaN層4の面上にn電極7を形成する。n電極7にもZnOを用いる場合は、ZnOを例えば膜厚2000Å程度形成する。   Next, mesa etching is performed until the n-type GaN layer 4 is exposed from the p-type GaN layer 6, and, for example, ZnO is formed on the p-type GaN layer 6 as a p-side transparent electrode 8 with a film thickness of about 2000 mm, and the p-side transparent When the p-side metal electrode 81 is formed on a part of the electrode 8, the p-side metal electrode 81 is formed, and the n-electrode 7 is formed on the exposed surface of the n-type GaN layer 4. When ZnO is used for the n-electrode 7, for example, the ZnO is formed to a thickness of about 2000 mm.

その後、絶縁膜9としてSiOを0.5μm〜2μm程度、ウエハ上の表面全体に渡って堆積させる。ウエハ表面をSiOで被覆するために、プラズマCVDが用いられ、パワー300W、成長温度400℃にして、シラン(SiH)を10cc/分、NOを500cc/分供給して、SiOを0.5μm〜2μm程度形成する。 Thereafter, SiO 2 is deposited as an insulating film 9 over the entire surface of the wafer by about 0.5 μm to 2 μm. To coat the wafer surface with SiO 2, plasma CVD is used, power 300 W, and the growth temperature 400 ° C., silane (SiH 4) 10cc / min, the N 2 O and 500 cc / min supply, SiO 2 About 0.5 to 2 μm.

次に、p側透明電極8又はp側金属電極81、n電極7上のSiOをウエットエッチング又はドライエッチングにより除去してコンタクトホールを形成する。図1〜4、7、8の構成で、配線にZnOを用いる場合、ZnOを2000Å〜5000Åの厚さで堆積させて、一部をエッチングして配線12〜15、配線20〜22のパターンを作製する。これで、コンタクトホールを介して、配線とp側透明電極8又はp側金属電極81、配線とn電極7が接続される。また、ワイヤーボンディング領域に形成される配線12〜15、配線20〜22については、Al又はAu等の金属で形成する。このときの膜厚は、5000Å程度に作製する。 Next, SiO 2 on the p-side transparent electrode 8 or the p-side metal electrode 81 and the n-electrode 7 is removed by wet etching or dry etching to form a contact hole. 1-4, 7 and 8, when ZnO is used for the wiring, ZnO is deposited in a thickness of 2000 to 5000 mm, and a part of the wiring is etched to form patterns of the wirings 12 to 15 and the wirings 20 to 22. Make it. Thus, the wiring and the p-side transparent electrode 8 or the p-side metal electrode 81, and the wiring and the n-electrode 7 are connected via the contact hole. In addition, the wirings 12 to 15 and the wirings 20 to 22 formed in the wire bonding region are formed of a metal such as Al or Au. The film thickness at this time is about 5000 mm.

また、配線12〜15、配線20〜22、p側透明電極8、n電極7等をZnOにより形成する場合には、パルスレーザーデポジション(PLD)法で作製する。この場合、レーザ照射のターゲットには、2%〜3%のGa(ガリウム)が含まれた焼結ZnOを用いる。GaドープZnOとすることにより、アニールを行うことなく、p側透明電極8とp型GaN層とオーミック接触させることができ、また、配線等については、導電性が向上する。   Further, when the wirings 12 to 15, the wirings 20 to 22, the p-side transparent electrode 8, the n-electrode 7 and the like are formed of ZnO, they are manufactured by a pulse laser deposition (PLD) method. In this case, sintered ZnO containing 2% to 3% Ga (gallium) is used as a laser irradiation target. By using Ga-doped ZnO, the p-side transparent electrode 8 and the p-type GaN layer can be brought into ohmic contact without annealing, and the conductivity of the wiring and the like is improved.

なお、各半導体層の製造については、キャリアガスの水素又は窒素とともに、トリエチルガリウム(TEGa)、トリメチルガリウム(TMG)、アンモニア(NH)、トリメチルアルミニウム(TMA)、トリメチルインジウム(TMIn)などの各半導体層の成分に対応する反応ガス、n型にする場合のドーパントガスとしてのシラン(SiH)、p型にする場合のドーパントガスとしてのCPMg(シクロペンタジエニルマグネシウム)等の必要なガスを供給して、700℃〜1200℃程度の範囲で順次成長させることにより、所望の組成で、所望の導電型の半導体層を、必要な厚さに形成することができる。
Note that the manufacturing of each semiconductor layer, along with hydrogen or nitrogen carrier gas, triethylgallium (TEGa), trimethyl gallium (TMG), ammonia (NH 3), trimethyl aluminum (TMA), each of such trimethyl indium (TMIn) Reaction gas corresponding to the components of the semiconductor layer, silane (SiH 4 ) as a dopant gas in the case of n-type, CP 2 Mg (cyclopentadienylmagnesium) as a dopant gas in the case of p-type By supplying a gas and sequentially growing it in the range of about 700 ° C. to 1200 ° C., a semiconductor layer having a desired conductivity and a desired composition can be formed to a required thickness.

本発明のGaN系半導体装置の断面構造の一例を示す図である。It is a figure which shows an example of the cross-sectional structure of the GaN-type semiconductor device of this invention. 本発明のGaN系半導体装置の断面構造の一例を示す図である。It is a figure which shows an example of the cross-sectional structure of the GaN-type semiconductor device of this invention. 本発明のGaN系半導体装置の断面構造の一例を示す図である。It is a figure which shows an example of the cross-sectional structure of the GaN-type semiconductor device of this invention. 本発明のGaN系半導体装置の断面構造の一例を示す図である。It is a figure which shows an example of the cross-sectional structure of the GaN-type semiconductor device of this invention. 本発明のGaN系半導体装置における半導体素子の正電極及び負電極の形状例を示す図である。It is a figure which shows the example of a shape of the positive electrode of a semiconductor element in a GaN-type semiconductor device of this invention, and a negative electrode. 選択成長用マスクの形状例を示す図である。It is a figure which shows the example of a shape of the mask for selective growth. 半導体素子を並列接続した場合の配線状態を示す平面図である。It is a top view which shows the wiring state at the time of connecting a semiconductor element in parallel. 半導体素子を一部直列接続した場合の配線状態を示す平面図である。It is a top view which shows the wiring state at the time of connecting a part of semiconductor element in series.

符号の説明Explanation of symbols

1 成長用基板
2 AlNバッファ層
3 アンドープGaN層
4 n型GaN層
5 活性層
6 p型GaN層
7 n電極
8 p側透明電極
81 p側金属電極
9 絶縁膜
11 選択成長用マスク
12 配線
13 配線
20 配線
DESCRIPTION OF SYMBOLS 1 Growth substrate 2 AlN buffer layer 3 Undoped GaN layer 4 n-type GaN layer 5 Active layer 6 p-type GaN layer 7 n-electrode 8 p-side transparent electrode 81 p-side metal electrode 9 insulating film 11 selective growth mask 12 wiring 13 wiring 20 Wiring

Claims (8)

基板上にGaN系発光素子又はGaN系受光素子となる半導体素子が2次元状に複数形成されたGaN系半導体装置であって、
前記半導体素子の正電極及び負電極が受光面側又は光取り出し面側に設けられ、GaN系半導体層と接する領域に前記正電極として透明電極が形成されるとともに、電極間を接続する配線の一部が透明電極材料で形成されていることを特徴とするGaN系半導体装置。
A GaN-based semiconductor device in which a plurality of semiconductor elements to be GaN-based light-emitting elements or GaN-based light receiving elements are two-dimensionally formed on a substrate,
The positive electrode and the negative electrode of the semiconductor element are provided on the light receiving surface side or the light extraction surface side, a transparent electrode is formed as the positive electrode in a region in contact with the GaN-based semiconductor layer, and one of the wirings connecting the electrodes A GaN-based semiconductor device characterized in that the portion is formed of a transparent electrode material.
前記透明電極材料は、ZnO又はITOで構成されていることを特徴とする請求項1記載のGaN系半導体装置。   2. The GaN-based semiconductor device according to claim 1, wherein the transparent electrode material is made of ZnO or ITO. 前記電極間を接続する配線の一部とは、ワイヤーボンディング電極領域を除く配線であることを特徴とする請求項1又は請求項2のいずれか1項に記載のGaN系半導体装置。   3. The GaN-based semiconductor device according to claim 1, wherein a part of the wiring connecting the electrodes is a wiring excluding a wire bonding electrode region. 4. 前記正電極は、前記透明電極材料のみで構成されていることを特徴とする請求項2又は請求項3のいずれか1項に記載のGaN系半導体装置。   4. The GaN-based semiconductor device according to claim 2, wherein the positive electrode is composed only of the transparent electrode material. 5. 前記正電極は、前記透明電極と該透明電極上の一部に設けられた金属電極とで構成されていることを特徴とする請求項2又は請求項3のいずれか1項に記載のGaN系半導体装置。   4. The GaN system according to claim 2, wherein the positive electrode includes the transparent electrode and a metal electrode provided on a part of the transparent electrode. 5. Semiconductor device. 前記負電極は、透明電極と同一の材料で構成されていることを特徴とする請求項2又は請求項3のいずれか1項に記載のGaN系半導体装置。   4. The GaN-based semiconductor device according to claim 2, wherein the negative electrode is made of the same material as that of the transparent electrode. 5. 前記負電極は、金属電極であることを特徴とする請求項2又は請求項3のいずれか1項に記載のGaN系半導体装置。   The GaN-based semiconductor device according to claim 2, wherein the negative electrode is a metal electrode. 前記金属電極は、Al膜、AlとNiの多層膜、TiとAuの多層膜のいずれかで形成されていることを特徴とする請求項5又は請求項7のいずれか1項に記載のGaN系半導体装置。
8. The GaN according to claim 5, wherein the metal electrode is formed of any one of an Al film, a multilayer film of Al and Ni, and a multilayer film of Ti and Au. Semiconductor device.
JP2008140801A 2008-05-29 2008-05-29 Gallium nitride semiconductor device Withdrawn JP2009289965A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008140801A JP2009289965A (en) 2008-05-29 2008-05-29 Gallium nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008140801A JP2009289965A (en) 2008-05-29 2008-05-29 Gallium nitride semiconductor device

Publications (1)

Publication Number Publication Date
JP2009289965A true JP2009289965A (en) 2009-12-10

Family

ID=41458901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008140801A Withdrawn JP2009289965A (en) 2008-05-29 2008-05-29 Gallium nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP2009289965A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069909A (en) * 2010-08-27 2012-04-05 Toyoda Gosei Co Ltd Light-emitting element
CN103176249A (en) * 2011-12-21 2013-06-26 日本奥兰若株式会社 Optical module
JP2013225640A (en) * 2012-03-23 2013-10-31 Toshiba Corp Semiconductor light-emitting device and method of manufacturing the same
US9035341B2 (en) 2012-03-27 2015-05-19 Samsung Electronics Co., Ltd. Semiconductor light emitting device with wiring unit arrangement
JP2018195636A (en) * 2017-05-15 2018-12-06 富士通株式会社 Light receiving element, light receiving device, and imaging device
WO2020137470A1 (en) * 2018-12-26 2020-07-02 豊田合成株式会社 Semiconductor light-emitting element
JP2020107630A (en) * 2018-12-26 2020-07-09 豊田合成株式会社 Semiconductor light-emitting element
JP2020113657A (en) * 2019-01-11 2020-07-27 豊田合成株式会社 Semiconductor light-emitting element
CN111509098A (en) * 2017-08-11 2020-08-07 首尔伟傲世有限公司 Light emitting diode
CN115602776A (en) * 2022-09-21 2023-01-13 北京中博芯半导体科技有限公司(Cn) LED chip, LED device, killing equipment and LED chip preparation method

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069909A (en) * 2010-08-27 2012-04-05 Toyoda Gosei Co Ltd Light-emitting element
CN103176249A (en) * 2011-12-21 2013-06-26 日本奥兰若株式会社 Optical module
CN103176249B (en) * 2011-12-21 2015-03-25 日本奥兰若株式会社 Optical module
JP2013225640A (en) * 2012-03-23 2013-10-31 Toshiba Corp Semiconductor light-emitting device and method of manufacturing the same
US9035341B2 (en) 2012-03-27 2015-05-19 Samsung Electronics Co., Ltd. Semiconductor light emitting device with wiring unit arrangement
US9373746B2 (en) 2012-03-27 2016-06-21 Samsung Electronics Co., Ltd. Manufacturing method of semiconductor light emitting device having sloped wiring unit
JP2018195636A (en) * 2017-05-15 2018-12-06 富士通株式会社 Light receiving element, light receiving device, and imaging device
CN111509098A (en) * 2017-08-11 2020-08-07 首尔伟傲世有限公司 Light emitting diode
WO2020137470A1 (en) * 2018-12-26 2020-07-02 豊田合成株式会社 Semiconductor light-emitting element
JP2020107630A (en) * 2018-12-26 2020-07-09 豊田合成株式会社 Semiconductor light-emitting element
JP7056543B2 (en) 2018-12-26 2022-04-19 豊田合成株式会社 Semiconductor light emitting device
JP2020113657A (en) * 2019-01-11 2020-07-27 豊田合成株式会社 Semiconductor light-emitting element
JP7043014B2 (en) 2019-01-11 2022-03-29 豊田合成株式会社 Semiconductor light emitting device
CN115602776A (en) * 2022-09-21 2023-01-13 北京中博芯半导体科技有限公司(Cn) LED chip, LED device, killing equipment and LED chip preparation method

Similar Documents

Publication Publication Date Title
US8399895B2 (en) Semiconductor light emitting device
US8124990B2 (en) Semiconductor light emitting device having an electron barrier layer between a plurality of active layers
JP2009289965A (en) Gallium nitride semiconductor device
CN105576108B (en) Light emitting device
WO2010100844A1 (en) Nitride semiconductor element and method for manufacturing same
JP2009302314A (en) GaN-BASED SEMICONDUCTOR DEVICE
CN111819702B (en) Infrared light-emitting diode
US8236583B2 (en) Method of separating light-emitting diode from a growth substrate
WO2007063920A1 (en) Gallium nitride semiconductor light emitting element
KR20130042784A (en) Nitride semiconductor light emitting device
US20160056339A1 (en) Semiconductor light emitting device and method of producing the same
KR100661960B1 (en) Light emitting diode and manufacturing method thereof
US20120146067A1 (en) Light emitting device
KR101425167B1 (en) Menufacturing Method of Nitride Semiconductor Light Emitting Device and Nitride Semiconductor Light Emitting Device by the Same
KR101924372B1 (en) Uv light emitting device and light emitting device package
JP2009123836A (en) Nitride semiconductor light-emitting element
JP2009141085A (en) Nitride semiconductor device
KR100999695B1 (en) Semiconductor light emitting device and fabrication method thereof
JP2008118048A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE
JP5366409B2 (en) Semiconductor device
KR101919109B1 (en) Uv light emitting deviceand uv light emitting device package
KR20100109629A (en) Light emitting diode
KR102432224B1 (en) Light emitting device and light emitting device package
KR20090076164A (en) Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same
KR100986327B1 (en) Light emitting device and method for fabricating the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110802