JP2009289805A - Component built-in substrate - Google Patents
Component built-in substrate Download PDFInfo
- Publication number
- JP2009289805A JP2009289805A JP2008138034A JP2008138034A JP2009289805A JP 2009289805 A JP2009289805 A JP 2009289805A JP 2008138034 A JP2008138034 A JP 2008138034A JP 2008138034 A JP2008138034 A JP 2008138034A JP 2009289805 A JP2009289805 A JP 2009289805A
- Authority
- JP
- Japan
- Prior art keywords
- film layer
- component
- thermal expansion
- layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
Description
本発明は、IC(Integrated Circuit)又はLSI(Large Scale Integration)等の半導体素子を内蔵した部品内蔵基板に関する。 The present invention relates to a component-embedded substrate that incorporates a semiconductor element such as an IC (Integrated Circuit) or an LSI (Large Scale Integration).
従来より、内部に半導体素子又はコンデンサ等の電子部品を内蔵した部品内蔵基板が知られている(下記特許文献1参照)。
2. Description of the Related Art Conventionally, a component-embedded substrate in which an electronic component such as a semiconductor element or a capacitor is built is known (see
かかる特許文献1に記載の部品内蔵基板は、熱硬化性樹脂から成る絶縁層と銅箔とを積層した基体と、基体内に内蔵された電子部品とを備えている。なお、電子部品は、絶縁層の内部であって、絶縁層同士の間に形成された銅箔上に接続されている。
ところが、上述した特許文献1に記載の技術では、部品内蔵基板を薄く設計するに従い、絶縁層の熱硬化による収縮の影響が大きくなり、部品内蔵基板が反りやすくなる。そのため、薄型の部品内蔵基板においては、外部からの熱によって絶縁層が熱収縮し、電子部品が銅箔から剥離する虞がある。この結果、部品内蔵基板の電気的信頼性が低下してしまう。
However, in the technique described in
本発明は、上述した課題に鑑みなされたものであって、電気的信頼性の優れた部品内蔵基板を提供することを目的とする。 The present invention has been made in view of the above-described problems, and an object thereof is to provide a component-embedded substrate having excellent electrical reliability.
上記の課題を解決するため、本発明の部品内蔵基板は、平面方向の熱膨張率が厚み方向の熱膨張率よりも小さい第1フィルム層と、前記第1フィルム層上に形成される導電層と、前記導電層上に形成され、平面方向の熱膨張率が前記第1フィルム層の平面方向の熱膨張率よりも大きい絶縁層と、前記絶縁層内に設けられ、前記導電層と接続される電子部品と、前記絶縁層上に形成され、平面方向の熱膨張率が厚み方向の熱膨張率よりも小さい第2フィルム層と、を備えたことを特徴とする。 In order to solve the above problems, the component-embedded substrate of the present invention includes a first film layer having a thermal expansion coefficient in the plane direction smaller than that in the thickness direction, and a conductive layer formed on the first film layer. And an insulating layer formed on the conductive layer and having a thermal expansion coefficient in the planar direction larger than the thermal expansion coefficient in the planar direction of the first film layer, and provided in the insulating layer and connected to the conductive layer. And a second film layer formed on the insulating layer and having a thermal expansion coefficient in the plane direction smaller than that in the thickness direction.
また、本発明の部品内蔵基板は、前記導電層の一部が、前記第1フィルム層内に埋入していることを特徴とする。 In the component-embedded substrate of the present invention, a part of the conductive layer is embedded in the first film layer.
また、本発明の部品内蔵基板は、前記第1フィルム層の下面から前記第2フィルム層の上面までを貫通するスルーホール導体が形成されており、前記スルーホール導体は、前記第1フィルム層の下面に形成された第1導電層と前記第2フィルム層の上面に形成された第2導電層とを電気的に接続することを特徴とする。 In the component-embedded substrate of the present invention, a through-hole conductor penetrating from the lower surface of the first film layer to the upper surface of the second film layer is formed, and the through-hole conductor is formed of the first film layer. The first conductive layer formed on the lower surface is electrically connected to the second conductive layer formed on the upper surface of the second film layer.
また、本発明の部品内蔵基板は、前記絶縁層内に無機質フィラーが設けられており、前記無機質フィラーの一部は前記スルーホール導体の内部に埋入していることを特徴とする。 In the component-embedded substrate of the present invention, an inorganic filler is provided in the insulating layer, and a part of the inorganic filler is embedded in the through-hole conductor.
また、本発明の部品内蔵基板は、前記スルーホール導体が、前記第1フィルム層の下面から前記第2フィルム層の上面までを貫通するスルーホールの内壁面に沿って形成されており、前記スルーホール導体によって囲まれる領域には、樹脂体が充填されていることを特徴とする。 In the component-embedded substrate of the present invention, the through-hole conductor is formed along an inner wall surface of the through-hole that penetrates from the lower surface of the first film layer to the upper surface of the second film layer. A region surrounded by the hole conductor is filled with a resin body.
また、本発明の部品内蔵基板は、前記第2フィルム層の平面方向の熱膨張率が前記第2フィルム層の平面方向の熱膨張率よりも大きいことを特徴とする。 In the component-embedded substrate of the present invention, the thermal expansion coefficient in the planar direction of the second film layer is larger than the thermal expansion coefficient in the planar direction of the second film layer.
また、本発明の部品内蔵基板は、前記絶縁層の厚みが、その上下両側に配される前記第1フィルム層及び前記第2フィルム層の両層の厚みの和よりも大きいことを特徴とする。 In the component-embedded substrate of the present invention, the thickness of the insulating layer is larger than the sum of the thicknesses of the first film layer and the second film layer disposed on both upper and lower sides. .
また、本発明の部品内蔵基板は、前記第1フィルム層及び前記第2フィルム層は、ポリイミドベンゾオキサゾール樹脂又はポリパラフェニレンベンズビスオキサゾール樹脂から成り、前記絶縁層はエポキシ樹脂から成ることを特徴とする。 In the component-embedded substrate of the present invention, the first film layer and the second film layer are made of polyimide benzoxazole resin or polyparaphenylene benzbisoxazole resin, and the insulating layer is made of epoxy resin. To do.
本発明は、電気的信頼性の優れた部品内蔵基板を提供することができる。 The present invention can provide a component-embedded substrate with excellent electrical reliability.
以下に、本発明の実施形態に係る部品内蔵基板を図面に基づいて詳細に説明する。図1は本発明の実施形態に係る部品内蔵基板を含む実装構造体の平面図である。また、図2は、実装構造体の断面図である。 Hereinafter, a component-embedded substrate according to an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a plan view of a mounting structure including a component built-in substrate according to an embodiment of the present invention. FIG. 2 is a cross-sectional view of the mounting structure.
本実施形態に係る実装構造体1は、部品内蔵基板2と、部品内蔵基板2に半田等のバンプ3を介してフリップチップ実装された、IC又はLSI等の半導体素子4と、を含んで構成されている。
A
部品内蔵基板2は、上下に位置する一対のフィルム層5の間に絶縁層6を設けた積層構造であって、内部に電子部品7を内蔵している。また、電子部品7は、絶縁層6内であってフィルム層5上に形成された導電層8と接続されている。
The component built-in
フィルム層5は、部品内臓基板2の積層構造における最上層及び最下層に該当する。ここで、最下層に位置するフィルム層5を第1フィルム層5aとし、最上層に位置するフィルム層5を第2フィルム層5bとする。フィルム層5は、平面方向の熱膨張率が厚み方向の熱膨張率よりも小さい材料からなる。なお、平面方向は、図2に示すX方向と対応しており、厚み方向は、図2に示すZ方向と対応している。
The film layer 5 corresponds to the uppermost layer and the lowermost layer in the laminated structure of the component-embedded
フィルム層5は、部品内蔵基板2の平坦性を確保するために精密に厚さが制御されている。また、フィルム層5は、弾性変形可能であって、耐熱性と硬さに優れた特性の材料であることが望ましい。この様な特性を有するフィルム層5としては、例えば、ポリイミドベンゾオキサゾール樹脂、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂又は液晶ポリマー樹脂等、あるいはこれらの樹脂の混合物を用いることができる。なお、液晶ポリマーとは、溶融時に液晶状態あるいは光学的に複屈折する性質を有するポリマーを指し、一般に溶液状態で液晶性を示すリオトロピック液晶ポリマーや溶融時に液晶性を示すサーモトロピック液晶ポリマー、あるいは熱変形温度で分類される1型・2型・3型すべての液晶ポリマーを含むものである。これらのフィルム層5は、図2に示すX方向の熱膨張率が−10ppm/℃以上10ppm/℃以下であって、図2に示すZ方向の熱膨張率が60ppm/以上120ppm/℃以下である。なお、ポリイミドベンゾオキサゾール樹脂は、ベンゾオキサゾール環を主鎖に有するポリイミドから製造されたものである。
The thickness of the film layer 5 is precisely controlled in order to ensure the flatness of the component-embedded
なかでもポリパラフェニレンベンズビスオキサゾール樹脂を含有する樹脂、あるいはポリパラフェニレンベンズビスオキサゾール樹脂を含有する樹脂シートを使用することが望ましい。ポリパラフェニレンベンズビスオキサゾール樹脂は、X方向の熱膨張率が−5ppm/℃以上0ppm/℃以下であって、Z方向の熱膨張率が70ppm/℃以上90ppm/℃以下である。 Among these, it is preferable to use a resin containing a polyparaphenylene benzbisoxazole resin or a resin sheet containing a polyparaphenylene benzbisoxazole resin. The polyparaphenylene benzbisoxazole resin has a coefficient of thermal expansion in the X direction of −5 ppm / ° C. to 0 ppm / ° C. and a coefficient of thermal expansion in the Z direction of 70 ppm / ° C. to 90 ppm / ° C.
これらの樹脂シートは無機質フィラー9を含有する絶縁層6よりも低熱膨張率である事が望ましい。具体的には、X方向の熱膨張率は、5ppm/℃であることが望ましい。この場合、未硬化の絶縁層6とフィルムを積層し、加熱して未硬化の絶縁層6を硬化させ、その後の冷却によって、絶縁層6がフィルムよりも大きく収縮するため、フィルムには圧縮応力が残留する。この圧縮残留応力により、内部に電子部品を内蔵した薄型配線基板においても、基板の反りを少なくでき、高い寸法精度や平面性を維持することが可能となる。
These resin sheets desirably have a lower coefficient of thermal expansion than the
また、このようなX方向の熱膨張しにくい低熱膨張樹脂を使用することによって、半導体素子4を実装する部品内蔵基板自体のX方向の熱膨張を抑制することができる。その結果、半導体素子4の熱膨張率に近づけることができ、半導体素子4が破壊されるのを効果的に防止することができる。
Further, by using such a low thermal expansion resin that hardly expands in the X direction, the thermal expansion in the X direction of the component-embedded substrate itself on which the
また、ポリパラフェニレンベンズビスオキサゾール樹脂を含有する樹脂、あるいはポリパラフェニレンベンズビスオキサゾール樹脂を含有する樹脂フィルムは、ポリイミドフイルムと比較して吸水率が低いため、積層した場合でも内部の層に水分が蓄積されにくく、大気中に長期間保存された状態であっても、樹脂フィルムの水分を除去する処理を行う必要がなく、製造工程を単純化することができる。 In addition, since a resin film containing a polyparaphenylene benzbisoxazole resin or a resin film containing a polyparaphenylene benzbisoxazole resin has a lower water absorption rate than a polyimide film, even when it is laminated, moisture is contained in the inner layer. Is not easily accumulated, and even when it is stored in the atmosphere for a long period of time, it is not necessary to perform a process of removing moisture from the resin film, and the manufacturing process can be simplified.
第1フィルム層5a及び第2フィルム層5bの各層の厚みは、例えば5μm以上30μm以下に設定されている。第1フィルム層5a及び第2フィルム層5bは、Z方向の熱膨張率が絶縁層6よりも大きいため、外部からの熱によってZ方向に大きく熱膨張しようとする。そこで、第1フィルム層5aと第2フィルム層5bとの間に、第1フィルム層5a及び第2フィルム層5bの合わせた厚みよりも大きく設定した絶縁層6を介在させることによって、部品内蔵基板において第1フィルム層5a及び第2フィルム層5bがZ方向に熱膨張する影響を小さくすることができる。これは、絶縁層6のZ方向の熱膨張率が第1フィルム層5a及び第2フィルム層5bのZ方向の熱膨張率よりも小さいため、コア基板のZ方向の熱膨張を小さく抑えることができる。その結果、後述するように部品内蔵基板2を貫通するスルーホール導体10がZ方向に熱応力を受け、破断するのを抑制することができる。
The thickness of each layer of the
ここで、フィルム層の熱膨張率の測定方法について説明する。フィルム層の厚み方向の熱膨張率は、所定寸法に切断したフィルムを試料とし、一定の加熱速度(例えば2℃/分)で均一に温度を上げながら、レーザー干渉計等でフィルムの厚みを測定し、試料温度とフィルムの厚みとの関係から試料の厚み方向の熱膨張率を求めることができる。この時、フィルム表面にはレーザー光の反射を高め測定を容易にする目的で、金属等を薄く蒸着しても良い。 Here, a method for measuring the coefficient of thermal expansion of the film layer will be described. The coefficient of thermal expansion in the thickness direction of the film layer is measured using a laser interferometer or the like while uniformly raising the temperature at a constant heating rate (eg, 2 ° C./min) using a film cut to a predetermined size as a sample. The coefficient of thermal expansion in the thickness direction of the sample can be determined from the relationship between the sample temperature and the film thickness. At this time, a metal or the like may be thinly deposited on the film surface for the purpose of increasing the reflection of the laser beam and facilitating the measurement.
フィルム層の平面方向の熱膨張率は、一辺の長さが20mm、厚みが2mm程度の大きさの試料を取り出せる場合は、この試料を既存の熱膨張率測定機にセットし、一定の加熱速度(例えば2℃/分)で均一に温度を上げて、平面方向の熱膨張率を測定することができる。 As for the thermal expansion coefficient in the plane direction of the film layer, when a sample having a side length of 20 mm and a thickness of about 2 mm can be taken out, this sample is set in an existing coefficient of thermal expansion measuring device, and a constant heating rate is set. The temperature can be uniformly increased (for example, 2 ° C./min), and the thermal expansion coefficient in the plane direction can be measured.
また、上記大きさの試料を取り出せない場合は、切り出せる範囲で切断したフィルムを試料とし、フィルム表面に測定用のマーカーを少なくとも2ヶ所つける。このマーカーは、四角錐のダイヤモンド圧子などで付けた圧痕でも良く、レーザー光で加工した線でも良く、また、微細な針でけがいた跡でも良い。この試料を、上部に透明な窓を有し、且つ試料の温度を一定の加熱速度(例えば2℃/分)で均一に温度を上げられる装置に取り付ける。この装置を、試料寸法が測定できる顕微鏡にセットし、一定の加熱速度(例えば2℃/分)で均一に温度を上げながらマーカー間の距離を測定する。試料温度とマーカー間距離の関係から試料の平面方向の熱膨張率を求めることができる。この時、フィルム表面にはマーカーの読み取りを容易にする目的で、マーカー部に金属などを薄く蒸着しても良い。また、フィルムの反りを防止する目的で、試料の上部にガラスなどの透明な薄板(厚さ0.05mm〜0.1mm程度)を載せて測定しても良い。なお、熱膨張率は、室温からガラス転移温度に至る前の温度の間で測定する。これは、配線基板は、そのガラス転移温度以下の温度で使用されるからである。 When a sample having the above size cannot be taken out, a film cut within the cuttable range is used as a sample, and at least two measurement markers are provided on the film surface. This marker may be an indentation made with a diamond indenter of a quadrangular pyramid, a line processed with a laser beam, or an injured mark with a fine needle. The sample is attached to an apparatus having a transparent window on the top and capable of raising the temperature of the sample uniformly at a constant heating rate (for example, 2 ° C./min). This apparatus is set in a microscope capable of measuring the sample size, and the distance between the markers is measured while raising the temperature uniformly at a constant heating rate (for example, 2 ° C./min). The coefficient of thermal expansion in the plane direction of the sample can be obtained from the relationship between the sample temperature and the distance between the markers. At this time, a metal or the like may be thinly deposited on the marker portion for the purpose of facilitating reading of the marker on the film surface. Further, for the purpose of preventing the film from warping, a transparent thin plate (thickness of about 0.05 mm to 0.1 mm) such as glass may be placed on the sample and measured. The coefficient of thermal expansion is measured between the temperature before reaching the glass transition temperature from room temperature. This is because the wiring board is used at a temperature lower than its glass transition temperature.
導電層8は、フィルム層5上に形成されており、その一部がフィルム層5内に埋入している。導電層8は、所定の電気信号を伝達する機能又は半導体素子4等を共通の電位、例えばアース電位にする機能を備えている。なお、導電層8は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。
The
導電層8は、フィルム層5内に一部埋入していることにより、フィルム層5との接着力を向上させることができる。つまり、フィルム層5内に埋入した導電層8の一部がアンカー効果を奏して、フィルム層5から導電層8が剥離するのを抑制することができる。
Since the
絶縁層6は、熱硬化性樹脂又は熱可塑性樹脂等が使用される。かかる熱硬化性樹脂としては、例えば、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、シアネート樹脂、シリコン樹脂又はビスマレイミドトリアジン樹脂のうち少なくともいずれか一つを使用することができる。熱可塑性樹脂としては、半田リフロー時の加熱に耐える耐熱性を有する必要があることから、構成する材料の軟化温度が200℃以上であることが望ましく、例えば、液晶ポリマー等を使用することができる。なお、絶縁層6の熱膨張率は、図2に示す平面方向としてのX方向の熱膨張率と図2に示す厚み方向としてのZ方向の熱膨張率とは等しく、例えば10ppm/℃以上25ppm/℃以下である。また、絶縁層6は、乾燥後の厚みが例えば1μm以上15μm以下となるように設定されている。
The insulating
また、絶縁層6には、多数の無機質フィラー9が含有されている。絶縁層6に無機質フィラーが含有されていることによって、絶縁層6の硬化前の粘度を調整することができ、絶縁層6の厚み寸法を所望の値に近づけることができる。無機質フィラーは、球状であって、無機質フィラーの径は、例えば0.05μm以上6μm以下に設定されており、熱膨張率は、例えば−5ppm/℃以上5ppm/℃以下である。なお、無機質フィラーは、例えば、酸化珪素、炭化珪素、酸化アルミニウム、窒化アルミニウム又は水酸化アルミニウム等から成る。
The insulating
ここで、絶縁層6の熱膨張率の測定方法について説明する。絶縁層6の熱膨張率を測定するために、絶縁層6から、例えば一辺の長さが15mm、厚みが3mmの試料を切り出す。そして、試料を既存の熱膨張率測定機に取り付けて、試料に対して室温から150℃程度までの温度(樹脂のガラス転移温度以下の温度)を加えて、試料寸法の変化を測定する。このようにして、樹脂層の熱膨張率を算出することができる。
Here, a method for measuring the coefficient of thermal expansion of the insulating
また、部品内蔵基板2が小さく、既存の熱膨張率測定機に取り付け可能な寸法の試料を切り出せない場合は、切り出し可能な範囲で試料を切り出して、室温から150℃程度までの温度変化に伴う、試料寸法の変化を機械的あるいは光学的な方法によって測定し、上記と同様に熱膨張率を算出することができる。例えば、熱膨張率測定機の試料ホルダーに試料をセットし、レーザー干渉法により、試料の寸法変化を測定することができる。なお、測定は、JIS R 3251−1995に準拠して行う。
In addition, when the component-embedded
また、試料の温度変化に伴う寸法変化は、例えば、He−Neレーザーを光源とするレーザー干渉計により、レーザー光の波長を基準としてナノメートルオーダーで測定し、試料温度と寸法の関係から、熱膨張率を求めることもできる。なお、試料表面に金又は白金等のレーザー光を反射する材料を蒸着して、測定を行っても良い。 In addition, the dimensional change accompanying the temperature change of the sample is, for example, measured with a laser interferometer using a He—Ne laser as a light source on the order of nanometers with reference to the wavelength of the laser beam. The expansion rate can also be obtained. Note that the measurement may be performed by vapor-depositing a material that reflects laser light such as gold or platinum on the sample surface.
部品内蔵基板2には、上下方向に貫通するスルーホールSと、スルーホールSの内壁面に沿って形成されるスルーホール導体10と、スルーホール導体10によって囲まれる領域に充填される樹脂体11が形成されている。スルーホール導体10は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の導電材料から成る。また、樹脂体11は、スルーホールSによって囲まれる残存空間を埋めるためのものである。樹脂体11は、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、フッ素樹脂、シリコン樹脂、ポリフェニレンエーテル樹脂又はビスマレイミドトリアジン樹脂等から成る。樹脂体11がスルーホールSによって囲まれる残存空間を埋めることによって、樹脂体11の直上直下に導電層8の一部を形成することができ、スルーホール導体10から導電層6まで引き回す配線の距離を短くすることができ、部品内蔵基板2の小型化を実現することができる。また、配線の距離を短くすることによって、配線抵抗を小さくすることができ、消費電力を低減することができる。
The component-embedded
また、スルーホール導体10には、絶縁層6に含有される無機質フィラー9の一部が埋入している。つまり、スルーホールSの内壁面に無機質フィラー9の一部が突出しており、かかる突出箇所をスルーホール導体10が被覆することによって、スルーホール導体10とスルーホールSの内壁面との接触面積を大きくし、両者の接着力を大きくすることができ、スルーホール導体10がスルーホールSの内壁面から剥離するのを抑制することができる。
Further, a part of the
また、フィルム層5には、上下方向を貫通するビア導体12が形成されている。ビア導体12は、上下に位置する導電層8同士を電気的に接続する機能を備えている。ビア導体12は、銅、銀、金、白金、アルミニウム、ニッケル又はクロム等の導電材料から成る。本実施形態に係る部品内蔵基板2のビア導体12においては、平面視して半導体素子4又は電子部品7と重なる領域に形成されているため、半導体素子4或いは電子部品7との間の配線距離を短くすることができ、両者の間の配線抵抗を小さくすることができる。ひいては消費電極を抑制することができる。
The film layer 5 is formed with via
電子部品7は、絶縁層6内に設けられている。電子部品7としては、例えば、半導体素子、積層セラミックコンデンサ、スパッタ等の真空プロセスによって作製された薄膜コンデンサ、薄膜抵抗又はインピーダンス、並びにこれらを組み合わせて作製された高周波フィルター又はバラン等の機能素子、MEMS等を用いることができる。
The
電子部品7は、半田等から成る接続部13を介して第1フィルム層5a上に形成された導電層8と接続されている。また、電子部品7と第1フィルム層5aとの間には、電子部品7と第1フィルム層5aとの接着性を向上させるためにアンダーフィル14が形成されている。なお、アンダーフィル14は、例えば球状シリカを含有するエポキシ樹脂、シアネート樹脂又はポリイミド樹脂等の材料から成る。
The
半導体素子4には、絶縁層6の熱膨張率と近似する材料が使用され、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等を用いることができる。なお、半導体素子4の厚み寸法は、例えば0.1mmから1mmのものを使用することができる。
For the
上述したように本実施形態によれば、平面方向の熱膨張率が小さいフィルム層を部品内蔵基板の上層及び下層に用いて、部品内蔵基板の平面方向の熱膨張率を小さくし、電子部品を接続したフィルム層が平面方向に大きく熱膨張するのを抑制することができ、電子部品がフィルム層上に形成された導電層から剥離するのを有効に抑制することができる。さらに、電子部品の周囲を厚み方向の熱膨張率が小さい絶縁層にて被覆することによって、電子部品の周囲が厚み方向に大きく熱膨張するのを抑制することができ、電子部品が導電層から剥離するのを有効に抑制することができる。その結果、部品内蔵基板の電気的信頼性を良好に維持することができる。 As described above, according to this embodiment, the film layer having a small thermal expansion coefficient in the planar direction is used for the upper layer and the lower layer of the component built-in board, the thermal expansion coefficient in the planar direction of the component built-in board is reduced, and the electronic component is It can suppress that the connected film layer expand | swells greatly in a plane direction, and can suppress effectively that an electronic component peels from the conductive layer formed on the film layer. Furthermore, by covering the periphery of the electronic component with an insulating layer having a small coefficient of thermal expansion in the thickness direction, it is possible to suppress the thermal expansion of the periphery of the electronic component in the thickness direction. Peeling can be effectively suppressed. As a result, the electrical reliability of the component built-in substrate can be maintained well.
次に、上述した部品内蔵基板2を含む実装構造体1の製造方法について、図3から図10を用いて説明する。
Next, a method for manufacturing the mounting
図3(A)に示すように、無機質フィラー9を含有する未硬化の絶縁層6xを準備する。絶縁層6xは、エポキシ樹脂、ビスマレイドトリアジン樹脂又はシアネート樹脂等をトルエン、アセトン又はアルコール等の有機系溶剤に溶かしてワニスにしたものを用いる。このとき、ワニスにしたものには、酸化珪素等から成る無機質フィラー9を添加する。
As shown in FIG. 3A, an uncured insulating
そして、ワニスをPETフィルム等の支持フィルム上に対して、例えばダイコート法又はドクターブレード法等を用いて塗布します。その後、塗布したワニスを乾燥させて絶縁層6xを作製することができる。なお、絶縁層6xの厚みは、内蔵する電子部品7の厚みよりも1μmから10μm程度厚く設定しておく。
The varnish is then applied to a support film such as a PET film using, for example, the die coat method or doctor blade method. Thereafter, the applied varnish can be dried to produce the insulating
次に、図3(B)に示すように、乾燥後の絶縁層6xをPETフィルム等の支持フィルムが付いた状態で、例えばレーザー加工又はパンチ加工を用いて、絶縁層6xに貫通孔Hを形成する。貫通孔Hは、平面視して内蔵する電子部品7よりも一回り大きなサイズに設計する。なお、レーザー加工の場合、切り抜く形状の外周を切除し、その外周の内側を切り取るトレパン加工を用いることで、貫通孔Hの壁面にクラックが入り、絶縁層6xの一部が剥がれるのを抑制することができる。このようにして、貫通孔Hが形成された絶縁層6xを準備することができる。
Next, as shown in FIG. 3B, the through-hole H is formed in the insulating
また、部品内蔵基板2の上層又は下層に位置するフィルム層5を準備する。ここでは、図4(A)に示すように、第1フィルム層5aについて説明する。フィルム層5aは、例えばポリパレフェニレンベンズビスオキサゾール樹脂あるいは、ポリパレフェニレンベンズビスオキサゾール樹脂とポリイミド樹脂との混合物から成り、その厚みが、例えば5μm以上、30μm以下のものを用いる。
Moreover, the film layer 5 located in the upper layer or lower layer of the component built-in
そして、図4(B)に示すように、第1フィルム層5aの上面に、例えばスパッタ法、電気めっき法又は無電解めっき法を用いて、銅等の導電性材料から成る導電層8を形成する。なお、導電層8は、フォトリソグラフィー技術を用いて、銅の不要部をエッチングで除去し、必要な配線部分を残すようにパターニングして形成される。
Then, as shown in FIG. 4B, a
次に、図5(A)に示すように、導電層8を第1フィルム層5a上に形成した後、かかる導電層8上に電子部品7を半田等から成る接続部13を介して接続する。かかる接続部13は、半田等の導電性金属材料の他に、導電性の接着材であっても構わない。また、第2フィルム層5bにも同様な方法を用いて、導電層8を形成しておく。なお、本実施形態においては、電子部品7として半導体素子を用いる。
Next, as shown in FIG. 5A, after the
そして、図5(B)に示すように、電子部品7と第1フィルム層5aとの間に、例えば球状シリカとエポキシ樹脂から成るアンダーフィル14を充填し、電子部品7を第1フィルム層5aに固着する。その結果、電子部品7を第1フィルム層5aから剥離しにくくすることができる。なお、アンダーフィル14には、電子部品7との熱膨張率の差が小さい材料を用いることで、外部から電子部品7とアンダーフィル14に熱が加わったときに、両者の熱膨張の差を小さくすることができ、電子部品7をアンダーフィル14から剥離しにくくすることが出来る。このようにして、電子部品7を第1フィルム層5a上に形成することができる。
And as shown in FIG.5 (B), the
次に、図6(A)に示すように、電子部品7が上面に形成された第1フィルム層5a上に、貫通孔Hが形成された絶縁層6xを対向配置する。なお、貫通孔Hは、平面視して電子部品7と重なるようにする。
Next, as shown in FIG. 6 (A), the insulating
さらに、貫通孔Hが形成された絶縁層6x上に、貫通孔Hが形成されていない絶縁層6x及び第2フィルム層5bを積層するように配置する。なお、第2フィルム層5bの下面には、パターニングされた導電層8が形成されている。
Furthermore, on the insulating
そして、図6(B)に示すように、第1フィルム層5aと第2フィルム層5bとの間に、絶縁層6xを二層介在させて、これらの層を重ね合わせて積層体を作製する。なお、積層後は、電子部品7と絶縁層6xとの間に、隙間Gが形成される。
Then, as shown in FIG. 6B, two layers of insulating
次に、図7(A)に示すように、第1フィルム層5aから第2フィルム層5bを、加熱加圧することによって、未硬化の絶縁層6xの一部を溶融させる。そして、溶融した絶縁層6xの一部を隙間Gに充填して、電子部品7の側面と絶縁層6xの内壁面とを接触させる。そして、溶融した絶縁層6xを硬化させる。なお、硬化後の絶縁層6xを絶縁層6とする。
Next, as shown in FIG. 7A, the
また、積層体を加圧する際に、電子部品7に上下方向から応力が加わるが、電子部品7と第1フィルム層5aとの間にアンダーフィル14を充填しておいたことにより、電子部品に加わる応力の一部をアンダーフィル14にて吸収し、電子部品7が破損されるのを抑制することができる。
Moreover, when pressurizing the laminate, stress is applied to the
次に、図7(B)に示すように、積層体に対して、機械式ドリル加工又はレーザー加工を行うことによって、スルーホールSを形成することができる。スルーホールSは、第2フィルム層5bから第1フィルム層5aまでを貫通して形成される。
Next, as shown in FIG. 7B, through holes S can be formed by performing mechanical drilling or laser processing on the laminate. The through hole S is formed through the
また、スルーホールSの内壁面からは、絶縁層6に含有されている無機質フィラー9の一部が露出する。なお、絶縁層6には、スルーホールSから無機質フィラー9が露出するように、無機質フィラー9の含有量が調整されている。なお、スルーホールSは、その直径が30μm以上300μm以下に設定されている。
Further, a part of the
次に、図8(A)に示すように、スルーホールSの内壁面に対して、無電解めっきを施すことによって、スルーホールSの内壁面にスルーホール導体10を形成することができる。なお、スルーホール導体10は、例えば銅、銀、錫などの導電性材料から成る。そして、図8(B)に示すように、スルーホールSのスルーホール導体10によって囲まれた領域に対して、例えば印刷法を用いて、例えばエポキシ系樹脂から成る樹脂体11を充填することができる。
Next, as shown in FIG. 8A, the through-
さらに、図9(A)に示すように、樹脂体11の直上及び直下に対して、例えば無電解めっき法又は電気めっき法を用いて、導電層8の一部を形成する。その後、図9(B)に示すように、平面視して積層体の内部に形成された導電層8と重なる領域に、例えばYAGレーザー装置又はCO2レーザー装置を用いて、レーザー光を照射し、絶縁層6を貫通するビア孔Bを形成する。ビア孔Bは、絶縁層6に対して垂直方向から、レーザー光が照射されることによって、導電層8の一部を露出して形成される。なお、ビア孔Bは、上部よりも下部が幅狭な逆テーパー状に形成されている。
Further, as shown in FIG. 9A, a part of the
そして、図10に示すように、ビア孔Bに対して、無電解めっき法を用いて、ビア孔Bにビア導体12を充填することができる。なお、ビア導体8は、例えば銅などの導電性材料から成る。このようにして、部品内蔵基板2を作製することができる。
Then, as shown in FIG. 10, via
そして、部品内蔵基板2に対してバンプ3を介して半導体素子4をフリップチップ実装することによって、図2に示す実装構造体1を作製することができる。
The mounting
上述したように本発明の実施形態に係る配線基板の製造方法によれば、部品内蔵基板の表面に沿った平面方向の熱膨張率と部品内蔵基板の厚み方向の熱膨張率とを、合わせることによって、外部からの熱によって、部品内蔵基板を熱膨張しにくくすることができる。その結果、電子部品を導電層から剥離するのを有効に抑制することができる。その結果、部品内蔵基板の電気的信頼性を良好に維持することができる。 As described above, according to the method for manufacturing a wiring board according to the embodiment of the present invention, the thermal expansion coefficient in the planar direction along the surface of the component built-in board and the thermal expansion coefficient in the thickness direction of the component built-in board are matched. Thus, it is possible to make the component-embedded board difficult to thermally expand due to heat from the outside. As a result, it is possible to effectively suppress peeling of the electronic component from the conductive layer. As a result, the electrical reliability of the component built-in substrate can be maintained well.
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、スルーホールSとビア孔Bを形成した後、例えば無電解めっき法を用いて、一度に両方の孔にスルーホール導体8及びビア導体12を形成してもよい。
In addition, this invention is not limited to the above-mentioned form, A various change, improvement, etc. are possible in the range which does not deviate from the summary of this invention. For example, after forming the through hole S and the via hole B, the through
1 実装構造体
2 部品内蔵基板
3 バンプ
4 半導体素子
5 フィルム層
5a 第1フィルム層
5b 第2フィルム層
6 絶縁層
7 電子部品
8 導電層
9 無機質フィラー
10 スルーホール導体
11 樹脂体
12 ビア導体
13 接続部
14 アンダーフィル
S スルーホール
DESCRIPTION OF
Claims (8)
前記第1フィルム層上に形成される導電層と、
前記導電層上に形成され、平面方向の熱膨張率が前記第1フィルム層の平面方向の熱膨張率よりも大きい絶縁層と、
前記絶縁層内に設けられ、前記導電層と接続される電子部品と、
前記絶縁層上に形成され、平面方向の熱膨張率が厚み方向の熱膨張率よりも小さい第2フィルム層と、を備えたことを特徴とする部品内蔵基板。 A first film layer having a thermal expansion coefficient in the plane direction smaller than that in the thickness direction;
A conductive layer formed on the first film layer;
An insulating layer formed on the conductive layer and having a planar thermal expansion coefficient larger than the planar thermal expansion coefficient of the first film layer;
An electronic component provided in the insulating layer and connected to the conductive layer;
A component-embedded substrate, comprising: a second film layer formed on the insulating layer and having a thermal expansion coefficient in a planar direction smaller than a thermal expansion coefficient in a thickness direction.
前記導電層の一部は、前記第1フィルム層内に埋入していることを特徴とする部品内蔵基板。 The component built-in substrate according to claim 1,
A part-embedded substrate, wherein a part of the conductive layer is embedded in the first film layer.
前記第1フィルム層の下面から前記第2フィルム層の上面までを貫通するスルーホール導体が形成されており、
前記スルーホール導体は、前記第1フィルム層の下面に形成された第1導電層と前記第2フィルム層の上面に形成された第2導電層とを電気的に接続することを特徴とする部品内蔵基板。 The component built-in substrate according to claim 1,
A through-hole conductor penetrating from the lower surface of the first film layer to the upper surface of the second film layer is formed;
The through hole conductor electrically connects a first conductive layer formed on a lower surface of the first film layer and a second conductive layer formed on an upper surface of the second film layer. Built-in board.
前記絶縁層内に無機質フィラーが設けられており、前記無機質フィラーの一部は前記スルーホール導体の内部に埋入していることを特徴とする部品内蔵基板。 In the component built-in substrate according to claim 3,
A component-embedded substrate, wherein an inorganic filler is provided in the insulating layer, and a part of the inorganic filler is embedded in the through-hole conductor.
前記スルーホール導体は、前記第1フィルム層の下面から前記第2フィルム層の上面までを貫通するスルーホールの内壁面に沿って形成されており、前記スルーホール導体によって囲まれる領域には、樹脂体が充填されていることを特徴とする部品内蔵基板。 The wiring board according to claim 3,
The through-hole conductor is formed along the inner wall surface of the through-hole penetrating from the lower surface of the first film layer to the upper surface of the second film layer, and the region surrounded by the through-hole conductor has a resin A component-embedded board characterized by being filled with a body.
前記第2フィルム層の平面方向の熱膨張率が前記第2フィルム層の平面方向の熱膨張率よりも大きいことを特徴とする部品内蔵基板。 The component built-in substrate according to claim 1,
The component-embedded substrate, wherein a thermal expansion coefficient in a planar direction of the second film layer is larger than a thermal expansion coefficient in the planar direction of the second film layer.
前記絶縁層の厚みは、その上下両側に配される前記第1フィルム層及び前記第2フィルム層の両層の厚みの和よりも大きいことを特徴とする部品内蔵基板。 The component built-in substrate according to claim 1,
The component-embedded substrate, wherein a thickness of the insulating layer is larger than a sum of thicknesses of both the first film layer and the second film layer disposed on both upper and lower sides thereof.
前記第1フィルム層及び前記第2フィルム層は、ポリイミドベンゾオキサゾール樹脂又はポリパラフェニレンベンズビスオキサゾール樹脂から成り、前記絶縁層はエポキシ樹脂から成ることを特徴とする部品内蔵基板。 The component built-in substrate according to claim 1,
The component-embedded substrate, wherein the first film layer and the second film layer are made of polyimide benzoxazole resin or polyparaphenylene benzbisoxazole resin, and the insulating layer is made of epoxy resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008138034A JP2009289805A (en) | 2008-05-27 | 2008-05-27 | Component built-in substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008138034A JP2009289805A (en) | 2008-05-27 | 2008-05-27 | Component built-in substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009289805A true JP2009289805A (en) | 2009-12-10 |
Family
ID=41458771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008138034A Pending JP2009289805A (en) | 2008-05-27 | 2008-05-27 | Component built-in substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009289805A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015033705A1 (en) * | 2013-09-06 | 2015-03-12 | 株式会社村田製作所 | Multilayer substrate and multilayer substrate manufacturing method |
JP2017143254A (en) * | 2016-02-10 | 2017-08-17 | 新光電気工業株式会社 | Wiring board having lamination and embedded capacitor and manufacturing method |
WO2021020447A1 (en) * | 2019-07-30 | 2021-02-04 | 京セラ株式会社 | Electronic element mounting substrate, electronic device, electronic module, and method for manufacturing electronic element mounting substrate |
-
2008
- 2008-05-27 JP JP2008138034A patent/JP2009289805A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015033705A1 (en) * | 2013-09-06 | 2015-03-12 | 株式会社村田製作所 | Multilayer substrate and multilayer substrate manufacturing method |
US10285269B2 (en) | 2013-09-06 | 2019-05-07 | Murata Manufacturing Co., Ltd. | Multilayer substrate and manufacturing method for the multilayer substrate |
JP2017143254A (en) * | 2016-02-10 | 2017-08-17 | 新光電気工業株式会社 | Wiring board having lamination and embedded capacitor and manufacturing method |
JP6991718B2 (en) | 2016-02-10 | 2022-01-12 | 新光電気工業株式会社 | Wiring board manufacturing method |
WO2021020447A1 (en) * | 2019-07-30 | 2021-02-04 | 京セラ株式会社 | Electronic element mounting substrate, electronic device, electronic module, and method for manufacturing electronic element mounting substrate |
JPWO2021020447A1 (en) * | 2019-07-30 | 2021-02-04 | ||
JP7212783B2 (en) | 2019-07-30 | 2023-01-25 | 京セラ株式会社 | Electronic device mounting substrate, electronic device, electronic module, and method for manufacturing electronic device mounting substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10045436B2 (en) | Printed circuit board and method of manufacturing the same | |
KR100377088B1 (en) | Module with built-in circuit parts and manufacturing method thereof | |
JP6539992B2 (en) | Printed circuit board, semiconductor device, method of manufacturing wired circuit board, method of manufacturing semiconductor device | |
KR101097816B1 (en) | Method for manufacturing electronic component embedded substrate | |
JP6303443B2 (en) | IC built-in substrate manufacturing method | |
JP5153417B2 (en) | Component built-in board and mounting structure | |
US20110290546A1 (en) | Printed circuit board having electronic component and method for manufacturing thereof | |
JP2010205772A (en) | Integrated circuit mounted board, printed wiring board and method of manufacturing the integrated circuit mounted board | |
KR101253514B1 (en) | Method of resolving substrate warpage problem due to differences in thermal coefficients and electronic component embedded printed circuit board manufactured thereof | |
TWI593064B (en) | Method of manufacturing substrate with built-in element and substrate with built-in element manufactured by the method | |
KR20090096809A (en) | Method of manufacturing semiconductor chip embedded printed circuit board | |
JP6607087B2 (en) | Manufacturing method of electronic component built-in substrate | |
JP2009289805A (en) | Component built-in substrate | |
KR101905879B1 (en) | The printed circuit board and the method for manufacturing the same | |
US10455703B2 (en) | Method for producing a printed circuit board with an embedded sensor chip, and printed circuit board | |
JP2016096224A (en) | Electronic component device and method for manufacturing the same | |
JP4870501B2 (en) | Manufacturing method of electronic component built-in substrate | |
JP5996971B2 (en) | Multilayer wiring board and probe card using the same | |
JP2005302924A (en) | Wiring board and its manufacturing method | |
JP2009246316A (en) | Wiring board | |
JP5623364B2 (en) | Wiring board, mounting structure, and electronic device | |
JP2009289853A (en) | Method for manufacturing wiring board and method for manufacturing mounting structure | |
JP6418918B2 (en) | Circuit board for probe card and probe card having the same | |
JP2006147932A (en) | Multilayer wiring board and its manufacturing method | |
JP2018088525A5 (en) |