JP2009284674A - スイッチング電源装置 - Google Patents

Abstract

【課題】高分解能と高速応答性を実現可能なデジタル制御の制御回路を備え、出力リップル電圧を抑えて安定した高精度の出力電圧を得ることができるスイッチング電源装置を提供する。
【解決手段】出力電圧デジタル値に基づいて所定の演算処理を行なうことにより、出力電圧を制御するための制御パルス電圧を発生させる制御パルス発生手段１８を有する。制御パルス電圧を平滑化して平滑化電圧を生成するパルス平滑化回路２０と、平滑化電圧とのこぎり波電圧とを比較して主スイッチング素子ＴＲ１の駆動パルスを出力する比較回路２４を備える。制御パルス発生手段１８は、出力電圧デジタル値に所定の補正値を加算し、その加算結果と所定の目標値とを比較演算する演算部１８ａと、演算部１８ａの出力に基づき、加算結果が、目標値よりも高いときはロウレベル電圧パルスを所定時間発生し、目標値よりも低いときはハイレベル電圧パルスを所定時間発生するパルス電圧生成部１８ｂを備える。
【選択図】図１

Description

この発明は、パルス幅変調（ＰＷＭ）信号に基づいて主スイッチング素子をオン・オフ駆動し、入力された電圧を所望の直流電圧に変換して出力するスイッチング電源装置に関し、特にデジタル制御により出力電圧を制御するスイッチング電源装置に関する。

近年、デジタルプロセッサを用いて出力電圧制御を行なうことで、インテリジェント性の高いスイッチング電源装置を実現する方法が複数提案されている。例えば、従来のデジタル制御により出力電圧を制御するスイッチング電源装置としては、特許文献１に開示されているものが提案されている。

特許文献１のスイッチング電源装置では、デジタル制御回路で作成されるデジタルＰＷＭ信号を用いてスイッチング素子を駆動することにより、電圧変換を行なう構成となっている。また、本スイッチング電源装置では、スイッチング電源装置の出力電圧を目標値と一致させる制御を行なうために、デジタルプロセッサ内のアナログ／デジタル変換（以下、Ａ／Ｄ変換）回路が、スイッチング電源装置の出力電圧を一定周期毎にサンプリングして、Ａ／Ｄ変換を行なうことで出力電圧デジタル値を得る。デジタルプロセッサは、出力電圧デジタル値とデジタルプロセッサ内に設定された目標値から演算処理を行なうことで、デジタルＰＷＭ信号のパルス幅を算出し、スイッチング電源装置の出力電圧が目標値となるようなデジタル制御によるフィードバック制御を行なっている。
特開２００４−２８２９６１号公報

しかし、特許文献１のような構成を持つスイッチング電源装置では、出力電圧設定精度や外乱に対する応答性の問題を解決するために、例えば、デジタルシグナルプロセッサ（ＤＳＰ）のように、高速処理が可能な高価なデジタルプロセッサを用いる必要があった。

まず、従来のデジタル制御における出力電圧設定精度の問題点について、以下に説明する。

デジタルＰＷＭによって出力電圧制御を行う場合、スイッチング素子のオン・デューティの分解能が、出力電圧Ｖｏｕｔの分解能となる。例えば、式（１）に従って動作するようなスイッチング電源装置であるシングルエンディッドフォワードコンバータの出力電圧Ｖｏｕｔを、出力電圧のａ％刻みで設定する場合、オン・デューティｄｕｔｙを式（２）に示すΔｄｕｔｙという刻みで変化させなければならず、そこに必要な分解能Ｒdutyは、式（３）で表される。

ここで、Ｖｏｕｔ：出力電圧、Ｖｉｎ：入力電圧、Ｎ１：トランスＴ１の一次側巻数、Ｎ２：トランスＴ１の２次側巻数、ｄｕｔｙ：スイッチング素子のオン・デューティ、Ｒｄｕｔｙ：デューティの分解能、である。

具体的な数値を例に上げると、入力電圧Ｖｉｎ＝４８Ｖ、出力電圧Ｖｏｕｔ＝３．３Ｖ、トランスＴ１の１次側巻線Ｎ１＝６ターン、トランスＴ１の２次側巻線Ｎ２＝１ターンの場合、出力電圧Ｖｏｕｔの刻みをアナログ制御のスイッチング電源装置に遜色の無い値としたいとすると、ａ＝０．１％が必要と考えられ、このとき、式（３）より、デジタルＰＷＭに必要な分解能は、Ｒduty≒２４２４となる。

通常、デジタルＰＷＭ信号は、デジタルプロセッサのクロックを基準にして作られる。また、近年の汎用的なスイッチング電源装置は、磁性部品等の小型化等の観点から、スイッチング周波数５００ｋＨｚ以上に設定される場合が多いため、例えばスイッチング電源装置のスイッチング周波数が５００ｋＨｚである場合において、上記の分解能をデジタルＰＷＭ作ることができるデジタルプロセッサのクロックを計算すると、スイッチング周波数の５００ｋＨｚにデジタルＰＷＭの分解能２４２４を乗じた値である１．２１２ＧＨｚ以上のクロック周波数を必要とし、高速動作可能で極めて高性能なデジタルプロセッサが必要になる。

次に、デジタル制御によるフィードバック制御の高速応答性に関する問題について説明する。

スイッチング電源装置は、入力電圧Ｖｉｎが急激に上昇する外乱が発生した場合においても、出力電圧Ｖｏｕｔを目標値の一定電圧に保つ制御を行なうことが要求される。例えば、式（１）に従って動作するようなスイッチング電源装置であるシングルエンディッドフォワードコンバータは、入力電圧Ｖｉｎが急激に上昇すると、Ｖｉｎに応じてスイッチング素子のオン・デューティｄｕｔｙを小さくする制御を行なうことにより、出力電圧Ｖｏｕｔを目標値の一定電圧に保つ制御がなされるが、その応答速度が問題になる。具体的には、スイッチング電源装置において、デジタルプロセッサでの各種の処理を考慮すると、出力電圧ＶｏｕｔをＡ／Ｄ変換してデジタル値を生成するために５０クロック、デジタル値と目標値から演算を行ないデジタルＰＷＭ信号を生成するのに２００クロック、合計２５０クロック程度の処理工数が発生すると考えられる。ここで、アナログ制御のスイッチング電源装置と同等の応答性を得るべく、これらの処理をスイッチング動作の一周期内で完了させるためには、デジタルプロセッサのクロック周波数は、処理工数２５０クロックにスイッチング周波数５００ｋＨｚを乗じた値である１２５ＭＨｚ以上のクロック周波数が必要となる。また、デジタルプロセッサは、フィードバック制御以外にもいろいろな演算処理等を行うため、実際には１２５ＭＨｚの数倍のクロック周波数を必要とし、この点でも高速で高性能なデジタルプロセッサが必要となる。

また、特許文献１のような構成をもつスイッチング電源装置では、出力電圧設定精度や外乱に対する応答性の問題以外に、Ａ／Ｄ変換回路のサンプリングに、スイッチング素子のスイッチング動作に起因する出力電圧の変動であるスイッチングリップル等が影響したり、Ａ／Ｄ変換回路量子化誤差が影響したりすることで、スイッチング周波数よりも低周波の出力電圧リップルが発生すると言う問題があった。

この発明は上記背景技術に鑑みて成されたもので、低速で安価な汎用デジタルプロセッサを用いて、十分な出力電圧設定精度と、外乱に対する高速応答性を実現可能なデジタル制御の制御回路を備え、さらに出力電圧リップルを抑えて安定した高精度の出力電圧を得ることができるスイッチング電源装置を提供することを目的とする。

この発明は、直流の入力電圧を、所定スイッチング周波数でパルス幅変調された駆動パルスによりスイッチングし、断続電圧を発生させる主スイッチング素子を有するインバータ回路と、前記断続電圧を整流平滑して出力電圧を得る整流平滑回路と、前記スイッチング周波数を設定し、その周波数を有するのこぎり波電圧を発生するのこぎり波発生回路と、前記出力電圧の検出値を出力電圧デジタル値に変換するアナログ／デジタル変換回路と、前記出力電圧デジタル値に基づいて所定の演算処理を行なうことにより、前記出力電圧を制御するための制御パルス電圧を発生させる制御パルス発生手段と、前記制御パルス電圧を平滑化して平滑化電圧を生成するパルス平滑化回路と、前記平滑化電圧と前記のこぎり波電圧とを比較して前記主スイッチング素子の前記駆動パルスを出力する比較回路とを備え、前記制御パルス発生手段は、前記出力電圧デジタル値に所定の補正値を加算し、その加算結果と所定の目標値とを比較演算する演算部と、前記演算部の出力に基づき、前記加算結果が、前記目標値よりも高いときはロウレベル電圧パルスを所定時間発生し、前記目標値よりも低いときはハイレベル電圧パルスを所定時間発生し、電圧パルスを発生しないときはその出力端を高インピーダンスに開放するパルス電圧生成部とを備え、前記演算部に設定された前記所定の補正値は、直前の演算処理の前記加算結果が前記目標値よりも高いときは負の値に記憶され、直前の演算処理の前記加算結果が前記目標値よりも低いときは正の値に記憶され、前記演算部はその記憶された補正値を用いて次回の比較演算を行うスイッチング電源装置である。

前記演算部に設定される前記所定の補正値は、前記アナログ／デジタル変換回路に入力される前記出力電圧のリップルによって発生する電圧変動幅の半分以上の値に対応した大きさに設定されているものである。また、前記演算部に設定される前記所定の補正値は、前記アナログ／デジタル変換回路の量子化誤差の幅以上の値に対応した大きさに設定されたものでも良い。

また、前記整流平滑回路は、前記主スイッチング素子と同期してオン・オフ動作するスイッチ素子からなる同期整流回路を備えたものであってもよい。

また、前記のこぎり波発生回路は、のこぎり波電圧の上昇部分を入力電圧に比例した傾きに生成するものであってもよい。

この発明によるスイッチング電源装置によれば、インテリジェント性の高いデジタル制御のスイッチング電源装置において、スイッチングリップル等に起因する出力電圧の低周波リップルの発生を簡単な方法で抑制することができ、出力リップル電圧を抑えて安定した高精度の出力電圧を得ることができる。さらに、低速クロックで安価なデジタルプロセッサ等を用いて構成した場合であっても、外乱に対する高速応答性を備え、高精度に出力電圧の設定を行うことが可能なスイッチング電源装置を実現することができる。

以下、この発明の一実施形態のスイッチング電源装置１０について、図１〜図５を基に説明する。スイッチング電源装置１０は、図１に示すように、直流の入力電源Ｅｉｎが接続され、スイッチング動作を行うインバータ回路１２と、そのスイッチング動作によって発生した断続電圧を整流平滑して出力電圧Ｖｏｕｔを得る整流平滑回路１４を有し、出力電圧Ｖｏｕｔ端子が、負荷２２に接続されている。

出力電圧Ｖｏｕｔ端子には出力電圧検知回路１５が接続され、出力電圧検知回路１５の出力はＡ／Ｄ変換回路１６が接続され、そのＡ／Ｄ変換回路１６の出力には制御パルス発生手段１８に接続されている。出力電圧検知回路１５は、例えば、抵抗とコンデンサから成るフィルタ回路で、出力電圧Ｖｏｕｔに重畳するリップル電圧を低減する動作、もしくは、出力電圧ＶｏｕｔをＡ／Ｄ変換回路１６の許容入力電圧以下になるように分圧する動作を行なう。制御パルス発生手段１８は、演算部１８ａとパルス電圧生成部１８ｂとを備え、Ａ／Ｄ変換回路１６の出力信号である出力電圧デジタル値Ｖｄｉｇ（ｎ）に基づいて所定の制御パルス電圧Ｖａを生成する。制御パルス発生手段１８の出力端子１８ｃは、制御パルス電圧Ｖａを平滑化して平滑化電圧Ｖｓを出力するパルス平滑化回路２０に入力される。

また、一定の傾きで電圧上昇し、主スイッチング素子ＴＲ１のスイッチング周波数を決定するのこぎり波電圧Ｖｉを生成するのこぎり波発生回路２２が設けられている。そして、平滑化電圧Ｖｓとのこぎり波電圧Ｖｉが入力され、それらを比較して、主スイッチング素子駆動パルスＶｇを発生する比較回路２４が設けられ、比較回路２４の出力は、インバータ回路１２の主スイッチング素子ＴＲ１の制御端子に接続されている。

次に、各機能ブロック毎に構成の詳細を説明する。インバータ回路１２は、入力電源Ｅｉｎと直列にトランスＴ１の１次側巻線Ｔ１ａと主スイッチング素子ＴＲ１が接続され、主スイッチング素子ＴＲ１のオン・オフ動作によってトランスＴ１の２次側巻線Ｔ１ｂに断続電圧Ｖｂが発生する。なお、トランスＴ１の各巻線の極性等は、周知のシングルエンディッドフォワード方式に構成されている。

トランスＴ１の２次側巻線Ｔ１ｂには、整流平滑回路１４が接続されている。整流平滑回路１４は、主スイッチング素子ＴＲ１がオンのときに導通してパルス電流を流すフォワード側整流素子ＴＲ２と、フォワード側整流素子ＴＲ２と相補的にオン・オフするフライホイール側整流素子ＴＲ３と、主スイッチング素子ＴＲ１のオン・オフ動作に同期をとって各整流素子ＴＲ２，ＴＲ３を駆動する同期整流駆動回路１４ａと、チョークコイルＬｏとコンデンサＣｏが直列接続された平滑回路により構成されている。整流平滑回路１４は、２次側巻線Ｔ１ｂに誘起された電圧を整流平滑して平滑コンデンサＣｏの両端に出力電圧Ｖｏｕｔを生成し、コンデンサＣｏの両端に接続された負荷２２に電力が供給される。なお、各整流素子ＴＲ２，ＴＲ３は、例えばＭＯＳ−ＦＥＴ等が好ましく、できるだけ導通抵抗の小さな素子を使用することによって、整流損失を小さく抑えることができる。

Ａ／Ｄ変換回路１６は、アナログ値である出力電圧Ｖｏｕｔが出力電圧検知回路１５を介して入力され、出力電圧デジタル値Ｖｄｉｇ（ｎ）に変換して出力するもので、所定のサンプリング周波数で、Ａ／Ｄ変換回路１６の入力端に設けられた図示しない内部スイッチを短時間オンし、図示しない内部コンデンサを充電した後、その電圧を所定のビット数で量子化し、Ｖｏｕｔ（ｎ）に対応した出力電圧デジタル値Ｖｄｉｇ（ｎ）として出力する。このサンプリング周波数は、後述するのこぎり波発生回路２２の発振器２２ａにより設定されるスイッチング周波数と比べて、相対的に大幅に低いものである。

制御パルス発生手段１８は、例えばデジタルプロセッサを用いて構成されており、図２に示すように、演算部１８ａとパルス電圧生成部１８ｂとを備えている。演算部１８ａは、所定のデジタル値である補正量ΔＫと後述するデジタル比較手段ＤＣＰが出力する比較演算結果Ｄ（ｎ）とに基づいて、デジタル値である補正値ＶＫ（ｎ）を決定する補正値決定手段３２と、決定された補正値ＶＫ（ｎ）とＡ／Ｄ変換回路１６から得た出力電圧デジタル値Ｖｄｉｇ（ｎ）とを加算する加算手段３４を備えている。さらに、その加算結果Ｖｓｕ（ｎ）と所定のデジタル値である目標値Ｃとを比較演算するデジタル比較手段ＤＣＰが設けられ、パルス電圧生成部１８ｂと補正値決定手段３２に向けて比較演算結果Ｄ（ｎ）を出力する。ここで、補正量ΔＫは、例えば、出力電圧検知回路１５を介してＡ／Ｄ変換回路１６に入力される出力電圧Ｖｏｕｔのリップル成分の振幅の半分以上の値に設定される。また、このリップル成分が十分に小さい場合は、Ａ／Ｄ変換回路１６の量子化誤差に相当する値以上に設定しても良い。

補正値決定手段３２は、図３のフローチャートに示すように、次の動作を行うものである。例えば、ｎ回目のサンプリングにおいて、加算結果Ｖｓｕ（ｎ）が目標値Ｃよりも低い旨の比較演算結果Ｄ（ｎ）が得られると、加算手段３４での次の出力電圧デジタル値Ｖｄｉｇ（ｎ＋１）に加算する補正値ＶＫ（ｎ＋１）を＋ΔＫに決定する。逆に、加算結果Ｖｓｕ（ｎ）が目標値Ｃよりも高い旨の比較演算結果Ｄ（ｎ）が得られると、次の加算手段３４での出力電圧デジタル値Ｖｄｉｇ（ｎ＋１）に加算する補正値ＶＫ（ｎ＋１）を−ΔＫに決定する。

パルス電圧生成部１８ｂは、直流電源Ｖｃｃ２に直列に接続されたスイッチ素子Ｓ１，Ｓ２と、比較演算結果Ｄ（ｎ）に基づいてスイッチ素子Ｓ１，Ｓ２を駆動するスイッチ駆動手段３６とを備え、スイッチ素子Ｓ１，Ｓ２の中点が出力端子１８ｃに接続されている。

スイッチ駆動手段３６は、加算結果Ｖｓｕ（ｎ）が目標値Ｃよりも低いときにスイッチ素子Ｓ１を一定時間オンし、その後オフさせる。そのとき、他方のスイッチ素子Ｓ２はオフの状態を維持させる。逆に、加算結果Ｖｓｕ（ｎ）が目標値Ｃよりも高いときにスイッチ素子Ｓ２を一定時間オンし、その後オフさせる。そのとき、スイッチ素子Ｓ１をオフの状態に維持させる。すなわち、パルス電圧生成部１８ｂは、加算結果Ｖｓｕ（ｎ）が目標値Ｃよりも高いときは、出力端子１８ｃに一定時間のロウレベル電圧（ゼロ電位）を発生させ、目標値Ｃよりも低いときは、出力端子１８ｃに一定時間のハイレベル電圧（直流電源Ｖｃｃ２電位）を発生させ、ハイ・ロウのいずれの電圧も発生させない期間は、出力端子１８ｃを高インピーダンスに開放する動作を行う。なお、スイッチ素子Ｓ１，Ｓ２を共に開放したときの出力端子１８ｃの電位は、次に述べるパルス平滑化回路２０のコンデンサＣ２の充電電位となる。

パルス平滑化回路２０は、図１に示すように、抵抗Ｒ２とコンデンサＣ２によって、いわゆる積分回路を構成している。この積分回路は、制御パルス電圧Ｖａを平滑化し、所定の直流電圧である平滑化電圧Ｖｓを出力する。従って、パルス平滑化回路２０は、制御パルス電圧Ｖａが、ハイレベル電圧パルスを出力すると平滑化電圧Ｖｓが上昇し、逆にロウレベル電圧パルスを出力すると、平滑化電圧Ｖｓが低下し、ハイ・ロウのいずれの電圧パルスも発生させない期間は、直前の平滑化電圧Ｖｓを保持するように動作する。

のこぎり波発生回路２２は、電圧一定の直流電源Ｖｃｃ１と、一端が直流電源Ｖｃｃ１に接続された充電抵抗Ｒ１と、その充電抵抗Ｒ１のもう一端とグランド間に接続されたタイマーコンデンサＣ１と、タイマーコンデンサＣ１の両端に接続されたリセット素子Ｓ３と、リセット素子Ｓ３を制御する発振器２２ａとを備えており、タイマーコンデンサＣ１の両端に発生するのこぎり波電圧Ｖｉが出力される。

発振器２２ａは、インパルス状のトリガパルスを発生する。このトリガパルスは周期一定の繰り返しパルスであって、主スイッチング素子ＴＲ１のスイッチング周波数と、主スイッチング素子ＴＲ１のターンオンのタイミングを決定するものである。また、リセット素子Ｓ３は、トリガパルスが入力されるとタイマーコンデンサＣ１の両端を短絡し、瞬時に開放状態となり、次のトリガパルスが入力されるまではその開放状態を継続する機能を有している。

このように構成されたのこぎり波発生回路２２は、以下のように動作する。発振器２２ａからトリガパルスが入力され、リセット素子Ｓ３がタイマーコンデンサＣ１の両端を短絡し、電荷が放電されてＶｉ≒０となる。さらに、リセット素子Ｓ３は瞬時に開放状態となり、充電抵抗Ｒ１を介して供給される充電電流がタイマーコンデンサＣ１に流れ込み、Ｖｉが上昇する。このとき、充電抵抗Ｒ１とタイマーコンデンサＣ１の直列回路が有する時定数はトリガパルスの周期に比べて十分大きな値に設定されているので、Ｖｉはほぼ一定の傾きをもって直線的に上昇する。その後、次のトリガパルスが入力されるとリセット素子Ｓ３が短絡し、上記の動作を繰り返す。このような動作によって、タイマーコンデンサＣ１の両端にのこぎり波電圧Ｖｉを発生させている。

比較回路２４は、非反転入力側に平滑化電圧Ｖｓが入力され、反転入力側にのこぎり波電圧Ｖｉが入力され、主スイッチング素子ＴＲ１の駆動パルスＶｇを出力する比較器ＣＰ１から成る。駆動パルスＶｇは、平滑化電圧Ｖｓがのこぎり波電圧Ｖｉよりも高いときはハイレベルを示して主スイッチング素子ＴＲ１をオンさせ、逆の場合にはロウレベルを示して主スイッチング素子ＴＲ１をオフさせるものである。

次に、スイッチング電源１０のパルス幅制御（ＰＷＭ制御）の動作について、図４に基づいて説明する。ここで、Ｔｓｗ：スイッチング電源装置１０のスイッチング周期、Ｔｏｎ１：入力電圧Ｖｉｎが低いときのスイッチング素子ＴＲ１のオン時間、ｄｕｔｙ１：入力電圧Ｖｉｎが低いときのスイッチング素子ＴＲ１のオン・デューティ、Ｔｏｎ２：入力電圧Ｖｉｎが低いときのスイッチング素子ＴＲ１のオン時間、ｄｕｔｙ２：入力電圧Ｖｉｎが低いときのスイッチング素子ＴＲ１のオン・デューティ、である。スイッチング電源１０が理想的に動作した場合、スイッチング電源１０は、加算結果Ｖｓｕ（ｎ）が制御パルス発生手段１８内の目標値Ｃと等しくなるよう主スイッチング素子ＴＲ１の駆動パルスＶｇの時比率が調整され、それによって出力電圧Ｖｏｕｔが制御される。

本スイッチング電源装置は、同期整流のシングルエンディッドフォワードコンバータであるので、出力電圧Ｖｏｕｔは上述の式（１）のように決定される。式（１）から分かるように、例えば入力電圧Ｖｉｎが変化しても、それに応じてオン・デューティｄｕｔｙを反比例に変化させれば、出力電圧Ｖｏｕｔが一定となる。具体的には、図４のタイムチャートに示すように、入力電圧Ｖｉｎが低い期間１は、平滑化電圧Ｖｓを高めにしてオン・デューティをｄｕｔｙ１のように大きくし、逆に、期間２のように入力電源電圧Ｖｉｎが高い期間２は、平滑化電圧Ｖｓを低めにしてオン・デューティをｄｕｔｙ２のように小さくし、常にオン・デューティｄｕｔｙと入力電圧Ｖｉｎの積が一定になるように制御がなされる。

ここで、スイッチング電源装置１０の出力電圧制御の分解能について説明する。スイッチング電源装置１０では、平滑化電圧Ｖｓによってスイッチング素子ＴＲ１のオン・デューティを制御していることから、抵抗Ｒ２とコンデンサＣ２によって平滑化される平滑化電圧Ｖｓの分解能がオン・デューティｄｕｔｙの分解能を決定する。

例えば、演算部１８ａが出力電圧Ｖｏｕｔを上昇させるべきと判断したとき、出力端１８ｃにはハイレベル電圧パルスであるＶｃｃ２の電圧パルスが供給される。出力端１８ｂにＶｃｃ２のパルス電圧の供給が開始される直前の平滑化電圧ＶｓをＶｓ_０、Ｖｃｃ２のパルス電圧時間幅をｔｓ１とすると、ｔｓ１経過直後の平滑化電圧Ｖｓは、式（４）で表され、ｔｓ１が小さいと仮定すると、Ｖｓは大きく変化することは無いので、近似的に式（５）で計算される。

また、演算部１８ａが出力電圧Ｖｏｕｔを低下させるべきと判断したとき、出力端１８ｃはロウレベル電圧パルスであるゼロ電位パルスに短絡される。出力端１８ｂがゼロ電位パルスが出力される直前の平滑化電圧ＶｓをＶｓ_０、そのパルス時間幅をｔｓ２とすると、ｔｓ２経過直後の平均化電圧Ｖｓは、式（６）で表され、ｔｓ２が小さいと仮定すると、Ｖｓは大きく変化することは無いので、近似的に式（７）で計算される。

式（５）、式（７）に示されるように、平滑化電圧Ｖｓの変化量は、Ｒ２，Ｃ２，ｔｓ１，ｔｓ２の値で決定される。ｔｓ１，ｔｓ２は、使用するデジタルプロセッサの処理速度によってその最小値が決定されるが、抵抗Ｒ２，コンデンサＣ２の値を適宜設定することで平滑化電圧Ｖｓを微小ステップで変化させることができ、結果、制御パルス発生手段１８に用いるデジタルプロセッサのクロック周波数が低速であっても、上記背景技術と比較して、相対的に高い分解能を得ることができる。つまり、平滑化電圧Ｖｓの分解能、すなわちオン・デューティｄｕｔｙの分解能は、従来のデジタル制御スイッチング電源のようにデジタルプロセッサのクロック周波数の影響を受けることがない。このように、本実施形態のスイッチング電源装置１０の電圧制御は、低速クロックで低コストのデジタルプロセッサを使用して高い分解能を得ることを可能にしている。

ここで、本実施形態を用いないスイッチング電源装置では、出力電圧Ｖｏｕｔに重畳したスイッチング周波数の周期Ｔｓｗのスイッチングリップルやノイズ等の影響で、周期Ｔｓｗよりも長い周期Ｔｒｉｐを有する低周波リップルが新たに発生する。

一般的なスイッチング電源装置は、出力電圧Ｖｏｕｔの直流成分Ｖａｖｅが一定の値になるように制御することが求められている。しかし、上述のＡ／Ｄ変換回路１６の動作から分かるように、出力電圧Ｖｏｕｔにスイッチングリップル成分が重畳していると、Ａ／Ｄ変換回路１６は、該リップル成分を含む出力電圧Ｖｏｕｔ（ｎ）をサンプリングするので、直流成分Ｖａｖｅの制御に誤差が生じ、この誤差が原因となり、低周波の出力電圧リップルが発生する。

最初に、本実施形態のスイッチング電源装置１０における、この誤差による影響を最小限に抑える動作について説明し、次に、この実施形態のスイッチング電源装置１０の効果を説明するため、その比較対象として、制御パルス発生手段１８に代えて、補正値決定手段３２と加算手段３４を有しない制御パルス発生手段４０を用いた場合について説明する。

以下では、本実施形態のスイッチング電源装置１０における動作を図５のタイムチャートに基づいて説明する。なお、出力電圧デジタル値Ｖｄｉｇ（ｎ）、補正量ΔＫ、補正値ＶＫ（ｎ）、加算結果Ｖｓｕ（ｎ）、目標値Ｃはデジタル値であるが、説明の便宜上、直流成分Ｖａｖｅ等と同様のアナログ値に模して図示してある。また、補正量ΔＫは、出力電圧検知回路１５を介してＡ／Ｄ変換回路１６に入力される出力電圧Ｖｏｕｔのスイッチングリップル成分の振幅に相当する値の半分の値よりもやや大きめの値に設定されている。

第一のサンプリングのタイミングでは、Ａ／Ｄ変換回路１６は、破線で示す出力電圧Ｖｏｕｔのリップル成分を含む出力電圧デジタル値Ｖｄｉｇ（１）をサンプリングする。ここでは、例えば直流成分Ｖａｖｅが、制御パルス発生手段１８の演算部１８ａでの目標値Ｃよりも高い値であるが、リップルによる変動により、目標値Ｃよりも低い値でサンプリングされる。また、図示しない前回の比較演算結果Ｄ（０）に基づいて、補正値ＶＫ（１）は＋ΔＫに決定されている。よって、このときの直流成分Ｖａｖｅは目標値Ｃよりも高い値であり、出力電圧デジタル値Ｖｄｉｇ（１）が目標値Ｃよりも低い値であるが、補正値ＶＫ（１）が＋ΔＫであり、リップル成分による変動を吸収して、加算結果Ｖｓｕ（１）は、目標値Ｃよりも高い値になる。これにより、デジタル比較手段ＤＣＰとスイッチ駆動手段３６の動作によって、パルス電圧生成部１８ｂのスイッチ素子Ｓ２がオンし、平均化電圧ＶｓがΔＶｓだけ低下し、結果、制御目標の通りに直流成分ＶａｖｅがΔＶ１だけ低下する。なお、サンプリングタイミングにより、出力電圧デジタル値Ｖｄｉｇ（１）が目標値Ｃよりも高い値の場合にも、加算結果Ｖｓｕ（１）は目標値Ｃよりも高い値になるので、上記制御が行われる。

第二のサンプリングのタイミングでは、リップル成分を含む出力電圧デジタル値Ｖｄｉｇ（２）は目標値Ｃよりも高い値でサンプリングされている。一方、前回の比較演算結果Ｄ（１）に基づいて、補正値ＶＫ（２）は−ΔＫに決定されているので、加算結果Ｖｓｕ（２）は目標値Ｃよりも低い値になるので、デジタル比較手段ＤＣＰとスイッチ駆動手段３６の動作によって、パルス電圧生成部１８ｂのスイッチ素子Ｓ１がオンし、平均化電圧ＶｓがΔＶｓだけ上昇し、結果、制御目標の通りに直流成分ＶａｖｅがΔＶ１だけ上昇する。この場合も、サンプリングタイミングにより、出力電圧デジタル値Ｖｄｉｇ（２）が目標値Ｃよりも低い値の場合にも、加算結果Ｖｓｕ（２）は目標値Ｃよりも低い値になるので、上記制御が行われる。

第三のサンプリングのタイミングでは、リップル成分を含む出力電圧デジタル値Ｖｄｉｇ（３）は目標値Ｃよりも低い値でサンプリングされている。一方、前回の比較演算結果Ｄ（２）に基づいて、補正値ＶＫ（３）は＋ΔＫに決定されているので、加算結果Ｖｓｕ（３）は目標値Ｃよりも高い値になるので、デジタル比較手段ＤＣＰとスイッチ駆動手段３６の動作によって、パルス電圧生成部１８ｂのスイッチ素子Ｓ２がオンし、平均化電圧ＶｓがΔＶｓだけ低下し、結果、制御目標の通りに直流成分ＶａｖｅがΔＶ１だけ低下する。この動作は、第一のサンプリングにおける動作と同様である。

スイッチング電源装置１０は、出力電圧の平均値Ｖａｖｅを出力電圧の目標値Ｃとなるように制御を行なうことから、Ｖｄｉｇ（ｎ）に含まれる出力電圧のリップル成分は、出力電圧の目標値Ｃを中心として振幅していることになる。

即ち、この実施形態の制御パルス発生手段１８の動作は、Ｖｄｉｇ（ｎ）に含まれる出力電圧のリップル成分の振幅の半分より大きい値の補正値ＶＫ（ｎ）を直前の比較演算結果Ｄに基づいて加減することにより、強制的に交互に目標値Ｃを挟んで出力が増減する制御を行い、スイッチングリップル電圧がＡ／Ｄ変換回路１６のサンプリングに及ぼす影響を無くしている。そして、以上の動作を繰り返すことにより、図５に示すように、定常状態では出力電圧の直流成分Ｖａｖｅは、サンプリング周期Ｔｓａの２倍の周期Ｔｓａを有する小さい電圧リップルに抑えられる。

次に、この実施形態のスイッチング電源装置１０の効果を説明するため、その比較対象として、制御パルス発生手段１８に代えて、補正値決定手段３２と加算手段３４を有しない制御パルス発生手段４０を用いた場合について説明する。まず、制御パルス発生手段４０の構成を、図６に基づいて説明する。ここで、制御パルス発生手段１８と同様の構成については、同一の符号を付して説明を省略する。

制御パルス発生手段４０は、図６に示すように、演算部４０ａとパルス電圧生成部１８ｂとを備えている。演算部４０ａは、Ａ／Ｄ変換回路１６から得た出力電圧デジタル値Ｖｄｉｇ（ｎ）とデジタル値で設定された所定の目標値Ｃとを、デジタル比較手段ＤＣＰによって比較演算し、パルス電圧生成部１８ｂに向けて比較演算結果Ｄ（ｎ）を出力する。演算部４０ａ以外の構成及び機能は、上記制御パルス発生手段１８と同様である。

制御パルス発生手段４０を用いたスイッチング電源装置１０の動作を、図７のタイムチャートに基づいて説明する。

第一のサンプリングのタイミングでは、直流成分Ｖａｖｅは目標値Ｃよりも高い値であり、リップル成分を含む出力電圧デジタル値Ｖｄｉｇ（１）も目標値Ｃよりも高い値でサンプリングされる。これにより、デジタル比較手段ＤＣＰとスイッチ駆動手段３６の動作によって、パルス電圧生成部１８ｂのスイッチ素子Ｓ２がオンし、平均化電圧ＶｓがΔＶｓだけ低下し、結果、制御目標の通りに直流成分ＶａｖｅがΔＶ１だけ低下する。

第二のサンプリングのタイミングでは、直流成分Ｖａｖｅは目標値Ｃよりも低いが、リップル成分を含む出力電圧デジタル値Ｖｄｉｇ（２）は目標値Ｃよりも高い値でサンプリングされるので、デジタル比較手段ＤＣＰとスイッチ駆動手段３６によってパルス電圧生成部１８ｂのスイッチ素子Ｓ２がオンし、平均化電圧ＶｓがΔＶｓだけ低下する。その結果、直流成分Ｖａｖｅの制御は、目標とすべき方向とは逆に、直流成分ＶａｖｅをΔＶ１だけ低下させてしまう。

第三のサンプリングのタイミングでは、直流成分Ｖａｖｅは目標値Ｃよりも低い値であり、リップル成分を含む出力電圧デジタル値Ｖｄｉｇ（１）も目標値Ｃよりも低い値でサンプリングされる。これにより、デジタル比較手段ＤＣＰとスイッチ駆動手段３６によって、パルス電圧生成部１８ｂのスイッチ素子Ｓ１がオンし、平均化電圧ＶｓがΔＶｓだけ上昇し、結果、制御目標の通りに直流成分ＶａｖｅがΔＶ１だけ上昇する。

以上の動作を繰り返した結果、図７に示すように、この例では出力電圧の直流成分Ｖａｖｅにサンプリング周期Ｔｓａの４倍の周期を有する低周波リップルＴｒｉｐが発生している。なお、図７では、スイッチ素子Ｓ１，Ｓ２のオンが交互に２回ずつ連続した動作となっているが、スイッチングリップル成分の振幅や位相、スイッチング周期Ｔｓｗ、サンプリング周期Ｔｓａ等の相互の関係が変化すれば、一方のスイッチ素子のオンが連続する回数が、例えば１０回を超えることも考えられる。この低周波リップルは、スイッチ素子Ｓ１，Ｓ２のうちの一方のスイッチ素子のオンが連続する回数が多いほど、低周波リップルの周期Ｔｒｉｐが延び、かつ振幅が増大するので、スイッチング周波数による出力電圧のリップル低減のために設定されたチョークコイルＬｏとコンデンサＣｏの平滑回路ではほとんど減衰させることができず、大きな問題となる。

それに対して、本発明の実施形態に係る制御パルス発生手段１８を用いた場合には、上述したように、出力電圧Ｖａｖｅのサンプリング周期Ｔｓａの２倍の周期を有する低周波リップルが発生する。しかし、上述のように、補正量ΔＫが出力電圧検知回路１５を介してＡ／Ｄ変換回路１６に入力される出力電圧Ｖｏｕｔより生成されるＶｄｉｇ（ｎ）が持つ出力リップル成分の振幅の半分以上の適切な値に設定されているので、定常状態においては、スイッチ素子Ｓ１，Ｓ２は交互にオンする動作が行われ、低周波リップルの周期Ｔｒｉｐはこれ以上長くなることはなく、低周波リップルの振幅も比較的小さな値で安定した状態に抑えられる。また、チョークコイルＬｏとコンデンサＣｏの値を調整し、また、サンプリング周波数を適切な周波数に設定することによって、低周波リップルの振幅をほとんど無視できるレベルに低減することが可能である。

また、上記の制御パルス発生手段１８を用いた制御の場合、例えば、出力電圧デジタル値Ｖｄｉｇ（ｎ）が、目標値Ｃ±ΔＫの範囲の外側にあるときは、制御パルス電圧Ｖａは、ハイレベル電圧またはロウレベル電圧のいずれかが連続し、出力電圧デジタル値Ｖｄｉｇ（ｎ）が、目標値Ｃ±ΔＫの範囲の内側に収束するように動作が行われる。従って、例えば、スイッチング電源装置１０が起動するときの出力電圧Ｖｏｕｔの制御や、負荷電流の変動などによって生じる出力電圧Ｖｏｕｔの変動に対する応答性に関して、悪影響を及ぼすことはない。

また、比較例の制御パルス発生手段４０を用いたスイッチング電源装置１０にあっては、上述したスイッチングリップル成分に起因して低周波リップルが発生する問題とは別に、Ａ／Ｄ変換回路でアナログ信号をデジタル信号に変換するサンプリング周期のタイミングごとに生じる量子化誤差に起因して低周波リップルが発生する問題がある。しかし、この問題についても、上記の制御パルス発生手段１８を用いた制御を行えば、同様の作用によって低周波リップルが抑制される。

次に、この発明の一実施形態のスイッチング電源装置１０におけるのこぎり波発生回路２２の他の実施形態について説明する。この実施形態ののこぎり波発生回路４２は、図８に示すように、充電抵抗Ｒ１のタイマーコンデンサＣ１側と反対の一端が、入力電圧Ｖｉｎに接続され、さらにタイマーコンデンサＣ１とのこぎり波電圧出力端４２ｂとの間に電圧発生素子Ｒｂが挿入されている点で、のこぎり波発生回路２２と異なる。

充電抵抗Ｒ１には、ほぼ入力電圧Ｖｉｎに比例した一定の電流Ｊ１が流れるように定数設定されているので、のこぎり波電圧Ｖｉは、ほぼ入力電圧Ｖｉｎに比例した傾きをもって直線的に上昇する。また、電圧発生素子Ｒｂには、電流Ｊ１に比例して電圧を発生する素子であって、例えば、抵抗を用いる。電流Ｊ１は、入力電圧に比例した値の電流であるため、電圧発生素子Ｒｂには、入力電圧Ｖｉｎに比例した電圧が発生する。

のこぎり波発生回路４２では、入力電圧Ｖｉｎが低いときは、タイマーコンデンサＣ１の両端に発生するのこぎり波電圧Ｖｉの上昇速度がゆっくりとなるように動作する。スイッチング素子ＴＲ１のオン・デューティは、のこぎり波電圧Ｖｉと平滑化電圧Ｖｓを比較回路２４で比較することで作られるため、平滑化電圧Ｖｓが一定値の場合、入力電圧Ｖｉｎが低いときは、スイッチング素子ＴＲ１のオン・デューティが相対的に広くなる。逆に、入力電圧Ｖｉｎが高いときは、タイマーコンデンサＣ１の両端に発生するのこぎり波電圧Ｖｉの上昇速度が速くなるように動作し、平滑化電圧Ｖｓが一定値の場合、スイッチング素子ＴＲ１のオン・デューティが相対的に狭くなる。この動作により、平滑化電圧Ｖｓが一定の場合でも入力電圧Ｖｉｎに対するオン・デューティが制御されるため、外乱により入力電圧が急激に変動しても出力電圧に影響を及ぼすことが無くなる。

また、電圧発生素子Ｒｂは、入力電圧Ｖｉｎに応じた直流電圧をのこぎり波電圧Ｖｉに重畳するための素子であり、比較回路２４の遅れ時間分がスイッチング素子ＴＲ１のオン・デューティに及ぼす割合が入力電圧によって異なることを補正する動作を行ない、上記フィードフォワード制御の動作精度を向上させることができる。

上記のフィードフォワード制御は、負荷電流によらず、常に式（１）に基づいてＰＷＭ制御されるスイッチング電源装置において、特に効果が大きい。例えば、整流平滑回路１４がダイオード素子で構成された場合は、所定の負荷電流以下になるとチョークコイルＬｏの電流が連続しない電流不連続モードとなり、式（１）の関係が成り立たなくなり、制御モードが非線形に変化する。このとき、スイッチング電源装置１０の出力電圧を目標値に保つために、制御パルス発生手段１８は平滑化電圧Ｖｓを低下させる処理を行なう必要がある。一方、ＭＯＳ−ＦＥＴを用いた同期整流回路で構成された場合は、負荷電流によらず常にチョークコイルＬｏの電流が連続する電流連続モードで動作し、常に式（１）の関係が成り立つ。従って、同期整流回路を用いたスイッチング電源装置にフィードフォワード制御を適用することによって、スイッチング電源装置１０の出力電圧を目標値に保つために、負荷電流が変化する全範囲において、制御パルス発生手段１８は平滑化電圧Ｖｓをほぼ一定値に制御することが可能となり、出力電圧Ｖｏｕｔの安定性を一層高めることができる。

入力電圧Ｖｉｎの変化に応答するのこぎり波発生回路４２を使用することによって、出力電圧制御の高速応答化を図る技術は、アナログ制御のスイッチング電源装置に適用されたフィードフォワード制御の一種としては存在する。例えば、本願発明者による特願２００６−３１３０８９号に記載されたアナログ制御のスイッチング電源装置に用いられるものと同様のものである。しかし、デジタル制御のスイッチング電源装置に適用された事例はなく、従来の一般的なデジタル制御は、ＰＷＭ制御自体がデジタル演算処理によって行われる場合が多い。デジタル演算処理によって、フィードフォワード制御を適用しようとすると、多くの演算処理工数が必要となり、入力電圧の急激な変動に追従するためには、高速のデジタルプロセッサを必要としていた。

これに対して、この実施形態のスイッチング電源装置にあっては、低速のデジタルプロセッサで制御されるスイッチング電源装置にフィードフォワード制御を容易に適用することができる。

なお本発明は、上記実施形態に限定するものではなく、パルス幅制御が行われるインバータ回路１２であれば、プッシュプル方式、ブリッジ方式、フライバック方式、各種チョッパ方式等にも適用可能である。また、主スイッチング素子ＴＲ１もＭＯＳ−ＦＥＴに限定するものではなく、バイポーラトランジスタやＩＧＢＴ等のようにパルス信号によって駆動可能な半導体素子であればよい。

また、制御パルス発生手段１８とＡ／Ｄ変換回路１６は同期して動作することが好ましいが、制御パルス発生手段１８が動作可能な状態にＡ／Ｄ変換回路１６が出力電圧デジタル値Ｖｄｉｇ（ｎ）を出力可能であれば良い。スイッチング電源装置１０の低周波リップルが所望の値を満たすのであれば、制御パルス発生手段１８の演算部１８ａに設定される補正量ΔＫは、出力電圧検知回路１５を介してＡ／Ｄ変換回路１６に入力される出力電圧Ｖｏｕｔより生成されるＶｄｉｇ（ｎ）が持つ出力リップル成分の振幅の半分よりも小さい値であっても良く、スイッチング電源装置の動作状態（入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔの目標値、負荷電流の状態など）に応じて適宜変更されるものであってもよい。さらに、補正値ＶＫがプラスに設定される場合とマイナスに設定される場合とで、補正量ΔＫを変化させてもよい。

また、パルス平滑化回路２０は、１つの抵抗Ｒ２と１つのコンデンサＣ２で構成した１次フィルタの構成に限定するものではなく、２次あるいはそれ以上の多次フィルタの構成であってもよい。また、パッシブフィルターかアクティブフィルターかも問わない。その平滑化の周波数特性は、スイッチング電源装置が使用される環境（入力条件、負荷条件等）に合わせて適宜最適なものに設定すればよい。

この発明のスイッチング電源装置の一実施形態を示す機能ブロック図である。 この実施形態の制御パルス発生手段の内部構成を示す回路図である。 この実施形態の制御パルス発生手段の処理を示すフローチャートである。 この実施形態の理想的な動作を説明するタイムチャートである。 この実施形態の実際の動作を説明するタイムチャートである。 この実施形態の制御パルス発生手段の補正値決定手段等を有しない制御パルス発生手段の内部構成を示す回路図である。 この実施形態の制御パルス発生手段の補正値決定手段等を有しない制御パルス発生回路を用いた場合の、スイッチング電源装置の動作を説明するタイムチャートである。 この実施形態ののこぎり波発生回路の他の実施形態の構成を示す回路図である。

符号の説明

１０ スイッチング電源装置
１２ インバータ回路
１４ 整流平滑回路
１６ Ａ／Ｄ変換回路
１８ 制御パルス発生手段
１８ａ 演算部
１８ｂ パルス電圧生成部
２０，４４ パルス平滑化回路
４４ａ 平滑化電圧変動幅圧縮回路
２２，４２ のこぎり波発生回路
３２ 補正値決定手段
３４ 加算手段
ＴＲ１ 主スイッチング素子
ＴＲ２ フォワード側整流素子
ＴＲ３ フライホイール側整流素子

Claims (5)

1. 直流の入力電圧を、所定スイッチング周波数でパルス幅変調された駆動パルスによりスイッチングし、断続電圧を発生させる主スイッチング素子を有するインバータ回路と、
   前記断続電圧を整流平滑して出力電圧を得る整流平滑回路と、
   前記スイッチング周波数を設定し、その周波数を有するのこぎり波電圧を発生するのこぎり波発生回路と、
   前記出力電圧の検出値を出力電圧デジタル値に変換するアナログ／デジタル変換回路と、
   前記出力電圧デジタル値に基づいて所定の演算処理を行なうことにより、前記出力電圧を制御するための制御パルス電圧を発生させる制御パルス発生手段と、
   前記制御パルス電圧を平滑化して平滑化電圧を生成するパルス平滑化回路と、
   前記平滑化電圧と前記のこぎり波電圧とを比較して前記主スイッチング素子の前記駆動パルスを出力する比較回路とを備え、
   前記制御パルス発生手段は、
   前記出力電圧デジタル値に所定の補正値を加算し、その加算結果と所定の目標値とを比較演算する演算部と、
   前記演算部の出力に基づき、前記加算結果が、前記目標値よりも高いときはロウレベル電圧パルスを所定時間発生し、前記目標値よりも低いときはハイレベル電圧パルスを所定時間発生し、電圧パルスを発生しないときはその出力端を高インピーダンスに開放するパルス電圧生成部とを備え、
   前記演算部に設定された前記所定の補正値は、直前の演算処理の前記加算結果が前記目標値よりも高いときは負の値に記憶され、直前の演算処理の前記加算結果が前記目標値よりも低いときは正の値に記憶され、前記演算部はその記憶された補正値を用いて次回の比較演算を行うことを特徴とするスイッチング電源装置。
2. 前記演算部に設定される前記所定の補正値は、前記アナログ／デジタル変換回路に入力される前記出力電圧のリップルによって発生する電圧変動幅の半分以上の値に対応した大きさに設定されていることを特徴とする請求項１記載のスイッチング電源装置。
3. 前記演算部に設定される前記所定の補正値は、前記アナログ／デジタル変換回路の量子化誤差の幅以上の値に対応した大きさに設定されていることを特徴とする請求項１記載のスイッチング電源装置。
4. 前記整流平滑回路は、前記主スイッチング素子と同期してオン・オフ動作するスイッチ素子からなる同期整流回路を備えたことを特徴とする請求項１，２又は３記載のスイッチング電源装置。
5. 前記のこぎり波発生回路は、のこぎり波電圧の上昇部分を入力電圧に比例した傾きに生成することを特徴とする請求項1，２又は３記載のスイッチング電源装置。
   
   

Images