JP2009283450A - ナノ結晶性シリコン含有絶縁膜を有する発光素子、当該発光素子の製造方法および発光方法 - Google Patents

Abstract

【課題】低いターン‐オン電圧にて動作可能な発光素子を提供する。
【解決手段】本発明に係る発光素子１００の製造方法では、ドープされた半導体または金属の底部電極１０２を供給し、高密度プラズマ化学気相成長法を用いて、シリコン絶縁膜が３０ｎｍ以上、２００ｎｍ以下の厚さにて、上記半導体または金属の底部電極１０２上に堆積される。また、上記シリコン絶縁膜はアニール処理され、その結果、シリコンナノ結晶が上記シリコン絶縁膜内に形成され、ナノ結晶性シリコン含有シリコン絶縁膜１０４が形成される。その後、透明な金属電極１０８がナノ結晶性シリコン含有シリコン絶縁膜１０４上に形成される。上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、６０ｎｍ未満の厚さおよび１８％のシリコン体積充填率を有する膜に対して、０．０３Ｗ／ｍ^２を超える表面放射出力に関して規定された２０ボルト未満のターン‐オン電圧を有する。
【選択図】図１

Description

本発明は、概して集積回路（ＩＣ）の製造に関するものであり、特に、微晶質性シリコン（Ｓｉ）含有酸化シリコン膜を用いて得られる発光素子に関する。

ナノ結晶性のシリコンは、特有の構造的、電気的および光学特性を有しており、その利用が光電子工学および集積メモリ装置の分野において注目されている。シリコンはその処理技術が発達しているため、光電子装置の製造において材料として選択される。しかしながら、発光素子に関しては間接バンドギャップに起因して十分な材料とはいえない。長年に亘って、シリコンを基礎とした発光光電子工学を実現するため、シリコンの光学機能を調整する点に焦点を絞って研究開発がなされてきた。結晶性のシリコンについて室温での光放射効果を達成することは、シリコンを基礎とした光電子工学の大きな発展に貢献する重要な一歩といえる。

光電子装置の安定で信頼性のある製造には、光ルミネセンス（ＰＬ）および電子ルミネセンス（ＥＬ）の高い量子効率が必要となる。集積光光電子装置向上させる手法として、シリコンを含有したナノ結晶を有するＳｉＯ_Ｘ（Ｘ≦２）薄膜を製造することが挙げられる。シリコンナノ結晶において電子‐空孔対の再結合が確認されるため、上記両ルミネセンスは、ナノ結晶のサイズに強く依存する。また、シリコンを含有するナノ結晶を有するＳｉＯ_Ｘ薄膜の電気的および光学的特性は、シリコンナノ結晶の粒子サイズ、濃度および粒度分布に依存する。容量結合プラズマ源を用いたスパッタリングおよびプラズマ化学気相成長法（ＰＥＣＶＤ）などの様々な薄膜堆積技術は、安定で信頼性のあるナノ結晶性のシリコン薄膜を製造するにあたり研究されている。

しかしながら、従来のＰＥＣＶＤおよびスパッタリング技術には、高いイオン衝撃エネルギーに起因して、プラズマの密度が低く、プラズマに伝達する出力が不十分であり、イオン／中性比率が低く、容量を制御し難く、界面への損傷を及ぼすという制限がある。そこで、イオン種に衝突する高衝撃エネルギーに対する酸化膜によって信頼性の高い結果を生じさせることができる。上記酸化膜は、プラズマにより発生した従来の容量結合プラズマ（ＣＣＰ）から形成されたものである。プラズマが誘導された容量または界面の損傷はどのような程度のものであっても、これらを制御または最小化することは重要である。

しかしながら、プラズマを発生するＣＣＰの高周波数（ＲＦ）を用いたイオンエネルギーを制御することはできない。このため、適応電力を増加させることによって、反応速度を増大させる試みは、いずれも堆積膜の衝撃を増加させる結果となる。これにより、高い欠陥濃度の低品質の膜が生成されることとなる。さらに、これらの種類の供給源（１×１０^８〜１０^９ｃｍ^−３程度）に関するプラズマ密度が低いことは、プラズマ中および膜表面上において、反応の発生を制限すること、加工速度の増大に関して活性ラジカルを十分に生成しないこと、非効率な酸化、および、低熱量にて不純物が減少する事態を招く。このような事態は、低温にて電子デバイスを製造するにあたり、実用性を低下させることとなる。

スパッタリング、ＰＥＣＶＤなどの従来のプラズマに基づく技術よりもより処理範囲を広くし、プラズマ特性を向上させる堆積処理では、装置の発達に基づくＰＬ／ＥＬに関して、粒径を制御して粒子を発生させることが必要である。このような制御によれば、プラズマ密度を向上させ、プラズマの衝撃を最小化させ得る処理によって、プラズマ誘導による微細構造の損傷を生じさせることなく、高品質な膜を確実に成長させることができる。上記処理は、膜の界面および容量に係る各品質を制御し得るものであり、高品質および高信頼性を有する電子デバイスを製造することが可能となる。また、効率的に活性プラズマ種、ラジカルおよびイオンを発生させることのできるプラズマ処理によって、処理および品質管理が制御され、優れた薄膜の開発が可能となる。

一方、高品質のＳｉＯ_Ｘ薄膜の製造に関して、結晶性のシリコン粒子が分散した高品質の絶縁膜を得るためには成長膜の酸化も非常に重要である。高濃度の活性酸素ラジカルを発生させる処理によって、酸素マトリックス中でシリコンナノ結晶を囲む効率的な不動態化を確実に行うことができる。さらに、プラズマが誘導されることに起因する損傷を最小限に止めるプラズマ処理によって、高品質な装置を製造するために重要で高品質な表面を形成することができる。

また、低熱量にて効率的に酸化および水素化処理を行うことは、高品質な光電子装置の処理に関して重要であり、意義がある。高温の熱処理は他のデバイス層に干渉し得る。さらに、熱活性種の低い反応性のため、効率および熱収支に関しても好ましくない。さらに、プラズマ処理は、新規な膜構造、酸化、水素化、粒子の生成、粒径の制御、並びに、プラズマ密度およびイオンエネルギーの独立した制御の成長／堆積に関するより完全な解決手法および可能性を提供するものであり、このようなプラズマ処理および広範囲における処理が、高品質な光電気装置の発達にとって切望されている。

また、薄膜の物性および目的とする用途により決定される所望の膜特性に影響する様々なプラズマのパラメータとして、薄膜の特性とプラズマ処理を関連付けることは重要である。目的とする用途により決定される重要なプラズマおよび薄膜の特性は、堆積率、温度、熱収支、密度、微細構造、界面の品質、不純物、プラズマ誘導による損傷、活性種（ラジカル／イオン）を発生したプラズマの状態、プラズマ電位、処理およびシステムのサイズ、並びに、電気的な品質および信頼性である。これらのパラメータを相関付けることは、目的とする用途にとって膜特性に影響を及ぼす処理関数としての膜特性を評価するために重要である。

プラズマエネルギー、組成（イオンに対するラジカル量）、プラズマ電位、電子温度および温度条件が、上記処理関数によって依存して個々に相互関連する際、低密度プラズマまたは他の高品質プラズマシステムを発達させる処理を単に拡大適用するだけでは、薄膜に関する知見を得、または、発達させることはできないと考えられる。

透明なガラス、石英またはプラスチック基板上に比較的大きなスケールのデバイスが形成される液晶ディスプレイ（ＬＣＤ）の製造は低温でなされることが通常好ましい。これらの透明基板は、６５０℃を超える温度に晒されると損傷を受け得る。この温度問題に対応するため、低温のシリコン酸化処理が発展しつつある。上記処理では、誘導結合プラズマ（ＩＣＰ）のような高密度のプラズマ源が用いられ、１２００℃の熱酸化法での品質と同程度の高い品質を有するシリコン酸化物を形成することが可能である。

米国特許第７１４１９３６号明細書（２００６年１１月２８日公開） 米国特許第５２１６３０３号明細書（１９９３年６月１日公開） 米国特許出願公報第２００６／００９７６５４号明細書（２００６年５月１１日公開） 米国特許出願公報第２００２／００４３９４３号明細書（２００２年４月１８日公開） 米国特許出願公報第２００６／０２１１２６７号明細書（２００６年９月２１日公開）

これまで活性層として、ナノ結晶性シリコン（ｎｃ）含有シリコン酸化物（ＳｉＯ_Ｘ）膜が用いられ、電気的に往復運動する発光素子は比較的大きなターン‐オン電圧を必要とするものであった。上記ターン‐オン電圧は通常８０Ｖを超え、発光素子の実用的な適用が妨げられている。シリコンナノ結晶含有ＳｉＯ_Ｘ膜に伴う高いバンドギャップを通じて電流注入が可能な方法によって発光素子が製造可能であれば、発光素子は低いターン‐オン電圧にて動作可能となるため有益である。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、低いターン‐オン電圧にて動作可能な発光素子を提供することにある。

本発明の発光素子の製造方法は、上記課題を解決するために、ナノ結晶性シリコンを含有する絶縁膜が用いられた発光素子の製造方法において、ドープされた半導体および金属からなる群から選ばれた底部電極を供給する工程と、高密度プラズマ化学気相成長法を用いて、上記底部電極上に、３０ｎｍ以上、２００ｎｍ以下の範囲の厚さ、および、Ｏ、ＮおよびＣからなる群から選ばれた材料を含むシリコン絶縁膜を堆積する工程と、シリコン絶縁膜をアニール処理する工程と、アニール処理に応じて、シリコン絶縁膜内にシリコンナノ結晶を形成する工程と、シリコン絶縁膜内にシリコンナノ結晶が形成されたナノ結晶性シリコン含有シリコン絶縁膜上に透明な金属電極または半導体電極を形成する工程とを含むことを特徴としている。

上記の発光素子の製造方法は、シリコン絶縁膜の厚さおよびシリコン濃度を最適化することによって実施され、高密度プラズマ化学気相成長法を用いて堆積がなされる際、表面効果および電荷捕獲効果が最小化されるため、ターン‐オン電圧を大きく減少した発光素子を製造することができる。

また、本発明の発光素子の製造方法では、上記シリコン絶縁膜を堆積する工程は、Ｘが０を超えて２未満のＳｉＯ_Ｘ、Ｘが０を超えて４未満のＳｉ_３Ｎ_ＸまたはＸが０を超えて１未満のＳｉＣ_Ｘからなる群から選ばれた膜を堆積する工程を含むことが好ましい。

また、本発明の発光素子の製造方法では、シリコン絶縁膜を堆積する工程は、シランを２０ＳＣＣＭ以上、３０ＳＣＣＭ以下の範囲内にて導入する工程と、Ｎ_２Ｏを２５ＳＣＣＭ以上、３５ＳＣＣＭ以下の範囲内にて導入する工程と、１３．５６ＭＨｚ以上、３００ＭＨｚ以下の範囲内の波長、および、１Ｗ／ｃｍ^２以上、２０Ｗ／ｃｍ^２以下の電力密度の範囲内にて、上部電極に電力を供給する工程と、５０キロヘルツ以上、１３．５６ＭＨｚ以下の範囲内の波長、および、１Ｗ／ｃｍ^２以上、５Ｗ／ｃｍ^２以下の電力密度の範囲内にて、下部電極に電力を供給する工程とを含むことが好ましい。

また、本発明の発光素子の製造方法では、上記シリコン絶縁膜を堆積する工程では、上記Ｘが０を超えて２未満のＳｉＯ_Ｘを堆積してナノ結晶性シリコン含有ＳｉＯ_Ｘ膜を堆積し、上記シリコン絶縁膜をアニール処理する工程では、１０分以上、１２０分以下の範囲内の継続時間、および、上記底部電極が半導体の場合、５５０℃以上、６００℃以下の範囲内の温度にて、または、上記底部電極が金属の場合、２００℃以上、３５０℃以下の範囲内の温度にて、ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜をアニール処理することが好ましい。

また、本発明の発光素子の製造方法では、上記シリコン絶縁膜を堆積する工程では、上記Ｘが０を超えて２未満のＳｉＯ_Ｘを堆積してナノ結晶性シリコン含有ＳｉＯ_Ｘ膜を堆積し、上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、少なくとも１Ｍｖ／ｃｍの電界に関して、１×１０^６Ω／ｃｍ未満の導電率を有することが好ましい。

また、本発明の発光素子の製造方法では、上記シリコン絶縁膜を堆積する工程では、上記Ｘが０を超えて２未満のＳｉＯ_Ｘを堆積してナノ結晶性シリコン含有ＳｉＯ_Ｘ膜を堆積し、上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、２．５％以上、２０％以下の範囲内のシリコン体積充填率を有することが好ましい。

また、本発明の発光素子の製造方法では、上記シリコン絶縁膜を堆積する工程では、上記Ｘが０を超えて２未満のＳｉＯ_Ｘを堆積してナノ結晶性シリコン含有ＳｉＯ_Ｘ膜を堆積し、上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、６０ｎｍ未満の厚さおよび１８％のシリコン体積充填率を有しており、０．０３Ｗ／ｍ^２を超える表面放射出力にて規定された２０ボルト未満のターン‐オン電圧を有することが好ましい。

また、本発明の発光素子の製造方法では、上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、半値全幅が１５０ｎｍのスペクトル幅であり、８００ｎｍ付近を中心とした放射波長を有することが好ましい。

また、本発明の発光素子の製造方法では、上記シリコン絶縁膜を堆積する工程では、上記Ｘが０を超えて２未満のＳｉＯ_Ｘを堆積してナノ結晶性シリコン含有ＳｉＯ_Ｘ膜を堆積し、上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、２００ｎｍの厚さであり、０．６Ｍｖ／ｃｍの空間電界および電荷捕獲電界を有することが好ましい。

また、本発明の発光素子の製造方法では、上記シリコン絶縁膜を堆積する工程では、上記Ｘが０を超えて２未満のＳｉＯ_Ｘを堆積してナノ結晶性シリコン含有ＳｉＯ_Ｘ膜を堆積し、上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、５０ｎｍの厚さであり、１８％のシリコン体積充填率の場合、０．７Ｍｖ／ｃｍの空間電界および電荷捕獲電界を有し、または、１０％以下のシリコン体積充填率の場合、１．２Ｍｖ／ｃｍの空間電界および電荷捕獲電界を有することが好ましい。

また、本発明の発光素子の製造方法では、上記シリコン絶縁膜を堆積する工程では、上記Ｘが０を超えて２未満のＳｉＯ_Ｘを堆積してナノ結晶性シリコン含有ＳｉＯ_Ｘ膜を堆積し、上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、シリコン体積充填率が１８％であり、１．９３の光学指数（光学定数ｎ（屈折率））を有することが好ましい。

また、本発明の発光素子の製造方法では、上記シリコン絶縁膜を堆積する工程では、上記Ｘが０を超えて２未満のＳｉＯ_Ｘを堆積してナノ結晶性シリコン含有ＳｉＯ_Ｘ膜を堆積し、上記ＳｉＯ_Ｘ膜内のシリコンナノ結晶は、４ｎｍの直径、１．０×１０^１７／ｃｍ^３以上、５．４×１０^１８／ｃｍ^３以下の密度、および、５．７ｎｍ以上、１０ｎｍ以下の範囲内におけるシリコンナノ結晶間の距離を有することが好ましい。

また、本発明の発光素子の製造方法では、上記シリコンナノ結晶は、シリコン体積充填率に依存する密度およびナノ結晶間の距離を有することが好ましい。

本発明の発光素子は、上記課題を解決するために、ナノ結晶性シリコン含有シリコン絶縁膜が用いられた発光素子において、ドープされた半導体および金属からなる群から選ばれた底部電極と、上記底部電極上に形成された、３０ｎｍ以上、２００ｎｍ以下の範囲の厚さ、および、Ｏ、ＮおよびＣからなる群から選ばれた材料を含むナノ結晶性シリコン含有シリコン絶縁膜と、上記ナノ結晶性シリコン含有シリコン絶縁膜上に形成された透明な金属電極または半導体電極とを備えることを特徴としている。

上記の発明によれば、シリコン絶縁膜の厚さおよびシリコン濃度を最適化されており、ターン‐オン電圧を大きく減少した発光素子を提供することができる。

また、本発明の発光素子では、上記シリコン絶縁膜は、Ｘが０を超えて２未満のＳｉＯ_Ｘ、Ｘが０を超えて４未満のＳｉ_３Ｎ_ＸまたはＸが０を超えて１未満のＳｉＣ_Ｘからなる群から選ばれた材料から構成されていることが好ましい。

また、本発明の発光素子では、上記シリコン絶縁膜は、Ｘが０を超えて２未満のＳｉＯ_Ｘであるナノ結晶性シリコン含有ＳｉＯ_Ｘ膜であり、上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、２．５％以上、２０％以下の範囲内のシリコン体積充填率を有することが好ましい。

また、本発明の発光素子では、上記シリコン絶縁膜は、上記Ｘが０を超えて２未満のＳｉＯ_Ｘであるナノ結晶性シリコン含有ＳｉＯ_Ｘ膜であり、上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、少なくとも１Ｍｖ／ｃｍの電界に関して、１×１０^６Ω／ｃｍ未満の導電率を有することが好ましい。

また、本発明の発光素子では、上記シリコン絶縁膜は、上記Ｘが０を超えて２未満のＳｉＯ_Ｘであるナノ結晶性シリコン含有ＳｉＯ_Ｘ膜であり、上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、６０ｎｍ未満の厚さおよび１８％のシリコン体積充填率を有する膜に関して、０．０３Ｗ／ｍ^２を超える表面放射出力に対して２０ボルト未満のターン‐オン電圧を有することが好ましい。

また、本発明の発光素子では、上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、半値全幅が１５０ｎｍのスペクトル幅であり、８００ｎｍ付近を中心とした放射波長を有することが好ましい。

また、本発明の発光素子では、上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、５０ｎｍの厚さであり、１８％のシリコン体積充填率の場合、０．７メガボルト毎センチメートルの空間電界および電荷捕獲電界を有し、１０％以下のシリコン体積充填率の場合、１．２メガボルト毎センチメートルの空間電界および電荷捕獲電界を有することが好ましい。

また、本発明の発光素子では、上記シリコン絶縁膜は、上記Ｘが０を超えて２未満のＳｉＯ_Ｘであるナノ結晶性シリコン含有ＳｉＯ_Ｘ膜であり、上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、シリコン体積充填率が１８％であり、１．９３の光学指数（光学定数ｎ（屈折率））を有することが好ましい。

また、本発明の発光素子では、上記ＳｉＯ_Ｘ膜内のシリコンナノ結晶は、４ｎｍの直径、１．０×１０^１７／ｃｍ^３以上、５．４×１０^１８／ｃｍ^３以下の密度、および、５．７ｎｍ以上、１０ｎｍ以下の範囲内におけるシリコンナノ結晶間の距離を有することが好ましい。

本発明の発光方法は、発光素子を用いた発光方法において、ドープされた半導体および金属からなる群から選ばれた底部電極と、上記底部電極上に形成された、６０ｎｍ未満の厚さおよび１８％のシリコン体積充填率を有しており、Ｘが０を超えて２未満のＳｉＯ_Ｘ、Ｘが０を超えて４未満のＳｉ_３Ｎ_ＸまたはＸが０を超えて１未満のＳｉＣ_Ｘからなる群から選ばれたナノ結晶性シリコン含有シリコン膜と、上記ナノ結晶性シリコン含有シリコン膜上に形成された透明な金属電極または半導体電極とを含む発光素子を供給し、上記底部電極、並びに、金属電極または半導体電極に対して２０ボルト未満の電位を供給し、０．０３Ｗ／ｍ^２を超える表面放射出力を発生させることを特徴としている。

上記発明によれば、シリコン絶縁膜の厚さおよびシリコン濃度が最適化された発光素子を用いるため、低いターン‐オン電圧での発光が可能である。

本発明の発光素子の製造方法は、ドープされた半導体および金属からなる群から選ばれた底部電極を供給する工程と、高密度プラズマ化学気相成長法を用いて、上記底部電極上に、３０ｎｍ以上、２００ｎｍ以下の範囲の厚さ、および、Ｏ、ＮおよびＣからなる群から選ばれた材料を含むシリコン絶縁膜を堆積する工程と、シリコン絶縁膜をアニール処理する工程と、アニール処理に応じて、シリコン絶縁膜内にシリコンナノ結晶を形成する工程と、シリコン絶縁膜内にシリコンナノ結晶が形成されたナノ結晶性シリコン含有シリコン絶縁膜上に透明な金属電極または半導体電極を形成する工程とを含む方法である。

本発明によれば、０．０３ワット毎平方メートル（Ｗ／ｍ^２）の表面放射出力に関して規定された２０Ｖ未満のターン‐オン電圧を有する発光素子を提供することができるという効果を奏する。

また、本発明の発光素子は、ドープされた半導体および金属からなる群から選ばれた底部電極と、上記底部電極上に形成された、３０ｎｍ以上、２００ｎｍ以下の範囲の厚さ、および、Ｏ、ＮおよびＣからなる群から選ばれた材料を含むナノ結晶性シリコン含有シリコン絶縁膜と、上記ナノ結晶性シリコン含有シリコン絶縁膜上に形成された透明な金属電極または半導体電極とを備えるものである。

上記の発明によれば、シリコン絶縁膜の厚さおよびシリコン濃度を最適化されており、ターン‐オン電圧を大きく減少した発光素子を提供することができるという効果を奏する。

本発明の発光方法は、ドープされた半導体および金属からなる群から選ばれた底部電極と、上記底部電極上に形成された、６０ｎｍ未満の厚さおよび１８％のシリコン体積充填率を有しており、Ｘが０を超えて２未満のＳｉＯ_Ｘ、Ｘが０を超えて４未満のＳｉ_３Ｎ_ＸまたはＸが０を超えて１未満のＳｉＣ_Ｘからなる群から選ばれたナノ結晶性シリコン含有シリコン膜と、上記ナノ結晶性シリコン含有シリコン膜上に形成された透明な金属電極または半導体電極とを含む発光素子を供給し、上記底部電極、並びに、金属電極または半導体電極に対して２０ボルト未満の電位を供給し、０．０３Ｗ／ｍ^２を超える表面放射出力を発生させることを特徴としている。

上記発明によれば、シリコン絶縁膜の厚さおよびシリコン濃度が最適化された発光素子を用いるため、低いターン‐オン電圧での発光ができるという効果を奏する。

シリコン（Ｓｉ）ナノ結晶シリコン絶縁膜を有する発光素子を示す部分断面図である。 活性層としてナノ結晶性シリコン含有ＳｉＯ_Ｘを用いた発光素子を示す部分断面図である。 ＳＩＭ発光素子を用いた発光方法を示すフローチャートである。 図２Ａの発光素子の光放射スペクトルを測定するために用いられるプローブとして使用されるマルチモードファイバ（a multiple-mode fiber）を備えるモノクロメーターの描写結果を示すグラフである。 電子ルミネセンス光の捕集装置を示す図である。 基板ウェハの種類およびアニール処理の後処理に関する光放射特性の依存性を示すグラフである。 Fowler-Nordheimモデルを用いた算出データとの比較データを示すグラフである。 表１に記載されたナノ結晶性シリコン含有ＳｉＯ_Ｘ膜サンプルのターン‐オン電圧を示すグラフである。 ナノ結晶性シリコン含有シリコン絶縁膜を用いた発光素子の製造方法を示すフローチャートである。 誘導結合プラズマ源を有する高密度プラズマ（ＨＤＰ）システムを概略的に示す図である。

本発明はＳｉＯ_Ｘ活性層の厚さおよびシリコン濃度を最適化することによって実施され、ＨＤＰＥＣＶＤ法（高密度プラズマ化学気相成長法）を用いて堆積がなされる際、表面効果および電荷捕獲効果が最小化されるため、発光素子のターン‐オン電圧を大きく減少させることができる。このような発光素子（light emitting devise：ＬＥＤ）では、２０Ｖ以下のターン‐オン電圧が測定される。この種のＬＥＤの電界ルミネセンス（ＥＬ）出力は、電流注入の度合いに強く関連する。従来、高い電流注入は、シリコン活性層の厚さの減少によって生じると考えられていた。その結果、高い電界が生成されていた。しかしながら、ＳｉＯ_Ｘ活性層の厚さが減少することによって、単純に表面および電荷捕獲効果に固有の逆反応が生じることが実験的に示されている。これら逆反応の場は、ＬＥＤに適用される‘真の’（true）場を減少させる。このように、電流注入の有効限界が妨げられる。

結果として、作製された従来のＳｉＯ_Ｘ発光素子は、２００ｎｍを超える厚さを有している。本発明は、薄膜のＳｉＯ_Ｘ活性層を有するＬＥＤに関して効率的な電流注入を達成するＨＤＰＥＣＶＤおよび堆積処理後の処理方法を最適化するためのものである。ＨＤＰＥＣＶＤおよび堆積後のアニール処理を最適化することによって、２００ｎｍ以下の厚さおよび８０Ｖ程度から、２０Ｖ以下に減少されたターン‐オン電圧を有するナノ結晶性シリコン含有ＳｉＯ_Ｘ膜を製造することが可能である。

これに応じて、本発明は、ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜が用いられた発光素子の製造方法についても関する。当該製造方法は、ドープされた半導体または金属の底部電極を供給し（準備し）、高密度プラズマ化学気相成長法（ＨＤＰＥＣＶＤ）を用いて、シリコン絶縁膜を、３０ナノメートル（ｎｍ）以上、３００ｎｍ以下の範囲の厚さにて半導体電極上に（覆うように）堆積する。上記シリコン絶縁膜は、さらにＯ、ＮまたはＣ元素を含んでいてもよい。例えば、シリコン絶縁膜は、Ｘが０を超えて２未満のＳｉＯ_Ｘ、Ｘが０を超えて４未満のＳｉ_３Ｎ_ＸまたはＸが０を超えて１未満のＳｉＣ_Ｘであってもよい。なお、以下、Ｘが０を超えて２未満のＳｉＯ_Ｘから構成されたシリコン絶縁膜をナノ結晶性シリコン含有ＳｉＯ_Ｘ膜と称する。シリコン絶縁膜を堆積した後、シリコン膜をアニール処理する。その結果、シリコンナノ結晶が形成される。さらに、透明な金属電極をナノ結晶性シリコン含有シリコン絶縁膜上に形成する。なお、上記透明な金属電極に代えて、半導体電極を形成してもよい。

アニール処理されたナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、１メガボルト毎センチメートル（Ｍｖ／ｃｍ）以下の電界に相当する１×１０^６Ω／ｃｍの導電率を有し、シリコンの充填率が２．５％以上、２０％以下である。さらに、６０ｎｍ未満のアニール処理されたナノ結晶性シリコン含有ＳｉＯ_Ｘ膜を有するＬＥＤは、０．０３ワット毎平方メートル（Ｗ／ｍ^２）の表面放射出力に関して規定された２０Ｖ未満のターン‐オン電圧を有している。上記アニール処理されたナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、約１５０ｎｍ（半値全幅）のスペクトル幅を有し、中心が８００ｎｍ付近の放射波長を有する。また、上記アニール処理されたナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、約２００ｎｍの膜厚に関して、約０．６メガボルト毎センチメートル（Ｍｖ／ｃｍ）の空間電界および電荷捕獲電界を有している。

本発明に係る製造方法、ナノ結晶性シリコン含有シリコン絶縁膜を用いた発光素子、および、発光素子を用いた発光方法については、以下に詳述する。

図１は、シリコン（Ｓｉ）ナノ結晶シリコン絶縁膜を有する発光素子を示す部分断面図である。発光素子１００は、ｎまたはｐ型ドーパントがドープされた底部電極１０２を備えている。また、底部電極１０２は、半導体または金属にて構成されていてもよい。ナノ結晶性シリコン含有シリコン絶縁膜１０４は、底部電極１０２上に配置されている。ナノ結晶性シリコン含有シリコン絶縁膜１０４の厚さは、２０ナノメートル（ｎｍ）以上、３００ｎｍ以下である。

ナノ結晶性シリコン含有シリコン絶縁膜１０４は、Ｘが０を超えて２未満のＳｉＯ_Ｘ、Ｘが０を超えて４未満のＳｉ_３Ｎ_ＸまたはＸが０を超えて１未満のＳｉＣ_Ｘであってもよい。ナノ結晶性シリコン含有シリコン絶縁膜１０４の最適な範囲の厚さは予想外な値である。すなわち、従来、特に高い光学放射出力は、少なくとも２００ｎｍの膜厚に起因すると考えられていた。予想外な膜厚範囲は、ナノ結晶性シリコン含有シリコン絶縁膜１０４のシリコンが高濃度であることに依存するものである。

上部電極である透明な金属電極１０８は、ナノ結晶性シリコン含有シリコン絶縁膜１０４上に配置されている。透明な金属電極１０８は、例えば、伝導性金属である金または白金などにて構成可能である。また、金属電極１０８に代えて、インジウムスズ酸化物（ＩＴＯ）などの半導体電極が配置されていてもよい。ナノ結晶性シリコン含有シリコン絶縁膜１０４では、例えば、シリコンの体積充填率を、２．５％以上、２０％以下の範囲内とすることができ、１メガボルト毎センチメートル（Ｍｖ／ｃｍ）未満の電界に対して、導電率を１×１０^６Ω／ｃｍとすることができる。

発光素子１００に動力源が供給された際（図２を参照）、６０ｎｍ未満であり、Ｘが０を超えて２未満のＳｉＯ_Ｘから構成されたナノ結晶性シリコン含有シリコン絶縁膜１０４は、０．０３ワット毎平方メートル（Ｗ／ｍ^２）を超える表面放射出力に対して２０ボルト未満のターン‐オン電圧を有する。また、上記ナノ結晶性シリコン含有シリコン絶縁膜１０４は、約１５０ｎｍのスペクトル幅（半値全幅）を有し、中心が約８００ｎｍである放射波長を有する。以下に示すように、約５０ｎｍの厚さ、および、約１８％のシリコン体積充填率を有する上記ナノ結晶性シリコン含有シリコン絶縁膜１０４は、約０．７Ｍｖ／ｃｍの空間電界および電荷捕獲電界を有し、シリコンの体積充填率が１０％以下の場合、約０．６メガボルト毎センチメートル（Ｍｖ／ｃｍ）の空間電界および電荷捕獲電界を有している。

Ｘが０を超えて２未満のＳｉＯ_Ｘから構成されたナノ結晶性シリコン含有シリコン絶縁膜１０４は、約１８％のシリコン体積充填率の場合、光学指数が約１．９３である。ＳｉＯ_Ｘ膜中のナノ結晶性のシリコンは、概して約４ｎｍ直径、約１．０×１０^１７／ｃｍ^３から５．４×１０^１８／ｃｍ^３の密度および約５．７ｎｍ以上、１０ｎｍ以下の範囲内であるシリコンナノ結晶間の距離を有している。

〔機能的説明〕
高密度プラズマ化学堆積法（ＨＤＰＣＶＤ）は、高密度なシリコンナノ結晶を有するシリコン絶縁膜を生成させるために、従来のＣＶＤ法またはプラズマ化学気相成長法（ＰＥＣＶＤ）よりも発展してきた。生成されたシリコン絶縁膜を有する発光素子（ＬＥＤ）は、低いターン‐オン電圧にて作動させることが可能である。上記シリコン絶縁膜は電極キャリア注入層間に挟まれている。上記高密度のシリコンナノ結晶によれば、所定のガス配合（gas combination）、ガス比率、ＲＦ出力および処理温度を変更することが可能となる。高いシリコン含有率（充填率が２％以上、２０％以下）は、光学指数として使用され、測定されるものである。

シリコンナノ粒子の濃度を増加させると、シリコンナノ結晶間の距離を減少させることによってFowler-Nordheim トンネル現象（以下、適宜「ＦＮトンネル現象」と略す）を通じてキャリア注入を効率的に行うことができ、最終的には低いターン‐オン電圧がもたらされる。さらにシリコンナノ結晶の濃度が高まると（充填率が２０％を超えると）、ＳｉＯ_Ｘ発光素子はより高い伝導率を示す。しかし、発光量が低下する。上記ＳｉＯ_Ｘ処理および方法論は、ＳｉＮ_ＸおよびＳｉＣ_Ｘ膜にも適用することができる。

比較的高い濃度（１８％の体積充填率）のＳｉＯ_Ｘ発光素子に関して、平均４．０ｎｍの直径を有するシリコンナノ粒子の全ての球面を考慮して、シリコンナノ粒子の平均数は５．４×１０^１８／ｃｍ^３である。５．７ｎｍであるシリコンナノ結晶の球面間の距離を考慮して、特にサイズ変化を考慮すると、シリコンナノ粒子の球面間に充填されているシリコンナノ粒子は非常に密接であることが観測される。シリコン濃度がより高くなると、発光に関して、励起子（結合）の形成を妨げる上記粒子が特に電気的に短絡し易くなるため、この高い密度によりシリコン濃度がより高い含有率になり、冷却効果がもたらされることが示唆される。

従来のＰＥＣＶＤ処理は、上記濃度のシリコンナノ粒子を形成させるに十分なイオンプラズマを発生させることができない。従来のイオン注入によれば、高濃度のシリコンを発生させることができる。しかし、イオン注入処理では、良質な（大きな粒径の）シリコンのナノ結晶性構造を形成させることができない。これは、高エネルギーのシリコンイオンは、シリコン絶縁膜に損傷を及ぼすからである。なお、シリコン濃度（体積充填率）の増加はこの限りではなく、シリコンナノ粒子の密度についても同様である。

図１に示す発光素子１００の電気ルミネセンス（ＥＬ）出力は、電流注入の度合いに強く関連する。同様の度合いの電流注入に関して、ほとんどの堆積処理条件下の発光素子間でのＥＬ強度はわずかな差異を示すのみである。従来のナノ結晶性シリコン含有ＳｉＯ_Ｘ膜の厚さを単純に減少させることによって、光放射出力を増加させることはできない。つまり、従来のＳｉＯ_Ｘ活性層の厚さを単純に減少させることによって、固有の逆反応の場を生じさせる強い表面効果および電荷捕獲効果が結果として生じることが実験データによって示されている。これらの逆反応の場は、発光素子に適用される実際の場を減少させる。このようにして、効率の良い電流注入が妨げられる。さらに、単純にＳｉＯ_Ｘが減少すると、シリコンナノ結晶の放射への関与が減少され、高い放射出力が妨げられる。ＳｉＯ_Ｘ膜を単純に減少させることによって、これら全ての要素は、従来の発光素子におけるターン‐オン電圧の減少を妨げることとなる。当該問題を解決するため、本発明のＨＤＰＣＶＤおよび堆積処理の後処理に係る処理手法は、薄層のＳｉＯ_Ｘ活性層を有する発光素子に係る効率的な電流注入を実現するために最適化されている。最適化されたＨＤＰＣＶＤおよび堆積後のアニール処理によって、ターン‐オン電圧を８０Ｖ付近から２０Ｖ以下に減少せることができる。

図２Ａは、活性層としてナノ結晶性シリコン含有ＳｉＯ_Ｘを用いた発光素子を示す部分断面図である。また、図２ｂは、ＳＩＭ発光素子（高効率集光素子）を用いた発光方法を示すフローチャートである。電気的に往復運動する発光素子１００は、ナノ結晶性シリコン含有シリコン絶縁膜１０４が使用されて供給される。ナノ結晶性シリコン含有シリコン絶縁膜１０４は、ドープされたシリコンウェハおよび透明金属の間に挟まれている。上記透明な金属電極１０８の材料としては、例えば、伝導性金属である金または白金などが挙げられる。

工程２０２において、ＨＤＰＥＣＶＤ処理を用いて、上記活性層を、３０ｎｍ以上、２００ｎｍ以下の範囲内の厚さ１０６にて堆積する。また、透明な金属電極を、ＳｉＯ_Ｘ膜上に形成する。２０ボルト未満の電位が発光素子１００に適用された際（工程２０４）、６０ｎｍ未満の膜厚および約１８％のＳｉ体積充填率と仮定すると、０．０３ワット毎平方メートル（Ｗ／ｃｍ^２）を超える表面放射出力が発生する（工程２０６）。基板（底部電極）が、ｎ型ドープされている場合、上記基板は、アース、および、負の電圧源に接続された透明な金属電極１０８に接続されていてもよい。なお、金属電極１０８に代えて半導体電極をＳｉＯ_Ｘ膜上に形成してもよい。

図３に示すように、表面放射波長は、約１５０ｎｍ（半値全幅）のスペクトル幅を有し、中心が８００ｎｍ付近の放射波長を有する。約２００ｎｍの膜厚１０６を有する、ＳｉＯ_Ｘから構成されるナノ結晶性シリコン含有シリコン絶縁膜１０４は、約０．６メガボルト毎センチメートル（Ｍｖ／ｃｍ）の空間電界および電荷捕獲電界を生じさせる。また、約５０ｎｍの膜厚１０６および約１８％のシリコン体積充填率を有する上記ナノ結晶性シリコン含有シリコン絶縁膜１０４は、約０．７Ｍｖ／ｃｍの空間電界および電荷捕獲電界を生じさせる。これは、ＳｉＯ_Ｘ膜が適用されていない従来の発光素子の約半分の値である。

図３は、図２Ａの発光素子の光放射スペクトルを測定するために用いられるプローブとして使用されるマルチモードファイバ（a multiple-mode fiber）を備えるモノクロメーターの描写結果を示すグラフである。同図は、光ルミネセンス（ＰＬ）波長の非常に近接して、８００ｎｍ付近に放射ピークが生じていることを示している。

図４は、電子ルミネセンス光の捕集装置を示す図である。発光素子（図中のＬＥＤ）は、距離Ｒに対する断面積比率が小さいため、点光源であるとみなすことができる。

図５は、基板ウェハの種類およびアニール処理の後処理に関する光放射特性の依存性を示すグラフである。光出力は図４に示す捕集装置を用いて捕集される。図１および図２Ａに示すように、発光素子は３層構造である。発光素子１００の発光出力は、３層間の界面によって大きく影響される。また、底部のシリコンウェハにおけるドーパントの種類によって顕著な影響が示される。ｎ^＋型の基板ウェハ上に作製された発光素子は、Ｐ^＋型の基板ウェハに比較して、バイアスされた際により発光する。さらに、堆積後のアニール処理の条件（特に温度）は、発光特性に重要な影響を及ぼす。

図５に要約された結果によれば、他の処理条件および発光素子の構成が同様であれば、ｎ^＋型の基板ウェハ上にて作製された発光素子（ＬＥＤ）は、ｐ^＋型の基板ウェハ上にて作製された発光素子よりもより効率的な光出力を示すことが明確に示されていることがわかる。また、８００℃および１５分間の条件にてアニール処理された発光素子と比較して、アニール処理後に６００℃および１５分間処理された発光素子の方がより発光する性能が高い。

従来、電気装置の活性層に係るターン‐オン電圧は、活性層の厚さが減少することによって減少することが知られている（定電流の状態を維持している間）。しかしながら、このように、ＳｉＯ_Ｘ発光素子の電圧、活性層の厚さ、および、放射出力の間に関連があることは知られていない。薄膜を備える発光素子は通常、発光が弱い（発光に関与する物質が少ない）。このように、素子の活性層からより多く発光させるためには、電圧を増加させる必要がある。つまり、単純にＳｉＯ_Ｘ膜の厚さが減少することによって低下した電圧を補う必要がある。

ナノ結晶性シリコン含有ＳｉＯ_Ｘ活性層に関して、実用的な最小厚さは２００ｎｍである。実験的な研究によって、従来のＳｉＯ_Ｘ層が、外部場に対する強い固有の逆反応場を形成することが確認されている。なお、２００ｎｍよりも薄層であると、効率的な電流注入が妨げられる。ナノ結晶性シリコン含有ＳｉＯ_Ｘ発光素子に関して電流注入を予測する修正された Fowler Nordheim 理論モデルは、以下のように表され得る。

上記式において、Ｅ_ｅｆｆ＝Ｅ_ｅｘｔ−Ｅ_ｂｕｉであり、Ｅ_ｅｆｆは有効磁界、Ｅ_ｅｘｔは外部場、Ｅ_ｂｕｉは固有の逆反応場である。上記逆反応場は、発光素子に適用される‘真の’場を減少させることによって外部場を弱める。Ｅ_ｅｘｔは概して複雑な関数である。さらに：

上記式において、ｍ^＊はキャリアの有効質量であり、ｑは各キャリアの電荷であり、φ_Ｂは障壁高さであり、ｈはプランク定数である。Ｅ_{Ｂａｒｒｉｅｒ}は、キャリアがＦＮトンネル現象にて越える必要がある障壁電位高さに相当する。

図６は、修正された Fowler-Nordheimモデルを用いた算出データとの比較データを示すグラフである。上記データにおいて良好な一致が達成されている。従来の５０ｎｍのＳｉＯ_Ｘ活性層を有する発光素子に関して、Ｅ_ｂｕｉを２００ｎｍの発光素子のものに対して２倍の値とすることができ、効率的な電流注入を妨げ、低いターン‐オン電圧を達成することができる。これらは同じ処理、および、厚さを除いて同じ配置の発光素子にて作製されるものの、Ｅ_{Ｂａｒｒｉｅｒ}はこれら２つの種類の発光素子に関して同じではない。この結果は、この結果は、異なる有効磁界Ｅ_ｅｆｆにおいて異なる障壁電位の傾きによって説明される。

要約すると、低いターン‐オン電圧を有するナノ結晶性シリコン含有ＳｉＯ_Ｘ発光素子は、電流注入が改善された薄膜の活性層を用いることのない、従来の手法では作製することができない。しかしながら、薄膜（すなわち、２００ｎｍまたはそれより薄い）の場合、逆反応場Ｅ_ｂｕｉは同様に電流注入を妨げる。本発明によれば、薄膜のナノ結晶性シリコン含有ＳｉＯ_Ｘ発光素子に関する逆反応場を最小限に抑える方法を提供することができ、低いターン‐オン電圧の発光装置を製造できる。さらに、導入された堆積後の処理を最適化することができる。最適化されたＨＤＰＥＣＶＤ処理は、以下の工程を有している。（１）全ての処理パラメータを固定して、Ｎ_２Ｏの流速を段階的に減少させる。本工程では、最適条件において、２００ｎｍの厚さを有する発光素子に関して４０Ｖ未満の範囲にてターン‐オン電圧を有する発光装置を製造する。（２）ＳｉＯ_Ｘ活性層の厚さを減少させ、一方、固定されたＮ_２Ｏ／ＳｉＨ_４の流速に関する他のＨＤＰＥＣＶＤのパラメータを最適化し、比較的高いシリコン濃度にてＳｉＯ_Ｘ膜を製造する。本工程では、急激に薄膜による電荷注入の効率を低下させる空間電荷効果を最小化させる。最適条件を用いて、空間および電荷捕獲効果（space and charge trap effect）を減少させることができるので、高いターン‐オン電圧を低下させることができる。

ＨＤＰＥＣＶＤ製造方法にて用いられるパラメータは、ＳｉＯ_Ｘ層が約５０ｎｍおよび２００ｎｍの２つのグループの発光素子に関する表１にまとめられている。ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、シリコンが高濃度な酸化シリコン（ＳＲＳＯ）膜である。図７に示されていように、１７．５Ｖが測定されており、２０Ｖ以下の低いターン‐オン電圧（約０．０５Ｗ／ｍ^２に相当し、図４に示す測定システムにて０．１ｎＷにて規定される）が実証されている。

図７は、表１に記載されたナノ結晶性シリコン含有ＳｉＯ_Ｘ膜サンプルのターン‐オン電圧を示すグラフである。表２は、ＨＤＰＥＣＶＤ製造方法において用いられたパラメータが記載されている。上記パラメータは、シリコン濃度および種々のフィルム厚さの度合いを対比するものである。

表３は、光学指数（ｎ）（光学定数ｎ（屈折率））に対して、ＨＤＰＥＣＶＤ作製条件を相互参照するものである。

ＳｉＯ_Ｘ膜内のシリコン濃度は、ＳｉＯ_Ｘ膜の光学指数を用いて測定可能である。シリコンは、酸化シリコン（誘電率ε_ＯＸを有する）内において同じ誘電率ε_Ｓｉを維持するとの前提に基づき、実効誘電率ε_ｅｆｆは、以下のように算出され得る。

上記式において、ｆは、酸化シリコン膜内におけるシリコンの充填率であり、実効誘電率ε_ｅｆｆは実質、想定量よりも遥かに大きいため（損失のため）、測定されたＳｉＯ_Ｘ膜の光学指数であるｎ_ｅｆｆは、以下のように表され得る。

誘電率ε_ＯＸを２．３７、誘電率ε_Ｓｉを１１．６８とすると、シリコン濃度を制御することによって、実効光学指数は、１．５４（ｆ＝０）以上、３．４４（ｆ＝１００％）以下の範囲内にて変化する。表３に要約されたサンプルは、２．８％以上、１７．２％以下の範囲内でのシリコンの充填率に相当する、１．６４以上、２．０２以下にて変化する光学指数を有する。

表３から、シリコンの充填率が１８％（例えば、サンプル0725-34AB）に近付くにつれて、電流注入が非常に効率的になるにも関わらず、強い発光が観測されなくなる。シリコン充填率が２．８％程度に低い（例えば、0725-33AB）場合、強い発光が観測される。しかしながら、高いターン‐オン電圧が必要となる。これらの結果に基づいて、シリコン充填率手法に係る最適条件は、約２．８％および約１８％の間とすべきである。しかし、この範囲よりもわずかに広い範囲で実効性があると考えられる。

上述のように、作動電圧を減少させる試みにおいて、電子装置におけるＳｉＯ_Ｘ活性層の厚さを減少させる概念は新しいものではない。２００ｎｍおよび５０ｎｍの厚さを有する発光素子を比較すると、理想的には、５０ｎｍの発光素子の方が、２００ｎｍの発光素子の１／４の作動電圧を有することとなる。すなわち、Ｖ_{２００ｎｍ}／２００ｎｍ＝Ｖ_５０ｎｍ／５０ｎｍとなる。このように、理想的な作動電圧は、２００ｎｍの発光素子では４０Ｖであり、５０ｎｍの発光素子では１０ｎｍになると考えられる。

しかしながら、従来の膜を用いてこれらの結果を達成することはできない。空間および電荷捕獲効果は、膜厚が２００ｎｍから５０ｎｍに減少すると、理想的な場の発生を妨げる。従来の発光素子に関して、空間電荷からの固有の逆反応場は、１．５ｍｖ／ｃｍから３．０ｍｖ／ｃｍへ増加する。空間電荷に起因して、従来の２００ｎｍの発光素子は、実効作動電圧が、測定結果および上述したように、４０Ｖ以上、７０Ｖ以下となる（２００ｎｍの発光素子に関して１ｍｖ／ｃｍ以上、２０ｖ以下）。厚さが２００ｎｍから５０ｎｍに減少すると、空間電荷間の離間距離は減少する。そして、空間電荷の効果は更に高まる。このように、従来の５０ｎｍのＳｉＯ_Ｘに関する作動電圧は理論的な１０Ｖではなく、４０Ｖである。

しかし、本発明に係る処理によれば、５０ｎｍの厚さのＳｉＯ_Ｘ膜であっても低い作動電圧を有する発光素子を提供することができる。上述したように、上記作動電圧は２０Ｖ未満であり、従来の５０ｎｍの発光素子に関して必要な４０Ｖのターン‐オン電圧の半分である。本発明に係る処理は、厚さに伴い電圧のさらなる拡大縮小を許容する空間および電荷捕獲効果を最小限に抑制することができる。

図８は、ナノ結晶性シリコン含有シリコン絶縁膜を用いた発光素子の製造方法を示すフローチャートである。明確にするため、連続して番号工程が番号付けされているが、当該製造方法において、番号は工程の順番を必ずしも決定付けるものではない。並行して、または、順番を厳格に守る必要が無くなされる処理の中には省略され得るものもある。上記製造方法は、工程８００から開始する。

工程８０２では、底部電極を供給する。具体的には、ｎ型ドープされたもしくはｐ型ドープされた半導体、または、金属底部電極を供給する。工程８０４では、ＨＤＰＥＣＶＤ処理を用いて、３０ｎｍ以上、２００ｎｍ以下の範囲内の厚さを有する上記底部電極上にシリコン絶縁膜を堆積する。上記シリコン絶縁膜は、Ｏ、Ｎ、またはＣなどを含んでいてもよい。例えば、シリコン絶縁膜はＸが０を超えて２未満のＳｉＯ_Ｘ、Ｘが０を超えて４未満のＳｉ_３Ｎ_ＸまたはＸが０を超えて１未満のＳｉＣ_Ｘであってもよい。工程８０６では、上記シリコン絶縁膜をアニール処理する。一形態において、アニール処理の継続時間は、約１０分以上、１２０分未満である。底部電極が半導体である場合、アニール処理温度は、約５５０℃以上、６００℃以下の範囲内である。一方、底部電極が金属である場合、アニール処理温度は、２００℃以上、３５０℃以下の範囲内である。工程８０８では、アニール処理に応じて、シリコン絶縁膜内にシリコンナノ結晶が形成される。次に工程８１０では、上記シリコン絶縁膜上に透明な金属電極を形成する。具体的には、シリコン絶縁膜が、Ｘが０を超えて２未満のＳｉＯ_Ｘの場合、ＳｉＯ_Ｘ膜上に透明な金属電極を形成する。

工程８０４におけるシリコン絶縁膜の堆積処理は、サブ工程を含んでいてもよい。工程８０４ａでは、約２０立方センチメートル毎分（以下、適宜「ＳＣＣＭ」と略す）以上、３０ＳＣＣＭ以下の範囲内でシラン（ＳｉＨ_４）を導入する。さらに、工程８０４ｂでは、約２５以上、３５ＳＣＣＭ以下の範囲内にてＮ_２Ｏを導入する。なお、当該製造方法をチャンバ内で行っている場合には、上記シランおよびＮ_２Ｏをチャンバ内に導入する。

工程８０４ｃでは、１３．５６メガヘルツ（ＭＨｚ）以上、３００ＭＨｚ以下の範囲内の波長、および、約１ワット毎平方センチメートル（Ｗ／ｃｍ^２）以上、２０Ｗ／ｃｍ^２以下の電力密度の範囲内にて、上部電極に電力を供給する。工程８０４ｄでは、５０キロヘルツ以上、１３．５６ＭＨｚ以下の範囲内の波長、および、約１ワット毎平方センチメートル（Ｗ／ｃｍ^２）以上、５Ｗ／ｃｍ^２以下の電力密度の範囲内にて、下部電極に電力を供給する。

アニール処理されたナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、１Ｍｖ／ｃｍの電界に関して、１×１０^６Ω／ｃｍの導電率を有している。他の形態において、アニール処理されたナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、２．５％以上、２０％以下の範囲内のシリコン充填率を有している。

さらに他の形態において、約１８％のシリコン充填率であり、６０ｎｍ未満のアニール処理されたナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、２０Ｖ未満のターン‐オン電圧を有する。上記ターン‐オン電圧は、０．０３ワット毎平方メートル（Ｗ／ｃｍ^２）を超える表面放射出力、および、約１５０ｎｍ（半値全幅）のスペクトル幅であり、中心が８００ｎｍ付近の放射波長に対して規定される。また、他の形態として、アニール処理されたナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、２００ｎｍの膜厚に関して、約０．６Ｍｖ／ｃｍの空間電界および電荷捕獲電界を有している。約５０ｎｍの膜厚に関して、約１８％のシリコン体積充填率を有するアニール処理されたナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、約０．７Ｍｖ／ｃｍの空間電荷電界を有している。さらに、１０％以下のシリコン体積充填率を有する５０ｎｍの膜厚のＳｉＯ_Ｘ膜は、約１．２Ｍｖ／ｃｍの空間電界および電荷捕獲電界を有している。

また、一形態において、ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、約１８％のシリコン体積充填率の場合、約１．９３の光学指数を有している。ＳｉＯ_Ｘ膜中のシリコンナノ結晶は、約４ｎｍの直径、約１．０×１０^１７／ｃｍ^３以上、５．４×１０^１８／ｃｍ^３以下の範囲内の密度、および、約５．７ｎｍ以上、１０ｎｍ以下の範囲内のシリコンナノ結晶間距離を有する。上記シリコンナノ結晶は、シリコンの体積充填率に依存した密度およびナノ結晶間の距離を有している。

図９は、誘導結合プラズマ源を有する高密度プラズマ（ＨＤＰ）システムを概略的に示す図である。同図に示された上記システムは、シリコン結晶性ＳｉＯ_Ｘ膜を堆積する上記ＨＤＰＥＣＶＤ処理を可能とするシステムの一例である。上部電極１は、高周波出力（ＲＦ）源２によって駆動される。一方、下部電極３は低周波出力源４によって駆動される。高密度の誘導結合プラズマ（ＩＣＰ）源である高周波出力源２からのＲＦ電力は、マッチング回路５およびハイパスフィルター７を通じて上部電極１に伝えられる。さらに、ローパスフィルター９および整合変成器１１を通じて、下部電極３への電力は上部電極１の電力とは独立して変更することができる。

上部電極の電力周波数は、ＩＣＰ（inductively coupled plasma）の設定に依存し、約１３．５６〜約３００メガヘルツ（ＭＨｚ）の範囲内とすることができる。下部電極の電力周波数は、イオンエネルギーを制御するため、約５０キロヘルツ（ＫＨｚ）から約１３．５６ＭＨｚまでの範囲内にて変更することができる。また、圧力の上限は、５００ｍＴｏｒｒ（６６．６５Ｐａ）である。上部電極の電力は、約１０ワット毎平方センチメートル（Ｗ／ｃｍ^２）の大きさにすることができる。一方、下部電極の電力は、３ワット毎平方センチメートル（Ｗ／ｃｍ^２）の大きさとすることができる。

高密度プラズマ（ＨＤＰ）システムの重要な特徴は、プラズマに晒される誘導コイルが用いられないという点である。上記誘導コイルは、不純物の発生源を排除するものである。上記上部電極および下部電極の電力は、独立して制御することができる。また、上記電極がプラズマに晒されないように、種々のコンデンサを用いたシステム筐体を適用させる必要はない。すなわち、上部電極および下部電極の間でクロストークは生じず、上記プラズマ電位は低く、通常２０Ｖ未満である。システム筐体の電位は、フローティングタイプの電位であり、上記システム設計および電力結合の性質に依存する。

ＨＤＰ処理（HDP tool）は、実際には、１×１０^１１ｃｍ^−３以上の電子濃度および１０ｅＶ以下の電子温度での高密度プラズマ処理である。容量結合プラズマツールなどの多くの高密度プラズマシステムおよび従来の設計におけるように、上部電極およびシステム筐体に連結されたコンデンサ間において、異なるバイアスを維持する必要はない。他の形態では、上部電極および下部電極は、ＲＦおよび低周波数（ＬＦ）の電力を受けてもよい。

ナノ結晶性シリコン含有絶縁膜活性層から作製される発光素子は、関連する製造処理と共に示されている。また、本発明に係る具体的な構成および処理は図面に示されているが、本発明は図示された具体例に限定されるものではない。本発明に係る他の変形例および具体例については、当業者によって適宜変更することができる。すなわち、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。なお、本明細書において、所定の数値に「約」が付されている表記は、上記所定の数値自体の値をも含んでいるものとする。

また、本発明には、以下の発光素子の製造方法、発光素子、および、発光方法が含まれる。

（１）シリコン（Ｓｉ）ナノ結晶性シリコン絶縁膜が用いられた発光素子の製造方法において、ドープされた半導体および金属からなる群から選ばれた底部電極を供給する工程と、高密度プラズマ化学気相成長法（ＨＤＰＥＣＶＤ）を用いて、上記底部電極上に、３０ナノメートル（ｎｍ）以上、２００ナノメートル（ｎｍ）以下の範囲の厚さ、および、Ｏ、ＮおよびＣからなる群から選ばれた材料を含むシリコン絶縁膜を堆積する工程と、シリコン絶縁膜をアニール処理する工程と、上記アニール処理に応じて、シリコン絶縁膜内にシリコンナノ結晶を形成する工程と、シリコンナノ結晶シリコン絶縁膜上に透明な金属電極を形成する工程とを含むことを特徴とする発光素子の製造方法。

（２）上記シリコン絶縁膜を堆積する工程は、Ｘが２未満のＳｉＯ_Ｘ、Ｘが４未満のＳｉ_３Ｎ_ＸまたはＸが１未満のＳｉＣ_Ｘからなる群から選ばれた膜を堆積する工程を含むことを特徴とする（１）に記載の発光素子の製造方法。

（３）上記ＳｉＯ_Ｘ膜を堆積する工程は、シラン（ＳｉＨ_４）を約２０立方センチメートル毎分（ＳＣＣＭ）以上、３０立方センチメートル毎分以下（ＳＣＣＭ）の範囲内にて導入する工程と、Ｎ_２Ｏを約２５ＳＣＣＭ以上、３５ＳＣＣＭ以下の範囲内にて導入する工程と、１３．５６メガヘルツ（ＭＨｚ）以上、３００メガヘルツ（ＭＨｚ）以下の範囲内の波長、および、約１ワット毎平方センチメートル（Ｗ／ｃｍ^２）以上、２０ワット毎平方センチメートル（Ｗ／ｃｍ^２）以下の電力密度の範囲内にて、上部電極に電力を供給する工程と、５０キロヘルツ以上、１３．５６ＭＨｚ以下の範囲内の波長、および、約１Ｗ／ｃｍ^２以上、５Ｗ／ｃｍ^２以下の電力密度の範囲内にて、下部電極に電力を供給する工程とを含むことを特徴とする（２）に記載の発光素子の製造方法。

（４）シリコン絶縁膜をアニール処理する工程では、約１０分以上、１２０分以下の範囲内の継続時間、および、上記底部電極が半導体の場合、約５５０℃以上、６００℃以下の範囲内の温度にて、上記底部電極が金属の場合、約２００℃以上、３５０℃以下の範囲内の温度にて、ＳｉＯ_Ｘ膜をアニール処理することを特徴とする（３）に記載の発光素子の製造方法。

（５）上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、少なくとも１メガボルト毎センチメートル（Ｍｖ／ｃｍ）の電界に関して、少なくとも１×１０^６Ω／ｃｍ未満の導電率を有することを特徴とする（２）に記載の発光素子の製造方法。

（６）上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、２．５％以上、２０％以下の範囲内のシリコン体積充填率を有することを特徴とする（２）に記載の発光素子の製造方法。

（７）上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、６０ｎｍ未満の厚さおよび約１８％のシリコン体積充填率を有する膜に対して、０．０３ワット毎平方メートル（Ｗ／ｍ^２）を超える表面放射出力に関して規定された２０ボルト未満のターン‐オン電圧を有することを特徴とする（２）に記載の発光素子の製造方法。

（８）上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、半値全幅（Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）が約１５０ｎｍのスペクトル幅であり、８００ｎｍ付近を中心とした放射波長を有することを特徴とする（７）に記載の発光素子の製造方法。

（９）上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、約２００ｎｍの厚さであり、約０．６Ｍｖ／ｃｍの空間電界および電荷捕獲電界を有することを特徴とする（２）に記載の発光素子の製造方法。

（１０）上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、約５０ｎｍの厚さであり、約１８％のシリコン体積充填率の場合、約０．７メガボルト毎センチメートルの空間電界および電荷捕獲電界を有し、約１０％以下のシリコン体積充填率の場合、約１．２メガボルト毎センチメートルの空間電界および電荷捕獲電界を有することを特徴とする（２）に記載の発光素子の製造方法。

（１１）上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、シリコン体積充填率が約１８％であり、約１．９３の光学指数を有することを特徴とする（２）に記載の発光素子の製造方法。

（１２）上記ＳｉＯ_Ｘ膜内のシリコンナノ結晶は、約４ｎｍの直径、約１．０×１０^１７／ｃｍ^３以上、５．４×１０^１８／ｃｍ^３以下の密度、および、約５．７ｎｍ以上、１０ｎｍ以下の範囲内におけるシリコンナノ結晶間の距離を有することを特徴とする（２）に記載の発光素子の製造方法。

（１３）上記シリコンナノ結晶は、シリコン体積充填率に依存する密度およびナノ結晶間の距離を有することを特徴とする（１２）に記載の発光素子の製造方法。

（１４）シリコン（Ｓｉ）ナノ結晶性シリコン絶縁膜が用いられた発光素子において、ドープされた半導体および金属からなる群から選ばれた底部電極と、上記底部電極上に形成された、３０ナノメートル（ｎｍ）以上、２００ナノメートル（ｎｍ）以下の範囲の厚さ、および、Ｏ、ＮおよびＣからなる群から選ばれた材料を含むナノ結晶性シリコン含有シリコン絶縁膜と、ＳｉＯ_Ｘ膜上に形成された透明な金属電極とを備えることを特徴とする発光素子。

（１５）上記シリコン絶縁膜は、Ｘが２未満のＳｉＯ_Ｘ、Ｘが４未満のＳｉ_３Ｎ_ＸおよびＸが１未満のＳｉＣ_Ｘからなる群から選ばれたことを特徴とする（１４）に記載の発光素子。

（１６）上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、２．５％以上、２０％以下の範囲内のシリコン体積充填率を有することを特徴とする（１４）に記載の発光素子。

（１７）上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、少なくとも１メガボルト毎センチメートル（Ｍｖ／ｃｍ）の電界に関して、１×１０^６Ω／ｃｍ未満の導電率を有することを特徴とする（１５）に記載の発光素子。

（１８）上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、６０ｎｍ未満の厚さおよび約１８％のシリコン体積充填率を有する膜に関して、０．０３ワット毎平方メートル（Ｗ／ｍ^２）を超える表面放射出力に対して２０ボルト未満のターン‐オン電圧を有することを特徴とする（１５）に記載の発光素子。

（１９）上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、半値全幅（Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）が約１５０ｎｍのスペクトル幅であり、８００ｎｍ付近を中心とした放射波長を有することを特徴とする（１８）に記載の発光素子。

（２０）上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、約５０ｎｍの厚さであり、
約１８％のシリコン体積充填率の場合、約０．７メガボルト毎センチメートルの、空間電界および電荷捕獲電界を有し、約１０％以下のシリコン体積充填率の場合、約１．２メガボルト毎センチメートルの空間電界および電荷捕獲電界を有することを特徴とする（１８）に記載の発光素子。

（２１）上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、シリコン体積充填率が約１８％であり、約１．９３の光学指数を有することを特徴とする（１５）に記載の発光素子。

（２２）上記ＳｉＯ_Ｘ膜内のシリコンナノ結晶は、約４ｎｍの直径、約１．０×１０^１７／ｃｍ^３以上、５．４×１０^１８／ｃｍ^３以下の密度、および、約５．７ｎｍ以上、１０ｎｍ以下の範囲内におけるシリコンナノ結晶間の距離を有することを特徴とする（１５）に記載の発光素子。

（２３）発光素子を用いた発光方法において、ドープされた半導体および金属からなる群から選ばれた底部電極と、上記底部電極上に形成された、６０ナノメートル（ｎｍ）以下の厚さおよび約１８％のシリコン体積充填率を有しており、Ｘが２未満のＳｉＯ_Ｘ、Ｘが４未満のＳｉ_３Ｎ_ＸまたはＸが１未満のＳｉＣ_Ｘからなる群から選ばれたナノ結晶性シリコン含有シリコン膜と、上記ＳｉＯ_Ｘ膜上に形成された透明な金属電極とを含む素子を供給し、上記半導体電極に対して２０ボルト未満の電位を供給し、０．０３ワット毎平方メートル（Ｗ／ｍ^２）を超える表面放射出力を発生させることを特徴とする発光方法。

〔関連出願〕
本願は、Pooran Joshi等により発明された、ナノ結晶性シリコン含有酸化シリコン薄膜に係る米国特許出願第11/418,273（代理人 Docket,No.SLA0963, ２００６年５月４日出願）の一部継続出願である。米国特許出願第11/418,273は以下の出願の一部継続出願である。
・Pooran Joshi等により発明された薄膜酸化プロセスの促進に係る米国特許出願第11/327,612（代理人 Docket,シリアルNo.SLA8012,２００６年１月６日出願）。
・Pooran Joshi等により発明された高密度プラズマ水素化に係る米国特許出願第11/013,605（２００４年１２月１５日出願，）。
・Pooran Joshi等により発明された酸素結合を改善した酸化物の堆積に係る米国特許出願第10/801,377（２００４年３月１５日出願）。
・Pooran Joshi等により発明されたゲート酸化物の高濃度プラズマ酸化の促進に係る米国特許出願第11/139,726（２００５年５月２６日出願）。
・Pooran Joshi等により発明されたシリコン薄膜のための高濃度プラズマプロセスに係る米国特許出願第10/871,939（２００４年６月１７日出願）。
・Pooran Joshi等により発明された酸化物薄膜の製造方法に係る米国特許出願第10/801,374（２００４年３月１５日出願）。
上述の全ての出願が、本願の参考文献として援用される。

本発明は、発光素子およびこれを用いる光電子工学分野および集積メモリ装置の分野にて利用することが可能である。

１ 上部電極
３ 下部電極
１００ 発光素子
１０２ 底部電極
１０４ ナノ結晶性シリコン含有シリコン絶縁膜
１０８ 金属電極

Claims (23)

1. ナノ結晶性シリコンを含有する絶縁膜が用いられた発光素子の製造方法において、
   ドープされた半導体および金属からなる群から選ばれた底部電極を供給する工程と、
   高密度プラズマ化学気相成長法を用いて、上記底部電極上に、３０ｎｍ以上、２００ｎｍ以下の範囲の厚さ、および、Ｏ、ＮおよびＣからなる群から選ばれた材料を含むシリコン絶縁膜を堆積する工程と、
   シリコン絶縁膜をアニール処理する工程と、
   アニール処理に応じて、シリコン絶縁膜内にシリコンナノ結晶を形成する工程と、
   シリコン絶縁膜内にシリコンナノ結晶が形成されたナノ結晶性シリコン含有シリコン絶縁膜上に透明な金属電極または半導体電極を形成する工程とを含むことを特徴とする発光素子の製造方法。
2. 上記シリコン絶縁膜を堆積する工程は、Ｘが０を超えて２未満のＳｉＯ_Ｘ、Ｘが０を超えて４未満のＳｉ_３Ｎ_ＸまたはＸが０を超えて１未満のＳｉＣ_Ｘからなる群から選ばれた膜を堆積する工程を含むことを特徴とする請求項１に記載の発光素子の製造方法。
3. シリコン絶縁膜を堆積する工程は、
   シランを２０ＳＣＣＭ以上、３０ＳＣＣＭ以下の範囲内にて導入する工程と、
   Ｎ_２Ｏを２５ＳＣＣＭ以上、３５ＳＣＣＭ以下の範囲内にて導入する工程と、
   １３．５６ＭＨｚ以上、３００ＭＨｚ以下の範囲内の波長、および、１Ｗ／ｃｍ^２以上、２０Ｗ／ｃｍ^２以下の電力密度の範囲内にて、上部電極に電力を供給する工程と、
   ５０キロヘルツ以上、１３．５６ＭＨｚ以下の範囲内の波長、および、１Ｗ／ｃｍ^２以上、５Ｗ／ｃｍ^２以下の電力密度の範囲内にて、下部電極に電力を供給する工程とを含むことを特徴とする請求項２に記載の発光素子の製造方法。
4. 上記シリコン絶縁膜を堆積する工程では、上記Ｘが０を超えて２未満のＳｉＯ_Ｘを堆積してナノ結晶性シリコン含有ＳｉＯ_Ｘ膜を堆積し、
   上記シリコン絶縁膜をアニール処理する工程では、
   １０分以上、１２０分以下の範囲内の継続時間、および、
   上記底部電極が半導体の場合、５５０℃以上、６００℃以下の範囲内の温度にて、
   または、上記底部電極が金属の場合、２００℃以上、３５０℃以下の範囲内の温度にて、ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜をアニール処理することを特徴とする請求項３に記載の発光素子の製造方法。
5. 上記シリコン絶縁膜を堆積する工程では、上記Ｘが０を超えて２未満のＳｉＯ_Ｘを堆積してナノ結晶性シリコン含有ＳｉＯ_Ｘ膜を堆積し、
   上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、少なくとも１Ｍｖ／ｃｍの電界に関して、１×１０^６Ω／ｃｍ未満の導電率を有することを特徴とする請求項２に記載の発光素子の製造方法。
6. 上記シリコン絶縁膜を堆積する工程では、上記Ｘが０を超えて２未満のＳｉＯ_Ｘを堆積してナノ結晶性シリコン含有ＳｉＯ_Ｘ膜を堆積し、
   上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、２．５％以上、２０％以下の範囲内のシリコン体積充填率を有することを特徴とする請求項２に記載の発光素子の製造方法。
7. 上記シリコン絶縁膜を堆積する工程では、上記Ｘが０を超えて２未満のＳｉＯ_Ｘを堆積してナノ結晶性シリコン含有ＳｉＯ_Ｘ膜を堆積し、
   上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、６０ｎｍ未満の厚さおよび１８％のシリコン体積充填率を有しており、
   ０．０３Ｗ／ｍ^２を超える表面放射出力にて規定された２０ボルト未満のターン‐オン電圧を有することを特徴とする請求項２に記載の発光素子の製造方法。
8. 上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、半値全幅が１５０ｎｍのスペクトル幅であり、８００ｎｍ付近を中心とした放射波長を有することを特徴とする請求項７に記載の発光素子の製造方法。
9. 上記シリコン絶縁膜を堆積する工程では、上記Ｘが０を超えて２未満のＳｉＯ_Ｘを堆積してナノ結晶性シリコン含有ＳｉＯ_Ｘ膜を堆積し、
   上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、２００ｎｍの厚さであり、０．６Ｍｖ／ｃｍの空間電界および電荷捕獲電界を有することを特徴とする請求項２に記載の発光素子の製造方法。
10. 上記シリコン絶縁膜を堆積する工程では、上記Ｘが０を超えて２未満のＳｉＯ_Ｘを堆積してナノ結晶性シリコン含有ＳｉＯ_Ｘ膜を堆積し、
    上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、５０ｎｍの厚さであり、
    １８％のシリコン体積充填率の場合、０．７Ｍｖ／ｃｍの空間電界および電荷捕獲電界を有し、または、１０％以下のシリコン体積充填率の場合、１．２Ｍｖ／ｃｍの空間電界および電荷捕獲電界を有することを特徴とする請求項２に記載の発光素子の製造方法。
11. 上記シリコン絶縁膜を堆積する工程では、上記Ｘが０を超えて２未満のＳｉＯ_Ｘを堆積してナノ結晶性シリコン含有ＳｉＯ_Ｘ膜を堆積し、
    上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、シリコン体積充填率が１８％であり、１．９３の光学指数を有することを特徴とする請求項２に記載の発光素子の製造方法。
12. 上記シリコン絶縁膜を堆積する工程では、上記Ｘが０を超えて２未満のＳｉＯ_Ｘを堆積してナノ結晶性シリコン含有ＳｉＯ_Ｘ膜を堆積し、
    上記ＳｉＯ_Ｘ膜内のシリコンナノ結晶は、４ｎｍの直径、１．０×１０^１７／ｃｍ^３以上、５．４×１０^１８／ｃｍ^３以下の密度、および、５．７ｎｍ以上、１０ｎｍ以下の範囲内におけるシリコンナノ結晶間の距離を有することを特徴とする請求項２に記載の発光素子の製造方法。
13. 上記シリコンナノ結晶は、シリコン体積充填率に依存する密度およびナノ結晶間の距離を有することを特徴とする請求項１２に記載の発光素子の製造方法。
14. ナノ結晶性シリコン含有シリコン絶縁膜が用いられた発光素子において、
    ドープされた半導体および金属からなる群から選ばれた底部電極と、
    上記底部電極上に形成された、３０ｎｍ以上、２００ｎｍ以下の範囲の厚さ、および、Ｏ、ＮおよびＣからなる群から選ばれた材料を含むナノ結晶性シリコン含有シリコン絶縁膜と、
    上記ナノ結晶性シリコン含有シリコン絶縁膜上に形成された透明な金属電極または半導体電極とを備えることを特徴とする発光素子。
15. 上記シリコン絶縁膜は、Ｘが０を超えて２未満のＳｉＯ_Ｘ、Ｘが０を超えて４未満のＳｉ_３Ｎ_ＸまたはＸが０を超えて１未満のＳｉＣ_Ｘからなる群から選ばれた材料から構成されていることを特徴とする請求項１４に記載の発光素子。
16. 上記シリコン絶縁膜は、Ｘが０を超えて２未満のＳｉＯ_Ｘであるナノ結晶性シリコン含有ＳｉＯ_Ｘ膜であり、
    上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、２．５％以上、２０％以下の範囲内のシリコン体積充填率を有することを特徴とする請求項１４に記載の発光素子。
17. 上記シリコン絶縁膜は、上記Ｘが０を超えて２未満のＳｉＯ_Ｘであるナノ結晶性シリコン含有ＳｉＯ_Ｘ膜であり、
    上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、少なくとも１Ｍｖ／ｃｍの電界に関して、１×１０^６Ω／ｃｍ未満の導電率を有することを特徴とする請求項１５に記載の発光素子。
18. 上記シリコン絶縁膜は、上記Ｘが０を超えて２未満のＳｉＯ_Ｘであるナノ結晶性シリコン含有ＳｉＯ_Ｘ膜であり、
    上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、６０ｎｍ未満の厚さおよび１８％のシリコン体積充填率を有する膜に関して、０．０３Ｗ／ｍ^２を超える表面放射出力に対して２０ボルト未満のターン‐オン電圧を有することを特徴とする請求項１５に記載の発光素子。
19. 上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、半値全幅が１５０ｎｍのスペクトル幅であり、８００ｎｍ付近を中心とした放射波長を有することを特徴とする請求項１８に記載の発光素子。
20. 上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、５０ｎｍの厚さであり、
    １８％のシリコン体積充填率の場合、０．７メガボルト毎センチメートルの空間電界および電荷捕獲電界を有し、
    １０％以下のシリコン体積充填率の場合、１．２メガボルト毎センチメートルの空間電界および電荷捕獲電界を有することを特徴とする請求項１８に記載の発光素子。
21. 上記シリコン絶縁膜は、上記Ｘが０を超えて２未満のＳｉＯ_Ｘであるナノ結晶性シリコン含有ＳｉＯ_Ｘ膜であり、
    上記ナノ結晶性シリコン含有ＳｉＯ_Ｘ膜は、シリコン体積充填率が１８％であり、１．９３の光学指数を有することを特徴とする請求項１５に記載の発光素子。
22. 上記ＳｉＯ_Ｘ膜内のシリコンナノ結晶は、４ｎｍの直径、１．０×１０^１７／ｃｍ^３以上、５．４×１０^１８／ｃｍ^３以下の密度、および、５．７ｎｍ以上、１０ｎｍ以下の範囲内におけるシリコンナノ結晶間の距離を有することを特徴とする請求項１５に記載の発光素子。
23. 発光素子を用いた発光方法において、
    ドープされた半導体および金属からなる群から選ばれた底部電極と、
    上記底部電極上に形成された、６０ｎｍ未満の厚さおよび１８％のシリコン体積充填率を有しており、Ｘが０を超えて２未満のＳｉＯ_Ｘ、Ｘが０を超えて４未満のＳｉ_３Ｎ_ＸまたはＸが０を超えて１未満のＳｉＣ_Ｘからなる群から選ばれたナノ結晶性シリコン含有シリコン膜と、
    上記ナノ結晶性シリコン含有シリコン膜上に形成された透明な金属電極または半導体電極とを含む発光素子を供給し、
    上記底部電極、並びに、金属電極または半導体電極に対して２０ボルト未満の電位を供給し、
    ０．０３Ｗ／ｍ^２を超える表面放射出力を発生させることを特徴とする発光方法。

Images