JP2009282050A - Current detection device - Google Patents
Current detection device Download PDFInfo
- Publication number
- JP2009282050A JP2009282050A JP2009203240A JP2009203240A JP2009282050A JP 2009282050 A JP2009282050 A JP 2009282050A JP 2009203240 A JP2009203240 A JP 2009203240A JP 2009203240 A JP2009203240 A JP 2009203240A JP 2009282050 A JP2009282050 A JP 2009282050A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- differential amplifier
- level
- input terminals
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
本発明は、シャント抵抗器を用いて電流を測定する電流検出装置に関する。 The present invention relates to a current detection device that measures current using a shunt resistor.
配線中にシャント抵抗器を繋いで、このシャント抵抗器の両端電圧を測定することにより、配線に流れる電流を測定する技術が、一般的に用いられている。この技術では、シャント抵抗器の両端電圧が極めて低いので、この両端電圧を測定する増幅器のオフセット電圧が測定精度に大きく影響する。これに対して、増幅器の入力端子にシャント抵抗器の両端を接続したときの測定値から、増幅器の入力端子を短絡したときの測定値を差し引くことにより、オフセット電圧の影響を除去する技術（以下「従来技術」という。）が、特許文献１に開示されている。
A technique is generally used in which a shunt resistor is connected in the wiring and the current flowing through the wiring is measured by measuring the voltage across the shunt resistor. In this technique, since the voltage across the shunt resistor is extremely low, the offset voltage of the amplifier that measures the voltage across the shunt resistor greatly affects the measurement accuracy. On the other hand, a technique that removes the influence of the offset voltage by subtracting the measured value when the amplifier input terminal is short-circuited from the measured value when both ends of the shunt resistor are connected to the input terminal of the amplifier (hereinafter referred to as the following). "Prior art" is disclosed in
図８は、特許文献１に開示された二次電池の容量表示装置を示す回路図である。以下、この図面に基づき説明する。
FIG. 8 is a circuit diagram showing a secondary battery capacity display device disclosed in
この容量表示装置は、二次電池２０１に流れる電流を検出するシャント抵抗器２０２と、シャント抵抗器２０２の両端電圧を増幅する増幅器２０４と、増幅器２０４の二つの入力端子を短絡して入力電圧を一時的に零にするためのスイッチ２０３と、増幅器２０４の出力をディジタル値に変換するＡ／Ｄ変換器２０７と、Ａ／Ｄ変換器２０７から出力されたディジタル値に基づき二次電池２０１の残容量を演算によって求める残容量演算回路２０９と、求めた残容量を表示する表示回路２０６とを有する。残容量演算回路２０９は、シャント抵抗器２０２の両端電圧を入力とするときの増幅器２０４の出力に対応したディジタル値から、スイッチ２０３により入力電圧を零にしたときの増幅器２０４の出力に対応したディジタル値を減じた値を、電池２０１の充放電電流に対応した値として、この値を用いて電池２０１の残容量を演算によって求める。この従来技術によれば、煩雑な調整を必要とせず、またオフセット電圧の小さい増幅器を使用することなく、オフセット電圧による誤差を小さくできる。
This capacity display device includes a
一般の増幅器等は、安定した動作をするまでに、すなわち一定のオフセット電圧に落ち着くまでに、電源投入後からある程度の時間（一般に「ウォーミングアップ時間」と呼ばれる。）を要する。また、例えウォーミングアップ時間以降であっても、電源電圧や周囲温度の変動に伴い、オフセット電圧も変動することがある。しかしながら、従来技術では、電源投入時にオフセット電圧の影響を排除することが記載されているものの、その後にオフセット電圧の影響を排除することについての具体的な構成が開示されていない。 A general amplifier or the like requires a certain amount of time (generally referred to as “warming up time”) after the power is turned on until stable operation, that is, a certain offset voltage is settled. Further, even after the warm-up time, the offset voltage may also fluctuate with fluctuations in the power supply voltage and ambient temperature. However, although the prior art describes that the influence of the offset voltage is eliminated when the power is turned on, a specific configuration for eliminating the influence of the offset voltage after that is not disclosed.
そこで、本発明の目的は、いかなる時にもオフセット電圧の影響を排除できる具体的な構成を有する電流検出装置を提供することにある。 Accordingly, an object of the present invention is to provide a current detection device having a specific configuration capable of eliminating the influence of the offset voltage at any time.
請求項１の電流検出装置は、配線中にシャント抵抗器を繋いで、シャント抵抗器の両端の電圧差を測定することにより、配線に流れる電流を測定するものであり、差動増幅器、スイッチ部及びサンプルホールド部を備えている。差動増幅器は、シャント抵抗器の両端の電圧をそれぞれ入力する二つの入力端子を有する。スイッチ部は、差動増幅器の二つの入力端子を一時的に短絡させる。サンプルホールド部は、シャント抵抗器の両端の電圧を差動増幅器の二つの入力端子によって入力したときの差動増幅器の出力値を得て、その直前又は直後にスイッチ部を介して差動増幅器の二つの入力端子を短絡させることにより差動増幅器のオフセット出力値を得て、前記出力値から前記オフセット出力値を差し引いて出力する。本発明によれば、シャント抵抗器の両端の電圧を測定する直前又は直後に、差動増幅器の二つの入力端子を短絡させることにより、常に最新のオフセット出力値が得られるので、いかなる測定時にもオフセット電圧の影響を排除できる。しかも、サンプルホールド部は、第一及び第二のコンデンサ、第一及び第二のスイッチ、第一及び第二の電圧ホロワ、並びにクロック発生器を有する。第一のコンデンサは、一端が差動増幅器の出力端子に接続され他端が第一の電圧ホロワの入力端子に接続される。第一のスイッチは、一端が第一のコンデンサの他端と第一の電圧ホロワの入力端子との間に接続され、他端が規定電圧（例えばグランド、以下同じ。）に接続される。第二のスイッチは、一端が第一の電圧ホロワの出力端子に接続され、他端が第二の電圧ホロワの入力端子に接続される。第二のコンデンサは、一端が第二のスイッチの他端と第二の電圧ホロワの入力端子との間に接続され、他端がグランドに接続される。クロック発生器は、第一の制御信号をスイッチ部へ出力し、第二の制御信号を第一のスイッチへ出力し、第三の制御信号を第二のスイッチへ出力する。第一の制御信号は、差動増幅器の二つの入力端子を短絡する第一のレベルと、差動増幅器の二つの入力端子をシャント抵抗器の両端にそれぞれ接続する第二のレベルと、からなる。第二の制御信号は、第一のコンデンサの他端を規定電圧に接続しない第一のレベルと、第一のコンデンサの他端を規定電圧に接続する第二のレベルと、からなる。第三の制御信号は、第一の電圧ホロワの出力端子と第二のコンデンサの一端とを接続しない第一のレベルと、第一の電圧ホロワの出力端子と第二のコンデンサの一端とを接続する第二のレベルと、からなる。また、クロック発生器は、第一乃至第三の制御信号を第一のレベルと第二のレベルとに交互に繰り返し、第一の制御信号が第一のレベルのときに第二の制御信号を第二のレベルにし、第一の制御信号が第二のレベルのときに第三の制御信号を第二のレベルにする。
The current detection device according to
請求項２の電流検出装置は、配線中にシャント抵抗器を繋いで、シャント抵抗器の両端の電圧差を測定することにより、配線に流れる電流を測定するものであり、差動増幅器、スイッチ部及びサンプルホールド部を備えている。差動増幅器は、シャント抵抗器の両端の電圧をそれぞれ入力する二つの入力端子を有する。スイッチ部は、差動増幅器の二つの入力端子を一時的に短絡させる。サンプルホールド部は、シャント抵抗器の両端の電圧を差動増幅器の二つの入力端子によって入力したときの差動増幅器の出力値を得て、その直前又は直後にスイッチ部を介して差動増幅器の二つの入力端子を短絡させることにより差動増幅器のオフセット出力値を得て、前記出力値から前記オフセット出力値を差し引いて出力する。本発明によれば、シャント抵抗器の両端の電圧を測定する直前又は直後に、差動増幅器の二つの入力端子を短絡させることにより、常に最新のオフセット出力値が得られるので、いかなる測定時にもオフセット電圧の影響を排除できる。しかも、サンプルホールド部は、アナログ−ディジタル変換器（以下「Ａ／Ｄ変換器」という。）及びＣＰＵを有する。ＣＰＵは、シャント抵抗器の両端の電圧を差動増幅器の二つの入力端子によって入力したときの差動増幅器の出力値をＡ／Ｄ変換器を介して入力し、その直前又は直後にスイッチ部を介して差動増幅器の二つの入力端子を短絡させることにより差動増幅器のオフセット出力値をＡ／Ｄ変換器を介して入力し、前記出力値から前記オフセット出力値を差し引く。
The current detection device according to
本発明によれば、配線中にシャント抵抗器を繋いで、このシャント抵抗器の両端の電圧差を測定することにより、配線に流れる電流を測定する電流検出装置において、シャント抵抗器の両端の電圧差を入力する直前又は直後に差動増幅器の二つの入力端子を短絡させることにより、常に最新のオフセット出力値を用いて測定値を補正できるので、測定精度を向上できる。また、スイッチ部と差動増幅器との間に分圧器を接続した場合は、短絡された閉回路に分圧器も含められるので、分圧器の特性変動に起因してオフセット電圧が変動しても、その影響を排除できる。 According to the present invention, in the current detection device that measures the current flowing through the wiring by connecting the shunt resistor in the wiring and measuring the voltage difference between both ends of the shunt resistor, the voltage across the shunt resistor is measured. By short-circuiting the two input terminals of the differential amplifier immediately before or after inputting the difference, the measurement value can always be corrected using the latest offset output value, so that the measurement accuracy can be improved. In addition, when a voltage divider is connected between the switch unit and the differential amplifier, since the voltage divider is also included in the short-circuited closed circuit, even if the offset voltage fluctuates due to the characteristic fluctuation of the voltage divider, The effect can be eliminated.
換言すると、分圧器の入力間をショートした状態とシャント抵抗器に接続した状態とをスイッチ部によって構成し、それぞれの状態を分圧及び増幅し、分圧器の入力間をショートした状態のときの差動増幅器出力のオフセット電圧を保持し、シャント抵抗器に接続した状態のときの電圧からオフセット保持電圧を減算した電圧を保持し出力電圧とすることによって、分圧器及び差動増幅器の種々の変動要因を相殺し、高電圧が印加されたシャント抵抗器に流れる電流を正確に検出することができる。 In other words, a state where the input of the voltage divider is short-circuited and a state where it is connected to the shunt resistor are configured by the switch unit, and each state is divided and amplified, and when the input of the voltage divider is short-circuited. By holding the offset voltage of the differential amplifier output and subtracting the offset holding voltage from the voltage when it is connected to the shunt resistor, the voltage is held and used as the output voltage. The factors can be offset and the current flowing through the shunt resistor to which a high voltage is applied can be accurately detected.
図１は、本発明に係る電流検出装置の第一実施形態を示すブロック図である。以下、この図面に基づき説明する。 FIG. 1 is a block diagram showing a first embodiment of a current detection device according to the present invention. Hereinafter, description will be given based on this drawing.
本実施形態の電流検出装置は、配線１中にシャント抵抗器２を繋いで、シャント抵抗器２の両端の電圧差を測定することにより、配線１に流れる電流Ｉを測定するものであり、スイッチ部６、分圧器３、差動増幅器４、サンプルホールド回路７及びクロック発生器８を備えている。サンプルホールド回路７及びクロック発生器８が特許請求の範囲における「サンプルホールド部」に相当する。分圧器３は、スイッチ部６と差動増幅器４の二つの入力端子との間に接続され、シャント抵抗器２の両端の電圧をそれぞれ分圧する。差動増幅器４は、シャント抵抗器２の両端の電圧をそれぞれ分圧器３を介して入力する二つの入力端子を有する。スイッチ部６は、分圧器３の二つの入力端子を一時的に短絡させる。サンプルホールド回路７及びクロック発生器８は、スイッチ部６を介して分圧器３の二つの入力端子を短絡させることにより差動増幅器４のオフセット出力値を一定時間ごとに得て、シャント抵抗器２の両端の電圧を差動増幅器４の二つの入力端子によって入力したときの差動増幅器４の出力値からオフセット出力値を差し引いて、出力端子５から出力する。
The current detection device of this embodiment measures the current I flowing through the
スイッチ部６は、分圧器３の入力側のライン２ａに接続された接点６ａと、分圧器３の入力側のライン２ｂに接続された接点６ｂと、分圧器３の入力側のライン２ｂ'に接続されクロック発生器８からの制御信号８ａによって接点６ａ，６ｂのどちらか一方と接する接点６ｃとを有し、例えばフォトＭＯＳリレー等の半導体スイッチからなる。ライン２ｂは接点６ｂからシャント抵抗器２までのラインであり、ライン２ｂ'は接点６ｃから分圧器３までのラインである。
The
シャント抵抗器２とグランドとの間に印加される電圧が高い場合は、分圧器３が必要になる。このとき、スイッチ部６と差動増幅器４との間に分圧器３が接続されていることにより、短絡された閉回路に分圧器３も含められるので、分圧器３を構成する抵抗器３１〜３４（図２）の抵抗値の変動に起因してオフセット電圧が変動しても、その影響を排除できる。本実施形態によれば、分圧器３の二つの入力端子を一定時間ごとに短絡させることにより、常に最新のオフセット出力値が得られるので、いかなる時にもオフセット電圧の影響を排除できる。
When the voltage applied between the
換言すると、本実施形態の電流検出装置は、次のようなものである。分圧器３の入力側の一方のライン２ａを、シャント抵抗器２に接続する、分圧器３の入力側の他方のライン２ｂ，２ｂ'間に、スイッチ部６を設ける。スイッチ部６は、第一の接続と第二の接続とを切り替えるものである。第一の接続は、ライン２ａ，２ｂ'をショートすることにより分圧器３の入力間電圧を０Ｖにする接続である。第二の接続は、ライン２ａ，２ｂ'を切り離してライン２ｂ，２ｂ'を接続することにより、分圧器３の入力間にシャント抵抗器２の端子間の電圧差を印加する接続である。そして、分圧器３をシャント抵抗器２に接続したときの差動増幅器４による測定値から、分圧器３の入力間をショートしたときの差動増幅器４による測定値を減算することによって、分圧器３及び差動増幅器４で発生するオフセット電圧の影響を受けることなく、シャント抵抗器２中に流れる電流Ｉを精度良く検出する。
In other words, the current detection device of the present embodiment is as follows. A
図２は、図１における分圧器及び差動増幅器を示す回路図である。以下、図１及び図２に基づき説明する。 FIG. 2 is a circuit diagram showing the voltage divider and the differential amplifier in FIG. Hereinafter, a description will be given based on FIG. 1 and FIG.
分圧器３は抵抗器３１〜３４からなり、差動増幅器４はオペアンプ４５，４６及び抵抗器４１〜４４からなる。配線１に流れる電流Ｉは、シャント抵抗器２の両端の電圧差を測定することにより間接的に測定することができる。シャント抵抗器２の両端に現れる検出すべき電圧差は通常０．１Ｖ程度と小さく、シャント抵抗器２にはグランドに対して例えば１００Ｖ程度の高電圧が印加されている。このような場合、差動増幅器４の入力電圧が差動増幅器４の電源電圧以内に入るようにするため、分圧器３内の抵抗器３１，３３と抵抗器３２，３４とを同じ抵抗値にし、抵抗器３１〜３４によってライン２ａ，２ｂの双方の電圧を１／１０程度に分圧する。そして、分圧されたライン３ａ，３ｂの信号を差動増幅器４によって必要なレベルまで増幅する。オペアンプ４６の反転入力端子に入力される信号のライン２ａからライン４ａまでのゲインＩ、及びオペアンプ４６の非反転入力端子に入力される信号のライン２ｂ'からライン４ａまでのゲインＮは、抵抗器３１〜３４の抵抗値をｒ３１〜ｒ３４とし、抵抗器４１〜４４の抵抗値をｒ４１〜ｒ４４とすると、次式で示される。
The
ゲインＩ＝−｛ｒ３２／（ｒ３１＋ｒ３２）｝×｛（ｒ４１＋ｒ４２）／ｒ４１｝×（ｒ４４／ｒ４３）
ゲインＮ＝｛ｒ３４／（ｒ３３＋ｒ３４）｝×｛（ｒ４３＋ｒ４４）／ｒ４３｝
Gain I = − {r32 / (r31 + r32)} × {(r41 + r42) / r41} × (r44 / r43)
Gain N = {r34 / (r33 + r34)} × {(r43 + r44) / r43}
ここで、ｒ３２／（ｒ３１＋ｒ３２）＝ｒ３４／（ｒ３３＋ｒ３４）であるとき、ゲインＩ＝ゲインＮとなるように抵抗器４１，４２の値を決定すると、シャント抵抗器２とグランドとの間に印加されている同相電圧は差動増幅器４によりキャンセルされるので、差動増幅器４からはシャント抵抗器２の両端の電圧のみが出力される。
Here, when r32 / (r31 + r32) = r34 / (r33 + r34), when the values of the
しかしながら、実際には、抵抗器３１〜３４，４１〜４４の抵抗値の精度、並びにオペアンプ４５，４６の同相電圧除去比及び電源電圧除去比等の影響を受けることにより、検出精度が悪化する。例えば、抵抗器３１〜３４のいずれか一つの抵抗値が０．１％ずれた場合、分圧器３の出力間には、測定すべき電圧が１０ｍＶであるときに、約９ｍＶのオフセット電圧を生じる。スイッチ部６の無い従来の電流検出装置では、シャント抵抗器２とグランドとの間に高電圧が印加されている場合、種々の要因によってオフセット電圧が増大することにより、精度良く電流Ｉを検出することができないという問題があった。
However, in actuality, the detection accuracy deteriorates due to the influence of the accuracy of the resistance values of the
図３は、図１におけるサンプルホールド回路を示す回路図である。以下、図１乃至図３に基づき説明する。 FIG. 3 is a circuit diagram showing the sample and hold circuit in FIG. Hereinafter, description will be given with reference to FIGS.
サンプルホールド回路７は、コンデンサ７１，７５、スイッチ７２，７４及び電圧ホロワ７３，７６を有する。コンデンサ７１は、一端が差動増幅器４の出力側のライン４ａに接続され他端が電圧ホロワ７３の入力端子に接続される。スイッチ７２は、一端がコンデンサ７１の他端と電圧ホロワ７３の入力端子との間に接続され、他端がグランドに接続される。スイッチ７４は、一端が電圧ホロワ７３の出力端子に接続され、他端が電圧ホロワ７６の入力端子に接続される。コンデンサ７５は、一端がスイッチ７４の他端と電圧ホロワ７６の入力端子との間に接続され、他端がグランドに接続される。スイッチ７２，７４は、例えばフォトＭＯＳリレー等の半導体スイッチである。電圧ホロワ７３，７６は、例えばオペアンプからなる一般的なものであり、コンデンサ７２，７４に充電された電荷の放電を防止する。
The sample and hold circuit 7 includes
図４は、図１の電流検出装置の動作を示すタイミングチャートである。以下、図１乃至図４に基づき、本実施形態の電流検出装置の動作を説明する。 FIG. 4 is a timing chart showing the operation of the current detection device of FIG. Hereinafter, the operation of the current detection device of this embodiment will be described with reference to FIGS. 1 to 4.
クロック発生器８は、例えば発振器、分周器等からなる一般的な構成を有し、次のように動作する。すなわち、クロック発生器８は、制御信号８ａをスイッチ部６へ出力し、制御信号８ｂをスイッチ７２へ出力し、制御信号８ｃをスイッチ７４へ出力する。制御信号８ａは、分圧器３の二つの入力端子を短絡するＬレベルと、分圧器３の二つの入力端子をシャント抵抗器２の両端にそれぞれ接続するＨレベルとからなる。制御信号８ｂは、コンデンサ７１の他端をグランドに接続しないＬレベルと、コンデンサ７１の他端をグランドに接続するＨレベルとからなる。制御信号８ｃは、電圧ホロワ７３の出力端子とコンデンサ７５の一端とを接続しないＬレベルと、電圧ホロワ７３の出力端子とコンデンサ７５の一端とを接続するＨレベルとからなる。また、クロック発生器８は、制御信号８ａ，８ｂ，８ｃをＬレベルとＨレベルとに交互に繰り返し、制御信号８ａがＬレベルのときに制御信号８ｂをＨレベルにし、制御信号８ａがＨレベルのときに制御信号８ｃをＨレベルにする。
The clock generator 8 has a general configuration including, for example, an oscillator and a frequency divider, and operates as follows. That is, the clock generator 8 outputs the
ここで、図４において、差動増幅器４の出力信号を１０４、電圧ホロワ７３の出力信号を１０５、サンプルホールド回路７の出力信号を１０６とし、更に詳しく説明する。
Here, in FIG. 4, the output signal of the
制御信号８ａがＬレベルのとき、スイッチ部６の接点６ａ，６ｃ間がショートすることにより、分圧器３の入力間の電圧が０Ｖの状態となる。一方、制御信号８ａがＨレベルのとき、接点６ｂ，６ｃ間がショートすることにより、シャント抵抗器２の両端の電圧が分圧器３の入力間に印加される。これらの各状態における電圧が、分圧器３によって分圧され、差動増幅器４によって増幅され、必要な値まで増幅された出力信号１０４が得られる。
When the
クロック発生器８は、制御信号８ａに同期して、スイッチ部６が応答するまでの時間を待って制御信号８ｂ，８ｃを出力する。制御信号８ｂがＨレベルのとき、スイッチ７２はショートする。まず始めに時間Ｔ１１のタイミングでスイッチ７２がショートすると、差動増幅器４のオフセット出力電圧Ｖ１がコンデンサ７１に充電される。続いて、制御信号８ｂのＬレベル区間で、コンデンサ７１に充電された電荷が保持される。その結果、分圧器３の入力間をショートしたときの出力信号１０４の電圧Ｖ１とコンデンサ７１に充電された電圧Ｖ１とが相殺されることにより、制御信号８ａのＬレベル区間において出力信号１０５が０Ｖにクランプされる。
The clock generator 8 outputs the
制御信号８ｃがＨレベルのとき、スイッチ７４はショートする。時間Ｔ２１のタイミングでスイッチ７４がショートすることにより、電圧ホロワ７３の出力信号１０５の電圧Ｖ２がコンデンサ７５に充電される。続いて、制御信号８ｃのＬレベル区間で、コンデンサ７５に充電された電荷が保持されることにより、出力信号１０６を得る。以下、時間Ｔ１２、時間Ｔ２２、・・・の順にこの動作を繰り返し、分圧器３の入力間をショートしたときの出力電圧を０Ｖにクランプし、シャント抵抗器２間の電圧を必要なレベルまで増幅した出力信号１０６を得る。
When the
図５は、本発明に係る電流検出装置の第一参考形態を示すブロック図である。以下、この図面に基づき説明する。ただし、図１乃至図３と同じ部分は同じ符号を付すことにより説明を省略する。 FIG. 5 is a block diagram showing a first reference embodiment of the current detection device according to the present invention. Hereinafter, description will be given based on this drawing. However, the same parts as those in FIG. 1 to FIG.
本参考形態では、差動増幅器４'及びサンプルホールド回路７'が第一実施形態と異なる。差動増幅器４'は、オフセット出力値を外部から調整可能な機能を有する。サンプルホールド回路７'及びクロック発生器８は、スイッチ部６を介して分圧器３の二つの入力端子を短絡させることにより差動増幅器４'のオフセット出力値を一定時間ごとに得て、オフセット出力値が零になるように差動増幅器４'のバイアスを調整し、シャント抵抗器２の両端の電圧を分圧器３の二つの入力端子によって入力したときの差動増幅器４'の出力値をそのまま出力する。本参考形態によれば、分圧器３の二つの入力端子を一定時間ごとに短絡させることにより、常に最新のオフセット出力値が得られるので、いかなる時にもオフセット電圧の影響を排除できる。
In the present embodiment, a
更に詳しく説明する。差動増幅器４'は、オペアンプ４５，４６を有する。サンプルホールド回路７'は、比較器７７、コンデンサ７１'，７５、スイッチ７２'，７４、電圧ホロワ７３'，７６を有する。オペアンプ４５，４６の非反転入力端子はそれぞれ差動増幅器４'の二つの入力端子である。オペアンプ４５は、出力端子がオペアンプ４６の反転入力端子に接続され、反転入力端子が電圧ホロワ７３'の出力端子に接続される。比較器７７は、反転入力端子がオペアンプ４６の出力端子に接続され、非反転入力端子がグランドに接続される。スイッチ７２'は、一端が比較器７７の出力端子に接続され、他端が電圧ホロワ７３'の入力端子に接続される。コンデンサ７１'は、一端がスイッチ７２'の他端と電圧ホロワ７３'の入力端子との間に接続され、他端がグランドに接続される。スイッチ７４は、一端がオペアンプ４６の出力端子に接続され、他端が電圧ホロワ７６の入力端子に接続される。コンデンサ７５は、一端がスイッチ７４の他端と電圧ホロワ７６の入力端子との間に接続され、他端がグランドに接続される。
This will be described in more detail. The
クロック発生器８は、制御信号８ａをスイッチ部６へ出力し、制御信号８ｂをスイッチ７２'へ出力し、制御信号８ｃをスイッチ７４へ出力する。制御信号８ａは、分圧器３の二つの入力端子を短絡するＬレベルと、分圧器３の二つの入力端子をシャント抵抗器２の両端にそれぞれ接続するＨレベルとからなる。制御信号８ｂは、比較器７７の出力端子とコンデンサ７１'の一端とを接続しないＬレベルと、比較器７７の出力端子とコンデンサ７１'の一端とを接続するＨレベルとからなる。制御信号８ｃは、オペアンプ４６の出力端子とコンデンサ７５の一端とを接続しないＬレベルと、オペアンプ４６の出力端子とコンデンサ７５の一端とを接続するＨレベルとからなる。また、クロック発生器８は、制御信号８ａ，８ｂ，８ｃをＬレベルとＨレベルとに交互に繰り返し、制御信号８ａがＬレベルのときに制御信号８ｂをＨレベルにし、制御信号８ａがＨレベルのときに制御信号８ｃをＨレベルにする。
The clock generator 8 outputs the
ここで、図４において「電圧ホロワ７３の出力信号１０５」とある部分を「差動増幅器４'の出力信号１０５」と置き換えて、図４及び図５に基づき更に詳しく説明する。
Here, a part described as “output signal 105 of
差動増幅器４'は、外部よりバイアス電圧を印加しオフセット電圧を調整できる点で、差動増幅器４（図２）と相違している。サンプルホールド回路７'は、クランプ回路がサンプルホールド回路７（図３）と相違しており、比較器７７及び抵抗器７８が追加されている。
The
図４における時間Ｔ１１のタイミングにおいてスイッチ７２'がショートすることにより、抵抗器７８を通してコンデンサ７１'に電荷が充電され、コンパレータ７７の反転入力電圧がコンパレータ７７の非反転入力電圧（図５では０Ｖ）に等しくなるように、電圧ホロワ７３'を通して差動増幅器４'のバイアス電圧が調整される。なお、抵抗器７８は、コンデンサ７１'の充放電の速度を制限することにより、フィードバックループで発振が起こらないようにするためのものである。
When the
この結果、分圧器３の入力をショートしたとき、差動増幅器４'の出力側のライン４ａ'に現れていたオフセット電圧が調整され、制御信号８ａのＬレベル区間において電圧が０Ｖに調整された差動増幅器４'の出力信号１０５を得る。時間Ｔ２１のタイミングでは、図３の場合と同様、スイッチ７４がショートすることにより、差動増幅器４'の出力信号１０５の電圧Ｖ２がコンデンサ７５に充電される。そして、制御信号８ｃのＬレベル区間で、コンデンサ７５に充電された電荷が保持されることにより、出力信号１０６が得られる。以下、時間Ｔ１２、時間Ｔ２２、・・・の順にこの動作を繰り返す。
As a result, when the input of the
本参考形態における第一実施形態との機能上の相違点は、分圧器３及び差動増幅器４'の精度を必要としない点である。第一実施形態は、種々の変動要因によりオフセット電圧が増大し差動増幅器４が飽和するような状態での使用には適さない。これに対し、本参考形態では、常に差動増幅器４'の出力のオフセット電圧が０Ｖになるようにバイアス電圧を調整するため、オフセット電圧の影響を受けないという利点がある。
The functional difference between the present embodiment and the first embodiment is that the accuracy of the
図６は、本発明に係る電流検出装置の第二実施形態を示す回路図である。以下、この図面に基づき説明する。ただし、図１及び図２と同じ部分は同じ符号を付すことにより説明を省略する。 FIG. 6 is a circuit diagram showing a second embodiment of the current detection device according to the present invention. Hereinafter, description will be given based on this drawing. However, the same parts as those in FIG. 1 and FIG.
本実施形態では、第一実施形態におけるサンプルホールド回路７及びクロック発生器８の代わりに、Ａ／Ｄ変換器９及びＣＰＵ１０を用いている。ＣＰＵ１０は、シャント抵抗器２の両端の電圧を分圧器３によって分圧して差動増幅器４の二つの入力端子によって入力したときの差動増幅器４の出力値をＡ／Ｄ変換器９を介して入力し、その直前又は直後にスイッチ部６を介して分圧器３の二つの入力端子を短絡させることにより差動増幅器４のオフセット出力値をＡ／Ｄ変換器９を介して入力し、前記出力値から前記オフセット出力値を差し引く。
In the present embodiment, an A /
スイッチ部６に対する制御信号８ａ'は、ＣＰＵ１０で作成される。ＣＰＵ１０は、制御信号８ａ'がＬレベル区間のとき、制御信号８ｄによりＡ／Ｄ変換器９を制御し、差動増幅器４の出力信号をＡ／Ｄ変換し、その結果を読み取る。次いで、ＣＰＵ１０は、制御信号８ａ'をＨレベルにし、制御信号８ｄによりＡ／Ｄ変換器９を制御し、差動増幅器４の出力信号をＡ／Ｄ変換し、その結果を読み取る。そして、ＣＰＵ１０は、制御信号８ａ'がＨレベルのときに読み込んだ値から、制御信号８ａ'がＬレベルのときに読み込んだ値を減算して電流値を求める。制御信号８ａ'は，図４における制御信号８ａのように繰り返してもよく、また、測定時にＬレベルとＨレベルとを切り替えてそれぞれの値を読み取ってもよい。このようなＣＰＵ１０の動作は、プログラムによって実現されている。
The
図７は、本発明に係る電流検出装置の第二参考形態を示す回路図である。以下、この図面に基づき説明する。ただし、図５と同じ部分は同じ符号を付すことにより説明を省略する。 FIG. 7 is a circuit diagram showing a second reference embodiment of the current detection device according to the present invention. Hereinafter, description will be given based on this drawing. However, the same parts as those in FIG.
本参考形態は、第一参考形態と同様に差動増幅器４'のバイアス電圧を調整するものであり、第一参考形態におけるサンプルホールド７'及びクロック発生器８に代えて、Ａ／Ｄ変換器９、ＣＰＵ１０及びＤ／Ａ変換器１１を使用する。
This reference embodiment adjusts the bias voltage of the
オペアンプ４５の反転入力端子は、Ｄ／Ａ変換器１１の出力端子に接続される。オペアンプ４６の出力端子は、Ａ／Ｄ変換器９の入力端子に接続される。ＣＰＵ１０は、スイッチ部６を介して分圧器３の二つの入力端子を短絡させることにより差動増幅器４'のオフセット出力値をＡ／Ｄ変換器９を介して入力し、オフセット出力値が規定電圧になるようにＤ／Ａ変換器１１を介して差動増幅器４'のバイアスを調整し、その直後にシャント抵抗器２の両端の電圧を分圧器３によって分圧して差動増幅器４'の二つの入力端子によって入力したときの差動増幅器４'の出力値をＡ／Ｄ変換器９を介して入力する。
The inverting input terminal of the
スイッチ部６に対する制御信号８ａ'は、第二実施形態と同様に、ＣＰＵ１０で作成される。ＣＰＵ１０は、制御信号８ａ'がＬレベル区間のときに、制御信号８ｄ'によりＡ／Ｄ変換器９を制御し、差動増幅器４'の出力信号をＡ／Ｄ変換し、その値を読み取る。次いで、ＣＰＵ１０は、このときに読み取った値に基づき、制御信号８ｅによりＤ／Ａ変換器１１を制御し、補正すべき値をＤ／Ａ変換器１１にセットして差動増幅器４'のオフセット電圧をキャンセルする。これにより、制御信号８ａ'がＬレベル区間のときに、差動増幅器４'の出力電圧が規定電圧（例えば０Ｖ）内に入るように調整する。オフセット電圧を十分にキャンセルできない場合には、これを繰り返して制御信号８ａ'がＬレベル区間のときに差動増幅器４'の出力電圧が規定電圧内に入るように調整してもよい。次いで、ＣＰＵ１０は、制御信号８ａ'をＨレベルにし、制御信号８ｄ'によりＡ／Ｄ変換器９を制御し、差動増幅器４'の出力信号をＡ／Ｄ変換し、その値を読み取って電流値を求める。制御信号８ａ'は、図４における制御信号８ａのようにしてもよく、また、測定時にＬレベルとＨレベルとを切り替え、それぞれの値を読み取ってもよい。このようなＣＰＵ１０の動作は、プログラムによって実現されている。
The
なお、本発明は、言うまでも無いことであるが、上記実施形態に限定されることなく、本発明の要旨の範囲内で幾多の変更ができる。例えば、本発明には、分圧器の無いものも含まれる。その場合は、前述の分圧器の二つの入力端子を短絡するという箇所を、差動増幅器の二つの入力端子を短絡すると置き換えるものとする。 Needless to say, the present invention is not limited to the above-described embodiment, and various modifications can be made within the scope of the gist of the present invention. For example, the present invention includes those without a voltage divider. In that case, the place where the two input terminals of the voltage divider are short-circuited is replaced by short-circuiting the two input terminals of the differential amplifier.
１ 配線
２ シャント抵抗器
２ａ，２ｂ，２ｂ'，３ａ，３ｂ，４ａ ライン
３ 分圧器
４，４' 差動増幅器
５ 出力端子
６ スイッチ部
６ａ，６ｂ，６ｃ 接点
７，７' サンプルホールド回路（サンプルホールド部）
８ クロック発生器（サンプルホールド部）
８ａ，８ａ'，８ｂ，８ｃ，８ｄ，８ｄ'，８ｅ 制御信号
９ Ａ／Ｄ変換器（サンプルホールド部）
１０ ＣＰＵ（サンプルホールド部）
１１ Ｄ／Ａ変換器（サンプルホールド部）
Ｉ 電流
1
8 Clock generator (sample hold unit)
8a, 8a ', 8b, 8c, 8d, 8d', 8e Control signal 9 A / D converter (sample hold unit)
10 CPU (sample hold unit)
11 D / A converter (sample hold unit)
I current
Claims (2)
前記シャント抵抗器の両端の電圧をそれぞれ入力する二つの入力端子を有する差動増幅器と、
前記二つの入力端子を一時的に短絡させるスイッチ部と、
前記両端の電圧を前記二つの入力端子によって入力したときの前記差動増幅器の出力値を得て、その直前又は直後に前記スイッチ部を介して前記二つの入力端子を短絡させることにより前記差動増幅器のオフセット出力値を得て、前記出力値から前記オフセット出力値を差し引いて出力するサンプルホールド部とを備え、
前記サンプルホールド部は、第一及び第二のコンデンサ、第一及び第二のスイッチ、第一及び第二の電圧ホロワ、並びにクロック発生器を有し、
前記第一のコンデンサは、一端が前記差動増幅器の出力端子に接続され他端が前記第一の電圧ホロワの入力端子に接続され、
前記第一のスイッチは、一端が前記第一のコンデンサの他端と前記第一の電圧ホロワの入力端子との間に接続され、他端が規定電圧に接続され、
前記第二のスイッチは、一端が前記第一の電圧ホロワの出力端子に接続され、他端が前記第二の電圧ホロワの入力端子に接続され、
前記第二のコンデンサは、一端が前記第二のスイッチの他端と前記第二の電圧ホロワの入力端子との間に接続され、他端がグランドに接続され、
前記クロック発生器は、
前記二つの入力端子を短絡する第一のレベルと前記二つの入力端子を前記両端にそれぞれ接続する第二のレベルとからなる第一の制御信号を前記スイッチ部へ出力し、前記第一のコンデンサの他端を規定電圧に接続しない第一のレベルと前記第一のコンデンサの他端を規定電圧に接続する第二のレベルとからなる第二の制御信号を前記第一のスイッチへ出力し、前記第一の電圧ホロワの出力端子と前記第二のコンデンサの一端とを接続しない第一のレベルと前記第一の電圧ホロワの出力端子と前記第二のコンデンサの一端とを接続する第二のレベルとからなる第三の制御信号を前記第二のスイッチへ出力するとともに、
前記第一乃至第三の制御信号を前記第一のレベルと前記第二のレベルとに交互に繰り返し、前記第一の制御信号が前記第一のレベルのときに前記第二の制御信号を前記第二のレベルにし、前記第一の制御信号が前記第二のレベルのときに前記第三の制御信号を前記第二のレベルにする、
ことを特徴とする電流検出装置。 In the current detection device for measuring the current flowing through the wiring by connecting a shunt resistor in the wiring and measuring the voltage difference between both ends of the shunt resistor,
A differential amplifier having two input terminals for respectively inputting voltages across the shunt resistor;
A switch section for temporarily shorting the two input terminals;
Obtaining an output value of the differential amplifier when the voltage across the two terminals is input through the two input terminals, and shorting the two input terminals via the switch unit immediately before or after the differential amplifier, A sample hold unit that obtains an offset output value of an amplifier and subtracts the offset output value from the output value and outputs it;
The sample and hold unit includes first and second capacitors, first and second switches, first and second voltage followers, and a clock generator,
The first capacitor has one end connected to the output terminal of the differential amplifier and the other end connected to the input terminal of the first voltage follower.
The first switch has one end connected between the other end of the first capacitor and the input terminal of the first voltage follower, and the other end connected to a specified voltage.
The second switch has one end connected to the output terminal of the first voltage follower and the other end connected to the input terminal of the second voltage follower.
The second capacitor has one end connected between the other end of the second switch and the input terminal of the second voltage follower, and the other end connected to the ground,
The clock generator is
A first control signal comprising a first level for short-circuiting the two input terminals and a second level for connecting the two input terminals to the both ends, respectively, is output to the switch unit, and the first capacitor A second control signal consisting of a first level that does not connect the other end of the first capacitor to the specified voltage and a second level that connects the other end of the first capacitor to the specified voltage is output to the first switch, A first level that does not connect the output terminal of the first voltage follower and one end of the second capacitor, and a second level that connects the output terminal of the first voltage follower and one end of the second capacitor. Output a third control signal comprising a level to the second switch;
The first to third control signals are alternately repeated at the first level and the second level, and when the first control signal is at the first level, the second control signal is A second level, and when the first control signal is at the second level, the third control signal is at the second level,
A current detection device characterized by that.
前記シャント抵抗器の両端の電圧をそれぞれ入力する二つの入力端子を有する差動増幅器と、
前記二つの入力端子を一時的に短絡させるスイッチ部と、
前記両端の電圧を前記二つの入力端子によって入力したときの前記差動増幅器の出力値を得て、その直前又は直後に前記スイッチ部を介して前記二つの入力端子を短絡させることにより前記差動増幅器のオフセット出力値を得て、前記出力値から前記オフセット出力値を差し引いて出力するサンプルホールド部とを備え、
前記サンプルホールド部は、アナログ−ディジタル変換器及びＣＰＵを有し、
このＣＰＵは、前記両端の電圧を前記二つの入力端子によって入力したときの前記差動増幅器の出力値を前記アナログ−ディジタル変換器を介して入力し、その直前又は直後に前記スイッチ部を介して前記二つの入力端子を短絡させることにより前記差動増幅器のオフセット出力値を前記アナログ−ディジタル変換器を介して入力し、前記出力値から前記オフセット出力値を差し引く、
ことを特徴とする電流検出装置。 In the current detection device for measuring the current flowing through the wiring by connecting a shunt resistor in the wiring and measuring the voltage difference between both ends of the shunt resistor,
A differential amplifier having two input terminals for respectively inputting voltages across the shunt resistor;
A switch section for temporarily shorting the two input terminals;
Obtaining an output value of the differential amplifier when the voltage across the two terminals is input through the two input terminals, and shorting the two input terminals via the switch unit immediately before or after the differential amplifier, A sample hold unit that obtains an offset output value of an amplifier and subtracts the offset output value from the output value and outputs it;
The sample and hold unit includes an analog-digital converter and a CPU,
The CPU inputs the output value of the differential amplifier when the voltage at both ends is input through the two input terminals via the analog-digital converter, and immediately before or immediately after that via the switch unit. By inputting the offset output value of the differential amplifier via the analog-digital converter by short-circuiting the two input terminals, the offset output value is subtracted from the output value.
A current detection device characterized by that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009203240A JP4977741B2 (en) | 2009-09-03 | 2009-09-03 | Current detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009203240A JP4977741B2 (en) | 2009-09-03 | 2009-09-03 | Current detector |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004249901A Division JP4642413B2 (en) | 2004-08-30 | 2004-08-30 | Current detector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009282050A true JP2009282050A (en) | 2009-12-03 |
| JP4977741B2 JP4977741B2 (en) | 2012-07-18 |
Family
ID=41452606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009203240A Expired - Fee Related JP4977741B2 (en) | 2009-09-03 | 2009-09-03 | Current detector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4977741B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101255965B1 (en) * | 2012-01-25 | 2013-04-23 | 숭실대학교산학협력단 | Power saving current sensing apparatus and converter using the apparatus |
| JP2014143537A (en) * | 2013-01-23 | 2014-08-07 | Yamaha Corp | Load current detection circuit |
| CN105659326A (en) * | 2013-07-16 | 2016-06-08 | 海拉企业中心(美国)公司 | Current sense circuit with offset calibration |
| EP3471255A1 (en) * | 2017-10-13 | 2019-04-17 | Infineon Technologies Austria AG | Sensing network mismatch compensation for switching voltage regulator with input voltage and current sensing |
| JP2021505999A (en) * | 2017-12-07 | 2021-02-18 | ウェイハイ ホアリン オプト−エレクトロニクス シーオー．，エルティーディー． | Magnetic image sensor |
| WO2021124551A1 (en) * | 2019-12-20 | 2021-06-24 | 株式会社Ｇｓユアサ | Current measurement device and power storage device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH029878U (en) * | 1988-07-04 | 1990-01-22 | ||
| JPH0685669A (en) * | 1991-11-12 | 1994-03-25 | Yokogawa Electric Corp | Auto zero correction circuit |
| JPH06112779A (en) * | 1992-09-29 | 1994-04-22 | Nec Corp | Voltage comparing circuit |
| JPH10283794A (en) * | 1997-04-02 | 1998-10-23 | Denso Corp | Sample and hold circuit |
| JP2002084670A (en) * | 2000-09-07 | 2002-03-22 | Matsushita Electric Ind Co Ltd | Charging-current detecting device |
-
2009
- 2009-09-03 JP JP2009203240A patent/JP4977741B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH029878U (en) * | 1988-07-04 | 1990-01-22 | ||
| JPH0685669A (en) * | 1991-11-12 | 1994-03-25 | Yokogawa Electric Corp | Auto zero correction circuit |
| JPH06112779A (en) * | 1992-09-29 | 1994-04-22 | Nec Corp | Voltage comparing circuit |
| JPH10283794A (en) * | 1997-04-02 | 1998-10-23 | Denso Corp | Sample and hold circuit |
| JP2002084670A (en) * | 2000-09-07 | 2002-03-22 | Matsushita Electric Ind Co Ltd | Charging-current detecting device |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101255965B1 (en) * | 2012-01-25 | 2013-04-23 | 숭실대학교산학협력단 | Power saving current sensing apparatus and converter using the apparatus |
| WO2013111954A1 (en) * | 2012-01-25 | 2013-08-01 | 숭실대학교산학협력단 | Power saving current measuring apparatus and power converter using same |
| JP2014143537A (en) * | 2013-01-23 | 2014-08-07 | Yamaha Corp | Load current detection circuit |
| CN105659326A (en) * | 2013-07-16 | 2016-06-08 | 海拉企业中心(美国)公司 | Current sense circuit with offset calibration |
| EP3022737A4 (en) * | 2013-07-16 | 2017-03-22 | Hella Corporate Center USA, Inc. | Current sense circuit with offset calibration |
| US9696352B2 (en) | 2013-07-16 | 2017-07-04 | Hella Corporate Center Usa, Inc. | Current sense circuit with offset calibration |
| EP3471255A1 (en) * | 2017-10-13 | 2019-04-17 | Infineon Technologies Austria AG | Sensing network mismatch compensation for switching voltage regulator with input voltage and current sensing |
| JP2021505999A (en) * | 2017-12-07 | 2021-02-18 | ウェイハイ ホアリン オプト−エレクトロニクス シーオー．，エルティーディー． | Magnetic image sensor |
| WO2021124551A1 (en) * | 2019-12-20 | 2021-06-24 | 株式会社Ｇｓユアサ | Current measurement device and power storage device |
| JPWO2021124551A1 (en) * | 2019-12-20 | 2021-06-24 | ||
| JP7400831B2 (en) | 2019-12-20 | 2023-12-19 | 株式会社Ｇｓユアサ | Current measuring device, power storage device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4977741B2 (en) | 2012-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4977741B2 (en) | Current detector | |
| JP4642413B2 (en) | Current detector | |
| US8604809B2 (en) | Current sensor capacity measuring system | |
| TWI427311B (en) | Magnetic sensor circuit | |
| KR20080001637A (en) | Current detecting circuit | |
| JPS63165769A (en) | Processor for output signal from resistance bridge | |
| JP2011091642A (en) | Overcurrent detection circuit and signal amplifier | |
| JP2015115654A (en) | Single-phase-to-differential conversion circuit and analog front end circuit | |
| JP4719972B2 (en) | Charge / discharge current measuring device | |
| JP2015184208A5 (en) | ||
| JP4977013B2 (en) | Power application circuit and test apparatus | |
| US10756745B2 (en) | Electrical circuit for biasing or measuring current from a sensor | |
| JP4344667B2 (en) | Non-contact voltage measuring device | |
| JP5320929B2 (en) | Current measuring device | |
| JP3204091B2 (en) | Charge / discharge current measuring device | |
| JP3584803B2 (en) | Pressure sensor circuit | |
| JP2014010028A (en) | Battery impedance measuring device and method | |
| JP3720623B2 (en) | Peak measuring device | |
| JP4064303B2 (en) | Sense comparator circuit and offset compensation method thereof | |
| JP6662033B2 (en) | Method and apparatus for measuring resistance of storage element | |
| JP2010190768A (en) | Semiconductor testing device | |
| JP2002084670A (en) | Charging-current detecting device | |
| JP6315273B2 (en) | Insulation state measuring device | |
| JP5558251B2 (en) | Integration circuit and voltage detection device | |
| JPWO2004093311A1 (en) | Differential voltage amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |