JP2009277805A - Product semiconductor wafer - Google Patents

Product semiconductor wafer Download PDF

Info

Publication number
JP2009277805A
JP2009277805A JP2008126467A JP2008126467A JP2009277805A JP 2009277805 A JP2009277805 A JP 2009277805A JP 2008126467 A JP2008126467 A JP 2008126467A JP 2008126467 A JP2008126467 A JP 2008126467A JP 2009277805 A JP2009277805 A JP 2009277805A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
product
product semiconductor
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008126467A
Other languages
Japanese (ja)
Inventor
Shigeru Okuuchi
茂 奥内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008126467A priority Critical patent/JP2009277805A/en
Publication of JP2009277805A publication Critical patent/JP2009277805A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a product semiconductor wafer that secures high pattern precision, by preventing a pattern from decreasing in resolution and depth of focus owing to gravitational flexure. <P>SOLUTION: A surface of the product semiconductor wafer is gently curved in a convex shape such that a center portion projects from an outer peripheral portion, and the maximum thickness of the wafer center portion equals the sum of the thickness of the wafer outer peripheral portion and the maximum flexure amount of the wafer center portion, when the wafer outer peripheral portion is supported at a point. Consequently, the wafer surface is substantially planar, when the wafer outer peripheral portion is supported at the point. High pattern precision is therefore secured, by suppressing the decreases in resolution and depth of focus of the pattern due to flexure of the wafer center portion due to the weight of the product semiconductor wafer. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は製品半導体ウェーハ、例えばデバイスプロセスでの露光時にウェーハ表面の平坦性を原因とした露光不良を防止可能な製品半導体ウェーハに関する。   The present invention relates to a product semiconductor wafer, for example, a product semiconductor wafer capable of preventing exposure failure due to the flatness of the wafer surface during exposure in a device process.

デバイスプロセスでは、露光時、例えばステッパ(縮小投影型露光装置)により、露光光源から照射された光を、マスク(レチクル)に形成されたパターンに照射し、パターンを通過した光を縮小投影レンズにより縮小後、製品シリコンウェーハ(製品半導体ウェーハ)のフォトレジストが塗布された表面に転写している。
図4aに示すように、ウェーハ製造工場から出荷された製品シリコンウェーハ100は、ウェーハ表裏面の平行度(ウェーハ面内厚さ分布)とウェーハ表面の平坦度を高めることで、ウェーハの外周部を除くウェーハ面内の厚さが均一であった。
通常、製品シリコンウェーハ100は、ステッパ等の下部に配置されたウェーハステージ上に外周部を保持して設置されている。例えば、ステージ周方向(ウェーハ周方向)へ60°毎に配設された6本の支持ピン101により、その外周部が下方から6点支持されていた(図4b)。
In the device process, during exposure, for example, a stepper (reduction projection type exposure apparatus) irradiates light emitted from an exposure light source onto a pattern formed on a mask (reticle), and the light passing through the pattern is reduced by a reduction projection lens. After the reduction, the product silicon wafer (product semiconductor wafer) is transferred to the surface coated with the photoresist.
As shown in FIG. 4a, the product silicon wafer 100 shipped from the wafer manufacturing factory increases the parallelism of the front and back surfaces of the wafer (thickness distribution within the wafer surface) and the flatness of the wafer surface, so that the outer periphery of the wafer is reduced. The thickness within the wafer surface was uniform.
Usually, the product silicon wafer 100 is placed on a wafer stage disposed under a stepper or the like while holding the outer periphery. For example, the outer peripheral portion was supported at six points from below by six support pins 101 arranged every 60 ° in the stage circumferential direction (wafer circumferential direction) (FIG. 4b).

特開2005−228978号公報JP 2005-228978 A

このように、従来の製品シリコンウェーハ100は、ウェーハの外周部を除くウェーハ面内の厚さが均一であった。そのため、露光時にウェーハの外周部を点支持したとき、シリコンウェーハ100の中心部に自重によるたわみ(たわみ量c)が発生し、ウェーハの表面が外周部より中心部が陥没する凹形状になだらかに湾曲していた(図4b)。これにより、露光時には、製品シリコンウェーハ100の表面の平坦性が低下し、ウェーハの表面に転写したパターンが歪んでしまっていた。また、このたわみを原因とし、ウェーハの表面の露光領域の中心部と外周部とでは焦点位置がずれ、焦点ぼけを引き起こし、パターンの解像度および焦点深度が低下し、高いパターン精度を確保することができなかった。
しかも、このような現象は、近年、開発が進んでいる直径450mmの大口径ウェーハにおいて、顕著となる傾向にあった。これは、口径が大きくなることで製品シリコンウェーハ100の自重が嵩み、製品シリコンウェーハ100の外周部を点支持した際のウェーハの中心部の撓みが拡大するためである。
As described above, the conventional product silicon wafer 100 has a uniform thickness in the wafer surface excluding the outer peripheral portion of the wafer. Therefore, when the outer peripheral portion of the wafer is point-supported during exposure, a deflection (a deflection amount c) due to its own weight occurs in the central portion of the silicon wafer 100, and the surface of the wafer is gently concave with the central portion depressed from the outer peripheral portion. It was curved (Fig. 4b). Thereby, at the time of exposure, the flatness of the surface of the product silicon wafer 100 was lowered, and the pattern transferred to the surface of the wafer was distorted. In addition, due to this deflection, the focal position shifts between the central part and the outer peripheral part of the exposure area on the surface of the wafer, causing defocusing, reducing the resolution and depth of pattern, and ensuring high pattern accuracy. could not.
Moreover, such a phenomenon tended to become prominent in a large-diameter wafer having a diameter of 450 mm, which has been developed recently. This is because the diameter of the product silicon wafer 100 increases due to the increase in the diameter, and the deflection of the central portion of the wafer when the outer periphery of the product silicon wafer 100 is point-supported increases.

そこで、発明者は、鋭意研究の結果、製品シリコンウェーハとして、室温、大気圧の環境下で外力を作用させず水平な平板上に載置した状態で、ウェーハの表面を外周部より中心部が突出する凸形状になだらかに湾曲させるとともに、ウェーハの中心部の最大厚さを、ウェーハの外周部の厚さに、室温、大気圧の環境下で外力を作用させず、ウェーハの外周部を点支持した際のウェーハの中心部の最大たわみ量を上乗せした厚さにすれば、上述した問題が解消できることを知見した。すなわち、このように製品シリコンウェーハの中心部の厚さを、ウェーハの自重によるたわみ量を考慮した厚さとしたので、露光前にウェーハの外周部を点支持した際、ウェーハの表面が略平坦(平面)となり、ウェーハの自重によるたわみを原因としたパターンの解像度および焦点深度の低下を抑制し、高いパターン精度を確保できることを知見し、この発明を完成させた。   Therefore, as a result of diligent research, the inventor, as a product silicon wafer, placed the wafer surface on the horizontal flat plate without applying external force in an environment of room temperature and atmospheric pressure, so that the center portion of the wafer surface is more than the outer peripheral portion. While curving gently into a protruding convex shape, the maximum thickness at the center of the wafer is set to the thickness of the outer periphery of the wafer without applying an external force in an environment of room temperature and atmospheric pressure. It has been found that the above-mentioned problem can be solved if the thickness is increased by adding the maximum deflection amount at the center of the wafer when supported. That is, since the thickness of the center portion of the product silicon wafer is set in consideration of the deflection amount due to the weight of the wafer, the surface of the wafer is substantially flat when the outer peripheral portion of the wafer is point-supported before exposure ( The present invention was completed by discovering that a reduction in the resolution and depth of focus of the pattern caused by deflection due to the weight of the wafer can be suppressed, and a high pattern accuracy can be secured.

この発明は、ウェーハの自重によるたわみを原因としたパターンの解像度および焦点深度の低下を抑制し、高いパターン精度を確保することができる製品半導体ウェーハを提供することを目的としている。   SUMMARY OF THE INVENTION An object of the present invention is to provide a product semiconductor wafer that can suppress a decrease in pattern resolution and depth of focus caused by deflection due to the weight of the wafer and ensure high pattern accuracy.

請求項1に記載の発明は、室温、大気圧の環境下で外力を作用させず水平な平板上に載置した状態で、外周部より中心部が突出する凸形状になだらかに湾曲した表面を有する製品半導体ウェーハであって、前記製品半導体ウェーハの中心部の最大厚さを、該製品半導体ウェーハの外周部の厚さに、室温、大気圧の環境下で外力を作用させずに該製品半導体ウェーハの外周部を該製品半導体ウェーハの周方向の複数位置で下方から支持した際の該製品半導体ウェーハの中心部の最大たわみ量を上乗せした厚さとした製品半導体ウェーハである。   According to the first aspect of the present invention, a surface that is gently curved into a convex shape whose central portion protrudes from the outer peripheral portion in a state where it is placed on a horizontal flat plate without applying external force in an environment of room temperature and atmospheric pressure. A product semiconductor wafer having a maximum thickness of a central portion of the product semiconductor wafer, wherein an external force is not applied to an outer peripheral portion of the product semiconductor wafer in an environment of room temperature and atmospheric pressure. This is a product semiconductor wafer having a thickness added with the maximum deflection amount at the center of the product semiconductor wafer when the outer periphery of the wafer is supported from below at a plurality of positions in the circumferential direction of the product semiconductor wafer.

請求項1に記載の発明によれば、製品半導体ウェーハの表面を室温、大気圧の環境下で外力を作用させずに水平な平板上に載置した状態で、外周部より中心部が突出したなだらかな凸形状とし、かつウェーハの中心部の最大厚さを、ウェーハの外周部の厚さに、室温、大気圧の環境下で外力を作用させず、製品半導体ウェーハの外周部を製品半導体ウェーハの周方向の複数位置で下方から支持(点支持)した際のウェーハの中心部の最大たわみ量を加算した厚さとした。
これにより、ウェーハの外周部を下方から支持したとき、ウェーハの表面が略平坦(平面)になる。その結果、製品半導体ウェーハの自重を原因としたウェーハの中心部のたわみによるパターンの解像度や焦点深度の低下を抑制することができ、高いパターン精度を確保することができる。
According to the first aspect of the present invention, the center portion of the product semiconductor wafer protrudes from the outer peripheral portion in a state where the surface of the product semiconductor wafer is placed on a horizontal flat plate without applying an external force in an environment of room temperature and atmospheric pressure. It has a gentle convex shape, and the maximum thickness at the center of the wafer is not applied to the outer peripheral thickness of the wafer at room temperature and atmospheric pressure. A thickness obtained by adding the maximum deflection amount of the central portion of the wafer when supported from below (point support) at a plurality of positions in the circumferential direction.
Thereby, when the outer peripheral part of the wafer is supported from below, the surface of the wafer becomes substantially flat (planar). As a result, it is possible to suppress a decrease in pattern resolution and depth of focus due to deflection of the central portion of the wafer due to the weight of the product semiconductor wafer, and high pattern accuracy can be ensured.

製品半導体ウェーハとは、ウェーハ製造プロセスが完了し、ウェーハ製造工場から出荷された半導体ウェーハをいう。
製品半導体ウェーハの直径は、例えば200mm、300mm、450mmなどである。
製品半導体ウェーハの外周部が支持される工程としては、例えば、デバイス形成プロセスでの露光時や他にも、ウェーハ表面のパーティクル測定、各種熱処理工程などが挙げられる。
製品半導体ウェーハとしては、単結晶シリコンウェーハ、多結晶シリコンウェーハなどを採用することができる。製品半導体ウェーハの表面は鏡面仕上げされ、デバイスの形成面となる。また、貼り合わせウェーハ、エピタキシャルウェーハ、拡散ウェーハ等の付加価値を付与したウェーハであってもよい。
A product semiconductor wafer refers to a semiconductor wafer shipped from a wafer manufacturing factory after the wafer manufacturing process is completed.
The diameter of the product semiconductor wafer is, for example, 200 mm, 300 mm, 450 mm, or the like.
Examples of the process for supporting the outer periphery of the product semiconductor wafer include particle measurement on the wafer surface, various heat treatment processes, and the like during exposure in the device formation process.
As the product semiconductor wafer, a single crystal silicon wafer, a polycrystalline silicon wafer, or the like can be adopted. The surface of the product semiconductor wafer is mirror-finished to form a device formation surface. Further, it may be a wafer having added value such as a bonded wafer, an epitaxial wafer, a diffusion wafer, or the like.

「ウェーハの表面が、外周部より中心部が突出する凸形状になだらかに湾曲した形状」とは、室温、大気圧の環境下でかつ外力が作用していない状態において、製品半導体ウェーハの表面の中心部が段差なく最も高く、頂上部もなだらかな山形状をいう(銅鑼形状)。
このような形状の製品半導体ウェーハとしては、(1)ウェーハの表面のみが銅鑼形状でウェーハの裏面は平坦なウェーハ、(2)ウェーハの表面が銅鑼形状で、かつウェーハの裏面は外周部より中心部が陥没する凹形状になだらかに湾曲したウェーハ(ただし、ウェーハの表面の曲率の方がウェーハの裏面の曲率より小さい)、(3)ウェーハの表面と裏面との両方が銅鑼形状のウェーハの何れでもよい。
「ウェーハの表面が略平坦」とは、室温、大気圧の環境下でかつ外力が作用していない状態で、ウェーハの表面のうち、少なくともデバイス形成領域が平面(フラット面、水平面)であることをいう。具体的には、ウェーハの表面のソリが表面基準測定値で0〜10μmの状態をいう。
“The surface of the wafer is gently curved into a convex shape with the center protruding from the outer periphery” means that the surface of the product semiconductor wafer is not exposed to external force under the environment of room temperature and atmospheric pressure. The center is the highest with no steps, and the top is a gentle mountain shape (copper bowl shape).
As a product semiconductor wafer having such a shape, (1) only the front surface of the wafer is a copper cage shape and the back surface of the wafer is flat, and (2) the wafer surface is a copper cage shape, and the back surface of the wafer is centered from the outer periphery. A wafer that is gently curved into a concave shape with a recessed part (however, the curvature of the wafer surface is smaller than the curvature of the back surface of the wafer), But you can.
“Wafer surface is substantially flat” means that at least the device formation area of the wafer surface is flat (flat surface, horizontal surface) in an environment of room temperature and atmospheric pressure and no external force is applied. Say. Specifically, the state in which the warpage of the wafer surface is 0 to 10 μm in terms of the surface reference measurement value.

「製品半導体ウェーハの外周部」とは、ウェーハ面取り部(300mmウェーハの場合では、例えばウェーハ最外周縁から半径方向の中心側へ3mmまでの領域、450mmウェーハの場合では、例えばウェーハ最外周縁から半径方向の中心側へ2mmまでの領域)をいう。
「製品半導体ウェーハの中心部」とは、ウェーハ面取り部を除いた残りの部分(ウェーハ面取り部よりウェーハ内側の部分)をいう。
「製品半導体ウェーハの外周部の厚さ」とは、製品半導体ウェーハの支持位置での厚さである。300mmウェーハの場合では、例えばウェーハ最外周縁から半径方向の中心側へ3mmの位置の厚さ、450mmウェーハの場合では、例えばウェーハ最外周縁から半径方向の中心側へ2mmの位置の厚さである。
The “outer peripheral part of the product semiconductor wafer” means a wafer chamfered part (in the case of a 300 mm wafer, for example, an area from the outermost peripheral edge of the wafer to the center side in the radial direction up to 3 mm, in the case of a 450 mm wafer, The area up to 2 mm toward the center in the radial direction).
The “center portion of the product semiconductor wafer” refers to the remaining portion excluding the wafer chamfered portion (the portion inside the wafer from the wafer chamfered portion).
The “thickness of the outer periphery of the product semiconductor wafer” is the thickness at the support position of the product semiconductor wafer. In the case of a 300 mm wafer, for example, the thickness is 3 mm from the outermost peripheral edge of the wafer to the center in the radial direction, and in the case of a 450 mm wafer, the thickness is, for example, 2 mm from the outermost peripheral edge of the wafer to the center in the radial direction. is there.

「製品半導体ウェーハの外周部を、製品半導体ウェーハの周方向の複数位置で下方から支持」とは、製品半導体ウェーハの外周部の裏面を支持部材により2つまたは3つ以上の位置で部分的に下方から支持することをいう。
製品半導体ウェーハの外周部を下方から支持する支持部材としては、例えばピン部材などを採用することができる。
製品半導体ウェーハの外周部のウェーハ周方向における支持位置は任意である。例えば、周方向へ120°毎、90°毎、60°毎に支持してもよい。
「製品半導体ウェーハの中心部の最大たわみ量」とは、製品半導体ウェーハの両端部を支持した際、自重によりたわんで落ち込んだウェーハ中心部の落ち込む前と落ち込んだ後との最大高低差をいう。
製品半導体ウェーハの外周部の厚さと製品半導体ウェーハの中心部の最大厚さとの関係(比率)は、例えば製品半導体ウェーハの中心部の最大厚さが、この外周部の厚さの100.3%〜102.5%となる関係である。
“Supporting the outer periphery of the product semiconductor wafer from below at a plurality of positions in the circumferential direction of the product semiconductor wafer” means that the back surface of the outer periphery of the product semiconductor wafer is partially supported at two or more positions by a support member. Support from below.
As a support member for supporting the outer periphery of the product semiconductor wafer from below, for example, a pin member can be employed.
The support position in the wafer circumferential direction of the outer periphery of the product semiconductor wafer is arbitrary. For example, it may be supported in the circumferential direction every 120 °, every 90 °, or every 60 °.
The “maximum deflection amount at the center of the product semiconductor wafer” refers to the maximum height difference between before and after the wafer center that has been bent by its own weight when the both ends of the product semiconductor wafer are supported.
The relationship (ratio) between the thickness of the outer periphery of the product semiconductor wafer and the maximum thickness of the center of the product semiconductor wafer is, for example, that the maximum thickness of the center of the product semiconductor wafer is 100.3% of the thickness of the outer periphery. -102.5%.

製品半導体ウェーハの製造方法は、上定盤と下定盤とを有したラッピング装置を用いるラップ工程において、上下定盤の回転数を従来の回転数より高めることで、ウェーハの外周部に強制的にダレを発生させることで作製することができる。その他、両面研磨工程において、両面研磨装置の上定盤と下定盤の回転数、ウェーハ回転数を従来の回転数より高めることで、ウェーハの外周部に強制的にダレを発生させることで作製することができる。   In the lapping process using a lapping machine with an upper surface plate and a lower surface plate, the manufacturing method of the product semiconductor wafer is forced on the outer periphery of the wafer by increasing the rotation speed of the upper and lower surface plates from the conventional rotation speed. It can be produced by generating sagging. In addition, in the double-side polishing process, it is manufactured by forcibly generating sagging at the outer periphery of the wafer by increasing the rotation speed of the upper and lower surface plates of the double-side polishing apparatus and the wafer rotation speed from the conventional rotation speed. be able to.

請求項2に記載の発明は、室温、大気圧の環境下で外力を作用させず水平な平板上に載置した状態で、外周部より中心部が突出する凸形状になだらかに湾曲した表面を有する製品半導体ウェーハであって、前記製品半導体ウェーハの中心部の最大高さを、該製品半導体ウェーハの外周部の厚さの100.3%〜102.5%とした製品半導体ウェーハである。   The invention according to claim 2 has a surface that is gently curved into a convex shape in which the central portion protrudes from the outer peripheral portion in a state where it is placed on a horizontal flat plate without applying external force in an environment of room temperature and atmospheric pressure. A product semiconductor wafer having a maximum height of a central portion of the product semiconductor wafer of 100.3% to 102.5% of a thickness of an outer peripheral portion of the product semiconductor wafer.

請求項2に記載の発明によれば、室温、大気圧の環境下で外力を作用させず水平な平板上に載置した状態で、外周部より中心部が突出する凸形状になだらかに湾曲した表面を有する製品半導体ウェーハにおいて、製品半導体ウェーハの中心部の最大高さを、製品半導体ウェーハの外周部の厚さの100.3%〜102.5%としたので、ウェーハの外周部を下方から支持したとき、ウェーハの表面が略平坦になる。その結果、製品半導体ウェーハの自重を原因としたウェーハの中心部のたわみによるパターンの解像度や焦点深度の低下を抑制することができ、高いパターン精度を確保することができる。   According to the second aspect of the present invention, in a state of being placed on a horizontal flat plate without applying an external force in an environment of room temperature and atmospheric pressure, it is gently curved into a convex shape in which the central portion protrudes from the outer peripheral portion. In the product semiconductor wafer having a surface, the maximum height of the central portion of the product semiconductor wafer is set to 100.3% to 102.5% of the thickness of the outer periphery of the product semiconductor wafer. When supported, the surface of the wafer becomes substantially flat. As a result, it is possible to suppress a decrease in pattern resolution and depth of focus due to deflection of the central portion of the wafer due to the weight of the product semiconductor wafer, and high pattern accuracy can be ensured.

製品半導体ウェーハの中心部の最大高さが、製品半導体ウェーハの外周部の厚さの100.3%未満では、外周部保持形式で所望のソリ形状を維持することが困難になる。また、102.5%を超えるウェーハを作成することは製造方法的に安定性に問題が生じる。具体的には、ウェーハ表面清浄度(パーティクル品質)をウェーハ全面に渡って均一に維持することが難しくなる。製品半導体ウェーハの中心部の好ましい最大高さは、製品半導体ウェーハの外周部の厚さの100.7%〜101.5%である。この範囲であれば、ウェーハ加工上、特段の不具合を発生させることなく、外周保持状態にて表面ソリ形状を所望通りに平坦とすることが可能となる。   If the maximum height of the center portion of the product semiconductor wafer is less than 100.3% of the thickness of the outer periphery of the product semiconductor wafer, it becomes difficult to maintain a desired warp shape in the outer periphery holding type. Further, producing a wafer exceeding 102.5% causes a problem in stability in terms of the manufacturing method. Specifically, it becomes difficult to maintain the wafer surface cleanliness (particle quality) uniformly over the entire wafer surface. The preferable maximum height of the center part of the product semiconductor wafer is 100.7% to 101.5% of the thickness of the outer peripheral part of the product semiconductor wafer. Within this range, the surface warp shape can be flattened as desired in the outer peripheral holding state without causing any particular problems in wafer processing.

請求項1に記載の発明によれば、室温、大気圧の環境下で外力を作用させず水平な平板上に載置した状態で、製品半導体ウェーハの表面を、外周部より中心部が突出したなだらかな凸形状に湾曲させるとともに、ウェーハの中心部の最大厚さを、ウェーハの外周部の厚さに、室温、大気圧の環境下で外力を作用させずウェーハの外周部を下方から支持した際のウェーハの中心部の最大たわみ量を加算した厚さとしたので、ウェーハ支持時、ウェーハの表面が略平坦となる。これにより、ウェーハの自重を原因としたウェーハの中心部のたわみによるパターンの解像度や焦点深度の低下を抑制することができ、高いパターン精度を確保することができる。   According to the first aspect of the present invention, the surface of the product semiconductor wafer protrudes from the outer peripheral portion of the surface of the product semiconductor wafer in a state where it is placed on a horizontal flat plate without applying an external force in an environment of room temperature and atmospheric pressure. While curving into a gentle convex shape, the maximum thickness at the center of the wafer was supported from below on the outer periphery of the wafer without applying external force to the outer periphery of the wafer at room temperature and atmospheric pressure. Since the thickness is obtained by adding the maximum amount of deflection at the center of the wafer, the surface of the wafer becomes substantially flat when the wafer is supported. As a result, it is possible to suppress a decrease in pattern resolution and depth of focus due to deflection of the central portion of the wafer due to the weight of the wafer, and high pattern accuracy can be ensured.

請求項2に記載の発明によれば、製品半導体ウェーハの中心部の最大高さを、製品半導体ウェーハの外周部の厚さの100.3%〜102.5%としたので、ウェーハの外周部を下方から支持したとき、ウェーハの表面が略平坦になる。その結果、製品半導体ウェーハの自重を原因としたウェーハの中心部のたわみによるパターンの解像度や焦点深度の低下を抑制することができ、高いパターン精度を確保することができる。   According to the invention described in claim 2, since the maximum height of the central portion of the product semiconductor wafer is set to 100.3% to 102.5% of the thickness of the outer periphery of the product semiconductor wafer, the outer periphery of the wafer Is supported from below, the surface of the wafer becomes substantially flat. As a result, it is possible to suppress a decrease in pattern resolution and depth of focus due to deflection of the central portion of the wafer due to the weight of the product semiconductor wafer, and high pattern accuracy can be ensured.

以下、この発明の実施例を具体的に説明する。   Examples of the present invention will be specifically described below.

図1において、10はこの発明の実施例1に係る製品シリコンウェーハ(製品半導体ウェーハ)で、その表面(デバイス形成面)を鏡面仕上げし、洗浄、製品検査を経てウェーハ製造工場から出荷された直径450mm、比抵抗10〜11Ω・cm、P形のシリコン単結晶ウェーハである。ここでは、製品シリコンウェーハ10が、デバイスプロセスのステッパ(縮小投影型露光装置)11のウェーハステージ15に点支持される。   In FIG. 1, reference numeral 10 denotes a product silicon wafer (product semiconductor wafer) according to Embodiment 1 of the present invention. The surface (device formation surface) is mirror-finished, cleaned, and subjected to product inspection from a wafer manufacturing factory. It is a 450 mm, specific resistance 10-11 Ω · cm, P-type silicon single crystal wafer. Here, the product silicon wafer 10 is point-supported on a wafer stage 15 of a stepper (reduction projection type exposure apparatus) 11 of a device process.

まず、図1および図2を参照して、ステッパ11を説明する。
ステッパ11は、露光光源12と、その直下に順次離間して配置されるマスクステージ13と、縮小投影レンズ14と、ウェーハステージ15とを備えている。
マスクステージ13は、露光パターンの原版であるマスク16をクランプし、露光光源12からの光に対して、マスク16をスキャンさせる。縮小投影レンズ14は、マスク16上のパターンを製品シリコンウェーハ10の表面10aに縮小して投影する。ウェーハステージ15は、フォトレジストが表面10aに塗布された製品シリコンウェーハ10の外周部bを下方から点支持し、かつマスクステージ13と同期し、露光光源12からの光(露光光)をスキャンして露光する。
First, the stepper 11 will be described with reference to FIGS. 1 and 2.
The stepper 11 includes an exposure light source 12, a mask stage 13 that is sequentially spaced immediately below the exposure light source 12, a reduction projection lens 14, and a wafer stage 15.
The mask stage 13 clamps the mask 16 that is the original of the exposure pattern, and scans the mask 16 with respect to the light from the exposure light source 12. The reduction projection lens 14 reduces and projects the pattern on the mask 16 onto the surface 10 a of the product silicon wafer 10. The wafer stage 15 scans light (exposure light) from the exposure light source 12 while supporting the outer peripheral portion b of the product silicon wafer 10 coated with the photoresist on the surface 10 a from below and synchronizing with the mask stage 13. To expose.

露光時には、ウェーハステージ15において、6本の支持ピン20を介して、製品シリコンウェーハ10の外周部bのうち、ウェーハ最外周縁から半径方向中心側へ3mmの位置を、室温、大気圧の環境下、外力を作用させない状態で、ウェーハの周方向へ60°毎に、かつウェーハの表裏面10a,10bを水平にして点支持する。この状態で、露光光源12から光を照射する。照射された光は、マスク16に形成されたパターンを通過し、その通過光が縮小投影レンズ14により縮小され、製品シリコンウェーハ10の表面10aのフォトレジストに転写される。   At the time of exposure, a position 3 mm from the outermost peripheral edge of the product silicon wafer 10 to the center in the radial direction of the outer peripheral portion b of the product silicon wafer 10 is placed on the wafer stage 15 via the six support pins 20 at room temperature and atmospheric pressure. In the state where no external force is applied, the wafer is point-supported every 60 ° in the circumferential direction of the wafer and with the front and back surfaces 10a and 10b of the wafer being horizontal. In this state, light is irradiated from the exposure light source 12. The irradiated light passes through the pattern formed on the mask 16, and the passing light is reduced by the reduction projection lens 14 and transferred to the photoresist on the surface 10 a of the product silicon wafer 10.

次に、図2および図3を参照して、製品シリコンウェーハ10について説明する。
製品シリコンウェーハ10は、室温、大気圧の環境下で外力を作用させず水平な平板上に載置した状態で、その表面10aと裏面10bとが、外周部bより中心部aが突出した凸形状になだらかに湾曲した両面銅鑼形状である(図2a)。しかも、製品シリコンウェーハ10の中心部aの最大厚さtは、室温、大気圧の環境下で外力を作用させない状態で、製品シリコンウェーハ10の外周部の支持位置(ウェーハ最外周縁から半径方向中心側へ3mmの位置)の厚さt1に、製品シリコンウェーハ10の外周部を点支持した際のウェーハ中心部の最大たわみ量cを上乗せした厚さとなっている(図2b)。具体的には、外周部の厚さt1とたわみ量cとを2μmとしている。なお、製品シリコンウェーハ10の外周部の厚さt1と製品シリコンウェーハ10の中心部aの厚さとの関係は、この外周部の厚さt1の101.0%をこの中心部aの最大厚さtとしている。これにより、ウェーハ表面の平坦性を確保することができる。
Next, the product silicon wafer 10 will be described with reference to FIGS.
The product silicon wafer 10 has a front surface 10a and a back surface 10b that protrude from the outer peripheral portion b with a central portion a protruding in a state where the product silicon wafer 10 is placed on a horizontal flat plate without applying external force in an environment of room temperature and atmospheric pressure. It is a double-sided copper bowl shape that is gently curved in shape (FIG. 2a). In addition, the maximum thickness t of the center portion a of the product silicon wafer 10 is a supporting position of the outer peripheral portion of the product silicon wafer 10 (in the radial direction from the outermost peripheral edge of the wafer) in a state where no external force is applied in an environment of room temperature and atmospheric pressure. The thickness is obtained by adding the maximum deflection amount c of the center of the wafer when the outer periphery of the product silicon wafer 10 is point-supported to the thickness t1 (position 3 mm toward the center) (FIG. 2b). Specifically, the thickness t1 of the outer peripheral portion and the deflection amount c are 2 μm. The relationship between the thickness t1 of the outer peripheral portion of the product silicon wafer 10 and the thickness of the central portion a of the product silicon wafer 10 is 101.0% of the thickness t1 of the outer peripheral portion, which is the maximum thickness of the central portion a. t. Thereby, the flatness of the wafer surface can be ensured.

この製品シリコンウェーハ10は、次の製造方法により作製される。すなわち、チョクラルスキー法により引き上げられたシリコン単結晶に対して、外周研削、ブロック切断、スライスを順次行ってシリコンウェーハとする。その後、シリコンウェーハに面取り、ラッピング、エッチング、研磨(ウェーハ表裏面の同時研磨を含む)の各工程を実施し、次に製品検査により良品と評価されたウェーハのみが、製品シリコンウェーハ10となる。
製品シリコンウェーハ10の表裏面を銅鑼形状とする方法としては、この上定盤と下定盤とを有したラッピング装置を用いるラップ工程において、上下定盤の回転数を従来の15rpmから45rpmまで高め、ウェーハの表裏面10a,10bに強制的に外周ダレを発生させる方法が採られている。または、研磨布が貼られた上定盤と別の研磨布が貼られた下定盤とを有する両面研磨装置を使用した両面同時研磨において、上下定盤の回転数を従来の30rpmから50rpmまで高め、ウェーハの表裏面10a,10bに強制的に外周ダレを発生させる方法でもよい。
This product silicon wafer 10 is manufactured by the following manufacturing method. That is, the silicon single crystal pulled by the Czochralski method is subjected to peripheral grinding, block cutting, and slicing sequentially to obtain a silicon wafer. Thereafter, each process of chamfering, lapping, etching, and polishing (including simultaneous polishing of the front and back surfaces of the wafer) is performed on the silicon wafer, and only the wafer that is evaluated as a non-defective product by the product inspection becomes the product silicon wafer 10.
As a method of making the front and back surfaces of the product silicon wafer 10 into a copper bowl shape, in the lapping process using the lapping apparatus having the upper surface plate and the lower surface plate, the rotational speed of the upper and lower surface plates is increased from the conventional 15 rpm to 45 rpm, A method of forcibly generating peripheral sag on the front and back surfaces 10a and 10b of the wafer is employed. Or, in double-sided simultaneous polishing using a double-side polishing machine having an upper surface plate with a polishing cloth and a lower surface plate with another polishing cloth, the rotational speed of the upper and lower surface plates is increased from 30 rpm to 50 rpm. Alternatively, a method of forcibly generating a peripheral sag on the front and back surfaces 10a and 10b of the wafer may be used.

また、他の製品シリコンウェーハ10として、ウェーハ表面10aが銅鑼形状でウェーハ裏面10bが平坦な形状のものを採用してもよい(図3aおよび図3b)。この場合、ウェーハ外周部を6本の支持ピン20により支持すれば、ウェーハのたわみにより、ウェーハ表面10aが平坦でかつウェーハ裏面10bが銅鑼形状の製品シリコンウェーハ10となる。   Further, as another product silicon wafer 10, a wafer surface 10a having a copper bowl shape and a flat wafer back surface 10b may be employed (FIGS. 3a and 3b). In this case, if the wafer outer peripheral portion is supported by the six support pins 20, the wafer surface 10a becomes a product silicon wafer 10 in which the wafer front surface 10a is flat and the wafer back surface 10b is copper cup-shaped.

このように、実施例1では、製品シリコンウェーハ10の表面10aを、室温、大気圧の環境下で外力を作用させず水平な平板上に製品シリコンウェーハ10を載置した状態で、外周部bより中心部aが突出したなだらかな凸形状に湾曲させ、かつウェーハの中心部aの最大厚さtを、ウェーハの外周部の厚さt1に、室温、大気圧の環境下で外力を作用させずウェーハの外周部bを点支持した際のウェーハの中心部aの最大たわみ量cを加算した厚さとした。これにより、ウェーハの外周部bの点支持時、ウェーハの表面aが略平坦(平面)となる。その結果、製品シリコンウェーハ10の自重を原因としたウェーハの中心部bのたわみによるパターンの解像度や焦点深度の低下を抑制することができ、高いパターン精度を確保することができる。   Thus, in Example 1, the surface 10a of the product silicon wafer 10 was placed on the outer peripheral portion b in a state where the product silicon wafer 10 was placed on a horizontal flat plate without applying an external force in an environment of room temperature and atmospheric pressure. Further, the wafer is bent into a gentle convex shape with a protruding central portion a, and the maximum thickness t of the central portion a of the wafer is applied to the thickness t1 of the outer peripheral portion of the wafer by applying an external force in an environment of room temperature and atmospheric pressure. The thickness obtained by adding the maximum deflection amount c of the central portion a of the wafer when the outer peripheral portion b of the wafer was point-supported. Thereby, the surface a of the wafer is substantially flat (planar) when the point is supported on the outer peripheral portion b of the wafer. As a result, it is possible to suppress a decrease in pattern resolution and depth of focus due to deflection of the central portion b of the wafer due to the weight of the product silicon wafer 10, and high pattern accuracy can be ensured.

ここで、製品シリコンウェーハの形状操作し、かつ実施例1のステッパを用いて行った製品シリコンウェーハの露光時におけるウェーハ中心部のたわみ量の抑制実験の結果を報告する。製品シリコンウェーハとしては、実施例1と同じ直径450mm、比抵抗10〜11Ω・cm、P形のシリコン単結晶ウェーハを採用した。
たわみ量の測定装置としては、別冶具に固定したレーザー変位計を採用した。その結果を表1に示す。表1中、t1は製品シリコンウェーハの外周部(支持位置)の厚さ、tはこの中心部の最大厚さ、cはウェーハ中心部の最大たわみ量である。
Here, the result of the experiment of suppressing the amount of deflection at the center of the wafer at the time of exposure of the product silicon wafer performed using the stepper of Example 1 while manipulating the shape of the product silicon wafer will be reported. As the product silicon wafer, a P-type silicon single crystal wafer having a diameter of 450 mm, a specific resistance of 10 to 11 Ω · cm, and the same as in Example 1 was employed.
A laser displacement meter fixed to a separate jig was used as the deflection measuring device. The results are shown in Table 1. In Table 1, t1 is the thickness of the outer peripheral portion (support position) of the product silicon wafer, t is the maximum thickness of this central portion, and c is the maximum deflection amount of the central portion of the wafer.

Figure 2009277805
Figure 2009277805

表1から明らかなように、試験例1〜3では製品シリコンウェーハの最大たわみ量cが10〜500μm程度であったのに対して、比較例1では1000μmとたわみ量が著しく大きかった。これにより、製品シリコンウェーハの表面を、外周部より中心部が突出したなだらかな凸形状に湾曲させ、しかもウェーハの中心部の最大厚さを、ウェーハの外周部の厚さに、ウェーハの外周部の点支持時におけるウェーハの中心部の最大たわみ量を加算した厚さとすれば、この点支持時、製品シリコンウェーハの表面が略平坦になることが判明した。これにより、製品シリコンウェーハの自重を原因としたウェーハの中心部のたわみによるパターンの解像度や焦点深度の低下を抑制することができ、高いパターン精度を確保することができた。   As is clear from Table 1, in Test Examples 1 to 3, the maximum deflection c of the product silicon wafer was about 10 to 500 μm, whereas in Comparative Example 1, the deflection was 1000 μm and the deflection was significantly large. As a result, the surface of the product silicon wafer is curved into a gentle convex shape with the center protruding from the outer periphery, and the maximum thickness of the center of the wafer is changed to the thickness of the outer periphery of the wafer. It was found that the surface of the product silicon wafer becomes substantially flat when this point is supported, if the thickness is obtained by adding the maximum deflection amount of the center of the wafer when the point is supported. As a result, it was possible to suppress a decrease in the resolution of the pattern and the depth of focus due to the deflection of the center of the wafer caused by the weight of the product silicon wafer, and a high pattern accuracy could be ensured.

この発明の実施例1に係る製品半導体ウェーハの露光作業中の正面図である。It is a front view during the exposure operation | work of the product semiconductor wafer which concerns on Example 1 of this invention. この発明の実施例1に係る製品半導体ウェーハの外周支持前の正面図である。It is a front view before the outer periphery support of the product semiconductor wafer which concerns on Example 1 of this invention. この発明の実施例1に係る製品半導体ウェーハの外周支持状態の正面図である。It is a front view of the outer periphery support state of the product semiconductor wafer which concerns on Example 1 of this invention. この発明の実施例1に係る製品半導体ウェーハの外周支持前の正面図である。It is a front view before the outer periphery support of the product semiconductor wafer which concerns on Example 1 of this invention. この発明の実施例1に係る製品半導体ウェーハの外周支持状態の正面図である。It is a front view of the outer periphery support state of the product semiconductor wafer which concerns on Example 1 of this invention. 従来手段に係る製品半導体ウェーハの外周支持前の正面図である。It is a front view before the outer periphery support of the product semiconductor wafer which concerns on the conventional means. 従来手段に係る製品半導体ウェーハの外周支持状態の正面図である。It is a front view of the outer periphery support state of the product semiconductor wafer which concerns on the conventional means.

符号の説明Explanation of symbols

10 製品シリコンウェーハ(製品半導体ウェーハ)、
10a 中心部、
10b 外周部、
c 最大たわみ量、
t 中心部の最大厚さ、
t1 外周部の最大厚さ。
10 Product silicon wafer (Product semiconductor wafer),
10a center,
10b outer periphery,
c Maximum deflection,
t Maximum thickness at the center,
t1 Maximum thickness of the outer periphery.

Claims (2)

室温、大気圧の環境下で外力を作用させず水平な平板上に載置した状態で、外周部より中心部が突出する凸形状になだらかに湾曲した表面を有する製品半導体ウェーハであって、
前記製品半導体ウェーハの中心部の最大厚さを、
該製品半導体ウェーハの外周部の厚さに、室温、大気圧の環境下で外力を作用させずに該製品半導体ウェーハの外周部を該製品半導体ウェーハの周方向の複数位置で下方から支持した際の該製品半導体ウェーハの中心部の最大たわみ量を上乗せした厚さとした製品半導体ウェーハ。
A product semiconductor wafer having a gently curved surface in a convex shape with the center portion protruding from the outer peripheral portion in a state of being placed on a horizontal flat plate without applying external force in an environment of room temperature and atmospheric pressure,
The maximum thickness of the center of the product semiconductor wafer,
When the outer periphery of the product semiconductor wafer is supported from below at a plurality of positions in the circumferential direction of the product semiconductor wafer without applying an external force to the thickness of the outer periphery of the product semiconductor wafer at room temperature and atmospheric pressure. A product semiconductor wafer having a thickness obtained by adding the maximum amount of deflection at the center of the product semiconductor wafer.
室温、大気圧の環境下で外力を作用させず水平な平板上に載置した状態で、外周部より中心部が突出する凸形状になだらかに湾曲した表面を有する製品半導体ウェーハであって、
前記製品半導体ウェーハの中心部の最大高さを、該製品半導体ウェーハの外周部の厚さの100.3%〜102.5%とした製品半導体ウェーハ。
A product semiconductor wafer having a gently curved surface in a convex shape with the center portion protruding from the outer peripheral portion in a state of being placed on a horizontal flat plate without applying external force in an environment of room temperature and atmospheric pressure,
A product semiconductor wafer in which a maximum height of a central portion of the product semiconductor wafer is set to 100.3% to 102.5% of a thickness of an outer peripheral portion of the product semiconductor wafer.
JP2008126467A 2008-05-13 2008-05-13 Product semiconductor wafer Pending JP2009277805A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008126467A JP2009277805A (en) 2008-05-13 2008-05-13 Product semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008126467A JP2009277805A (en) 2008-05-13 2008-05-13 Product semiconductor wafer

Publications (1)

Publication Number Publication Date
JP2009277805A true JP2009277805A (en) 2009-11-26

Family

ID=41442974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008126467A Pending JP2009277805A (en) 2008-05-13 2008-05-13 Product semiconductor wafer

Country Status (1)

Country Link
JP (1) JP2009277805A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11984313B2 (en) 2019-09-04 2024-05-14 Kioxia Corporation Semiconductor wafer, manufacturing method for semiconductor wafer, and manufacturing method for semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11984313B2 (en) 2019-09-04 2024-05-14 Kioxia Corporation Semiconductor wafer, manufacturing method for semiconductor wafer, and manufacturing method for semiconductor device

Similar Documents

Publication Publication Date Title
JP6698706B2 (en) Substrate holder, lithographic apparatus and device manufacturing method
CN1193409C (en) Wafer shape evaluating method and device and device producing method, wafer and wafer selecting method
KR102134207B1 (en) Holder, lithography apparatus, method of manufacturing article, and stage apparatus
JP2011134828A (en) Semiconductor wafer and method of manufacturing the same
CN1639844A (en) Exposure device and exposure method
JPH10233433A (en) Substrate supporting device and aligner using the device as well as manufacturing method of device
JP2016134444A (en) Exposure device, exposure system, and method of manufacturing article
TW201721291A (en) A substrate holder, a lithographic apparatus and method of manufacturing devices
JP5411739B2 (en) Carrier mounting method
JP4848697B2 (en) Exposure method using work stage of exposure machine
JP2012129416A (en) Semiconductor wafer and manufacturing method thereof
JP2009277805A (en) Product semiconductor wafer
TW201327064A (en) Lithographic apparatus and substrate handling method
JP2006324369A (en) Work, photomask, and exposure method
KR20140124948A (en) Flatness, ease of maintenance and to prevent chipping vacuum chuck for semiconductor manufacturing equipment
JP2010056530A (en) Method of manufacturing semiconductor wafer
TW201944479A (en) Double-side polishing apparatus for a workpiece
CN1577737A (en) Method for fabricating semiconductor device and method for fabricating semiconductor substrate used in the semiconductor device
JP2008021686A (en) Substrate holding tray
JP2005032977A (en) Vacuum chuck
JP4826466B2 (en) Exposure method using work stage of exposure machine
JP2009010071A (en) Method for polishing wafer
JP2010002571A (en) Substrate exposure apparatus
JP2007207996A (en) Substrate holding device
JP2022517546A (en) Substrate holder and device manufacturing method used in lithography equipment