JP2009260834A - Overcurrent protection circuit and class-d amplifier - Google Patents
Overcurrent protection circuit and class-d amplifier Download PDFInfo
- Publication number
- JP2009260834A JP2009260834A JP2008109472A JP2008109472A JP2009260834A JP 2009260834 A JP2009260834 A JP 2009260834A JP 2008109472 A JP2008109472 A JP 2008109472A JP 2008109472 A JP2008109472 A JP 2008109472A JP 2009260834 A JP2009260834 A JP 2009260834A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- amplifier
- output stage
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、過電流保護回路及びＤ級アンプに関し、例えばパルス幅変調（以下、これをＰＷＭ（Pulse Width Modulation）と呼ぶ。）方式のＤ級アンプを搭載したカーオーディオ装置に適用して好適なものである。 The present invention relates to an overcurrent protection circuit and a class D amplifier, and is suitable for application to a car audio apparatus equipped with a class D amplifier of a pulse width modulation (hereinafter referred to as PWM (Pulse Width Modulation)) system, for example. Is.
従来、Ｄ級アンプにおいては、所定の外部機器から供給された音声信号をＰＷＭ方式に変換し、その結果得られたＰＷＭ信号をスイッチング素子により増幅し、その増幅されたＰＷＭ信号をローパスフィルタを介してスピーカへ出力することにより、当該スピーカからＰＷＭ信号に基づく音声を出力するようになされている。 Conventionally, in a class D amplifier, an audio signal supplied from a predetermined external device is converted into a PWM system, the resulting PWM signal is amplified by a switching element, and the amplified PWM signal is passed through a low-pass filter. By outputting to the speaker, audio based on the PWM signal is output from the speaker.
このようなＤ級アンプのなかには、例えばユーザによるスピーカケーブルの誤接続やスピーカの破壊等によりスピーカがショートした場合に発生する過電流からＤ級アンプのスイッチング素子を保護するため、電源からスイッチング素子へ流れる電流と、スピーカに印加される電圧とを検出するようになされたものがある（例えば、特許文献１参照）。 Among such class D amplifiers, for example, from the power source to the switching element, the switching element of the class D amplifier is protected from overcurrent generated when the speaker is short-circuited due to, for example, incorrect connection of the speaker cable by the user or destruction of the speaker. There is one that detects a flowing current and a voltage applied to a speaker (for example, see Patent Document 1).
このＤ級アンプでは、電源からスイッチング素子へ流れる電流が所定の閾値より大きく、かつスピーカに印加される電圧が低い場合、当該スピーカへ過電流が流れているものと判断してスイッチング素子に流れる電流を低減することにより、当該スイッチング素子の破壊を防止することができる。
ところで上述したＤ級アンプでは、スイッチング素子を介して電源からスピーカへ大きな電流を流すことにより、ＰＷＭ信号を増幅するようになされており、通常スピーカへ供給する電流値より大きな値の閾値が設定されている。 By the way, in the class D amplifier described above, a PWM signal is amplified by flowing a large current from the power source to the speaker via the switching element, and a threshold value larger than the current value supplied to the normal speaker is set. ing.
そのためＤ級アンプでは、例えば静電破壊等によって当該Ｄ級アンプ内に設けられたスイッチング素子以外の構成部品へ閾値より小さな過電流が流れた場合、その過電流を検出することができないため、その過電流による当該Ｄ級アンプの破壊を防止することができないという問題があった。 Therefore, in a class D amplifier, for example, when an overcurrent smaller than a threshold flows to a component other than a switching element provided in the class D amplifier due to electrostatic breakdown or the like, the overcurrent cannot be detected. There has been a problem that the class D amplifier cannot be prevented from being destroyed by overcurrent.
本発明は以上の点を考慮してなされたもので、Ｄ級アンプの破壊を確実に防止し得る過電流保護回路及びＤ級アンプを提案しようとするものである。 The present invention has been made in view of the above points, and an object of the present invention is to propose an overcurrent protection circuit and a class D amplifier that can reliably prevent the breakdown of the class D amplifier.
かかる課題を解決するため本発明においては、第１パルス幅変調信号、及び第１パルス幅変調信号に対して逆位相でかつ位相が遅れた第２パルス幅変調信号を生成する信号処理部と、第１パルス幅変調信号に基づいてスイッチング動作し、第１パルス幅変調信号を所定レベルの第１出力信号に増幅する第１出力段と、第１出力段とＢＴＬ接続され、第２パルス幅変調信号に基づいてスイッチング動作し、第２パルス幅変調信号を所定レベルの第２出力信号に増幅する第２出力段とを具えるアンプ部に対して、所定の電源からのアンプ電流が供給されていることを検出する電流検出部と、アンプ電流が供給されていないことを示す第１出力信号及び第２出力信号を第１出力段及び第２出力段から出力されたことを検出したときであって、かつ電流検出部により所定の電流値以上の基準アンプ電流が供給されていることを検出したとき、アンプ部における信号処理部へ過電流が流れた異常であると判断する異常判断部と、電源とアンプ部との間に設けられ、異常判断部により異常であると判断された場合、電源とアンプ部とを電気的に遮断するスイッチ部とを設けるようにした。 In order to solve such a problem, in the present invention, a signal processing unit that generates a first pulse width modulation signal and a second pulse width modulation signal that is opposite in phase and delayed in phase with respect to the first pulse width modulation signal; A first output stage that performs a switching operation based on the first pulse width modulation signal, amplifies the first pulse width modulation signal to a first output signal of a predetermined level, is BTL-connected to the first output stage, and is subjected to second pulse width modulation. An amplifier current from a predetermined power source is supplied to an amplifier unit that performs a switching operation based on the signal and includes a second output stage that amplifies the second pulse width modulation signal to a second output signal of a predetermined level. And when detecting that the first output signal and the second output signal indicating that the amplifier current is not supplied are output from the first output stage and the second output stage. Power An abnormality determination unit that determines that an overcurrent has flowed to the signal processing unit in the amplifier unit when the detection unit detects that a reference amplifier current greater than a predetermined current value is supplied, and a power source and an amplifier unit And a switch unit that electrically shuts off the power source and the amplifier unit when the abnormality determination unit determines that the abnormality is present.
これにより、電源から信号処理部へ所定の電流値より大きな過電流が流れ、かつ第１出力段及び第２出力段へ電流が流れていないとき、第１出力段及び第２出力段以外の構成部品に過電流が流れた異常状態であるものとして、アンプ部に供給される電力を遮断することにより、アンプ部へ過電流が流れることを防止することができる。 Accordingly, when an overcurrent larger than a predetermined current value flows from the power source to the signal processing unit and no current flows to the first output stage and the second output stage, the configuration other than the first output stage and the second output stage It is possible to prevent an overcurrent from flowing to the amplifier unit by cutting off the power supplied to the amplifier unit as an abnormal state in which an overcurrent has flowed through the component.
また本発明においては、所定の信号処理手段から供給される第１パルス幅変調信号に応じてスイッチング素子をスイッチングして第１パルス幅変調出力信号に増幅する第１出力段と、信号処理手段から供給された第１パルス幅変調信号に対して逆位相でかつ所定時間分だけ位相が遅れた第２パルス幅変調信号に応じて、スイッチング素子をスイッチングして第２パルス幅変調出力信号に増幅する第２出力段とがＢＴＬ接続されたＤ級アンプの信号処理手段、第１出力段及び第２出力段へ所定の電源から供給される電流を検出する電流検出手段と、第１出力段及び第２出力段へ電流が流れていないオフ状態であることを示す第１パルス幅変調出力信号及び第２パルス幅変調出力信号がそれぞれ供給されたときに、電流検出手段により検出された電流が所定の電流値より大きいことを示す出力信号が供給された場合、信号処理手段へ過電流が流れた異常であることを検出する異常検出手段と、信号処理手段、第１出力段及び第２出力段と電流検出手段との間に設けられ、異常検出手段により異常であることが検出されると、電源と信号処理手段、第１出力段及び第２出力段とを電気的に遮断するスイッチ手段とを設けるようにした。 In the present invention, the first output stage for switching the switching element according to the first pulse width modulation signal supplied from the predetermined signal processing means to amplify the first pulse width modulation output signal, and the signal processing means The switching element is switched to amplify the second pulse width modulation output signal in accordance with the second pulse width modulation signal having a phase opposite to the supplied first pulse width modulation signal and delayed by a predetermined time. Signal processing means of a D-class amplifier having a BTL connection to the second output stage, current detection means for detecting a current supplied from a predetermined power source to the first output stage and the second output stage, the first output stage and the first output stage Detected by the current detection means when the first pulse width modulation output signal and the second pulse width modulation output signal indicating that the current is not flowing to the two output stages are respectively supplied. When an output signal indicating that the current is larger than a predetermined current value is supplied, an abnormality detecting means for detecting that an overcurrent has flowed to the signal processing means, a signal processing means, a first output stage, and a first output stage Provided between the two output stages and the current detection means, and when the abnormality detection means detects an abnormality, the power supply, the signal processing means, the first output stage, and the second output stage are electrically disconnected. And switch means.
これにより、電源から信号処理部へ所定の電流値より大きな過電流が流れ、かつ第１出力段及び第２出力段へ電流が流れていないとき、第１出力段及び第２出力段以外の構成部品に過電流が流れた異常状態であるものとして、アンプ部に供給される電力を遮断することにより、アンプ部へ過電流が流れることを防止することができる。 Accordingly, when an overcurrent larger than a predetermined current value flows from the power source to the signal processing unit and no current flows to the first output stage and the second output stage, the configuration other than the first output stage and the second output stage It is possible to prevent an overcurrent from flowing to the amplifier unit by cutting off the power supplied to the amplifier unit as an abnormal state in which an overcurrent has flowed through the component.
さらに本発明については、第１パルス幅変調信号、及び第１パルス幅変調信号に対して逆位相の第２パルス幅変調信号を生成する信号処理部と、第１パルス幅変調信号に基づいてスイッチング動作し、第１パルス幅変調信号を所定レベルの第１出力信号に増幅する第１出力段と、第１出力段とＢＴＬ接続され、第２パルス幅変調信号に基づいてスイッチング動作し、第２パルス幅変調信号を所定レベルの第２出力信号に増幅する第２出力段とを具えるアンプ部に対して、所定の電源からのアンプ電流が供給されていることを検出する電流検出部と、アンプ電流が供給されていないことを示す第１出力信号及び第２出力信号が第１出力段及び第２出力段から出力されたことを検出したときであって、かつ電流検出部により所定の電流値以上の基準アンプ電流が供給されていることを検出したとき、アンプ部における信号処理部へ過電流が流れた異常であると判断する異常判断部と、電源とアンプ部との間に設けられ、異常判断部により異常であると判断された場合、電源とアンプ部とを電気的に遮断するスイッチ部とを設けるようにした。 Further, according to the present invention, a first pulse width modulation signal, a signal processing unit that generates a second pulse width modulation signal having an opposite phase to the first pulse width modulation signal, and switching based on the first pulse width modulation signal A first output stage that operates and amplifies the first pulse width modulation signal to a first output signal of a predetermined level, is BTL connected to the first output stage, and performs a switching operation based on the second pulse width modulation signal; A current detection unit for detecting that an amplifier current from a predetermined power supply is supplied to an amplifier unit including a second output stage for amplifying the pulse width modulation signal to a second output signal of a predetermined level; When it is detected that the first output signal and the second output signal indicating that the amplifier current is not supplied are output from the first output stage and the second output stage, and a predetermined current is detected by the current detection unit. Group over value An abnormality determination unit that is provided between the power supply and the amplifier unit and an abnormality determination unit that determines that an overcurrent has flowed to the signal processing unit in the amplifier unit when it is detected that the amplifier current is supplied. When it is determined that the power supply is abnormal, a switch unit that electrically cuts off the power supply and the amplifier unit is provided.
これにより、電源から信号処理部へ所定の電流値より大きな過電流が流れ、かつ第１出力段及び第２出力段へ電流が流れていないとき、第１出力段及び第２出力段以外の構成部品に過電流が流れた異常状態であるものとして、アンプ部に供給される電力を遮断することにより、アンプ部へ過電流が流れることを防止することができる。 Accordingly, when an overcurrent larger than a predetermined current value flows from the power source to the signal processing unit and no current flows to the first output stage and the second output stage, the configuration other than the first output stage and the second output stage It is possible to prevent an overcurrent from flowing to the amplifier unit by cutting off the power supplied to the amplifier unit as an abnormal state in which an overcurrent has flowed through the component.
本発明によれば、電源から信号処理部へ所定の電流値より大きな過電流が流れ、かつ第１出力段及び第２出力段へ電流が流れていないとき、第１出力段及び第２出力段以外の構成部品に過電流が流れた異常状態であるものとして、アンプ部に供給される電力を遮断することにより、アンプ部へ過電流が流れることを防止することができ、かくしてＤ級アンプの破壊を防止し得る過電流保護回路及びＤ級アンプを実現できる。 According to the present invention, when an overcurrent larger than a predetermined current value flows from the power source to the signal processing unit and no current flows to the first output stage and the second output stage, the first output stage and the second output stage It is possible to prevent the overcurrent from flowing to the amplifier unit by cutting off the power supplied to the amplifier unit as an abnormal state where an overcurrent has flowed to the other components. An overcurrent protection circuit and a class D amplifier that can prevent destruction can be realized.
以下に、図面について、本発明の一実施の形態を詳述する。 Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
（１）カーオーディオ装置の構成
図１に示すように、カーオーディオ装置１は、図示しない車両に取り付けられており、バッテリ２から電源電力の供給を受けて動作し、ＣＰＵ（Central Processing Unit）構成でなるマイクロコンピュータ４が全体を統括制御するようになされている。
(1) Configuration of Car Audio Device As shown in FIG. 1, the
カーオーディオ装置１では、ＣＤ（Compact Disc）プレーヤ６によるＣＤメディアの再生や、ラジオチューナ７によるラジオ放送の受信等によって得られた音声信号Ｓ１をＤ級アンプＩＣ（Integrated Circuit）５へ送出する。
In the
Ｄ級アンプＩＣ５では、いわゆるＢＴＬ（Bridge Effect Transistor）回路が形成されており、ＣＤプレーヤ６及びラジオチューナ７から供給された音声信号Ｓ１をＰＷＭ方式に変換した後に増幅し、その結果得られたＰＷＭ出力信号Ｓ５Ａをローパスフィルタ８へ送出すると共に、当該ＰＷＭ出力信号Ｓ５Ａの波形が反転したＰＷＭ出力信号Ｓ５Ｂをローパスフィルタ９へ送出する。
In the class D amplifier IC5, a so-called BTL (Bridge Effect Transistor) circuit is formed, the audio signal S1 supplied from the
そしてカーオーディオ装置１では、ローパスフィルタ８によりＤ級アンプＩＣ５から供給されたＰＷＭ出力信号Ｓ５Ａの高周波成分を除去し、ローパスフィルタ９によりＤ級アンプＩＣ５から供給されたＰＷＭ出力信号Ｓ５Ｂの高周波成分を除去し、その結果得られる音声信号Ｓ６Ａ及びＳ６Ｂの電位差に応じた音声をスピーカ３から出力する。
In the
このようにしてカーオーディオ装置１は、ＣＤ再生出力、ラジオ放送の受信出力等を行うようになされており、ＣＤやラジオ等の音声をユーザに聴取させ得るようになされている。
In this way, the
（２）Ｄ級アンプＩＣの回路構成
図２に示すように、Ｄ級アンプＩＣ５は、電源入力端子５Ａを介してバッテリ２から電源電力の供給を受け動作するようになされており、ＣＤプレーヤ６及びラジオチューナ７から音声信号Ｓ１が音声入力端子５Ｆを介して供給されると、当該音声信号Ｓ１を信号処理部１１のプリアンプ２１へ入力する。
(2) Circuit Configuration of Class D Amplifier IC As shown in FIG. 2, the class D amplifier IC 5 is operated by receiving power supply power from the battery 2 via the
プリアンプ２１は、ＣＤプレーヤ６及びラジオチューナ７から供給された音声信号Ｓ１を増幅し、その増幅した音声信号Ｓ２をＰＷＭ生成回路２２へ送出する。
The
ＰＷＭ生成回路２２は、プリアンプ２１から供給された音声信号Ｓ２と、三角波発生器２３により生成され音声信号Ｓ２よりも十分に周波数の高い例えば１００［ｋＨｚ］の三角波とを比較することにより図３（Ａ）に示すようなＰＷＭ信号Ｓ３Ａを生成し、当該ＰＷＭ信号Ｓ３Ａをゲートドライバ２４及び論理否定回路２５へ送出する。
The
論理否定回路２５は、図３（Ｂ）に示すように、ＰＷＭ生成回路２２から供給されたＰＷＭ信号Ｓ３Ａ（図３（Ａ））を反転させ、その結果得られるＰＷＭ信号Ｓ３Ｂをディレイ回路２６に送出する。
As shown in FIG. 3B, the
ディレイ回路２６は、図３（Ｃ）に示すように、論理否定回路２５からＰＷＭ信号Ｓ３Ｂ（図３（Ｂ））が供給されると、例えばＰＷＭ周期の２０％に相当する時間（２０［μｓ］）分だけ位相を遅らせ、その遅らせたＰＷＭ信号Ｓ３Ｃをゲートドライバ２４へ送出する。
As shown in FIG. 3C, the
ゲートドライバ２４は、ＰＷＭ生成回路２２から供給されたＰＷＭ信号Ｓ３Ａを、出力段１２を動作させるために必要な電圧レベルに増幅し、その増幅したＰＷＭ信号Ｓ４Ａ（図３（Ａ））を出力段１２へ送出すると共に、ディレイ回路２６から供給されたＰＷＭ信号Ｓ３Ｃを、出力段１３を動作させるために必要な電圧レベルに増幅し、その増幅したＰＷＭ信号Ｓ４Ｂ（図３（Ｃ））を出力段１３へ送出する。
The gate driver 24 amplifies the PWM signal S3A supplied from the
出力段１２は、スイッチング素子であるＰチャンネルＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor-Field Effect Transistor）１２Ａ及びＮチャンネルＭＯＳ−ＦＥＴ１２Ｂによって構成されている。出力段１２は、ＰチャンネルＭＯＳ−ＦＥＴ１２Ａ及びＮチャンネルＭＯＳ−ＦＥＴ１２Ｂがそれぞれ交互にスイッチング動作することにより、ゲートドライバ２４から供給されたＰＷＭ信号Ｓ４Ａを増幅し、その増幅したＰＷＭ出力信号Ｓ５ＡをＰＷＭ出力端子５Ｎを介してローパスフィルタ８へ出力する。
The
具体的に、出力段１２では、「Ｈｉｇｈ」レベルのＰＷＭ信号Ｓ４ＡがＰチャンネルＭＯＳ−ＦＥＴ１２Ａ及びＮチャンネルＭＯＳ−ＦＥＴ１２Ｂに入力されると、ＰチャンネルＭＯＳ−ＦＥＴ１２Ａがオフし、ＮチャンネルＭＯＳ−ＦＥＴ１２Ｂがオンすることにより、出力段１２の出力側がグランド端子５Ｉを介して接地するため、ＰＷＭ出力信号Ｓ５Ａが「Ｌｏｗ」レベルになる。
Specifically, in the
一方、出力段１２では、「Ｌｏｗ」レベルのＰＷＭ信号Ｓ４ＡがＰチャンネルＭＯＳ−ＦＥＴ１２Ａ及びＮチャンネルＭＯＳ−ＦＥＴ１２Ｂに入力されると、ＰチャンネルＭＯＳ−ＦＥＴ１２Ａがオンし、ＮチャンネルＭＯＳ−ＦＥＴ１２Ｂがオフすることにより、バッテリ２から後述する過電流保護回路３１及びＰチャンネルＭＯＳ−ＦＥＴ１２Ａを介してローパスフィルタ８へ例えば１０［Ａ］の電流が流れ、ＰＷＭ出力信号Ｓ５Ａが「Ｈｉｇｈ」レベルになる。
On the other hand, in the
また出力段１３は、出力段１２と同様に、スイッチング素子であるＰチャンネルＭＯＳ−ＦＥＴ１３Ａ及びＮチャンネルＭＯＳ−ＦＥＴ１３Ｂによって構成されており、ＰチャンネルＭＯＳ−ＦＥＴ１３Ａ及びＮチャンネルＭＯＳ−ＦＥＴ１３Ｂがそれぞれ交互にスイッチング動作することにより、ゲートドライバ２４から供給されたＰＷＭ信号Ｓ４Ｂを増幅し、その増幅したＰＷＭ出力信号Ｓ５ＢをＰＷＭ出力端子５Ｌを介してローパスフィルタ９へ出力する。
Similarly to the
ところでアンプ制御部１４の自己診断回路２７は、Ｄ級アンプＩＣ５の温度等を検出するようになされており、例えばＤ級アンプＩＣ５が所定温度以上の高温になったことを検出すると、インタフェース２９及び入出力端子５Ｈを介してマイクロコンピュータ４へ温度検出信号を出力すると共に、保護回路２８へ当該温度検出信号を送出する。
By the way, the self-
保護回路２８は、自己診断回路２７から温度検出信号が供給された場合、或いはマイクロコンピュータ４から制御命令が供給された場合、当該温度検出信号及び制御命令に応じて、信号処理部１１を停止させたり、信号処理部１１のゲインを落とすことにより、Ｄ級アンプＩＣ５の温度上昇を抑制し得るようになされている。
When a temperature detection signal is supplied from the self-
（３）過電流保護回路の構成
かかる構成に加えてＤ級アンプＩＣ５は、過電流保護回路３１を有している。この過電流保護回路３１は、信号処理部１１、出力段１２、出力段１３及びアンプ制御部１４へバッテリ２から供給される電流を電圧として検出するための導線抵抗部４１、抵抗４２、抵抗４３及びコンパレータ４４でなる電流検出部３２と、信号処理部１１及びアンプ制御部１４への過電流を検出するための異常検出部３３と、異常検出部３３により過電流が検出された際、信号処理部１１、出力段１２、出力段１３及びアンプ制御部１４へ流れる電流を遮断するためのスイッチ３４と、過電流の誤検出を防止するためのスパイク防止回路３５とにより構成されている。
(3) Configuration of Overcurrent Protection Circuit In addition to this configuration, the class D amplifier IC5 has an overcurrent protection circuit 31. The overcurrent protection circuit 31 includes a wire resistance unit 41, a resistor 42, and a resistor 43 for detecting a current supplied from the battery 2 to the
実際上、過電流保護回路３１の電流検出部３２は、リードフレームでなる電源入力端子５Ａ、電源入力端子５Ａのリードフレーム及び導線による導線抵抗を利用した導線抵抗部４１（約１０［ｍΩ］）がバッテリ２とスイッチ３４との間に設けられている。
In practice, the current detection unit 32 of the overcurrent protection circuit 31 includes a
また電流検出部３２では、バッテリ２に対して電源入力端子５Ａと並列接続された電源入力端子５Ｂを介して抵抗４２及び抵抗４３が直列接続されており、抵抗４２及び抵抗４３をそれぞれ抵抗値１０［Ω］及び抵抗値１２［ｋΩ］に設定するようになされている。
In the current detector 32, a resistor 42 and a resistor 43 are connected in series to the battery 2 via a
これにより電流検出部３２では、バッテリ２の電圧が１２［Ｖ］であるため、抵抗４２及び抵抗４３に対して約１［ｍＡ］の電流が流れ、抵抗４２と抵抗４３との接続点Ｐ２に接続されたコンパレータ４４の反転入力端子に対して、過電流を検出するための１１．９９［Ｖ］の基準電圧を印加するようになされている。 As a result, in the current detection unit 32, since the voltage of the battery 2 is 12 [V], a current of about 1 [mA] flows through the resistor 42 and the resistor 43, and the connection point P2 between the resistor 42 and the resistor 43 flows. A reference voltage of 11.99 [V] for detecting an overcurrent is applied to the inverting input terminal of the connected comparator 44.
コンパレータ４４は、非反転入力端子が導線抵抗部４１とスイッチ３４との接続点Ｐ１に接続され、反転入力端子が抵抗４２と抵抗４３との接続点Ｐ２に接続されている。 The comparator 44 has a non-inverting input terminal connected to the connection point P1 between the conductive wire resistor 41 and the switch 34, and an inverting input terminal connected to a connection point P2 between the resistor 42 and the resistor 43.
このコンパレータ４４は、接続点Ｐ１の電圧が接続点Ｐ２の電圧（１１．９９［Ｖ］）より大きい場合、すなわち導線抵抗部４１（約１０［ｍΩ］）に１［Ａ］未満の電流しか流れておらず、当該導線抵抗部４１の両端に０．０１［Ｖ］より小さい電位差しか生じないとき、出力端子から「Ｈｉｇｈ」レベルの出力信号Ｓ１１を出力するようになされている。 In the comparator 44, when the voltage at the connection point P1 is higher than the voltage at the connection point P2 (11.99 [V]), that is, only a current of less than 1 [A] flows through the conductive wire resistance portion 41 (about 10 [mΩ]). However, when a potential difference smaller than 0.01 [V] is generated at both ends of the conducting wire resistance portion 41, the output signal S11 of “High” level is output from the output terminal.
またコンパレータ４４は、接続点Ｐ１の電圧が接続点Ｐ２の電圧（１１．９９［Ｖ］）より小さい場合、すなわち導線抵抗部４１（約１０［ｍΩ］）に１［Ａ］より大きな電流が流れ、当該導線抵抗部４１の両端に０．０１［Ｖ］より大きな電位差が生じたとき、出力端子から「Ｌｏｗ」レベルの出力信号Ｓ１１を出力するようになされている。 In the comparator 44, when the voltage at the connection point P1 is smaller than the voltage at the connection point P2 (11.99 [V]), that is, a current larger than 1 [A] flows in the conductive wire resistance portion 41 (about 10 [mΩ]). When a potential difference larger than 0.01 [V] is generated at both ends of the conductive wire resistance portion 41, the output signal S11 of “Low” level is output from the output terminal.
異常検出部３３は、出力段１２から出力されたＰＷＭ出力信号Ｓ５Ａと、出力段１３から出力されたＰＷＭ出力信号Ｓ５Ｂと、コンパレータ４４から出力された出力信号Ｓ１１とをそれぞれ反転した後、当該反転したＰＷＭ出力信号Ｓ５ＡとＰＷＭ出力信号Ｓ５Ｂと出力信号Ｓ１１との論理積をとり、その結果得られる「Ｌｏｗ」レベル又は「Ｈｉｇｈ」レベルの検出信号Ｓ１２をスパイク防止回路３５経由の検出信号Ｓ１３としてスイッチ３４へ出力する。
The abnormality detection unit 33 inverts the PWM output signal S5A output from the
スイッチ３４は、異常検出部３３及びスパイク防止回路３５を介して「Ｌｏｗ」レベルの検出信号Ｓ１３が供給されていると、過電流等の異常が発生していない正常状態であるものとして、当該スイッチ３４がオンし続け、バッテリ２から信号処理部１１及びアンプ制御部１４と出力段１２及び出力段１３とへ電流を流すようになされている。
When the detection signal S13 of “Low” level is supplied via the abnormality detection unit 33 and the
一方スイッチ３４は、異常検出部３３及びスパイク防止回路３５を介して「Ｈｉｇｈ」レベルの検出信号Ｓ１３が供給されると、過電流等が発生した異常状態であるものとして、当該スイッチ３４をオフすることにより、バッテリ２から信号処理部１１及びアンプ制御部１４と出力段１２及び出力段１３とへの電力供給を遮断するようになされている。
On the other hand, when the “High” level detection signal S13 is supplied via the abnormality detection unit 33 and the
因みにＤ級アンプＩＣ５では、導線抵抗部４１（約１０［ｍΩ］）を介して信号処理部１１及びアンプ制御部１４に約１［ｍＡ］程度の電流が流れたとき、当該信号処理部１１及びアンプ制御部１４が動作するようになされているが、この電流は無視できるほど小さいため０［Ａ］とみなすことができ、またこの電流による導線抵抗部４１の両端に生じる電位差は無視できるほど小さい１０［μＶ］であるため、０［Ｖ］とみなすことができる。
Incidentally, in the class D amplifier IC5, when a current of about 1 [mA] flows to the
ところで図３に示したように、Ｄ級アンプＩＣ５では、ゲートドライバ２４から出力段１２に入力される「Ｈｉｇｈ」レベル又は「Ｌｏｗ」レベルのＰＷＭ信号Ｓ４Ａと、出力段１３に入力される「Ｈｉｇｈ」レベル又は「Ｌｏｗ」レベルのＰＷＭ信号Ｓ４Ｂとの組み合わせが全部で４種類ある。以下、過電流等の異常が発生していない正常状態におけるそれぞれの場合について説明する。
As shown in FIG. 3, in the class D amplifier IC5, the “High” level or “Low” level PWM signal S4A input from the gate driver 24 to the
まずＤ級アンプＩＣ５では、ゲートドライバ２４から出力段１２へ入力されるＰＷＭ信号Ｓ４Ａ（図３（Ａ））が「Ｈｉｇｈ」レベルでかつ出力段１３へ入力されるＰＷＭ信号Ｓ４Ｂ（図３（Ｃ））が「Ｌｏｗ」レベルのとき、出力段１２のＰチャンネルＭＯＳ−ＦＥＴ１２Ａがオフするので当該出力段１２へ電流が流れない一方、出力段１３のＰチャンネルＭＯＳ−ＦＥＴ１３Ａがオンするので導線抵抗部４１及びスイッチ３４を介して当該出力段１３へ１０［Ａ］の電流が流れる。
First, in the class D amplifier IC5, the PWM signal S4A (FIG. 3A) input from the gate driver 24 to the
このとき電流検出部３２は、図４（Ａ）に示すように、導線抵抗部４１に１０［Ａ］の電流が流れるので、バッテリ２の電圧（１２［Ｖ］）から導線抵抗部４１の両端に生じる０．１［Ｖ］の電位差分だけ降圧した１１．９［Ｖ］の電圧が接続点Ｐ１に印加することになる。 At this time, as shown in FIG. 4A, the current detection unit 32 has a current of 10 [A] flowing through the conductive wire resistance portion 41, so that both ends of the conductive wire resistance portion 41 from the voltage (12 [V]) of the battery 2. Thus, a voltage of 11.9 [V], which is stepped down by a potential difference of 0.1 [V], is applied to the connection point P1.
従ってコンパレータ４４は、図４（Ｂ）に示すように、接続点Ｐ１の電圧（１１．９［Ｖ］）が接続点Ｐ２の基準電圧（１１．９９［Ａ］）より小さくなるので、「Ｌｏｗ」レベルの出力信号Ｓ１１を出力することになる。 Therefore, as shown in FIG. 4B, the comparator 44 has a voltage “1Low [V]) at the connection point P1 smaller than the reference voltage (11.99 [A]) at the connection point P2. ”Level output signal S11 is output.
また出力段１２は、図４（Ｃ）に示すように、ＰチャンネルＭＯＳ−ＦＥＴ１２Ａがオフし、かつＮチャンネルＭＯＳ−ＦＥＴ１２Ｂがオンしているため、当該出力段１２の出力側がグランド端子５Ｉを介して接地するので、「Ｌｏｗ」レベルのＰＷＭ出力信号Ｓ５Ａを出力する。
As shown in FIG. 4C, the
さらに出力段１３は、図４（Ｄ）に示すように、ＰチャンネルＭＯＳ−ＦＥＴ１３Ａがオンし、かつＮチャンネルＭＯＳ−ＦＥＴ１３Ｂがオフしているため、接続点Ｐ１と同じ電圧の「Ｈｉｇｈ」レベルのＰＷＭ出力信号Ｓ５Ｂを出力する。
Further, as shown in FIG. 4D, the output stage 13 has the “High” level of the same voltage as the connection point P1 because the P-channel MOS-
そして図４（Ｅ）に示すように、異常検出部３３は、コンパレータ４４から「Ｌｏｗ」レベルの出力信号Ｓ１１、出力段１２から「Ｌｏｗ」レベルのＰＷＭ出力信号Ｓ５Ａ、及び出力段１３から「Ｈｉｇｈ」レベルのＰＷＭ出力信号Ｓ５Ｂを受け取ると、正常状態であるものとして「Ｌｏｗ」レベルの異常検出信号Ｓ１２を出力する。
Then, as shown in FIG. 4E, the abnormality detection unit 33 outputs the “Low” level
次にＤ級アンプＩＣ５では、ディレイ回路２６によってＰＷＭ信号Ｓ３Ａ（図３（Ａ））に対してＰＷＭ信号Ｓ３Ｃ（図３（Ｃ））の位相を遅らせたことにより、ゲートドライバ２４から出力段１２へ供給されるＰＷＭ信号Ｓ４Ａ（図３（Ａ））、及び出力段１３へ供給されるＰＭＷ信号Ｓ４Ｂ（図３（Ｃ））が共に「Ｌｏｗ」レベルになったとき、出力段１２のＰチャンネルＭＯＳ−ＦＥＴ１２Ａがオンするので導線抵抗部４１及びスイッチ３４を介して当該出力段１２へ１０［Ａ］の電流が流れ、かつ出力段１３のＰチャンネルＭＯＳ−ＦＥＴ１３Ａもオンするので導線抵抗部４１及びスイッチ３４を介して当該出力段１３へ１０［Ａ］の電流が流れる。
Next, in the class D amplifier IC5, the
このとき電流検出部３２は、図４（Ａ）に示すように、導線抵抗部４１に合計２０［Ａ］の電流が流れ、バッテリ２の電圧（１２［Ｖ］）から導線抵抗部４１の両端に生じる０．２［Ｖ］の電位差分だけ降圧した１１．８［Ｖ］の電圧が接続点Ｐ１に印加することになる。 At this time, as shown in FIG. 4A, the current detection unit 32 causes a total current of 20 [A] to flow through the conductive wire resistance portion 41, and the both ends of the conductive wire resistance portion 41 from the voltage (12 [V]) of the battery 2. Thus, a voltage of 11.8 [V], which is stepped down by a potential difference of 0.2 [V], is applied to the connection point P1.
従ってコンパレータ４４は、接続点Ｐ１の電圧（１１．８［Ｖ］）が接続点Ｐ２の基準電圧（１１．９９［Ａ］）より小さくなるので、「Ｌｏｗ」レベルの出力信号Ｓ１１（図４（Ｂ））を出力することになる。 Accordingly, since the voltage at the connection point P1 (11.8 [V]) is smaller than the reference voltage (11.99 [A]) at the connection point P2, the comparator 44 outputs the “Low” level output signal S11 (FIG. 4 ( B)) is output.
また出力段１２は、ＰチャンネルＭＯＳ−ＦＥＴ１２Ａがオンし、かつＮチャンネルＭＯＳ−ＦＥＴ１２Ｂがオフしているため、接続点Ｐ１と同じ電圧の「Ｈｉｇｈ」レベルのＰＷＭ出力信号Ｓ５Ａ（図４（Ｃ））を出力する。
Further, since the P-channel MOS-FET 12A is turned on and the N-channel MOS-FET 12B is turned off, the
さらに出力段１３は、ＰチャンネルＭＯＳ−ＦＥＴ１３Ａがオンし、かつＮチャンネルＭＯＳ−ＦＥＴ１３Ｂがオフしているため、接続点Ｐ１と同じ電圧の「Ｈｉｇｈ」レベルのＰＷＭ出力信号Ｓ５Ｂ（図４（Ｄ））を出力する。
Further, since the P-channel MOS-
そして異常検出部３３は、コンパレータ４４から「Ｌｏｗ」レベルの出力信号Ｓ１１、出力段１２から「Ｈｉｇｈ」レベルのＰＷＭ出力信号Ｓ５Ａ、及び出力段１３から「Ｈｉｇｈ」レベルのＰＷＭ出力信号Ｓ５Ｂを受け取ると、正常状態であるものとして「Ｌｏｗ」レベルの異常検出信号Ｓ１２（図４（Ｅ））を出力する。
When the abnormality detection unit 33 receives the “Low” level output signal S11 from the comparator 44, the “High” level PWM output signal S5A from the
このようにＤ級アンプＩＣ５では、過電流等が発生していない正常状態において、ディレイ回路２６によってＰＷＭ周期の２０％に相当する時間分だけＰＷＭ信号Ｓ３Ａに対してＰＷＭ信号Ｓ３Ｃの位相を遅らせたことにより、出力段１２のＰチャンネルＭＯＳ−ＦＥＴ１２Ａがオンして「Ｈｉｇｈ」レベルのＰＷＭ出力信号Ｓ５Ａを出力し、かつ出力段１３のＰチャンネルＭＯＳ−ＦＥＴ１３Ａがオンして「Ｈｉｇｈ」レベルのＰＷＭ出力信号Ｓ５Ｂを出力するタイミングができ、このときコンパレータ４４から「Ｌｏｗ」レベルの出力信号Ｓ１１を出力することになる。
As described above, in the class D amplifier IC5, the phase of the PWM signal S3C is delayed with respect to the PWM signal S3A by the time corresponding to 20% of the PWM cycle by the
次にＤ級アンプＩＣ５では、ゲートドライバ２４から出力段１２へ供給されるＰＷＭ信号Ｓ４Ａ（図３（Ａ））が「Ｌｏｗ」レベルでかつ出力段１３へ供給されるＰＷＭ信号Ｓ４Ｂ（図３（Ｃ））が「Ｈｉｇｈ」レベルのとき、出力段１２のＰチャンネルＭＯＳ−ＦＥＴ１２Ａがオンするので導線抵抗部４１及びスイッチ３４を介して当該出力段１２へ１０［Ａ］の電流が流れる一方、出力段１３のＰチャンネルＭＯＳ−ＦＥＴ１３Ａがオフするので当該出力段１３へ電流が流れない。
Next, in the class D amplifier IC5, the PWM signal S4A (FIG. 3A) supplied from the gate driver 24 to the
このとき電流検出部３２は、図４（Ａ）に示すように、導線抵抗部４１に１０［Ａ］の電流が流れるので、バッテリ２の電圧（１２［Ｖ］）から導線抵抗部４１の両端に生じる０．１［Ｖ］の電位差分だけ降圧した１１．９［Ｖ］の電圧が接続点Ｐ１に印加することになる。 At this time, as shown in FIG. 4A, the current detection unit 32 has a current of 10 [A] flowing through the conductive wire resistance portion 41, so that both ends of the conductive wire resistance portion 41 from the voltage (12 [V]) of the battery 2. Thus, a voltage of 11.9 [V], which is stepped down by a potential difference of 0.1 [V], is applied to the connection point P1.
従ってコンパレータ４４は、接続点Ｐ１の電圧（１１．９［Ｖ］）が接続点Ｐ２の基準電圧（１１．９９［Ａ］）より小さくなるので、「Ｌｏｗ」レベルの出力信号Ｓ１１（図４（Ｂ））を出力することになる。 Therefore, since the voltage at the connection point P1 (11.9 [V]) is smaller than the reference voltage (11.99 [A]) at the connection point P2, the comparator 44 outputs the output signal S11 of “Low” level (FIG. B)) is output.
また出力段１２は、ＰチャンネルＭＯＳ−ＦＥＴ１２Ａがオンし、かつＮチャンネルＭＯＳ−ＦＥＴ１２Ｂがオフしているため、接続点Ｐ１と同じ電圧の「Ｈｉｇｈ」レベルのＰＷＭ出力信号Ｓ５Ａ（図４（Ｃ））を出力する。
Further, since the P-channel MOS-FET 12A is turned on and the N-channel MOS-FET 12B is turned off, the
さらに出力段１３は、ＰチャンネルＭＯＳ−ＦＥＴ１３Ａがオフし、かつＮチャンネルＭＯＳ−ＦＥＴ１３Ｂがオンしているため、当該出力段１３の出力側がグランド端子５Ｉを介して接地するので、「Ｌｏｗ」レベルのＰＷＭ出力信号Ｓ５Ｂ（図４（Ｄ））を出力する。
Further, since the output side of the output stage 13 is grounded via the ground terminal 5I because the P-channel MOS-
そして異常検出部３３は、コンパレータ４４から「Ｌｏｗ」レベルの出力信号Ｓ１１、出力段１２から「Ｈｉｇｈ」レベルのＰＷＭ出力信号Ｓ５Ａ、及び出力段１３から「Ｌｏｗ」レベルのＰＷＭ出力信号Ｓ５Ｂを受け取ると、正常状態であるものとして「Ｌｏｗ」レベルの異常検出信号Ｓ１２（図４（Ｅ））を出力する。
When the abnormality detection unit 33 receives the “Low” level output signal S11 from the comparator 44, the “High” level PWM output signal S5A from the
次にＤ級アンプＩＣ５では、ディレイ回路２６によってＰＷＭ信号Ｓ３Ａ（図３（Ａ））に対してＰＷＭ信号Ｓ３Ｃ（図３（Ｃ））の位相を遅らせたことにより、ゲートドライバ２４から出力段１２へ供給されるＰＷＭ信号Ｓ４Ａ（図３（Ａ））、及び出力段１３へ供給されるＰＭＷ信号Ｓ４Ｂ（図３（Ｃ））が共に「Ｈｉｇｈ」レベルとなったとき、出力段１２のＰチャンネルＭＯＳ−ＦＥＴ１２Ａがオフし、かつ出力段１３のＰチャンネルＭＯＳ−ＦＥＴ１３Ａもオフするので、出力段１２及び出力段１３へ電流が流れない。
Next, in the class D amplifier IC5, the
このとき電流検出部３２は、図４（Ａ）に示すように、導線抵抗部４１に電流が流れないため、接続点Ｐ１に対してバッテリ２の電圧（１２［Ｖ］）がそのまま印加することになる。但しＤ級アンプＩＣ５では、実際には、信号処理部１１及びアンプ制御部１４へ導線抵抗部４１を介して１［ｍＡ］の電流が流れているが、上述したように、無視できるほど小さいので導線抵抗部４１に電流が流れていないとみなすことができる。
At this time, as shown in FIG. 4A, the current detection unit 32 applies the voltage (12 [V]) of the battery 2 to the connection point P1 as it is because no current flows through the conductive wire resistance unit 41. become. However, in the class D amplifier IC5, a current of 1 [mA] actually flows to the
従ってコンパレータ４４は、接続点Ｐ１の電圧（１２［Ｖ］）が接続点Ｐ２の基準電圧（１１．９９［Ｖ］）より大きくなるので、「Ｈｉｇｈ」レベルの出力信号Ｓ１１（図４（Ｂ））を出力することになる。 Therefore, since the voltage at the connection point P1 (12 [V]) becomes larger than the reference voltage (11.99 [V]) at the connection point P2, the comparator 44 outputs the “High” level output signal S11 (FIG. 4B). ) Will be output.
また出力段１２は、ＰチャンネルＭＯＳ−ＦＥＴ１２Ａがオフし、かつＮチャンネルＭＯＳ−ＦＥＴ１２Ｂがオンしているため、当該出力段１２の出力側がグランド端子５Ｉを介して接地するので、「Ｌｏｗ」レベルのＰＷＭ出力信号Ｓ５Ａ（図４（Ｃ））を出力する。
Also, since the
さらに出力段１３は、ＰチャンネルＭＯＳ−ＦＥＴ１３Ａがオフし、かつＮチャンネルＭＯＳ−ＦＥＴ１３Ｂがオンしているため、当該出力段１３の出力側がグランド端子５Ｉを介して接地するので、「Ｌｏｗ」レベルのＰＷＭ出力信号Ｓ５Ｂ（図４（Ｄ））を出力する。
Further, since the output side of the output stage 13 is grounded via the ground terminal 5I because the P-channel MOS-
そして異常検出部３３は、コンパレータ４４から「Ｈｉｇｈ」レベルの出力信号Ｓ１１、出力段１２から「Ｌｏｗ」レベルのＰＷＭ出力信号Ｓ５Ａ、及び出力段１３から「Ｌｏｗ」レベルのＰＷＭ出力信号Ｓ５Ｂを受け取ると、正常状態であるものとして「Ｌｏｗ」レベルの異常検出信号Ｓ１２（図４（Ｅ））を出力する。
When the abnormality detection unit 33 receives the “High” level output signal S11 from the comparator 44, the “Low” level PWM output signal S5A from the
このようにＤ級アンプＩＣ５では、過電流等が発生していない正常状態において、ディレイ回路２６によってＰＷＭ周期の２０％に相当する時間分だけＰＷＭ信号Ｓ３Ａに対してＰＷＭ信号Ｓ３Ｃの位相を遅らせたことにより、出力段１２及び出力段１３のＰチャンネルＭＯＳ−ＦＥＴ１２Ａ及び１３Ａが共にオフし、出力段１２から出力されたＰＷＭ出力信号Ｓ５Ａ、及び出力段１３から出力されたＰＷＭ出力信号Ｓ５Ｂが共に「Ｌｏｗ」レベルとなるタイミングを生成することができ、そのとき導線抵抗部４１に電流が流れず、コンパレータ４４から「Ｈｉｇｈ」レベルの出力信号Ｓ１１を出力することになる。
As described above, in the class D amplifier IC5, the phase of the PWM signal S3C is delayed with respect to the PWM signal S3A by the time corresponding to 20% of the PWM cycle by the
以上のように異常検出部３３は、出力段１２及び出力段１３の少なくとも一方に導線抵抗部４１及びスイッチ３４を介して１０［Ａ］の電流が流れたとき、又は出力段１２及び出力段１３に電流が流れておらず、かつ導線抵抗部４１にも電流が流れていないとき、正常状態であるものとして、常に「Ｌｏｗ」レベルの異常検出信号Ｓ１２を出力する。
As described above, the abnormality detection unit 33 has a current of 10 [A] flowing through at least one of the
そしてスイッチ３４は、異常検出部３３及びスパイク防止回路３５を介して「Ｌｏｗ」レベルの検出信号Ｓ１３が供給されていると、当該スイッチ３４をオンし続け、バッテリ２から信号処理部１１及びアンプ制御部１４と出力段１２及び出力段１３とへ電流を流すようになされている。
When the detection signal S13 of “Low” level is supplied via the abnormality detection unit 33 and the
ところでＤ級アンプＩＣ５では、ローパスフィルタ８及び９の影響により出力段１２及び出力段１３の出力側における電圧の立ち上り及び立ち下がりの応答が遅れたり、当該電圧の立ち上り及び立ち下がり勾配が急峻でない場合がある。
By the way, in the class D amplifier IC5, the rise and fall responses of the voltage on the output side of the
この場合、Ｄ級アンプＩＣ５では、出力段１２のＰチャンネルＭＯＳ−ＦＥＴ１２Ａのオンオフ動作、及び出力段１３のＰチャンネルＭＯＳ−ＦＥＴ１３Ａのオンオフ動作と、導線抵抗部４１を流れる電流のタイミングとに僅かな時間ずれが生じる場合がある。
In this case, in the class D amplifier IC5, the on / off operation of the P-channel MOS-FET 12A in the
このとき図５（Ａ）に示すように、Ｄ級アンプＩＣ５では、異常検出部３３により「Ｈｉｇｈ」レベルの出力信号Ｓ１１が出力された後、図５（Ｂ）に示すように、僅かな時間を経てＰＷＭ出力信号Ｓ５Ａが「Ｌｏｗ」レベルになる。 At this time, as shown in FIG. 5A, in the class D amplifier IC5, after the output signal S11 of “High” level is output by the abnormality detection unit 33, as shown in FIG. After that, the PWM output signal S5A becomes “Low” level.
またＤ級アンプＩＣ５では、異常検出部３３により「Ｌｏｗ」レベルの出力信号Ｓ１１が出力された後、図５（Ｃ）に示すように、僅かな時間を経てＰＷＭ出力信号Ｓ５Ｂが「Ｈｉｇｈ」レベルになる。 In the class D amplifier IC5, after the output signal S11 of “Low” level is output by the abnormality detection unit 33, the PWM output signal S5B is set to the “High” level after a short time as shown in FIG. 5C. become.
このＤ級アンプＩＣ５では、出力段１２のＰチャンネルＭＯＳ−ＦＥＴ１２Ａのオンオフ動作と、出力段１３のＰチャンネルＭＯＳ−ＦＥＴ１３Ａのオンオフ動作との時間ずれはなく、ＰＷＭ出力信号Ｓ５Ａに対してＰＷＭ周期の２０％分だけＰＷＭ出力信号Ｓ５Ｂの位相が遅れている。
In this class D amplifier IC5, there is no time lag between the on / off operation of the P-channel MOS-FET 12A of the
従って図５（Ｄ）に示すように、スイッチ３４は、スパイク防止回路３５が設けられていない場合、異常検出部３３により出力されたスパイク状の「Ｈｉｇｈ」レベルの検出信号Ｓ１２を取得するため、当該「Ｈｉｇｈ」レベルの検出信号Ｓ１２に基づいてオフしてしまう。
Therefore, as shown in FIG. 5D, when the
この場合、Ｄ級アンプＩＣ５では、スイッチ３４がオフしたことによって信号処理部１１及びアンプ制御部１４と出力段１２及び出力段１３とへの電力供給が遮断してしまうことになる。このときカーオーディオ装置１では、異常検出部３３の誤検出に応じてスイッチ３４がオフするため、ＣＤプレーヤ６の再生音声出力やラジオチューナ７の放送音声出力等を完全に停止することになる。
In this case, in the class D amplifier IC5, the power supply to the
スパイク防止回路３５（図２）は、抵抗５１及びコンデンサ５２によるローパスフィルタとして構成されており、図５（Ｅ）に示すように、ＰＷＭ出力信号Ｓ５Ａ及びＰＷＭ出力信号Ｓ５Ｂと出力信号Ｓ１１とに僅かな時間ずれが生じた場合に発生するスパイク状の「Ｈｉｇｈ」レベルの検出信号Ｓ１２が所定の閾値より小さくなった検出信号Ｓ１３を生成することによって、検出信号Ｓ１３が閾値を下回るのでスイッチ３４をオフしなくて済む。
The spike prevention circuit 35 (FIG. 2) is configured as a low-pass filter including a resistor 51 and a
このように過電流保護回路３１では、スパイク防止回路３５が設けられたことにより、ＰＷＭ出力信号Ｓ５Ａ及びＰＷＭ出力信号Ｓ５Ｂと出力信号Ｓ１１とに僅かな時間ずれが生じた場合に発生するスパイク状の「Ｈｉｇｈ」レベルの検出信号Ｓ１２によるスイッチ３４の誤動作を防止することができる。
As described above, in the overcurrent protection circuit 31, the
（４）過電流検出の様子
図６（Ａ）に示すように、電流検出部３２は、時点ｔ１において例えば信号処理部１１又はアンプ制御部１４に規定の１［ｍＡ］よりも大きな１［Ａ］以上の過電流が流れた場合、導線抵抗部４１を流れる電流が増加するため、当該導線抵抗部４１の両端に生じる電位差が大きくなり、１１．９［Ｖ］と比して一段と接続点Ｐ１の電圧が低くなる。
(4) State of Overcurrent Detection As shown in FIG. 6A, the current detection unit 32 is 1 [A] larger than 1 [mA] defined in the
また電流検出部３２では、ゲートドライバ２４から出力段１２へ入力されるＰＷＭ信号Ｓ４Ａ（図３（Ａ））及び出力段１３へ入力されるＰＷＭ信号Ｓ４Ｂ（図３（Ｃ））が共に「Ｈｉｇｈ」レベルであり、出力段１２及び出力段１３へ電流が流れていないときでも、接続点Ｐ１の電圧が接続点Ｐ２へ印加する基準電圧（１１．９９［Ｖ］）より確実に低くなる。
In the current detector 32, both the PWM signal S4A (FIG. 3A) input from the gate driver 24 to the
従って電流検出部３２では、時点ｔ１以降において接続点Ｐ１の電圧が接続点Ｐ２へ印加する基準電圧（１１．９９［Ｖ］）より常に低くなる。このためコンパレータ４４は、図６（Ｂ）に示すように、時点ｔ１以降において常に「Ｌｏｗ」レベルの出力信号Ｓ１１を出力するようになる。 Therefore, in the current detection unit 32, the voltage at the connection point P1 is always lower than the reference voltage (11.99 [V]) applied to the connection point P2 after the time point t1. Therefore, as shown in FIG. 6B, the comparator 44 always outputs the output signal S11 of “Low” level after the time point t1.
一方、図６（Ｃ）及び（Ｄ）に示すように出力段１２及び出力段１３は、時点ｔ１以降においても常時１０［Ａ］の電流の供給を受けているため、ゲートドライバ２４から入力されるＰＷＭ信号Ｓ４Ａ及びＰＷＭ信号Ｓ４Ｂにそれぞれ応じて正常状態と同様にＰＷＭ出力信号Ｓ５Ａ及びＰＷＭ出力信号Ｓ５Ｂを出力し続ける。
On the other hand, as shown in FIGS. 6C and 6D, the
そのため図６（Ｅ）に示すように、異常検出部３３は、時点ｔ１以降においてＰＷＭ出力信号Ｓ５Ａ（図６（Ｃ））が初めて「Ｌｏｗ」レベルになった時点ｔ２の瞬間、すなわち出力信号Ｓ１１（図６（Ｂ））、ＰＷＭ出力信号Ｓ５Ａ（図６（Ｃ））及びＰＷＭ出力信号Ｓ５Ｂ（図６（Ｄ））の全てが「Ｌｏｗ」レベルになった瞬間に、「Ｈｉｇｈ」レベルの検出信号Ｓ１２を出力する。 Therefore, as shown in FIG. 6E, the abnormality detection unit 33 detects the moment at time t2 when the PWM output signal S5A (FIG. 6C) first becomes “Low” level after time t1, that is, the output signal S11. (FIG. 6B), the detection of the “High” level at the moment when all of the PWM output signal S5A (FIG. 6C) and the PWM output signal S5B (FIG. 6D) become the “Low” level. The signal S12 is output.
これによりスイッチ３４は、異常検出部３３からスパイク防止回路３５を介して「Ｈｉｇｈ」レベルの検出信号Ｓ１３を受け取った時点で、当該スイッチ３４をオフすることにより、信号処理部１１及びアンプ制御部１４と出力段１２及び出力段１３とに対するバッテリ２からの電力供給を遮断する。
Accordingly, when the switch 34 receives the “High” level detection signal S13 from the abnormality detection unit 33 via the
このように過電流保護回路３１は、コンパレータ４４から出力された出力信号Ｓ１１が「Ｌｏｗ」レベル、出力段１２から出力されたＰＷＭ出力信号Ｓ５Ａが「Ｌｏｗ」レベル、及び出力段１３から出力されたＰＷＭ出力信号Ｓ５Ｂが「Ｌｏｗ」レベルのとき、すなわち本来１［ｍＡ］しか電流を必要としないところ、何らかの原因で信号処理部１１又はアンプ制御部１４へ１［Ａ］以上の過電流が流れている異常状態が発生した場合、異常検出部３３及びスパイク防止回路３５を介して「Ｈｉｇｈ」レベルの検出信号Ｓ１３をスイッチ３４へ出力する。
As described above, in the overcurrent protection circuit 31, the output signal S11 output from the comparator 44 is “Low” level, the PWM output signal S5A output from the
このときスイッチ３４は、「Ｈｉｇｈ」レベルの検出信号Ｓ１３に基づいてオフすることにより、バッテリ２から信号処理部１１及びアンプ制御部１４と出力段１２及び出力段１３とへの電力供給を遮断することにより、Ｄ級アンプＩＣ５の破壊を防止することができる。
At this time, the switch 34 is turned off based on the “High” level detection signal S <b> 13 to cut off the power supply from the battery 2 to the
（５）動作及び効果
以上の構成において、Ｄ級アンプＩＣ５の過電流保護回路３１では、導線抵抗部４１を流れる電流を電圧として検出する電流検出部３２から出力される出力信号Ｓ１１と、出力段１２から出力されるＰＷＭ出力信号Ｓ５Ａと、出力段１３から出力されるＰＷＭ出力信号Ｓ５Ｂとに基づいて、異常検出部３３によって過電流等の異常状態を検出する。
(5) Operation and Effect In the above configuration, in the overcurrent protection circuit 31 of the class D amplifier IC5, the output signal S11 output from the current detection unit 32 that detects the current flowing through the conductor resistance unit 41 as a voltage, and the output stage Based on the PWM output signal S5A output from the
このとき信号処理部１１は、ＰＷＭ信号Ｓ４Ａを出力段１２へ送出すると共に、ディレイ回路２６によりＰＷＭ信号Ｓ４Ａに対してＰＷＭ信号Ｓ４Ｂの位相を遅らせて出力段１３へ送出することにより、ＰＷＭ信号Ｓ４Ａ及びＳ４Ｂが共に「Ｈｉｇｈ」レベルとなるタイミングを生成することができる。
At this time, the
従ってＤ級アンプＩＣ５では、出力段１２及び出力段１３からＰＷＭ出力信号Ｓ５Ａ及びＳ５Ｂが共に「Ｌｏｗ」レベルとなるタイミングを生成することができる。
Accordingly, the class D amplifier IC5 can generate a timing at which the PWM output signals S5A and S5B are both at the “Low” level from the
そこでＤ級アンプＩＣ５は、ゲートドライバ２４から出力段１２へ供給されるＰＷＭ信号Ｓ４Ａ、及びディレイ回路２６によりＰＷＭ信号Ｓ４Ａに対して位相が遅れて出力段１３へ供給されるＰＷＭ信号Ｓ４Ｂの少なくともどちらか一方が「Ｌｏｗ」レベルのとき、導線抵抗部４１及びスイッチ３４を介して出力段１２及び出力段１３の一方又は双方へ１０［Ａ］の電流が流れる。
Therefore, the class D amplifier IC5 includes at least one of the PWM signal S4A supplied from the gate driver 24 to the
このとき過電流保護回路３１は、出力段１２から出力されるＰＷＭ出力信号Ｓ５Ａ及び出力段１３から出力されるＰＷＭ出力信号Ｓ５Ｂの一方又は双方が「Ｈｉｇｈ」レベルとなり、かつ電流検出部３２から出力される出力信号Ｓ１１が「Ｌｏｗ」レベルとなり、異常検出部３３により「Ｌｏｗ」レベルの検出信号Ｓ１２を出力する。
At this time, one or both of the PWM output signal S5A output from the
またＤ級アンプＩＣ５は、ゲートドライバ２４から出力段１２へ供給されるＰＷＭ信号Ｓ４Ａ、及び出力段１３へ供給されるＰＷＭ信号Ｓ４Ｂが共に「Ｈｉｇｈ」レベルのとき、出力段１２及び出力段１３へ電流が流れない。
In addition, the class D amplifier IC5 goes to the
このとき過電流保護回路３１は、出力段１２により出力されるＰＷＭ出力信号Ｓ５Ａ及び出力段１３から出力されるＰＷＭ出力信号Ｓ５Ｂが共に「Ｌｏｗ」レベルとなり、かつ電流検出部３２から出力される出力信号Ｓ１１が「Ｈｉｇｈ」レベルとなり、異常検出部３３により「Ｌｏｗ」レベルの検出信号Ｓ１２を出力する。
At this time, the overcurrent protection circuit 31 has both the PWM output signal S5A output from the
このように過電流保護回路３１は、異常検出部３３により「Ｌｏｗ」レベルの検出信号Ｓ１２が出力された場合、正常状態であるものとしてスイッチ３４をオンし続け、信号処理部１１及びアンプ制御部１４と出力段１２及び出力段１３とへの電力供給を継続し続ける。
Thus, when the detection signal S12 of “Low” level is output from the abnormality detection unit 33, the overcurrent protection circuit 31 continues to turn on the switch 34 as being in a normal state, and the
これに対して過電流保護回路３１は、ゲートドライバ２４から出力段１２へ供給されるＰＷＭ信号Ｓ４Ａ、及び出力段１３へ供給されるＰＷＭ信号Ｓ４Ｂが共に「Ｈｉｇｈ」レベルで、出力段１２及び出力段１３へ電流が流れていないときに、導線抵抗部４１に１［Ａ］より大きな電流が流れた場合、電流検出部３２により出力される出力信号Ｓ１１が「Ｌｏｗ」レベルとなり、信号処理部１１又はアンプ制御部１４へ１［Ａ］より大きな過電流が流れた異常状態であるものとしてスイッチ３４をオフする。
On the other hand, in the overcurrent protection circuit 31, the PWM signal S4A supplied from the gate driver 24 to the
すなわち過電流保護回路３１は、出力段１２及び出力段１３に電流が流れていない状態であるにもかかわらず、導線抵抗部４１に１［Ａ］より大きな電流が流れ、接続点Ｐ１の電圧が接続点Ｐ２の電圧より低くなったとき、信号処理部１１又はアンプ制御部１４へ１［Ａ］より大きな過電流が流れた異常状態であるものと判断する。
That is, in the overcurrent protection circuit 31, a current larger than 1 [A] flows through the lead wire resistance portion 41 even though no current flows through the
このとき過電流保護回路３１は、スイッチ３４をオフすることにより、バッテリ２と、信号処理部１１、出力段１２、出力段１３及びアンプ制御部１４とを電気的に遮断し、当該信号処理部１１及びアンプ制御部１４と出力段１２及び出力段１３とへ電流を流さないようにするので、Ｄ級アンプＩＣ５の破壊を防止することができると共に、当該Ｄ級アンプＩＣ５に起因するカーオーディオ装置１の破壊を防止することができる。
At this time, the overcurrent protection circuit 31 electrically cuts off the battery 2, the
また過電流保護回路３１は、ＰＷＭ周期（１０［μｓ］）毎にＰＷＭ出力信号Ｓ５Ａ及びＰＷＭ出力信号Ｓ５Ｂが共に「Ｌｏｗ」レベルとなるタイミングを生成するようにしたことにより、出力段１２及び出力段１３へ電流が供給されていない状態で、信号処理部１１又はアンプ制御部１４へ１［Ａ］より大きな過電流が流れたか否かを検出することができるので、ＰＷＭ周期毎に信号処理部１１又はアンプ制御部１４へ過電流が発生したか否かを検出することができる。
Further, the overcurrent protection circuit 31 generates a timing at which both the PWM output signal S5A and the PWM output signal S5B become “Low” level every PWM cycle (10 [μs]), so that the
すなわち過電流保護回路３１は、過電流が発生した時点からＰＷＭ周期以内という僅かな時間内に過電流を検出し得、信号処理部１１及びアンプ制御部１４と出力段１２及び出力段１３とへの電力供給を遮断することができる。
That is, the overcurrent protection circuit 31 can detect an overcurrent within a short period of time within the PWM cycle from the time when the overcurrent occurs, to the
さらに過電流保護回路３１は、ＡＢ級アンプのように所定レベルの電流を常に出力段へ流している場合、わざわざ出力段への電流供給を停止させてから過電流を検出しなくてはならないが、ＰＷＭ周期毎にＰＷＭ出力信号Ｓ５Ａ及びＰＷＭ出力信号Ｓ５Ｂが共に「Ｌｏｗ」レベルとなり、出力段１２及び出力段１３へ電流が流れていないタイミングがあるため、スピーカ３から音声を出力しながらでも常に過電流を検出することができる。
Furthermore, the overcurrent protection circuit 31 must detect the overcurrent after bothering the supply of current to the output stage when a predetermined level of current is always flowing to the output stage as in the case of a class AB amplifier. Since the PWM output signal S5A and the PWM output signal S5B are both at the “Low” level at every PWM cycle, and there is a timing when no current flows to the
また過電流保護回路３１は、スパイク防止回路３５が設けられたことにより、コンパレータ４４から出力される出力信号Ｓ１１と、出力段１２から出力されるＰＷＭ出力信号Ｓ５Ａ、及び出力段１３から出力されるＰＷＭ出力信号Ｓ５Ｂとに僅かな時間ずれが生じた場合に発生するスパイク状の「Ｈｉｇｈ」レベルの検出信号Ｓ１２を所定の閾値以下の検出信号Ｓ１３として生成することができ、当該時間ずれにより発生するスパイク状の「Ｈｉｇｈ」レベルの検出信号Ｓ１２によりスイッチ３４がオフされるという誤動作を防止することができる。
Further, the overcurrent protection circuit 31 is output from the output signal S11 output from the comparator 44, the PWM output signal S5A output from the
過電流保護回路３１は、抵抗４２及び抵抗４３の抵抗値が適切に設定されたことにより、接続点Ｐ２へ印加する基準電圧が決定されるため、例えば１［Ａ］以上の過電流が信号処理部１１又はアンプ制御部１４へ流れたことを検出することができ、１［Ａ］の時点で直ちに検出することができるので、信号処理部１１及びアンプ制御部１４の破壊を未然に防止することができる。
The overcurrent protection circuit 31 determines the reference voltage to be applied to the connection point P2 when the resistance values of the resistors 42 and 43 are appropriately set. For example, an overcurrent of 1 [A] or more is signal processed. It is possible to detect the flow to the
またＤ級アンプＩＣ５では、当該Ｄ級アンプＩＣ５内部に過電流保護回路３１を設けることにより、当該当該Ｄ級アンプＩＣ５内部で発生する過電流を検出することができる。 Further, in the class D amplifier IC5, the overcurrent generated in the class D amplifier IC5 can be detected by providing the overcurrent protection circuit 31 in the class D amplifier IC5.
以上の構成によれば、Ｄ級アンプＩＣ５の過電流保護回路３１では、電流検出部３２によってＤ級アンプＩＣ５へ流れる電流を電圧として検出し、また出力段１２から出力されるＰＷＭ出力信号Ｓ５Ａの電圧、及び出力段１３から出力されるＰＷＭ出力信号Ｓ５Ｂの電圧を検出することにより、過電流が信号処理部１１又はアンプ制御部１４へ流れているか否かを検出し、その検出結果に応じてスイッチ３４のオンオフ動作を切り換えることができる。これにより過電流保護回路３１は、過電流を検出するとバッテリ２から信号処理部１１及びアンプ制御部１４と出力段１２及び出力段１３とへ流れる電流を遮断し、Ｄ級アンプＩＣ５の破壊を未然に防止することができる。
According to the above configuration, in the overcurrent protection circuit 31 of the class D amplifier IC5, the current flowing through the class D amplifier IC5 is detected as a voltage by the current detection unit 32, and the PWM output signal S5A output from the
（６）他の実施の形態
なお上述した実施の形態においては、導線抵抗部４１に電源入力端子５Ａ、リードフレーム及び導線の導線抵抗を利用するようにした場合について述べたが、本発明はこれに限らず、導線抵抗部４１に例えば約１０［ｍΩ］の抵抗が設けられるようにしても良い。
(6) Other Embodiments In the above-described embodiments, the case where the
また上述した実施の形態においては、Ｄ級アンプＩＣ５がＤ級アンプの構成部品を半導体集積回路内に集積するようにした場合について述べたが、本発明はこれに限らず、Ｄ級アンプの構成部品をそれぞれ個々に設けるようにしても良い。 In the above-described embodiments, the case where the class D amplifier IC5 integrates the components of the class D amplifier in the semiconductor integrated circuit has been described. However, the present invention is not limited to this, and the configuration of the class D amplifier Parts may be provided individually.
さらに上述した実施の形態においては、ディレイ回路２６によりＰＷＭ信号Ｓ３Ａに対してＰＷＭ信号Ｓ３Ｃの位相をＰＷＭ周期の２０％だけ遅らせるようにした場合について述べたが、本発明はこれに限らず、例えばＰＷＭ周期の３０％に相当する時間だけ遅れるようにしても良く、要するに、ＰＷＭ信号Ｓ４Ａ及びＰＷＭ信号Ｓ４Ｂが共に「Ｈｉｇｈ」レベルとなるタイミングが存在するのであればその時間はいくらでも良い。
Furthermore, in the above-described embodiment, the case where the
さらに上述した実施の形態においては、異常検出部３３が、コンパレータ４４から出力された出力信号Ｓ１１、出力段１２から出力されたＰＷＭ出力信号Ｓ５Ａ、及び出力段１３から出力されたＰＷＭ出力信号Ｓ５Ｂをそれぞれ反転させた後に論理積をとるようにした場合について述べたが、本発明はこれに限らず、例えば出力信号Ｓ１１、ＰＷＭ出力信号Ｓ５Ａ及びＰＷＭ出力信号Ｓ５Ｂの論理和をとった後、その結果を反転するようにしても良い。
Further, in the above-described embodiment, the abnormality detection unit 33 uses the output signal S11 output from the comparator 44, the PWM output signal S5A output from the
さらに上述した実施の形態においては、電流検出部３２が、バッテリ２から信号処理部１１、出力段１２、出力段１３及びアンプ制御部１４へ供給される電流を電圧として検出するようにした場合について述べたが、本発明はこれに限らず、バッテリ２から信号処理部１１、出力段１２、出力段１３及びアンプ制御部１４へ供給される電流を電流値として検出するようにしても良い。
Further, in the above-described embodiment, the current detection unit 32 detects the current supplied from the battery 2 to the
さらに上述した実施の形態においては、バッテリ２の電源電圧を１２［Ｖ］とし、導線抵抗部４１を１０［ｍΩ］、抵抗４２を１０［Ω］、抵抗４３を１２［ｋΩ］とすることにより、基準電圧を１１．９９［Ｖ］に設定し、１［Ａ］以上の過電流を検出するようにした場合について述べたが、本発明はこれに限らず、所定の過電流を検出できるように、バッテリ２の電源電圧、導線抵抗部４１、抵抗４２及び抵抗４３の抵抗値を適宜変更するようにしても良い。 Further, in the above-described embodiment, the power supply voltage of the battery 2 is set to 12 [V], the conductive wire resistance portion 41 is set to 10 [mΩ], the resistance 42 is set to 10 [Ω], and the resistance 43 is set to 12 [kΩ]. In the above description, the reference voltage is set to 11.99 [V] and an overcurrent of 1 [A] or more is detected. However, the present invention is not limited to this, and a predetermined overcurrent can be detected. In addition, the power supply voltage of the battery 2, the resistance values of the conductive wire resistance portion 41, the resistance 42, and the resistance 43 may be changed as appropriate.
さらに上述した実施の形態においては、電流判断部として電流検出部３２、異常判断部として異常検出部３３、スイッチ部としてスイッチ３４によって本発明の過電流保護回路としての過電流保護回路３１を構成するようにした場合について述べたが、本発明はこれに限らず、この他種々の構成でなる電流検出部、異常判断部、スイッチ部によって過電流保護回路を構成するようにしても良い。 Further, in the embodiment described above, the current detection unit 32 as the current determination unit, the abnormality detection unit 33 as the abnormality determination unit, and the switch 34 as the switch unit constitute the overcurrent protection circuit 31 as the overcurrent protection circuit of the present invention. Although the case of doing so has been described, the present invention is not limited to this, and an overcurrent protection circuit may be configured by a current detection unit, an abnormality determination unit, and a switch unit having various configurations.
さらに上述した実施の形態においては、信号処理部として信号処理部１１、第１出力段として出力段１２、第２出力段として出力段１３、電流検出部として電流検出部３２、異常検出部として異常判断部３３、スイッチ部としてスイッチ３４によって本発明のＤ級アンプとしてのＤ級アンプＩＣ５を構成するようにした場合について述べたが、本発明はこれに限らず、この他種々の構成でなる信号処理部、第１出力段、第２出力段、電流検出部、異常検出部、スイッチ部によってＤ級アンプを構成するようにしても良い。
Further, in the above-described embodiment, the
本発明の過電流保護回路及びＤ級アンプは、例えば据置型のＤ級アンプ等のその他種々に実装されたＤ級アンプに適用することができる。 The overcurrent protection circuit and the class D amplifier of the present invention can be applied to other various class D amplifiers such as a stationary class D amplifier.
１……カーオーディオ装置、２……バッテリ、３……スピーカ、４……マイクロコンピュータ、５……Ｄ級アンプＩＣ、６……ＣＤプレーヤ、７……ラジオチューナ、８、９……ローパスフィルタ、１１……信号処理部、１２、１３……出力段、１２Ａ……ＰチャンネルＭＯＳ−ＦＥＴ、１２Ｂ……ＮチャンネルＭＯＳ−ＦＥＴ、１４……アンプ制御部、２１……プリアンプ、２２……ＰＷＭ生成回路、２３……三角波発生器、２４……ゲートドライバ、２５……論理否定回路、２６……ディレイ回路、２７……自己診断回路、２８……保護回路、２９……インタフェース、３１……過電流保護回路、３２……電流検出部、３３……異常検出部、３４……スイッチ、３５……スパイク防止回路、４１……導線抵抗部、４２、４３、５１……抵抗、４４……コンパレータ、５２……コンデンサ。
DESCRIPTION OF
Claims (7)
上記アンプ電流が供給されていないことを示す上記第１出力信号及び上記第２出力信号が上記第１出力段及び上記第２出力段から出力されたことを検出したときであって、かつ上記電流検出部により所定の電流値以上の基準アンプ電流が供給されていることを検出したとき、上記アンプ部における上記信号処理部へ過電流が流れた異常であると判断する異常判断部と、
上記電源と上記アンプ部との間に設けられ、上記異常判断部により異常であると判断された場合、上記電源と上記アンプ部とを電気的に遮断するスイッチ部と
を有する過電流保護回路。 Based on the first pulse width modulation signal, a signal processing unit that generates a second pulse width modulation signal that is opposite in phase and delayed in phase with respect to the first pulse width modulation signal, and the first pulse width modulation signal A first output stage that performs a switching operation and amplifies the first pulse width modulation signal to a first output signal of a predetermined level, is connected to the first output stage and a BTL (Bridged Transformer Less), and the second pulse width modulation signal An amplifier current from a predetermined power source is supplied to an amplifier section that performs a switching operation based on the second output stage and amplifies the second pulse width modulation signal to a second output signal of a predetermined level. A current detection unit for detecting that
When it is detected that the first output signal and the second output signal indicating that the amplifier current is not supplied are output from the first output stage and the second output stage, and the current An abnormality determination unit that determines that an overcurrent has flowed to the signal processing unit in the amplifier unit when detecting that a reference amplifier current of a predetermined current value or more is supplied by the detection unit;
An overcurrent protection circuit comprising: a switch unit provided between the power source and the amplifier unit, and that electrically disconnects the power source and the amplifier unit when determined to be abnormal by the abnormality determination unit.
上記電源と上記スイッチ部との間に設けられた第１抵抗と、
上記電源に対して上記第１抵抗と並列接続された第２抵抗と、
一端が上記第２抵抗と直列接続され、他端が接地された第３抵抗と、
上記第１抵抗と上記スイッチ部との間の電圧と、上記第２抵抗と上記第３抵抗との間の基準電圧とを比較することにより、上記基準アンプ電流が供給されていることを検出するコンパレータと
を有する請求項１に記載の過電流保護回路。 The current detector is
A first resistor provided between the power source and the switch unit;
A second resistor connected in parallel to the first resistor with respect to the power source;
A third resistor having one end connected in series with the second resistor and the other end grounded;
It is detected that the reference amplifier current is supplied by comparing the voltage between the first resistor and the switch unit and the reference voltage between the second resistor and the third resistor. The overcurrent protection circuit according to claim 1, further comprising: a comparator.
上記アンプ部と共に半導体集積回路の内部に設けられている
請求項２に記載の過電流保護回路。 The overcurrent protection circuit
The overcurrent protection circuit according to claim 2, wherein the overcurrent protection circuit is provided in a semiconductor integrated circuit together with the amplifier section.
上記電源と接続された上記半導体集積回路における入出力端子の端子抵抗、及び当該入出力端子と上記スイッチ部とを接続するための導線の導線抵抗である
請求項３に記載の過電流保護回路。 The first resistor is
4. The overcurrent protection circuit according to claim 3, wherein the overcurrent protection circuit is a terminal resistance of an input / output terminal in the semiconductor integrated circuit connected to the power source, and a conductor resistance of a conductor for connecting the input / output terminal and the switch unit.
上記第１抵抗を流れる上記基準アンプ電流と、上記第１出力段及び上記第２出力段へ供給される当該基準アンプ電流との間に時間ずれが発生したときに生じる上記スイッチ部の誤動作を防止するスパイク防止回路と
を有する請求項４に記載の過電流保護回路。 The overcurrent protection circuit
Prevents malfunction of the switch unit that occurs when a time lag occurs between the reference amplifier current flowing through the first resistor and the reference amplifier current supplied to the first output stage and the second output stage. The overcurrent protection circuit according to claim 4, further comprising: a spike prevention circuit.
上記アンプ部に対して所定の電源からのアンプ電流が供給されていることを検出する電流検出部と、上記アンプ電流が供給されていないことを示す上記第１出力信号及び上記第２出力信号が上記第１出力段及び上記第２出力段から出力されたことを検出したときであって、かつ上記電流検出部により所定の電流値以上の基準アンプ電流が供給されていることを検出したとき、上記アンプ部における上記信号処理部へ過電流が流れた異常であると判断する異常判断部と、上記電源と上記アンプ部との間に設けられ、上記異常判断部により異常であると判断された場合、上記電源と上記アンプ部とを電気的に遮断するスイッチ部とを具える過電流保護回路と
を有するＤ級アンプ。 Based on the first pulse width modulation signal, a signal processing unit that generates a second pulse width modulation signal that is opposite in phase and delayed in phase with respect to the first pulse width modulation signal, and the first pulse width modulation signal A first output stage that performs a switching operation and amplifies the first pulse width modulation signal to a first output signal of a predetermined level, is BTL-connected to the first output stage, and performs a switching operation based on the second pulse width modulation signal An amplifier unit comprising a second output stage for amplifying the second pulse width modulation signal to a second output signal of a predetermined level;
A current detection unit that detects that an amplifier current from a predetermined power source is supplied to the amplifier unit; and the first output signal and the second output signal that indicate that the amplifier current is not supplied. When it is detected that the output from the first output stage and the second output stage, and when it is detected by the current detection unit that a reference amplifier current of a predetermined current value or more is supplied, An abnormality determination unit that determines that an overcurrent has flowed to the signal processing unit in the amplifier unit, and is provided between the power source and the amplifier unit, and is determined to be abnormal by the abnormality determination unit. A class D amplifier comprising: an overcurrent protection circuit including a switch unit that electrically cuts off the power source and the amplifier unit.
上記アンプ電流が供給されていないことを示す上記第１出力信号及び上記第２出力信号が上記第１出力段及び上記第２出力段から出力されたことを検出したときであって、かつ上記電流検出部により所定の電流値以上の基準アンプ電流が供給されていることを検出したとき、上記アンプ部における上記信号処理部へ過電流が流れた異常であると判断する異常判断部と、
上記電源と上記アンプ部との間に設けられ、上記異常判断部により異常であると判断された場合、上記電源と上記アンプ部とを電気的に遮断するスイッチ部と
を有する過電流保護回路。 A signal processing unit that generates a first pulse width modulation signal and a second pulse width modulation signal having an opposite phase to the first pulse width modulation signal; and a switching operation based on the first pulse width modulation signal, A first output stage for amplifying the first pulse width modulation signal to a first output signal of a predetermined level, BTL connected to the first output stage, and performing a switching operation based on the second pulse width modulation signal. A current detection unit for detecting that an amplifier current from a predetermined power supply is supplied to an amplifier unit including a second output stage for amplifying the pulse width modulation signal to a second output signal of a predetermined level;
When it is detected that the first output signal and the second output signal indicating that the amplifier current is not supplied are output from the first output stage and the second output stage, and the current An abnormality determination unit that determines that an overcurrent has flowed to the signal processing unit in the amplifier unit when detecting that a reference amplifier current of a predetermined current value or more is supplied by the detection unit;
An overcurrent protection circuit comprising: a switch unit provided between the power source and the amplifier unit, and that electrically disconnects the power source and the amplifier unit when determined to be abnormal by the abnormality determination unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008109472A JP2009260834A (en) | 2008-04-18 | 2008-04-18 | Overcurrent protection circuit and class-d amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008109472A JP2009260834A (en) | 2008-04-18 | 2008-04-18 | Overcurrent protection circuit and class-d amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009260834A true JP2009260834A (en) | 2009-11-05 |
Family
ID=41387653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008109472A Pending JP2009260834A (en) | 2008-04-18 | 2008-04-18 | Overcurrent protection circuit and class-d amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009260834A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011102092A1 (en) * | 2010-02-18 | 2011-08-25 | パナソニック株式会社 | Digital amplifier |
-
2008
- 2008-04-18 JP JP2008109472A patent/JP2009260834A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011102092A1 (en) * | 2010-02-18 | 2011-08-25 | パナソニック株式会社 | Digital amplifier |
| JP2011171967A (en) * | 2010-02-18 | 2011-09-01 | Panasonic Corp | Digital amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9667201B2 (en) | Advanced current limit function for audio amplifier | |
| US20080043391A1 (en) | Timer reset circuit for overcurrent protection of switching power amplifier | |
| CN107834985B (en) | D-level amplifying circuit, control method thereof, audio output device and electronic equipment | |
| JP2012023852A (en) | Overcurrent protection circuit, and semiconductor device | |
| CN108367709B (en) | Vehicle approach notification device | |
| JP5430438B2 (en) | Digital amplifier | |
| WO2017110073A1 (en) | Protective device | |
| JP4765316B2 (en) | Power amplifier device | |
| US20070064953A1 (en) | Speaker protection circuit | |
| JP4916478B2 (en) | Audio amplifier | |
| US6603353B2 (en) | Switching power amplifier | |
| US20030160653A1 (en) | BTL amplifying system | |
| JP2009219015A (en) | Overcurrent protection circuit, and class-d amplifier | |
| JP2009260834A (en) | Overcurrent protection circuit and class-d amplifier | |
| JP2009260835A (en) | Overcurrent protection circuit and class d amplifier | |
| JP2007074119A (en) | Short detecting circuit | |
| JP2000152367A (en) | Speaker protection circuit for btl power amplifier | |
| JP4040013B2 (en) | Switching circuit, audio signal reproducing apparatus using the same, and switching element protection method | |
| JP3102781B2 (en) | Pulse width modulation amplifier circuit | |
| JP4300773B2 (en) | Anomaly detection device | |
| JP2009253562A (en) | Power amplifying device | |
| JP2007295496A (en) | Protective circuit for audio amplifier | |
| KR102574188B1 (en) | Protection circuit for digital amp | |
| JP2006094148A (en) | Digital amplifier | |
| JP2024052213A (en) | Class D amplifier circuit |