JP2009253188A - Optical semiconductor device - Google Patents
Optical semiconductor device Download PDFInfo
- Publication number
- JP2009253188A JP2009253188A JP2008102207A JP2008102207A JP2009253188A JP 2009253188 A JP2009253188 A JP 2009253188A JP 2008102207 A JP2008102207 A JP 2008102207A JP 2008102207 A JP2008102207 A JP 2008102207A JP 2009253188 A JP2009253188 A JP 2009253188A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- type
- layer
- optical amplifier
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、p型半導体で形成された埋め込み層とn型半導体で形成された電流狭窄層とによってメサ構造の側面が覆われた光半導体装置に関する。 The present invention relates to an optical semiconductor device in which a side surface of a mesa structure is covered with a buried layer formed of a p-type semiconductor and a current confinement layer formed of an n-type semiconductor.
半導体光増幅器や半導体レーザのように電流注入によって動作する光半導体装置(以下、電流注入型の光半導体装置と呼ぶ)は、光通信システムのような、光を取り扱うシステムの重要な構成部品である。 An optical semiconductor device that operates by current injection such as a semiconductor optical amplifier or a semiconductor laser (hereinafter referred to as a current injection type optical semiconductor device) is an important component of a light handling system such as an optical communication system. .
例えば、半導体光増幅器は、光通信システム内で、インラインアンプ、ブースターアンプ、プリアンプ等として用いられている。更に、半導体光増幅器は、半導体光集積回路に搭載され、光ゲートスイッチ等の機能素子としても利用されている。 For example, semiconductor optical amplifiers are used as inline amplifiers, booster amplifiers, preamplifiers and the like in optical communication systems. Furthermore, the semiconductor optical amplifier is mounted on a semiconductor optical integrated circuit and used as a functional element such as an optical gate switch.
このような電流注入型の光半導体装置の大部分は、活性層を含むメサ構造が、n-p-n-pサイリスタ構造によって埋め込まれている(特許文献1)。 In most of such current injection type optical semiconductor devices, a mesa structure including an active layer is embedded by an n-p-n-p thyristor structure (Patent Document 1).
図1は、このような半導体光増幅器2の断面図である。
FIG. 1 is a sectional view of such a semiconductor
図1に示すように、半導体光増幅器2は、n型の半導体基板4(例えば、n−InP基板)と、半導体基板4の上に延在したメサ構造6を備えている。メサ構造6は、例えば、n型の下部クラッド層8と、活性層10と、p型の上部クラッド層12を備えている。
As shown in FIG. 1, the semiconductor
また、半導体光増幅器2は、p型の半導体材料(例えば、p−InP)で形成され且つ上記半導体基板4の上に積層された埋め込み層14と、n型の半導体材料(例えば、n−InP)で形成され且つ埋め込み層14の上に直接積層された電流狭窄層16とを有するpn埋め込み構造18を備えている。ここで、pn埋め込み構造18は、上記メサ構造6の両側面を覆うように形成される。
The semiconductor
更に、半導体光増幅器2は、p型の半導体材料(例えば、p−InP)で形成され且つメサ構造6及びpn埋め込み構造18の上に直接積層されたクラッド層20と、このクラッド層20の上に直接積層されたコンタクト層22を具備している。
Further, the semiconductor
なお、メサ構造6の両側面を覆うpn埋め込み構造18は、活性層10(例えば、InGaAsP多重量子井戸構造)より屈折率が小さく、且つバンドギャップの大きな半導体材料(例えば、InP)によって形成される。
The pn buried
図1に示すような断面構造を有する光半導体装置では、メサ構造6を取り囲む半導体層、すなわち、n型の半導体基板4、pn埋め込み構造18、及びクラッド層20が、n-p-n-pサイリスタ構造24を、メサ構造6の両側に形成する。
ここで、半導体基板4を接地しコンタクト層22に正電圧を印加して、上記半導体光増幅器2に、電流を注入した場合を考える。この場合、メサ構造6には電流が流れるが、n-p-n-pサイリスタ構造24には電流は流れない。
Here, consider a case where the
これは、pn埋め込み構造18に形成されるpn接合が、コンタクト層22に印加された正電圧によって、逆バイアスされるためである(何故ならば、逆バイアスされたpn接合には、電流は流れない。)。
This is because the pn junction formed in the pn buried
このため、半導体光増幅器2に注入された電流は、メサ構造6の内部に配置された活性層10に集中的に注入される。すなわち、pn埋め込み構造18は、電流狭窄機能を有している。従って、活性層10への電流注入効率が高くなる。
For this reason, the current injected into the semiconductor
しかし、半導体光増幅器2に注入される電流が増加して行くとその印加電圧も上昇して行く。その結果、遂には、逆バイアスされたpn接合で電子雪崩降伏が起き、サイリスタ構造24がターンオンしてしまう。すると、図2参照に示すように、pn埋め込み構造18を流れるリーク電流26が急激に増加し、pn埋め込み構造18の電流狭窄機能が失われてしまう。
However, as the current injected into the semiconductor
その結果、活性層10に注入される電流が急激に減少し、半導体光増幅器2の出力は著しく低下する。この現象は、動作温度が高くなるほど顕著である。同様の現象は、n-p-n-pサイリスタ構造24を有する他の光半導体装置でも見られる。
As a result, the current injected into the
そこで、本発明の目的は、注入電流が増加していっても電流狭窄機能が急激に消失してしまうことのない埋め込み構造を具備した光半導体装置を提供することである。 Accordingly, an object of the present invention is to provide an optical semiconductor device having a buried structure in which the current confinement function does not rapidly disappear even when the injection current increases.
尚、図2は、電流注入型光半導体装置に於ける電流リークを説明する概念図である。 FIG. 2 is a conceptual diagram for explaining current leakage in the current injection type optical semiconductor device.
上記の目的を達成するために、本発明に係る光半導体装置は、n型の半導体基板と、断面が凸状の半導体積層構造が前記半導体基板上に延在したメサ構造と、p型の第1の半導体材料で形成され且つ前記半導体基板の上に積層された埋め込み層とn型の前記第1の半導体材料で形成され且つ前記埋め込み層の上に積層された電流狭窄層とを有し且つ前記メサ構造の両側面を覆うpn埋め込み構造と、伝導帯の下端のエネルギーが前記第1の半導体材料より高いp型の第2の半導体材料で形成され且つ前記メサ構造及び前記pn埋め込み構造の上に積層された第1の電子障壁層と、p型の半導体材料で形成され且つ前記第1の電子障壁層の上に積層されたクラッド層を具備する。 In order to achieve the above object, an optical semiconductor device according to the present invention includes an n-type semiconductor substrate, a mesa structure in which a semiconductor laminated structure having a convex cross section extends on the semiconductor substrate, and a p-type first semiconductor substrate. A buried layer formed of one semiconductor material and stacked on the semiconductor substrate, and a current confinement layer formed of the first semiconductor material of n type and stacked on the buried layer; A pn buried structure covering both side surfaces of the mesa structure, and a p-type second semiconductor material having a lower energy of a conduction band higher than that of the first semiconductor material, and above the mesa structure and the pn buried structure. And a cladding layer formed of a p-type semiconductor material and stacked on the first electron barrier layer.
本光半導体装置では、逆バイアスされたpn埋め込み構造で電子雪崩降伏が起きても、上記第1の電子障壁層が、pn埋め込み構造に於けるリーク電流の主成分である電子流を阻止する。従って、本光半導体装置によれば、注入電流が増加して行っても、pn埋め込み構造の電流狭窄機能が急激に消失することはない。 In the present optical semiconductor device, even if an electron avalanche breakdown occurs in the reverse-biased pn buried structure, the first electron barrier layer prevents the electron flow that is the main component of the leakage current in the pn buried structure. Therefore, according to the optical semiconductor device, even if the injection current is increased, the current confinement function of the pn buried structure does not rapidly disappear.
本発明に係る光半導体装置によれば、注入電流が増加してpn埋め込み構造で電子雪崩降伏が起きても、リーク電流の主成分である電子流を電子障壁層が阻止するので、pn埋め込み構造の電流狭窄機能が急激に失われることはない。 According to the optical semiconductor device of the present invention, even if the injection current increases and the electron avalanche breakdown occurs in the pn buried structure, the electron barrier layer blocks the electron current that is the main component of the leakage current. The current confinement function is not suddenly lost.
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the technical scope of the present invention is not limited to these embodiments, but extends to the matters described in the claims and equivalents thereof.
(実施の形態1)
本実施の形態は、伝導帯の下端のエネルギーがpn埋め込み構造を形成する第1の半導体材料(例えば、InP)より高い第2の半導体材料(例えば、InGaP)で形成された電子障壁層を備えた半導体光増幅器に係るものである。
(Embodiment 1)
This embodiment includes an electron barrier layer formed of a second semiconductor material (for example, InGaP) whose energy at the lower end of the conduction band is higher than that of the first semiconductor material (for example, InP) that forms the pn buried structure. The present invention relates to a semiconductor optical amplifier.
(1)装置構成
図3は、本実施の形態に従う半導体光増幅器の要部断面図である。図4は、本実施の形態に従う半導体光増幅器の要部平面図である。
(1) Device Configuration FIG. 3 is a cross-sectional view of a main part of a semiconductor optical amplifier according to the present embodiment. FIG. 4 is a main part plan view of the semiconductor optical amplifier according to the present embodiment.
本実施の形態に従う半導体光増幅器28は、n型のInPで形成された半導体基板4と、断面が凸状の半導体積層構造が、半導体基板4の上に延在した所謂メサ構造6を有している。尚、図3は、紙面に垂直な方向に延在したメサ構造6の断面を表したものである。
The semiconductor
また、半導体光増幅器28は、p型のInPで形成され且つ半導体基板4の上に積層された埋め込み層14と、n型のInPで形成され且つ埋め込み層14の上に積層された電流狭窄層16とを有し、且つメサ構造6の両側面を覆うpn埋め込み構造18を有している。尚、図3に示した例では、埋め込み層14は、半導体基板4の上に、直接ではなく後述する下部クラッド層8の一部を介して形成されている。
そして、本実施の形態に従う半導体光増幅器28は、伝導帯の下端のエネルギーがInPより高いp型の半導体材料(本実施の形態では、InGaP)で形成され、且つメサ構造6及びpn埋め込み構造18の上に積層された電子障壁層30を有している。
The semiconductor
The semiconductor
また、半導体光増幅器28は、p型のInPで形成され且つ電子障壁層30の上に積層されたクラッド層20と、p型のInGaAsPで形成され且つこのクラッド層20の上に積層されたコンタクト層22を有している。
The semiconductor
更に、半導体光増幅器28は、コンタクト層22の上に形成されたp側コンタクト電極(図示せず)と、半導体基板4の裏面に形成されたn側コンタクト電極(図示せず)を有している。
Further, the semiconductor
尚、メサ構造6は、n型のInPで形成された下部クラッド層8と、例えばInGaAsP多重量子井戸構造で形成された活性層10と、p型のInPで形成された上部クラッド層12を備えている。
The
そして、このような構造体が、メサ構造6の延在方向に垂直な(一対の)断面でへき開され、へき開によって得られた両断面に、半導体光増幅器28の動作波長に於いて光の反射を防止する反射防止膜32が形成されている(図4参照)。
Such a structure is cleaved in a (a pair of) sections perpendicular to the extending direction of the
(2)動 作
次に、図3乃至図6を参照して、本実施の形態に従う半導体光増幅器28の動作について説明する。
(2) Operation Next, the operation of the semiconductor
図3は、既に説明したように、本実施の形態に従う半導体光増幅器28の要部断面図である。また、図4は、半導体光増幅器28の要部平面図である。また、図5は、図3のX―Y線に沿ったバンド・ダイヤグラムである。一方、図6は、図3のX´―Y´線に沿ったバンド・ダイヤグラムである。
FIG. 3 is a cross-sectional view of the main part of the semiconductor
半導体光増幅器28の動作のためには、まず、半導体基板4の裏面に形成されたn側コンタクト電極(図示せず)に、上記駆動電源(図示せず)の負極が接続される。一方、コンタクト層22の上に形成されたp側コンタクト電極(図示せず)に、駆動電源の正極が接続される。
For the operation of the semiconductor
次に、所望の利得を発生させるために必要な電流が、この駆動電源から半導体光増幅器28に供給される。例えば、pn埋め込み構造18で電子雪崩降伏が起きてしまうような大電流(例えば、500mA)が、半導体光増幅器28に供給される。
Next, a current necessary for generating a desired gain is supplied from the driving power source to the semiconductor
このような大電流が供給されても、本実施の形態に従う半導体光増幅器28では、以下に説明するとおり、電子障壁層30が電子の流れを遮断するので、リーク電流の急激な増加が抑制される。
Even if such a large current is supplied, in the semiconductor
従って、本実施の形態に従う半導体光増幅器28では、従来の半導体光増幅器2より、大きな電流を活性層10に注入することが可能になる。このため、本実施の形態に従う半導体光増幅器28の利得は、従来の半導体光増幅器2より大きくなる。
Therefore, in the semiconductor
図5のバンド・ダイヤグラムに図示すように、p型のInPによって形成された埋め込み層14とn型のInPによって形成された電流狭窄層16との間には、pn接合31が形成される。半導体光増幅器28に駆動電流が注入されている間、p側コンタクト電極には、(n側コンタクト電極に対して)正電圧が印加される。従って、この間、pn接合31は逆バイアスされる。
As shown in the band diagram of FIG. 5, a
半導体光増幅器28の駆動電流が大きくなり、印加電圧が大きくなると、pn接合31の内部電界も大きくなる。更に、駆動電流が大きくなると、遂には、pn接合31で電子雪崩降伏が起きる。
As the drive current of the semiconductor
しかし、電子雪崩降伏が起きても、本実施の形態に従う半導体光増幅器28では、電子雪崩降伏で生成された電子37の流れが、InGaPによって形成された電子障壁30によって遮断される。これは、図5に示すように、電子障壁層30を形成する半導体材料すなわちInGaPの伝導帯下端33のエネルギーが、pクラッド層20を形成する半導体層すなわちInPの伝導帯下端33´のエネルギーより高いためである。
However, even if an electron avalanche breakdown occurs, in the semiconductor
尚、電子の流れを確実に止めるためには、電子障壁層30の形成する(電子に対する)障壁の高さΔEは十分に高い必要がある。このためには、電子障壁層30を形成するInGaPの組成を、例えば、In0.8Ga0.2Pとすればよい。この場合、障壁の高さΔEは、70meVとなる。
In order to stop the flow of electrons with certainty, the height ΔE of the barrier (with respect to electrons) formed by the
一方、図5に示すように、雪崩降伏で生成された正孔39の流れを遮断する障壁は存在しない(p型のクラッド層20及びp型の電子障壁30とn型の電流狭窄層16の間のpn接合41、及びp型の埋め込み層14とn型の半導体基板4の間のpn接合43は順バイアスされているので電子及び正孔の双方に対して障壁とはならない。)。
On the other hand, as shown in FIG. 5, there is no barrier that blocks the flow of the
しかし、InPに於ける正孔の移動度(200cm2/v・s)は電子の移動度(5400cm2/v・s)の数十の一でしかないので、pn埋め込み構造18を流れるリーク電流26(図2参照)の主成分は電子の流れであり、正孔流の寄与は無視できる(このような傾向は、他の半導体材料にも共通する。)。従って、電子障壁30によって電子の流れが阻止されれば、pn埋め込み構造18を流れるリーク電流26を抑制することが可能になる。
However, InP to in hole mobility of (200cm 2 / v · s) since only one of dozens of electron mobility (5400cm 2 / v · s) , the leakage current flowing through the pn buried
故に、駆動電流が大きくなりpn埋め込み層18で電子雪崩降伏が起きても、リーク電流26(図2参照)が急激に増加することはない。このため、活性層10への大電流の注入が可能になり、本実施の形態に従う半導体光増幅器28の利得は、従来の半導体光増幅器2より大きくなる。このようなリーク電流抑制効果は、高温に於いて顕著である。
従って、図4に示すように、半導体光増幅器28の光入射面34に入射した信号光36は、従来の半導体光増幅器2より大きく増幅されて増幅光40となり、光出射面38から出射される。
Therefore, even if the driving current increases and the electron avalanche breakdown occurs in the pn buried
Therefore, as shown in FIG. 4, the
以上が本実施の形態に従う半導体光増幅器28の動作である。ところで、図6に図示したX´―Y´線に沿った価電子帯の上端35を参照すれば明らかなように、InGaPで形成された電子障壁30は、正孔に対しては障壁を形成しない。このため、p型InPで形成されたクラッド層20から、同じくp型のInPで形成された上部クラッド層12へ、正孔39は、電子障壁層30を容易に通過して流れ込む。すなわち、電子障壁層30は、活性層10への正孔注入の妨げにはならない。但し、電子障壁層30が正孔に対して障壁を形成する材料で形成されていても、電子障壁層30がp型の半導体材料で形成されているので、正孔の流れが途絶えることはない。
The above is the operation of the semiconductor
すなわち、電子障壁層30がp型の半導体材料で形成される本実施の形態に係る半導体光増幅器では、電子障壁層30によって活性層10への正孔注入が阻害されて、光増幅に支障が生じることはない。
That is, in the semiconductor optical amplifier according to the present embodiment in which the
ところで、半導体光増幅器28に大電流が注入されると、有効質量の小さな電子は活性層から溢れ出して(所謂、オーバーフロー)、上部クラッド層12へ更にはクラッド層20内に流れ出す。この電子の流れは、光の増幅には寄与しないキャリアの流れすなわちリーク電流となる。従って、電子のオーバーフローが起きると、活性層10への電子の注入効率が低下し、半導体光増幅器の利得が低下する。
By the way, when a large current is injected into the semiconductor
しかし、本実施の形態に従う半導体光増幅器28では、電子障壁層30が活性層10を含むメサ構造6の上にも設けられているので、このような電子の流れ(リーク電流)はせき止められる(図7参照)。このため、活性層10からの電子の溢れ27が抑制され、活性層10への電子の注入効率が向上する。
However, in the semiconductor
故に、本実施の形態に従う半導体光増幅器28では、活性層10からの電子のオーバーフローが問題となるような大電流が注入されても、活性層10への電子の注入効率の劣化が抑制される。このため、利得飽和が起こりにくい。
Therefore, in the semiconductor
(3)製造方法
最後に、図3に図示された半導体光増幅器28の製造方法について説明する。
(3) Manufacturing Method Finally, a manufacturing method of the semiconductor
まず、n型の(100)InP基板4の上に有機金属化学気相成長法(metal organic chemical vapor deposition;MOCVD法)によりn型のInP下部クラッド層8と、InGaAsP多重量子井戸で形成された活性層10と、p型のInP上部クラッド層12が形成される(1回目成長)。
First, an n-type InP
この際、原料ガスとしては、III族元素に対しては、トリメチルインジウム(trimethylindium;TMI)及びトリエチルガリウム(triethylgallium;TEG)の何れか一方又は双方が用いられる。一方、V族元素に対しては、原料ガスとして、ホスフィン(phosphine;PH3)とアルシン(arsine; AsH3)の何れか一方又は双方が用いられる。 At this time, as the source gas, one or both of trimethylindium (TMI) and triethylgallium (TEG) is used for the group III element. On the other hand, for group V elements, one or both of phosphine (PH 3 ) and arsine (arsine; AsH 3 ) is used as a source gas.
また、ドーパント用のガスとしては、p型ドーパントには、ジエチル亜鉛(diethylzinc;DEZn)が用いられる。一方、n型ドーパントには、モノシラン(silane;SiH4)が用られる。 As the dopant gas, diethylzinc (DEZn) is used as the p-type dopant. On the other hand, monosilane (silane; SiH 4 ) is used as the n-type dopant.
次いで、p型のInPクラッド層12の上にCVD法(chemical vapor deposition)によりSiO2製の絶縁膜が堆積される。
Next, an insulating film made of SiO 2 is deposited on the p-type
次いで、フォトリソグラフィ技術及びエッチングによって、この絶縁膜がパターニングされ、例えば[011]方向に延びる幅約2μmのストライプ状のSiO2マスクが形成される。 Next, the insulating film is patterned by a photolithography technique and etching to form a stripe-like SiO 2 mask having a width of about 2 μm extending in the [011] direction, for example.
次いで、このストライプ状のSiO2マスクの両側に表出されているp型の上部InPクラッド層12から、n型の下部InPクラッド層8の内部(又は、n型の半導体基板4)に達するまで、1回目の成長で得られた半導体層がドライエッチングされる。このドライエッチングによって、メサ構造6が形成される。
Next, from the p-type upper
次いで、SiO2マスクが残されたまま、MOCVD法により、メサ構造6の両側面及びn型の下部InPクラッド8(又は、n型の半導体基板4)の上に、p型のInPで形成される埋め込み層14と、n型のInPで形成される電流狭窄層16が、順次選択的に形成される(2回目成長)。この成長により、メサ構造6の両側面が、埋め込み層14と電流狭窄層16を有するpn埋め込み構造18によって覆われる。
Next, the p-type InP is formed on both side surfaces of the
次いで、メサ構造6の上部を覆うSiO2マスクが除去される。
Next, the SiO 2 mask covering the top of the
次いで、MOCVD法により、p型のInGaP層で形成される電子障壁層30と、p型のInPで形成されるクラッド層20と、p型のInGaAsで形成されるコンタクト層22が順次形成される。
Next, an
次いで、コンタクト層22の表面及び半導体基板4の裏面に、p側コンタクト電極(図示せず)及びn側コンタクト電極(図示せず)が夫々形成される。
Next, a p-side contact electrode (not shown) and an n-side contact electrode (not shown) are respectively formed on the front surface of the
その後、半導体基板4と共に、1回目及び2回目成長で形成された半導体層がへき開されて、光入射面34及び光出射面38が形成される(図4参照)。
Thereafter, the semiconductor layers formed by the first and second growths are cleaved together with the
最後に、光入射面34及び光出射面38の表面に、SiO2等から形成される反射防止膜32が形成される。
Finally, an
ところで、InGaPとInPは、格子定数が一致しない。従って、InPで形成された、電流狭窄層16及び上部クラッド層12の上には、厚さが臨界膜厚以下のInGaPでないと、結晶欠陥を伴わずに成長することはできない。
By the way, InGaP and InP do not have the same lattice constant. Therefore, it is impossible to grow without crystal defects on the
図8は、InGaPの臨界膜厚とIn組成(InGaPをInxGa1-xPと表記した場合のx)の関係を示したグラフである。例えば、In0.8Ga0.2Pの臨界膜厚は、約45nmである。 FIG. 8 is a graph showing the relationship between the critical thickness of InGaP and the In composition ( x when InGaP is expressed as In x Ga 1-x P). For example, the critical film thickness of In 0.8 Ga 0.2 P is about 45 nm.
従って、上述したようにIn0.8Ga0.2Pで電子障壁層30を形成した場合には、InGaPの厚さは、45nm以下、例えば10nmが好ましい。
Therefore, when the
(実施の形態2)
本実施の形態は、実施の形態1に従う半導体光増幅器において、pn埋め込み層18と電子障壁層30の間に、更に別の電子障壁層が追加された半導体光増幅器に係るものである。
(Embodiment 2)
The present embodiment relates to a semiconductor optical amplifier in which another electron barrier layer is further added between the pn buried
(1)装置構成
図9は、本実施の形態に従う半導体光増幅器の要部断面図である。一方、本実施の形態に従う半導体光増幅器42の平面構造は、図4を参照して説明した実施の形態1に従う半導体光増幅器28の平面構造と同じである。
(1) Device Configuration FIG. 9 is a cross-sectional view of a main part of a semiconductor optical amplifier according to the present embodiment. On the other hand, the planar structure of semiconductor
図9に示すように、本実施の形態に従う光半導体装置42には、実施の形態1に従う半導体光増幅器28において、pn埋め込み構造18と電子障壁層30の間に伝導帯の下端のエネルギーがInPより高い、p型の半導体材料で形成された第2の電子障壁層44が配置される。尚、実施の形態1に従う半導体光増幅器28が備えている電子障壁層30は、以後第1の電子障壁層と呼ぶこととする。
As shown in FIG. 9, in the
ここで、第2の電子障壁層44を形成する半導体材料は、第1の電子障壁層30を形成する半導体材料と同じでも異なっていてもよい。すなわち、第2の電子障壁層44は、InGaPで形成されてもよいし、異なる材料、例えばInAlAsやAlGaInAsで形成されてもよい。また、第1の電子障壁層30と同じくInGaPで第2の電子障壁層44が形成される場合、第2の電子障壁層44を形成するInGaPの組成は、第1の電子障壁層30を形成するInGaPの組成と同じであっても異なっていてもよい。
Here, the semiconductor material forming the second
本実施の形態では、第1及び第2の電子障壁層30,44は、その厚さの和が臨界膜厚を越えないように形成される。例えば、第1及び第2の電子障壁層30,44が共にIn0.8Ga0.2Pで形成された場合には、第1及び第2の電子障壁層30,44の膜厚の和が、InP上のIn0.8Ga0.2Pの臨界膜厚45nmを越えないように形成される。 In the present embodiment, the first and second electron barrier layers 30 and 44 are formed such that the sum of the thicknesses does not exceed the critical film thickness. For example, when both the first and second electron barrier layers 30 and 44 are formed of In 0.8 Ga 0.2 P, the sum of the film thicknesses of the first and second electron barrier layers 30 and 44. However, the critical film thickness of In 0.8 Ga 0.2 P on InP is not exceeded 45 nm.
例えば、第1の電子障壁層30が10nmの厚さに形成され、第2の電子障壁層30が5nmの厚さに形成される。
For example, the first
(2)動 作
本実施の形態に従う半導体光増幅器42の動作は、実施の形態1に従う半導体光増幅器28の動作と略同じである。
(2) Operation The operation of the semiconductor
但し、2層の電子障壁層30,44が一体となってpn埋め込み構造18の上に厚い電子障壁(例えば、15nm)を形成するので、第1の電子障壁層だけの場合より、(pn埋め込み構造18於ける)電子雪崩降伏によって生成される電子の流れ(すなわち、リーク電流)がより有効に阻止される。
However, since the two electron barrier layers 30 and 44 are integrated to form a thick electron barrier (for example, 15 nm) on the pn buried
一方、メサ構造6の上には一層の薄い第1の電子障壁層30(例えば、5nm)しか存在しないので、クラッド層20から上部クラッド層18へ正孔が円滑に流れる。従って、低い印加電圧でも正孔が容易に活性層10に注入される。特に、正孔に対しても障壁となる半導体材料で電子障壁層30が形成される場合には、この傾向は顕著である。
On the other hand, since only one thin first electron barrier layer 30 (for example, 5 nm) exists on the
すなわち、本実施の形態に従う半導体光増幅器42によれば、実施の形態1に従う半導体光増幅器28に比べ、pn埋め込み構造18のリーク電流がより効果的に抑制されると同時に、活性層10への正孔の注入がより円滑になり動作電圧が低くなる。
That is, according to the semiconductor
(3)製造方法
本実施の形態に従う半導体光増幅器42の製造方法は、実施の形態1に従う半導体光増幅器28の製造方法と略同じである。
(3) Manufacturing Method The manufacturing method of the semiconductor
まず、電流狭窄層16が形成されるまでの工程が、実施の形態1で説明した半導体光増幅器28の製造方法と同様に実施される。
First, the steps until the
但し本実施の形態では、電流狭窄層16が選択的に形成された後も、MOCVD法による成長が継続され、電流狭窄層16の上に、第2の電子障壁層44が選択的に形成される。
However, in the present embodiment, even after the
以後、実施の形態1で説明した半導体光増幅器28の製造方法と略同じ工程が実施される。
Thereafter, substantially the same steps as those in the method for manufacturing the semiconductor
(実施の形態3)
本実施の形態は、実施の形態1に従う半導体光増幅器28において、メサ構造6を形成する上部クラッド層12の内部に、第3の電子障壁層が配置された半導体光増幅器に係るものである。
(Embodiment 3)
This embodiment relates to a semiconductor optical amplifier in which a third electron barrier layer is arranged inside the
(1)装置構成
図10は、本実施の形態に従う半導体光増幅器46の要部断面図である。一方、本実施の形態に従う半導体光増幅器46の平面構造は、図4を参照して説明した実施の形態1に従う半導体光増幅器28の平面構造と同じである。
(1) Device Configuration FIG. 10 is a cross-sectional view of a principal part of a semiconductor
図10に示すように、本実施の形態に従う光半導体装置46には、実施の形態1に従う半導体光増幅器28において、(メサ構造6を形成する)上部クラッド層12の内部に、伝導帯の下端のエネルギーがInPより高いp型の半導体材料で形成された第2の電子障壁層48が、半導体基板4に対して平行に配置される。
As shown in FIG. 10, the
ここで、第3の電子障壁層48を形成する半導体材料は、第1又は第2の電子障壁層30,44を形成する半導体材料と同じであっても異なっていてもよい。すなわち、第3の電子障壁層48は、InGaPで形成されてもよいし、異なる材料、例えばInAlAsやAlGaInAsで形成されてもよい。
Here, the semiconductor material forming the third
また、第1の電子障壁層30と同じくInGaPで第3の電子障壁層48が形成される場合、第3の電子障壁層48を形成するInGaPの組成は、第1の電子障壁層30を形成するInGaPの組成と同じであっても異なっていてもよい。
When the third
(2)動 作
本実施の形態に従う半導体光増幅器46の動作は、実施の形態1に従う半導体光増幅器28の動作と略同じである。図11は、図10のX´―Y´線に沿ったバンド・ダイヤグラムである。
(2) Operation The operation of the semiconductor
但し、図10及び図11に示すように、上部クラッド層12の内部に第3の電子障壁層48が配置されているので、実施の形態1に従う半導体光増幅器28より、活性層10に近い位置で活性層10から溢れ出した電子をせき止めることができる。
However, as shown in FIGS. 10 and 11, since the third
このため、活性層10を溢れ出した電子が、p型の上部クラッド層12の正孔と再結合する頻度が少なくなる。
For this reason, the frequency of the electrons overflowing the
従って、本実施の形態に従う半導体光増幅器46は、実施の形態1に従う半導体光増幅器28より、電子の溢れ出し(オーバーフロー)を、より効果的に抑制することができる。
Therefore, the semiconductor
故に、本実施の形態に従う半導体光増幅器46では、実施の形態1に従う半導体光増幅器28よりも、活性層10への電子の注入効率が更に向上する。従って、利得飽和が起こりにくい。
Therefore, in the semiconductor
(3)製造方法
本実施の形態に従う半導体光増幅器46の製造方法は、実施の形態1に従う半導体光増幅器28の製造方法と略同じである。
(3) Manufacturing Method The manufacturing method of the semiconductor
但し、MOCVD法による最初の結晶成長工程(1回目成長)で、n型の(100)InP基板4の上に、n型のInP下部クラッド層8と、InGaAsP多重量子井戸である活性層10と、p型のInP上部クラッド層12の一部と、例えばInGaPで形成される第3の電子障壁層48と、残りのInP上部クラッド層12が順次形成される。
However, in the first crystal growth step (first growth) by the MOCVD method, an n-type InP
その他の点では、本実施の形態に従う半導体光増幅器46の製造方法は、実施の形態1に従う半導体光増幅器28の製造方法と略同じである。
In other respects, the method for manufacturing the semiconductor
(使用例)
図12は、実施の形態1乃至3に従う半導体光増幅器28,42,46と他の光学部品が組合わされた半導体光増幅器モジュール50の概念図である。
(Example of use)
FIG. 12 is a conceptual diagram of a semiconductor
本使用例に従う半導体光増幅器モジュール50は、信号光60が入力される入力側光ファイバ52と、入力側光ファイバ52が出射した信号光60を集光して半導体光増幅器28,42,46の光入射面34に照射する入力側レンズ系54と、(実施の形態1乃至3に従う)半導体光増幅器28,42,46の何れか一つと、半導体光増幅器28,42,46が増幅しその光出射面38から放出された信号光(増幅光62)を集光して出力側光ファイバ58の光入射端面に照射する出力側レンズ系56と、増幅光62を出力する出力側光ファイバ58と、これらの部材が装着される筐体64を具備している。
The semiconductor
また、半導体光増幅器モジュール50は、外部電源が接続される正負一対の端子(図示せず)と、この一対の端子と半導体光増幅器28,42,46のp側及びn側電極を電気的に接続する配線を有している。
The semiconductor
次に、この半導体光増幅器モジュール50を動作させるため、使用者は、上記外部電源を駆動して、所望の光利得に応じた励起電流を、半導体光増幅器28,42,46に供給する。この時、従来は(pn埋め込み構造18に於ける)電子雪崩降伏によりリーク電流が急増してしまため用いることのできなかった大電流を、半導体光増幅器28,42,46に供給してもよい。
Next, in order to operate the semiconductor
次に、使用者は、信号光60を入力側光ファイバ52に入力する。
Next, the user inputs the
すると、出力側光ファイバ58に増幅光62が出力される。この時、出力側光ファイバ58が所望の装置に接続されていれば、使用者は、増幅光62を利用することができる。
Then, the amplified
以上の例は、半導体光増幅器28,42,46を、個別の装置として使用した例である。しかし、半導体光増幅器28,42,46の使用形態は、このような個別の装置としての使用例に限られるものではない。例えば、集積化光半導体装置の構成要素、例えば光ゲートスイッチとして、半導体光増幅器28,42,46を使用してもよい。
The above example is an example in which the semiconductor
(変形例)
以上、半導体光増幅器を例として本発明を説明した。しかし、本発明の適用可能な光半導体装置は、半導体光増幅器に限られるものではない。例えば、本発明は、半導体レーザ装置等の他の光半導体装置にも適用可能である。
(Modification)
The present invention has been described above using the semiconductor optical amplifier as an example. However, the optical semiconductor device to which the present invention is applicable is not limited to a semiconductor optical amplifier. For example, the present invention can be applied to other optical semiconductor devices such as a semiconductor laser device.
また、電子障壁層を形成する主要な半導体材料としてInGaPを例示したが、他の半導体材料例えば、InAlAsやAlGaInAsを利用することもできる。 In addition, although InGaP is exemplified as the main semiconductor material for forming the electron barrier layer, other semiconductor materials such as InAlAs and AlGaInAs can also be used.
例えば、実施の形態1に従う半導体光増幅器28に於いてIn0.8Ga0.2Pで形成された電子障壁層30を、In0.52Al0.48As又はIn0.53Al0.35Ga0.12Asで置き換えてもよい。但し、In0.52Al0.48Asの方が、In0.53Al0.35Ga0.12Asより電子に対する障壁層を高くするので好ましい。尚、In0.53Al0.35Ga0.12Asの電子に対する障壁層の高さは、In0.8Ga0.2Pと略同じである。また、In0.52Al0.48As及びIn0.53Al0.35Ga0.12AsはInPに格子整合するので、膜厚に制限はない。
For example, in the semiconductor
また、実施の形態1乃至3では、半導体光増幅器を形成する各半導体層が、InPを主要成分とする半導体材料によって形成されている例(所謂、InP系光半導体装置)について説明した。 In the first to third embodiments, examples in which each semiconductor layer forming the semiconductor optical amplifier is formed of a semiconductor material containing InP as a main component (so-called InP-based optical semiconductor device) have been described.
しかし、本発明が適用可能な光半導体装置は、このようなInP系の光半導体装置に限られるものではなく、例えばGaAsを主成分とする半導体層によって形成された光半導体装置(所謂、GaAs系光半導体装置)等、他の半導体材料を主成分とする半導体層によって形成される光半導体装置にも適用可能である。 However, the optical semiconductor device to which the present invention can be applied is not limited to such an InP-based optical semiconductor device. For example, an optical semiconductor device formed by a semiconductor layer containing GaAs as a main component (so-called GaAs-based optical semiconductor device). The present invention can also be applied to an optical semiconductor device formed of a semiconductor layer mainly composed of another semiconductor material, such as an optical semiconductor device).
例えば、電子障壁層をAlGaAsで形成すれば、本発明を、GaAs系光半導体装置に適用することができる。この場合、電子障壁層は正孔に対しても障壁層として機能する。 For example, if the electron barrier layer is formed of AlGaAs, the present invention can be applied to a GaAs optical semiconductor device. In this case, the electron barrier layer also functions as a barrier layer for holes.
2・・・半導体光増幅器 4・・・半導体基板 6・・・メサ構造
8・・・下部クラッド層 10・・・活性層 12・・・上部クラッド層
14・・・埋め込み層 16・・・電流狭窄層 18・・・pn埋め込み構造
20・・・クラッド層 22・・・コンタクト層
24・・・n-p-n-pサイリスタ構造 26・・・リーク電流
27・・・活性層からの電子の溢れ(オーバーフロー)
28・・・実施の形態1に従う半導体光増幅器
30・・・(第1の)電子障壁層
32・・・反射防止膜 31,41,43・・・pn接合
33,33´・・・伝導帯下端 34・・・光入射面
35・・・価電子帯上端 36・・・信号光
37・・・電子 38・・・光出射面
39・・・正孔 40・・・増幅光
42・・・実施の形態2に従う半導体光増幅器
44・・・(第2の)電子障壁層 46・・・実施の形態3に従う半導体光増幅器
48・・・(第3の)電子障壁層 50・・・半導体光増幅器モジュール
52・・・入力側光ファイバ 54・・・入力側レンズ系
56・・・出力側レンズ系 58・・・出力側光ファイバ
60・・・信号光 62・・・増幅光 64・・・筐体
DESCRIPTION OF
28: Semiconductor
32 ...
33, 33 '... lower end of
35 ... upper end of
37 ...
42... Semiconductor
Claims (5)
断面が凸状の半導体積層構造が、前記半導体基板上に延在したメサ構造と、
p型の第1の半導体材料で形成され且つ前記半導体基板の上に積層された埋め込み層と、n型の前記第1の半導体材料で形成され且つ前記埋め込み層の上に積層された電流狭窄層とを有し、且つ前記メサ構造の両側面を覆うpn埋め込み構造と、
伝導帯の下端のエネルギーが前記第1の半導体材料より高いp型の第2の半導体材料で形成され、且つ前記メサ構造及び前記pn埋め込み構造の上に積層された第1の電子障壁層と、
p型の半導体材料で形成され且つ前記第1の電子障壁層の上に積層されたクラッド層を、
具備した光半導体装置。 an n-type semiconductor substrate;
A mesa structure in which a semiconductor laminated structure having a convex cross section extends on the semiconductor substrate;
A buried layer formed of a p-type first semiconductor material and stacked on the semiconductor substrate, and a current confinement layer formed of the n-type first semiconductor material and stacked on the buried layer And a pn buried structure that covers both side surfaces of the mesa structure;
A first electron barrier layer formed of a p-type second semiconductor material having a lower energy of a conduction band higher than that of the first semiconductor material and stacked on the mesa structure and the pn buried structure;
a clad layer formed of a p-type semiconductor material and laminated on the first electron barrier layer;
An optical semiconductor device provided.
前記pn埋め込み構造と前記第1の電子障壁層の間に、
伝導帯の下端のエネルギーが前記第1の半導体材料より高い、p型の第3の半導体材料で形成された第2の電子障壁層が配置されたことを、
特徴とする光半導体装置。 The optical semiconductor device according to claim 1,
Between the pn buried structure and the first electron barrier layer,
A second electron barrier layer formed of a p-type third semiconductor material having a lower energy of a conduction band higher than that of the first semiconductor material is disposed;
An optical semiconductor device.
前記半導体積層構造が、n型の下部クラッド層と、活性層と、p型の上部クラッド層を有し、
更に、前記上部クラッド層の内部に、
伝導帯の下端のエネルギーが前記第1の半導体材料より高い、p型の第4の半導体材料で形成された第3の電子障壁層が配置されたことを、
特徴とする光半導体装置。 In the optical semiconductor device according to claim 1 and 2,
The semiconductor multilayer structure has an n-type lower cladding layer, an active layer, and a p-type upper cladding layer,
Furthermore, inside the upper cladding layer,
A third electron barrier layer formed of a p-type fourth semiconductor material having a lower energy of a conduction band higher than that of the first semiconductor material is disposed;
An optical semiconductor device.
前記第1の半導体材料が、InPであることを、
特徴とする光半導体装置。 The optical semiconductor device according to any one of claims 1 to 3,
The first semiconductor material is InP.
An optical semiconductor device.
前記第2の半導体材料が、InGaP、InAlAs、及びAlGaInAsからなる群から選択された何れか一つの半導体材料であることを特徴とする光半導体装置。 The optical semiconductor device according to claim 4,
The optical semiconductor device, wherein the second semiconductor material is any one semiconductor material selected from the group consisting of InGaP, InAlAs, and AlGaInAs.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008102207A JP4962737B2 (en) | 2008-04-10 | 2008-04-10 | Optical semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008102207A JP4962737B2 (en) | 2008-04-10 | 2008-04-10 | Optical semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009253188A true JP2009253188A (en) | 2009-10-29 |
JP4962737B2 JP4962737B2 (en) | 2012-06-27 |
Family
ID=41313566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008102207A Active JP4962737B2 (en) | 2008-04-10 | 2008-04-10 | Optical semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4962737B2 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02143483A (en) * | 1988-11-24 | 1990-06-01 | Fujitsu Ltd | Semiconductor light-emitting device |
JPH0661588A (en) * | 1992-05-08 | 1994-03-04 | Furukawa Electric Co Ltd:The | Semiconductor device with current constriction structure |
JPH06338654A (en) * | 1993-05-28 | 1994-12-06 | Nec Corp | Semiconductor laser, manufacture thereof and semiconductor laser array |
JPH0786678A (en) * | 1993-05-31 | 1995-03-31 | Mitsubishi Electric Corp | Semiconductor laser device |
JPH08255950A (en) * | 1995-03-15 | 1996-10-01 | Toshiba Corp | Semiconductor laser |
JPH09129969A (en) * | 1995-10-27 | 1997-05-16 | Nec Corp | Semiconductor laser |
JP2000505600A (en) * | 1996-02-27 | 2000-05-09 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | Embedded heterostructure |
JP2004095822A (en) * | 2002-08-30 | 2004-03-25 | Sumitomo Electric Ind Ltd | Semiconductor laser device |
-
2008
- 2008-04-10 JP JP2008102207A patent/JP4962737B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02143483A (en) * | 1988-11-24 | 1990-06-01 | Fujitsu Ltd | Semiconductor light-emitting device |
JPH0661588A (en) * | 1992-05-08 | 1994-03-04 | Furukawa Electric Co Ltd:The | Semiconductor device with current constriction structure |
JPH06338654A (en) * | 1993-05-28 | 1994-12-06 | Nec Corp | Semiconductor laser, manufacture thereof and semiconductor laser array |
JPH0786678A (en) * | 1993-05-31 | 1995-03-31 | Mitsubishi Electric Corp | Semiconductor laser device |
JPH08255950A (en) * | 1995-03-15 | 1996-10-01 | Toshiba Corp | Semiconductor laser |
JPH09129969A (en) * | 1995-10-27 | 1997-05-16 | Nec Corp | Semiconductor laser |
JP2000505600A (en) * | 1996-02-27 | 2000-05-09 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | Embedded heterostructure |
JP2004095822A (en) * | 2002-08-30 | 2004-03-25 | Sumitomo Electric Ind Ltd | Semiconductor laser device |
Also Published As
Publication number | Publication date |
---|---|
JP4962737B2 (en) | 2012-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210376571A1 (en) | Semiconductor device, semiconductor laser, and method of producing a semiconductor device | |
US8003995B2 (en) | Semiconductor optical device with suppressed double injection phenomenon | |
JP5093063B2 (en) | Integrated semiconductor optical device and semiconductor optical device | |
JP5463760B2 (en) | Optical waveguide integrated semiconductor optical device and manufacturing method thereof | |
JP6375207B2 (en) | Semiconductor laser and manufacturing method of semiconductor laser | |
JP2006286809A (en) | Optical semiconductor device and its manufacturing method | |
JP2007109922A (en) | Semiconductor laser device and manufacturing method therefor | |
JP2016134522A (en) | Optical semiconductor device | |
JP2009117539A (en) | Optical semiconductor element, and manufacturing method of optical semiconductor element | |
JP2011134863A (en) | Semiconductor optical element and integrated type semiconductor optical element | |
JP2009141188A (en) | Integrated semiconductor optical device | |
JP2010212664A (en) | Semiconductor laser, and method of manufacturing the same | |
JP2005286192A (en) | Optically integrated device | |
US7656921B2 (en) | Semiconductor laser device and method for manufacturing the same semiconductor laser device | |
JP2010267801A (en) | Integrated semiconductor optical element and semiconductor optical device | |
JP4962737B2 (en) | Optical semiconductor device | |
JP2018006590A (en) | Optical semiconductor element | |
JP4983791B2 (en) | Optical semiconductor element | |
TWI758822B (en) | semiconductor device | |
JP3403915B2 (en) | Semiconductor laser | |
US20240128724A1 (en) | Optical semiconductor device and method for producing same | |
JP2017139319A (en) | Semiconductor laser element | |
JP2014154797A (en) | Semiconductor optical device | |
JP2020038905A (en) | Semiconductor laser and method for manufacturing the same | |
JP2013110271A (en) | Semiconductor integrated element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4962737 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |