JP2009253126A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2009253126A
JP2009253126A JP2008101049A JP2008101049A JP2009253126A JP 2009253126 A JP2009253126 A JP 2009253126A JP 2008101049 A JP2008101049 A JP 2008101049A JP 2008101049 A JP2008101049 A JP 2008101049A JP 2009253126 A JP2009253126 A JP 2009253126A
Authority
JP
Japan
Prior art keywords
field plate
electrode
main electrode
semiconductor device
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008101049A
Other languages
Japanese (ja)
Inventor
Nobuo Kaneko
信男 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2008101049A priority Critical patent/JP2009253126A/en
Publication of JP2009253126A publication Critical patent/JP2009253126A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/404Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which can reduce a current collapse and leakage current, softening an electric field concentration and improving a dielectric resistance. <P>SOLUTION: The semiconductor device 1 includes a control electrode 5 and second main electrode 4 which are separately located on a nitride semiconductor 2 each other, a first insulator 6 which is located between the control electrode 5 and second main electrode 4 on the nitride semiconductor 2, a first field plate 5FP whose one edge is electrically connected with the control electrode 5 and another edge is located between the control electrode 5 and the second main electrode 4 on the first insulator 6, and a resistive field plate 7 whose one edge is connected with the first field plate 5FP on the first insulator 6, another edge is extended towards the second main electrode 4, and has a higher sheet resistance in comparison with the first field plate 5FP. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体装置に関し、特に抵抗性フィールドプレートを有する半導体装置に関する。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a resistive field plate.

窒化ガリウム(GaN)系化合物半導体を利用したデバイスにおいては、高融点、高絶縁破壊電界及び高飽和電子速度等の理想的なデバイス特性を実現することができる。従って、窒化ガリウム系化合物半導体を低損失の高耐圧パワーデバイスや高周波デバイスに応用することが期待されている。電源回路等に使用されるパワーデバイスへの応用には、高耐圧で低オン抵抗のデバイス特性が要求されるだけではなく、製作コストが安価であることが要求される。   In a device using a gallium nitride (GaN) compound semiconductor, ideal device characteristics such as a high melting point, a high breakdown electric field, and a high saturation electron velocity can be realized. Therefore, it is expected that the gallium nitride compound semiconductor is applied to a low-loss high-voltage power device and a high-frequency device. Application to power devices used in power supply circuits and the like requires not only high breakdown voltage and low on-resistance device characteristics, but also low manufacturing costs.

デバイスの耐圧はゲート−ドレイン間距離やゲート−ドレイン間の電界分布によって決まる。このため、高耐圧のデバイスを得るには、ゲート−ドレイン間距離を広げたり、フィールドプレート(FP)等の電界緩和構造を採用し電界集中を緩和して均一な電界分布に制御することが重要である。   The breakdown voltage of the device is determined by the distance between the gate and the drain and the electric field distribution between the gate and the drain. For this reason, in order to obtain a high breakdown voltage device, it is important to increase the distance between the gate and the drain, or to adopt an electric field relaxation structure such as a field plate (FP) to reduce the electric field concentration and control the electric field distribution to be uniform. It is.

一方、窒化ガリウム系化合物半導体を利用したデバイスにおいては、電流コラプスの問題がある。電流コラプスは、窒化ガリウム系化合物半導体の表面準位にトラップされた電子が仮想ゲートとして働き、ドレイン電流を低下させてしまう現象である。電流コラプスを低減するには.ゲート−ドレイン間距離を狭くしたり、表面準位を低減することができる保護膜を採用する等の方法がある。   On the other hand, a device using a gallium nitride compound semiconductor has a problem of current collapse. Current collapse is a phenomenon in which electrons trapped at the surface level of a gallium nitride-based compound semiconductor act as a virtual gate and reduce the drain current. To reduce current collapse. There are methods such as adopting a protective film that can reduce the distance between the gate and the drain or reduce the surface state.

このような窒化ガリウム系化合物半導体を利用したデバイスにおいて、ゲート−ドレイン間距離に着目すると、耐圧と電流コラプスとの間にはトレードオフの関係がある。電界緩和の方法や電流コラプスの低減方法としては、下記特許文献1に開示されたフィールドプレートを多段化構造とする発明並びに下記特許文献2に開示された半導体表面をシリコン窒化膜によりを覆う発明が有効である。
特開2005−93864号公報 特開2004−200248号公報
In such a device using a gallium nitride compound semiconductor, paying attention to the gate-drain distance, there is a trade-off relationship between the breakdown voltage and the current collapse. As an electric field relaxation method and a current collapse reduction method, there are an invention in which the field plate disclosed in the following Patent Document 1 has a multistage structure and an invention in which the semiconductor surface disclosed in the following Patent Document 2 is covered with a silicon nitride film. It is valid.
JP 2005-93864 A JP 2004-200248 A

前述の特許文献1に開示された発明並びに特許文献2に開示された発明においては、以下の点について配慮がなされていなかった。   In the invention disclosed in Patent Document 1 and the invention disclosed in Patent Document 2, the following points have not been considered.

特許文献1に開示された発明においては、フィールドプレートを多段化することにより、フィールドプレートの単一構造を採用するデバイスに比べて電界集中を緩和することができる。しかしながら、フィールドプレートの多段化には製造プロセス上の限界があり、更にフィールドプレートには通常低抵抗を有する金属膜が使用されているので、フィールドプレート端に電界集中が生じることに変わりはなく、電界集中の緩和には限界がある。   In the invention disclosed in Patent Document 1, electric field concentration can be reduced by making the field plate multi-stage as compared with a device adopting a single structure of the field plate. However, the multi-stage field plate has limitations in the manufacturing process, and furthermore, since a metal film having a low resistance is usually used for the field plate, electric field concentration occurs at the end of the field plate. There is a limit to the relaxation of electric field concentration.

また、特許文献2に開示された発明においては、シリコン窒化膜により表面準位のトラップを減少することには限界がある。特に、パワーデバイスの場合、ゲート−ドレイン間距離が長いので、表面準位にトラップされる電子が多くなり、このトラップされた電子の影響が残りやすい。更に、シリコン窒化膜の採用により電流コラプスを低減することができるが、逆にリーク電流が増加してしまう。   Further, in the invention disclosed in Patent Document 2, there is a limit to reducing surface state traps by the silicon nitride film. In particular, in the case of a power device, since the distance between the gate and the drain is long, the number of electrons trapped at the surface level increases, and the influence of the trapped electrons tends to remain. Furthermore, the current collapse can be reduced by employing the silicon nitride film, but the leakage current increases conversely.

本発明は上記課題を解決するためになされたものである。従って、本発明は、電界集中を緩和して耐圧を向上することができるとともに、電流コラプスを低減することができかつリーク電流を減少することができる半導体装置を提供することである。   The present invention has been made to solve the above problems. Accordingly, an object of the present invention is to provide a semiconductor device that can alleviate electric field concentration and improve breakdown voltage, reduce current collapse, and reduce leakage current.

上記課題を解決するために、本発明の実施の形態に係る第1の特徴は、半導体装置において、窒化物系半導体と、窒化物系半導体上に互いに離間して配設された第1の電極及び第2の電極と、窒化物系半導体上の第1の電極と第2の電極との間に配設された絶縁体と、第1の電極に一端が電気的に接続され、他端が絶縁体上において第1の電極と第2の電極との間に配設されたフィールドプレートと、絶縁体上において一端がフィールドプレートに接続され、他端が第2の電極に向かって延伸され、フィールドプレートのシート抵抗に比べて高いシート抵抗を有する抵抗性フィールドプレートとを備える。   In order to solve the above-described problem, a first feature according to an embodiment of the present invention is that a semiconductor device includes a nitride semiconductor and a first electrode disposed on the nitride semiconductor so as to be spaced apart from each other. And the second electrode, the insulator disposed between the first electrode and the second electrode on the nitride-based semiconductor, one end electrically connected to the first electrode, and the other end A field plate disposed between the first electrode and the second electrode on the insulator; one end connected to the field plate on the insulator; the other end extending toward the second electrode; And a resistive field plate having a sheet resistance higher than that of the field plate.

本発明の実施の形態に係る第2の特徴は、半導体装置において、窒化物系半導体と、窒化物系半導体上に互いに離間して配設された第1の主電極及び第2の主電極と、窒化物系半導体上において第1の主電極と第2の主電極との間に配設された制御電極と、窒化物半導体上の第1の主電極と制御電極との間及び制御電極と第2の主電極との間に配設された絶縁体と、制御電極に一端が電気的に接続され、他端が絶縁体上において制御電極と第2の主電極との間に配設された第1のフィールドプレートと、第1の主電極に一端が第1のフィールドプレートの他端よりも第1の主電極側にありかつ第1の主電極に電気的に接続され、他端が制御電極上の絶縁体上において第1のフィールドプレートの他端と第2の主電極との間に配設された第2のフィールドプレートと、絶縁体上において制御電極と第2の主電極との間に配設され、少なくとも制御電極のシート抵抗に比べて高いシート抵抗を有する抵抗性フィールドプレートとを備える。   According to a second aspect of the present invention, in the semiconductor device, a nitride-based semiconductor, and a first main electrode and a second main electrode that are spaced apart from each other on the nitride-based semiconductor, and A control electrode disposed between the first main electrode and the second main electrode on the nitride-based semiconductor; a control electrode between the first main electrode and the control electrode on the nitride semiconductor; One end is electrically connected to the insulator disposed between the second main electrode and the control electrode, and the other end is disposed between the control electrode and the second main electrode on the insulator. One end of the first field plate and the first main electrode is closer to the first main electrode than the other end of the first field plate and is electrically connected to the first main electrode, and the other end is A second electrode disposed between the other end of the first field plate and the second main electrode on the insulator on the control electrode. Comprising a I over field plate is disposed between the control electrode and second main electrode on the insulator, and a resistive field plate having a high sheet resistance than the sheet resistance of at least the control electrode.

第2の特徴に係る半導体装置において、抵抗性フィールドプレートの一端は制御電極に接続され、他端は第2の主電極に接続されたことが好ましい。   In the semiconductor device according to the second feature, it is preferable that one end of the resistive field plate is connected to the control electrode and the other end is connected to the second main electrode.

また、第2の特徴に係る半導体装置において、抵抗性フィールドプレートの一端は第2の主電極に接続され、他端は第2のフィールドプレートを越えて制御電極に向かって延伸させたことが好ましい。   In the semiconductor device according to the second feature, it is preferable that one end of the resistive field plate is connected to the second main electrode and the other end extends beyond the second field plate toward the control electrode. .

また、第2の特徴に係る半導体装置において、抵抗性フィールドプレートの一端は第2のフィールドプレートに接続され、他端は第2の主電極に向かって延伸させたことが好ましい。   In the semiconductor device according to the second feature, it is preferable that one end of the resistive field plate is connected to the second field plate and the other end is extended toward the second main electrode.

本発明によれば、電界集中を緩和して耐圧を向上することができるとともに、電流コラプスを低減することができかつリーク電流を減少することができる半導体装置を提供することである。   According to the present invention, it is an object to provide a semiconductor device that can alleviate electric field concentration and improve withstand voltage, reduce current collapse, and reduce leakage current.

次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。   Next, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, the drawings are schematic and different from actual ones. In addition, there may be a case where the dimensional relationships and ratios are different between the drawings.

また、以下に示す実施の形態はこの発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。   Further, the following embodiments exemplify apparatuses and methods for embodying the technical idea of the present invention, and the technical idea of the present invention is to arrange the components and the like as follows. Not specific. The technical idea of the present invention can be variously modified within the scope of the claims.

(第1の実施の形態)
本発明の第1の実施の形態は、窒化ガリウム系半導体により構成された高電子移動度トランジスタ(HEMT:high electron mobility transistor)を備えた半導体装置に本発明を適用した例を説明するものである。
(First embodiment)
In the first embodiment of the present invention, an example in which the present invention is applied to a semiconductor device including a high electron mobility transistor (HEMT) composed of a gallium nitride semiconductor will be described. .

[半導体装置の構造]
図1に示すように、第1の実施の形態に係る半導体装置1は、窒化物系半導体2と、窒化物系半導体2上に互いに離間して配設された第1の主電極3及び第2の主電極4と、窒化物系半導体2上において第1の主電極3と第2の主電極4との間に配設された制御電極5と、窒化物系半導体2上の第1の主電極3と制御電極5との間及び制御電極5と第2の主電極4との間に配設された第1の絶縁体6と、制御電極5に一端が電気的に接続され、他端が第1の絶縁体6上において制御電極5と第2の電極4との間に配設された第1のフィールドプレート5FPと、第1の絶縁体6上において制御電極5と第2の主電極4との間に配設され、少なくとも制御電極5のシート抵抗に比べて高いシート抵抗を有する抵抗性フィールドプレート(抵抗性導電膜)7と、第1の絶縁体6上、制御電極5上及び第1のフィールドプレート5FP上の第1の主電極3と第2の主電極4との間に配設され、第2のフィールドプレート3FPと制御電極5及び第1のフィールドプレート5FP及び抵抗性フィールドプレート7との間の層間絶縁膜として機能する第2の絶縁体8と、第1の主電極3に一端が電気的に接続され、他端が第2の絶縁体8上において第1のフィールドプレート5FPと第2の主電極4との間に配設された第2のフィールドプレート3FPとを備える。
[Structure of semiconductor device]
As shown in FIG. 1, a semiconductor device 1 according to the first embodiment includes a nitride-based semiconductor 2, a first main electrode 3 and a first main electrode 3 that are spaced apart from each other on the nitride-based semiconductor 2. Two main electrodes 4, a control electrode 5 disposed on the nitride-based semiconductor 2 between the first main electrode 3 and the second main electrode 4, and a first on the nitride-based semiconductor 2. One end of the first insulator 6 disposed between the main electrode 3 and the control electrode 5 and between the control electrode 5 and the second main electrode 4 is electrically connected to the control electrode 5. A first field plate 5FP having an end disposed between the control electrode 5 and the second electrode 4 on the first insulator 6, and the control electrode 5 and the second electrode on the first insulator 6 A resistive field plate (resistive) which is disposed between the main electrode 4 and has a sheet resistance higher than at least the sheet resistance of the control electrode 5 And the first main electrode 3 and the second main electrode 4 on the first insulator 6, the control electrode 5, and the first field plate 5 FP. A second insulator 8 functioning as an interlayer insulating film between the field plate 3FP and the control electrode 5, the first field plate 5FP and the resistive field plate 7, and one end electrically connected to the first main electrode 3. And the other end of the second insulator 8 includes a second field plate 3FP disposed between the first field plate 5FP and the second main electrode 4 on the second insulator 8.

ここではその詳細な断面構造を図示しないが、窒化物系半導体2はHEMTを構築するデバイス機能層である。窒化物系半導体2は、図示しない例えば炭化シリコン(SiC)基板、シリコン(Si)基板、サファイア基板等の基板上に配設され、この基板上に例えば窒化アルミニウム(AlN)緩衝層、アンドープ窒化ガリウム(GaN)層、アンドープアルミニウム窒化ガリウム(AlGaN)層、n型AlGaN層、アンドープAlGaN層のそれぞれを順次積層して構築されている。HEMTの二次元電子ガスチャネル(又は二次元電子ガス層)はn型AlGaN層とアンドープAlGaN層とのヘテロ接合近傍に生成される。   Although the detailed cross-sectional structure is not shown here, the nitride-based semiconductor 2 is a device functional layer that constructs a HEMT. The nitride-based semiconductor 2 is disposed on a substrate (not shown) such as a silicon carbide (SiC) substrate, a silicon (Si) substrate, or a sapphire substrate, and an aluminum nitride (AlN) buffer layer, undoped gallium nitride, for example, is provided on the substrate. (GaN) layers, undoped aluminum gallium nitride (AlGaN) layers, n-type AlGaN layers, and undoped AlGaN layers are sequentially stacked. The two-dimensional electron gas channel (or two-dimensional electron gas layer) of the HEMT is generated near the heterojunction between the n-type AlGaN layer and the undoped AlGaN layer.

第1の実施の形態において、第1の主電極3はソース電極であり、第2の主電極4はドレイン電極である。図1に示すHEMTは模式的に記載しているが、第1の主電極3、第2の主電極4は、いずれも窒化物系半導体3の前述の二次元電子ガスチャネルに連結するようにn型AlGaN層に達して構成されている。第1の主電極3は、オーミック的な接続をする例えばチタン(Ti)層とアルミニウム(Al)膜との積層膜により構成される。   In the first embodiment, the first main electrode 3 is a source electrode, and the second main electrode 4 is a drain electrode. Although the HEMT shown in FIG. 1 is schematically described, the first main electrode 3 and the second main electrode 4 are both connected to the two-dimensional electron gas channel of the nitride-based semiconductor 3. It reaches the n-type AlGaN layer. The first main electrode 3 is constituted by a laminated film of, for example, a titanium (Ti) layer and an aluminum (Al) film that make ohmic connections.

制御電極5はゲート電極である。制御電極5は、ショットキー接続をする例えばニッケル(Ni)層と金(Au)層との積層膜により構成されている。   The control electrode 5 is a gate electrode. The control electrode 5 is composed of a laminated film of, for example, a nickel (Ni) layer and a gold (Au) layer that perform Schottky connection.

第1の絶縁体6においては、少なくとも窒化物系半導体2の表面に直接接する層に、シリコン窒化膜よりも圧縮応力が生じかつリーク電流を減少するこができるシリコン酸化膜が使用される。第2の絶縁体8には、例えばシリコン酸化膜、シリコン窒化膜の少なくともいずれか一方を使用することができる。   In the first insulator 6, a silicon oxide film capable of generating compressive stress and reducing leakage current as compared with a silicon nitride film is used at least in a layer directly in contact with the surface of the nitride-based semiconductor 2. For the second insulator 8, for example, at least one of a silicon oxide film and a silicon nitride film can be used.

第1のフィールドプレート5FPはゲートフィールドプレートである。第1のフィールドプレート5FPは、第1の実施の形態において、制御電極5と同一導電性材料により構成され、同一の導電層に一体に構成されている。   The first field plate 5FP is a gate field plate. In the first embodiment, the first field plate 5FP is made of the same conductive material as that of the control electrode 5, and is integrally formed on the same conductive layer.

第1のフィールドプレート5FPの他端は、第2の主電極(ドレイン電極)4側に延伸され、制御電極5と第2の主電極4との間に配置されている。この第1のフィールドプレート5FPは、第2の主電極4からの電界をシールドし、制御電極7端の電界集中の発生を抑制する機能を有する。第1のフィールドプレート5FPの長さは、制御電極5と第2の主電極4との間の距離の10%−40%の範囲内の長さに設定される。なお、第1のフィールドプレート5FPは、第1の絶縁体6の表面に傾斜を備え、この傾斜に沿って第1の絶縁体6上に配設してもよい。この場合、第1のフィールドプレート5FPの底面と窒化物系半導体2の表面とがなす角度は10度−60度の範囲内に設定される。   The other end of the first field plate 5FP extends toward the second main electrode (drain electrode) 4 and is disposed between the control electrode 5 and the second main electrode 4. The first field plate 5FP has a function of shielding the electric field from the second main electrode 4 and suppressing the occurrence of electric field concentration at the control electrode 7 end. The length of the first field plate 5FP is set to a length within a range of 10% to 40% of the distance between the control electrode 5 and the second main electrode 4. The first field plate 5FP may be provided on the surface of the first insulator 6 with an inclination and disposed on the first insulator 6 along the inclination. In this case, the angle formed between the bottom surface of the first field plate 5FP and the surface of the nitride semiconductor 2 is set within a range of 10 degrees to 60 degrees.

第2のフィールドプレート3FPはソースフィールドプレートである。第2のフィールドプレート3FPの一端は、第1のフィールドプレート5FPの他端よりも第1の主電極3側にありかつこの第1の主電極3に電気的に接続されている。第2のフィールドプレート3FPは、第1の実施の形態において、第1の主電極3とは別の上層の導電性材料により構成されている。第2のフィールドプレート3FPには例えば、Ti層とNi層とAu層との積層膜により構成された導電性材料を使用することができる。   The second field plate 3FP is a source field plate. One end of the second field plate 3FP is closer to the first main electrode 3 than the other end of the first field plate 5FP and is electrically connected to the first main electrode 3. In the first embodiment, second field plate 3FP is made of an upper layer conductive material different from first main electrode 3. For the second field plate 3FP, for example, a conductive material composed of a laminated film of a Ti layer, a Ni layer, and an Au layer can be used.

第2のフィールドプレート3FPの他端は、制御電極5及び第1のフィールドプレート5FPを越えて第2の主電極(ドレイン電極)4側に延伸され、第1のフィードプレート5FPと第2の主電極4との間の抵抗性フィールドプレート7上まで配置されている。この第2のフィールドプレート3FPは、第2の主電極4からの電界を遮蔽(シールド)し、制御電極7端の電界集中の発生を抑制する機能を有する。第2のフィールドプレート3FPの長さは、第1の実施の形態に係る半導体装置1において、第1のフィールドプレート5FPを備えているので、制御電極5と第2の主電極4との間の距離の20%−60%の範囲内の長さに設定される。また、第1のフィールドプレート5FPを備えていない場合、第2のフィールドプレート3FPの長さは、制御電極5と第2の主電極4との間の距離の10%−40%の範囲内の長さに設定される。   The other end of the second field plate 3FP is extended to the second main electrode (drain electrode) 4 side beyond the control electrode 5 and the first field plate 5FP, and the first feed plate 5FP and the second main plate 3FP are extended. The electrode is disposed up to the resistive field plate 7 between the electrodes 4. The second field plate 3FP has a function of shielding the electric field from the second main electrode 4 and suppressing the occurrence of electric field concentration at the end of the control electrode 7. The length of the second field plate 3FP is the same as that between the control electrode 5 and the second main electrode 4 because the semiconductor device 1 according to the first embodiment includes the first field plate 5FP. The length is set within a range of 20% to 60% of the distance. When the first field plate 5FP is not provided, the length of the second field plate 3FP is within a range of 10% to 40% of the distance between the control electrode 5 and the second main electrode 4. Set to length.

抵抗性フィールドプレート7は、第1の実施の形態において、第1の絶縁体6と第2の絶縁体8との間に配設され、一端を制御電極5に電気的に接続し、他端を第2の主電極4に接続されている。抵抗性フィールドプレート7は、制御電極5の膜厚に比べて数桁程度の薄い導電性膜により構成され、制御電極5のシート抵抗に比べて遙かに高いシート抵抗を有する。具体的には、抵抗性フィールドプレート7は例えばTi層、Ni層、銅(Cu)層、クロム(Cr)層、タングステン(W)層等の金属膜により構成され、これらの膜厚は例えば10分の1nm−数十nmの範囲内に設定される。シート抵抗値は例えば1MΩ/□以上に設定される。なお、第1の実施の形態において、抵抗性フィールドプレート7は単層構造により構成しているが、本発明は、このような構造に限定されるものではなく、長さやシート抵抗を変えた導電膜を積み重ねた複合膜により構成してもよい。   In the first embodiment, the resistive field plate 7 is disposed between the first insulator 6 and the second insulator 8, one end is electrically connected to the control electrode 5, and the other end Is connected to the second main electrode 4. The resistive field plate 7 is composed of a conductive film that is several orders of magnitude thinner than the thickness of the control electrode 5, and has a sheet resistance much higher than that of the control electrode 5. Specifically, the resistive field plate 7 is composed of a metal film such as a Ti layer, a Ni layer, a copper (Cu) layer, a chromium (Cr) layer, a tungsten (W) layer, and the like. It is set within the range of 1 nm to several tens of nm. The sheet resistance value is set to 1 MΩ / □ or more, for example. In the first embodiment, the resistive field plate 7 has a single-layer structure. However, the present invention is not limited to such a structure, and a conductive material having a changed length and sheet resistance. You may comprise by the composite film which laminated | stacked the film | membrane.

[抵抗性フィールドプレートの動作原理]
前述の第1の実施の形態に係る半導体装置1において、高耐圧化を実現するには、第1のフィールドプレート5FPの第2の主電極4側の他端、第2のフィールドプレート3FPの第2の主電極4側の他端の電界集中を緩和する必要がある。
[Operation principle of resistive field plate]
In the semiconductor device 1 according to the first embodiment described above, in order to achieve a high breakdown voltage, the other end of the first field plate 5FP on the second main electrode 4 side, the second field plate 3FP second It is necessary to alleviate the electric field concentration at the other end on the main electrode 4 side.

逆方向電圧が印加されると、抵抗性フィールドプレート7に微小リーク電流が流れる。このとき、半導体装置1はオフ状態であるため、第1の主電極3と制御電極5間は第2の主電極4と制御電極5間に比べて十分に電圧が小さい。抵抗性フィールドプレート7の一端が第1のフィールドプレート5FPの他端よりも制御電極5側にあり、抵抗性フィールドプレート7は第1のフィールドプレート5FPから遠ざかるにつれて電位勾配がその抵抗に応じて緩やかに下がるので、第2のフィールドプレート3FPにおける電界集中が緩和される。従って、HEMTの高耐圧化を実現することができる。   When a reverse voltage is applied, a minute leak current flows through the resistive field plate 7. At this time, since the semiconductor device 1 is in the off state, the voltage between the first main electrode 3 and the control electrode 5 is sufficiently smaller than that between the second main electrode 4 and the control electrode 5. One end of the resistive field plate 7 is closer to the control electrode 5 than the other end of the first field plate 5FP, and the potential gradient of the resistive field plate 7 gradually decreases as the distance from the first field plate 5FP increases. Therefore, the electric field concentration in the second field plate 3FP is relaxed. Therefore, the high breakdown voltage of the HEMT can be realized.

電流コラプスを低減するには、更に窒化物系半導体2の表面にトラップされた電子を引き抜くことが必要である。   In order to reduce current collapse, it is necessary to further extract electrons trapped on the surface of the nitride-based semiconductor 2.

逆方向電圧が印加されると、第2の主電極4から制御電極5間において窒化物系半導体2の表面に電子がトラップされるが、このトラップされた電子は抵抗性フィールドプレート7によっても引き抜くことができる。従って、HEMTに発生する電流コラプス現象を改善することができる。   When a reverse voltage is applied, electrons are trapped on the surface of the nitride semiconductor 2 between the second main electrode 4 and the control electrode 5. The trapped electrons are also extracted by the resistive field plate 7. be able to. Therefore, the current collapse phenomenon that occurs in the HEMT can be improved.

第1の実施の形態に係る抵抗性フィールドプレート7を備えていないHEMTにおいては、第1のフィールドプレート5FP及び第2のフィールドプレート3FPによる電子の引き抜きしか行うことができない。つまり、第1のフィールドプレート5FPの第2の主電極4側の端から少し離れた領域にトラップされた電子を引き抜くことができないので、HEMTに発生する電流コラプス現象を十分に改善することができない。   In the HEMT that does not include the resistive field plate 7 according to the first embodiment, only the extraction of electrons by the first field plate 5FP and the second field plate 3FP can be performed. That is, since electrons trapped in a region slightly away from the end of the first field plate 5FP on the second main electrode 4 side cannot be extracted, the current collapse phenomenon generated in the HEMT cannot be sufficiently improved. .

[半導体装置の特徴]
前述の第1の実施の形態に係る半導体装置1においては、抵抗性フィールドプレート7を備え、特に第2のフィールドプレート3FPの第2の主電極4側の電界集中を抑制することができ、電界分布を均一にかつなだらかに緩和することができるので、高耐圧化を実現することができる。
[Features of semiconductor devices]
The semiconductor device 1 according to the first embodiment described above includes the resistive field plate 7 and can suppress electric field concentration on the second main electrode 4 side of the second field plate 3FP. Since the distribution can be relaxed uniformly and gently, a high breakdown voltage can be realized.

更に、第1の実施の形態に係る半導体装置1においては、逆方向電圧が印加されたときに窒化物系半導体2の表面準位にトラップされた電子を効果的に引き抜くことができるので、電流コラプスの発生を減少することができる。従って、半導体装置1においては、逆方向電圧印加後のオン抵抗の上昇を抑制することができる。   Furthermore, in the semiconductor device 1 according to the first embodiment, electrons trapped at the surface level of the nitride-based semiconductor 2 can be effectively extracted when a reverse voltage is applied. The occurrence of collapse can be reduced. Therefore, in the semiconductor device 1, it is possible to suppress an increase in on-resistance after applying a reverse voltage.

更に、第1の実施の形態に係る半導体装置1においては、窒化物系半導体2の表面が圧縮応力を生じる条件でシリコン酸化膜により形成された第1の絶縁体6により覆われ、その応力によりピエゾ分極を有する窒化物系半導体2の表面に圧縮応力が生じることで、オン抵抗が低くなる。また、シリコン酸化膜はシリコン窒化膜よりもリーク電流を減少することができる。   Furthermore, in the semiconductor device 1 according to the first embodiment, the surface of the nitride-based semiconductor 2 is covered with the first insulator 6 formed of the silicon oxide film under the condition that causes compressive stress, and the stress On-resistance is lowered by generating a compressive stress on the surface of the nitride-based semiconductor 2 having piezoelectric polarization. Further, the silicon oxide film can reduce the leakage current more than the silicon nitride film.

更に、第1の実施の形態に係る半導体装置1においては、電界集中を緩和することができ、破壊しにくくなるので、制御電極5と第2の主電極4との間(ゲート電極−ドレイン電極間)の距離を短くすることができ、オン抵抗を低減することができる。   Furthermore, in the semiconductor device 1 according to the first embodiment, electric field concentration can be relaxed and it is difficult to break down, so that the gap between the control electrode 5 and the second main electrode 4 (gate electrode-drain electrode) Distance) can be shortened, and the on-resistance can be reduced.

[第1の変形例]
第1の実施の形態の第1の変形例は、前述の図1に示す第1の実施の形態に係る半導体装置1において、第1の主電極3及び第2のフィールドプレート3FPの構造を変えた例を説明するものである。
[First Modification]
The first modification of the first embodiment is that the structure of the first main electrode 3 and the second field plate 3FP is changed in the semiconductor device 1 according to the first embodiment shown in FIG. An example will be described.

図2に示すように、第1の変形例に係る半導体装置1においては、第2のフィールドプレート3FPが、第1の主電極3と同一の導電性材料により構成され、かつ同一の導電層に一体に構成されている。   As shown in FIG. 2, in the semiconductor device 1 according to the first modification, the second field plate 3FP is made of the same conductive material as that of the first main electrode 3, and is formed in the same conductive layer. It is constructed integrally.

このように構成される第1の変形例に係る半導体装置1においては、前述の第1の実施の形態に係る半導体装置1により得られる作用効果と同様の作用効果を奏することができる。   In the semiconductor device 1 according to the first modified example configured as described above, the same operational effects as those obtained by the semiconductor device 1 according to the first embodiment described above can be obtained.

[第2の変形例]
第1の実施の形態の第2の変形例は、前述の図2に示す第1の変形例に係る半導体装置1において、抵抗性フィールドプレート7及び第2の主電極4の構造を変えた例を説明するものである。
[Second Modification]
The second modification of the first embodiment is an example in which the structures of the resistive field plate 7 and the second main electrode 4 are changed in the semiconductor device 1 according to the first modification shown in FIG. Is described.

図3に示すように、第2の変形例に係る半導体装置1は、第2の主電極4に一端を電気的に接続し、他端を第1の絶縁体6上において第2の主電極4と制御電極5より詳細には第2のフィールドプレート3FPとの間に配設した第3のフィールドプレート4PFを更に備えている。第2の変形例においては、第3のフィールドプレート4FPは、第2の主電極4と同一の導電性材料により構成され、かつ同一の導電層に一体に構成されている。   As shown in FIG. 3, the semiconductor device 1 according to the second modification example has one end electrically connected to the second main electrode 4 and the other end on the first insulator 6. 4 and the control electrode 5, more specifically, a third field plate 4PF disposed between the second field plate 3FP is further provided. In the second modification, the third field plate 4FP is made of the same conductive material as that of the second main electrode 4 and is integrally formed in the same conductive layer.

抵抗性フィールドプレート7は、一端を第2の主電極4に電気的に接続し、他端を第2のフィールドプレート3FPの他端を越えて第1のフィールドプレート5FPに向かって延伸させている。   The resistive field plate 7 has one end electrically connected to the second main electrode 4 and the other end extending beyond the other end of the second field plate 3FP toward the first field plate 5FP. .

このように構成される第2の変形例に係る半導体装置1においては、前述の第1の実施の形態に係る半導体装置1により得られる作用効果と同様の作用効果を奏することができる。   In the semiconductor device 1 according to the second modified example configured as described above, the same operational effects as those obtained by the semiconductor device 1 according to the first embodiment described above can be obtained.

(第2の実施の形態)
本発明の第2の実施の形態は、前述の図2に示す第1の実施の形態の第1の変形例に係る半導体装置1において、抵抗性フィールドプレート7の構造を変えた例を説明するものである。
(Second Embodiment)
In the second embodiment of the present invention, an example in which the structure of the resistive field plate 7 is changed in the semiconductor device 1 according to the first modification of the first embodiment shown in FIG. 2 will be described. Is.

図4に示すように、第2の実施の形態に係る半導体装置1において、抵抗性フィールドプレート7は、第2の絶縁体8上に配設され、一端を第2のフィールドプレート3FPに接続し、他端を第2の主電極4に接続している。   As shown in FIG. 4, in the semiconductor device 1 according to the second embodiment, the resistive field plate 7 is disposed on the second insulator 8 and has one end connected to the second field plate 3FP. The other end is connected to the second main electrode 4.

このように構成される第2の実施の形態に係る半導体装置1においては、前述の第1の実施の形態に係る半導体装置1により得られる作用効果と同様の作用効果を奏することができる。   In the semiconductor device 1 according to the second embodiment configured as described above, the same operational effects as those obtained by the semiconductor device 1 according to the first embodiment described above can be obtained.

[変形例]
第2の実施の形態の変形例は、前述の図4に示す第2の実施の形態に係る半導体装置1において、抵抗性フィールドプレート7の構造を変えた例を説明するものである。
[Modification]
The modification of the second embodiment is for explaining an example in which the structure of the resistive field plate 7 is changed in the semiconductor device 1 according to the second embodiment shown in FIG.

図5に示すように、変形例に係る半導体装置1においては、抵抗性フィールドプレート7は、第2の絶縁体8上に配設され、一端を第2のフィールドプレート3FPに接続し、他端を第2の主電極4に向かって延伸させている。   As shown in FIG. 5, in the semiconductor device 1 according to the modification, the resistive field plate 7 is disposed on the second insulator 8, one end is connected to the second field plate 3FP, and the other end Is extended toward the second main electrode 4.

このように構成される変形例に係る半導体装置1においては、前述の第2の実施の形態に係る半導体装置1により得られる作用効果と同様の作用効果を奏することができる。   In the semiconductor device 1 according to the modified example configured as described above, the same operational effects as the operational effects obtained by the semiconductor device 1 according to the second embodiment described above can be achieved.

(第3の実施の形態)
本発明の第3の実施の形態は、窒化ガリウム系半導体により構成されたショットキーバリアダイオード(SBD:schottky barrier diodes)を備えた半導体装置に本発明を適用した例を説明するものである。
(Third embodiment)
In the third embodiment of the present invention, an example in which the present invention is applied to a semiconductor device including Schottky barrier diodes (SBD) made of a gallium nitride semiconductor will be described.

図6に示すように、第3の実施の形態に係る半導体装置1は、窒化物系半導体2と、窒化物系半導体2上に互いに離間して配設された第1の主電極3及び第2の主電極4と、窒化物半導体2上の第1の主電極3と第2の主電極4との間に配設された第1の絶縁体6と、第1の主電極3に一端が電気的に接続され、他端が第1の絶縁体6上において第1の主電極3と第2の主電極4との間に配設された(第2の主電極4に向かって延伸させた)第2のフィールドプレート3FPと、第2の主電極4に一端が電気的に接続され、他端が第1の絶縁体6上において第1の主電極3と第2の主電極4との間に配設された(第1の主電極3に向かって延伸させた)第3のフィールドプレート4FPと、第1の絶縁体6上において一端が第2のフィールドプレート3FPに電気的に接続され、他端が第3のフィールドプレート4FPに向かって延伸させ、第1の主電極3及び第2の主電極4のシート抵抗に比べて高いシート抵抗を有する抵抗性フィールドプレート7とを備える。   As shown in FIG. 6, the semiconductor device 1 according to the third embodiment includes a nitride-based semiconductor 2, a first main electrode 3 and a first main electrode 3 that are spaced apart from each other on the nitride-based semiconductor 2. Two main electrodes 4, a first insulator 6 disposed between the first main electrode 3 and the second main electrode 4 on the nitride semiconductor 2, and one end of the first main electrode 3 Are electrically connected, and the other end is disposed on the first insulator 6 between the first main electrode 3 and the second main electrode 4 (extends toward the second main electrode 4). The first main electrode 3 and the second main electrode 4 are connected to the second field plate 3FP and the second main electrode 4 at one end, and the other ends on the first insulator 6. And a third field plate 4FP (stretched toward the first main electrode 3) disposed between and one end of the second field on the first insulator 6 A resistance electrically connected to the rate 3FP and having the other end extending toward the third field plate 4FP and having a sheet resistance higher than that of the first main electrode 3 and the second main electrode 4 And a field plate 7.

ここではその詳細な断面構造を図示しないが、窒化物系半導体2はSBDを構築するデバイス機能層である。   Although the detailed cross-sectional structure is not shown here, the nitride-based semiconductor 2 is a device functional layer that constructs an SBD.

第3の実施の形態において、第1の主電極3はアノード電極であり、第2の主電極4はカソード電極である。図6に示すSBDは模式的に記載しているが、第1の主電極3は、窒化物系半導体2のアノード領域(p型の半導体領域)上に配設され、このアノード領域にショットキー接続されている。第2の主電極4は、窒化物系半導体2のカソード領域(n型の半導体領域)上に配設され、このカソード領域にオーミック的に接続されている。   In the third embodiment, the first main electrode 3 is an anode electrode, and the second main electrode 4 is a cathode electrode. Although the SBD shown in FIG. 6 is schematically shown, the first main electrode 3 is disposed on the anode region (p-type semiconductor region) of the nitride-based semiconductor 2, and the Schottky is formed in the anode region. It is connected. The second main electrode 4 is disposed on the cathode region (n-type semiconductor region) of the nitride-based semiconductor 2 and is ohmically connected to the cathode region.

第1の主電極3には第1の実施の形態に係る半導体装置1の制御電極5と同様の導電性材料が使用される。第2の主電極4には第1の実施の形態に係る半導体装置1の第1の主電極3又は第2の主電極4と同様の導電性材料が使用される。また、第1の絶縁体6には同様にシリコン酸化膜が使用される。   The first main electrode 3 is made of the same conductive material as that of the control electrode 5 of the semiconductor device 1 according to the first embodiment. For the second main electrode 4, the same conductive material as that of the first main electrode 3 or the second main electrode 4 of the semiconductor device 1 according to the first embodiment is used. Similarly, a silicon oxide film is used for the first insulator 6.

第3の実施の形態において、第2のフィールドプレート3FPはアノードフィールドプレートである。第2のフィールドプレート3FPは、第1の主電極3と同一導電性材料により構成され、同一の導電層に一体に構成されている。第3のフィールドプレート4FPはカソードフィールドプレートである。第3のフィールドプレート4FPは、第2の主電極4と同一導電性材料により構成され、同一の導電層に一体に構成されている。   In the third embodiment, the second field plate 3FP is an anode field plate. The second field plate 3FP is made of the same conductive material as that of the first main electrode 3, and is integrally formed on the same conductive layer. The third field plate 4FP is a cathode field plate. The third field plate 4FP is made of the same conductive material as that of the second main electrode 4, and is integrally formed on the same conductive layer.

抵抗性フィールドプレート7は、第1の実施の形態に係る抵抗性フィールドプレート7と同様に、第1の主電極3及び第2の主電極4の膜厚に比べて数桁程度の薄い導電性膜により構成され、第1の主電極3及び第2の主電極4のシート抵抗に比べて遙かに高いシート抵抗を有する。   Similar to the resistive field plate 7 according to the first embodiment, the resistive field plate 7 has a conductive property that is several orders of magnitude thinner than the film thickness of the first main electrode 3 and the second main electrode 4. It is composed of a film and has a sheet resistance much higher than that of the first main electrode 3 and the second main electrode 4.

このように構成される第3の実施の形態に係る半導体装置1においては、前述の第1の実施の形態に係る半導体装置1により得られる作用効果と同様の作用効果を奏することができる。   In the semiconductor device 1 according to the third embodiment configured as described above, the same operational effects as those obtained by the semiconductor device 1 according to the first embodiment described above can be obtained.

[変形例]
第3の実施の形態の変形例は、前述の図6に示す第3の実施の形態に係る半導体装置1において、抵抗性フィールドプレート7の構造を変えた例を説明するものである。
[Modification]
The modification of the third embodiment is for explaining an example in which the structure of the resistive field plate 7 is changed in the semiconductor device 1 according to the third embodiment shown in FIG.

図7に示すように、変形例に係る半導体装置1においては、抵抗性フィールドプレート7は、第1の絶縁体6上において一端を第3のフィールドプレート4FPに電気的に接続し、他端を第2のフィールドプレート3FPに向かって延伸させている。   As shown in FIG. 7, in the semiconductor device 1 according to the modification, the resistive field plate 7 has one end electrically connected to the third field plate 4FP on the first insulator 6 and the other end connected to the third field plate 4FP. It extends toward the second field plate 3FP.

このように構成される変形例に係る半導体装置1においては、前述の第2の実施の形態に係る半導体装置1により得られる作用効果と同様の作用効果を奏することができる。   In the semiconductor device 1 according to the modified example configured as described above, the same operational effects as the operational effects obtained by the semiconductor device 1 according to the second embodiment described above can be achieved.

(その他の実施の形態)
上記のように、本発明を第1の実施の形態、第2の実施の形態及び第3の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施の形態、実施例及び運用技術に適用することができる。例えば、前述の第1の実施の形態及び第2の実施の形態に係る半導体装置1にはHEMTが形成されているが、本発明は、このトランジスタに限定されるものではなく、例えばMESFET(metal semiconductor field effect transistor)、ヘテロ接合バイポーラトランジスタ(HBT)等の窒化物系半導体を利用するトランジスタに適用することができる。
(Other embodiments)
As described above, the present invention has been described according to the first embodiment, the second embodiment, and the third embodiment. However, the description and drawings constituting a part of this disclosure limit the present invention. Not. The present invention can be applied to various alternative embodiments, examples, and operational technologies. For example, although the HEMT is formed in the semiconductor device 1 according to the first embodiment and the second embodiment described above, the present invention is not limited to this transistor. For example, a MESFET (metal It can be applied to a transistor using a nitride semiconductor such as a semiconductor field effect transistor) or a heterojunction bipolar transistor (HBT).

本発明の第1の実施の形態に係る半導体装置の断面図である。1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention. 第1の実施の形態の第1の変形例に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on the 1st modification of 1st Embodiment. 第1の実施の形態の第2の変形例に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on the 2nd modification of 1st Embodiment. 本発明の第2の実施の形態に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on the 2nd Embodiment of this invention. 第2の実施の形態の変形例に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on the modification of 2nd Embodiment. 本発明の第3の実施の形態に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on the 3rd Embodiment of this invention. 第3の実施の形態の変形例に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on the modification of 3rd Embodiment.

符号の説明Explanation of symbols

1…半導体装置
2…窒化物系半導体
3…第1の主電極
3FP…第2のフィールドプレート
4…第2の主電極
4FP…第3のフィールドプレート
5…制御電極
5FP…第1のフィールドプレート
6…第1の絶縁体
7…抵抗性フィールドプレート
8…第2の絶縁体
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device 2 ... Nitride-type semiconductor 3 ... 1st main electrode 3FP ... 2nd field plate 4 ... 2nd main electrode 4FP ... 3rd field plate 5 ... Control electrode 5FP ... 1st field plate 6 ... first insulator 7 ... resistive field plate 8 ... second insulator

Claims (5)

窒化物系半導体と、
前記窒化物系半導体上に互いに離間して配設された第1の電極及び第2の電極と、
前記窒化物系半導体上の前記第1の電極と前記第2の電極との間に配設された絶縁体と、
前記第1の電極に一端が電気的に接続され、他端が前記絶縁体上において前記第1の電極と前記第2の電極との間に配設されたフィールドプレートと、
前記絶縁体上において一端が前記フィールドプレートに接続され、他端が前記第2の電極に向かって延伸され、前記フィールドプレートのシート抵抗に比べて高いシート抵抗を有する抵抗性フィールドプレートと、
を備えたことを特徴とする半導体装置。
A nitride-based semiconductor;
A first electrode and a second electrode which are spaced apart from each other on the nitride-based semiconductor;
An insulator disposed between the first electrode and the second electrode on the nitride-based semiconductor;
A field plate having one end electrically connected to the first electrode and the other end disposed between the first electrode and the second electrode on the insulator;
A resistive field plate having one end connected to the field plate on the insulator and the other end extending toward the second electrode and having a sheet resistance higher than the sheet resistance of the field plate;
A semiconductor device comprising:
窒化物系半導体と、
前記窒化物系半導体上に互いに離間して配設された第1の主電極及び第2の主電極と、
前記窒化物系半導体上において前記第1の主電極と前記第2の主電極との間に配設された制御電極と、
前記窒化物半導体上の前記第1の主電極と前記制御電極との間及び前記制御電極と前記第2の主電極との間に配設された絶縁体と、
前記制御電極に一端が電気的に接続され、他端が前記絶縁体上において前記制御電極と前記第2の主電極との間に配設された第1のフィールドプレートと、
前記第1の主電極に一端が前記第1のフィールドプレートの他端よりも前記第1の主電極側にありかつ前記第1の主電極に電気的に接続され、他端が前記制御電極上の前記絶縁体上において前記第1のフィールドプレートの他端と前記第2の主電極との間に配設された第2のフィールドプレートと、
前記絶縁体上において前記制御電極と前記第2の主電極との間に配設され、少なくとも前記制御電極のシート抵抗に比べて高いシート抵抗を有する抵抗性フィールドプレートと、
を備えたことを特徴とする半導体装置。
A nitride-based semiconductor;
A first main electrode and a second main electrode which are spaced apart from each other on the nitride-based semiconductor;
A control electrode disposed between the first main electrode and the second main electrode on the nitride-based semiconductor;
An insulator disposed between the first main electrode and the control electrode on the nitride semiconductor and between the control electrode and the second main electrode;
A first field plate having one end electrically connected to the control electrode and the other end disposed between the control electrode and the second main electrode on the insulator;
One end of the first main electrode is closer to the first main electrode than the other end of the first field plate and is electrically connected to the first main electrode, and the other end is on the control electrode A second field plate disposed on the insulator between the other end of the first field plate and the second main electrode;
A resistive field plate disposed between the control electrode and the second main electrode on the insulator and having a sheet resistance higher than at least the sheet resistance of the control electrode;
A semiconductor device comprising:
前記抵抗性フィールドプレートの一端は前記制御電極に接続され、他端は前記第2の主電極に接続されたことを特徴とする請求項2に記載の半導体装置。   The semiconductor device according to claim 2, wherein one end of the resistive field plate is connected to the control electrode, and the other end is connected to the second main electrode. 前記抵抗性フィールドプレートの一端は前記第2の主電極に接続され、他端は前記第2のフィールドプレートを越えて前記制御電極に向かって延伸させたことを特徴とする請求項2に記載の半導体装置。   The one end of the resistive field plate is connected to the second main electrode, and the other end extends beyond the second field plate toward the control electrode. Semiconductor device. 前記抵抗性フィールドプレートの一端は前記第2のフィールドプレートに接続され、他端は前記第2の主電極に向かって延伸させたことを特徴とする請求項2に記載の半導体装置。   3. The semiconductor device according to claim 2, wherein one end of the resistive field plate is connected to the second field plate, and the other end is extended toward the second main electrode.
JP2008101049A 2008-04-09 2008-04-09 Semiconductor device Pending JP2009253126A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008101049A JP2009253126A (en) 2008-04-09 2008-04-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008101049A JP2009253126A (en) 2008-04-09 2008-04-09 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2009253126A true JP2009253126A (en) 2009-10-29

Family

ID=41313521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008101049A Pending JP2009253126A (en) 2008-04-09 2008-04-09 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2009253126A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109492A (en) * 2010-11-19 2012-06-07 Sanken Electric Co Ltd Compound semiconductor device
JP2013051287A (en) * 2011-08-30 2013-03-14 Toyota Central R&D Labs Inc High electron mobility transistor and manufacturing method therefor
JP2014508413A (en) * 2011-02-15 2014-04-03 センサー エレクトロニック テクノロジー インコーポレイテッド Semiconductor device having low conductivity electric field control element
JP2014138111A (en) * 2013-01-17 2014-07-28 Fujitsu Ltd Semiconductor device and manufacturing method of the same, power supply device and high-frequency amplifier
JP2015502050A (en) * 2011-11-22 2015-01-19 日本テキサス・インスツルメンツ株式会社 Enhancement Mode Group III-N High Electron Mobility Transistor with Reverse Polarization Cap
US9223680B2 (en) 2013-03-19 2015-12-29 Kabushiki Kaisha Toshiba Information processing apparatus and debugging method
KR20170033219A (en) * 2015-09-15 2017-03-24 한국전자통신연구원 Electronical device
US9653557B2 (en) 2013-06-20 2017-05-16 Kabushiki Kaisha Toshiba Semiconductor device
US9673285B2 (en) 2011-11-21 2017-06-06 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
US9966441B2 (en) 2015-09-18 2018-05-08 Kabushiki Kaisha Toshiba Semiconductor device with two-dimensional electron gas
CN117423724A (en) * 2023-12-01 2024-01-19 江苏希尔半导体有限公司 High withstand voltage GaN HEMT device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109492A (en) * 2010-11-19 2012-06-07 Sanken Electric Co Ltd Compound semiconductor device
JP2014508413A (en) * 2011-02-15 2014-04-03 センサー エレクトロニック テクノロジー インコーポレイテッド Semiconductor device having low conductivity electric field control element
JP2013051287A (en) * 2011-08-30 2013-03-14 Toyota Central R&D Labs Inc High electron mobility transistor and manufacturing method therefor
US9673285B2 (en) 2011-11-21 2017-06-06 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
JP2015502050A (en) * 2011-11-22 2015-01-19 日本テキサス・インスツルメンツ株式会社 Enhancement Mode Group III-N High Electron Mobility Transistor with Reverse Polarization Cap
JP2014138111A (en) * 2013-01-17 2014-07-28 Fujitsu Ltd Semiconductor device and manufacturing method of the same, power supply device and high-frequency amplifier
US9223680B2 (en) 2013-03-19 2015-12-29 Kabushiki Kaisha Toshiba Information processing apparatus and debugging method
US9653557B2 (en) 2013-06-20 2017-05-16 Kabushiki Kaisha Toshiba Semiconductor device
KR20170033219A (en) * 2015-09-15 2017-03-24 한국전자통신연구원 Electronical device
KR101878934B1 (en) * 2015-09-15 2018-08-20 한국전자통신연구원 Electronical device
US9966441B2 (en) 2015-09-18 2018-05-08 Kabushiki Kaisha Toshiba Semiconductor device with two-dimensional electron gas
CN117423724A (en) * 2023-12-01 2024-01-19 江苏希尔半导体有限公司 High withstand voltage GaN HEMT device

Similar Documents

Publication Publication Date Title
JP2009253126A (en) Semiconductor device
TWI400801B (en) Semiconductor device
JP5386785B2 (en) Semiconductor device and manufacturing method thereof
US6940090B2 (en) Wideband gap having a low on-resistance and having a high avalanche capability
US8269259B2 (en) Gated AlGaN/GaN heterojunction Schottky device
JP6143598B2 (en) Semiconductor device
EP3252825B1 (en) Double-channel hemt device and manufacturing method thereof
JP2007048866A (en) Nitride semiconductor element
JP2010219117A (en) Semiconductor device
JPWO2010021099A1 (en) Field effect transistor
US20140091363A1 (en) Normally-off high electron mobility transistor
JP2007273640A (en) Semiconductor device
JP2007180143A (en) Nitride semiconductor element
JP5386987B2 (en) Semiconductor device
US20180308925A1 (en) High electron mobility transistor
KR20140012507A (en) High electron mobility transistor and method of manufacturing the same
US9923052B2 (en) III-nitride power semiconductor device
US8174051B2 (en) III-nitride power device
WO2007081807A2 (en) Iii-nitride power semiconductor with a field relaxation feature
US9412825B2 (en) Semiconductor device
US20180301528A1 (en) High electron mobility transistor
JP2010278137A (en) Semiconductor device
JP5757746B2 (en) Nitride semiconductor device
JP2017143231A (en) Semiconductor device
CN108695384A (en) High electron mobility transistor