JP2009239136A - 積層電子部品 - Google Patents

積層電子部品 Download PDF

Info

Publication number
JP2009239136A
JP2009239136A JP2008085320A JP2008085320A JP2009239136A JP 2009239136 A JP2009239136 A JP 2009239136A JP 2008085320 A JP2008085320 A JP 2008085320A JP 2008085320 A JP2008085320 A JP 2008085320A JP 2009239136 A JP2009239136 A JP 2009239136A
Authority
JP
Japan
Prior art keywords
external electrode
electronic component
electrode
connecting portion
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008085320A
Other languages
English (en)
Inventor
Kozo Ishihara
宏三 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008085320A priority Critical patent/JP2009239136A/ja
Publication of JP2009239136A publication Critical patent/JP2009239136A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】積層セラミックコンデンサと銅板との間の隙間に半田が吸い上がり、半田フィレットが形成されず、実装基板に半田付けされない問題があった。
【解決手段】 内部信号用電極と内部接地用電極とを誘電体で挟んで交互に積層した積層体と、内部信号用電極と接続される第1外部電極及び第2外部電極と、内部信号用電極より低抵抗な導電体とを備えた積層電子部品において、
前記導電体は、前記積層体の前記第1外部電極と前記第2外部電極とを挟み込むための一対の挟みこみ部と、該一対の挟み込み部を繋ぐ連結部とを備え、
前記連結部は、前記第1外部電極と前記第2外部電極との対向方向の前記連結部の長さを変更するための緩衝部と、主連結部とを有することを特徴とする。
【選択図】図1

Description

この発明は、特に、直流電流を電気負荷に供給する積層電子部品に関するものである。
従来のアナログ回路の一部をデジタル回路に置き換えた回路、およびアナログ入出力を持つデジタル回路等のアナログ回路とデジタル回路とが混載される回路では、デジタル回路からアナログ回路への電磁干渉問題が深刻になってきている。
この対策には、高周波電流の発生源であるLSIを供給電源系から高周波的に分離すること、すなわち、電源デカップリングの手法が有効である。
しかし、従来の電源デカップリングコンデンサに大電流の直流電流を流すと発熱し、電源デカップリングおよびその周辺部品が破壊するという問題があったため、電気回路装置は発熱防止のために、積層セラミックコンデンサを銅板で覆うことが行われた。(例えば、特許文献1)
特開2007−202103号公報
上記従来例に係る電気回路装置において、積層セラミックコンデンサを銅板で覆う場合、積層セラミックコンデンサ及び銅板のそれぞれの寸法公差などにより、積層セラミックコンデンサと銅板との間に隙間が形成される。
そのため、クリーム半田を塗布した実装基板上に、銅板で覆った積層セラミックコンデンサを載置してリフロー半田付けすると、積層セラミックコンデンサと銅板との間の隙間に半田が吸い上がり、半田フィレットが形成されない問題があった。
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、実装基板への半田付け時に、半田フィレットを形成して確実に半田付けし、大電流が供給可能な積層電子部品を提供することである。
この発明によれば、信号用内部電極と接地用内部電極とを誘電体で挟んで交互に積層した積層体と、
該積層体の第1端面において前記信号用内部電極と接続される第1外部電極と、前記第1端面と対向する第2端面において前記信号用内部電極と接続される第2外部電極と、
前記各々の信号用内部電極より低抵抗で、前記第1外部電極及び前記第2外部電極に接続される導電体と、
前記第1端面及び前記第2端面に垂直な第3端面において前記接地用内部電極に接続される第3外部電極と、前記第3端面に対向する第4端面において前記接地用内部電極に接続される第4外部電極とを備えた積層電子部品であって、
前記導電体は、前記積層体の前記第1外部電極と前記第2外部電極とを挟み込むための一対の挟みこみ部と、該一対の挟み込み部を繋ぐ連結部とを備え、
前記連結部は、前記第1外部電極と前記第2外部電極との対向方向の前記連結部の長さを変更するための緩衝部と、主連結部とを有することを特徴とする
好ましくは、前記第1外部電極と前記第2外部電極とが対向する方向に関して、前記連結部の長さは、前記第1外部電極と前記第2外部電極とが対向する長さより小さいことを特徴とする。
好ましくは、前記緩衝部は、前記連結部の中央、又は前記連結部の前記第1外部電極及び前記第2外部電極周辺に設けられてなることを特徴とする。
好ましくは、前記緩衝部は、前記連結部の前記主連結部より凸になるように形成されてなることを特徴とする。
好ましくは、前記緩衝部の表面は平坦になるように形成されてなることを特徴とする。
好ましくは、前記緩衝部は、頭頂が平坦な山型形状または頭頂が平坦な逆山型形状に形成されてなることを特徴とする。
好ましくは、前記導電体の一対の挟み込み部は、積層体の前記第1外部電極及び前記第2外部電極の全面を覆わないことを特徴とする
好ましくは、前記連結部は、前記積層電子部品の積層面に対して、垂直に形成されてなることを特徴とする。
この発明による積層電子部品の前記導電体は、前記連結部の長さを変更できる緩衝部が、前記連結部の中央又は端部の周辺にあることにより前記連結部の長さを変更でき、前記導電体と前記積層体との隙間を無くすことができ、積層電子部品の実装基板への半田付け時に、半田が前記導電体と前記積層体の隙間に吸い上がらず、半田フィレットが形成でき確実に半田付けされる。
また、前記連結部の長さは、前記第1外部電極と前記第2外部電極との間隔より小さくすることで、前記連結部に接続されている一対の挟み込み部により積層体をしっかり挟み込むことができる。
また、前記緩衝部が平坦なことにより、チップマウンターの吸着ノズルで吸着することができる。
また、前記緩衝部が前記連結部の両端周辺あることにより、中央の平坦部をチップマウンターの吸着ノズルで吸着させることができる。そのため、積層電子部品の実装において、チップマウンターを使用できる。
また、前記緩衝部が、前記連結部の前記主連結部より凸になることにより積層体と接触しにくくなり、さらに、凸が小さくなることで前記連結部の長さが変更できる。
また、前記導電体の一対の挟み込み部は、積層体の前記第1外部電極及び前記第2外部電極の全面を覆わないことで、前記積層体と前記導電体の隙間により半田が吸い上がりにくくなり、半田フィレットが形成されやすくなる。
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
[実施の形態1]
この発明の実施の形態1による積層電子部品の構成を、図1に示す。図1の(a)は、積層電子部品の斜視図であり、(b)は同下面図、(c)は(a)のA−A‘線で切断した断面図、(d)内部信号用電極の斜視図、(e)内部接地用電極の斜視図である。
図1に示すように、積層電子部品100は、内部信号用電極2、内部接地用電極3、誘電体1、導電体4は挟み込み部40、連結部41を有し、さらに、その連結部41は、緩衝部411と平坦部412を有する。内部信号用電極2、内部接地用電極3は夫々焼く1μmの膜厚を有する。誘電体1は、1.7μmの膜厚を有する。
内部信号用電極2は、第1外部電極20及び第2外部電極21にそれぞれ接続される。
内部接地用電極3は、第3外部電極及び第4外部電極にそれぞれ接続される。
誘電体層1は、たとえば、チタン酸バリウム(BaTiO)からなり、内部信号用電極2、内部接地用電極3は、たとえば、ニッケル(Ni)からなる。
なお、積層電子部品100は、積層体110と導電体4との間に隙間を有する。
図2と図3で、図1に示す積層電子部品100の製造方法を説明する。図2(a)を参照して、誘電体層1(BaTiO)となるグリーンシートの表面にNiペーストをスクリーン印刷により塗布し、誘電体層の表面にNiからなる内部信号用電極2を形成する。
同じようにして、誘電体層1(BaTiO)となるグリーンシートの表面にNiペーストをスクリーン印刷により塗布し、Niからなる内部接地用電極3を形成する(図2の(b)参照)。
その後、図2の(c)のように、上記形成した誘電体層上の電極層を交互に積層し、作製された積層体110を1350℃の焼成温度で焼成して形成する。
その後、バレル研磨などを施し、内部信号用電極2及び内部接地用電極3を積層体110の表面に露出させる。
その後、図3(a)のように、積層体110の内部信号用電極2の露出面に接続するように、Cuペーストなどを第1電極20及び第2電極21となるようにして塗布する。また、積層体110の内部接地用電極3の露出面に接続するように、Cuペーストなどを第3電極30及び第4電極31となるように塗布する。
その後、焼成して積層体110の第1電極20、第2電極21、第3電極30及び第4電極31を形成する。さらに、第1電極20、第2電極21、第3電極30及び第4電極31の表面にはNiSnメッキなどを施す。
次に、図3(a)(b)に示すように、導体部4は一対の挟み込み部40と連結部41を有し、さらに、その連結部41は、緩衝部411と主連結部412を有する。その導電体4の緩衝部411は、頭頂が平坦な山型となっているため、山型の裾野を両側に伸ばすことで、連結部41の長さを変更し、積層体110の第1電極20と第2電極21の対向した長さに合わせることが出来る。その結果、積層電子部品100は、導電体4が積層体110を、積層体110と導電体4の間の隙間をなくして挟み込み、一体化して作製した。ここで、積層体110に取付ける前のその連結部41の間隔を、第1電極20と第2電極21の対向した長さより小さくしてあり、緩衝部411の働きにより積層体110に取付けられ、その結果クランプ機能を発生してより積層体110を挟みこむことができる。
上記作製した積層電子部品100は、積層体110の長さが変化しても、導体部4の連結部41にある緩衝部411によって連結部41の長さを、積層体110の長さに合せることできる。その結果、積層体110と導電体4の隙間を略無くすことができ、半田が吸い上がらず、半田フィレットを形成でき積層電子部品を実装基板に確実に半田付けできる。
さらに、図4に示すように、チップマウンターで積層電子部品を実装する場合でも、緩衝部411の表面が平坦であるため、吸着ノズル5で積層電子部品100を吸着でき、チップマウンターで積層電子部品を実装できる。
また、上記においては、誘電体層1は、全て同じ誘電体材料(BaTiO)によって構成されると説明したが、この発明においては、これに限らず、誘電体層1は、相互に異なる誘電体材料によって構成されていてもよく、2種類の誘電体材料によって構成されていてもよく、一般的には、1種類以上の誘電体材料によって構成されていればよい。この場合、誘電体層1を構成する各誘電体材料は、好ましくは、3000以上の比誘電率を有する。
そして、BaTiO以外の誘電体材料としては、Ba(Ti,Sn)O,BiTi12,(Ba,Sr,Ca)TiO,(Ba,Ca)(Zr,Ti)O,(Ba,Sr,Ca)(Zr,Ti)O,SrTiO,CaTiO,PbTiO,Pb(Zn,Nb)O,Pb(Fe,W)O,Pb(Fe,Nb)O,Pb(Mg,Nb)O,Pb(Ni,W)O,Pb(Mg,W)O,Pb(Zr,Ti)O,Pb(Li,Fe,W)O,PbGe11およびCaZrO等を用いることができる。
さらに、上記においては、内部信号用電極2、内部接地用電極3および外部電極の各々は、ニッケル(Ni)からなると説明したが、この発明においては、これに限らず、内部信号用電極2、内部接地用電極3および外部電極の各々は、銀(Ag)、パラジウム(Pd)、銀パラジウム合金(Ag−Pd)、白金(Pt)、金(Au)、銅(Cu)、ルビジウム(Ru)およびタングステン(W)のいずれかによって構成されていてもよい。
さらに、上記においては、導電体4は、Cuからなると説明したが、この発明においては、これに限らず、導体板4は、銀(Ag)、金(Au)、アルミニウム(Al)およびニッケル(Ni)等の金属のバルク(導体板41、42よりも厚い金属板)からなっていてもよい。
[実施の形態2]
実施の形態2による積層電子部品100は、図5に示すように、連結部41の緩衝部411を、第1端面と第2端面の周辺に形成し、主連結部412を緩衝部411の間に形成した以外は実施の形態1と同様に積層電子部品100を作製した。
上記作製した積層電子部品100は、積層体110の長さが変化しても、導体部4の連結部41にある緩衝部411の斜めの辺が広がることにより、連結部41の長さを変化させ、積層体110の長さに合せることできる。その結果、積層体110と導電体4の隙間を略無くすことができ、半田が吸い上がらず、半田フィレットを形成でき実装基板に確実に半田付けできる。
さらに、図6に示すように、チップマウンターで積層電子部品を実装する場合でも、主連結部412を吸着ノズル5で吸着できる。
[実施の形態3]
実施の形態3による積層電子部品100は、図7に示すように、連結部41の緩衝部411の部分に関して、第3外部電極、第4外部電極が重なる部分を切り欠いた以外は実施の形態1と同様に積層電子部品100を作製した。
連結部41の緩衝部411の部分を切り欠いたことにより、より短絡が防げる。
[実施の形態4]
実施の形態4による積層電子部品100は、図8に示すように、連結部41の緩衝部411の部分を頭頂部を平坦にして、逆山形形状にした以外は実施の形態1と同様に積層電子部品100を作製した。
連結部41の緩衝部411の部分を逆山形形状にすることで、積層体110の長さにあわせることができる。
[実施の形態5]
実施の形態5による積層電子部品100は、図9に示すように、導電体4を積層体の積層方向に対して、垂直に形成した以外は実施の形態1と同様に積層電子部品100を作製した。
導電体4を積層体110の積層方向に対して、垂直に形成したことにより、積層体110
の積層方向の頭頂は積層体110表面が現れるので、ノズル5による吸着は従来の積層セラミック部品と同様に出来る。
[実施の形態6]
実施の形態7による積層電子部品100は、図10に示すように、前記導電体の一対の挟み込み部は、積層体の前記第1外部電極及び前記第2外部電極の全面を覆わないこと以外は実施の形態1と同様に積層電子部品100を作製した。
前記導電体の一対の挟み込み部が、積層体の前記第1外部電極及び前記第2外部電極の全面を覆わないことにより、実装基板の半田が直接前記挟み込み部に接触しないため、前記積層体と前記導電体の隙間により半田が吸い上がりにくくなり、半田フィレットが形成されやすくなる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明実施の形態1に係る積層電子部品の(a)斜視図、(b)下面図、(c)A−A‘線で切断した断面図、(d)内部信号用電極の斜視図、(e)内部接地用電極の斜視図である。 本発明実施の形態1に係る積層電子部品の積層体形成の(a)内部信号用電極斜視図、(b)内部接地用電極斜視図、(c)積層体断面図である。 本発明実施の形態1に係る積層電子部品の導電体取付けの(a)斜視図、(b)完成斜視図である。 本発明実施の形態1に係る積層電子部品のノズルの吸着斜視図である。 本発明実施の形態2に係る積層電子部品の斜視図である。 本発明実施の形態2に係る積層電子部品のノズルの吸着斜視図である。 本発明実施の形態3に係る積層電子部品の斜視図である。 本発明実施の形態4に係る積層電子部品の斜視図である。 本発明実施の形態5に係る積層電子部品の斜視図である。 本発明実施の形態6に係る積層電子部品の斜視図である。
符号の説明
1 誘電体
2 内部信号用電極
20 第1外部電極
21 第2外聞電極
3 内部接地用電極
30 第3外部電極
31 第4外部電極
4 導電体
40 挟み込み部
41 連結部
411 緩衝部
412 主連結部
5 ノズル

Claims (8)

  1. 信号用内部電極と接地用内部電極とを誘電体で挟んで交互に積層した積層体と、
    該積層体の第1端面において前記信号用内部電極と接続される第1外部電極と、前記第1端面と対向する第2端面において前記信号用内部電極と接続される第2外部電極と、
    前記各々の信号用内部電極より低抵抗で、前記第1外部電極及び前記第2外部電極に接続される導電体と、
    前記第1端面及び前記第2端面に垂直な第3端面において前記接地用内部電極に接続される第3外部電極と、前記第3端面に対向する第4端面において前記接地用内部電極に接続される第4外部電極とを備えた積層電子部品であって、
    前記導電体は、前記積層体の前記第1外部電極と前記第2外部電極とを挟み込むための一対の挟みこみ部と、該一対の挟み込み部を繋ぐ連結部とを備え、
    前記連結部は、前記第1外部電極と前記第2外部電極との対向方向の前記連結部の長さを変更するための緩衝部と、主連結部とを有することを特徴とする積層電子部品。
  2. 前記第1外部電極と前記第2外部電極とが対向する方向に関して、前記連結部の長さは、前記第1外部電極と前記第2外部電極とが対向する長さより小さいことを特徴とする請求項1に記載の積層電子部品。
  3. 前記緩衝部は、前記連結部の中央、又は前記連結部の前記第1外部電極及び前記第2外部電極周辺に設けられてなることを特徴とする請求項1又は2のいずれかに記載の積層電子部品。
  4. 前記緩衝部は、前記連結部の前記主連結部より凸になるように形成されてなることを特徴とする請求項1乃至3のいずれかに記載の積層電子部品。
  5. 前記緩衝部の表面は平坦になるように形成されてなることを特徴とする請求項1乃至4のいずれかに記載の積層電子部品。
  6. 前記緩衝部は、頭頂が平坦な山型形状または頭頂が平坦な逆山型形状に形成されてなることを特徴とする請求項1乃至5のいずれかに記載の積層電子部品。
  7. 前記導電体の一対の挟み込み部は、積層体の前記第1外部電極及び前記第2外部電極の全面を覆わないこと特徴とする請求項1乃至6のいずれかに記載の積層電子部品。
  8. 前記連結部は、前記積層電子部品の積層面に対して、垂直に形成されてなることを特徴とする請求項1乃至7のいずれかに記載の積層電子部品。

JP2008085320A 2008-03-28 2008-03-28 積層電子部品 Pending JP2009239136A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008085320A JP2009239136A (ja) 2008-03-28 2008-03-28 積層電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008085320A JP2009239136A (ja) 2008-03-28 2008-03-28 積層電子部品

Publications (1)

Publication Number Publication Date
JP2009239136A true JP2009239136A (ja) 2009-10-15

Family

ID=41252708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008085320A Pending JP2009239136A (ja) 2008-03-28 2008-03-28 積層電子部品

Country Status (1)

Country Link
JP (1) JP2009239136A (ja)

Similar Documents

Publication Publication Date Title
US10325725B2 (en) Multilayer capacitor and board having the same
US9947459B2 (en) Surface mounted electronic component
JP6962178B2 (ja) 電子部品
JP7062856B2 (ja) キャパシタ及びその製造方法
JP7275951B2 (ja) 積層セラミックコンデンサ
JP7103573B2 (ja) キャパシタ及びその製造方法
KR20190121208A (ko) 적층 세라믹 전자부품 및 그에 포함된 인터포저
US20160042865A1 (en) Multi-layer ceramic capacitor
JP2020064945A (ja) 積層セラミック電子部品
JP2017126715A (ja) 電子部品、実装電子部品および電子部品の実装方法
US20220351904A1 (en) Multilayer capacitor
US10950388B2 (en) Multi-layer ceramic capacitor and circuit board
KR20180005075A (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
JP2017028240A (ja) 積層セラミック電子部品及びその製造方法
JP2016076582A (ja) セラミック電子部品
JP2020174110A (ja) 積層セラミック電子部品及び回路基板
JP6483400B2 (ja) 積層型コンデンサおよび実装構造
KR101792396B1 (ko) 커패시터 및 그 제조방법
US10593484B2 (en) Electronic components
JP2018041904A (ja) 電子部品装置
TWI436389B (zh) Electronic Parts
JP2009239136A (ja) 積層電子部品
JP7471040B2 (ja) 電子部品
JP2012146940A (ja) 電子部品および電子装置
WO2024075428A1 (ja) 積層セラミックコンデンサ