JP2009237425A - Display device, method for driving display device, and electronic device - Google Patents

Display device, method for driving display device, and electronic device Download PDF

Info

Publication number
JP2009237425A
JP2009237425A JP2008085666A JP2008085666A JP2009237425A JP 2009237425 A JP2009237425 A JP 2009237425A JP 2008085666 A JP2008085666 A JP 2008085666A JP 2008085666 A JP2008085666 A JP 2008085666A JP 2009237425 A JP2009237425 A JP 2009237425A
Authority
JP
Japan
Prior art keywords
power supply
potential
transistor
drive transistor
supply potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008085666A
Other languages
Japanese (ja)
Inventor
Takayuki Taneda
貴之 種田
Katsuhide Uchino
勝秀 内野
Tetsuo Yamamoto
哲郎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008085666A priority Critical patent/JP2009237425A/en
Publication of JP2009237425A publication Critical patent/JP2009237425A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To surely correct the threshold voltage Vth and mobility μ of a driving transistor and threshold dispersion following the aging degradation of an organic EL element by preventing turn-on of the organic EL element within a mobility correction period. <P>SOLUTION: An organic EL display device carries out mobility correction processing of applying negative feedback to the gate input side of the driving transistor with the correction quantity ΔV corresponding to a current (a current Ids between a drain and a source) flowing to the driving transistor, side by side with write processing of signal voltage Vsig of an image signal by a writing transistor. In the signal writing period and mobility correction period, the potential Ds of a power supply line is not maintained to high potential Vccp but lowered to third source potential Vccp2 lower than the high potential Vccp and allowing the conductive state of the driving transistor to be maintained. Turn-on of the organic EL element within the signal writing period and mobility correction period is thereby prevented. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状(マトリクス状)に2次元配置された平面型(フラットパネル型)の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。   The present invention relates to a display device, a driving method of the display device, and an electronic apparatus, and more particularly, a flat-type (flat panel type) display device in which pixels including electro-optical elements are two-dimensionally arranged in a matrix (matrix shape), and the display The present invention relates to a device driving method and an electronic apparatus having the display device.

近年、画像表示を行う表示装置の分野では、発光素子を含む画素(画素回路)が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機EL(Electro Luminescence)素子を用いた有機EL表示装置が開発され、商品化が進められている。   In recent years, in the field of display devices that perform image display, flat display devices in which pixels (pixel circuits) including light emitting elements are arranged in a matrix are rapidly spreading. As a flat display device, as a light emitting element of a pixel, a so-called current-driven electro-optical element whose light emission luminance changes according to a current value flowing through the device, for example, a phenomenon of emitting light when an electric field is applied to an organic thin film is used. An organic EL display device using an organic EL (Electro Luminescence) element has been developed and commercialized.

有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子は、10V以下の印加電圧で駆動できるために低消費電力である。有機EL素子は、自発光素子であるために、画素ごとに液晶にて光源(バックライト)からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機EL素子の応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。   The organic EL display device has the following features. That is, since the organic EL element can be driven with an applied voltage of 10 V or less, the power consumption is low. Since the organic EL element is a self-luminous element, image visibility is higher than that of a liquid crystal display device that displays an image by controlling the light intensity from a light source (backlight) with a liquid crystal for each pixel. In addition, since an illumination member such as a backlight is not required, it is easy to reduce the weight and thickness. Furthermore, since the response speed of the organic EL element is as high as about several μsec, an afterimage at the time of displaying a moving image does not occur.

有機EL表示装置では、液晶表示装置と同様に、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線(即ち、画素数)の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。   As in the liquid crystal display device, the organic EL display device can adopt a simple (passive) matrix method and an active matrix method as its driving method. However, although the simple matrix display device has a simple structure, the light-emission period of the electro-optic element decreases with an increase in the number of scanning lines (that is, the number of pixels), thereby realizing a large-sized and high-definition display device. There are problems such as difficult.

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ(一般には、TFT(Thin Film Transistor;薄膜トランジスタ))によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が1フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。   Therefore, in recent years, an active element in which an electric current flowing through an electro-optic element is controlled by an active element provided in the same pixel as the electro-optic element, for example, an insulated gate field effect transistor (generally, a TFT (Thin Film Transistor)). Matrix display devices have been actively developed. An active matrix display device can easily realize a large-sized and high-definition display device because the electro-optic element continues to emit light over a period of one frame.

ところで、一般的に、有機EL素子のI−V特性(電流−電圧特性)は、時間が経過すると劣化(いわゆる、経時劣化)することが知られている。有機EL素子を電流駆動するトランジスタ(以下、「駆動トランジスタ」と記述する)としてNチャネル型のTFTを用いた画素回路では、駆動トランジスタのソース電極側に有機EL素子が接続されることになるために、有機EL素子のI−V特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Vgsが変化し、その結果、有機EL素子の発光輝度も変化する。   By the way, it is generally known that the IV characteristic (current-voltage characteristic) of the organic EL element is deteriorated with time (so-called deterioration with time). In a pixel circuit using an N-channel TFT as a transistor for driving an organic EL element with current (hereinafter referred to as “driving transistor”), the organic EL element is connected to the source electrode side of the driving transistor. In addition, when the IV characteristic of the organic EL element deteriorates with time, the gate-source voltage Vgs of the driving transistor changes, and as a result, the emission luminance of the organic EL element also changes.

このことについてより具体的に説明する。駆動トランジスタのソース電位は、駆動トランジスタと有機EL素子の動作点で決まる。そして、有機EL素子のI−V特性が劣化すると、駆動トランジスタと有機EL素子の動作点が変動してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Vgsが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機EL素子に流れる電流値も変化するために、有機EL素子の発光輝度が変化することになる。   This will be described more specifically. The source potential of the drive transistor is determined by the operating points of the drive transistor and the organic EL element. When the IV characteristic of the organic EL element deteriorates, the operating point of the driving transistor and the organic EL element fluctuates. Therefore, even if the same voltage is applied to the gate electrode of the driving transistor, the source potential of the driving transistor is Change. As a result, since the source-gate voltage Vgs of the drive transistor changes, the value of the current flowing through the drive transistor changes. As a result, since the value of the current flowing through the organic EL element also changes, the light emission luminance of the organic EL element changes.

また、ポリシリコンTFTを用いた画素回路では、有機EL素子のI−V特性の経時劣化に加えて、駆動トランジスタの閾値電圧Vthや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度(以下、「駆動トランジスタの移動度」と記述する)μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Vthや移動度μのトランジスタ特性が画素ごとに異なったりする(画素個々のトランジスタ特性にばらつきがある)。   In addition, in a pixel circuit using a polysilicon TFT, in addition to the deterioration over time of the IV characteristics of the organic EL element, the threshold voltage Vth of the driving transistor and the mobility of the semiconductor thin film that constitutes the channel of the driving transistor (hereinafter referred to as the following) The μ changes over time, and the transistor characteristics of the threshold voltage Vth and the mobility μ vary from pixel to pixel due to variations in manufacturing processes (transistor characteristics of each pixel vary). There is).

駆動トランジスタの閾値電圧Vthや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機EL素子の発光輝度に画素間でばらつきが生じ、その結果、画面のユニフォーミティ(一様性)が損なわれる。   If the threshold voltage Vth and mobility μ of the driving transistor differ from pixel to pixel, the current value flowing through the driving transistor varies from pixel to pixel, so even if the same voltage is applied between the pixels to the gate electrode of the driving transistor, The light emission luminance of the organic EL element varies among pixels, and as a result, the uniformity of the screen is impaired.

そこで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、有機EL素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Vthの変動に対する補正(以下、「閾値補正」と記述する)や、駆動トランジスタの移動度μの変動に対する補正(以下、「移動度補正」と記述する)の各補正機能を画素回路の各々に持たせる構成を採っている(例えば、特許文献1参照)。   Therefore, even if the IV characteristic of the organic EL element deteriorates with time, or the threshold voltage Vth or mobility μ of the driving transistor changes with time, the light emission luminance of the organic EL element is not affected by those effects. In order to keep constant, the compensation function for the characteristic variation of the organic EL element, the correction for the variation of the threshold voltage Vth of the driving transistor (hereinafter referred to as “threshold correction”), the mobility μ of the driving transistor Each pixel circuit is provided with a correction function for correction of fluctuations (hereinafter referred to as “mobility correction”) (see, for example, Patent Document 1).

このように、画素回路の各々に、有機EL素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Vthや移動度μの変動に対する補正機能を持たせることで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つことができるために、有機EL表示装置の表示品質を向上できる。   As described above, each of the pixel circuits has the compensation function for the characteristic variation of the organic EL element and the correction function for the threshold voltage Vth and the mobility μ of the driving transistor, so that the IV characteristic of the organic EL element is improved. Even if the threshold voltage Vth or mobility μ of the driving transistor changes with time, the light emission luminance of the organic EL element can be kept constant without being affected by the deterioration. The display quality of the display device can be improved.

特開2006−133542号公報JP 2006-133542 A

しかしながら、移動度補正を施す補正期間(以下、「移動度補正期間」と記述する場合もある)において、有機EL素子がターンオンすると、駆動トランジスタの閾値電圧Vth、移動度μおよび有機EL素子の経時劣化に伴う閾値ばらつきを補正することができなくなるため(その詳細については後述する)、画面のユニフォーミティが損なわれることになる。   However, when the organic EL element is turned on in a correction period for performing mobility correction (hereinafter also referred to as “mobility correction period”), the threshold voltage Vth of the driving transistor, the mobility μ, and the time of the organic EL element are changed. Since it becomes impossible to correct the threshold variation due to the deterioration (details will be described later), the uniformity of the screen is impaired.

そこで、本発明は、移動度補正期間内での有機EL素子のターンオンを防ぐことによって駆動トランジスタの閾値電圧Vth、移動度μおよび有機EL素子の経時劣化に伴う閾値ばらつきの補正を確実に実行できるようにした表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器を提供することを目的とする。   Therefore, the present invention can reliably execute correction of threshold voltage Vth of the drive transistor, mobility μ, and threshold variation due to deterioration of the organic EL element over time by preventing turn-on of the organic EL element within the mobility correction period. It is an object of the present invention to provide a display device, a driving method of the display device, and an electronic apparatus having the display device.

上記目的を達成するために、本発明は、
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第1電源電位と、当該第1電源電位よりも低い第2電源電位と、前記第1電源電位よりも低く前記駆動トランジスタの導通状態を維持できる第3電源電位とを選択的に供給する電源供給走査回路とを備え、
前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行い、当該閾値補正処理の後に前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート入力側に負帰還をかける移動度補正処理を、前記書込みトランジスタによる前記映像信号の書込み処理と並行して行なう表示装置において、
前記閾値補正処理を行う前に前記第2電源電位を前記電源供給線に供給し、
前記閾値補正処理を行うときに前記第2電源電位に代えて前記第1電源電位を前記電源供給線に供給し、
前記移動度補正処理を行うときに前記第1電源電位に代えて前記第3電源電位を前記電源供給線に供給する
構成を採っている。
In order to achieve the above object, the present invention provides:
An electro-optic element;
A write transistor having a gate electrode connected to the scan line and one electrode connected to the signal line;
A driving transistor having a gate electrode connected to the other electrode of the writing transistor, one electrode connected to a power supply line, and the other electrode connected to an anode electrode of the electro-optic element;
A pixel array section in which pixels having one storage electrode connected to the gate electrode of the driving transistor and the other electrode connected to the other electrode of the driving transistor are arranged in a matrix;
A first power supply potential, a second power supply potential lower than the first power supply potential, and a third power supply potential lower than the first power supply potential and capable of maintaining the conductive state of the driving transistor are selectively applied to the power supply line. A power supply scanning circuit for supplying to
Performing threshold correction processing for changing the potential of the other electrode of the drive transistor toward the potential obtained by subtracting the threshold voltage of the drive transistor from the initialization potential with reference to the initialization potential of the gate electrode of the drive transistor, A mobility correction process for applying negative feedback to the gate input side of the drive transistor with a correction amount corresponding to the current flowing through the drive transistor after the threshold correction process is performed in parallel with the video signal write process by the write transistor. In the display device to perform,
Supplying the second power supply potential to the power supply line before performing the threshold correction processing;
Supplying the first power supply potential to the power supply line instead of the second power supply potential when performing the threshold correction processing;
When the mobility correction process is performed, the third power supply potential is supplied to the power supply line instead of the first power supply potential.

上記構成の表示装置および当該表示装置を用いた電子機器において、移動度補正処理を映像信号の書込み処理と並行して行なう期間に、電源供給線の電位を第1電源電位に維持するのではなく、第1電源電位よりも低く、駆動トランジスタの導通状態を維持できる第3電源電位に下げることで、移動度補正時に駆動トランジスタに流れるドレイン−ソース間電流の電流量を減少させ、駆動トランジスタのソース電位の上昇を、電源供給線の電位を第1電源電位に維持する場合に比べて緩やかにすることができる。これにより、移動度補正処理を行なう期間内での電気光学素子のターンオンを防ぐことができる。これにより、駆動トランジスタ22の閾値電圧Vth、移動度μおよび有機EL素子21の経時劣化に伴う閾値ばらつきを確実に補正することができるために良好な画質の表示画像を得ることができる。   In the display device having the above structure and an electronic apparatus using the display device, the potential of the power supply line is not maintained at the first power supply potential during the period in which the mobility correction processing is performed in parallel with the video signal writing processing. By reducing the third power supply potential lower than the first power supply potential and maintaining the conduction state of the drive transistor, the amount of drain-source current flowing in the drive transistor during mobility correction is reduced, and the source of the drive transistor The increase in potential can be made slower than in the case where the potential of the power supply line is maintained at the first power supply potential. Thereby, it is possible to prevent the electro-optic element from being turned on within the period in which the mobility correction process is performed. As a result, the threshold voltage Vth, the mobility μ of the driving transistor 22 and the threshold variation due to deterioration with time of the organic EL element 21 can be reliably corrected, so that a display image with good image quality can be obtained.

本発明によれば、移動度補正処理を行なう期間内での電気光学素子のターンオンを防ぐことができることにより、駆動トランジスタの閾値電圧Vth、移動度μおよび有電気光学素子の経時劣化に伴う閾値ばらつきを確実に補正することができるために良好な画質の表示画像を得ることができる。   According to the present invention, it is possible to prevent the electro-optical element from being turned on within the period for performing the mobility correction process, thereby allowing the threshold voltage Vth of the driving transistor, the mobility μ, and the threshold variation due to the deterioration of the electro-optical element over time. Can be reliably corrected, and a display image with good image quality can be obtained.

以下、本発明の実施の形態について図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

[システム構成]
図1は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
[System configuration]
FIG. 1 is a system configuration diagram showing an outline of the configuration of an active matrix display device to which the present invention is applied.

ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子(有機電界発光素子)を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。   Here, as an example, a current-driven electro-optic element whose emission luminance changes in accordance with the value of current flowing through the device, for example, an organic EL element (organic electroluminescence element) is used as a light emitting element of a pixel (pixel circuit). The case of a matrix type organic EL display device will be described as an example.

図1に示すように、本適用例に係る有機EL表示装置10は、発光素子を含む複数の画素(PXLC)20と、当該画素20が行列状(マトリクス状)に2次元配置された画素アレイ部30と、当該画素アレイ部30の周辺に配置され、各画素20を駆動する駆動部とを有する構成となっている。画素20を駆動する駆動部としては、例えば、書込み走査回路40、電源供給走査回路50および信号出力回路60が設けられている。   As shown in FIG. 1, an organic EL display device 10 according to this application example includes a plurality of pixels (PXLC) 20 including light emitting elements, and a pixel array in which the pixels 20 are two-dimensionally arranged in a matrix (matrix shape). The unit 30 and the drive unit that drives each pixel 20 are arranged around the pixel array unit 30. For example, a writing scanning circuit 40, a power supply scanning circuit 50, and a signal output circuit 60 are provided as driving units for driving the pixels 20.

ここで、有機EL表示装置10がカラー表示用の表示装置の場合は、1つの画素は複数の副画素(サブピクセル)から構成され、この副画素が画素20に相当することになる。より具体的には、カラー表示用の表示装置では、1つの画素は、赤色光(R)を発光する副画素、緑色光(G)を発光する副画素、青色光(B)を発光する副画素の3つの副画素から構成される。   Here, when the organic EL display device 10 is a display device for color display, one pixel is composed of a plurality of sub-pixels (sub-pixels), and this sub-pixel corresponds to the pixel 20. More specifically, in a display device for color display, one pixel includes a sub-pixel that emits red light (R), a sub-pixel that emits green light (G), and a sub-pixel that emits blue light (B). It consists of three sub-pixels of a pixel.

ただし、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素にさらに1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光(W)を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。   However, one pixel is not limited to the combination of RGB three primary color subpixels, and one pixel may be configured by adding one or more color subpixels to the three primary color subpixels. Is possible. More specifically, for example, at least one sub-pixel that emits white light (W) is added to improve luminance to form one pixel, or at least one that emits complementary color light to expand the color reproduction range. It is also possible to configure one pixel by adding subpixels.

画素アレイ部30には、m行n列の画素20の配列に対して、第1の方向(図1では、左右方向/水平方向)に沿って走査線31−1〜31−mと電源供給線32−1〜32−mとが画素行ごとに配線され、第1の方向と直交する第2の方向(図1では、上下方向/垂直方向)にそって信号線33−1〜33−nが画素列ごとに配線されている。   The pixel array unit 30 supplies power to the scanning lines 31-1 to 31-m along the first direction (left-right direction / horizontal direction in FIG. 1) with respect to the arrangement of the pixels 20 in m rows and n columns. Lines 32-1 to 32-m are wired for each pixel row, and signal lines 33-1 to 33-33 are arranged along a second direction (vertical direction / vertical direction in FIG. 1) orthogonal to the first direction. n is wired for each pixel column.

画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機EL表示装置10は、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20の駆動回路は、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、書込み走査回路40、電源供給走査回路50および信号出力回路60についても、画素アレイ部30を形成する表示パネル(基板)70上に実装することができる。   The pixel array unit 30 is usually formed on a transparent insulating substrate such as a glass substrate. Thereby, the organic EL display device 10 has a flat panel structure. The drive circuit for each pixel 20 in the pixel array section 30 can be formed using an amorphous silicon TFT or a low-temperature polysilicon TFT. When the low-temperature polysilicon TFT is used, the write scanning circuit 40, the power supply scanning circuit 50, and the signal output circuit 60 can also be mounted on the display panel (substrate) 70 that forms the pixel array unit 30.

書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ等によって構成され、画素アレイ部30の各画素20への映像信号の書込みに際して、走査線31−1〜31−mに順次書込みパルス(走査信号)WS1〜WSmを供給することによって画素アレイ部30の各画素20を行単位で順番に走査(線順次走査)する。   The write scanning circuit 40 is configured by a shift register or the like that sequentially shifts (transfers) the start pulse sp in synchronization with the clock pulse ck, and the scanning line 31-is used for writing the video signal to each pixel 20 of the pixel array unit 30. By sequentially supplying write pulses (scanning signals) WS1 to WSm to 1-31 to m, each pixel 20 of the pixel array unit 30 is sequentially scanned (line sequential scanning) in units of rows.

電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成され、書込み走査回路40による線順次走査に同期して、第1電源電位Vccpと当該第1電源電位Vccpよりも低い第2電源電位Viniで切り替わる電源供給線電位DS1〜DSmを電源供給線32−1〜32−mに供給することにより、画素20の発光/非発光の制御を行なうとともに、発光素子である有機EL素子に駆動電流を供給する。   The power supply scanning circuit 50 includes a shift register that sequentially shifts the start pulse sp in synchronization with the clock pulse ck, and the first power supply potential Vccp and the first power supply potential Vccp in synchronization with the line sequential scanning by the writing scanning circuit 40. The power supply line potentials DS1 to DSm that are switched at the second power supply potential Vini lower than the power supply potential Vccp are supplied to the power supply lines 32-1 to 32-m, thereby controlling the light emission / non-light emission of the pixel 20. A drive current is supplied to the organic EL element which is a light emitting element.

信号出力回路60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigと基準電位Vofsのいずれか一方を適宜選択し、信号線33−1〜33−nを介して画素アレイ部30の各画素20に対して例えば行単位で書き込む。すなわち、信号出力回路60は、映像信号の信号電圧Vsigを行(ライン)単位で書き込む線順次書き込みの駆動形態を採っている。   The signal output circuit 60 has either a signal voltage (hereinafter also simply referred to as “signal voltage”) Vsig or a reference potential Vofs of a video signal corresponding to luminance information supplied from a signal supply source (not shown). Either one is selected as appropriate, and writing is performed, for example, in units of rows to each pixel 20 of the pixel array unit 30 via the signal lines 33-1 to 33-n. That is, the signal output circuit 60 adopts a line-sequential writing drive mode in which the signal voltage Vsig of the video signal is written in units of rows.

ここで、基準電位Vofsは、輝度情報に応じた映像信号の信号電圧Vsigの基準となる電位(例えば、黒レベルに相当する電位)である。また、第2電源電位Viniは、基準電位Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs−Vthよりも低い電位、好ましくはVofs−Vthよりも十分に低い電位に設定される。   Here, the reference potential Vofs is a reference potential (for example, a potential corresponding to the black level) of the signal voltage Vsig of the video signal corresponding to the luminance information. The second power supply potential Vini is lower than the reference potential Vofs, for example, a potential lower than Vofs−Vth, preferably a potential sufficiently lower than Vofs−Vth when the threshold voltage of the driving transistor 22 is Vth. Is set.

(画素回路)
図2は、画素(画素回路)20の具体的な構成例を示す回路図である。
(Pixel circuit)
FIG. 2 is a circuit diagram illustrating a specific configuration example of the pixel (pixel circuit) 20.

図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21と、当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線(いわゆる、ベタ配線)された共通電源供給線34にカソード電極が接続されている。   As shown in FIG. 2, the pixel 20 includes a current-driven electro-optical element whose emission luminance changes according to a current value flowing through the device, for example, an organic EL element 21, and a drive circuit that drives the organic EL element 21. It is constituted by. The organic EL element 21 has a cathode electrode connected to a common power supply line 34 that is wired in common to all the pixels 20 (so-called solid wiring).

有機EL素子21を駆動する駆動回路は、駆動トランジスタ22と、書込みトランジスタ23と、保持容量24と、補助容量25とから構成されている。ここでは、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いている。ただし、駆動トランジスタ22および書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。   The drive circuit that drives the organic EL element 21 includes a drive transistor 22, a write transistor 23, a storage capacitor 24, and an auxiliary capacitor 25. Here, N-channel TFTs are used as the drive transistor 22 and the write transistor 23. However, the combination of conductivity types of the drive transistor 22 and the write transistor 23 is merely an example, and is not limited to these combinations.

なお、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いると、アモルファスシリコン(a−Si)プロセスを用いることができる。a−Siプロセスを用いることで、TFTを作成する基板の低コスト化、ひいては本有機EL表示装置10の低コスト化を図ることが可能になる。また、駆動トランジスタ22および書込みトランジスタ23を同じ導電型の組み合わせにすると、両トランジスタ22,23を同じプロセスで作成することができるため低コスト化に寄与できる。   Note that when an N-channel TFT is used as the driving transistor 22 and the writing transistor 23, an amorphous silicon (a-Si) process can be used. By using the a-Si process, it is possible to reduce the cost of the substrate on which the TFT is formed, and thus to reduce the cost of the organic EL display device 10. Further, when the drive transistor 22 and the write transistor 23 have the same conductivity type, both the transistors 22 and 23 can be formed by the same process, which can contribute to cost reduction.

書込みトランジスタ23は、ゲート電極が走査線31(31−1〜31−m)に接続され、一方の電極(ソース/ドレイン電極)が信号線33(33−1〜33−n)に接続され、他方の電極(ドレイン/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。   The write transistor 23 has a gate electrode connected to the scanning line 31 (31-1 to 31-m), one electrode (source / drain electrode) connected to the signal line 33 (33-1 to 33-n), The other electrode (drain / source electrode) is connected to the gate electrode of the drive transistor 22.

駆動トランジスタ22および書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン/ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。   In the drive transistor 22 and the write transistor 23, one electrode refers to a metal wiring electrically connected to the source / drain region, and the other electrode refers to a metal wiring electrically connected to the drain / source region. Say. Further, depending on the potential relationship between one electrode and the other electrode, if one electrode becomes a source electrode, it becomes a drain electrode, and if the other electrode also becomes a drain electrode, it becomes a source electrode.

保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極および有機EL素子21のアノード電極に接続されている。   The storage capacitor 24 has one electrode connected to the gate electrode of the drive transistor 22 and the other electrode connected to the other electrode of the drive transistor 22 and the anode electrode of the organic EL element 21.

なお、有機EL素子21の駆動回路としては、駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタと、保持容量24の1つの容量とからなる回路構成のものに限られるものではなく、一方の電極が有機EL素子21のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高める作用をなす補助容量を必要に応じて設けた回路構成とすることも可能である。   The drive circuit of the organic EL element 21 is not limited to a circuit configuration including two transistors, the drive transistor 22 and the write transistor 23, and one capacitor of the storage capacitor 24. The other electrode is connected to the anode electrode of the organic EL element 21 at a fixed potential, so that the capacity shortage of the organic EL element 21 is compensated for, and the auxiliary capacity for increasing the video signal write gain to the holding capacity 24 It is also possible to adopt a circuit configuration provided as necessary.

上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加される高レベルの走査信号WSに応答して導通状態となることにより、信号線33を通して信号出力回路60から供給される輝度情報に応じた映像信号の信号電圧Vsigまたは基準電位Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたは基準電位Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。   In the pixel 20 having the above-described configuration, the writing transistor 23 is turned on in response to the high-level scanning signal WS applied to the gate electrode from the writing scanning circuit 40 through the scanning line 31, thereby outputting a signal through the signal line 33. The signal voltage Vsig or the reference potential Vofs of the video signal corresponding to the luminance information supplied from the circuit 60 is sampled and written into the pixel 20. The written signal voltage Vsig or reference potential Vofs is applied to the gate electrode of the driving transistor 22 and held in the holding capacitor 24.

駆動トランジスタ22は、電源供給線32(32−1〜32−m)の電位DSが第1電源電位Vccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作し、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。   When the potential DS of the power supply line 32 (32-1 to 32-m) is at the first power supply potential Vccp, the drive transistor 22 has one electrode as a drain electrode and the other electrode as a source electrode in a saturation region. It operates and receives current from the power supply line 32 to drive the organic EL element 21 to emit light by current driving. More specifically, the drive transistor 22 operates in the saturation region to supply a drive current having a current value corresponding to the voltage value of the signal voltage Vsig held in the holding capacitor 24 to the organic EL element 21. The organic EL element 21 is caused to emit light by current driving.

駆動トランジスタ22はさらに、電源供給線32(32−1〜32−m)の電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作することで、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。   Further, when the potential DS of the power supply line 32 (32-1 to 32-m) is switched from the first power supply potential Vccp to the second power supply potential Vini, the drive transistor 22 has one electrode as a source electrode and the other electrode as By operating as a switching transistor as a drain electrode, supply of drive current to the organic EL element 21 is stopped, and the organic EL element 21 is brought into a non-light emitting state. That is, the drive transistor 22 also has a function as a transistor that controls light emission / non-light emission of the organic EL element 21.

この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間(非発光期間)を設け、有機EL素子21の発光期間と非発光期間の割合(デューティ)を制御するデューティ制御を行なうことで、1フレーム期間に亘って画素が発光することに伴う残像ボケを低減できる。これにより、特に動画の画品位をより優れたものとすることができる。   By the switching operation of the drive transistor 22, a period during which the organic EL element 21 is in a non-light emitting state (non-light emitting period) is provided, and duty control is performed to control the ratio (duty) between the light emitting period and the non-light emitting period of the organic EL element 21. By doing so, it is possible to reduce the afterimage blur caused by the pixels emitting light over one frame period. As a result, the picture quality of the moving image can be particularly improved.

(画素構造)
図3は、画素20の断面構造の一例を示す断面図である。図3に示すように、画素20は、駆動トランジスタ22等を含む駆動回路が形成されたガラス基板201上に絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204がその順に形成され、当該ウインド絶縁膜204の凹部204Aに有機EL素子21が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ22のみを図示し、他の構成素子については省略している。
(Pixel structure)
FIG. 3 is a cross-sectional view illustrating an example of the cross-sectional structure of the pixel 20. As shown in FIG. 3, in the pixel 20, an insulating film 202, an insulating planarizing film 203, and a window insulating film 204 are formed in that order on a glass substrate 201 on which a driving circuit including a driving transistor 22 and the like is formed. The organic EL element 21 is provided in the recess 204A of the insulating film 204. Here, only the drive transistor 22 is shown in the components of the drive circuit, and the other components are omitted.

有機EL素子21は、上記ウインド絶縁膜204の凹部204Aの底部に形成された金属等からなるアノード電極205と、当該アノード電極205上に形成された有機層(電子輸送層、発光層、ホール輸送層/ホール注入層)206と、当該有機層206上に全画素共通に形成された透明導電膜等からなるカソード電極207とから構成されている。   The organic EL element 21 includes an anode electrode 205 made of metal or the like formed on the bottom of the recess 204A of the window insulating film 204, and an organic layer (electron transport layer, light emitting layer, hole transport) formed on the anode electrode 205. Layer / hole injection layer) 206 and a cathode electrode 207 made of a transparent conductive film or the like formed on the organic layer 206 in common for all pixels.

この有機EL素子21において、有機層206は、アノード電極205上にホール輸送層/ホール注入層2061、発光層2062、電子輸送層2063および電子注入層(図示せず)が順次堆積されることによって形成される。そして、図2の駆動トランジスタ22による電流駆動の下に、駆動トランジスタ22からアノード電極205を通して有機層206に電流が流れることで、当該有機層206内の発光層2062において電子と正孔が再結合する際に発光するようになっている。   In the organic EL element 21, the organic layer 206 is formed by sequentially depositing a hole transport layer / hole injection layer 2061, a light emitting layer 2062, an electron transport layer 2063 and an electron injection layer (not shown) on the anode electrode 205. It is formed. Then, current flows from the driving transistor 22 to the organic layer 206 through the anode electrode 205 under current driving by the driving transistor 22 in FIG. 2, so that electrons and holes are recombined in the light emitting layer 2062 in the organic layer 206. It is designed to emit light.

駆動トランジスタ22は、ゲート電極221と、半導体層222の一方側に設けられたソース/ドレイン領域223と、半導体層222の他方側に設けられたドレイン/ソース領域224と、半導体層222のゲート電極221と対向する部分のチャネル形成領域225とから構成されている。ソース/ドレイン領域223は、コンタクトホールを介して有機EL素子21のアノード電極205と電気的に接続されている。   The driving transistor 22 includes a gate electrode 221, a source / drain region 223 provided on one side of the semiconductor layer 222, a drain / source region 224 provided on the other side of the semiconductor layer 222, and a gate electrode of the semiconductor layer 222. 221 and a portion of the channel formation region 225 facing the portion 221. The source / drain region 223 is electrically connected to the anode electrode 205 of the organic EL element 21 through a contact hole.

そして、図3に示すように、駆動トランジスタ22を含む駆動回路が形成されたガラス基板201上に、絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204を介して有機EL素子21が画素単位で形成された後は、パッシベーション膜208を介して封止基板209が接着剤210によって接合され、当該封止基板209によって有機EL素子21が封止されることにより、表示パネル70が形成される。   Then, as shown in FIG. 3, the organic EL element 21 is formed on the glass substrate 201 on which the drive circuit including the drive transistor 22 is formed, with the insulating film 202, the insulating planarizing film 203, and the window insulating film 204 interposed therebetween. After the formation, the sealing substrate 209 is bonded by the adhesive 210 through the passivation film 208, and the organic EL element 21 is sealed by the sealing substrate 209, whereby the display panel 70 is formed. .

(本発明の前提となる回路動作)
次に、上記構成の有機EL表示装置10において、本発明の前提となる回路動作について、図4のタイミング波形図を基に図5および図6の動作説明図を用いて説明する。
(Circuit operation as a premise of the present invention)
Next, in the organic EL display device 10 having the above-described configuration, the circuit operation that is the premise of the present invention will be described based on the timing waveform diagram of FIG. 4 and the operation explanatory diagrams of FIGS.

なお、図5および図6の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。また、有機EL素子21は容量成分(等価容量)Celを持っていることから、当該容量成分Celについても図示している。   In the operation explanatory diagrams of FIGS. 5 and 6, the write transistor 23 is illustrated by a switch symbol for simplification of the drawing. Further, since the organic EL element 21 has a capacitance component (equivalent capacitance) Cel, the capacitance component Cel is also illustrated.

図4のタイミング波形図には、ある補正対象画素行について、時間軸を共通にして、走査線31(31−1〜31−m)の電位(走査信号)WSの変化、電源供給線32(32−1〜32−m)の電位DSの変化、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化を示している。   The timing waveform diagram of FIG. 4 shows a change in the potential (scanning signal) WS of the scanning line 31 (31-1 to 31-m) and the power supply line 32 (with a common time axis for a pixel row to be corrected. 32-1 to 32 -m), and changes in the gate potential Vg and the source potential Vs of the driving transistor 22 are shown.

<前フレームの発光期間>
図4のタイミング波形図において、時刻t1以前は、前のフレーム(フィールド)における有機EL素子21の発光期間となる。この前フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccpにあり、また、書込みトランジスタ23が非導通状態にある。
<Light emission period of previous frame>
In the timing waveform diagram of FIG. 4, the period before time t1 is the light emission period of the organic EL element 21 in the previous frame (field). In the light emission period of the previous frame, the potential DS of the power supply line 32 is at the first power supply potential (hereinafter referred to as “high potential”) Vccp, and the write transistor 23 is in a non-conductive state.

このとき、駆動トランジスタ22は飽和領域で動作するように設定されているために、図5(A)に示すように、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。   At this time, since the driving transistor 22 is set to operate in the saturation region, a driving current (drain-source) corresponding to the gate-source voltage Vgs of the driving transistor 22 as shown in FIG. Current Ids is supplied from the power supply line 32 to the organic EL element 21 through the drive transistor 22. Therefore, the organic EL element 21 emits light with a luminance corresponding to the current value of the drive current Ids.

<閾値補正準備期間>
時刻t1になると、線順次走査の新しいフレーム(現フレーム)に入る。そして、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電位Vofsに対してVofs−Vthよりも十分に低い第2電源電位(以下、「低電位」と記述する)Viniに切り替わる。
<Threshold correction preparation period>
At time t1, a new frame (current frame) for line sequential scanning is entered. As shown in FIG. 5B, the second power supply potential (hereinafter, referred to as the potential DS of the power supply line 32 is sufficiently lower than Vofs−Vth with respect to the reference potential Vofs of the signal line 33 from the high potential Vccp. Switch to Vini) (described as “low potential”).

ここで、有機EL素子21の閾値電圧をVth(el)、共通電源供給線34の電位をVcathとするとき、低電位ViniをVini<Vth(el)+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。   Here, when the threshold voltage of the organic EL element 21 is Vth (el) and the potential of the common power supply line 34 is Vcath, and the low potential Vini is Vini <Vth (el) + Vcath, the source potential Vs of the driving transistor 22 is set. Is substantially equal to the low potential Vini, so that the organic EL element 21 is in a reverse bias state and extinguishes.

次に、時刻t2で走査線31の電位WSが低電位WS_L側から高電位WS_H側に遷移することで、図5(C)に示すように、書込みトランジスタ23が導通状態となる。このとき、信号出力回路60から信号線33に対して基準電位Vofsが供給されているために、駆動トランジスタ22のゲート電位Vgが基準電位Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電位Vofsよりも十分に低い電位Viniにある。   Next, at time t2, the potential WS of the scanning line 31 transitions from the low potential WS_L side to the high potential WS_H side, so that the writing transistor 23 is turned on as illustrated in FIG. At this time, since the reference potential Vofs is supplied from the signal output circuit 60 to the signal line 33, the gate potential Vg of the drive transistor 22 becomes the reference potential Vofs. Further, the source potential Vs of the driving transistor 22 is at a potential Vini that is sufficiently lower than the reference potential Vofs.

このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Viniとなる。ここで、Vofs−Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないために、Vofs−Vini>Vthなる電位関係に設定する必要がある。   At this time, the gate-source voltage Vgs of the drive transistor 22 is Vofs-Vini. Here, if Vofs−Vini is not larger than the threshold voltage Vth of the drive transistor 22, threshold correction processing described later cannot be performed, and therefore it is necessary to set a potential relationship of Vofs−Vini> Vth.

このように、駆動トランジスタ22のゲート電位Vgを基準電位Vofsに、ソース電位Vsを低電位Viniにそれぞれ固定して(確定させて)初期化する処理が、後述する閾値補正処理を行う前の準備(閾値補正準備)の処理である。したがって、基準電位Vofsおよび低電位Viniが、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの各初期化電位となる。   As described above, the process of fixing (initializing) the gate potential Vg of the drive transistor 22 to the reference potential Vofs and the source potential Vs to the low potential Vini is a preparation before performing a threshold correction process described later. (Threshold correction preparation) processing. Therefore, the reference potential Vofs and the low potential Vini become the initialization potentials of the gate potential Vg and the source potential Vs of the drive transistor 22, respectively.

<閾値補正期間>
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが保たれた状態で、当該ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向かって駆動トランジスタ22のソース電位Vsが上昇を開始する。やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束し、当該閾値電圧Vthに相当する電圧が保持容量24に保持される。
<Threshold correction period>
Next, at time t3, as shown in FIG. 5D, when the potential DS of the power supply line 32 is switched from the low potential Vini to the high potential Vccp, the gate potential Vg of the drive transistor 22 is maintained. The source potential Vs of the drive transistor 22 starts to increase toward the potential obtained by subtracting the threshold voltage Vth of the drive transistor 22 from the gate potential Vg. Eventually, the gate-source voltage Vgs of the drive transistor 22 converges to the threshold voltage Vth of the drive transistor 22, and a voltage corresponding to the threshold voltage Vth is held in the storage capacitor 24.

ここでは、便宜上、駆動トランジスタ22のゲート電位Vgを保った状態で、駆動トランジスタ22のゲート電極の初期化電位(基準電位)Vofsを基準として、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向かって駆動トランジスタ22のソース電位Vsを変化、具体的には上昇させ、最終的に収束した駆動トランジスタ22のゲート−ソース間電圧Vgsを駆動トランジスタ22の閾値電圧Vthとして検出して当該閾値電圧Vthに相当する電圧を保持容量24に保持する処理を行なう期間を閾値補正期間と呼んでいる。   Here, for convenience, with the gate potential Vg of the drive transistor 22 maintained, the initialization potential (reference potential) Vofs of the gate electrode of the drive transistor 22 is used as a reference and the threshold voltage Vth of the drive transistor 22 from the initialization potential Vofs. The source potential Vs of the drive transistor 22 is changed, specifically increased, toward the potential obtained by subtracting the voltage, and the gate-source voltage Vgs of the drive transistor 22 finally converged is detected as the threshold voltage Vth of the drive transistor 22. A period during which a process corresponding to holding the voltage corresponding to the threshold voltage Vth is held in the holding capacitor 24 is called a threshold correction period.

なお、この閾値補正期間において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。   In the threshold correction period, the common power supply line 34 is set so that the organic EL element 21 is cut off in order to prevent the current from flowing exclusively to the storage capacitor 24 side and to the organic EL element 21 side. The potential Vcath is set in advance.

次に、時刻t4で走査線31の電位WSが高電位WS_H側から低電位WS_L側に遷移することで、図6(A)に示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になるが、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。したがって、駆動トランジスタ22にドレイン−ソース間電流Idsは流れない。   Next, when the potential WS of the scanning line 31 transitions from the high potential WS_H side to the low potential WS_L side at time t4, the writing transistor 23 is turned off as illustrated in FIG. At this time, the gate electrode of the drive transistor 22 is electrically disconnected from the signal line 33 to be in a floating state. However, since the gate-source voltage Vgs is equal to the threshold voltage Vth of the drive transistor 22, the drive transistor 22 Is in a cut-off state. Therefore, the drain-source current Ids does not flow through the driving transistor 22.

<信号書込み期間&移動度補正期間>
次に、時刻t5で、図6(B)に示すように、信号線33の電位が基準電位Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
<Signal writing period & mobility correction period>
Next, at time t5, as shown in FIG. 6B, the potential of the signal line 33 is switched from the reference potential Vofs to the signal voltage Vsig of the video signal. Subsequently, at time t6, the potential WS of the scanning line 31 transitions to the high potential side, so that the writing transistor 23 becomes conductive as shown in FIG. 6C, and the signal voltage Vsig of the video signal is sampled. To write in the pixel 20.

この書込みトランジスタ23による信号電圧Vsigの書き込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigとなる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理については後述する。   By writing the signal voltage Vsig by the writing transistor 23, the gate potential Vg of the driving transistor 22 becomes the signal voltage Vsig. When the driving transistor 22 is driven by the signal voltage Vsig of the video signal, the threshold voltage correction is performed by canceling the threshold voltage Vth of the driving transistor 22 with a voltage corresponding to the threshold voltage Vth held in the holding capacitor 24. Done. The principle of threshold correction will be described later.

このとき、有機EL素子21は始めカットオフ状態(ハイインピーダンス状態)にあるために、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は有機EL素子21の容量成分Celに流れ込み、よって当該容量成分Celの充電が開始される。   At this time, since the organic EL element 21 is initially in a cut-off state (high impedance state), a current (drain-source current Ids) that flows from the power supply line 32 to the drive transistor 22 according to the signal voltage Vsig of the video signal. Flows into the capacitance component Cel of the organic EL element 21, and charging of the capacitance component Cel is started.

この容量成分Celの充電により、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthのばらつきは補正されており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。   Due to the charging of the capacitive component Cel, the source potential Vs of the driving transistor 22 rises with time. At this time, the variation in the threshold voltage Vth of the drive transistor 22 has already been corrected, and the drain-source current Ids of the drive transistor 22 depends on the mobility μ of the drive transistor 22.

ここで、書込みゲイン(映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率)が1(理想値)であると仮定すると、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。   Here, assuming that the write gain (ratio of the holding voltage Vgs of the holding capacitor 24 to the signal voltage Vsig of the video signal) is 1 (ideal value), the source potential Vs of the driving transistor 22 rises to a potential of Vofs−Vth + ΔV. Thus, the gate-source voltage Vgs of the drive transistor 22 becomes Vsig−Vofs + Vth−ΔV.

すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。   That is, the increase ΔV of the source potential Vs of the drive transistor 22 is subtracted from the voltage (Vsig−Vofs + Vth) held in the holding capacitor 24, in other words, the charge of the holding capacitor 24 is discharged. And negative feedback was applied. Therefore, the increase ΔV of the source potential Vs becomes a feedback amount of negative feedback.

このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた帰還量ΔVで当該駆動トランジスタ22のゲート入力側に、即ちゲート‐ソース間電圧Vgsに負帰還をかけることにより、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。   In this way, by applying negative feedback to the gate input side of the drive transistor 22, that is, the gate-source voltage Vgs, with a feedback amount ΔV corresponding to the drain-source current Ids flowing through the drive transistor 22, the drive transistor 22 The mobility correction is performed to cancel the dependence of the drain-source current Ids on the mobility μ, that is, to correct the variation of the mobility μ for each pixel.

より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin(=Vsig−Vofs)が高いほどドレイン−ソース間電流Idsが大きくなるために、負帰還の帰還量ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。   More specifically, since the drain-source current Ids increases as the signal amplitude Vin (= Vsig−Vofs) of the video signal written to the gate electrode of the drive transistor 22 increases, the absolute value of the feedback amount ΔV of the negative feedback increases. The value also increases. Therefore, the mobility correction according to the light emission luminance level is performed.

また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔVは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。   Further, when the signal amplitude Vin of the video signal is constant, the absolute value of the feedback amount ΔV of the negative feedback increases as the mobility μ of the drive transistor 22 increases. Can do. Therefore, it can be said that the feedback amount ΔV of the negative feedback is a correction amount for mobility correction. Details of the principle of mobility correction will be described later.

<発光期間>
次に、時刻t7で走査線31の電位WSが高電位WS_H側から低電位WS_L側に遷移することで、図6(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
<Light emission period>
Next, when the potential WS of the scanning line 31 transitions from the high potential WS_H side to the low potential WS_L side at time t7, the writing transistor 23 is turned off as illustrated in FIG. 6D. As a result, the gate electrode of the driving transistor 22 is electrically disconnected from the signal line 33 and is in a floating state.

ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート−ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsが変動すると、当該ソース電位Vsの変動に連動して(追従して)駆動トランジスタ22のゲート電位Vgも変動する。このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作が、保持容量24によるブートストラップ動作である。   Here, when the gate electrode of the driving transistor 22 is in a floating state, if the storage capacitor 24 is connected between the gate and the source of the driving transistor 22 and the source potential Vs of the driving transistor 22 fluctuates, The gate potential Vg of the drive transistor 22 also varies in conjunction with (follows) the variation in the potential Vs. Thus, the operation in which the gate potential Vg of the drive transistor 22 varies in conjunction with the variation in the source potential Vs is a bootstrap operation by the storage capacitor 24.

駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、有機EL素子21のアノード電位は、駆動トランジスタ22のドレイン−ソース間電流Idsに応じて上昇する。   At the same time, the drain-source current Ids of the drive transistor 22 starts to flow into the organic EL element 21, so that the anode potential of the organic EL element 21 becomes the drain potential of the drive transistor 22. -Increases according to the source-to-source current Ids.

そして、有機EL素子21のアノード電位がVth(el)+Vcathを越えると、有機EL素子21に駆動電流(発光電流)が流れ始めるために、有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電位Vsの上昇に他ならない。駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。   When the anode potential of the organic EL element 21 exceeds Vth (el) + Vcath, a drive current (light emission current) starts to flow through the organic EL element 21, and thus the organic EL element 21 starts to emit light. The increase in the anode potential of the organic EL element 21 is nothing but the increase in the source potential Vs of the drive transistor 22. When the source potential Vs of the drive transistor 22 rises, the gate potential Vg of the drive transistor 22 also rises in conjunction with the bootstrap operation of the storage capacitor 24.

このとき、ブートストラップゲインが1(理想値)であると仮定した場合、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVで一定に保持される。そして、時刻t8で信号線33の電位が映像信号の信号電圧Vsigから基準電位Vofsに切り替わる。   At this time, assuming that the bootstrap gain is 1 (ideal value), the amount of increase in the gate potential Vg is equal to the amount of increase in the source potential Vs. Therefore, the gate-source voltage Vgs of the drive transistor 22 is kept constant at Vsig−Vofs + Vth−ΔV during the light emission period. At time t8, the potential of the signal line 33 is switched from the signal voltage Vsig of the video signal to the reference potential Vofs.

以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Vsigの書込み(信号書込み)および移動度補正の各処理動作は、1水平走査期間(1H)において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻t6−t7の期間において並行して実行される。   In the series of circuit operations described above, each processing operation of threshold correction preparation, threshold correction, signal voltage Vsig writing (signal writing), and mobility correction is executed in one horizontal scanning period (1H). Further, the signal writing and mobility correction processing operations are executed in parallel during the period from time t6 to time t7.

なお、ここでは、閾値補正処理を1回だけ実行する駆動法の場合を例に挙げて説明したが、この駆動法は一例に過ぎず、例えば、閾値補正処理を移動度補正および信号書込み処理と共に行う1水平走査期間に加えて、当該1水平走査期間に先行する複数の水平走査期間に分割して複数回実行する、いわゆる分割Vth補正を行う駆動法を採ることも可能である。   Here, the case of the driving method in which the threshold correction processing is executed only once has been described as an example, but this driving method is only an example, and for example, the threshold correction processing is combined with mobility correction and signal writing processing. In addition to the one horizontal scanning period to be performed, it is also possible to adopt a driving method for performing so-called divided Vth correction, which is performed plural times by being divided into a plurality of horizontal scanning periods preceding the one horizontal scanning period.

このように、移動度補正および信号書込みを行う1水平走査期間と、当該1水平走査期間に先行する複数の水平走査期間に分割して閾値補正処理を複数回実行する駆動法を採ることにより、高精細化に伴う多画素化によって1水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として十分な時間を確保することができるために、閾値補正処理を確実に行うことができる。   In this way, by adopting a driving method in which the threshold correction processing is executed a plurality of times by dividing into one horizontal scanning period for performing mobility correction and signal writing and a plurality of horizontal scanning periods preceding the one horizontal scanning period, Even when the time allotted to one horizontal scanning period is shortened due to the increase in the number of pixels associated with high definition, a sufficient time can be secured as the threshold correction period, so that the threshold correction process can be performed reliably. .

(閾値補正の原理)
ここで、駆動トランジスタ22の閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
(Principle of threshold correction)
Here, the principle of threshold correction of the drive transistor 22 will be described. The drive transistor 22 operates as a constant current source because it is designed to operate in the saturation region. As a result, a constant drain-source current (drive current) Ids given by the following equation (1) is supplied from the drive transistor 22 to the organic EL element 21.
Ids = (1/2) · μ (W / L) Cox (Vgs−Vth) 2 (1)
Here, W is the channel width of the drive transistor 22, L is the channel length, and Cox is the gate capacitance per unit area.

図7に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの特性を示す。   FIG. 7 shows characteristics of the drain-source current Ids of the drive transistor 22 versus the gate-source voltage Vgs.

この特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきに対する補正を行わないと、閾値電圧VthがVth1のとき、ゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になる。   As shown in this characteristic diagram, when correction for variation in the threshold voltage Vth of the driving transistor 22 for each pixel is not performed, when the threshold voltage Vth is Vth1, the drain-source current Ids corresponding to the gate-source voltage Vgs. Becomes Ids1.

これに対して、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。   On the other hand, when the threshold voltage Vth is Vth2 (Vth2> Vth1), the drain-source current Ids corresponding to the same gate-source voltage Vgs is Ids2 (Ids2 <Ids). That is, when the threshold voltage Vth of the drive transistor 22 varies, the drain-source current Ids varies even if the gate-source voltage Vgs is constant.

一方、上記構成の画素(画素回路)20では、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsがVsig−Vofs+Vth−ΔVであるために、これを式(1)に代入すると、ドレイン−ソース間電流Idsは、次式(2)で表わされる。
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
On the other hand, in the pixel (pixel circuit) 20 having the above configuration, as described above, the gate-source voltage Vgs of the driving transistor 22 during light emission is Vsig−Vofs + Vth−ΔV. Then, the drain-source current Ids is expressed by the following equation (2).
Ids = (1/2) · μ (W / L) Cox (Vsig−Vofs−ΔV) 2
(2)

すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化により、駆動トランジスタ22の閾値電圧Vthが画素ごとに変動したとしても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度も変動しない。   That is, the term of the threshold voltage Vth of the drive transistor 22 is canceled, and the drain-source current Ids supplied from the drive transistor 22 to the organic EL element 21 does not depend on the threshold voltage Vth of the drive transistor 22. As a result, even if the threshold voltage Vth of the drive transistor 22 varies from pixel to pixel due to variations in the manufacturing process of the drive transistor 22 and changes over time, the drain-source current Ids does not vary. The brightness does not change.

(移動度補正の原理)
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
(Principle of mobility correction)
Next, the principle of mobility correction of the drive transistor 22 will be described. FIG. 8 shows a characteristic curve in a state where a pixel A having a relatively high mobility μ of the driving transistor 22 and a pixel B having a relatively low mobility μ of the driving transistor 22 are compared. When the driving transistor 22 is composed of a polysilicon thin film transistor or the like, it is inevitable that the mobility μ varies between pixels like the pixel A and the pixel B.

画素Aと画素Bで移動度μにばらつきがある状態で、駆動トランジスタ22のゲート電極に例えば両画素A,Bに同レベルの信号振幅Vin(=Vsig−Vofs)を書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。   When there is a variation in the mobility μ between the pixel A and the pixel B, for example, when the signal amplitude Vin (= Vsig−Vofs) of the same level is written to both the pixels A and B on the gate electrode of the driving transistor 22, there is no movement. If the degree μ is not corrected, there is a large difference between the drain-source current Ids1 ′ flowing through the pixel A having a high mobility μ and the drain-source current Ids2 ′ flowing through the pixel B having a low mobility μ. It will occur. Thus, when a large difference occurs between the pixels in the drain-source current Ids due to the variation in mobility μ from pixel to pixel, the uniformity of the screen is impaired.

ここで、先述した式(1)のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Idsが大きくなる。したがって、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図8に示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Bの帰還量ΔV2に比べて大きい。   Here, as is clear from the transistor characteristic equation of Equation (1), the drain-source current Ids increases when the mobility μ is large. Therefore, the feedback amount ΔV in the negative feedback increases as the mobility μ increases. As shown in FIG. 8, the feedback amount ΔV1 of the pixel A having a high mobility μ is larger than the feedback amount ΔV2 of the pixel B having a low mobility.

そこで、移動度補正処理によって駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVで当該駆動トランジスタ22のゲート入力側に、即ちゲート−ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μの画素ごとのばらつきを抑制することができる。   Therefore, by applying a negative feedback to the gate input side of the drive transistor 22, that is, the gate-source voltage Vgs with a feedback amount ΔV corresponding to the drain-source current Ids of the drive transistor 22 by mobility correction processing, the movement is performed. As the degree μ is larger, the negative feedback is larger, so that variation in mobility μ for each pixel can be suppressed.

具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μのばらつきが補正される。   Specifically, when the feedback amount ΔV1 is corrected in the pixel A having a high mobility μ, the drain-source current Ids greatly decreases from Ids1 ′ to Ids1. On the other hand, since the feedback amount ΔV2 of the pixel B having a low mobility μ is small, the drain-source current Ids decreases from Ids2 ′ to Ids2, and does not decrease that much. As a result, since the drain-source current Ids1 of the pixel A and the drain-source current Ids2 of the pixel B are substantially equal, the variation in the mobility μ is corrected.

以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。   In summary, when there are a pixel A and a pixel B having different mobility μ, the feedback amount ΔV1 of the pixel A having a high mobility μ is larger than the feedback amount ΔV2 of the pixel B having a low mobility μ. That is, the larger the mobility μ, the larger the feedback amount ΔV, and the larger the amount of decrease in the drain-source current Ids.

したがって、駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVで、駆動トランジスタ22のゲート入力側、即ちゲート−ソース間電圧Vgsに負帰還をかけることにより、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)に応じた帰還量ΔVで、駆動トランジスタ22のゲート入力側に負帰還をかける処理が移動度補正処理となる。   Accordingly, by applying negative feedback to the gate input side of the drive transistor 22, that is, the gate-source voltage Vgs, with a feedback amount ΔV corresponding to the drain-source current Ids of the drive transistor 22, pixels of different mobility μ are obtained. The current value of the drain-source current Ids is made uniform. As a result, variation in mobility μ for each pixel can be corrected. That is, the process of applying negative feedback to the gate input side of the drive transistor 22 with the feedback amount ΔV corresponding to the current flowing through the drive transistor 22 (drain-source current Ids) is the mobility correction process.

ここで、図2に示した画素(画素回路)20において、閾値補正、移動度補正の有無による映像信号の信号電位(サンプリング電位)Vsigと駆動トランジスタ22のドレイン・ソース間電流Idsとの関係について図9を用いて説明する。   Here, in the pixel (pixel circuit) 20 shown in FIG. 2, the relationship between the signal potential (sampling potential) Vsig of the video signal and the drain-source current Ids of the drive transistor 22 depending on the presence or absence of threshold correction and mobility correction. This will be described with reference to FIG.

図9において、(A)は閾値補正および移動度補正を共に行わない場合、(B)は移動度補正を行わず、閾値補正のみを行った場合、(C)は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図9(A)に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因してドレイン・ソース間電流Idsに画素A,B間で大きな差が生じることになる。   In FIG. 9, (A) does not perform both threshold correction and mobility correction, (B) does not perform mobility correction, and performs only threshold correction, (C) performs threshold correction and mobility correction. Each case is shown. As shown in FIG. 9A, when neither threshold correction nor mobility correction is performed, the drain-source current Ids is caused by variations in the threshold voltage Vth and the mobility μ for each of the pixels A and B. A large difference occurs between the pixels A and B.

これに対して、閾値補正のみを行った場合は、図9(B)に示すように、当該閾値補正によってドレイン−ソース間電流Idsのばらつきをある程度低減できるものの、移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差は残る。   On the other hand, when only the threshold correction is performed, as shown in FIG. 9B, although the variation in the drain-source current Ids can be reduced to some extent by the threshold correction, the pixels A and B having the mobility μ A difference in the drain-source current Ids between the pixels A and B due to the variation of each pixel remains.

そして、閾値補正および移動度補正を共に行うことにより、図9(C)に示すように、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差をほぼ無くすことができるために、どの階調においても有機EL素子21の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。   Then, by performing both the threshold correction and the mobility correction, as shown in FIG. 9C, the drain between the pixels A and B due to the variation of the threshold voltage Vth and the mobility μ for each of the pixels A and B. -Since the difference between the source currents Ids can be almost eliminated, the luminance variation of the organic EL element 21 does not occur at any gradation, and a display image with good image quality can be obtained.

また、図2に示した画素20は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量24によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。   Further, the pixel 20 shown in FIG. 2 has the function of bootstrap operation by the holding capacitor 24 described above in addition to the correction functions of threshold correction and mobility correction. Obtainable.

すなわち、有機EL素子21のI−V特性が経時変化し、これに伴って駆動トランジスタ22のソース電位Vsが変化したとしても、保持容量24によるブートストラップ動作により、駆動トランジスタ22のゲート−ソース間電位Vgsを一定に維持することができるために、有機EL素子21に流れる電流は変化せず一定となる。したがって、有機EL素子21の発光輝度も一定に保たれるために、有機EL素子21のI−V特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。   That is, even if the IV characteristic of the organic EL element 21 changes with time, and the source potential Vs of the drive transistor 22 changes accordingly, the bootstrap operation by the storage capacitor 24 causes the gate-source connection of the drive transistor 22. Since the potential Vgs can be maintained constant, the current flowing through the organic EL element 21 does not change and is constant. Therefore, since the light emission luminance of the organic EL element 21 is also kept constant, even if the IV characteristic of the organic EL element 21 changes with time, it is possible to realize an image display that does not cause luminance deterioration associated therewith.

以上説明したように、図2に示す画素構成を採る有機EL表示装置10において、ブートストラップ動作、閾値補正動作および移動度補正動作のための回路動作が正確に行われれば、有機EL素子21の経時劣化、駆動トランジスタ22の閾値電圧Vthや移動度μの特性ばらつきを防ぐことができ、それらの影響を受けることなく、有機EL素子21の発光輝度を一定に保つことができるため表示品質(品位)を向上できる。   As described above, in the organic EL display device 10 having the pixel configuration shown in FIG. 2, if the circuit operation for the bootstrap operation, the threshold value correction operation, and the mobility correction operation is accurately performed, It is possible to prevent deterioration over time and variations in characteristics of the threshold voltage Vth and mobility μ of the driving transistor 22 and to maintain the light emission luminance of the organic EL element 21 without being affected by them. ) Can be improved.

(有機EL素子のターンオン)
ところで、図10のタイミング波形図に示すように、信号電位Vsigの書込み期間および移動度補正期間において、駆動トランジスタ22のソース電位Vsが有機EL素子21の閾値電圧Vth(el)に達した場合に、有機EL素子21がカットオフ状態からオン状態に遷移するため、それ以後駆動トランジスタ22のソース電位Vsが有機EL素子21の閾値電圧Vth(el)から増加しなくなる(これを有機EL素子のターンオンとする)。
(Organic EL element turn-on)
By the way, as shown in the timing waveform diagram of FIG. 10, when the source potential Vs of the drive transistor 22 reaches the threshold voltage Vth (el) of the organic EL element 21 in the writing period and mobility correction period of the signal potential Vsig. Since the organic EL element 21 changes from the cut-off state to the on state, the source potential Vs of the drive transistor 22 does not increase from the threshold voltage Vth (el) of the organic EL element 21 thereafter (this is the turn-on of the organic EL element). And).

これにより、有機EL素子21がターンオンした画素の発光期間における駆動トランジスタ22のゲート−ソース間電圧Vgs′は、
Vgs′=Vsig−Vth(el)
となる。
As a result, the gate-source voltage Vgs ′ of the drive transistor 22 during the light emission period of the pixel in which the organic EL element 21 is turned on is
Vgs ′ = Vsig−Vth (el)
It becomes.

このときのドレイン−ソース間電流Idsは、閾値補正と移動度補正を正確に行った場合の先述した式(2)に示す電流式と異なり、次式(3)に示すように、
Ids=(1/2)・μ(W/L)Cox(Vsig−Vth(el)−Vth)2
……(3)
なる電流式で表わされ、有機EL素子21の閾値電圧Vth(el)と駆動トランジスタ22の閾値電圧Vthが項に含まれており、また、移動度μの補正項(ΔV)が含まれなくなる。
The drain-source current Ids at this time is different from the current equation shown in the equation (2) when the threshold correction and the mobility correction are accurately performed, as shown in the following equation (3):
Ids = (1/2) · μ (W / L) Cox (Vsig−Vth (el) −Vth) 2
...... (3)
The threshold voltage Vth (el) of the organic EL element 21 and the threshold voltage Vth of the drive transistor 22 are included in the terms, and the correction term (ΔV) of the mobility μ is not included. .

つまり、信号電位Vsigの書込み期間および移動度補正期間において有機EL素子21がターンオンすると、式(3)から明らかなように、駆動トランジスタ22の閾値電圧Vth、移動度μおよび有機EL素子21の経時劣化に伴う閾値ばらつきを補正することができなくなり、その結果、画面のユニフォーミティが損なわれるため良好な画質の表示画像を得ることができなくなる。   That is, when the organic EL element 21 is turned on in the writing period and the mobility correction period of the signal potential Vsig, the threshold voltage Vth of the drive transistor 22, the mobility μ, and the aging of the organic EL element 21 are evident from the equation (3). It becomes impossible to correct the threshold variation due to the deterioration, and as a result, the uniformity of the screen is lost, and a display image with good image quality cannot be obtained.

また、電源供給線32の電位が高電位Vccpの状態で移動度補正処理を行うと、駆動トランジスタ22のソース電位Vsが急激に上昇し、移動度補正が急激にかかることなることから、駆動トランジスタ22に流れるドレイン−ソース間電流Idsの電流量が減少するために十分な発光輝度が得られなくなる。   Further, when the mobility correction process is performed in a state where the potential of the power supply line 32 is the high potential Vccp, the source potential Vs of the drive transistor 22 rises rapidly and the mobility correction is suddenly applied. Since the current amount of the drain-source current Ids flowing through 22 decreases, sufficient light emission luminance cannot be obtained.

一方、信号電位Vsigの書込み期間および移動度補正期間内に駆動トランジスタ22のソース電位Vsが有機EL素子21の閾値電圧Vth(el)に達しないように、書込みパルスWSのパルス幅で決まる書込み期間および移動度補正期間を短く設定することで、当該期間において有機EL素子21がターンオンしないようにすることができる。   On the other hand, the write period determined by the pulse width of the write pulse WS so that the source potential Vs of the drive transistor 22 does not reach the threshold voltage Vth (el) of the organic EL element 21 within the write period of the signal potential Vsig and the mobility correction period. By setting the mobility correction period to be short, the organic EL element 21 can be prevented from being turned on during the period.

しかしながら、信号電位Vsigの書込み期間および移動度補正期間を短くするために書込みパルスWSのパルス幅を狭く設定すると、走査線31(31−1〜31−m)の抵抗成分や寄生容量等に起因する波形なまりの影響を大きく受けて、表示パネル70の書込み走査回路40とその反対側(図1の例では、電源供給走査回路50側)では輝度差(シェーディング)が発生することになる。   However, if the pulse width of the write pulse WS is set narrow in order to shorten the write period and the mobility correction period of the signal potential Vsig, it is caused by the resistance component, parasitic capacitance, etc. of the scanning line 31 (31-1 to 31-m). Due to the influence of the rounded waveform, a luminance difference (shading) occurs between the writing scanning circuit 40 of the display panel 70 and the opposite side (in the example of FIG. 1, the power supply scanning circuit 50 side).

(本実施形態の特徴部分)
そこで、本実施形態では、信号電位Vsigの書込み期間および移動度補正期間において、電源供給線32(32−1〜32−m)の電位DSを高電位(第1電源電位)Vccpに維持するのではなく、当該高電位Vccpよりも低く、駆動トランジスタ22の導通状態を維持できる、低電位(第2電源電位)Viniとの間の第3電源電位Vccp2に下げる駆動方法を採るようにしている。
(Characteristics of this embodiment)
Therefore, in the present embodiment, the potential DS of the power supply line 32 (32-1 to 32-m) is maintained at the high potential (first power supply potential) Vccp in the writing period and the mobility correction period of the signal potential Vsig. Instead, a driving method is adopted in which the driving transistor 22 is lowered to the third power supply potential Vccp2 that is lower than the high potential Vccp and can maintain the conduction state of the driving transistor 22 and between the low potential (second power supply potential) Vini.

第3電源電位Vccp2は、電源供給走査回路50から高電位Vccpに代えて選択的に出力される。第3電源電位Vccp2としては、高電位Vccpよりも低く、駆動トランジスタ22の導通状態を維持できる電位範囲内であればよいが、当該電位範囲内においてできるだけ低い電位、即ち電位範囲の下限に近い電位である方が好ましい。   The third power supply potential Vccp2 is selectively output from the power supply scanning circuit 50 instead of the high potential Vccp. The third power supply potential Vccp2 may be any potential range that is lower than the high potential Vccp and within the potential range in which the conduction state of the drive transistor 22 can be maintained, but is as low as possible within the potential range, that is, a potential that is close to the lower limit of the potential range. Is preferable.

電源供給線32の電位DSを高電位Vccpから第3電源電位Vccp2に下げるタイミングは、信号線33の電位を基準電位Vofsから信号電位Vsigに切り替える時刻t5の直前の時刻t11とする。また、電源供給線32の電位DSを第3電源電位Vccp2から高電位Vccpに戻すタイミングは、信号線33の電位を信号電位Vsigから基準電位Vofsに切り替える時刻t8の直後の時刻t12とする。   The timing at which the potential DS of the power supply line 32 is lowered from the high potential Vccp to the third power supply potential Vccp2 is time t11 immediately before time t5 when the potential of the signal line 33 is switched from the reference potential Vofs to the signal potential Vsig. The timing at which the potential DS of the power supply line 32 is returned from the third power supply potential Vccp2 to the high potential Vccp is time t12 immediately after time t8 when the potential of the signal line 33 is switched from the signal potential Vsig to the reference potential Vofs.

続いて、図2に示す画素構成を採る有機EL表示装置10において、本実施形態に係る駆動方法を用いた場合の回路動作について、図11のタイミング波形図を基に図12の動作説明図を用いて説明する。   Next, in the organic EL display device 10 having the pixel configuration shown in FIG. 2, the operation explanatory diagram of FIG. 12 is shown based on the timing waveform diagram of FIG. 11 for the circuit operation when the driving method according to the present embodiment is used. It explains using.

なお、図12の動作説明図において、図5および図6の動作説明図と同等部分には同一符合を付して示している。図11のタイミング波形図における時刻t2〜t8は、図4のタイミング波形図における時刻t2〜t8に対応している。そして、時刻t4までの回路動作については、図4のタイミング波形図に基づく回路動作の場合と同じであるため、ここではその回路動作の説明については重複するので省略するものとする。   In the operation explanatory diagram of FIG. 12, the same parts as those in the operation explanatory diagrams of FIGS. 5 and 6 are denoted by the same reference numerals. Times t2 to t8 in the timing waveform diagram of FIG. 11 correspond to times t2 to t8 in the timing waveform diagram of FIG. Since the circuit operation up to time t4 is the same as the circuit operation based on the timing waveform diagram of FIG. 4, the description of the circuit operation is omitted here because it is redundant.

図11のタイミング波形図において、時刻t4で閾値補正期間が終了した後時刻t11で、図12(A)に示すように、電源供給線32の電位が高電位Vccpからそれよりも低い第3電源電位Vccp2が切り替わる。   In the timing waveform diagram of FIG. 11, at time t11 after the threshold correction period ends at time t4, as shown in FIG. 12A, the third power source whose potential of the power supply line 32 is lower than the high potential Vccp. The potential Vccp2 is switched.

次に、時刻t5で信号線33の電位が基準電位Vofsから映像信号の信号電圧Vsigに切り替わった後、時刻t6で走査線31の電位WSが低電位WS_L側から高電位WS_H側に遷移することで、図12(B)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込み、信号電位Vsigの書込み期間および移動度補正期間に入る。   Next, after the potential of the signal line 33 is switched from the reference potential Vofs to the signal voltage Vsig of the video signal at time t5, the potential WS of the scanning line 31 transits from the low potential WS_L side to the high potential WS_H side at time t6. Thus, as shown in FIG. 12B, the writing transistor 23 becomes conductive, the signal voltage Vsig of the video signal is sampled and written into the pixel 20, and the writing period of the signal potential Vsig and the mobility correction period are entered. .

信号電位Vsigの書込み期間および移動度補正期間において、有機EL素子21は始めカットオフ状態(ハイインピーダンス状態)にあるために、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は有機EL素子21の容量成分Celに流れ込み、よって当該容量成分Celの充電が開始される。   In the writing period and mobility correction period of the signal potential Vsig, since the organic EL element 21 is initially in a cutoff state (high impedance state), the power supply line 32 changes to the driving transistor 22 in accordance with the signal voltage Vsig of the video signal. The flowing current (drain-source current Ids) flows into the capacitance component Cel of the organic EL element 21, and charging of the capacitance component Cel is started.

このとき、電源供給線32の電位が高電位Vccpよりも低い第3電源電位Vccp2であるために、移動度補正処理時に駆動トランジスタ22に流れるドレイン−ソース間電流Idsの電流量が、電源供給線32の電位が高電位Vccpのときよりも減少し、駆動トランジスタ22のソース電位Vsの上昇が緩やかになる。   At this time, since the potential of the power supply line 32 is the third power supply potential Vccp2 that is lower than the high potential Vccp, the amount of the drain-source current Ids flowing through the drive transistor 22 during the mobility correction process is The potential of 32 is reduced as compared with the high potential Vccp, and the increase of the source potential Vs of the driving transistor 22 becomes moderate.

これにより、信号電位Vsigの書込み期間および移動度補正期間内に駆動トランジスタ22のソース電位Vsが有機EL素子21の閾値電圧Vth(el)に達することはなく、したがって、信号電位Vsigの書込み期間および移動度補正期間において有機EL素子21がターンオンすることはない。   Thus, the source potential Vs of the drive transistor 22 does not reach the threshold voltage Vth (el) of the organic EL element 21 within the writing period and mobility correction period of the signal potential Vsig. The organic EL element 21 is not turned on during the mobility correction period.

特に、第3電源電位Vccp2を、駆動トランジスタ22の導通状態を維持できる電位範囲内においてできるだけ低く設定することで、移動度補正処理時に駆動トランジスタ22に流れるドレイン−ソース間電流Idsの電流量をより減少し、駆動トランジスタ22のソース電位Vsの上昇をより緩やかにすることができるために、信号電位Vsigの書込み期間および移動度補正期間内での有機EL素子21のターンオンをより確実に防ぐことができる。   In particular, by setting the third power supply potential Vccp2 as low as possible within a potential range in which the conduction state of the drive transistor 22 can be maintained, the amount of drain-source current Ids flowing through the drive transistor 22 during the mobility correction process can be further increased. Since the increase in the source potential Vs of the drive transistor 22 can be made more moderate, it is possible to more reliably prevent the organic EL element 21 from being turned on during the writing period and the mobility correction period of the signal potential Vsig. it can.

信号電位Vsigの書込み期間および移動度補正期間における移動度補正の処理動作については先述した回路動作の場合と同様である。ここで、書込みゲインが1(理想値)であると仮定すると、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。   The mobility correction processing operation in the signal potential Vsig writing period and the mobility correction period is the same as the circuit operation described above. Assuming that the write gain is 1 (ideal value), the source potential Vs of the drive transistor 22 rises to the potential of Vofs−Vth + ΔV, so that the gate-source voltage Vgs of the drive transistor 22 is Vsig−Vofs + Vth. −ΔV.

そして、時刻t7で走査線31の電位WSが高電位WS_H側から低電位WS_L側に遷移することで、図12(C)に示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のソース電位Vsは、有機EL素子21の閾値電圧Vth(el)よりも低い電位Vel´にある。書込みトランジスタ23が非導通状態となることで、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。   Then, at time t7, the potential WS of the scanning line 31 is changed from the high potential WS_H side to the low potential WS_L side, so that the writing transistor 23 is turned off as illustrated in FIG. At this time, the source potential Vs of the drive transistor 22 is at a potential Vel ′ lower than the threshold voltage Vth (el) of the organic EL element 21. When the writing transistor 23 is turned off, the gate electrode of the driving transistor 22 is electrically disconnected from the signal line 33 and is in a floating state.

ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、保持容量24によるブートストラップ動作により、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する。駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、有機EL素子21のアノード電位は、駆動トランジスタ22のドレイン−ソース間電流Idsに応じて上昇する。   Here, when the gate electrode of the driving transistor 22 is in a floating state, the gate potential Vg of the driving transistor 22 varies in conjunction with the variation of the source potential Vs by the bootstrap operation by the storage capacitor 24. At the same time, the drain-source current Ids of the drive transistor 22 starts to flow into the organic EL element 21, so that the anode potential of the organic EL element 21 becomes the drain potential of the drive transistor 22. -Increases according to the source-to-source current Ids.

そして、有機EL素子21のアノード電位がVel+Vcathを越えると、有機EL素子21に駆動電流(発光電流)が流れ始めるために、有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電位Vsの上昇に他ならない。駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。このとき、ブートストラップゲインが1(理想値)であると仮定した場合、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。   When the anode potential of the organic EL element 21 exceeds Vel + Vcath, a driving current (light emission current) starts to flow through the organic EL element 21, and thus the organic EL element 21 starts to emit light. The increase in the anode potential of the organic EL element 21 is nothing but the increase in the source potential Vs of the drive transistor 22. When the source potential Vs of the drive transistor 22 rises, the gate potential Vg of the drive transistor 22 also rises in conjunction with the bootstrap operation of the storage capacitor 24. At this time, assuming that the bootstrap gain is 1 (ideal value), the amount of increase in the gate potential Vg is equal to the amount of increase in the source potential Vs.

次に、時刻t8で信号線33の電位が映像信号の信号電圧Vsigから基準電位Vofsに切り替わった後時刻t12で、図12(D)に示すように、電源供給線32の電位が第3電源電位Vccp2から高電位Vccpに切り替わる。これにより、駆動トランジスタ22に流れるドレイン−ソース間電流Idsの電流量が、電源供給線32の電位が第3電源電位Vccp2のときよりも増すため、駆動トランジスタ22のソース電位Vsが、電源供給線32の電位の切り替え直前の電位Vel″から上昇する。   Next, after the potential of the signal line 33 is switched from the signal voltage Vsig of the video signal to the reference potential Vofs at time t8, the potential of the power supply line 32 is changed to the third power source as shown in FIG. The potential Vccp2 is switched to the high potential Vccp. As a result, the amount of the drain-source current Ids flowing through the drive transistor 22 is greater than when the potential of the power supply line 32 is the third power supply potential Vccp2, so that the source potential Vs of the drive transistor 22 is It rises from the potential Vel ″ immediately before the switching of the potential of 32.

このとき、駆動トランジスタ22のゲート電極がフローティング状態にあるために、駆動トランジスタ22のソース電位Vsが上昇しても、保持容量24によるブートストラップ動作により、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動し、Vsig−Vofs+Vth−ΔV+Vel″となる。故に、発光期間中駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVで一定に保持される。   At this time, since the gate electrode of the drive transistor 22 is in a floating state, even if the source potential Vs of the drive transistor 22 rises, the gate potential Vg of the drive transistor 22 is changed to the source potential Vs by the bootstrap operation by the storage capacitor 24. Vsig−Vofs + Vth−ΔV + Vel ″. Therefore, the gate-source voltage Vgs of the driving transistor 22 is kept constant at Vsig−Vofs + Vth−ΔV during the light emission period.

(本実施形態の作用効果)
上述したように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた補正量(帰還量)ΔVで当該駆動トランジスタ22のゲート入力側に負帰還をかける移動度補正処理を、書込みトランジスタ22による映像信号の信号電圧Vsigの書込み処理と並行して実行する有機EL表示装置10において、信号電位Vsigの書込み期間および移動度補正期間に、電源供給線32の電位DSを高電位Vccpに維持するのではなく、当該高電位Vccpよりも低く、駆動トランジスタ22の導通状態を維持できる第3電源電位Vccp2に下げることにより、次のような作用効果を得ることができる。
(Operational effect of this embodiment)
As described above, the mobility correction process for applying negative feedback to the gate input side of the drive transistor 22 with the correction amount (feedback amount) ΔV corresponding to the drain-source current Ids flowing through the drive transistor 22 is performed by the write transistor 22. In the organic EL display device 10 executed in parallel with the writing process of the signal voltage Vsig of the video signal, the potential DS of the power supply line 32 is maintained at the high potential Vccp during the writing period of the signal potential Vsig and the mobility correction period. Instead, by lowering to the third power supply potential Vccp2 that is lower than the high potential Vccp and can maintain the conductive state of the drive transistor 22, the following operational effects can be obtained.

すなわち、駆動トランジスタ22の移動度補正時のドレイン−ソース間電流Idsの電流量を減少させ、駆動トランジスタ22のソース電位Vsの上昇を、電源供給線32の電位が高電位Vccpの状態で移動度補正の場合に比べて緩やかにすることができるため、信号電位Vsigの書込み期間および移動度補正期間内での有機EL素子21のターンオンを防ぐことができる。これにより、駆動トランジスタ22の閾値電圧Vth、移動度μおよび有機EL素子21の経時劣化に伴う閾値ばらつきを確実に補正することができるために良好な画質の表示画像を得ることができる。   That is, the current amount of the drain-source current Ids at the time of correcting the mobility of the drive transistor 22 is decreased, and the increase of the source potential Vs of the drive transistor 22 is caused when the potential of the power supply line 32 is at the high potential Vccp. Since it can be made gentler than in the case of correction, it is possible to prevent the organic EL element 21 from being turned on within the writing period and the mobility correction period of the signal potential Vsig. As a result, the threshold voltage Vth, the mobility μ of the driving transistor 22 and the threshold variation due to deterioration with time of the organic EL element 21 can be reliably corrected, so that a display image with good image quality can be obtained.

また、駆動トランジスタ22のソース電位Vsが緩やかに上昇することにより、移動度補正を、電源供給線32の電位が高電位Vccpの状態で移動度補正の場合に比べて緩やかに行うことが可能になることから、移動度補正処理時の駆動トランジスタ22のゲート−ソース間電圧Vgsの減少(ΔV)を少なくすることができる。これにより、駆動トランジスタ22により多くの電流量のドレイン−ソース間電流Idsを流すことができるため十分な発光輝度を得ることができる。   In addition, since the source potential Vs of the drive transistor 22 is gently increased, mobility correction can be performed more slowly than in the case of mobility correction when the potential of the power supply line 32 is at the high potential Vccp. Therefore, the decrease (ΔV) in the gate-source voltage Vgs of the drive transistor 22 during the mobility correction process can be reduced. As a result, since a large amount of drain-source current Ids can flow through the drive transistor 22, sufficient light emission luminance can be obtained.

また、書込みパルスWSのパルス幅で決まる信号電圧Vsigの書込み期間および移動度補正期間を短く設定しなくても、当該期間において有機EL素子21がターンオンしないようにすることができる。これにより、有機EL素子21がターンオンするまでの時間が、電源供給線32の電位が高電位Vccpの状態で移動度補正の場合に比べて長くなることから、信号電圧Vsigの書込み期間および移動度補正期間を長く設定することが可能になる。その結果、表示パネル70のシェーディングを防止することが可能になるためにより良好な画質の表示画像を得ることができる。   Further, the organic EL element 21 can be prevented from being turned on during the period without setting the writing period and mobility correction period of the signal voltage Vsig determined by the pulse width of the writing pulse WS to be short. As a result, the time until the organic EL element 21 is turned on becomes longer than that in the case of mobility correction when the potential of the power supply line 32 is at the high potential Vccp. Therefore, the writing period and mobility of the signal voltage Vsig It becomes possible to set a long correction period. As a result, it becomes possible to prevent shading of the display panel 70, so that a display image with better image quality can be obtained.

(変形例)
上記実施形態では、画素回路20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、無機EL素子、LED素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
(Modification)
In the above embodiment, the case where the present invention is applied to an organic EL display device using an organic EL element as the electro-optical element of the pixel circuit 20 has been described as an example. However, the present invention is not limited to this application example. Specifically, for all display devices using current-driven electro-optic elements (light-emitting elements) such as inorganic EL elements, LED elements, semiconductor laser elements, etc., whose emission luminance changes according to the value of current flowing through the device. Applicable.

[適用例]
以上説明した本発明に係る表示装置は、一例として、図13〜図15に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
[Application example]
The display device according to the present invention described above includes, as an example, various electronic devices illustrated in FIGS. 13 to 15, for example, electronic devices such as digital cameras, notebook personal computers, mobile terminal devices such as mobile phones, and video cameras. The present invention can be applied to display devices for electronic devices in various fields that display video signals input to the video signal or video signals generated in the electronic device as images or videos. An example of an electronic device to which the present invention is applied will be described below.

このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した実施形態の説明から明らかなように、本発明による表示装置は、駆動トランジスタ22の閾値電圧Vth、移動度μおよび有機EL素子21の経時劣化に伴う閾値ばらつきを確実に補正することができるために、各種の電子機器において、高品位な画像表示を行うことができる。   As described above, by using the display device according to the present invention as a display device for electronic devices in all fields, the display device according to the present invention has the threshold voltage Vth of the drive transistor 22, as is apparent from the above description of the embodiment. Since it is possible to surely correct the mobility μ and the threshold variation accompanying the deterioration with time of the organic EL element 21, high-quality image display can be performed in various electronic devices.

なお、本発明に係る表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部30に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。   Note that the display device according to the present invention includes a module-shaped one having a sealed configuration. For example, a display module formed by being affixed to an opposing portion such as transparent glass on the pixel array portion 30 is applicable. The transparent facing portion may be provided with a color filter, a protective film, and the like, and further the above-described light shielding film. Note that the display module may be provided with a circuit unit for inputting / outputting signals from the outside to the pixel array unit, an FPC (flexible printed circuit), and the like.

図13は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明に係る表示装置を用いることにより作成される。   FIG. 13 is a perspective view showing a television to which the present invention is applied. The television according to this application example includes a video display screen unit 101 including a front panel 102, a filter glass 103, and the like, and is created by using the display device according to the present invention as the video display screen unit 101.

図14は、本発明が適用されるデジタルカメラを示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明に係る表示装置を用いることにより作製される。   14A and 14B are perspective views showing a digital camera to which the present invention is applied. FIG. 14A is a perspective view seen from the front side, and FIG. 14B is a perspective view seen from the back side. The digital camera according to this application example includes a light emitting unit 111 for flash, a display unit 112, a menu switch 113, a shutter button 114, and the like, and is manufactured by using the display device according to the present invention as the display unit 112.

図15は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明に係る表示装置を用いることにより作製される。   FIG. 15 is a perspective view showing a notebook personal computer to which the present invention is applied. A notebook personal computer according to this application example includes a main body 121 including a keyboard 122 that is operated when characters and the like are input, a display unit 123 that displays an image, and the like. It is produced by using.

図16は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明に係る表示装置を用いることにより作製される。   FIG. 16 is a perspective view showing a video camera to which the present invention is applied. The video camera according to this application example includes a main body 131, a lens 132 for shooting an object on a side facing forward, a start / stop switch 133 at the time of shooting, a display unit 134, and the like. It is manufactured by using such a display device.

図17は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含み、そのディスプレイ144やサブディスプレイ145として本発明に係る表示装置を用いることにより作製される。   FIG. 17 is a perspective view showing a mobile terminal device to which the present invention is applied, for example, a mobile phone, in which (A) is a front view in an open state, (B) is a side view thereof, and (C) is closed. (D) is a left side view, (E) is a right side view, (F) is a top view, and (G) is a bottom view. The mobile phone according to this application example includes an upper housing 141, a lower housing 142, a connecting portion (here, a hinge portion) 143, a display 144, a sub display 145, a picture light 146, a camera 147, and the like. And the sub display 145 is manufactured by using the display device according to the present invention.

本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。1 is a system configuration diagram showing an outline of the configuration of an active matrix display device to which the present invention is applied. 画素(画素回路)の具体的な構成例を示す回路図である。It is a circuit diagram which shows the specific structural example of a pixel (pixel circuit). 画素の断面構造の一例を示す断面図である。It is sectional drawing which shows an example of the cross-sectional structure of a pixel. 本発明の前提となる回路動作の説明に供するタイミング波形図である。It is a timing waveform diagram with which it uses for description of the circuit operation | movement used as the premise of this invention. 本発明の前提となる回路動作の説明図(その1)である。It is explanatory drawing (the 1) of the circuit operation | movement used as the premise of this invention. 本発明の前提となる回路動作の説明図(その2)である。It is explanatory drawing (the 2) of the circuit operation | movement used as the premise of this invention. 駆動トランジスタの閾値電圧Vthのばらつきに起因する課題の説明に供する特性図である。It is a characteristic view with which it uses for description of the subject resulting from the dispersion | variation in the threshold voltage Vth of a drive transistor. 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。It is a characteristic view with which it uses for description of the subject resulting from the dispersion | variation in the mobility (mu) of a drive transistor. 閾値補正、移動度補正の有無による映像信号の信号電圧Vsigと駆動トランジスタのドレイン・ソース間電流Idsとの関係の説明に供する特性図である。FIG. 6 is a characteristic diagram for explaining the relationship between the signal voltage Vsig of the video signal and the drain-source current Ids of the drive transistor depending on whether or not threshold correction and mobility correction are performed. 信号書込み期間および移動度補正期間に有機EL素子がターンオンする場合の動作説明に供するタイミング波形図である。It is a timing waveform diagram with which it uses for operation | movement description when an organic EL element turns on in a signal writing period and a mobility correction period. 本実施形態に係る駆動方法を用いた場合の回路動作の説明に供するタイミング波形図である。It is a timing waveform diagram with which it uses for description of the circuit operation | movement at the time of using the drive method which concerns on this embodiment. 本実施形態に係る駆動方法を用いた場合の回路動作の説明図である。It is explanatory drawing of the circuit operation at the time of using the drive method which concerns on this embodiment. 本発明が適用されるテレビジョンセットの外観を示す斜視図である。It is a perspective view which shows the external appearance of the television set to which this invention is applied. 本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。It is a perspective view which shows the external appearance of the digital camera to which this invention is applied, (A) is the perspective view seen from the front side, (B) is the perspective view seen from the back side. 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。1 is a perspective view illustrating an appearance of a notebook personal computer to which the present invention is applied. 本発明が適用されるビデオカメラの外観を示す斜視図である。It is a perspective view which shows the external appearance of the video camera to which this invention is applied. 本発明が適用される携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is an external view which shows the mobile telephone to which this invention is applied, (A) is the front view in the open state, (B) is the side view, (C) is the front view in the closed state, (D) Is a left side view, (E) is a right side view, (F) is a top view, and (G) is a bottom view.

符号の説明Explanation of symbols

10…有機EL表示装置、20…画素(画素回路)、21…有機EL素子、22…駆動トランジスタ、23…書込みトランジスタ、24…保持容量、30…画素アレイ部、31(31−1〜31−m)…走査線、32(32−1〜32−m)…電源供給線、33(33−1〜33−n)…信号線、34…共通電源供給線、40…書込み走査回路、50…電源供給走査回路、60…水平駆動回路、70…表示パネル   DESCRIPTION OF SYMBOLS 10 ... Organic EL display device, 20 ... Pixel (pixel circuit), 21 ... Organic EL element, 22 ... Drive transistor, 23 ... Write transistor, 24 ... Retention capacity, 30 ... Pixel array part, 31 (31-1 to 31-31) m) ... scanning line, 32 (32-1 to 32-m) ... power supply line, 33 (33-1 to 33-n) ... signal line, 34 ... common power supply line, 40 ... write scanning circuit, 50 ... Power supply scanning circuit, 60 ... horizontal drive circuit, 70 ... display panel

Claims (4)

電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第1電源電位と、当該第1電源電位よりも低い第2電源電位と、前記第1電源電位よりも低く前記駆動トランジスタの導通状態を維持できる第3電源電位とを選択的に供給する電源供給走査回路とを備え、
前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行い、当該閾値補正処理の後に前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート入力側に負帰還をかける移動度補正処理を、前記書込みトランジスタによる前記映像信号の書込み処理と並行して行なう表示装置であって、
前記電源供給走査回路は、
前記閾値補正処理を行う前に前記第2電源電位を前記電源供給線に供給し、
前記閾値補正処理を行うときに前記第2電源電位に代えて前記第1電源電位を前記電源供給線に供給し、
前記移動度補正処理を行うときに前記第1電源電位に代えて前記第3電源電位を前記電源供給線に供給する
ことを特徴とする表示装置。
An electro-optic element;
A write transistor having a gate electrode connected to the scan line and one electrode connected to the signal line;
A driving transistor having a gate electrode connected to the other electrode of the writing transistor, one electrode connected to a power supply line, and the other electrode connected to an anode electrode of the electro-optic element;
A pixel array section in which pixels having one storage electrode connected to the gate electrode of the driving transistor and the other electrode connected to the other electrode of the driving transistor are arranged in a matrix;
A first power supply potential, a second power supply potential lower than the first power supply potential, and a third power supply potential lower than the first power supply potential and capable of maintaining the conductive state of the driving transistor are selectively applied to the power supply line. A power supply scanning circuit for supplying to
Performing threshold correction processing for changing the potential of the other electrode of the drive transistor toward the potential obtained by subtracting the threshold voltage of the drive transistor from the initialization potential with reference to the initialization potential of the gate electrode of the drive transistor, A mobility correction process for applying negative feedback to the gate input side of the drive transistor with a correction amount corresponding to the current flowing through the drive transistor after the threshold correction process is performed in parallel with the video signal write process by the write transistor. A display device to perform,
The power supply scanning circuit includes:
Supplying the second power supply potential to the power supply line before performing the threshold correction processing;
Supplying the first power supply potential to the power supply line instead of the second power supply potential when performing the threshold correction processing;
The display device, wherein the third power supply potential is supplied to the power supply line instead of the first power supply potential when the mobility correction process is performed.
前記第3電源電位は、前記駆動トランジスタの導通状態を維持できる電位範囲の下限に近い電位である
ことを特徴とする請求項1記載の表示装置。
The display device according to claim 1, wherein the third power supply potential is a potential close to a lower limit of a potential range in which the conduction state of the driving transistor can be maintained.
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第1電源電位と、当該第1電源電位よりも低い第2電源電位と、前記第1電源電位よりも低く前記駆動トランジスタの導通状態を維持できる第3電源電位とを選択的に供給する電源供給走査回路とを備え、
前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行い、当該閾値補正処理の後に前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート入力側に負帰還をかける移動度補正処理を、前記書込みトランジスタによる前記映像信号の書込み処理と並行して行なう表示装置の駆動方法であって、
前記閾値補正処理を行う前に前記第2電源電位を前記電源供給線に供給し、
前記閾値補正処理を行うときに前記第2電源電位に代えて前記第1電源電位を前記電源供給線に供給し、
前記移動度補正処理を行うときに前記第1電源電位に代えて前記第3電源電位を前記電源供給線に供給する
ことを特徴とする表示装置の駆動方法。
An electro-optic element;
A write transistor having a gate electrode connected to the scan line and one electrode connected to the signal line;
A driving transistor having a gate electrode connected to the other electrode of the writing transistor, one electrode connected to a power supply line, and the other electrode connected to an anode electrode of the electro-optic element;
A pixel array section in which pixels having one storage electrode connected to the gate electrode of the driving transistor and the other electrode connected to the other electrode of the driving transistor are arranged in a matrix;
A first power supply potential, a second power supply potential lower than the first power supply potential, and a third power supply potential lower than the first power supply potential and capable of maintaining the conductive state of the driving transistor are selectively applied to the power supply line. A power supply scanning circuit for supplying to
Performing threshold correction processing for changing the potential of the other electrode of the drive transistor toward the potential obtained by subtracting the threshold voltage of the drive transistor from the initialization potential with reference to the initialization potential of the gate electrode of the drive transistor, A mobility correction process for applying negative feedback to the gate input side of the drive transistor with a correction amount corresponding to the current flowing through the drive transistor after the threshold correction process is performed in parallel with the video signal write process by the write transistor. A method for driving a display device, comprising:
Supplying the second power supply potential to the power supply line before performing the threshold correction processing;
Supplying the first power supply potential to the power supply line instead of the second power supply potential when performing the threshold correction processing;
A method for driving a display device, comprising: supplying the third power supply potential to the power supply line instead of the first power supply potential when performing the mobility correction process.
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第1電源電位と、当該第1電源電位よりも低い第2電源電位と、前記第1電源電位よりも低く前記駆動トランジスタの導通状態を維持できる第3電源電位とを選択的に供給する電源供給走査回路とを備え、
前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行い、当該閾値補正処理の後に前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート入力側に負帰還をかける移動度補正処理を、前記書込みトランジスタによる前記映像信号の書込み処理と並行して行なう表示装置を有する電子機器であって、
前記電源供給走査回路は、
前記閾値補正処理を行う前に前記第2電源電位を前記電源供給線に供給し、
前記閾値補正処理を行うときに前記第2電源電位に代えて前記第1電源電位を前記電源供給線に供給し、
前記移動度補正処理を行うときに前記第1電源電位に代えて前記第3電源電位を前記電源供給線に供給する
ことを特徴とする電子機器。
An electro-optic element;
A write transistor having a gate electrode connected to the scan line and one electrode connected to the signal line;
A driving transistor having a gate electrode connected to the other electrode of the writing transistor, one electrode connected to a power supply line, and the other electrode connected to an anode electrode of the electro-optic element;
A pixel array section in which pixels having one storage electrode connected to the gate electrode of the driving transistor and the other electrode connected to the other electrode of the driving transistor are arranged in a matrix;
A first power supply potential, a second power supply potential lower than the first power supply potential, and a third power supply potential lower than the first power supply potential and capable of maintaining the conductive state of the driving transistor are selectively applied to the power supply line. A power supply scanning circuit for supplying to
Performing threshold correction processing for changing the potential of the other electrode of the drive transistor toward the potential obtained by subtracting the threshold voltage of the drive transistor from the initialization potential with reference to the initialization potential of the gate electrode of the drive transistor, A mobility correction process for applying negative feedback to the gate input side of the drive transistor with a correction amount corresponding to the current flowing through the drive transistor after the threshold correction process is performed in parallel with the video signal write process by the write transistor. An electronic device having a display device to perform,
The power supply scanning circuit includes:
Supplying the second power supply potential to the power supply line before performing the threshold correction processing;
Supplying the first power supply potential to the power supply line instead of the second power supply potential when performing the threshold correction processing;
An electronic apparatus comprising: supplying the third power supply potential to the power supply line instead of the first power supply potential when performing the mobility correction process.
JP2008085666A 2008-03-28 2008-03-28 Display device, method for driving display device, and electronic device Pending JP2009237425A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008085666A JP2009237425A (en) 2008-03-28 2008-03-28 Display device, method for driving display device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008085666A JP2009237425A (en) 2008-03-28 2008-03-28 Display device, method for driving display device, and electronic device

Publications (1)

Publication Number Publication Date
JP2009237425A true JP2009237425A (en) 2009-10-15

Family

ID=41251404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008085666A Pending JP2009237425A (en) 2008-03-28 2008-03-28 Display device, method for driving display device, and electronic device

Country Status (1)

Country Link
JP (1) JP2009237425A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010039436A (en) * 2008-08-08 2010-02-18 Sony Corp Display panel module and electronic apparatus
JP2010039435A (en) * 2008-08-08 2010-02-18 Sony Corp Display panel module and electronic apparatus
CN113433720A (en) * 2021-06-17 2021-09-24 惠科股份有限公司 Liquid crystal display panel testing method and device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010039436A (en) * 2008-08-08 2010-02-18 Sony Corp Display panel module and electronic apparatus
JP2010039435A (en) * 2008-08-08 2010-02-18 Sony Corp Display panel module and electronic apparatus
US8212748B2 (en) 2008-08-08 2012-07-03 Sony Corporation Display panel module and electronic apparatus
US8284187B2 (en) 2008-08-08 2012-10-09 Sony Corporation Display panel module and electronic apparatus
CN113433720A (en) * 2021-06-17 2021-09-24 惠科股份有限公司 Liquid crystal display panel testing method and device

Similar Documents

Publication Publication Date Title
JP4623138B2 (en) Display device and electronic device
JP4715833B2 (en) Display device, display device driving method, and electronic apparatus
JP5287210B2 (en) Display device and electronic device
JP4508205B2 (en) Display device, display device driving method, and electronic apparatus
JP4293262B2 (en) Display device, display device driving method, and electronic apparatus
JP4640443B2 (en) Display device, display device driving method, and electronic apparatus
JP4605261B2 (en) Display device, display device driving method, and electronic apparatus
JP2009109521A (en) Display apparatus, driving method for display apparatus and electronic apparatus
JP4640442B2 (en) Display device, display device driving method, and electronic apparatus
JP2009103868A (en) Display device and electronic equipment
JP2008310128A (en) Display, method for driving display, and electronic equipment
JP2010281914A (en) Display, method for driving display, and electronic device
JP2010145578A (en) Display device, method of driving display device, and electronic apparatus
JP2009169145A (en) Display device, method of driving the same and electronic equipment
JP2009104013A (en) Display device, driving method thereof, and electronic apparatus
JP2009294508A (en) Display, method of driving display, and electronic device
JP2010145581A (en) Display device, method of driving display device, and electronic apparatus
JP2009128404A (en) Display device, driving method of display device, and electronic equipment
JP2009109519A (en) Display device and electronic apparatus
JP2008249743A (en) Display device, driving method of display device, and electronic equipment
JP2008249744A (en) Display device, driving method of display device, and electronic equipment
JP2010008718A (en) Display device, driving method of display device, and electronic apparatus
JP2010145893A (en) Display, method of driving display, and electronic device
JP2009251546A (en) Display device, method for driving the same, and electronic device
JP2009251545A (en) Display device, method for driving the same, and electronic device