JP2008249744A - Display device, driving method of display device, and electronic equipment - Google Patents

Display device, driving method of display device, and electronic equipment Download PDF

Info

Publication number
JP2008249744A
JP2008249744A JP2007087004A JP2007087004A JP2008249744A JP 2008249744 A JP2008249744 A JP 2008249744A JP 2007087004 A JP2007087004 A JP 2007087004A JP 2007087004 A JP2007087004 A JP 2007087004A JP 2008249744 A JP2008249744 A JP 2008249744A
Authority
JP
Japan
Prior art keywords
transistor
write
writing
pixel
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007087004A
Other languages
Japanese (ja)
Inventor
Masatsugu Tomita
昌嗣 冨田
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007087004A priority Critical patent/JP2008249744A/en
Publication of JP2008249744A publication Critical patent/JP2008249744A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To decrease the number of elements constituting a pixel circuit and the number of wiring lines, and to minimize an influence of characteristic variance of transistors regarding driving timing of an electrooptical element. <P>SOLUTION: A display device is so configured that source potentials (Vccp/Vini) supplied from a power supply scan circuit 50 to a driving transistor 22 can be switched, and while the driving transistor 22 is used in common as a transistor controlling light-emission period/non-light emission period of an organic EL element 21, a signal write preparation period is provided to temporary hold the signal voltage Vsig of a video signal which is written first in a second holding capacitor 27 in the signal write preparation period. Then a voltage (for example, 2Vsig) higher than the signal voltage Vsig of the video signal is written to a first holding capacitor 26, and then the signal voltage Vsig temporarily held in the second holding capacitor 27 is written in the first holding capacitor 26. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状(マトリクス状)に配置されてなる平面型(フラットパネル型)の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。   The present invention relates to a display device, a display device driving method, and an electronic apparatus, and more particularly to a flat (flat panel) display device in which pixels including electro-optical elements are arranged in a matrix (matrix shape), and the display device And an electronic apparatus having the display device.

近年、画像表示を行なう表示装置の分野では、発光素子を含む画素(画素回路)が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機EL(Electro Luminescence)素子を用いた有機EL表示装置が開発され、商品化が進められている。   In recent years, in the field of display devices that perform image display, flat display devices in which pixels (pixel circuits) including light emitting elements are arranged in a matrix are rapidly spreading. As a flat display device, as a light emitting element of a pixel, a so-called current-driven electro-optical element whose light emission luminance changes according to a current value flowing through the device, for example, a phenomenon that emits light when an electric field is applied to an organic thin film is used. An organic EL display device using an organic EL (Electro Luminescence) element has been developed and commercialized.

有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子が10V以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素ごとに当該液晶セルにて光源(バックライト)からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかも液晶表示装置には必須なバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機EL素子の応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。   The organic EL display device has the following features. That is, since the organic EL element can be driven with an applied voltage of 10 V or less, it has low power consumption and is a self-luminous element. Therefore, for each pixel including the liquid crystal cell, the liquid crystal cell emits light from the light source (backlight). Compared to a liquid crystal display device that displays an image by controlling the light intensity, the image is highly visible, and the liquid crystal display device does not require an illumination member such as a backlight. Is easy. Furthermore, since the response speed of the organic EL element is as high as about several μsec, an afterimage at the time of displaying a moving image does not occur.

有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式を採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線(即ち、画素数)の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。   In the organic EL display device, as in the liquid crystal display device, a simple (passive) matrix method and an active matrix method can be adopted as the driving method. However, although the simple matrix display device has a simple structure, the light-emission period of the electro-optic element decreases with an increase in the number of scanning lines (that is, the number of pixels), thereby realizing a large-sized and high-definition display device. There are problems such as difficult.

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ(一般には、TFT(Thin Film Transistor;薄膜トランジスタ))によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が1フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。   Therefore, in recent years, the current flowing through the electro-optical element is controlled by an active element provided in the same pixel circuit as the electro-optical element, for example, an insulated gate field effect transistor (generally, a TFT (Thin Film Transistor)). Active matrix display devices have been actively developed. An active matrix display device can easily realize a large-sized and high-definition display device because the electro-optic element continues to emit light over a period of one frame.

ところで、一般的に、有機EL素子のI−V特性(電流−電圧特性)は、時間が経過すると劣化(いわゆる、経時劣化)することが知られている。有機EL素子を電流駆動するトランジスタ(以下、「駆動トランジスタ」と記述する)としてNチャネル型のTFTを用いた画素回路では、駆動トランジスタのソース側に有機EL素子が接続されることになるために、有機EL素子のI−V特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Vgsが変化し、その結果、有機EL素子の発光輝度も変化する。   By the way, it is generally known that the IV characteristic (current-voltage characteristic) of the organic EL element is deteriorated with time (so-called deterioration with time). In a pixel circuit using an N-channel TFT as a transistor for driving an organic EL element with current (hereinafter referred to as “driving transistor”), the organic EL element is connected to the source side of the driving transistor. When the IV characteristic of the organic EL element deteriorates with time, the gate-source voltage Vgs of the driving transistor changes, and as a result, the emission luminance of the organic EL element also changes.

このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機EL素子の動作点で決まる。そして、有機EL素子のI−V特性が劣化すると、駆動トランジスタと有機EL素子の動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Vgsが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機EL素子に流れる電流値も変化するために、有機EL素子の発光輝度が変化することになる。   This will be described more specifically. The source potential of the drive transistor is determined by the operating point of the drive transistor and the organic EL element. When the IV characteristic of the organic EL element deteriorates, the operating point of the driving transistor and the organic EL element fluctuates. Therefore, even if the same voltage is applied to the gate of the driving transistor, the source potential of the driving transistor changes. To do. As a result, since the source-gate voltage Vgs of the drive transistor changes, the value of the current flowing through the drive transistor changes. As a result, since the value of the current flowing through the organic EL element also changes, the light emission luminance of the organic EL element changes.

また、ポリシリコンTFTを用いた画素回路では、有機EL素子のI−V特性の経時劣化に加えて、駆動トランジスタの閾値電圧Vthや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度(以下、「駆動トランジスタの移動度」と記述する)μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Vthや移動度μが画素ごとに異なったりする(個々のトランジスタ特性にばらつきがある)。   In addition, in a pixel circuit using a polysilicon TFT, in addition to the deterioration over time of the IV characteristics of the organic EL element, the threshold voltage Vth of the driving transistor and the mobility of the semiconductor thin film that constitutes the channel of the driving transistor (hereinafter referred to as the following) Μ described as “driving transistor mobility” changes with time, and the threshold voltage Vth and mobility μ vary from pixel to pixel due to variations in the manufacturing process (individual transistor characteristics vary).

駆動トランジスタの閾値電圧Vthや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに画素間で同じ電圧を印加しても、有機EL素子の発光輝度に画素間でばらつきが生じ、その結果、画面の一様性(ユニフォーミティ)が損なわれる。   If the threshold voltage Vth and mobility μ of the driving transistor differ from pixel to pixel, the current value flowing through the driving transistor varies from pixel to pixel. Therefore, even if the same voltage is applied to the gate of the driving transistor between the pixels, The light emission luminance of the EL element varies among the pixels, and as a result, the uniformity of the screen is lost.

そこで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、有機EL素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Vthの変動に対する補正(以下、「閾値補正」と記述する)や、駆動トランジスタの移動度μの変動に対する補正(以下、「移動度補正」と記述する)の各補正機能を画素回路の各々に持たせる構成を採っている(例えば、特許文献1参照)。   Therefore, even if the IV characteristic of the organic EL element deteriorates with time, or the threshold voltage Vth or mobility μ of the driving transistor changes with time, the light emission luminance of the organic EL element is not affected by those effects. In order to keep constant, the compensation function for the characteristic variation of the organic EL element, the correction for the variation of the threshold voltage Vth of the driving transistor (hereinafter referred to as “threshold correction”), the mobility μ of the driving transistor Each pixel circuit is provided with a correction function for correction of fluctuations (hereinafter referred to as “mobility correction”) (see, for example, Patent Document 1).

このように、画素回路の各々に、有機EL素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Vthや移動度μの変動に対する補正機能を持たせることで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つことができる。   As described above, each of the pixel circuits has the compensation function for the characteristic variation of the organic EL element and the correction function for the threshold voltage Vth and the mobility μ of the driving transistor, so that the IV characteristic of the organic EL element is improved. Even if the deterioration with time or the threshold voltage Vth or mobility μ of the driving transistor changes with time, the light emission luminance of the organic EL element can be kept constant without being affected by them.

特開2006−133542号公報JP 2006-133542 A

しかしながら、特許文献1記載の従来技術では、閾値電圧Vthや移動度μの変動に対する補正機能を実現するためにスイッチングトランジスタを追加した構成を採っているために、画素回路を構成する素子数が多くなり、画素サイズの微細化、ひいては表示装置の高精細化の妨げとなる。   However, since the conventional technique described in Patent Document 1 employs a configuration in which a switching transistor is added to realize a correction function for fluctuations in threshold voltage Vth and mobility μ, the number of elements constituting the pixel circuit is large. This hinders miniaturization of the pixel size and hence high definition of the display device.

さらに、有機EL素子を駆動する駆動トランジスタに対してスイッチングトランジスタを直列に接続し、当該スイッチングトランジスタの導通/非導通によって有機EL素子の発光期間/非発光期間の制御を行なう構成を採っているために、有機EL素子の駆動タイミングに関して、駆動トランジスタとスイッチングトランジスタの2つのトランジスタの特性ばらつきの影響を受けることになる。   Furthermore, the switching transistor is connected in series to the driving transistor for driving the organic EL element, and the light emission period / non-light emission period of the organic EL element is controlled by the conduction / non-conduction of the switching transistor. In addition, the driving timing of the organic EL element is affected by variations in characteristics of the two transistors, the driving transistor and the switching transistor.

そこで、本発明は、画素回路を構成する素子数や配線数の削減を図るとともに、電気光学素子の駆動タイミングに関してトランジスタの特性ばらつきの影響を最小限に抑えることが可能な表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器を提供することを目的とする。   Therefore, the present invention aims to reduce the number of elements and the number of wirings that constitute a pixel circuit, and to minimize the influence of transistor characteristic variations on the drive timing of the electro-optical element, and the display apparatus An object of the present invention is to provide a driving method and an electronic apparatus having the display device.

上記目的を達成するために、第1の発明は、電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極に一方の電極が接続された第1書き込みトランジスタと、前記書き込みトランジスタの他方の電極と信号線との間に接続された第2書き込みトランジスタと、前記駆動トランジスタのゲート電極とソース電極の間に接続された第1保持容量と、前記第1,第2書き込みトランジスタの共通接続ノードに一方の電極が接続された第3書き込みトランジスタと、前記第3書き込みトランジスタの他方の電極に接続された第2保持容量とを含む画素が行列状に配置されてなる画素アレイ部を有する表示装置において、前記画素アレイ部の各画素を行単位で走査して、前記第1書き込みトランジスタの導通/非導通の駆動を行なう第1走査手段と、前記第1書き込みトランジスタが非導通状態にあるときに前記映像信号の信号電圧よりも高い電圧を、次いで前記第1書き込みトランジスタが少なくとも導通状態にあるときに前記映像信号を前記信号線に供給する供給手段と、前記画素アレイ部の各画素を行単位で走査して、前記供給手段から前記信号線に供給された前記映像信号の信号電圧よりも高い電圧および前記映像信号を書き込むべく前記第2書き込みトランジスタによる書き込み駆動を行なう第2走査手段と、前記画素アレイ部の各画素を行単位で走査して、前記第2書き込みトランジスタによって書き込まれた前記映像信号の信号電圧よりも高い電圧を前記第2保持容量に書き込み、前記第2書き込みトランジスタによる非書き込み期間で前記第1書き込みトランジスタの導通期間に前記第2保持容量に保持した前記映像信号の信号電圧よりも高い電圧を、前記第1書き込みトランジスタを通して前記第1保持容量に書き込むべく前記第3書き込みトランジスタによる書き込み駆動を行なう第3走査手段と、前記画素アレイ部の各画素を行単位で走査して、前記第2書き込みトランジスタによって書き込まれた前記映像信号を前記第3保持容量に書き込み、前記第2書き込みトランジスタによる非書き込み期間で前記第1書き込みトランジスタの導通期間に前記第3保持容量に保持した前記映像信号を、前記第1書き込みトランジスタを通して前記第1保持容量に書き込むべく前記第4書き込みトランジスタによる書き込み駆動を行なう第4走査手段と、前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して、第1電位と当該第1電位よりも低い第2電位とを選択的に供給する第5走査手段とを設けた構成を採っている。   To achieve the above object, the first invention includes an electro-optic element, a drive transistor that drives the electro-optic element, a first writing transistor having one electrode connected to a gate electrode of the drive transistor, A second write transistor connected between the other electrode of the write transistor and a signal line; a first storage capacitor connected between a gate electrode and a source electrode of the drive transistor; A pixel in which pixels including a third write transistor having one electrode connected to the common connection node of the write transistor and a second storage capacitor connected to the other electrode of the third write transistor are arranged in a matrix. In the display device having the array portion, each pixel of the pixel array portion is scanned in a row unit, and the first writing transistor A first scanning means for driving conduction / non-conduction, a voltage higher than a signal voltage of the video signal when the first writing transistor is in a non-conduction state, and then the first writing transistor is at least in a conduction state. Supply means for supplying the video signal to the signal line at a certain time, and scanning each pixel of the pixel array unit in a row unit, from the signal voltage of the video signal supplied to the signal line from the supply means A second scanning means for performing writing driving by the second writing transistor to write a higher voltage and the video signal, and each pixel of the pixel array unit is scanned in a row unit and written by the second writing transistor. A voltage higher than the signal voltage of the video signal is written to the second storage capacitor, and non-write by the second write transistor The third write transistor to write a voltage higher than the signal voltage of the video signal held in the second holding capacitor during the conduction period of the first write transistor to the first holding capacitor through the first write transistor. A third scanning means for performing write driving according to the above, scanning each pixel of the pixel array section in units of rows, and writing the video signal written by the second write transistor to the third holding capacitor, Writing by the fourth writing transistor to write the video signal held in the third holding capacitor during the conduction period of the first writing transistor during a non-writing period by the writing transistor to the first holding capacitor through the first writing transistor Fourth scanning means for driving, and the pixel array section And a fifth scanning unit that selectively supplies a first potential and a second potential lower than the first potential to a power supply line that is wired for each pixel row and supplies a current to the driving transistor. The provided structure is adopted.

上記構成の表示装置および当該表示装置を有する電子機器において、第4走査手段から電源供給線に対して第1電位と第2電位とを選択的に供給することで、電源供給線から電流の供給を受ける駆動トランジスタは、第1電位の供給時に電気光学素子を発光駆動し、第2電位の供給時に電気光学素子を非発光とする。すなわち、駆動トランジスタは、電気光学素子の発光期間/非発光期間を制御する機能を持つ。   In the display device having the above structure and the electronic apparatus having the display device, current is supplied from the power supply line by selectively supplying the first potential and the second potential from the fourth scanning unit to the power supply line. The drive transistor that receives the signal drives the electro-optical element to emit light when the first potential is supplied, and does not emit light when the second potential is supplied. That is, the drive transistor has a function of controlling the light emission period / non-light emission period of the electro-optical element.

電気光学素子の発光駆動に際しては、第1書き込みトランジスタの非導通期間に映像信号を、次いで第1書き込みトランジスタが少なくとも導通状態にあるときに映像信号の信号電圧よりも高い電圧を信号線に供給する一方、これらを第2書き込みトランジスタによって画素内に順に書き込み、映像信号については第3書き込みトランジスタによって第2保持容量に書き込んで一旦保持しておく。このとき、映像信号の信号電圧よりも高い電圧については、その書き込みのときに第1書き込みトランジスタが導通状態にあるために、当該第1書き込みトランジスタを通して第1保持容量に書き込まれる。その後、第2保持容量に保持された映像信号を、第3書き込みトランジスタによる書き込みによって第1書き込みトランジスタを通して第1保持容量に書き込む。   When the electro-optic element is driven to emit light, a video signal is supplied to the signal line during the non-conduction period of the first writing transistor, and then a voltage higher than the signal voltage of the video signal when the first writing transistor is at least conductive. On the other hand, these are sequentially written in the pixel by the second writing transistor, and the video signal is written in the second holding capacitor by the third writing transistor and temporarily held. At this time, a voltage higher than the signal voltage of the video signal is written into the first storage capacitor through the first write transistor because the first write transistor is in a conductive state at the time of writing. Thereafter, the video signal held in the second holding capacitor is written to the first holding capacitor through the first writing transistor by writing by the third writing transistor.

この書き込み駆動により、先ず、映像信号の信号電圧よりも高い電圧が書き込まれ、次いで映像信号が書き込まれるために、駆動トランジスタのゲート電位は、映像信号の信号電圧を直接書き込む場合よりも素早く映像信号の信号電圧まで立ち上がる。すなわち、第1,第2書き込みトランジスタの駆動能力のばらつきやこれら書き込みトランジスタと第1保持容量との時定数の影響を受けることなく、映像信号の信号電圧の書き込みを瞬時に完了させることができる。これにより、映像信号の信号電圧が十分に書き込まれた状態で移動度補正の動作に入ることができる。   By this writing drive, a voltage higher than the signal voltage of the video signal is written first, and then the video signal is written. Therefore, the gate potential of the driving transistor is faster than the video signal signal voltage is written directly. Rise up to the signal voltage. That is, the writing of the signal voltage of the video signal can be completed instantaneously without being affected by variations in the driving capabilities of the first and second write transistors and the time constant between the write transistors and the first storage capacitor. Thus, the mobility correction operation can be started in a state where the signal voltage of the video signal is sufficiently written.

上記目的を達成するために、第2の発明は、電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極に一方の電極が接続された第1書き込みトランジスタと、前記書き込みトランジスタの他方の電極と信号線との間に接続された第2書き込みトランジスタと、前記駆動トランジスタのゲート電極とソース電極の間に接続された第1保持容量と、前記第1,第2書き込みトランジスタの共通接続ノードに一方の電極が接続された第3書き込みトランジスタと、前記第3書き込みトランジスタの他方の電極に接続された第2保持容量と、前記第1,第2書き込みトランジスタの共通接続ノードに一方の電極が接続された第4書き込みトランジスタと、前記第4書き込みトランジスタの他方の電極に接続された第3保持容量とを含む画素が行列状に配置されてなる画素アレイ部を有する表示装置において、前記画素アレイ部の各画素を行単位で走査して、前記第1書き込みトランジスタの導通/非導通の駆動を行なう第1走査手段と、前記第1書き込みトランジスタが非導通状態にあるときに前記映像信号の信号電圧よりも高い電圧を、次いで前記第1書き込みトランジスタが少なくとも導通状態にあるときに前記映像信号を前記信号線に供給する供給手段と、前記画素アレイ部の各画素を行単位で走査して、前記供給手段から前記信号線に供給された前記映像信号の信号電圧よりも高い電圧および前記映像信号を書き込むべく前記第2書き込みトランジスタによる書き込み駆動を行なう第2走査手段と、前記画素アレイ部の各画素を行単位で走査して、前記第2書き込みトランジスタによって書き込まれた前記映像信号の信号電圧よりも高い電圧を前記第2保持容量に書き込み、前記第2書き込みトランジスタによる非書き込み期間で前記第1書き込みトランジスタの導通期間に前記第2保持容量に保持した前記映像信号の信号電圧よりも高い電圧を、前記第1書き込みトランジスタを通して前記第1保持容量に書き込むべく前記第3書き込みトランジスタによる書き込み駆動を行なう第3走査手段と、前記画素アレイ部の各画素を行単位で走査して、前記第2書き込みトランジスタによって書き込まれた前記映像信号を前記第3保持容量に書き込み、前記第2書き込みトランジスタによる非書き込み期間で前記第1書き込みトランジスタの導通期間に前記第3保持容量に保持した前記映像信号を、前記第1書き込みトランジスタを通して前記第1保持容量に書き込むべく前記第4書き込みトランジスタによる書き込み駆動を行なう第4走査手段と、前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して、第1電位と当該第1電位よりも低い第2電位とを選択的に供給する第5走査手段とを設けた構成を採っている。   To achieve the above object, the second invention provides an electro-optical element, a driving transistor for driving the electro-optical element, a first writing transistor having one electrode connected to a gate electrode of the driving transistor, A second write transistor connected between the other electrode of the write transistor and a signal line; a first storage capacitor connected between a gate electrode and a source electrode of the drive transistor; A third write transistor having one electrode connected to a common connection node of the write transistor, a second storage capacitor connected to the other electrode of the third write transistor, and a common connection of the first and second write transistors A fourth write transistor having one electrode connected to the node and the other electrode of the fourth write transistor; In a display device having a pixel array unit in which pixels including a third storage capacitor that is connected are arranged in a matrix, each pixel in the pixel array unit is scanned in units of rows, and the first write transistor is turned on. / A first scanning means for driving non-conducting, a voltage higher than the signal voltage of the video signal when the first writing transistor is non-conducting, and then the first writing transistor is at least conducting Sometimes the supply means for supplying the video signal to the signal line, and each pixel of the pixel array unit is scanned in a row unit, and the signal voltage of the video signal supplied from the supply means to the signal line Second scanning means for performing writing driving by the second writing transistor to write a high voltage and the video signal, and each pixel of the pixel array section are arranged in a row. And a voltage higher than the signal voltage of the video signal written by the second writing transistor is written to the second storage capacitor, and the first writing transistor is turned on in a non-writing period by the second writing transistor. Third scanning means for performing write driving by the third write transistor so as to write a voltage higher than the signal voltage of the video signal held in the second hold capacitor during the period to the first hold capacitor through the first write transistor. Each pixel of the pixel array unit is scanned in a row unit, the video signal written by the second write transistor is written to the third storage capacitor, and the first signal is written in the non-write period by the second write transistor. Held in the third holding capacitor during the conduction period of one write transistor. The video signal is wired for each pixel row of the pixel array unit, and the fourth scanning means performs writing driving by the fourth writing transistor to write the video signal to the first storage capacitor through the first writing transistor. The power supply line for supplying current to the transistor is provided with a fifth scanning unit that selectively supplies a first potential and a second potential lower than the first potential.

上記構成の表示装置および当該表示装置を有する電子機器において、第5走査手段から電源供給線に対して第1電位と第2電位とを選択的に供給することで、電源供給線から電流の供給を受ける駆動トランジスタは、第1電位の供給時に電気光学素子を発光駆動し、第2電位の供給時に電気光学素子を非発光とする。すなわち、駆動トランジスタは、電気光学素子の発光期間/非発光期間を制御する機能を持つ。   In the display device having the above structure and the electronic apparatus having the display device, current is supplied from the power supply line by selectively supplying the first potential and the second potential from the fifth scanning unit to the power supply line. The drive transistor that receives the signal drives the electro-optical element to emit light when the first potential is supplied, and does not emit light when the second potential is supplied. That is, the drive transistor has a function of controlling the light emission period / non-light emission period of the electro-optical element.

電気光学素子の発光駆動に際しては、第1書き込みトランジスタの非導通期間に映像信号の信号電圧よりも高い電圧を、次いで第1書き込みトランジスタが少なくとも導通状態にあるときに映像信号を信号線に供給する一方、これらを第2書き込みトランジスタによって画素内に順に書き込み、映像信号の信号電圧よりも高い電圧については第3書き込みトランジスタによって第2保持容量に書き込んで一旦保持し、映像信号については第4書き込みトランジスタによって第3保持容量に書き込んで一旦保持しておく。そして、第1書き込みトランジスタの導通期間において、先ず、第2保持容量に保持された映像信号の信号電圧よりも高い電圧を、第3書き込みトランジスタによる書き込みによって第1書き込みトランジスタを通して第1保持容量に書き込み、次いで、第3保持容量に保持された映像信号を、第4書き込みトランジスタによる書き込みによって第1書き込みトランジスタを通して第1保持容量に書き込む。   When the electro-optic element is driven to emit light, a voltage higher than the signal voltage of the video signal is supplied during the non-conduction period of the first writing transistor, and then the video signal is supplied to the signal line when the first writing transistor is at least conductive. On the other hand, these are sequentially written in the pixel by the second writing transistor, and a voltage higher than the signal voltage of the video signal is written to the second holding capacitor by the third writing transistor and temporarily held, and the video signal is held by the fourth writing transistor. To write to the third holding capacitor and hold once. In the conduction period of the first writing transistor, first, a voltage higher than the signal voltage of the video signal held in the second holding capacitor is written to the first holding capacitor through the first writing transistor by writing by the third writing transistor. Then, the video signal held in the third holding capacitor is written to the first holding capacitor through the first writing transistor by writing by the fourth writing transistor.

この書き込み駆動により、先ず、映像信号の信号電圧よりも高い電圧が書き込まれ、次いで映像信号が書き込まれるために、駆動トランジスタのゲート電位は、映像信号の信号電圧を直接書き込む場合よりも素早く映像信号の信号電圧まで立ち上がる。すなわち、第1,第2書き込みトランジスタの駆動能力のばらつきやこれら書き込みトランジスタと第1保持容量との時定数の影響を受けることなく、映像信号の信号電圧の書き込みを瞬時に完了させることができる。これにより、映像信号の信号電圧が十分に書き込まれた状態で移動度補正の動作に入ることができる。   By this writing drive, a voltage higher than the signal voltage of the video signal is written first, and then the video signal is written. Therefore, the gate potential of the driving transistor is faster than the video signal signal voltage is written directly. Rise up to the signal voltage. That is, the writing of the signal voltage of the video signal can be completed instantaneously without being affected by variations in the driving capabilities of the first and second write transistors and the time constant between the write transistors and the first storage capacitor. Thus, the mobility correction operation can be started in a state where the signal voltage of the video signal is sufficiently written.

本発明によれば、電気光学素子の発光期間/非発光期間を制御する機能を駆動トランジスタに持たせることにより、発光期間/非発光期間を制御する専用のトランジスタを省略することができるために、画素回路を構成する素子数や配線数の削減を図ることができるとともに、電気光学素子の駆動タイミングに対しての影響が1つのトランジスタの特性ばらつきで済む。   According to the present invention, since the drive transistor has a function of controlling the light emission period / non-light emission period of the electro-optic element, the dedicated transistor for controlling the light emission period / non-light emission period can be omitted. The number of elements and the number of wirings constituting the pixel circuit can be reduced, and the influence on the drive timing of the electro-optical element can be limited by the characteristic variation of one transistor.

加えて、映像信号の信号電圧の書き込みが十分に行われた状態で移動度補正の動作に入ることにより、映像信号の信号電圧の書き込みと移動度補正の両動作を安定して行なうことができるために、画素間での移動度補正のばらつきを無くし、画質の向上を図ることができる。   In addition, by entering the mobility correction operation in a state where the video signal signal voltage has been sufficiently written, both the video signal signal voltage writing and mobility correction operations can be performed stably. For this reason, variations in mobility correction among pixels can be eliminated and image quality can be improved.

以下、本発明の実施の形態について図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

[第1実施形態]
図1は、本発明の第1実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
[First Embodiment]
FIG. 1 is a system configuration diagram showing an outline of the configuration of the active matrix display device according to the first embodiment of the present invention. Here, as an example, an active matrix organic EL display device using, as an example, a current-driven electro-optic element whose emission luminance changes according to the value of current flowing through the device, for example, an organic EL element as a light-emitting element of a pixel (pixel circuit) This case will be described as an example.

図1に示すように、本実施形態に係る有機EL表示装置10Aは、画素(PXLC)20Aが行列状(マトリクス状)に2次元配置されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置され、各画素20Aを駆動する駆動部、例えば第1,第2,第3書き込み走査回路(第1,第2,第3走査手段)40A,40B,40C、電源供給走査回路(第4走査手段)50および水平駆動回路(供給手段)60を有する構成となっている。   As shown in FIG. 1, the organic EL display device 10 </ b> A according to the present embodiment includes a pixel array unit 30 in which pixels (PXLC) 20 </ b> A are two-dimensionally arranged in a matrix (matrix shape), and the pixel array unit 30. Drive units arranged in the periphery and driving each pixel 20A, for example, first, second, and third write scanning circuits (first, second, and third scanning means) 40A, 40B, and 40C, a power supply scanning circuit (first) 4 scanning means) 50 and a horizontal drive circuit (supply means) 60.

画素アレイ部30には、m行n列の画素配列に対して、画素行ごとに第1,第2,第3走査線31A−1〜31A−m,31B−1〜31B−m,31C−1〜31C−mと電源供給線32−1〜32−mとが配線され、画素列ごとに信号線33−1〜33−nが配線されている。   The pixel array unit 30 includes first, second, and third scanning lines 31A-1 to 31A-m, 31B-1 to 31B-m, and 31C- for each pixel row with respect to a pixel array of m rows and n columns. 1 to 31C-m and power supply lines 32-1 to 32-m are wired, and signal lines 33-1 to 33-n are wired for each pixel column.

画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20Aは、アモルファスシリコンTFT(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、第1,第2,第3書き込み走査回路40A,40B,40C、電源供給走査回路50および水平駆動回路60についても、画素アレイ部30を形成する表示パネル(基板)70上に実装することができる。   The pixel array unit 30 is usually formed on a transparent insulating substrate such as a glass substrate, and has a flat (flat) panel structure. Each pixel 20A of the pixel array section 30 can be formed using an amorphous silicon TFT (Thin Film Transistor) or a low-temperature polysilicon TFT. When the low-temperature polysilicon TFT is used, the display panel (the pixel array section 30) is formed for the first, second, and third write scanning circuits 40A, 40B, and 40C, the power supply scanning circuit 50, and the horizontal drive circuit 60. Substrate) 70.

第1,第2,第3書き込み走査回路40A,40B,40Cは、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ等によって構成され、画素アレイ部30の各画素20Aへの映像信号の書き込みに際して、走査線31A−1〜31A−m,31B−1〜31B−m,31C−1〜31C−mに順次走査信号WSA1〜WSAm,WSB1〜WSBm,WSC1〜WSCmを供給して画素20Aを行単位で順番に走査(線順次走査)する。   The first, second, and third write scanning circuits 40A, 40B, and 40C are configured by a shift register that sequentially shifts (transfers) the start pulse sp in synchronization with the clock pulse ck, and each pixel 20A of the pixel array unit 30 When video signals are written to the scanning lines, scanning signals WSA1 to WSAm, WSB1 to WSBm, and WSC1 to WSCm are sequentially supplied to the scanning lines 31A-1 to 31A-m, 31B-1 to 31B-m, and 31C-1 to 31C-m. Then, the pixels 20A are sequentially scanned (line sequential scanning) in units of rows.

電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成され、書き込み走査回路40A,40B,40Cによる線順次走査に同期して、第1電位Vccpと当該第1電位Vccpよりも低い第2電位Viniで切り替わる電源供給線電位DS1〜DSmを電源供給線32−1〜32−mに供給することにより、後述する駆動トランジスタ22(図2参照)の導通(オン)/非導通(オフ)の制御を行なう。   The power supply scanning circuit 50 is configured by a shift register or the like that sequentially shifts the start pulse sp in synchronization with the clock pulse ck. The power supply scanning circuit 50 is synchronized with the line sequential scanning by the write scanning circuits 40A, 40B, and 40C. By supplying power supply line potentials DS1 to DSm, which are switched at a second potential Vini lower than the first potential Vccp, to the power supply lines 32-1 to 32-m, conduction of a drive transistor 22 (see FIG. 2) described later is performed. (ON) / non-conduction (OFF) control is performed.

水平駆動回路60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧Vsigと、当該信号電圧Vsigよりも高い電圧と、オフセット電圧Vofsのいずれかを適宜選択し、信号線33−1〜33−nを介して画素アレイ部30の各画素20Aに対して例えば行単位で一斉に書き込む。すなわち、水平駆動回路60は、映像信号の信号電圧Vsigを行(ライン)単位で一斉に書き込む線順次書き込みの駆動形態を採っている。   The horizontal drive circuit 60 appropriately selects any one of a signal voltage Vsig of a video signal corresponding to luminance information supplied from a signal supply source (not shown), a voltage higher than the signal voltage Vsig, and an offset voltage Vofs. Then, data is simultaneously written to each pixel 20A of the pixel array unit 30 through the signal lines 33-1 to 33-n, for example, in units of rows. That is, the horizontal driving circuit 60 adopts a line-sequential writing driving mode in which the signal voltage Vsig of the video signal is written all at once in a row (line) unit.

ここで、オフセット電圧Vofsは、映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigの基準となる電圧(例えば、黒レベルに相当)である。また、第2電位Viniは、オフセット電圧Vofsよりも十分に低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするとき、Vofs−Vth>Viniに設定される。   Here, the offset voltage Vofs is a reference voltage (e.g., corresponding to a black level) of a signal voltage of a video signal (hereinafter sometimes simply referred to as “signal voltage”) Vsig. The second potential Vini is set to Vofs−Vth> Vini when the potential is sufficiently lower than the offset voltage Vofs, for example, when the threshold voltage of the drive transistor 22 is Vth.

また、映像信号の信号電圧Vsigよりも高い電圧としては、映像信号の信号電圧Vsigに応じた電圧、例えば信号電圧Vsigの2倍の電圧2Vsigが設定される。ただし、映像信号の信号電圧Vsigに応じた電圧に限られるものではなく、映像信号の信号電圧Vsigに対してそれよりも一定値だけ高い電圧を設定することも可能である。   Further, as the voltage higher than the signal voltage Vsig of the video signal, a voltage corresponding to the signal voltage Vsig of the video signal, for example, a voltage 2Vsig that is twice the signal voltage Vsig is set. However, the voltage is not limited to the voltage corresponding to the signal voltage Vsig of the video signal, and a voltage higher than the signal voltage Vsig of the video signal by a certain value can be set.

(画素回路)
図2は、画素(画素回路)20Aの具体的な構成例を示す回路図である。図2に示すように、画素20Aは、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21を発光素子として有し、当該有機EL素子21に加えて、駆動トランジスタ22、第1,第2,第3書き込みトランジスタ(サンプリングトランジスタ)23,24,25および第1,第2保持容量26,27を有する構成となっている。
(Pixel circuit)
FIG. 2 is a circuit diagram illustrating a specific configuration example of the pixel (pixel circuit) 20A. As shown in FIG. 2, the pixel 20 </ b> A has a current-driven electro-optical element, for example, an organic EL element 21, whose light emission luminance changes according to a current value flowing through the device, as the light-emitting element. In addition, the drive transistor 22, the first, second and third write transistors (sampling transistors) 23, 24, 25 and the first and second storage capacitors 26, 27 are provided.

ここでは、駆動トランジスタ22および第1,第2,第3書き込みトランジスタ23,24,25としてNチャネル型のTFTを用いている。ただし、ここでの駆動トランジスタ22および書き込みトランジスタ23,24,25の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。   Here, N-channel TFTs are used as the drive transistor 22 and the first, second, and third write transistors 23, 24, and 25. However, the combination of the conductivity types of the drive transistor 22 and the write transistors 23, 24, and 25 here is only an example, and is not limited to these combinations.

有機EL素子21は、全ての画素20Aに対して共通に配線された共通電源供給線34にカソード電極が接続されている。駆動トランジスタ22は、ソース電極が有機EL素子21のアノード電極に接続され、ドレイン電極が電源供給線32(32−1〜32−m)に接続されている。   The organic EL element 21 has a cathode electrode connected to a common power supply line 34 wired in common to all the pixels 20A. The drive transistor 22 has a source electrode connected to the anode electrode of the organic EL element 21 and a drain electrode connected to the power supply line 32 (32-1 to 32-m).

第1書き込みトランジスタ23は、ゲート電極が第1走査線31A(31A−1〜31A−m)に接続され、一方の電極(ドレイン電極/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。   The first writing transistor 23 has a gate electrode connected to the first scanning line 31 </ b> A (31 </ b> A- 1 to 31 </ b> A-m) and one electrode (drain electrode / source electrode) connected to the gate electrode of the driving transistor 22. .

第2書き込みトランジスタ24は、ゲート電極が第2走査線31B(31B−1〜31B−m)に接続され、一方の電極(ソース電極/ドレイン電極)が信号線33(33−1〜33−n)に接続され、他方の電極(ドレイン電極/ソース電極)が第1書き込みトランジスタ23の他方の電極(ソース電極/ドレイン電極)に接続されている。   The second write transistor 24 has a gate electrode connected to the second scanning line 31B (31B-1 to 31B-m), and one electrode (source electrode / drain electrode) connected to the signal line 33 (33-1 to 33-n). The other electrode (drain electrode / source electrode) is connected to the other electrode (source electrode / drain electrode) of the first writing transistor 23.

第3書き込みトランジスタ25は、ゲート電極が第3走査線31C(31C−1〜31C−m)に接続され、一方の電極(ドレイン電極/ソース電極)が第2書き込みトランジスタ24の他方の電極と第1書き込みトランジスタ23の他方の電極との共通接続ノードN11に接続されている。   The third write transistor 25 has a gate electrode connected to the third scanning line 31C (31C-1 to 31C-m), and one electrode (drain electrode / source electrode) connected to the other electrode of the second write transistor 24 and the second electrode. One write transistor 23 is connected to the common connection node N11 with the other electrode.

第1保持容量26は、一端(一方の電極)が駆動トランジスタ22のゲート電極と第1書き込みトランジスタ23の他方の電極との共通接続ノードN12に接続され、他端(他方の電極)が駆動トランジスタ22のソース電極と有機EL素子21のアノード電極との共通接続ノードN13に接続されている。   One end (one electrode) of the first storage capacitor 26 is connected to a common connection node N12 between the gate electrode of the drive transistor 22 and the other electrode of the first write transistor 23, and the other end (the other electrode) is connected to the drive transistor. The node 22 is connected to a common connection node N13 between the source electrode 22 and the anode electrode of the organic EL element 21.

第2保持容量27は、一端(一方の電極)が第3書き込みトランジスタ25の他方の電極(ソース電極/ドレイン電極)に接続され、他端(他方の電極)が共通電源供給線34に接続されている。   The second storage capacitor 27 has one end (one electrode) connected to the other electrode (source electrode / drain electrode) of the third write transistor 25 and the other end (the other electrode) connected to the common power supply line 34. ing.

(画素構造)
図3に、画素20Aの断面構造の一例を示す。図3に示すように、画素20Aは、駆動トランジスタ22、第1,第2,第3書き込みトランジスタ23,24,25等の画素回路が形成されたガラス基板201上に絶縁膜202およびウインド絶縁膜203が形成され、当該ウインド絶縁膜203の凹部203Aに有機EL素子21が設けられた構成となっている。
(Pixel structure)
FIG. 3 shows an example of a cross-sectional structure of the pixel 20A. As shown in FIG. 3, the pixel 20A includes an insulating film 202 and a window insulating film on a glass substrate 201 on which pixel circuits such as a driving transistor 22, first, second, and third writing transistors 23, 24, and 25 are formed. 203 is formed, and the organic EL element 21 is provided in the recess 203A of the window insulating film 203.

有機EL素子21は、上記ウインド絶縁膜203の凹部203Aの底部に形成された金属等からなるアノード電極204と、当該アノード電極204上に形成された有機層(電子輸送層、発光層、ホール輸送層/ホール注入層)205と、当該有機層205上に全画素共通に形成された透明導電膜等からなるカソード電極206とから構成されている。   The organic EL element 21 includes an anode electrode 204 made of metal or the like formed on the bottom of the recess 203A of the window insulating film 203, and an organic layer (electron transport layer, light emitting layer, hole transport) formed on the anode electrode 204. Layer / hole injection layer) 205 and a cathode electrode 206 made of a transparent conductive film or the like formed on the organic layer 205 in common for all pixels.

この有機EL素子21において、有機層208は、アノード電極204上にホール輸送層/ホール注入層2051、発光層2052、電子輸送層2053および電子注入層(図示せず)が順次堆積されることによって形成される。そして、図2の駆動トランジスタ22による電流駆動の下に、駆動トランジスタ22からアノード電極204を通して有機層205に電流が流れることで、当該有機層205内の発光層2052において電子と正孔が再結合する際に発光するようになっている。   In the organic EL element 21, the organic layer 208 is formed by sequentially depositing a hole transport layer / hole injection layer 2051, a light emitting layer 2052, an electron transport layer 2053 and an electron injection layer (not shown) on the anode electrode 204. It is formed. Then, current flows from the drive transistor 22 to the organic layer 205 through the anode electrode 204 under current drive by the drive transistor 22 in FIG. 2, whereby electrons and holes are recombined in the light emitting layer 2052 in the organic layer 205. It is designed to emit light.

図3に示すように、画素回路が形成されたガラス基板201上に、絶縁膜202およびウインド絶縁膜203を介して有機EL素子21が画素単位で形成された後は、パッシベーション膜207を介して封止基板208が接着剤209によって接合され、当該封止基板208によって有機EL素子21が封止されることにより、表示パネル70が形成される。   As shown in FIG. 3, after the organic EL elements 21 are formed on the glass substrate 201 on which the pixel circuit is formed via the insulating film 202 and the window insulating film 203 in units of pixels, the organic EL element 21 is interposed via the passivation film 207. The sealing substrate 208 is bonded by the adhesive 209, and the organic EL element 21 is sealed by the sealing substrate 208, whereby the display panel 70 is formed.

(閾値補正機能)
ここで、電源供給走査回路50は、第1,第2書き込みトランジスタ23,24が導通した後で、水平駆動回路60が信号線33(33−1〜33−n)にオフセット電圧Vofsを供給している間に、電源供給線33の電位DSを第2電位Viniから第1電位Vccpに切り替える。この電源供給線32の電位DSの切り替えにより、駆動トランジスタ22の閾値電圧Vthに相当する電圧が第1保持容量26に保持される。
(Threshold correction function)
Here, in the power supply scanning circuit 50, after the first and second write transistors 23 and 24 are turned on, the horizontal drive circuit 60 supplies the offset voltage Vofs to the signal lines 33 (33-1 to 33-n). During this time, the potential DS of the power supply line 33 is switched from the second potential Vini to the first potential Vccp. By switching the potential DS of the power supply line 32, a voltage corresponding to the threshold voltage Vth of the driving transistor 22 is held in the first holding capacitor 26.

駆動トランジスタ22の閾値電圧Vthに相当する電圧を第1保持容量26に保持するのは次の理由による。   The voltage corresponding to the threshold voltage Vth of the driving transistor 22 is held in the first holding capacitor 26 for the following reason.

駆動トランジスタ22の製造プロセスのばらつきや経時変化により、画素ごとに駆動トランジスタ22の閾値電圧Vthや移動度μなどのトランジスタ特性の変動がある。このトランジスタ特性の変動により、駆動トランジスタ22に画素間で同一のゲート電位を与えても、画素ごとにドレイン・ソース間電流(駆動電流)Idsが変動し、発光輝度のばらつきとなって現れる。この閾値電圧Vthの画素ごとのばらつきの影響をキャンセル(補正)するために、閾値電圧Vthに相当する電圧を第1保持容量26に保持するのである。   Due to variations in the manufacturing process of the drive transistor 22 and changes over time, transistor characteristics such as the threshold voltage Vth and mobility μ of the drive transistor 22 vary from pixel to pixel. Due to this variation in transistor characteristics, even if the same gate potential is applied to the drive transistor 22 between pixels, the drain-source current (drive current) Ids varies from pixel to pixel, resulting in variations in light emission luminance. In order to cancel (correct) the influence of the variation of the threshold voltage Vth for each pixel, the voltage corresponding to the threshold voltage Vth is held in the first holding capacitor 26.

駆動トランジスタ22の閾値電圧Vthの補正は次のようにして行われる。すなわち、第1保持容量26にあらかじめ閾値電圧Vthを保持しておくことで、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが第1保持容量26に保持された閾値電圧Vthに相当する電圧と相殺される、換言すれば、閾値電圧Vthの補正が行われる。   The threshold voltage Vth of the driving transistor 22 is corrected as follows. That is, by holding the threshold voltage Vth in the first holding capacitor 26 in advance, the threshold voltage Vth of the driving transistor 22 is set to the first holding capacitor 26 when the driving transistor 22 is driven by the signal voltage Vsig of the video signal. Is offset with the voltage corresponding to the threshold voltage Vth held in the above, in other words, the threshold voltage Vth is corrected.

これが閾値補正機能である。この閾値補正機能により、画素ごとに閾値電圧Vthにばらつきや経時変化があったとしても、それらの影響を受けることなく、有機EL素子21の発光輝度を一定に保つことができることになる。閾値補正の原理については後で詳細に説明する。   This is the threshold correction function. With this threshold correction function, even if the threshold voltage Vth varies or changes with time for each pixel, the light emission luminance of the organic EL element 21 can be kept constant without being influenced by the threshold voltage Vth. The principle of threshold correction will be described in detail later.

(移動度補正機能)
図2に示した画素20Aは、上述した閾値補正機能に加えて、移動度補正機能を備えている。具体的には、水平駆動回路60が映像信号の信号電圧Vsigを信号線33A(33A−1〜33A−n)に供給している期間で、かつ、第1書き込み走査回路40Aから出力される走査信号WSA(WSA1〜WSAm)に応答して第1書き込みトランジスタ23が導通する期間、即ち移動度補正期間において、第1保持容量26に映像信号の信号電圧Vsigを保持する際に、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す移動度補正が行われる。この移動度補正の具体的な原理および動作については後述する。
(Mobility correction function)
The pixel 20A illustrated in FIG. 2 has a mobility correction function in addition to the threshold correction function described above. Specifically, a scan output from the first write scanning circuit 40A during a period in which the horizontal drive circuit 60 supplies the signal voltage Vsig of the video signal to the signal lines 33A (33A-1 to 33A-n). In the period in which the first write transistor 23 is turned on in response to the signal WSA (WSA1 to WSAm), that is, in the mobility correction period, the signal voltage Vsig of the video signal is held in the first holding capacitor 26. Mobility correction is performed to cancel the dependence of the drain-source current Ids on the mobility μ. The specific principle and operation of this mobility correction will be described later.

(ブートストラップ機能)
図2に示した画素20Aはさらにブートストラップ機能も備えている。具体的には、第1書き込み走査回路40Aは、第1保持容量26に映像信号の信号電圧Vsigが保持された段階で走査線31A(31A−1〜31A−m)に対する走査信号WSA(WSA1〜WSAm)の供給を解除し、第1書き込みトランジスタ23を非導通状態にして駆動トランジスタ22のゲート電極を共通接続ノードN11から電気的に切り離してフローティング状態にする。
(Bootstrap function)
The pixel 20A shown in FIG. 2 further has a bootstrap function. Specifically, the first writing scanning circuit 40A scans the scanning signal WSA (WSA1 to WSA1) for the scanning lines 31A (31A-1 to 31A-m) when the signal voltage Vsig of the video signal is held in the first holding capacitor 26. WSAm) is released, the first write transistor 23 is turned off, and the gate electrode of the drive transistor 22 is electrically disconnected from the common connection node N11 to be in a floating state.

駆動トランジスタ22のゲート電極がフローティング状態になると、駆動トランジスタ22のゲート−ソース間に第1保持容量26が接続されていることにより、駆動トランジスタ22のソース電位Vsが変動すると、当該ソース電位Vsの変動に連動して(追従して)駆動トランジスタ22のゲート電位Vgも変動するために、駆動トランジスタ22のゲート−ソース間電圧Vgsが一定に維持される。   When the gate electrode of the driving transistor 22 is in a floating state, the first storage capacitor 26 is connected between the gate and the source of the driving transistor 22, so that when the source potential Vs of the driving transistor 22 fluctuates, Since the gate potential Vg of the drive transistor 22 also fluctuates in conjunction with (follows) the fluctuation, the gate-source voltage Vgs of the drive transistor 22 is kept constant.

このように、第1保持容量26の作用により、駆動トランジスタ22のゲート電位Vgをソース電位Vsに追従させ、ゲート−ソース間電圧Vgsを一定に維持する動作がブートストラップ動作である。このブートストラップ動作により、有機EL素子21のI−V特性が経時変化しても、当該有機EL素子21の発光輝度を一定に保つことができる。   As described above, the operation of the first storage capacitor 26 causes the gate potential Vg of the driving transistor 22 to follow the source potential Vs and the gate-source voltage Vgs is kept constant as the bootstrap operation. By this bootstrap operation, even if the IV characteristic of the organic EL element 21 changes with time, the light emission luminance of the organic EL element 21 can be kept constant.

すなわち、有機EL素子21のI−V特性が経時変化し、これに伴って駆動トランジスタ22のソース電位Vsが変化したとしても、ブートストラップ動作により駆動トランジスタ22のゲート−ソース間電位Vgsが一定に維持されるために、有機EL素子21に流れる電流は変化せず、したがって有機EL素子21の発光輝度も一定に保たれる。その結果、有機EL素子21のI−V特性が経時変化しても、それに伴う輝度劣化のない画像表示を実現できる。   That is, even if the IV characteristic of the organic EL element 21 changes with time and the source potential Vs of the driving transistor 22 changes accordingly, the gate-source potential Vgs of the driving transistor 22 is kept constant by the bootstrap operation. In order to be maintained, the current flowing through the organic EL element 21 does not change, and therefore the emission luminance of the organic EL element 21 is also kept constant. As a result, even if the IV characteristic of the organic EL element 21 changes with time, it is possible to realize an image display that does not have a luminance deterioration associated therewith.

(第1実施形態に係る有機EL表示装置の回路動作)
以下に、本実施形態に係る有機EL表示装置10Aの回路動作について、図4のタイミングチャートを基に、図5および図6の動作説明図を用いて説明する。なお、図5および図6の動作説明図では、図面の簡略化のために、第1,第2,第3書き込みトランジスタ23,24,25をスイッチのシンボルで図示している。また、有機EL素子21は寄生容量Celを持っていることから、当該寄生容量Celについても図示している。
(Circuit operation of the organic EL display device according to the first embodiment)
Hereinafter, the circuit operation of the organic EL display device 10A according to the present embodiment will be described with reference to the operation charts of FIGS. 5 and 6 based on the timing chart of FIG. In the operation explanatory diagrams of FIGS. 5 and 6, the first, second, and third write transistors 23, 24, and 25 are illustrated by switch symbols for simplification of the drawings. Further, since the organic EL element 21 has a parasitic capacitance Cel, the parasitic capacitance Cel is also illustrated.

図4のタイミングチャートでは、ある補正対象画素行について、第1,第2,第3走査線31A(31A−1〜31A−m),31B(31B−1〜31B−m),31C(31C−1〜31C−m)の電位WSA,WSB,WSCの変化、電源供給線32(32−1〜32−m)の電位DSの変化、信号線33(33−1〜33−n)の電位の変化、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化を表している。   In the timing chart of FIG. 4, the first, second, and third scanning lines 31A (31A-1 to 31A-m), 31B (31B-1 to 31B-m), and 31C (31C- 1-31C-m), changes in potential WSA, WSB, WSC, changes in potential DS of power supply lines 32 (32-1 to 32-m), and potentials of signal lines 33 (33-1 to 33-n). The change represents the change in the gate potential Vg and the source potential Vs of the driving transistor 22.

<発光期間>
図4のタイミングチャートにおいて、時刻t1以前は有機EL素子21が発光状態にある(発光期間)。この発光期間では、電源供給線32の電位DSが高電位Vccp(第1電位)にあり、また、第1,第2,第3書き込みトランジスタ23,24,25が共に非導通状態にある。
<Light emission period>
In the timing chart of FIG. 4, before the time t1, the organic EL element 21 is in a light emission state (light emission period). In this light emission period, the potential DS of the power supply line 32 is at the high potential Vccp (first potential), and the first, second, and third write transistors 23, 24, and 25 are all non-conductive.

このとき、駆動トランジスタ22は飽和領域で動作するように設定されているために、図5(A)に示すように、電源供給線32から駆動トランジスタ22を通して当該駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが有機EL素子21に供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。   At this time, since the driving transistor 22 is set to operate in the saturation region, the gate-source voltage of the driving transistor 22 is supplied from the power supply line 32 through the driving transistor 22 as shown in FIG. A drive current (drain-source current) Ids corresponding to Vgs is supplied to the organic EL element 21. Therefore, the organic EL element 21 emits light with a luminance corresponding to the current value of the drive current Ids.

<閾値補正準備期間>
そして、時刻t1になると、線順次走査の新しいフィールドに入り、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから信号線33のオフセット電圧Vofsよりも十分に低い電位Vini(第2電位)に切り替わる。ここで、有機EL素子21の閾値電圧をVel、共通電源供給線34の電位をVcathとするとき、低電位ViniをVini<Vel+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。
<Threshold correction preparation period>
At time t1, a new field of line sequential scanning is entered, and as shown in FIG. 5B, the potential DS of the power supply line 32 is sufficiently lower than the offset voltage Vofs of the signal line 33 from the high potential Vccp. It switches to the potential Vini (second potential). Here, when the threshold voltage of the organic EL element 21 is Vel and the potential of the common power supply line 34 is Vcath, if the low potential Vini is Vini <Vel + Vcath, the source potential Vs of the drive transistor 22 is substantially equal to the low potential Vini. Therefore, the organic EL element 21 is extinguished in a reverse bias state.

次に、時刻t2で、第1,第2走査線31A,31Bの電位WSA,WSBが低電位から高電位に遷移することで、図5(C)に示すように、第1,第2書き込みトランジスタ23,24が導通状態になる。このとき、水平駆動回路60から信号線33に対してオフセット電圧Vofsが供給されているために、駆動トランジスタ22のゲート電位Vgがオフセット電圧Vofsになる。また、駆動トランジスタ22のソース電位Vsは、オフセット電圧Vofsよりも十分に低い電位Viniにある。   Next, at time t2, the potentials WSA and WSB of the first and second scanning lines 31A and 31B transition from the low potential to the high potential, and as shown in FIG. Transistors 23 and 24 become conductive. At this time, since the offset voltage Vofs is supplied from the horizontal drive circuit 60 to the signal line 33, the gate potential Vg of the drive transistor 22 becomes the offset voltage Vofs. Further, the source potential Vs of the drive transistor 22 is at a potential Vini that is sufficiently lower than the offset voltage Vofs.

このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Viniとなる。このゲート−ソース間電圧Vgs(=Vofs−Vini)が駆動トランジスタ22の閾値電圧Vthよりも大きくないと、先述した閾値補正動作を行なうことができないために、Vofs−Vini>Vthと設定する必要がある。このように、駆動トランジスタ22のゲート電位Vgをオフセット電圧Vofsに、ソース電位Vsを低電位Viniにそれぞれ固定して(確定させて)初期化する動作が閾値補正準備の動作である。   At this time, the gate-source voltage Vgs of the drive transistor 22 is Vofs-Vini. If the gate-source voltage Vgs (= Vofs−Vini) is not larger than the threshold voltage Vth of the drive transistor 22, the above-described threshold value correction operation cannot be performed. Therefore, it is necessary to set Vofs−Vini> Vth. is there. In this way, the operation of fixing and fixing the gate potential Vg of the drive transistor 22 to the offset voltage Vofs and the source potential Vs to the low potential Vini is an operation for preparing for threshold correction.

<閾値補正期間>
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のソース電位Vsが上昇を開始する。やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが当該駆動トランジスタ22の閾値電圧Vthになり、当該閾値電圧Vthに相当する電圧が第1保持容量26に書き込まれる。
<Threshold correction period>
Next, at time t3, as shown in FIG. 5D, when the potential DS of the power supply line 32 is switched from the low potential Vini to the high potential Vccp, the source potential Vs of the drive transistor 22 starts to rise. Soon, the gate-source voltage Vgs of the drive transistor 22 becomes the threshold voltage Vth of the drive transistor 22, and a voltage corresponding to the threshold voltage Vth is written into the first storage capacitor 26.

ここでは、便宜上、閾値電圧Vthに相当する電圧を第1保持容量26に書き込む期間を閾値補正期間と呼んでいる。なお、この閾値補正期間において、電流が専ら第1保持容量26側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。   Here, for convenience, a period during which a voltage corresponding to the threshold voltage Vth is written to the first storage capacitor 26 is referred to as a threshold correction period. In this threshold value correction period, a common power supply is provided so that the organic EL element 21 is cut off in order to prevent current from flowing exclusively to the first storage capacitor 26 side and not to the organic EL element 21 side. It is assumed that the potential Vcath of the line 34 is set.

<信号書き込み準備期間>
次に、時刻t4で、第1,第2走査線31A,31Bの電位WSA,WSBが高電位から低電位に遷移することで、図5(E)に示すように、第1,第2書き込みトランジスタ23,24が非導通状態になる。このとき、駆動トランジスタ22のゲート電極がフローティング状態になるが、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、駆動トランジスタ22はカットオフ状態にある。したがって、ドレイン−ソース間電流Idsは流れない。
<Signal writing preparation period>
Next, at time t4, the potentials WSA and WSB of the first and second scanning lines 31A and 31B transition from the high potential to the low potential, and as shown in FIG. Transistors 23 and 24 are turned off. At this time, the gate electrode of the driving transistor 22 is in a floating state, but the driving transistor 22 is in a cut-off state because the gate-source voltage Vgs is equal to the threshold voltage Vth of the driving transistor 22. Therefore, the drain-source current Ids does not flow.

また、時刻t4で、水平駆動回路60から信号線33に対して輝度情報に応じた映像信号の信号電圧Vsigが供給される。その後、時刻t5で、第2走査線31Bの電位WSBが低電位から高電位に遷移し、次いで、信号電圧Vsigの立ち上がり完了後の時刻t6で、第3走査線31Cの電位WSCが低電位から高電位に遷移することで、図6(A)に示すように、第2,第3書き込みトランジスタ24,25が導通状態になる。これにより、信号電圧Vsigが第3書き込みトランジスタ25によってサンプリングされて第2保持容量27に保持される。   At time t4, the signal voltage Vsig of the video signal corresponding to the luminance information is supplied from the horizontal drive circuit 60 to the signal line 33. After that, at time t5, the potential WSB of the second scanning line 31B transitions from a low potential to a high potential, and then at time t6 after completion of the rise of the signal voltage Vsig, the potential WSC of the third scanning line 31C changes from the low potential. By transitioning to a high potential, as shown in FIG. 6A, the second and third write transistors 24 and 25 become conductive. As a result, the signal voltage Vsig is sampled by the third write transistor 25 and held in the second holding capacitor 27.

次に、時刻t7で、第3走査線31Cの電位WSCが高電位から低電位に遷移し、同時に、水平駆動回路60から信号線33に対して映像信号の信号電圧Vsigに代えて、当該信号電圧Vsigよりも高い電圧、例えば信号電圧Vsigの2倍の電圧2Vsigが供給される。このとき、図6(B)に示すように、第2書き込みトランジスタ24が導通状態にあるために、ノードN11の電位が信号電圧Vsigの2倍の電圧2Vsigになる。   Next, at time t7, the potential WSC of the third scanning line 31C transitions from a high potential to a low potential, and at the same time, the signal from the horizontal drive circuit 60 to the signal line 33 is replaced with the signal voltage Vsig of the video signal. A voltage higher than the voltage Vsig, for example, a voltage 2Vsig that is twice the signal voltage Vsig is supplied. At this time, as shown in FIG. 6B, since the second writing transistor 24 is in a conductive state, the potential of the node N11 becomes a voltage 2Vsig that is twice the signal voltage Vsig.

<信号書き込み期間&移動度補正期間>
次に、第2走査線31Bの電位WSBが高電位にある時刻t8で、第1走査線31Aの電位WSAが低電位から高電位に遷移することで、図6(C)に示すように、第1書き込みトランジスタ23が再び導通状態になって信号電圧Vsigの2倍の電圧2Vsigをサンプリングして第1保持容量26に書き込む。この電圧2Vsigの書き込みにより、駆動トランジスタ22のゲート電位Vgが電圧2Vsigに向けて上昇を開始する。
<Signal writing period & mobility correction period>
Next, at time t8 when the potential WSB of the second scanning line 31B is at a high potential, the potential WSA of the first scanning line 31A transitions from a low potential to a high potential, as shown in FIG. The first write transistor 23 becomes conductive again, samples the voltage 2Vsig that is twice the signal voltage Vsig, and writes it in the first storage capacitor 26. By the writing of the voltage 2Vsig, the gate potential Vg of the drive transistor 22 starts to increase toward the voltage 2Vsig.

次に、時刻t9で、第2走査線31Bの電位WSBが高電位から低電位に遷移すると同時に、第3走査線31Cの電位WSCが低電位から高電位に遷移することで、図6(D)に示すように、第2書き込みトランジスタ24が非導通状態に、第3書き込みトランジスタ25が導通状態になる。これにより、第2保持容量27に一旦保持されていた信号電圧Vsigが、第3書き込みトランジスタ25および第1書き込みトランジスタ23を通して第1保持容量26に書き込まれる。   Next, at time t9, the potential WSB of the second scanning line 31B transitions from a high potential to a low potential, and at the same time, the potential WSC of the third scanning line 31C transitions from a low potential to a high potential. ), The second write transistor 24 is turned off and the third write transistor 25 is turned on. As a result, the signal voltage Vsig once held in the second storage capacitor 27 is written to the first storage capacitor 26 through the third write transistor 25 and the first write transistor 23.

このとき、駆動トランジスタ22のゲート電位Vgが電圧2Vsigに向けて上昇中であることから、信号電圧Vsigの書き込みによって駆動トランジスタ22のゲート電位Vgが瞬時に信号電圧Vsigに達する。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが第1保持容量26に保持された閾値電圧Vthに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理については後述する。   At this time, since the gate potential Vg of the drive transistor 22 is increasing toward the voltage 2Vsig, the gate potential Vg of the drive transistor 22 instantaneously reaches the signal voltage Vsig by writing the signal voltage Vsig. Then, when the drive transistor 22 is driven by the signal voltage Vsig of the video signal, the threshold voltage Vth of the drive transistor 22 is canceled with a voltage corresponding to the threshold voltage Vth held in the first holding capacitor 26. Correction is performed. The principle of threshold correction will be described later.

このとき、有機EL素子21は始めカットオフ状態(ハイインピーダンス状態)にあるために、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は有機EL素子21の寄生容量Celに流れ込む。よって、有機EL素子21の寄生容量Celの充電が開始される。   At this time, since the organic EL element 21 is initially in a cut-off state (high impedance state), a current (drain-source current Ids) that flows from the power supply line 32 to the drive transistor 22 according to the signal voltage Vsig of the video signal. Flows into the parasitic capacitance Cel of the organic EL element 21. Therefore, charging of the parasitic capacitance Cel of the organic EL element 21 is started.

有機EL素子21の寄生容量Celの充電により、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthのばらつきは補正されており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。   Due to the charging of the parasitic capacitance Cel of the organic EL element 21, the source potential Vs of the drive transistor 22 rises with time. At this time, the variation in the threshold voltage Vth of the drive transistor 22 has already been corrected, and the drain-source current Ids of the drive transistor 22 depends on the mobility μ of the drive transistor 22.

やがて、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVの電位まで上昇すると、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。すなわち、ソース電位Vsの上昇分ΔVは、第1保持容量26に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように、換言すれば、第1保持容量26の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。   Eventually, when the source potential Vs of the drive transistor 22 rises to the potential of Vofs−Vth + ΔV, the gate-source voltage Vgs of the drive transistor 22 becomes Vsig−Vofs + Vth−ΔV. That is, the increase ΔV of the source potential Vs is subtracted from the voltage (Vsig−Vofs + Vth) held in the first holding capacitor 26, in other words, the charge of the first holding capacitor 26 is discharged. And negative feedback was applied. Therefore, the increase ΔV of the source potential Vs becomes a feedback amount of negative feedback.

このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsを当該駆動トランジスタ22のゲート入力に、即ちゲート‐ソース間電圧Vgsに負帰還することにより、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。   As described above, the drain-source current Ids flowing through the drive transistor 22 is negatively fed back to the gate input of the drive transistor 22, that is, the gate-source voltage Vgs, so that the drain-source current Ids of the drive transistor 22 is reduced. Mobility correction is performed to cancel the dependence on the mobility μ, that is, to correct the variation of the mobility μ for each pixel.

より具体的には、映像信号の信号電圧Vsigが高いほどドレイン−ソース間電流Idsが大きくなるために、負帰還の帰還量(補正量)ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、映像信号の信号電圧Vsigを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。移動度補正の原理については後述する。   More specifically, since the drain-source current Ids increases as the signal voltage Vsig of the video signal increases, the absolute value of the feedback amount (correction amount) ΔV of negative feedback also increases. Therefore, the mobility correction according to the light emission luminance level is performed. Further, when the signal voltage Vsig of the video signal is constant, the absolute value of the feedback amount ΔV of the negative feedback increases as the mobility μ of the driving transistor 22 increases, so that variation in the mobility μ for each pixel is removed. Can do. The principle of mobility correction will be described later.

<発光期間>
次に、時刻t10で、第1走査線31Aの電位WSAが高電位から低電位に遷移することで、図6(E)に示すように、第1書き込みトランジスタ23が非導通状態になり、駆動トランジスタ22のゲート電極をノードN11から切り離す。これと同時に、ドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、有機EL素子21のアノード電位はドレイン−ソース間電流Idsに応じて上昇する。
<Light emission period>
Next, at time t10, the potential WSA of the first scanning line 31A transitions from a high potential to a low potential, so that the first writing transistor 23 becomes non-conductive as shown in FIG. The gate electrode of the transistor 22 is disconnected from the node N11. At the same time, the drain-source current Ids starts to flow through the organic EL element 21, whereby the anode potential of the organic EL element 21 rises according to the drain-source current Ids.

有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電位Vsの上昇に他ならない。駆動トランジスタ22のソース電位Vsが上昇すると、第1保持容量26のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。   The increase in the anode potential of the organic EL element 21 is nothing but the increase in the source potential Vs of the drive transistor 22. When the source potential Vs of the drive transistor 22 rises, the gate potential Vg of the drive transistor 22 also rises in conjunction with the bootstrap operation of the first storage capacitor 26.

このとき、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig+Vth−ΔVで一定に保持される。そして、時刻t11で、第3走査線31Cの電位WSCが高電位から低電位に遷移すると同時に、信号線33の電位が信号電圧Vsigの2倍の電圧2Vsigからオフセット電圧Vofsに切り替わる。   At this time, the increase amount of the gate potential Vg is equal to the increase amount of the source potential Vs. Therefore, the gate-source voltage Vgs of the drive transistor 22 is kept constant at Vsig + Vth−ΔV during the light emission period. At time t11, the potential WSC of the third scanning line 31C transitions from a high potential to a low potential, and at the same time, the potential of the signal line 33 is switched from the voltage 2Vsig, which is twice the signal voltage Vsig, to the offset voltage Vofs.

(閾値補正の原理)
ここで、駆動トランジスタ22の閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
(Principle of threshold correction)
Here, the principle of threshold correction of the drive transistor 22 will be described. The drive transistor 22 operates as a constant current source because it is designed to operate in the saturation region. As a result, a constant drain-source current (drive current) Ids given by the following equation (1) is supplied from the drive transistor 22 to the organic EL element 21.
Ids = (1/2) · μ (W / L) Cox (Vgs−Vth) 2 (1)
Here, W is the channel width of the drive transistor 22, L is the channel length, and Cox is the gate capacitance per unit area.

図7に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの特性を示す。この特性図に示すように、駆動トランジスタ22の閾値電圧Vthのばらつきに対する補正を行わないと、閾値電圧VthがVth1のとき、ゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になるのに対し、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。   FIG. 7 shows characteristics of the drain-source current Ids of the drive transistor 22 versus the gate-source voltage Vgs. As shown in this characteristic diagram, when correction for variation in the threshold voltage Vth of the drive transistor 22 is not performed, when the threshold voltage Vth is Vth1, the drain-source current Ids corresponding to the gate-source voltage Vgs becomes Ids1. On the other hand, when the threshold voltage Vth is Vth2 (Vth2> Vth1), the drain-source current Ids corresponding to the same gate-source voltage Vgs is Ids2 (Ids2 <Ids). That is, when the threshold voltage Vth of the driving transistor 22 varies, the drain-source current Ids varies even if the gate-source voltage Vgs is constant.

これに対して、上記構成の画素(画素回路)20Aでは、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsがVsig−Vofs+Vth−ΔVであるために、これを式(1)に代入すると、ドレイン−ソース間電流Idsは、
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
で表される。
On the other hand, in the pixel (pixel circuit) 20A having the above configuration, as described above, the gate-source voltage Vgs of the driving transistor 22 at the time of light emission is Vsig−Vofs + Vth−ΔV. ), The drain-source current Ids is
Ids = (1/2) · μ (W / L) Cox (Vsig−Vofs−ΔV) 2
(2)
It is represented by

すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ22の閾値電圧Vthが変動しても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度も変動しない。   That is, the term of the threshold voltage Vth of the drive transistor 22 is canceled, and the drain-source current Ids supplied from the drive transistor 22 to the organic EL element 21 does not depend on the threshold voltage Vth of the drive transistor 22. As a result, the drain-source current Ids does not vary even if the threshold voltage Vth of the drive transistor 22 varies for each pixel due to variations in the manufacturing process of the drive transistor 22 and changes over time. The emission brightness does not change.

(移動度補正の原理)
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
(Principle of mobility correction)
Next, the principle of mobility correction of the drive transistor 22 will be described. FIG. 8 shows a characteristic curve in a state where a pixel A having a relatively high mobility μ of the driving transistor 22 and a pixel B having a relatively low mobility μ of the driving transistor 22 are compared. When the driving transistor 22 is composed of a polysilicon thin film transistor or the like, it is inevitable that the mobility μ varies between pixels like the pixel A and the pixel B.

画素Aと画素Bで移動度μにばらつきがある状態で、例えば両画素A,Bに同レベルの映像信号の信号電圧Vsigを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μのばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティが損なわれることになる。   For example, when the signal voltage Vsig of the video signal of the same level is written in both the pixels A and B in the state where the mobility μ is varied between the pixel A and the pixel B, the movement is not performed. There is a large difference between the drain-source current Ids1 'flowing through the pixel A having a high degree μ and the drain-source current Ids2' flowing through the pixel B having a low mobility μ. Thus, if a large difference occurs between the pixels in the drain-source current Ids due to the variation in the mobility μ, the uniformity of the screen is impaired.

ここで、先述した式(1)のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Idsが大きくなる。したがって、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図8に示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Vの帰還量ΔV2に比べて大きい。そこで、移動度補正動作によって駆動トランジスタ22のドレイン−ソース間電流Idsを映像信号の信号電圧Vsig側に負帰還させることで、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μのばらつきを抑制することができる。   Here, as is clear from the transistor characteristic equation of Equation (1), the drain-source current Ids increases when the mobility μ is large. Therefore, the feedback amount ΔV in the negative feedback increases as the mobility μ increases. As shown in FIG. 8, the feedback amount ΔV1 of the pixel A having a high mobility μ is larger than the feedback amount ΔV2 of the pixel V having a low mobility. Therefore, by negatively feeding back the drain-source current Ids of the drive transistor 22 to the signal voltage Vsig side of the video signal by the mobility correction operation, the larger the mobility μ, the more negative feedback is applied. Variation in degree μ can be suppressed.

具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μのばらつきが補正される。   Specifically, when the feedback amount ΔV1 is corrected in the pixel A having a high mobility μ, the drain-source current Ids greatly decreases from Ids1 ′ to Ids1. On the other hand, since the feedback amount ΔV2 of the pixel B having a low mobility μ is small, the drain-source current Ids decreases from Ids2 ′ to Ids2, and does not decrease that much. As a result, since the drain-source current Ids1 of the pixel A and the drain-source current Ids2 of the pixel B are substantially equal, the variation in the mobility μ is corrected.

以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。したがって、駆動トランジスタ22のドレイン−ソース間電流Idsを信号電圧Vsig側に負帰還させることで、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化され、その結果、移動度μのばらつきを補正することができる。   In summary, when there are a pixel A and a pixel B having different mobility μ, the feedback amount ΔV1 of the pixel A having a high mobility μ is larger than the feedback amount ΔV2 of the pixel B having a low mobility μ. That is, the larger the mobility μ, the larger the feedback amount ΔV, and the larger the amount of decrease in the drain-source current Ids. Therefore, by negatively feeding back the drain-source current Ids of the driving transistor 22 to the signal voltage Vsig side, the current value of the drain-source current Ids of the pixels having different mobility μ is made uniform, and as a result, the mobility Variations in μ can be corrected.

ここで、図2に示した画素(画素回路)20Aにおいて、閾値補正、移動度補正の有無による映像信号の信号電位(サンプリング電位)Vsigと駆動トランジスタ22のドレイン・ソース間電流Idsとの関係について図9を用いて説明する。   Here, in the pixel (pixel circuit) 20A shown in FIG. 2, the relationship between the signal potential (sampling potential) Vsig of the video signal and the drain-source current Ids of the drive transistor 22 depending on whether or not threshold correction and mobility correction are performed. This will be described with reference to FIG.

図9において、(A)は閾値補正および移動度補正を共に行わない場合、(B)は移動度補正を行わず、閾値補正のみを行った場合、(C)は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図9(A)に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因してドレイン・ソース間電流Idsに画素A,B間で大きな差が生じることになる。   In FIG. 9, (A) does not perform both threshold correction and mobility correction, (B) does not perform mobility correction, and performs only threshold correction, (C) performs threshold correction and mobility correction. Each case is shown. As shown in FIG. 9A, when neither threshold correction nor mobility correction is performed, the drain-source current Ids is caused by variations in the threshold voltage Vth and the mobility μ for each of the pixels A and B. A large difference occurs between the pixels A and B.

これに対して、閾値補正のみを行った場合は、図9(B)に示すように、当該閾値補正によってドレイン−ソース間電流Idsのばらつきをある程度低減できるものの、移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差は残る。   On the other hand, when only the threshold correction is performed, as shown in FIG. 9B, although the variation in the drain-source current Ids can be reduced to some extent by the threshold correction, the pixels A and B having the mobility μ A difference in the drain-source current Ids between the pixels A and B due to the variation of each pixel remains.

そして、閾値補正および移動度補正を共に行なうことにより、図9(C)に示すように、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差をほぼ無くすことができるために、どの階調においても有機EL素子21の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。   Then, by performing both the threshold correction and the mobility correction, as shown in FIG. 9C, the drain between the pixels A and B caused by the variation of the threshold voltage Vth and the mobility μ for each of the pixels A and B. -Since the difference between the source currents Ids can be almost eliminated, the luminance variation of the organic EL element 21 does not occur at any gradation, and a display image with good image quality can be obtained.

(第1実施形態の作用効果)
上述したように、第1実施形態に係る有機EL表示装置10Aによれば、画素回路の駆動トランジスタ22に対して電源供給走査回路50から供給する電源電位(Vccp/Vini)を切り替え可能な構成とし、当該電源電位の切り替えによって有機EL素子21の発光期間/非発光期間を制御する機能を駆動トランジスタ22に持たせることにより、発光期間/非発光期間を制御する専用のトランジスタを省略し、画素回路を構成する素子数や配線数を削減できるために、画素サイズの微細化、ひいては表示装置の高精細化に大きく寄与できる。
(Operational effects of the first embodiment)
As described above, according to the organic EL display device 10A according to the first embodiment, the power supply potential (Vccp / Vini) supplied from the power supply scanning circuit 50 to the drive transistor 22 of the pixel circuit can be switched. By providing the drive transistor 22 with a function of controlling the light emission period / non-light emission period of the organic EL element 21 by switching the power supply potential, a dedicated transistor for controlling the light emission period / non-light emission period is omitted, and the pixel circuit Since the number of elements and the number of wirings constituting the display can be reduced, it can greatly contribute to the miniaturization of the pixel size and the high definition of the display device.

また、有機EL素子21の発光期間/非発光期間を制御するトランジスタとして駆動トランジスタ22を兼用することで、有機EL素子21の駆動タイミングに対しての影響が駆動トランジスタ22の1つのトランジスタの特性ばらつきで済むために、画素回路を構成するトランジスタの特性ばらつきの影響の少ない有機EL素子21の駆動制御を実現できる。   Further, since the drive transistor 22 is also used as a transistor for controlling the light emission period / non-light emission period of the organic EL element 21, the influence on the drive timing of the organic EL element 21 is affected by variations in characteristics of one transistor of the drive transistor 22. Therefore, it is possible to realize drive control of the organic EL element 21 that is less affected by variations in the characteristics of the transistors constituting the pixel circuit.

ここで、本実施形態に係る有機EL表示装置10Aのように、第1書き込みトランジスタ23によって映像信号の信号電圧Vsigを書き込むと同時に、移動度補正の動作に入る構成を採る場合の問題点について説明する。   Here, as in the case of the organic EL display device 10A according to the present embodiment, a problem in the case of adopting a configuration in which the signal voltage Vsig of the video signal is written by the first write transistor 23 and at the same time the operation for mobility correction is performed will be described. To do.

先述した回路動作の説明から明らかなように、駆動トランジスタ22を有機EL素子21の発光期間/非発光期間を制御するトランジスタとして兼用した構成の画素回路20Aでは、映像信号の信号電圧Vsigを書き込むと同時に移動度補正に入る。駆動トランジスタ22の移動度μの画素ごとのばらつき補正を確実に行なうには、映像信号の信号電圧Vsigを完全に書き込んだ状態で移動度補正を実行するのが好ましい。   As is clear from the description of the circuit operation described above, in the pixel circuit 20A having the configuration in which the driving transistor 22 is also used as a transistor for controlling the light emission period / non-light emission period of the organic EL element 21, the signal voltage Vsig of the video signal is written. At the same time, mobility correction starts. In order to reliably correct the variation μ of the mobility μ of the driving transistor 22 for each pixel, it is preferable to execute the mobility correction in a state where the signal voltage Vsig of the video signal is completely written.

しかしながら、画面サイズが大きくなったり、高精細化に伴って画素数が増えたりすると、映像信号の信号電圧Vsigを書き込む信号線33の配線長が長くなるために、当該信号線33の配線抵抗が大きくなる。また、画素数の増加に伴って信号線33に接続される第2書き込みトランジスタ24の数が増えるために、当該信号線33の寄生容量が大きくなる。   However, when the screen size is increased or the number of pixels is increased with the increase in definition, the wiring length of the signal line 33 for writing the signal voltage Vsig of the video signal is increased, so that the wiring resistance of the signal line 33 is reduced. growing. In addition, since the number of second write transistors 24 connected to the signal line 33 increases as the number of pixels increases, the parasitic capacitance of the signal line 33 increases.

このように、信号線33の配線抵抗や寄生容量が大きくなると、時定数の関係から、水平駆動回路60から信号線33に対して映像信号の信号電圧Vsigが供給されたときの信号線33の電位の変動速度が遅くなる(信号線電位の応答がなまる)。   As described above, when the wiring resistance or parasitic capacitance of the signal line 33 is increased, the signal line 33 of the signal line 33 when the signal voltage Vsig of the video signal is supplied from the horizontal driving circuit 60 to the signal line 33 due to the time constant relationship. The fluctuation speed of the potential becomes slow (the response of the signal line potential is reduced).

一方、単純に信号線33から第2書き込みトランジスタ23によって映像信号の信号電圧Vsigを書き込むときは、第2書き込みトランジスタ23と第1保持容量26との時定数の関係で、駆動トランジスタ22のゲート電位Vgの立ち上がりがなまることになるが、信号線33の電位の変動速度が遅くなることにより、駆動トランジスタ22のゲート電位Vgの立ち上がりがさらになまる。   On the other hand, when the signal voltage Vsig of the video signal is simply written from the signal line 33 by the second writing transistor 23, the gate potential of the driving transistor 22 is related to the time constant between the second writing transistor 23 and the first storage capacitor 26. Although the rise of Vg is smoothed, the rise of the gate potential Vg of the drive transistor 22 is further smoothed by the slowing of the fluctuation speed of the potential of the signal line 33.

すると、映像信号の信号電圧Vsigの書き込みが完全に完了するまでに時間がかかるために、映像信号の信号電圧Vsigの書き込みが不十分なまま移動度補正に入るという不安定な駆動を行なうことになる。これにより、移動度μの大きい画素と、移動度μの小さい画素で移動度補正の補正量、即ち負帰還の帰還量ΔVが異なるために、画素間で移動度補正にばらつきが生じ、その結果、スジムラが発生して画質を悪化させる。   Then, since it takes time until the signal voltage Vsig of the video signal is completely written, the unstable driving of entering the mobility correction while the signal voltage Vsig of the video signal is insufficiently written is performed. Become. As a result, the mobility correction correction amount, that is, the feedback amount ΔV of the negative feedback is different between the pixel having the high mobility μ and the pixel having the low mobility μ, and thus the mobility correction varies among the pixels. As a result, streaks occur and the image quality deteriorates.

そこで、本実施形態では、信号書き込み準備期間(t4−t8)を設け、当該信号書き込み準備期間において最初に書き込んだ映像信号の信号電圧Vsigを第2保持容量27に一旦保持し、次いで、映像信号の信号電圧Vsigよりも高い電圧(例えば、2Vsig)をノードN12に書き込み、しかる後に、第2保持容量27に一旦保持した信号電圧VsigをノードN12に書き込むようにしている。これにより、ノードN12、即ち駆動トランジスタ22のゲート電極には、信号電圧Vsigの書き込みに先立って、映像信号の信号電圧Vsigよりも高い電圧が書き込まれることになる(いわゆる、プリチャージ)。   Therefore, in the present embodiment, a signal writing preparation period (t4-t8) is provided, and the signal voltage Vsig of the video signal written first in the signal writing preparation period is temporarily held in the second holding capacitor 27, and then the video signal A voltage higher than the signal voltage Vsig (eg, 2Vsig) is written to the node N12, and then the signal voltage Vsig once held in the second holding capacitor 27 is written to the node N12. Accordingly, a voltage higher than the signal voltage Vsig of the video signal is written to the node N12, that is, the gate electrode of the driving transistor 22 prior to the writing of the signal voltage Vsig (so-called precharge).

このように、信号書き込み準備期間を設定し、映像信号の信号電圧Vsigの書き込みに先立って、当該信号電圧Vsigよりも高い電圧をプリチャージ電圧として書き込むことにより、信号線33の配線抵抗や寄生容量が大きくても、駆動トランジスタ22のゲート電位Vgは、映像信号の信号電圧Vsigを直接書き込む場合よりも早く信号電圧Vsigまで立ち上がる。すなわち、第1,第2書き込みトランジスタ23,24の駆動能力のばらつきやこれら書き込みトランジスタ23,24と保持容量25との時定数の影響を受けることなく、映像信号の信号電圧Vsigの書き込みを瞬時に完了させることができる。   In this way, by setting the signal writing preparation period and writing a voltage higher than the signal voltage Vsig as a precharge voltage prior to writing the signal voltage Vsig of the video signal, the wiring resistance and parasitic capacitance of the signal line 33 are set. Is large, the gate potential Vg of the drive transistor 22 rises to the signal voltage Vsig earlier than when the signal voltage Vsig of the video signal is directly written. That is, the signal voltage Vsig of the video signal is instantaneously written without being affected by variations in the driving ability of the first and second write transistors 23 and 24 and the time constant between the write transistors 23 and 24 and the storage capacitor 25. Can be completed.

これにより、映像信号の信号電圧Vsigの書き込みが完全に完了するまでの時間を短縮することができるために、映像信号の信号電圧Vsigの書き込みが完了した状態で移動度補正に入ることができる。その結果、画面サイズが大きくなったり、高精細化に伴って画素数が増えたりして、第1信号線33Aの電位の変動速度が遅くなった場合であっても、信号線電位のなまりに起因する画素間での移動度補正のばらつきを無くし、スジムラを抑えることができるために画質を向上できる。   Accordingly, since it is possible to reduce the time until the signal voltage Vsig of the video signal is completely written, the mobility correction can be started in the state where the writing of the signal voltage Vsig of the video signal is completed. As a result, even if the screen size becomes larger or the number of pixels increases with higher definition, and the fluctuation speed of the potential of the first signal line 33A becomes slower, the signal line potential becomes rounded. The variation in mobility correction between the pixels due to this can be eliminated and the unevenness can be suppressed, so that the image quality can be improved.

[第2実施形態]
図10は、本発明の第2実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図であり、図中、図1と同等部分には同一符号を付して示している。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
[Second Embodiment]
FIG. 10 is a system configuration diagram showing an outline of the configuration of the active matrix display device according to the second embodiment of the present invention. In FIG. 10, the same parts as those in FIG. Here, as an example, an active matrix organic EL display device using, as an example, a current-driven electro-optic element whose emission luminance changes according to the value of current flowing through the device, for example, an organic EL element as a light-emitting element of a pixel (pixel circuit) This case will be described as an example.

図10に示すように、本実施形態に係る有機EL表示装置10Bは、第1実施形態に係る有機EL表示装置10Aの構成要素、即ち画素アレイ部30、第1,第2,第3書き込み走査回路40A,40B,40C、電源供給走査回路50および水平駆動回路60に加えて、第4書き込み走査回路40Dを有する構成となっている。ここでは、第1実施形態に係る有機EL表示装置10Aと同じ構成要素の構成および動作の説明については、重複するので省略する。   As shown in FIG. 10, the organic EL display device 10B according to this embodiment includes the components of the organic EL display device 10A according to the first embodiment, that is, the pixel array unit 30, the first, second, and third write scans. In addition to the circuits 40A, 40B, and 40C, the power supply scanning circuit 50, and the horizontal driving circuit 60, a fourth write scanning circuit 40D is provided. Here, the description of the configuration and operation of the same components as those of the organic EL display device 10A according to the first embodiment will be omitted because they overlap.

画素アレイ部30には、第4書き込み走査回路40Dに対応して、第4走査線31D−1〜31D−mが画素行ごとに配線されている。第4書き込み走査回路40Dは、第1,第2,第3書き込み走査回路40A,40B,40Cと同様に、シフトレジスタ等によって構成され、画素アレイ部30の各画素20Aへの映像信号の書き込みに際して、走査線31D−1〜31D−mに順次走査信号WSD1〜WSDmを供給して画素20Bを行単位で順番に走査する。   In the pixel array section 30, corresponding to the fourth writing scanning circuit 40D, fourth scanning lines 31D-1 to 31D-m are wired for each pixel row. Similar to the first, second and third write scanning circuits 40A, 40B and 40C, the fourth write scanning circuit 40D is configured by a shift register or the like, and is used for writing a video signal to each pixel 20A of the pixel array unit 30. Then, the scanning signals WSD1 to WSDm are sequentially supplied to the scanning lines 31D-1 to 31D-m to scan the pixels 20B sequentially in units of rows.

(画素回路)
図11は、画素(画素回路)20Bの具体的な構成例を示す回路図であり、図中、図2と同等部分には同一符号を付して示している。
(Pixel circuit)
FIG. 11 is a circuit diagram showing a specific configuration example of the pixel (pixel circuit) 20B. In FIG. 11, the same parts as those in FIG.

図11に示すように、画素20Bは、先述した画素20Aの構成要素、即ち有機EL素子21、駆動トランジスタ22、第1,第2,第3書き込みトランジスタ23,24,25および第1,第2保持容量26,27に加えて、第4書き込みトランジスタ28および第3保持容量29を有する構成となっている。   As shown in FIG. 11, the pixel 20B includes the components of the pixel 20A described above, that is, the organic EL element 21, the drive transistor 22, the first, second, and third write transistors 23, 24, and 25, and the first and second elements. In addition to the storage capacitors 26 and 27, the fourth write transistor 28 and the third storage capacitor 29 are provided.

ここでは、駆動トランジスタ22および第1,第2,第3,第4書き込みトランジスタ23,24,25,28としてNチャネル型のTFTを用いている。ただし、ここでの駆動トランジスタ22および書き込みトランジスタ23,24,25,28の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。   Here, N-channel TFTs are used as the drive transistor 22 and the first, second, third and fourth write transistors 23, 24, 25 and 28. However, the combination of the conductivity types of the drive transistor 22 and the write transistors 23, 24, 25, and 28 here is merely an example, and is not limited to these combinations.

有機EL素子21、駆動トランジスタ22、第1,第2,第3書き込みトランジスタ23,24,25および第1,第2保持容量26,27の接続関係については、画素20Aの場合と同じである。   The connection relationship between the organic EL element 21, the drive transistor 22, the first, second, and third write transistors 23, 24, and 25 and the first and second storage capacitors 26 and 27 is the same as that of the pixel 20A.

第4書き込みトランジスタ38は、ゲート電極が第4走査線31D(31D−1〜31D−m)に接続され、一方の電極(ドレイン電極/ソース電極)が第2書き込みトランジスタ24の他方の電極と第1書き込みトランジスタ23の他方の電極との共通接続ノードN11に接続されている。   The fourth write transistor 38 has a gate electrode connected to the fourth scan line 31D (31D-1 to 31D-m), and one electrode (drain electrode / source electrode) connected to the other electrode of the second write transistor 24 and the second electrode. One write transistor 23 is connected to the common connection node N11 with the other electrode.

第3保持容量29は、一端(一方の電極)が第4書き込みトランジスタ28の他方の電極(ソース電極/ドレイン電極)に接続され、他端(他方の電極)が共通電源供給線34に接続されている。   The third storage capacitor 29 has one end (one electrode) connected to the other electrode (source electrode / drain electrode) of the fourth write transistor 28 and the other end (the other electrode) connected to the common power supply line 34. ing.

上記構成の画素20Bは、図3に示した画素20Aの場合と基本的に同じ画素構造となっている。また、本画素20Bも、画素20Aと同様に、閾値補正機能、移動度補正機能およびブートストラップ機能を備えている。   The pixel 20B having the above configuration has basically the same pixel structure as that of the pixel 20A shown in FIG. The main pixel 20B also has a threshold value correction function, a mobility correction function, and a bootstrap function, like the pixel 20A.

(第2実施形態に係る有機EL表示装置の回路動作)
以下に、本実施形態に係る有機EL表示装置10Bの回路動作について、図12のタイミングチャートを基に、図13および図14の動作説明図を用いて説明する。なお、図13および図14の動作説明図では、図面の簡略化のために、第1,第2,第3,第3書き込みトランジスタ23,24,25,28をスイッチのシンボルで図示している。
(Circuit Operation of Organic EL Display Device According to Second Embodiment)
Hereinafter, the circuit operation of the organic EL display device 10B according to the present embodiment will be described with reference to the operation charts of FIGS. 13 and 14 based on the timing chart of FIG. In the operation explanatory diagrams of FIGS. 13 and 14, the first, second, third, and third write transistors 23, 24, 25, and 28 are illustrated by switch symbols for simplification of the drawings. .

図12のタイミングチャートでは、ある補正対象画素行について、第1,第2,第3,第4走査線31A,31B,31C,31Dの電位WSA,WSB,WSC,WSDの変化、電源供給線32の電位DSの変化、信号線33の電位の変化、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化を表している。   In the timing chart of FIG. 12, the change in the potentials WSA, WSB, WSC, and WSD of the first, second, third, and fourth scanning lines 31A, 31B, 31C, and 31D and the power supply line 32 for a certain correction target pixel row. Represents a change in the potential DS, a change in the potential of the signal line 33, and a change in the gate potential Vg and the source potential Vs of the driving transistor 22.

<発光期間>
図4のタイミングチャートにおいて、時刻t1以前は有機EL素子21が発光状態にある(発光期間)。この発光期間では、電源供給線32の電位DSが高電位Vccp(第1電位)にあり、また、第1,第2,第3,第4書き込みトランジスタ23,24,25,28が共に非導通状態にある。
<Light emission period>
In the timing chart of FIG. 4, before the time t1, the organic EL element 21 is in a light emission state (light emission period). In this light emission period, the potential DS of the power supply line 32 is at the high potential Vccp (first potential), and the first, second, third, and fourth write transistors 23, 24, 25, and 28 are all non-conductive. Is in a state.

このとき、駆動トランジスタ22は飽和領域で動作するように設定されているために、図13(A)に示すように、電源供給線32から駆動トランジスタ22を通して当該駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが有機EL素子21に供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。   At this time, since the driving transistor 22 is set to operate in the saturation region, the gate-source voltage of the driving transistor 22 from the power supply line 32 through the driving transistor 22 as shown in FIG. A drive current (drain-source current) Ids corresponding to Vgs is supplied to the organic EL element 21. Therefore, the organic EL element 21 emits light with a luminance corresponding to the current value of the drive current Ids.

<閾値補正準備期間>
そして、時刻t1になると、線順次走査の新しいフィールドに入り、図13(B)に示すように、電源供給線32の電位DSが高電位Vccpから信号線33のオフセット電圧Vofsよりも十分に低い電位Vini(第2電位)に切り替わる。ここで、低電位ViniをVini<Vel+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。
<Threshold correction preparation period>
At time t1, a new field of line sequential scanning is entered, and as shown in FIG. 13B, the potential DS of the power supply line 32 is sufficiently lower than the offset voltage Vofs of the signal line 33 from the high potential Vccp. It switches to the potential Vini (second potential). Here, if the low potential Vini is Vini <Vel + Vcath, the source potential Vs of the drive transistor 22 is substantially equal to the low potential Vini, and thus the organic EL element 21 is in a reverse bias state and extinguished.

次に、時刻t2で、第1,第2走査線31A,31Bの電位WSA,WSBが低電位から高電位に遷移することで、図13(C)に示すように、第1,第2書き込みトランジスタ23,24が導通状態になる。このとき、水平駆動回路60から信号線33に対してオフセット電圧Vofsが供給されているために、駆動トランジスタ22のゲート電位Vgがオフセット電圧Vofsになる。また、駆動トランジスタ22のソース電位Vsは、オフセット電圧Vofsよりも十分に低い電位Viniにある。   Next, at time t2, the potentials WSA and WSB of the first and second scanning lines 31A and 31B transition from the low potential to the high potential, and as shown in FIG. Transistors 23 and 24 become conductive. At this time, since the offset voltage Vofs is supplied from the horizontal drive circuit 60 to the signal line 33, the gate potential Vg of the drive transistor 22 becomes the offset voltage Vofs. Further, the source potential Vs of the drive transistor 22 is at a potential Vini that is sufficiently lower than the offset voltage Vofs.

このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Viniとなる。このゲート−ソース間電圧Vgs(=Vofs−Vini)が駆動トランジスタ22の閾値電圧Vthよりも大きくないと、先述した閾値補正動作を行なうことができないために、Vofs−Vini>Vthと設定する必要がある。以上で、駆動トランジスタ22のゲート電位Vgをオフセット電圧Vofsに、ソース電位Vsを低電位Viniにそれぞれ固定する閾値補正準備の動作が終わる。   At this time, the gate-source voltage Vgs of the drive transistor 22 is Vofs-Vini. If the gate-source voltage Vgs (= Vofs−Vini) is not larger than the threshold voltage Vth of the driving transistor 22, the above-described threshold value correction operation cannot be performed. Therefore, it is necessary to set Vofs−Vini> Vth. is there. Thus, the threshold correction preparation operation for fixing the gate potential Vg of the drive transistor 22 to the offset voltage Vofs and the source potential Vs to the low potential Vini is completed.

<閾値補正期間>
次に、時刻t3で、図13(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のソース電位Vsが上昇を開始する。やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが当該駆動トランジスタ22の閾値電圧Vthになり、当該閾値電圧Vthに相当する電圧が第1保持容量26に書き込まれる。
<Threshold correction period>
Next, at time t3, as shown in FIG. 13D, when the potential DS of the power supply line 32 is switched from the low potential Vini to the high potential Vccp, the source potential Vs of the drive transistor 22 starts to rise. Soon, the gate-source voltage Vgs of the drive transistor 22 becomes the threshold voltage Vth of the drive transistor 22, and a voltage corresponding to the threshold voltage Vth is written into the first storage capacitor 26.

<信号書き込み準備期間>
次に、時刻t4で、第1,第2走査線31A,31Bの電位WSA,WSBが高電位から低電位に遷移することで、図13(E)に示すように、第1,第2書き込みトランジスタ23,24が非導通状態になる。このとき、駆動トランジスタ22のゲート電極がフローティング状態になるが、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、駆動トランジスタ22はカットオフ状態にある。したがって、ドレイン−ソース間電流Idsは流れない。
<Signal writing preparation period>
Next, at time t4, the potentials WSA and WSB of the first and second scanning lines 31A and 31B transition from a high potential to a low potential, and as shown in FIG. Transistors 23 and 24 are turned off. At this time, the gate electrode of the driving transistor 22 is in a floating state, but the driving transistor 22 is in a cut-off state because the gate-source voltage Vgs is equal to the threshold voltage Vth of the driving transistor 22. Therefore, the drain-source current Ids does not flow.

また、時刻t4のタイミングで、水平駆動回路60から信号線33に対して映像信号の信号電圧Vsigよりも高い電圧、例えば信号電圧Vsigの2倍の電圧2Vsigが供給される。   Further, at the timing of time t4, a voltage higher than the signal voltage Vsig of the video signal, for example, a voltage 2Vsig that is twice the signal voltage Vsig is supplied from the horizontal drive circuit 60 to the signal line 33.

その後、時刻t5で、第2走査線31Bの電位WSBが低電位から高電位に遷移し、次いで、信号電圧Vsigの立ち上がり完了後の時刻t6で、第3走査線31Cの電位WSCが低電位から高電位に遷移することで、図13(F)に示すように、第2,第3書き込みトランジスタ24,25が導通状態になる。これにより、電圧2Vsigが第3書き込みトランジスタ25によってサンプリングされて第2保持容量27に保持される。   After that, at time t5, the potential WSB of the second scanning line 31B transitions from a low potential to a high potential, and then at time t6 after completion of the rise of the signal voltage Vsig, the potential WSC of the third scanning line 31C changes from the low potential. By transitioning to a high potential, as shown in FIG. 13F, the second and third write transistors 24 and 25 become conductive. As a result, the voltage 2Vsig is sampled by the third write transistor 25 and held in the second storage capacitor 27.

次に、時刻t7で、第3走査線31Cの電位WSCが高電位から低電位に遷移することで、図14(A)に示すように、第3書き込みトランジスタ25が非導通状態になる。同時に、水平駆動回路60から信号線33に対して映像信号の信号電圧Vsigの2倍の電圧2Vsigに代えて、映像信号の信号電圧Vsigが供給される。   Next, at time t7, the potential WSC of the third scanning line 31C transitions from a high potential to a low potential, so that the third writing transistor 25 is turned off as illustrated in FIG. At the same time, the signal voltage Vsig of the video signal is supplied from the horizontal driving circuit 60 to the signal line 33 instead of the voltage 2Vsig which is twice the signal voltage Vsig of the video signal.

その後、2倍の電圧2Vsigが完全に立ち下がり、信号電圧Vsigに収束した後の時刻t8で、第4走査線31Dの電位WSDが低電位から高電位に遷移することで、図14(B)に示すように、第4書き込みトランジスタ28が導通状態になる。これにより、信号電圧Vsigが第4書き込みトランジスタ28によってサンプリングされて第3保持容量29に保持される。   Thereafter, at time t8 after the double voltage 2Vsig completely falls and converges to the signal voltage Vsig, the potential WSD of the fourth scanning line 31D transitions from a low potential to a high potential, so that FIG. As shown, the fourth write transistor 28 becomes conductive. As a result, the signal voltage Vsig is sampled by the fourth write transistor 28 and held in the third holding capacitor 29.

次いで、時刻t9で、第4走査線31Dの電位WSDが高電位から低電位に遷移することで、図14(C)に示すように、第4書き込みトランジスタ28が非導通状態になる。   Next, at time t9, the potential WSD of the fourth scanning line 31D changes from a high potential to a low potential, so that the fourth write transistor 28 is turned off as illustrated in FIG.

<信号書き込み期間&移動度補正期間>
次に、時刻t10で、第1,第3走査線31A,31Cの電位WSA,WSCが低電位から高電位に遷移し、第2走査線31Bの電位WSBが高電位から低電位に遷移することで、図14(D)に示すように、第1,第3書き込みトランジスタ23,25が導通状態になり、第2書き込みトランジスタ24が非導通状態になる。
<Signal writing period & mobility correction period>
Next, at time t10, the potentials WSA and WSC of the first and third scanning lines 31A and 31C transition from a low potential to a high potential, and the potential WSB of the second scanning line 31B transitions from a high potential to a low potential. Thus, as shown in FIG. 14D, the first and third write transistors 23 and 25 are turned on, and the second write transistor 24 is turned off.

これにより、第2保持容量27に一旦保持されていた電圧2Vsigが第3書き込みトランジスタ25および第1書き込みトランジスタ23を通して第1保持容量26に書き込まれる。この電圧2Vsigの書き込みにより、駆動トランジスタ22のゲート電位Vgが電圧2Vsigに向けて上昇を開始する。   As a result, the voltage 2Vsig once held in the second storage capacitor 27 is written to the first storage capacitor 26 through the third write transistor 25 and the first write transistor 23. By the writing of the voltage 2Vsig, the gate potential Vg of the drive transistor 22 starts to increase toward the voltage 2Vsig.

その後、時刻t11で、第3走査線31Cの電位WSCが高電位から低電位に遷移し、次いで時刻t12で、第4走査線31Dの電位WSDが低電位から高電位に遷移することで、図14(E)に示すように、第3書き込みトランジスタ25が非導通状態になり、第4書き込みトランジスタ28が非導通状態になる。これにより、第3保持容量29に一旦保持されていた信号電圧Vsigが、第4書き込みトランジスタ28および第1書き込みトランジスタ23を通して第1保持容量26に書き込まれる。   Thereafter, at time t11, the potential WSC of the third scanning line 31C transitions from a high potential to a low potential, and then at time t12, the potential WSD of the fourth scanning line 31D transitions from a low potential to a high potential. As shown in FIG. 14E, the third write transistor 25 is turned off and the fourth write transistor 28 is turned off. As a result, the signal voltage Vsig once held in the third storage capacitor 29 is written to the first storage capacitor 26 through the fourth write transistor 28 and the first write transistor 23.

このとき、駆動トランジスタ22のゲート電位Vgが電圧2Vsigに向けて上昇中であることから、信号電圧Vsigの書き込みによって駆動トランジスタ22のゲート電位Vgが瞬時に信号電圧Vsigに達する。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが第1保持容量26に保持された閾値電圧Vthに相当する電圧と相殺されることによって閾値補正が行われる。   At this time, since the gate potential Vg of the drive transistor 22 is increasing toward the voltage 2Vsig, the gate potential Vg of the drive transistor 22 instantaneously reaches the signal voltage Vsig by writing the signal voltage Vsig. Then, when the drive transistor 22 is driven by the signal voltage Vsig of the video signal, the threshold voltage Vth of the drive transistor 22 is canceled with a voltage corresponding to the threshold voltage Vth held in the first holding capacitor 26. Correction is performed.

このとき、有機EL素子21は始めカットオフ状態にあるために、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は有機EL素子21の寄生容量Celに流れ込む。よって、有機EL素子21の寄生容量Celの充電が開始され、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。   At this time, since the organic EL element 21 is initially in a cut-off state, the current (drain-source current Ids) flowing from the power supply line 32 to the drive transistor 22 in accordance with the signal voltage Vsig of the video signal is the organic EL element 21. Into the parasitic capacitance Cel. Therefore, charging of the parasitic capacitance Cel of the organic EL element 21 is started, and the source potential Vs of the driving transistor 22 rises with time.

このとき既に、駆動トランジスタ22の閾値電圧Vthのばらつきは補正されており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。やがて、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVの電位まで上昇すると、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなって移動度補正が行われる。   At this time, the variation in the threshold voltage Vth of the drive transistor 22 has already been corrected, and the drain-source current Ids of the drive transistor 22 depends on the mobility μ of the drive transistor 22. Eventually, when the source potential Vs of the drive transistor 22 rises to the potential of Vofs−Vth + ΔV, the gate-source voltage Vgs of the drive transistor 22 becomes Vsig−Vofs + Vth−ΔV, and mobility correction is performed.

<発光期間>
次に、時刻t13で、第1走査線31Aの電位WSAが高電位から低電位に遷移することで、図14(F)に示すように、第1書き込みトランジスタ23が非導通状態になり、駆動トランジスタ22のゲート電極をノードN11から切り離す。これと同時に、ドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、有機EL素子21のアノード電位はドレイン−ソース間電流Idsに応じて上昇する。
<Light emission period>
Next, at time t <b> 13, the potential WSA of the first scanning line 31 </ b> A transitions from a high potential to a low potential, so that the first writing transistor 23 becomes nonconductive as illustrated in FIG. The gate electrode of the transistor 22 is disconnected from the node N11. At the same time, the drain-source current Ids starts to flow through the organic EL element 21, whereby the anode potential of the organic EL element 21 rises according to the drain-source current Ids.

有機EL素子21のアノード電位、即ち駆動トランジスタ22のソース電位Vsが上昇すると、第1保持容量26のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。   When the anode potential of the organic EL element 21, that is, the source potential Vs of the drive transistor 22 increases, the gate potential Vg of the drive transistor 22 also increases in conjunction with the bootstrap operation of the first storage capacitor 26.

このとき、ゲート電位Vgの上昇量がソース電位Vsの上昇量に等しくなるために、発光期間中駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig+Vth−ΔVで一定に保持される。そして、時刻t14で、第4走査線31Dの電位WSDが高電位から低電位に遷移すると同時に、信号線33の電位が信号電圧Vsigからオフセット電圧Vofsに切り替わる。   At this time, since the increase amount of the gate potential Vg becomes equal to the increase amount of the source potential Vs, the gate-source voltage Vgs of the driving transistor 22 is kept constant at Vsig + Vth−ΔV during the light emission period. At time t14, the potential WSD of the fourth scanning line 31D transitions from a high potential to a low potential, and at the same time, the potential of the signal line 33 is switched from the signal voltage Vsig to the offset voltage Vofs.

(第2実施形態の作用効果)
上述したように、第2実施形態に係る有機EL表示装置10Bによれば、第1実施形態に係る有機EL表示装置10Aと同様に、画素回路の駆動トランジスタ22に供給する電源電位(Vccp/Vini)を切り替え可能な構成とし、当該電源電位の切り替えによって有機EL素子21の発光期間/非発光期間を制御する機能を駆動トランジスタ22に持たせる構成を採っているために、有機EL素子21の駆動タイミングに対しての影響が駆動トランジスタ22の1つのトランジスタの特性ばらつきで済むために、画素回路を構成するトランジスタの特性ばらつきの影響の少ない有機EL素子21の駆動制御を実現できる。
(Operational effect of the second embodiment)
As described above, according to the organic EL display device 10B according to the second embodiment, similarly to the organic EL display device 10A according to the first embodiment, the power supply potential (Vccp / Vini) supplied to the drive transistor 22 of the pixel circuit. ) Can be switched, and the drive transistor 22 has a function of controlling the light emission period / non-light emission period of the organic EL element 21 by switching the power supply potential. Since the influence on the timing is limited to the characteristic variation of one transistor of the drive transistor 22, the drive control of the organic EL element 21 that is less influenced by the characteristic variation of the transistors constituting the pixel circuit can be realized.

加えて、本実施形態では、信号書き込み準備期間(t4−t10)を設け、当該信号書き込み準備期間において、最初に書き込んだ映像信号の信号電圧Vsigよりも高い電圧(例えば、2Vsig)を第2保持容量27に一旦保持し、次いで書き込んだ映像信号の信号電圧Vsigを第3保持容量29に一旦保持し、しかる後に、第2保持容量27に一旦保持した信号電圧Vsigよりも高い電圧をノードN12に書き込み、次いで、第3保持容量29に一旦保持した信号電圧VsigをノードN12に書き込むようにしている。これにより、ノードN12、即ち駆動トランジスタ22のゲート電極には、信号電圧Vsigの書き込みに先立って、映像信号の信号電圧Vsigよりも高い電圧が書き込まれることになる(いわゆる、プリチャージ)。   In addition, in the present embodiment, a signal writing preparation period (t4-t10) is provided, and in the signal writing preparation period, a voltage (for example, 2Vsig) higher than the signal voltage Vsig of the video signal written first is held second. Once held in the capacitor 27, the signal voltage Vsig of the written video signal is once held in the third holding capacitor 29, and then a voltage higher than the signal voltage Vsig once held in the second holding capacitor 27 is applied to the node N12. Then, the signal voltage Vsig once held in the third holding capacitor 29 is written to the node N12. Accordingly, a voltage higher than the signal voltage Vsig of the video signal is written to the node N12, that is, the gate electrode of the driving transistor 22 prior to the writing of the signal voltage Vsig (so-called precharge).

このように、信号書き込み準備期間を設定し、映像信号の信号電圧Vsigの書き込みに先立って、当該信号電圧Vsigよりも高い電圧をプリチャージ電圧として書き込むことにより、信号線33の配線抵抗や寄生容量が大きくても、駆動トランジスタ22のゲート電位Vgは、映像信号の信号電圧Vsigを直接書き込む場合よりも早く信号電圧Vsigまで立ち上がる。すなわち、第1,第2書き込みトランジスタ23,24の駆動能力のばらつきやこれら書き込みトランジスタ23,24と保持容量25との時定数の影響を受けることなく、映像信号の信号電圧Vsigの書き込みを瞬時に完了させることができる。   In this way, by setting the signal writing preparation period and writing a voltage higher than the signal voltage Vsig as a precharge voltage prior to writing the signal voltage Vsig of the video signal, the wiring resistance and parasitic capacitance of the signal line 33 are set. Is large, the gate potential Vg of the drive transistor 22 rises to the signal voltage Vsig earlier than when the signal voltage Vsig of the video signal is directly written. That is, the signal voltage Vsig of the video signal is instantaneously written without being affected by variations in the driving ability of the first and second write transistors 23 and 24 and the time constant between the write transistors 23 and 24 and the storage capacitor 25. Can be completed.

これにより、映像信号の信号電圧Vsigの書き込みが完全に完了するまでの時間を短縮することができるために、映像信号の信号電圧Vsigの書き込みが完了した状態で移動度補正に入ることができる。その結果、画面サイズが大きくなったり、高精細化に伴って画素数が増えたりして、第1信号線33Aの電位の変動速度が遅くなった場合であっても、信号線電位のなまりに起因する画素間での移動度補正のばらつきを無くし、スジムラを抑えることができるために画質を向上できる。   Accordingly, since it is possible to reduce the time until the signal voltage Vsig of the video signal is completely written, the mobility correction can be started in the state where the writing of the signal voltage Vsig of the video signal is completed. As a result, even if the screen size becomes larger or the number of pixels increases with higher definition, and the fluctuation speed of the potential of the first signal line 33A becomes slower, the signal line potential becomes rounded. The variation in mobility correction between the pixels due to this can be eliminated and the unevenness can be suppressed, so that the image quality can be improved.

なお、上記各実施形態では、映像信号の信号電圧Vsigよりも高い電圧、即ちプリチャージ電圧として、信号電圧Vsigの2倍の電圧2Vsigを設定する場合を例に挙げて説明したが、これに限られるものではなく、映像信号の信号電圧Vsigに応じた電圧であれば良い。また、映像信号の信号電圧Vsigに応じた電圧でなくても、映像信号の信号電圧Vsigよりも一定値だけ高い電圧を設定することも可能である。   In each of the above embodiments, the case where the voltage 2Vsig that is twice the signal voltage Vsig is set as the voltage higher than the signal voltage Vsig of the video signal, that is, the precharge voltage is described as an example. It is not limited to this, and any voltage corresponding to the signal voltage Vsig of the video signal may be used. Further, even if it is not a voltage corresponding to the signal voltage Vsig of the video signal, it is possible to set a voltage higher than the signal voltage Vsig of the video signal by a certain value.

ただし、プリチャージ電圧として、一定値だけ高い電圧を設定するよりも、映像信号の信号電圧Vsigに応じた電圧を設定するようにした方が、特に映像信号の信号電圧Vsigが大きいときに、駆動トランジスタ22のゲート電位Vgを信号電圧Vsigに向けてより急峻に立ち上げることができるために、信号電圧Vsigの書き込みが完全に完了するまでの時間を短縮できる利点がある。   However, when the voltage corresponding to the signal voltage Vsig of the video signal is set as the precharge voltage rather than a voltage that is higher by a certain value, the driving is performed especially when the signal voltage Vsig of the video signal is large. Since the gate potential Vg of the transistor 22 can be raised more steeply toward the signal voltage Vsig, there is an advantage that the time until the signal voltage Vsig is completely written can be shortened.

また、上記各実施形態では、画素回路20(20A,20B)の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。   In each of the above-described embodiments, the case where the present invention is applied to an organic EL display device using an organic EL element as the electro-optical element of the pixel circuit 20 (20A, 20B) has been described as an example. The present invention is not limited to this example, and can be applied to all display devices using current-driven electro-optic elements (light-emitting elements) whose light emission luminance changes according to the value of current flowing through the device.

[適用例]
以上説明した本発明による表示装置は、一例として、図15〜図19に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
[Application example]
The display device according to the present invention described above is used in various electronic devices shown in FIGS. 15 to 19 as an example, for example, electronic devices such as digital cameras, notebook personal computers, mobile terminal devices such as mobile phones, and video cameras. The input video signal or the video signal generated in the electronic device can be applied to a display device of an electronic device in any field that displays an image or a video.

このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した第1,第2実施形態の説明から明らかなように、本発明による表示装置は、画素間での移動度補正のばらつきを無くし、スジムラを抑えることができるために、各種の電子機器において、良質な画像表示を行なうことができる利点がある。   As described above, by using the display device according to the present invention as a display device for electronic devices in all fields, the display device according to the present invention is provided between pixels as is apparent from the description of the first and second embodiments. Therefore, there is an advantage that high-quality image display can be performed in various electronic devices.

なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部30に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。   Note that the display device according to the present invention includes a module-shaped one having a sealed configuration. For example, a display module formed by being affixed to an opposing portion such as transparent glass on the pixel array portion 30 is applicable. The transparent facing portion may be provided with a color filter, a protective film, and the like, and further, the above-described light shielding film. Note that the display module may be provided with a circuit unit for inputting / outputting a signal and the like from the outside to the pixel array unit, an FPC (flexible printed circuit), and the like.

以下に、本発明が適用される電子機器の具体例について説明する。   Specific examples of electronic devices to which the present invention is applied will be described below.

図15は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明による表示装置を用いることにより作成される。   FIG. 15 is a perspective view showing a television to which the present invention is applied. The television according to this application example includes a video display screen unit 101 including a front panel 102, a filter glass 103, and the like, and is created by using the display device according to the present invention as the video display screen unit 101.

図16は、本発明が適用されるデジタルカメラを示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明による表示装置を用いることにより作製される。   16A and 16B are perspective views showing a digital camera to which the present invention is applied. FIG. 16A is a perspective view seen from the front side, and FIG. 16B is a perspective view seen from the back side. The digital camera according to this application example includes a light emitting unit 111 for flash, a display unit 112, a menu switch 113, a shutter button 114, and the like, and is manufactured by using the display device according to the present invention as the display unit 112.

図17は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明による表示装置を用いることにより作製される。   FIG. 17 is a perspective view showing a notebook personal computer to which the present invention is applied. A notebook personal computer according to this application example includes a main body 121 including a keyboard 122 that is operated when characters and the like are input, a display unit 123 that displays an image, and the like, and the display device according to the present invention is used as the display unit 123. It is produced by this.

図18は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明による表示装置を用いることにより作製される。   FIG. 18 is a perspective view showing a video camera to which the present invention is applied. The video camera according to this application example includes a main body part 131, a lens 132 for photographing an object on the side facing forward, a start / stop switch 133 at the time of photographing, a display part 134, etc., and the display part 134 according to the present invention. It is manufactured by using a display device.

図19は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含み、そのディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより作製される。   FIG. 19 is a perspective view showing a mobile terminal device to which the present invention is applied, for example, a mobile phone, in which (A) is a front view in an open state, (B) is a side view thereof, and (C) is closed. (D) is a left side view, (E) is a right side view, (F) is a top view, and (G) is a bottom view. The mobile phone according to this application example includes an upper housing 141, a lower housing 142, a connecting portion (here, a hinge portion) 143, a display 144, a sub display 145, a picture light 146, a camera 147, and the like. Alternatively, the sub-display 145 is manufactured by using the display device according to the present invention.

本発明の第1実施形態に係る有機EL表示装置の構成の概略を示すシステム構成図である。1 is a system configuration diagram illustrating an outline of a configuration of an organic EL display device according to a first embodiment of the present invention. 第1実施形態に係る画素の具体的な構成例を示す回路図である。FIG. 3 is a circuit diagram illustrating a specific configuration example of a pixel according to the first embodiment. 画素の断面構造の一例を示す断面図である。It is sectional drawing which shows an example of the cross-sectional structure of a pixel. 本発明の第1実施形態に係る有機EL表示装置の動作説明に供するタイミングチャートである。It is a timing chart with which it uses for operation | movement description of the organic electroluminescence display which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る有機EL表示装置の回路動作の説明図(その1)である。It is explanatory drawing (the 1) of the circuit operation | movement of the organic electroluminescence display which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る有機EL表示装置の回路動作の説明図(その2)である。It is explanatory drawing (the 2) of the circuit operation | movement of the organic electroluminescence display which concerns on 1st Embodiment of this invention. 駆動トランジスタの閾値電圧Vthのばらつきに起因する課題の説明に供する特性図である。It is a characteristic view with which it uses for description of the subject resulting from the dispersion | variation in the threshold voltage Vth of a drive transistor. 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。It is a characteristic view with which it uses for description of the subject resulting from the dispersion | variation in the mobility (mu) of a drive transistor. 閾値補正、移動度補正の有無による映像信号の信号電圧Vsigと駆動トランジスタのドレイン・ソース間電流Idsとの関係の説明に供する特性図である。FIG. 10 is a characteristic diagram for explaining the relationship between the signal voltage Vsig of the video signal and the drain-source current Ids of the drive transistor depending on whether threshold correction and mobility correction are performed. 本発明の第2実施形態に係る有機EL表示装置の構成の概略を示すシステム構成図である。It is a system block diagram which shows the outline of a structure of the organic electroluminescence display which concerns on 2nd Embodiment of this invention. 第2実施形態に係る画素の具体的な構成例を示す回路図である。It is a circuit diagram which shows the specific structural example of the pixel which concerns on 2nd Embodiment. 本発明の第2実施形態に係る有機EL表示装置の動作説明に供するタイミングチャートである。It is a timing chart with which it uses for operation | movement description of the organic electroluminescence display which concerns on 2nd Embodiment of this invention. 本発明の第2実施形態に係る有機EL表示装置の回路動作の説明図(その1)である。It is explanatory drawing (the 1) of the circuit operation | movement of the organic electroluminescence display which concerns on 2nd Embodiment of this invention. 本発明の第2実施形態に係る有機EL表示装置の回路動作の説明図(その2)である。It is explanatory drawing (the 2) of the circuit operation | movement of the organic electroluminescence display which concerns on 2nd Embodiment of this invention. 本発明が適用されるテレビを示す斜視図である。It is a perspective view which shows the television to which this invention is applied. 本発明が適用されるデジタルカメラを示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。It is the perspective view which shows the digital camera to which this invention is applied, (A) is the perspective view seen from the front side, (B) is the perspective view seen from the back side. 本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。1 is a perspective view showing a notebook personal computer to which the present invention is applied. 本発明が適用されるビデオカメラを示す斜視図である。It is a perspective view which shows the video camera to which this invention is applied. 本発明が適用される携帯電話機を示す斜視図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。It is a perspective view showing a cellular phone to which the present invention is applied, (A) is a front view in an open state, (B) is a side view thereof, (C) is a front view in a closed state, (D) Is a left side view, (E) is a right side view, (F) is a top view, and (G) is a bottom view.

符号の説明Explanation of symbols

10A,10B…有機EL表示装置、20A,20B…画素(画素回路)、21…有機EL素子、22…駆動トランジスタ、23…第1書き込みトランジスタ、24…第2書き込みトランジスタ、25…第3書き込みトランジスタ、26…第1保持容量、27…第2保持容量、30…画素アレイ部、31A(31A−1〜31A−m),31B(31B−1〜31B−m)…走査線、32(32−1〜32−m)…電源供給線、33A(33A−1〜33A−n),33B(33B−1〜33B−n)…信号線、34…共通電源供給線、40A…第1書き込み走査回路、40B…第2書き込み走査回路、40C…第2書き込み走査回路、50…電源供給走査回路、60…水平駆動回路、70…表示パネル   DESCRIPTION OF SYMBOLS 10A, 10B ... Organic EL display device, 20A, 20B ... Pixel (pixel circuit), 21 ... Organic EL element, 22 ... Drive transistor, 23 ... First write transistor, 24 ... Second write transistor, 25 ... Third write transistor , 26... First holding capacitor, 27... Second holding capacitor, 30... Pixel array section, 31 A (31 A- 1 to 31 A-m), 31 B (31 B- 1 to 31 B-m). 1-32-m) ... power supply line, 33A (33A-1 to 33A-n), 33B (33B-1 to 33B-n) ... signal line, 34 ... common power supply line, 40A ... first write scanning circuit , 40B ... second writing scanning circuit, 40C ... second writing scanning circuit, 50 ... power supply scanning circuit, 60 ... horizontal drive circuit, 70 ... display panel

Claims (10)

電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極に一方の電極が接続された第1書き込みトランジスタと、前記書き込みトランジスタの他方の電極と信号線との間に接続された第2書き込みトランジスタと、前記駆動トランジスタのゲート電極とソース電極の間に接続された第1保持容量と、前記第1,第2書き込みトランジスタの共通接続ノードに一方の電極が接続された第3書き込みトランジスタと、前記第3書き込みトランジスタの他方の電極に接続された第2保持容量とを含む画素が行列状に配置されてなる画素アレイ部と、
前記画素アレイ部の各画素を行単位で走査して、前記第1書き込みトランジスタの導通/非導通の駆動を行なう第1走査手段と、
前記第1書き込みトランジスタの非導通状態に前記映像信号を、次いで前記第1書き込みトランジスタが少なくとも導通状態にあるときに前記映像信号の信号電圧よりも高い電圧を前記信号線に供給する供給手段と、
前記画素アレイ部の各画素を行単位で走査して、前記供給手段から前記信号線に供給された前記映像信号および前記映像信号の信号電圧よりも高い電圧を書き込むべく前記第2書き込みトランジスタによる書き込み駆動を行なう第2走査手段と、
前記画素アレイ部の各画素を行単位で走査して、前記第2書き込みトランジスタによって書き込まれた前記映像信号を前記第2保持容量に書き込み、前記第2書き込みトランジスタによる非書き込み期間で前記第1書き込みトランジスタの導通期間に前記第2保持容量に保持した前記映像信号を、前記第1書き込みトランジスタを通して前記第1保持容量に書き込むべく前記第3書き込みトランジスタによる書き込み駆動を行なう第3走査手段と、
前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して、第1電位と当該第1電位よりも低い第2電位とを選択的に供給する第4走査手段と
ことを特徴とする表示装置。
An electro-optical element; a driving transistor for driving the electro-optical element; a first writing transistor having one electrode connected to a gate electrode of the driving transistor; and the other electrode of the writing transistor and a signal line One electrode is connected to the connected second write transistor, the first storage capacitor connected between the gate electrode and the source electrode of the drive transistor, and the common connection node of the first and second write transistors A pixel array unit in which pixels including a third writing transistor and a second storage capacitor connected to the other electrode of the third writing transistor are arranged in a matrix;
First scanning means for scanning each pixel of the pixel array unit in units of rows and driving the first writing transistor to be conductive / non-conductive;
Supply means for supplying the signal line with the video signal in a non-conductive state of the first write transistor, and then supplying a voltage higher than the signal voltage of the video signal when the first write transistor is at least conductive;
Writing by the second writing transistor to scan each pixel of the pixel array unit in a row unit and write the video signal supplied from the supply unit to the signal line and a voltage higher than a signal voltage of the video signal Second scanning means for driving;
Each pixel of the pixel array unit is scanned in a row unit, the video signal written by the second writing transistor is written to the second storage capacitor, and the first writing is performed in a non-writing period by the second writing transistor. Third scanning means for performing write drive by the third write transistor so as to write the video signal held in the second hold capacitor during the conduction period of the transistor to the first hold capacitor through the first write transistor;
A fourth power supply line that is wired for each pixel row of the pixel array portion and that supplies a current to the drive transistor selectively supplies a first potential and a second potential lower than the first potential. A display device characterized by comprising scanning means.
前記映像信号の信号電圧よりも高い電圧は、当該信号電圧に応じた電圧である
ことを特徴とする請求項1記載の表示装置。
The display device according to claim 1, wherein the voltage higher than the signal voltage of the video signal is a voltage corresponding to the signal voltage.
前記画素アレイ部の各画素は、前記第1書き込みトランジスタによる前記映像信号の書き込み期間において、前記駆動トランジスタのドレイン−ソース間電流の移動度に対する依存性を打ち消す移動度補正の動作を行なう
ことを特徴とする請求項1記載の表示装置。
Each pixel of the pixel array section performs a mobility correction operation that cancels the dependence of the drive transistor on the mobility of the drain-source current during the writing period of the video signal by the first writing transistor. The display device according to claim 1.
電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極に一方の電極が接続された第1書き込みトランジスタと、前記書き込みトランジスタの他方の電極と信号線との間に接続された第2書き込みトランジスタと、前記駆動トランジスタのゲート電極とソース電極の間に接続された第1保持容量と、前記第1,第2書き込みトランジスタの共通接続ノードに一方の電極が接続された第3書き込みトランジスタと、前記第3書き込みトランジスタの他方の電極に接続された第2保持容量をと含む画素が行列状に配置されてなる画素アレイ部を有する表示装置の駆動方法であって、
前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して、第1電位と当該第1電位よりも低い第2電位とを選択的に供給する第1ステップと、
前記画素アレイ部の各画素を行単位で走査して、前記第1書き込みトランジスタの導通/非導通の駆動を行なう第2ステップと、
前記第1書き込みトランジスタの非導通期間に前記映像信号を、次いで前記第1書き込みトランジスタが少なくとも導通状態にあるときに前記映像信号の信号電圧よりも高い電圧を前記信号線に供給する第3ステップと、
前記画素アレイ部の各画素を行単位で走査して、前記第3ステップで前記信号線に供給された前記映像信号および前記映像信号の信号電圧よりも高い電圧を書き込むべく前記第2書き込みトランジスタによる書き込み駆動を行なう第4ステップと、
前記画素アレイ部の各画素を行単位で走査して、前記第2書き込みトランジスタによって書き込まれた前記映像信号を前記第2保持容量に書き込み、前記第2書き込みトランジスタによる非書き込み期間で前記第1書き込みトランジスタの導通期間に前記第2保持容量に保持した前記映像信号を、前記第1書き込みトランジスタを通して前記第1保持容量に書き込むべく前記第3書き込みトランジスタによる書き込み駆動を行なう第5ステップと
を有することを特徴とする表示装置の駆動方法。
An electro-optical element; a driving transistor for driving the electro-optical element; a first writing transistor having one electrode connected to a gate electrode of the driving transistor; and the other electrode of the writing transistor and a signal line One electrode is connected to the connected second write transistor, the first storage capacitor connected between the gate electrode and the source electrode of the drive transistor, and the common connection node of the first and second write transistors A driving method of a display device having a pixel array portion in which pixels including a third writing transistor and a second storage capacitor connected to the other electrode of the third writing transistor are arranged in a matrix,
The first potential and the second potential lower than the first potential are selectively supplied to a power supply line that is wired for each pixel row of the pixel array portion and supplies a current to the driving transistor. Steps,
A second step of scanning each pixel of the pixel array unit in units of rows to drive conduction / non-conduction of the first write transistor;
A third step of supplying the signal line with the video signal during a non-conduction period of the first write transistor, and then supplying a voltage higher than the signal voltage of the video signal when the first write transistor is at least conductive; ,
The second write transistor scans each pixel of the pixel array unit row by row and writes the video signal supplied to the signal line in the third step and a voltage higher than the signal voltage of the video signal. A fourth step of performing write driving;
Each pixel of the pixel array unit is scanned in a row unit, the video signal written by the second writing transistor is written to the second storage capacitor, and the first writing is performed in a non-writing period by the second writing transistor. And a fifth step of performing write drive by the third write transistor so as to write the video signal held in the second hold capacitor during the conduction period of the transistor to the first hold capacitor through the first write transistor. A display device driving method.
電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極に一方の電極が接続された第1書き込みトランジスタと、前記書き込みトランジスタの他方の電極と信号線との間に接続された第2書き込みトランジスタと、前記駆動トランジスタのゲート電極とソース電極の間に接続された第1保持容量と、前記第1,第2書き込みトランジスタの共通接続ノードに一方の電極が接続された第3書き込みトランジスタと、前記第3書き込みトランジスタの他方の電極に接続された第2保持容量とを含む画素が行列状に配置されてなる画素アレイ部と、
前記画素アレイ部の各画素を行単位で走査して、前記第1書き込みトランジスタの導通/非導通の駆動を行なう第1走査手段と、
前記第1書き込みトランジスタの非導通状態に前記映像信号を、次いで前記第1書き込みトランジスタが少なくとも導通状態にあるときに前記映像信号の信号電圧よりも高い電圧を前記信号線に供給する供給手段と、
前記画素アレイ部の各画素を行単位で走査して、前記供給手段から前記信号線に供給された前記映像信号および前記映像信号の信号電圧よりも高い電圧を書き込むべく前記第2書き込みトランジスタによる書き込み駆動を行なう第2走査手段と、
前記画素アレイ部の各画素を行単位で走査して、前記第2書き込みトランジスタによって書き込まれた前記映像信号を前記第2保持容量に書き込み、前記第2書き込みトランジスタによる非書き込み期間で前記第1書き込みトランジスタの導通期間に前記第2保持容量に保持した前記映像信号を、前記第1書き込みトランジスタを通して前記第1保持容量に書き込むべく前記第3書き込みトランジスタによる書き込み駆動を行なう第3走査手段と、
前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して、第1電位と当該第1電位よりも低い第2電位とを選択的に供給する第4走査手段と
を備えた表示装置を有することを特徴とする電子機器。
An electro-optical element; a driving transistor for driving the electro-optical element; a first writing transistor having one electrode connected to a gate electrode of the driving transistor; and the other electrode of the writing transistor and a signal line One electrode is connected to the connected second write transistor, the first storage capacitor connected between the gate electrode and the source electrode of the drive transistor, and the common connection node of the first and second write transistors A pixel array unit in which pixels including a third writing transistor and a second storage capacitor connected to the other electrode of the third writing transistor are arranged in a matrix;
First scanning means for scanning each pixel of the pixel array unit in units of rows and driving the first writing transistor to be conductive / non-conductive;
Supply means for supplying the signal line with the video signal in a non-conductive state of the first write transistor, and then supplying a voltage higher than the signal voltage of the video signal when the first write transistor is at least conductive;
Writing by the second writing transistor to scan each pixel of the pixel array unit in a row unit and write the video signal supplied from the supply unit to the signal line and a voltage higher than a signal voltage of the video signal Second scanning means for driving;
Each pixel of the pixel array unit is scanned in a row unit, the video signal written by the second writing transistor is written to the second storage capacitor, and the first writing is performed in a non-writing period by the second writing transistor. Third scanning means for performing write drive by the third write transistor so as to write the video signal held in the second hold capacitor during the conduction period of the transistor to the first hold capacitor through the first write transistor;
A fourth power supply line that is wired for each pixel row of the pixel array portion and that supplies a current to the drive transistor selectively supplies a first potential and a second potential lower than the first potential. An electronic apparatus comprising: a display device including a scanning unit.
電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極に一方の電極が接続された第1書き込みトランジスタと、前記書き込みトランジスタの他方の電極と信号線との間に接続された第2書き込みトランジスタと、前記駆動トランジスタのゲート電極とソース電極の間に接続された第1保持容量と、前記第1,第2書き込みトランジスタの共通接続ノードに一方の電極が接続された第3書き込みトランジスタと、前記第3書き込みトランジスタの他方の電極に接続された第2保持容量と、前記第1,第2書き込みトランジスタの共通接続ノードに一方の電極が接続された第4書き込みトランジスタと、前記第4書き込みトランジスタの他方の電極に接続された第3保持容量とを含む画素が行列状に配置されてなる画素アレイ部と、
前記画素アレイ部の各画素を行単位で走査して、前記第1書き込みトランジスタの導通/非導通の駆動を行なう第1走査手段と、
前記第1書き込みトランジスタが非導通状態にあるときに前記映像信号の信号電圧よりも高い電圧を、次いで前記第1書き込みトランジスタが少なくとも導通状態にあるときに前記映像信号を前記信号線に供給する供給手段と、
前記画素アレイ部の各画素を行単位で走査して、前記供給手段から前記信号線に供給された前記映像信号の信号電圧よりも高い電圧および前記映像信号を書き込むべく前記第2書き込みトランジスタによる書き込み駆動を行なう第2走査手段と、
前記画素アレイ部の各画素を行単位で走査して、前記第2書き込みトランジスタによって書き込まれた前記映像信号の信号電圧よりも高い電圧を前記第2保持容量に書き込み、前記第2書き込みトランジスタによる非書き込み期間で前記第1書き込みトランジスタの導通期間に前記第2保持容量に保持した前記映像信号の信号電圧よりも高い電圧を、前記第1書き込みトランジスタを通して前記第1保持容量に書き込むべく前記第3書き込みトランジスタによる書き込み駆動を行なう第3走査手段と、
前記画素アレイ部の各画素を行単位で走査して、前記第2書き込みトランジスタによって書き込まれた前記映像信号を前記第3保持容量に書き込み、前記第2書き込みトランジスタによる非書き込み期間で前記第1書き込みトランジスタの導通期間に前記第3保持容量に保持した前記映像信号を、前記第1書き込みトランジスタを通して前記第1保持容量に書き込むべく前記第4書き込みトランジスタによる書き込み駆動を行なう第4走査手段と、
前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して、第1電位と当該第1電位よりも低い第2電位とを選択的に供給する第5走査手段と
ことを特徴とする表示装置。
An electro-optical element; a driving transistor for driving the electro-optical element; a first writing transistor having one electrode connected to a gate electrode of the driving transistor; and the other electrode of the writing transistor and a signal line One electrode is connected to the connected second write transistor, the first storage capacitor connected between the gate electrode and the source electrode of the drive transistor, and the common connection node of the first and second write transistors A third write transistor; a second storage capacitor connected to the other electrode of the third write transistor; a fourth write transistor having one electrode connected to a common connection node of the first and second write transistors; , A pixel including a third storage capacitor connected to the other electrode of the fourth writing transistor is a matrix. A pixel array portion are arranged in a,
First scanning means for scanning each pixel of the pixel array unit in units of rows and driving the first writing transistor to be conductive / non-conductive;
Supplying a voltage higher than the signal voltage of the video signal when the first write transistor is in a non-conductive state, and then supplying the video signal to the signal line when the first write transistor is at least in a conductive state Means,
Writing by the second writing transistor to scan each pixel of the pixel array unit in units of rows and write a voltage higher than the signal voltage of the video signal supplied from the supply means to the signal line and the video signal Second scanning means for driving;
Each pixel of the pixel array unit is scanned in a row unit, and a voltage higher than the signal voltage of the video signal written by the second writing transistor is written to the second holding capacitor, and the non-writing by the second writing transistor is performed. In the writing period, the third writing is performed so that a voltage higher than the signal voltage of the video signal held in the second holding capacitor during the conduction period of the first writing transistor is written to the first holding capacitor through the first writing transistor. Third scanning means for performing writing drive by a transistor;
Each pixel of the pixel array unit is scanned in a row unit, the video signal written by the second write transistor is written to the third storage capacitor, and the first write is performed in a non-write period by the second write transistor. Fourth scanning means for performing write driving by the fourth write transistor so as to write the video signal held in the third hold capacitor during the conduction period of the transistor to the first hold capacitor through the first write transistor;
A fifth power source that is wired for each pixel row of the pixel array portion and selectively supplies a first potential and a second potential lower than the first potential to a power supply line that supplies a current to the driving transistor. A display device characterized by comprising scanning means.
前記映像信号の信号電圧よりも高い電圧は、当該信号電圧に応じた電圧である
ことを特徴とする請求項6記載の表示装置。
The display device according to claim 6, wherein the voltage higher than the signal voltage of the video signal is a voltage corresponding to the signal voltage.
前記画素アレイ部の各画素は、前記第1書き込みトランジスタによる前記映像信号の書き込み期間において、前記駆動トランジスタのドレイン−ソース間電流の移動度に対する依存性を打ち消す移動度補正の動作を行なう
ことを特徴とする請求項6記載の表示装置。
Each pixel of the pixel array section performs a mobility correction operation that cancels the dependence of the drive transistor on the mobility of the drain-source current during the writing period of the video signal by the first writing transistor. The display device according to claim 6.
電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極に一方の電極が接続された第1書き込みトランジスタと、前記書き込みトランジスタの他方の電極と信号線との間に接続された第2書き込みトランジスタと、前記駆動トランジスタのゲート電極とソース電極の間に接続された第1保持容量と、前記第1,第2書き込みトランジスタの共通接続ノードに一方の電極が接続された第3書き込みトランジスタと、前記第3書き込みトランジスタの他方の電極に接続された第2保持容量と、前記第1,第2書き込みトランジスタの共通接続ノードに一方の電極が接続された第4書き込みトランジスタと、前記第4書き込みトランジスタの他方の電極に接続された第3保持容量とを含む画素が行列状に配置されてなる画素アレイ部を有する表示装置の駆動方法であって、
前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して、第1電位と当該第1電位よりも低い第2電位とを選択的に供給する第1ステップと、
前記画素アレイ部の各画素を行単位で走査して、前記第1書き込みトランジスタの導通/非導通の駆動を行なう第2ステップと、
前記第1書き込みトランジスタの非導通期間に前記映像信号の信号電圧よりも高い電圧を、次いで前記第1書き込みトランジスタが少なくとも導通状態にあるときに前記映像信号を前記信号線に供給する第3ステップと、
前記画素アレイ部の各画素を行単位で走査して、前記第3ステップで前記信号線に供給された前記映像信号の信号電圧よりも高い電圧および前記映像信号を書き込むべく前記第2書き込みトランジスタによる書き込み駆動を行なう第4ステップと、
前記画素アレイ部の各画素を行単位で走査して、前記第2書き込みトランジスタによって書き込まれた前記映像信号の信号電圧よりも高い電圧を前記第2保持容量に書き込み、前記第2書き込みトランジスタによる非書き込み期間で前記第1書き込みトランジスタの導通期間に前記第2保持容量に保持した前記映像信号の信号電圧よりも高い電圧を、前記第1書き込みトランジスタを通して前記第1保持容量に書き込むべく前記第3書き込みトランジスタによる書き込み駆動を行なう第5ステップと、
前記画素アレイ部の各画素を行単位で走査して、前記第2書き込みトランジスタによって書き込まれた前記映像信号を前記第3保持容量に書き込み、前記第2書き込みトランジスタによる非書き込み期間で前記第1書き込みトランジスタの導通期間に前記第3保持容量に保持した前記映像信号を、前記第1書き込みトランジスタを通して前記第1保持容量に書き込むべく前記第4書き込みトランジスタによる書き込み駆動を行なう第6ステップと
を有することを特徴とする表示装置の駆動方法。
An electro-optical element; a driving transistor for driving the electro-optical element; a first writing transistor having one electrode connected to a gate electrode of the driving transistor; and the other electrode of the writing transistor and a signal line One electrode is connected to the connected second write transistor, the first storage capacitor connected between the gate electrode and the source electrode of the drive transistor, and the common connection node of the first and second write transistors A third write transistor; a second storage capacitor connected to the other electrode of the third write transistor; a fourth write transistor having one electrode connected to a common connection node of the first and second write transistors; , A pixel including a third storage capacitor connected to the other electrode of the fourth writing transistor is a matrix. A method of driving a display device having a pixel array portion are arranged in a,
The first potential and the second potential lower than the first potential are selectively supplied to a power supply line that is wired for each pixel row of the pixel array portion and supplies a current to the driving transistor. Steps,
A second step of scanning each pixel of the pixel array unit in units of rows to drive conduction / non-conduction of the first write transistor;
A third step of supplying a voltage higher than the signal voltage of the video signal during a non-conduction period of the first write transistor, and then supplying the video signal to the signal line when the first write transistor is at least conductive; ,
The second writing transistor scans each pixel of the pixel array unit row by row and writes a voltage higher than the signal voltage of the video signal supplied to the signal line in the third step and the video signal. A fourth step of performing write driving;
Each pixel of the pixel array unit is scanned in a row unit, and a voltage higher than the signal voltage of the video signal written by the second writing transistor is written to the second holding capacitor, and the non-writing by the second writing transistor is performed. In the writing period, the third writing is performed so that a voltage higher than the signal voltage of the video signal held in the second holding capacitor during the conduction period of the first writing transistor is written to the first holding capacitor through the first writing transistor. A fifth step of performing write driving by a transistor;
Each pixel of the pixel array unit is scanned in a row unit, the video signal written by the second write transistor is written to the third storage capacitor, and the first write is performed in a non-write period by the second write transistor. And a sixth step of performing write drive by the fourth write transistor so as to write the video signal held in the third hold capacitor during the transistor conduction period to the first hold capacitor through the first write transistor. A display device driving method.
電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極に一方の電極が接続された第1書き込みトランジスタと、前記書き込みトランジスタの他方の電極と信号線との間に接続された第2書き込みトランジスタと、前記駆動トランジスタのゲート電極とソース電極の間に接続された第1保持容量と、前記第1,第2書き込みトランジスタの共通接続ノードに一方の電極が接続された第3書き込みトランジスタと、前記第3書き込みトランジスタの他方の電極に接続された第2保持容量と、前記第1,第2書き込みトランジスタの共通接続ノードに一方の電極が接続された第4書き込みトランジスタと、前記第4書き込みトランジスタの他方の電極に接続された第3保持容量とを含む画素が行列状に配置されてなる画素アレイ部と、
前記画素アレイ部の各画素を行単位で走査して、前記第1書き込みトランジスタの導通/非導通の駆動を行なう第1走査手段と、
前記第1書き込みトランジスタが非導通状態にあるときに前記映像信号の信号電圧よりも高い電圧を、次いで前記第1書き込みトランジスタが少なくとも導通状態にあるときに前記映像信号を前記信号線に供給する供給手段と、
前記画素アレイ部の各画素を行単位で走査して、前記供給手段から前記信号線に供給された前記映像信号の信号電圧よりも高い電圧および前記映像信号を書き込むべく前記第2書き込みトランジスタによる書き込み駆動を行なう第2走査手段と、
前記画素アレイ部の各画素を行単位で走査して、前記第2書き込みトランジスタによって書き込まれた前記映像信号の信号電圧よりも高い電圧を前記第2保持容量に書き込み、前記第2書き込みトランジスタによる非書き込み期間で前記第1書き込みトランジスタの導通期間に前記第2保持容量に保持した前記映像信号の信号電圧よりも高い電圧を、前記第1書き込みトランジスタを通して前記第1保持容量に書き込むべく前記第3書き込みトランジスタによる書き込み駆動を行なう第3走査手段と、
前記画素アレイ部の各画素を行単位で走査して、前記第2書き込みトランジスタによって書き込まれた前記映像信号を前記第3保持容量に書き込み、前記第2書き込みトランジスタによる非書き込み期間で前記第1書き込みトランジスタの導通期間に前記第3保持容量に保持した前記映像信号を、前記第1書き込みトランジスタを通して前記第1保持容量に書き込むべく前記第4書き込みトランジスタによる書き込み駆動を行なう第4走査手段と、
前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して、第1電位と当該第1電位よりも低い第2電位とを選択的に供給する第5走査手段と
を備えた表示装置を有することを特徴とする電子機器。
An electro-optical element; a driving transistor for driving the electro-optical element; a first writing transistor having one electrode connected to a gate electrode of the driving transistor; and the other electrode of the writing transistor and a signal line One electrode is connected to the connected second write transistor, the first storage capacitor connected between the gate electrode and the source electrode of the drive transistor, and the common connection node of the first and second write transistors A third write transistor; a second storage capacitor connected to the other electrode of the third write transistor; a fourth write transistor having one electrode connected to a common connection node of the first and second write transistors; , A pixel including a third storage capacitor connected to the other electrode of the fourth writing transistor is a matrix. A pixel array portion are arranged in a,
First scanning means for scanning each pixel of the pixel array unit in units of rows and driving the first writing transistor to be conductive / non-conductive;
Supplying a voltage higher than the signal voltage of the video signal when the first write transistor is in a non-conductive state, and then supplying the video signal to the signal line when the first write transistor is at least in a conductive state Means,
Writing by the second writing transistor to scan each pixel of the pixel array unit in units of rows and write a voltage higher than the signal voltage of the video signal supplied from the supply means to the signal line and the video signal Second scanning means for driving;
Each pixel of the pixel array unit is scanned in a row unit, and a voltage higher than the signal voltage of the video signal written by the second writing transistor is written to the second holding capacitor, and the non-writing by the second writing transistor is performed. In the writing period, the third writing is performed so that a voltage higher than the signal voltage of the video signal held in the second holding capacitor during the conduction period of the first writing transistor is written to the first holding capacitor through the first writing transistor. Third scanning means for performing writing drive by a transistor;
Each pixel of the pixel array unit is scanned in a row unit, the video signal written by the second write transistor is written to the third storage capacitor, and the first write is performed in a non-write period by the second write transistor. Fourth scanning means for performing write driving by the fourth write transistor so as to write the video signal held in the third hold capacitor during the conduction period of the transistor to the first hold capacitor through the first write transistor;
A fifth power source that is wired for each pixel row of the pixel array portion and selectively supplies a first potential and a second potential lower than the first potential to a power supply line that supplies a current to the driving transistor. An electronic apparatus comprising: a display device including a scanning unit.
JP2007087004A 2007-03-29 2007-03-29 Display device, driving method of display device, and electronic equipment Pending JP2008249744A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007087004A JP2008249744A (en) 2007-03-29 2007-03-29 Display device, driving method of display device, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007087004A JP2008249744A (en) 2007-03-29 2007-03-29 Display device, driving method of display device, and electronic equipment

Publications (1)

Publication Number Publication Date
JP2008249744A true JP2008249744A (en) 2008-10-16

Family

ID=39974813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007087004A Pending JP2008249744A (en) 2007-03-29 2007-03-29 Display device, driving method of display device, and electronic equipment

Country Status (1)

Country Link
JP (1) JP2008249744A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859533A (en) * 2009-04-08 2010-10-13 索尼公司 Display device and display drive method
JP2011022342A (en) * 2009-07-15 2011-02-03 Sony Corp Display device, method of driving the same and electronics device
JP2012103660A (en) * 2010-11-05 2012-05-31 Samsung Mobile Display Co Ltd Pixel and organic electroluminescent display device
WO2015104777A1 (en) * 2014-01-09 2015-07-16 株式会社Joled Display device and display method
JP2016031431A (en) * 2014-07-28 2016-03-07 株式会社Joled Image display device and driving method of image display device
JPWO2019163402A1 (en) * 2018-02-20 2021-04-15 ソニーセミコンダクタソリューションズ株式会社 Pixel circuits, display devices, pixel circuit drive methods and electronic devices

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859533A (en) * 2009-04-08 2010-10-13 索尼公司 Display device and display drive method
JP2011022342A (en) * 2009-07-15 2011-02-03 Sony Corp Display device, method of driving the same and electronics device
JP2012103660A (en) * 2010-11-05 2012-05-31 Samsung Mobile Display Co Ltd Pixel and organic electroluminescent display device
US9275567B2 (en) 2010-11-05 2016-03-01 Samsung Display Co., Ltd. Pixel and organic light emitting display using the same
US9747838B2 (en) 2010-11-05 2017-08-29 Samsung Display Co., Ltd. Pixel and organic light emitting display using the same
WO2015104777A1 (en) * 2014-01-09 2015-07-16 株式会社Joled Display device and display method
JPWO2015104777A1 (en) * 2014-01-09 2017-03-23 株式会社Joled Display device and display method
US10056040B2 (en) 2014-01-09 2018-08-21 Joled Inc. Display apparatus and display method
JP2016031431A (en) * 2014-07-28 2016-03-07 株式会社Joled Image display device and driving method of image display device
JPWO2019163402A1 (en) * 2018-02-20 2021-04-15 ソニーセミコンダクタソリューションズ株式会社 Pixel circuits, display devices, pixel circuit drive methods and electronic devices
JP7118130B2 (en) 2018-02-20 2022-08-15 ソニーセミコンダクタソリューションズ株式会社 Display device

Similar Documents

Publication Publication Date Title
JP4293262B2 (en) Display device, display device driving method, and electronic apparatus
JP4508205B2 (en) Display device, display device driving method, and electronic apparatus
KR101557288B1 (en) Display device, driving method of display device, and electronic apparatus
JP4640443B2 (en) Display device, display device driving method, and electronic apparatus
JP5251034B2 (en) Display device and electronic device
JP2008233122A (en) Display device, driving method of display device, and electronic equipment
JP2008257086A (en) Display device, manufacturing method of display device, and electronic equipment
JP2009109521A (en) Display apparatus, driving method for display apparatus and electronic apparatus
JP2008310128A (en) Display, method for driving display, and electronic equipment
JP2008191296A (en) Display device, driving method of display device and electronic equipment
JP4640442B2 (en) Display device, display device driving method, and electronic apparatus
JP2009294508A (en) Display, method of driving display, and electronic device
JP2009169145A (en) Display device, method of driving the same and electronic equipment
JP2009104013A (en) Display device, driving method thereof, and electronic apparatus
JP2008310127A (en) Display device, driving method of display device and electronic equipment
JP2008249743A (en) Display device, driving method of display device, and electronic equipment
JP2008249744A (en) Display device, driving method of display device, and electronic equipment
JP2010008718A (en) Display device, driving method of display device, and electronic apparatus
JP2009109519A (en) Display device and electronic apparatus
JP5541351B2 (en) Display device
JP2009047746A (en) Display device and electronic equipment
JP2008304690A (en) Display apparatus, driving method for display apparatus, and electronic equipment
JP2008233125A (en) Display device, driving method of display device, and electronic equipment
JP2009237426A (en) Display device, method for driving display device, and electronic device
JP2008292619A (en) Display device, drive method for display device, and electronic apparatus