JP2009232079A - Interpolation filter - Google Patents

Interpolation filter Download PDF

Info

Publication number
JP2009232079A
JP2009232079A JP2008073994A JP2008073994A JP2009232079A JP 2009232079 A JP2009232079 A JP 2009232079A JP 2008073994 A JP2008073994 A JP 2008073994A JP 2008073994 A JP2008073994 A JP 2008073994A JP 2009232079 A JP2009232079 A JP 2009232079A
Authority
JP
Japan
Prior art keywords
tap
sampling
tap coefficient
sampling rate
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008073994A
Other languages
Japanese (ja)
Inventor
Takashi Watanabe
孝史 渡邊
Yoshihiko Takeuchi
嘉彦 竹内
Hirohisa Hirayama
浩久 平山
Toru Haneda
亨 羽田
Koji Fukino
幸治 吹野
Yoshio Miyazawa
良男 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2008073994A priority Critical patent/JP2009232079A/en
Publication of JP2009232079A publication Critical patent/JP2009232079A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of preventing an increase in circuit scale and computational complexity by solving the problem that, in n-fold oversampling, a larger number of taps of an LPF are required as n is increased, accordingly, the circuit scale is increased, that is to say, the number of samplings per unit time is increased, therefore, product-sum operation in the LPF is increased. <P>SOLUTION: A sampling-rate converter frequency-converts a sampling frequency of an input signal into f Hz and a sampling frequency of an output signal to nf Hz. The sampling-rate converter is provided with: a low-pass-filter device which updates taps by an output signal of a counter operating at nf Hz so as to operate a delay device at f Hz; a tap coefficient control device for outputting different tap coefficients to a low pass filter at the frequency of nf Hz; and a counter device for controlling the tap coefficient control device. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、ディジタル信号受信装置におけるサンプリングレート変換装置に関するものである。 The present invention relates to a sampling rate conversion apparatus in a digital signal receiving apparatus.

近年の通信システムは、各国における電波の利用状況や、周波数割当に関する規制に柔軟に対応できるように設計することが求められている。例として、WiMAXではチャネル帯域幅が1.25MHzから20MHzの間で可変となっている。 In recent years, communication systems are required to be designed so as to be able to flexibly cope with radio wave usage conditions and frequency allocation regulations in each country. As an example, in WiMAX, the channel bandwidth is variable between 1.25 MHz and 20 MHz.

受信信号を処理するためには、信号のサンプリングレートをシステム内部の処理系のレートに変換する必要がある。このために使われるのが補間フィルタ(インターポーレーションフィルタ)である。 In order to process the received signal, it is necessary to convert the sampling rate of the signal to the rate of the processing system inside the system. An interpolation filter (interpolation filter) is used for this purpose.

補間フィルタを用いたサンプリングレート変換装置の基本構造を図3に示す。サンプリング周波数f1の入力信号をnf1にオーバーサンプリングして出力する場合、まず、サンプリングレート増加回路301により、入力信号の各離散データ間に(n−1)個の0を挿入する。次に、動作周波数nf1で基本周波数以外を除去するLPF303に通すことで、サンプリングレートを変換することができる(例えば特許文献1参照)。 FIG. 3 shows the basic structure of a sampling rate conversion apparatus using an interpolation filter. When an input signal having a sampling frequency f1 is oversampled to nf1 and output, first, the sampling rate increasing circuit 301 inserts (n-1) 0s between discrete data of the input signal. Next, the sampling rate can be converted by passing through the LPF 303 that removes other than the fundamental frequency at the operating frequency nf1 (see, for example, Patent Document 1).

前記の0挿入の様子を示した図が図4である。同図は元の周波数に対して401のそれぞれのサンプリング点の間に0点403を2個ずつ挿入したものであり、サンプリング周波数は3倍になる。しかしこのままだと0挿入点と元のサンプリング点との結線が不連続点になり高調波が発生してしまうので、LPFによって帯域を制限するのである。 FIG. 4 shows the state of the zero insertion. In the figure, two 0 points 403 are inserted between each sampling point 401 with respect to the original frequency, and the sampling frequency is tripled. However, if this is left, the connection between the zero insertion point and the original sampling point becomes a discontinuous point, and harmonics are generated, so the band is limited by the LPF.

特開2006−222824号公報JP 2006-222824 A

しかしながら、前記のような基本構造のフィルタをそのまま用いた場合、係数nが大きくなるほど、LPFのタップ数が多く必要になり、回路規模が増大する。つまり、単位時間あたりのサンプリング数が増えるため、LPFでの積和演算が増加することになる。 However, when the filter having the basic structure as described above is used as it is, the larger the coefficient n, the more taps of the LPF are required, and the circuit scale increases. That is, since the number of samplings per unit time increases, the product-sum operation in the LPF increases.

また、入力信号のレートが一定でない場合、各レート毎にレート増幅回路及びLPFを用意する必要があるので、これも回路規模の増大につながる。つまり、ある同一の通信装置をA地域とB地域に設置する場合、それぞれの地域での使用周波数が違っていると、あらかじめ装置内のサンプリングレート変換装置を両地域に合わせたものにせねばならず、単一の周波数を対象にした装置よりも回路規模が増大することになる。 Further, when the rate of the input signal is not constant, it is necessary to prepare a rate amplification circuit and an LPF for each rate, which also leads to an increase in circuit scale. In other words, when a certain communication device is installed in the A region and the B region, if the frequency used in each region is different, the sampling rate conversion device in the device must be adapted to both regions in advance. As a result, the circuit scale is increased as compared with a device for a single frequency.

前記課題を解決するために、本発明は、入力信号のサンプリング周波数をfヘルツ、出力信号のサンプリング周波数をnfヘルツに周波数変換するサンプリングレート変換装置において、
nfヘルツで動作するカウンタの出力信号により遅延器が動作し、複数のサンプリング周波数に対応できるようにした低域通過フィルタ装置と、
異なるタップ係数を周波数nfで低域通過フィルタに対して出力するタップ制御装置と、
出力値によって前記タップ係数制御装置を制御することを目的とするカウンタ装置と、
を備えることを特徴とするサンプリングレート変換装置とする。
In order to solve the above-mentioned problems, the present invention provides a sampling rate conversion device that converts the sampling frequency of an input signal to f hertz and the sampling frequency of an output signal to nf hertz.
a low-pass filter device in which a delay device is operated by an output signal of a counter operating at nf hertz and is adapted to a plurality of sampling frequencies;
A tap controller that outputs different tap coefficients at a frequency nf to a low-pass filter;
A counter device for controlling the tap coefficient control device according to an output value;
A sampling rate conversion device comprising:

また本発明は、前記タップ係数制御装置は、フィルタのタップ係数をサンプリングレート変換装置の出力信号のサンプリング周波数に同期して変化させることにより、任意のサンプリング値と次のサンプリング点におけるサンプリング値の間に0挿入をすることなく補間処理を行えることを特徴とするサンプリングレート変換装置とする。 In the present invention, the tap coefficient control device changes the tap coefficient of the filter in synchronization with the sampling frequency of the output signal of the sampling rate conversion device, so that an arbitrary sampling value and the sampling value at the next sampling point can be changed. A sampling rate conversion device is characterized in that interpolation processing can be performed without inserting zeros into.

また本発明は、前記タップ係数制御装置は、サンプリングレート変換装置がn倍オーバーサンプリングを目的とするものであるならば、1つのタップに対してn個の値を保持することを特徴とするサンプリングレート変換装置とする。 According to the present invention, the tap coefficient control device holds n values for one tap if the sampling rate conversion device aims at oversampling n times. A rate converter is assumed.

また本発明は、前記タップ係数制御装置は、前記カウンタ装置の出力に応じてタップ係数を変化させるため、サンプリング周波数を任意の倍率に変換する場合においても、タップ数を増減させることなく、一定のタップ数で複数のサンプリング周波数に対応できることを特徴とするサンプリングレート変換装置とする。 In the present invention, since the tap coefficient control device changes the tap coefficient in accordance with the output of the counter device, even when the sampling frequency is converted to an arbitrary magnification, the tap coefficient control device does not increase or decrease the number of taps. A sampling rate conversion device characterized by being capable of supporting a plurality of sampling frequencies by the number of taps.

また本発明は、前記タップ係数制御装置は、サンプリングレート変換装置が最大n倍オーバーサンプリングまで可能とするものならば、1つのタップに対してn個の値を保持し、そのタップ係数をその他の倍率のオーバーサンプリングでも利用することを特徴とするサンプリングレート変換装置とする。 Further, according to the present invention, the tap coefficient control device holds n values for one tap as long as the sampling rate converter enables up to n-times oversampling, and sets the tap coefficient to other values. A sampling rate converting apparatus is also used for oversampling of magnification.

本発明によれば、フィルタ装置はカウンタ出力によって、LPF内のシフトレジスタ、つまり遅延器の動作を制御する。2倍オーバーサンプルの場合は2クロックに1回、4倍オーバーサンプルの場合は4クロックに1回遅延器が動作する。また、タップ係数はフィルタの動作クロックで可変である。このようにすることで0挿入を行っていないにも関わらず、その場合と同じ出力を得ることができ、またタップ数をレートにより変更する必要もなくなる。 According to the present invention, the filter device controls the operation of the shift register in the LPF, that is, the delay device, by the counter output. In the case of 2 times oversampling, the delay unit operates once every 2 clocks. In the case of 4 times oversampling, the delay unit operates once every 4 clocks. The tap coefficient is variable depending on the operation clock of the filter. In this way, the same output as that can be obtained even though 0 insertion is not performed, and it is not necessary to change the number of taps according to the rate.

このように、本発明によれば、データ0の挿入が不必要になること、複数のレートに対して、1つのフィルタで対応可能なので、回路規模を減少できること、オーバーサンプリングの倍率が上がってもタップ数を増やすことなく対応でき、乗算器の増大を抑えることができるといった効果があらわれる。 Thus, according to the present invention, insertion of data 0 becomes unnecessary, a single filter can be used for a plurality of rates, the circuit scale can be reduced, and the oversampling factor can be increased. It is possible to cope without increasing the number of taps, and the effect that the increase of the multiplier can be suppressed appears.

本発明に好適な実施例について、図を参照して説明する。 Preferred embodiments of the present invention will be described with reference to the drawings.

図1は本発明の実施例を示す図である。本実施例のサンプリングレート変換装置は、フィルタ装置101、タップ係数制御装置102とnビットカウンタ103で構成される。また、図5はフィルタ装置101における一般的なFIRフィルタの構成であり、501が遅延器、503がタップである。 FIG. 1 is a diagram showing an embodiment of the present invention. The sampling rate conversion apparatus according to this embodiment includes a filter apparatus 101, a tap coefficient control apparatus 102, and an n-bit counter 103. FIG. 5 shows a configuration of a general FIR filter in the filter device 101, in which 501 is a delay device and 503 is a tap.

例として、4倍オーバーサンプリングによるサンプリングレートの変換をするものであり、LPFのフィルタタップ数が8タップの場合に関して、この装置の動作を説明する。ここで、図1に示すように入力信号の周波数をf1、フィルタ装置101の出力信号の周波数をf2とした場合、この本サンプリングレート変換装置の動作クロックcはf2である。 As an example, the operation of this apparatus will be described with respect to the case where the sampling rate is converted by 4 times oversampling and the number of filter taps of the LPF is 8 taps. Here, when the frequency of the input signal is f1 and the frequency of the output signal of the filter device 101 is f2, as shown in FIG. 1, the operation clock c of this sampling rate conversion device is f2.

フィルタ装置101における遅延器501、すなわちシフトレジスタはnビットカウンタ103の出力の下位2bitが0の場合、つまり4クロックに1回だけデータを遅延させる。つまり、データの更新タイミングは入力信号の周波数f1となる。 The delay unit 501 in the filter device 101, that is, the shift register, delays data only once every four clocks when the lower 2 bits of the output of the n-bit counter 103 are 0. That is, the data update timing is the frequency f1 of the input signal.

これに対し、タップ制御装置102は8個のタップ係数503をフィルタ101に出力する。各係数はクロックc、つまりf2に同期して4種類の値を繰り返す。このときのタップnの値をtapn0からtapn3とする(n=0から7)。つまり、例えばタップ0の値は、f2に同期して、tap00、tap01、tap02、tap03の4種類の値を繰り返す。 On the other hand, the tap control apparatus 102 outputs eight tap coefficients 503 to the filter 101. Each coefficient repeats four kinds of values in synchronization with the clock c, that is, f2. The value of tap n at this time is set to tapn0 to tapn3 (n = 0 to 7). That is, for example, the value of tap 0 repeats four types of values of tap00, tap01, tap02, and tap03 in synchronization with f2.

周波数f1の入力信号に対して、値に0を3個挿入してレートを4倍の周波数f2にした場合、挿入された0データとタップ係数の乗算結果が0であるのは既知であるので、これは計算する必要がない。 Since it is known that the result of multiplying the inserted zero data by the tap coefficient is zero when three zeros are inserted into the value f1 and the rate is four times the frequency f2. This does not need to be calculated.

この装置のフィルタ101への入力データは、クロックcつまり周波数f2の4クロックに1回だけ遅延器501によってデータのシフトが行われるので、各タップ503において、データが前記のように1回更新されるまでに、tapn0からtapn3までの4種類のタップ係数とで4回の乗算が行われることになる。これは、0挿入してレートを上げたデータを周波数f2でサンプリングした図2のインパルス応答をもつフィルタを通したことと等価となる。 Since the data input to the filter 101 of this apparatus is shifted by the delay unit 501 once every four clocks of the clock c, that is, the frequency f2, the data is updated once at each tap 503 as described above. Until then, four multiplications are performed with four types of tap coefficients from tapn0 to tapn3. This is equivalent to passing through the filter having the impulse response of FIG. 2 obtained by sampling the data whose rate is increased by inserting 0 at the frequency f2.

さらに具体的に説明する。サンプリングレート変換装置への入力データ列を{a0,a1,a2,...,a7,...}とした場合、4倍オーバーサンプリングをするために、0を3個ずつ挿入するとデータ列は{a0,0,0,0,a1,0,0,0,....,a7,0,0,0,....}となる。 This will be described more specifically. The input data string to the sampling rate converter is {a0, a1, a2,. . . , A7,. . . }, In order to perform oversampling by four times, if three 0s are inserted, the data string becomes {a0,0,0,0, a1,0,0,0,. . . . , A7, 0, 0, 0,. . . . }.

前記例の場合、各タップが4種ずつの値を持ち、4クロックに1回だけFIRフィルタの遅延器を動作させるから、時刻0の時はフィルタの出力はa0*tap00である。また時刻1の時はフィルタの出力はa0*tap01である。 In the case of the above example, each tap has four values, and the delay device of the FIR filter is operated only once every four clocks. Therefore, at time 0, the output of the filter is a0 * tap00. At time 1, the output of the filter is a0 * tap01.

本発明は前記の例の場合、8個のタップで32個のタップを持つフィルタと同等の処理をするものであり、例えば時刻0の時のtap01、tap02、tap03は0挿入した0が乗ざれているとして式にはあらわれない。同様に、時刻1の時はtap00、tap02、tap03には0が乗ざれているとして式にはあらわれない。 In the case of the above example, the present invention performs the same processing as a filter having 8 taps and 32 taps. For example, tap01, tap02, and tap03 at time 0 are set to 0 with 0 inserted. Does not appear in the formula. Similarly, at time 1, tap00, tap02, and tap03 do not appear in the equation because 0 is being applied.

時刻28の時は、a0*tap70+a1*tap60+,......,+a7*tap00、
時刻29の時は、a0*tap71+a1*tap61+,......,+a7*tap01、
時刻30の時は、a0*tap72+a1*tap62+,......,+a7*tap02、
時刻31の時は、a0*tap73+a1*tap63+,......,+a7*tap03、
となり、例えば時刻31の場合、0挿入された0とtap70、tap71、tap72の乗算は結果が0であるために省略できるため、式にはあらわれない。
At time 28, a0 * tap 70 + a1 * tap 60+,. . . . . . , + A7 * tap00,
At time 29, a0 * tap 71 + a1 * tap 61+,. . . . . . , + A7 * tap01,
At time 30, a0 * tap72 + a1 * tap62 +,. . . . . . , + A7 * tap02,
At time 31, a0 * tap73 + a1 * tap63 +,. . . . . . , + A7 * tap03,
For example, at time 31, multiplication of 0 inserted with 0 and tap 70, tap 71, and tap 72 can be omitted because the result is 0, and thus does not appear in the equation.

つまり、0挿入をしてオーバーサンプリングするということと同義の処理を0挿入をすることなく実現しているのである。これは、n倍オーバーサンプリングであれば、タップ制御装置102が1つのタップに対してn個の値を保持しており、n個の値のうち、0との乗算を行わない1つの値のみを本発明により使うことができるからである。 That is, the same process as oversampling with zero insertion is realized without zero insertion. If this is n-times oversampling, the tap control device 102 holds n values for one tap, and only one value that does not perform multiplication with 0 among n values. This can be used according to the present invention.

このように、4倍オーバーサンプリングの場合、カウンタ103の下位2ビットに注目し、4クロックに1回のみ遅延器501によるデータシフトを行い、n番目のタップ係数としてtapn0、tapn1、tapn2、tapn3の4個をタップ制御装置102から順次フィルタ101に転送することによって、本発明による結果として、8個のタップで32タップのフィルタ演算を行ったことと等価の結果を得ることができる。 Thus, in the case of four times oversampling, paying attention to the lower 2 bits of the counter 103, data is shifted by the delay unit 501 only once every four clocks, and tapn0, tapn1, tapn2, and tapn3 are used as the nth tap coefficients. By sequentially transferring the four from the tap control device 102 to the filter 101, a result equivalent to performing a 32-tap filter operation with eight taps can be obtained as a result of the present invention.

例としては4倍オーバーサンプリングの場合を取り上げたが、2倍オーバーサンプリングの場合は、シフトレジスタのデータ更新の頻度を2クロックに1回、8倍オーバーサンプルの場合は8クロックに1回となるようにすれば良い。タップ係数の更新頻度は固定なので、2倍の場合は1つのデータに対して2回、8倍の場合は8回タップ係数の更新が行われる。 As an example, the case of 4 times oversampling was taken up, but in the case of 2 times oversampling, the frequency of data update of the shift register is once every 2 clocks, and in the case of 8 times oversampling, once every 8 clocks. You can do that. Since the update frequency of the tap coefficient is fixed, the tap coefficient is updated twice for one data in the case of 2 times and 8 times in the case of 8 times.

これは例えば2倍オーバーサンプリングであれば、カウンタ103の下位1ビットに注目し、これが0の時にのみ遅延器501を動作させるということである。 For example, in the case of double oversampling, attention is paid to the lower 1 bit of the counter 103, and the delay unit 501 is operated only when this is 0.

さらに、本発明によれば、前述したように、タップ制御装置102はカウンタ103の出力によりフィルタ101内のタップに入力するタップ係数を制御するが、その際、このフィルタ101により最大n倍までオーバーサンプリングが可能であるならば、1つのタップが保持するタップ係数の値は、前述のようにn個となる。 Furthermore, according to the present invention, as described above, the tap control device 102 controls the tap coefficient input to the tap in the filter 101 based on the output of the counter 103. If sampling is possible, the number of tap coefficients held by one tap is n as described above.

ここで、オーバーサンプリングの倍率によって、このn個の値を持つタップ制御装置102内のタップ係数テーブルからどれを使用するかを制御することによって、倍率が変わってもタップ係数の再計算を不要にする手段も考えられる。 Here, by controlling which one of the tap coefficient tables in the tap control device 102 having n values is used according to the oversampling magnification, it is not necessary to recalculate the tap coefficient even if the magnification changes. Means to do this are also conceivable.

つまり、n個のタップ係数の値は、例えば装置の出力信号の周波数をmとしたとき、m/nの帯域幅をもつフィルタのインパルス応答を示すものであるから、例えば、n倍オーバーサンプリングの場合はn個全てのタップ係数、n/2倍オーバーサンプリングの場合は0,2,4,・・・番目のタップ係数、n/4倍オーバーサンプリングの場合は0,4,8,・・・番目のタップ係数を使用する。 In other words, the value of the n tap coefficients indicates the impulse response of a filter having a bandwidth of m / n, for example, where m is the frequency of the output signal of the apparatus. All n tap coefficients, n / 2 times oversampling is the 0, 2, 4, ... th tap coefficient, n / 4 times oversampling is 0, 4, 8, ... Use the th tap coefficient.

例えば4個の値を持つタップ係数に関して、4倍オーバーサンプリングなら、タップ0、タップ1、タップ2、タップ3を、2倍オーバーサンプリングなら、タップ0、タップ2を、オーバーサンプリング無しならタップ0を用いるということである。 For example, for a tap coefficient having four values, tap 0, tap 1, tap 2, and tap 3 for 4 times oversampling, tap 0 and tap 2 for 2 times oversampling, and tap 0 for no oversampling. It is to use.

このように、タップ係数テーブルからの値の参照の仕方によって、フィルタの帯域幅を倍率に合わせたものにすることができる。1度テーブルを定めておけば、倍率が変化してもタップ係数の再計算、再入力等が不要になる。 As described above, the bandwidth of the filter can be adjusted to the magnification according to the way of referring to the value from the tap coefficient table. Once the table is defined, it is not necessary to recalculate or re-enter tap coefficients even if the magnification changes.

図5をさらに詳細に説明する図が図6である。ここで示すように、入力信号をn倍オーバーサンプリングにて出力する場合に、出力周波数で動作するカウンタのビット値によって、用いるタップ係数を選択し、FIRフィルタの基本動作である積和演算を行うものである。例えば4倍オーバーサンプリングならば、2ビットカウンタを用い、カウンタの出力が00、01、10、11のそれぞれについて用いるタップ係数を変えていくことになる。 FIG. 6 is a diagram for explaining FIG. 5 in more detail. As shown here, when the input signal is output by n-times oversampling, the tap coefficient to be used is selected according to the bit value of the counter operating at the output frequency, and the product-sum operation that is the basic operation of the FIR filter is performed. Is. For example, in the case of quadruple oversampling, a 2-bit counter is used, and the tap coefficients used for the counter outputs 00, 01, 10, and 11 are changed.

以上説明したように、本発明によれば、0挿入を行うことなく、また複数のレートに対して1つのフィルタでオーバーサンプリングを行うことができる。 As described above, according to the present invention, oversampling can be performed with one filter for a plurality of rates without performing zero insertion.

本発明にかかる構成図Configuration diagram according to the present invention フィルタのインパルス応答Filter impulse response 一般的なサンプリングレート変換装置General sampling rate converter 0挿入の様子State of 0 insertion FIRフィルタの構成FIR filter configuration FIRフィルタの詳細な構成Detailed configuration of FIR filter

符号の説明Explanation of symbols

101…フィルタ、 102…タップ制御装置、 103…カウンタ、
301…サンプリングレート増加、 303…LPF、
401…サンプリング点、 403…0挿入点、
501…遅延器、 503…タップ。

101 ... Filter, 102 ... Tap control device, 103 ... Counter,
301 ... Sampling rate increase, 303 ... LPF,
401 ... sampling point, 403 ... 0 insertion point,
501 ... Delay device, 503 ... Tap.

Claims (5)

入力信号のサンプリング周波数をfヘルツ、出力信号のサンプリング周波数をnfヘルツに周波数変換するサンプリングレート変換装置において、
nfヘルツで動作するカウンタの出力信号により遅延器が動作し、複数のサンプリング周波数に対応できるようにした低域通過フィルタ装置と、
異なるタップ係数を周波数nfで低域通過フィルタに対して出力するタップ制御装置と、
出力値によって前記タップ係数制御装置を制御することを目的とするカウンタ装置と、
を備えることを特徴とするサンプリングレート変換装置。
In a sampling rate converter for converting the sampling frequency of an input signal to f hertz and the sampling frequency of an output signal to nf hertz,
a low-pass filter device in which a delay device is operated by an output signal of a counter operating at nf hertz and is adapted to a plurality of sampling frequencies;
A tap control device that outputs different tap coefficients at a frequency nf to a low-pass filter;
A counter device intended to control the tap coefficient control device according to an output value;
A sampling rate conversion device comprising:
前記タップ係数制御装置は、フィルタのタップ係数をサンプリングレート変換装置の出力信号のサンプリング周波数に同期して変化させることにより、任意のサンプリング値と次のサンプリング点におけるサンプリング値の間に0挿入をすることなく補間処理を行えることを特徴とする、請求項1に記載のサンプリングレート変換装置。 The tap coefficient control device inserts 0 between an arbitrary sampling value and the sampling value at the next sampling point by changing the tap coefficient of the filter in synchronization with the sampling frequency of the output signal of the sampling rate conversion device. The sampling rate conversion apparatus according to claim 1, wherein the interpolation process can be performed without any problem. 前記タップ係数制御装置は、サンプリングレート変換装置がn倍オーバーサンプリングを目的とするものであるならば、1つのタップに対してn個の値を保持することを特徴とする、請求項1に記載のサンプリングレート変換装置。 2. The tap coefficient control device according to claim 1, wherein the tap coefficient control device holds n values for one tap if the sampling rate conversion device aims at oversampling n times. Sampling rate converter. 前記タップ係数制御装置は、前記カウンタ装置の出力に応じてタップ係数を変化させるため、サンプリング周波数を任意の倍率に変換する場合においても、タップ数を増減させることなく、一定のタップ数で複数のサンプリング周波数に対応できることを特徴とする、請求項1に記載のサンプリングレート変換装置。 Since the tap coefficient control device changes the tap coefficient according to the output of the counter device, even when the sampling frequency is converted to an arbitrary magnification, the tap coefficient control device does not increase or decrease the number of taps, and a plurality of tap coefficients are controlled. The sampling rate conversion apparatus according to claim 1, wherein the sampling rate conversion apparatus can cope with a sampling frequency. 前記タップ係数制御装置は、サンプリングレート変換装置が最大n倍オーバーサンプリングまで可能とするものならば、1つのタップに対してn個の値を保持し、そのタップ係数をその他の倍率のオーバーサンプリングでも利用することを特徴とする、請求項1に記載のサンプリングレート変換装置。

The tap coefficient control device holds n values for one tap if the sampling rate conversion device allows up to n times oversampling, and the tap coefficient can be used for oversampling at other magnifications. 2. The sampling rate conversion device according to claim 1, wherein the sampling rate conversion device is used.

JP2008073994A 2008-03-21 2008-03-21 Interpolation filter Pending JP2009232079A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008073994A JP2009232079A (en) 2008-03-21 2008-03-21 Interpolation filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008073994A JP2009232079A (en) 2008-03-21 2008-03-21 Interpolation filter

Publications (1)

Publication Number Publication Date
JP2009232079A true JP2009232079A (en) 2009-10-08

Family

ID=41247004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008073994A Pending JP2009232079A (en) 2008-03-21 2008-03-21 Interpolation filter

Country Status (1)

Country Link
JP (1) JP2009232079A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011089981A1 (en) * 2010-01-19 2011-07-28 三菱電機株式会社 Signal generation device and signal generation method
CN103188186A (en) * 2011-12-27 2013-07-03 安立股份有限公司 Resampling processing device and method and digital modulation signal producing device
JP2014183414A (en) * 2013-03-18 2014-09-29 Nippon Telegr & Teleph Corp <Ntt> Sampling rate conversion system and sampling rate conversion method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235699A (en) * 1992-02-24 1993-09-10 Kenwood Corp Sampling frequency converter
JPH08204506A (en) * 1995-01-25 1996-08-09 Hitachi Denshi Ltd Interpolation circuit and interpolation system
JP2001339279A (en) * 2000-05-29 2001-12-07 Canon Inc Filter circuit
JP2003051736A (en) * 2001-06-01 2003-02-21 Sanyo Electric Co Ltd Digital roll-off filter and mobile radio terminal employing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235699A (en) * 1992-02-24 1993-09-10 Kenwood Corp Sampling frequency converter
JPH08204506A (en) * 1995-01-25 1996-08-09 Hitachi Denshi Ltd Interpolation circuit and interpolation system
JP2001339279A (en) * 2000-05-29 2001-12-07 Canon Inc Filter circuit
JP2003051736A (en) * 2001-06-01 2003-02-21 Sanyo Electric Co Ltd Digital roll-off filter and mobile radio terminal employing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011089981A1 (en) * 2010-01-19 2011-07-28 三菱電機株式会社 Signal generation device and signal generation method
JP5665770B2 (en) * 2010-01-19 2015-02-04 三菱電機株式会社 Signal generation apparatus and signal generation method
CN103188186A (en) * 2011-12-27 2013-07-03 安立股份有限公司 Resampling processing device and method and digital modulation signal producing device
JP2013135401A (en) * 2011-12-27 2013-07-08 Anritsu Corp Resampling device, digital modulation signal generation device using the same, and resampling method
CN103188186B (en) * 2011-12-27 2016-04-13 安立股份有限公司 Resampling processing unit and method and digital modulation signals generation device
JP2014183414A (en) * 2013-03-18 2014-09-29 Nippon Telegr & Teleph Corp <Ntt> Sampling rate conversion system and sampling rate conversion method

Similar Documents

Publication Publication Date Title
US7102548B1 (en) Cascaded integrator comb filter with arbitrary integer decimation value and scaling for unity gain
EP3273598B1 (en) Asynchronous sample rate converter
US8165255B2 (en) Multirate resampling and filtering system and method
EP2823567B1 (en) Low complexity high-speed multi-dac system
WO2016201216A1 (en) Sparse cascaded-integrator-comb filters
JP2006197599A (en) Asynchronous sample rate converter
US20080071846A1 (en) Processor Architecture for Programmable Digital Filters in a Multi-Standard Integrated Circuit
JP2008021119A (en) Digital filter and image processor using the same
JP2009232079A (en) Interpolation filter
US20080084343A1 (en) Methods and systems for implementing a digital-to-analog converter
US6778106B2 (en) Digital sample sequence conversion device
KR101452379B1 (en) Apparatus and method for digital up converter in mobile communication system
JP2010130185A (en) Sampling rate conversion circuit
JP2008178049A (en) Sampling frequency conversion apparatus
JP5557339B2 (en) Decimation filter and decimation processing method
US20150244349A1 (en) Efficient Drift Avoidance Mechanism for Synchronous and asynchronous Digital Sample Rate Converters
Harris et al. Cascade linear phase recursive half-band filters implement the most efficient digital down converter
JP2008219560A (en) Decimation filter
JP2005020554A (en) Digital filter
JP2002368543A (en) Digital up-converter
JP2006050550A (en) Signal processing apparatus having post-processing
WO2023135996A1 (en) Sampling rate converter, sampling rate conversion method, and communication system
KR101265494B1 (en) System for poly phase filter bank for over-sampling
Mehra et al. Area Efficient Interpolator Using Half-Band Symmetric Structure
CN115085693B (en) Multi-channel multi-phase interpolation processing architecture

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20110311

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20120322

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120807