JP2009231438A - Silicon carbide wafer - Google Patents
Silicon carbide wafer Download PDFInfo
- Publication number
- JP2009231438A JP2009231438A JP2008073375A JP2008073375A JP2009231438A JP 2009231438 A JP2009231438 A JP 2009231438A JP 2008073375 A JP2008073375 A JP 2008073375A JP 2008073375 A JP2008073375 A JP 2008073375A JP 2009231438 A JP2009231438 A JP 2009231438A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- epitaxial film
- epitaxial
- carbide wafer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、炭化珪素ウェーハ、特に立方晶炭化珪素エピタキシャルウェーハに関し、ショットキー特性の有利な向上を図ろうとするものである。 The present invention relates to a silicon carbide wafer, particularly a cubic silicon carbide epitaxial wafer, which is intended to advantageously improve Schottky characteristics.
近年、電力および通信などの分野で用いられる半導体材料としては、低損失、高速制御および高温動作等に対する要求がますます強くなってきている。
最近の進展を見ると、微細加工による改善では越えられない材料限界に近づいており、更なる特性向上を目指してワイドバンドギャップを有する炭化珪素(SiC)の開発が進められている。
SiCは、p,n両伝導型の制御が可能で、絶縁破壊電界がシリコン(Si)よりも一桁高く、飽和ドリフト速度や熱伝導度が高いという特徴を持つので、既存の半導体SiやGaAsでは実現できない大容量で低損失なパワーデバイスが製造可能な材料として期待されている。
In recent years, as a semiconductor material used in fields such as electric power and communication, there is an increasing demand for low loss, high speed control, high temperature operation, and the like.
Looking at recent progress, it is approaching the material limit that cannot be exceeded by improvement by microfabrication, and silicon carbide (SiC) having a wide band gap is being developed with the aim of further improving the characteristics.
SiC is capable of controlling both p and n conductivity types, has a characteristic that the breakdown electric field is an order of magnitude higher than that of silicon (Si), and has a high saturation drift velocity and thermal conductivity. Therefore, it is expected as a material that can produce a large-capacity, low-loss power device that cannot be realized.
SiCには、組成が同一で原子の積層の仕方により結晶構造が異なる、いわゆる多形が存在する。SiCの多形の種類は、3C,4H等で表記される。大文字の「C」「H」は結晶系を表し、それぞれ立方晶(Cubic)、六方晶(Hexagonal)を意味する。また、「C」「H」の前の数字は、繰り返し周期を示している。例えば、3C−SiCの単位積層面の積層の周期は3(ABCABC・・・)であり、4H−SiCは4(ABCBABCB・・・)である。 SiC has a so-called polymorph that has the same composition and a different crystal structure depending on how the atoms are stacked. The type of SiC polymorph is represented by 3C, 4H, and the like. The capital letters “C” and “H” represent a crystal system, which means cubic and hexagonal, respectively. The numbers before “C” and “H” indicate the repetition period. For example, the stacking period of the unit stacking surface of 3C-SiC is 3 (ABCABBC...), And 4H-SiC is 4 (ABCBABCB...).
立方晶のSiCは2000℃以上の高温における安定相、すなわち高温多形ではなく、通常、Si基板上への1000℃前後でのエピタキシャル成長により作製される。立方晶のSiCには、六方晶のSiCに発生するマイクロパイプという欠陥の問題が無く、また基板の大口径化が図り易い、という利点がある。
しかしながら、立方晶のSiCを用いてショットキーバリアダイオード(SBD)を作製した場合、結晶欠陥に起因するエピタキシャル層表面の起伏等により良好な特性が得にくいという問題があった。
従来の報告においては、エピタキシャル層のドーパント濃度を5×1015atoms/cm3、エピタキシャル膜厚を10μm程度に設定した場合、逆方向耐圧がNi電極の場合に200〜240V、Au電極の場合に140〜180Vという値が示されている(非特許文献1参照)。
However, when a Schottky barrier diode (SBD) is manufactured using cubic SiC, there is a problem that it is difficult to obtain good characteristics due to undulations on the surface of the epitaxial layer caused by crystal defects.
In the conventional report, when the dopant concentration of the epitaxial layer is set to 5 × 10 15 atoms / cm 3 and the epitaxial film thickness is set to about 10 μm, the reverse breakdown voltage is 200 to 240 V in the case of the Ni electrode, and in the case of the Au electrode. The value of 140-180V is shown (refer nonpatent literature 1).
しかしながら、他の多形、例えば4H−SiCでは、より大きな逆方向耐圧を示すSBDが開発されている(非特許文献2参照)。
従って、3C−SiCをSBDとして実用に供するためには、4H−SiCに匹敵するまたはそれ以上の大きな逆方向耐圧が必要である。
Therefore, in order to use 3C-SiC as an SBD for practical use, a large reverse breakdown voltage comparable to or higher than 4H-SiC is required.
本発明は、上記の実状に鑑み開発されたもので、SBDに適用した場合に、従来に比して大きな逆方向耐圧が得られる、すなわち優れたショットキー特性を有する炭化珪素ウェーハを提供することを目的とする。 The present invention has been developed in view of the above situation, and provides a silicon carbide wafer that can obtain a large reverse breakdown voltage compared to the prior art when applied to SBD, that is, has excellent Schottky characteristics. With the goal.
さて、発明者らは、上記の問題を達成すべく鋭意検討を重ねた結果、以下に述べる知見を得た。
すなわち、3C−SiCエピタキシャルウェーハの逆方向耐圧を増大させるには、
(1) エピタキシャル膜のドーパント濃度および及び膜厚を適正な範囲に制御する、
(2) エピタキシャル膜の表面粗さを低減する、
ことが重要であることを見出した。
本発明は上記の知見に立脚するものである。
As a result of intensive studies to achieve the above problems, the inventors have obtained the following knowledge.
That is, in order to increase the reverse breakdown voltage of the 3C-SiC epitaxial wafer,
(1) Control the dopant concentration and film thickness of the epitaxial film within an appropriate range.
(2) reduce the surface roughness of the epitaxial film,
I found it important.
The present invention is based on the above findings.
すなわち、本発明の要旨構成は次のとおりである。
1.立方晶炭化珪素基板の表面に、立方晶炭化珪素のエピタキシャル膜を成長させた炭化珪素ウェーハであって、エピタキシャル膜に含まれるドーパント濃度が3×1015atoms/cm3以下、エピタキシャル膜の厚みが20μm 以上で、かつエピタキシャル膜の表面粗さが10μm四方の領域における算術平均粗さ(Ra)で3nm以下であることを特徴とする炭化珪素ウェーハ。
That is, the gist configuration of the present invention is as follows.
1. A silicon carbide wafer in which an epitaxial film of cubic silicon carbide is grown on the surface of a cubic silicon carbide substrate, the dopant concentration contained in the epitaxial film is 3 × 10 15 atoms / cm 3 or less, and the thickness of the epitaxial film is A silicon carbide wafer characterized by having an arithmetic average roughness (Ra) of 3 nm or less in an area of 20 μm or more and an epitaxial film having a surface roughness of 10 μm square.
2.前記炭化珪素ウェーハにおいて、その表面が、酸化処理後、フッ化水素酸による表面酸化膜の除去処理を施したものであることを特徴とする上記1記載の炭化珪素ウェーハ。 2. 2. The silicon carbide wafer according to claim 1, wherein the surface of the silicon carbide wafer is subjected to a treatment for removing a surface oxide film with hydrofluoric acid after the oxidation treatment.
3.前記炭化珪素ウェーハにおいて、エピタキシャル膜に含まれるドーパントが窒素であることを特徴とする上記1または2記載の炭化珪素ウェーハ。 3. 3. The silicon carbide wafer according to 1 or 2 above, wherein the dopant contained in the epitaxial film is nitrogen.
本発明によれば、立方晶SiCを用いてショットキーバリアダイオード(SBD)を作製した場合に、逆方向耐圧を従来に比べて格段に向上させることができる。 According to the present invention, when a Schottky barrier diode (SBD) is manufactured using cubic SiC, the reverse breakdown voltage can be significantly improved as compared with the conventional case.
以下、本発明を具体的に説明する。
本発明において、エピタキシャル膜に導入するドーパントの濃度を3×1015atoms/cm3以下としたのは、ドーパントの濃度が3×1015atoms/cm3を超えると空乏層幅が十分に大きくならないため、本発明の立方晶SiCを用いたデバイスにおいて期待される600V以上の逆方向耐圧が得難いからである。但し、ドーパントの濃度があまりに低いとエピタキシャルプロセスにおいてドーパントとなるような、例えば窒素の混入を防ぐことが難しいという不利が生じるので、ドーパントの濃度の下限は1×1014atoms/cm3程度とすることが好ましい。なお、ドーパントとしては、窒素等が有利に適合する。
The present invention will be specifically described below.
In the present invention, the concentration of the dopant introduced into the epitaxial film is 3 × 10 15 atoms / cm 3 or less because the depletion layer width is not sufficiently increased when the dopant concentration exceeds 3 × 10 15 atoms / cm 3. For this reason, it is difficult to obtain a reverse breakdown voltage of 600 V or more which is expected in a device using cubic SiC of the present invention. However, if the dopant concentration is too low, there is a disadvantage that it is difficult to prevent, for example, nitrogen contamination, which becomes a dopant in the epitaxial process, so the lower limit of the dopant concentration is about 1 × 10 14 atoms / cm 3 . It is preferable. As a dopant, nitrogen or the like is advantageously adapted.
また、エピタキシャル膜の厚みを20μm 以上としたのは、この膜厚が20μm に満たないとドーパントの濃度を3×1015atoms/cm3以下にして拡げようとした空乏層が、その幅に対して小さなエピタキシャル膜厚により空乏層の拡がりが制限されるため、やはり立方晶SiCを用いたデバイスにおいて600V以上の逆方向耐圧が得難くなるからである。但し、エピタキシャル膜厚があまりに大きくなるとエピタキシャルプロセスが長時間にわたるためにコストが増大するという弊害が生じるので、エピタキシャル膜厚は150μm以下程度とすることが好ましい。 In addition, the thickness of the epitaxial film is set to 20 μm or more because if the film thickness is less than 20 μm, the depletion layer intended to expand with the dopant concentration of 3 × 10 15 atoms / cm 3 or less This is because, since the expansion of the depletion layer is limited by the small epitaxial film thickness, it is difficult to obtain a reverse breakdown voltage of 600 V or more in a device using cubic SiC. However, if the epitaxial film thickness becomes too large, the epitaxial process takes a long time, which increases the cost. Therefore, the epitaxial film thickness is preferably about 150 μm or less.
さらに、表面粗さを10μm四方の領域における算術平均粗さ(Ra)で3nm以下とした理由は次のとおりである。
エピタキシャル膜の表面凹凸が大きいと、SBDに適用した場合に、この表面凹凸に起因して電界集中が生じ、逆方向耐圧の低下を招く。
従って、本発明では、積層欠陥や双晶、{111}面等のファセットに起因して顕在するエピタキシャル膜表面の凹凸を出来る限り除去して平滑な面とし、これにより電界集中を避け、逆方向耐圧の大きなショットキー接合を実現する必要がある。
そのために、本発明では、エピタキシャル膜の表面粗さについては10μm四方の領域における算術平均粗さ(Ra)で3nm以下に制限した。
なお、エピタキシャル膜表面を平滑化する処理としては、機械研磨もしくは化学機械研磨処理がとりわけ有利に適合する。
Furthermore, the reason why the surface roughness is 3 nm or less in terms of arithmetic average roughness (Ra) in a 10 μm square area is as follows.
If the surface irregularity of the epitaxial film is large, when applied to SBD, electric field concentration occurs due to the surface irregularity, leading to a decrease in reverse breakdown voltage.
Therefore, in the present invention, asperities on the surface of the epitaxial film that are manifested due to stacking faults, twins, and facets such as {111} planes are removed as much as possible to obtain a smooth surface, thereby avoiding electric field concentration and in the reverse direction. It is necessary to realize a Schottky junction with a high breakdown voltage.
Therefore, in the present invention, the surface roughness of the epitaxial film is limited to 3 nm or less by the arithmetic average roughness (Ra) in a 10 μm square region.
Incidentally, mechanical polishing or chemical mechanical polishing is particularly advantageously adapted as a process for smoothing the surface of the epitaxial film.
また、機械研磨もしくは化学機械研磨により表面を平滑化したエピタキシャル膜に、さらに酸化処理を行って表面に酸化膜を形成した後、フッ化水素酸により表面の酸化膜を除去することは、機械研磨もしくは化学機械研磨で導入され、残存するおそれのある加工歪を除去するために有用である。かような加工歪は逆方向耐圧を低下させる原因となる。 In addition, an epitaxial film whose surface is smoothed by mechanical polishing or chemical mechanical polishing is further oxidized to form an oxide film on the surface, and then the oxide film on the surface is removed by hydrofluoric acid. Alternatively, it is useful for removing processing strain that is introduced by chemical mechanical polishing and may remain. Such processing strain causes a decrease in reverse breakdown voltage.
次に、本発明の立方晶炭化珪素エピタキシャルウェーハの好適製造方法について説明する。
本発明の立方晶炭化珪素エピタキシャル膜を成長させる際に使用する被成長基板については、特に限定されないが、例えば、<110>方向に2〜4°程度のオフ角度を設けた{100}単結晶シリコン基板上や、さらに起伏パターンを付与した{100}単結晶シリコン基板上に、立方晶炭化珪素をヘテロエピタキシャル成長させたものを用いることができる。起伏パターンとしては、例えば一方位に平行に伸びる複数の起伏パターンを挙げることができる。このように、被成長基板の表面にオフ角度を設けることにより、被成長基板に発生するAPB(Anti-Phase Boundary(反位相境界))という欠陥密度の低減を容易にすることが可能である 。
Next, the suitable manufacturing method of the cubic silicon carbide epitaxial wafer of this invention is demonstrated.
The substrate to be used for growing the cubic silicon carbide epitaxial film of the present invention is not particularly limited. For example, a {100} single crystal provided with an off angle of about 2 to 4 ° in the <110> direction. A material obtained by heteroepitaxially growing cubic silicon carbide on a silicon substrate or a {100} single crystal silicon substrate provided with a relief pattern can be used. Examples of the undulation pattern include a plurality of undulation patterns extending parallel to one position. Thus, by providing an off-angle on the surface of the substrate to be grown, it is possible to easily reduce the defect density called APB (Anti-Phase Boundary) generated in the substrate to be grown.
ここに、単結晶シリコンからなる基板上に起伏パターンを形成するには、例えば研磨加工を用いることができ、研磨加工における砥粒径の大きさや加工圧力を変化させることで、起伏形状の幅や深さを制御することが可能である。
ついで、上記のシリコン基板を、水素にプロパンやエチレンあるいはアセチレンを加えた雰囲気中で、1050〜1300℃の温度まで昇温することにより炭化する。このようにして得られた炭化後の基板上に、エピタキシャル成長を連続して行う成長工程により、炭化珪素膜(3C−SiC)を製造する。この製造工程では、水素をキャリアガスとして、シラン(SiH4)やジクロロシラン(SiH2Cl2)あるいはトリクロロシラン(SiHCl3)をSiソースガスとして、プロパン(C3H8)やエチレン(C2H4)あるいはアセチレン(C2H2)をCソースガスとして、1050〜1415℃の間でヘテロエピタキシャル成長させることが好ましい。
このようにして得られた立方晶炭化珪素へテロエピタキシャル基板から、Si基板をエッチング等で除去することにより、本発明で用いる被成長基板が得られる。
Here, in order to form an undulation pattern on a substrate made of single crystal silicon, for example, polishing can be used, and by changing the size of the abrasive grain size and the processing pressure in the polishing, It is possible to control the depth.
Next, the above silicon substrate is carbonized by raising the temperature to 1050-1300 ° C. in an atmosphere in which propane, ethylene or acetylene is added to hydrogen. A silicon carbide film (3C—SiC) is manufactured by a growth process in which epitaxial growth is continuously performed on the carbonized substrate thus obtained. In this manufacturing process, hydrogen is used as a carrier gas, silane (SiH 4 ), dichlorosilane (SiH 2 Cl 2 ), or trichlorosilane (SiHCl 3 ) is used as a Si source gas, and propane (C 3 H 8 ) or ethylene (C 2 ). It is preferable to heteroepitaxially grow between 1050 and 1415 ° C. using H 4 ) or acetylene (C 2 H 2 ) as a C source gas.
By removing the Si substrate by etching or the like from the cubic silicon carbide heteroepitaxial substrate thus obtained, a growth substrate used in the present invention can be obtained.
本発明では、上記のようにして作製した被成長基板である立方晶炭化珪素基板上に、立方晶炭化珪素をエピタキシャル成長させる場合において、エピタキシャル膜のドーパント濃度が3×1015atoms/cm3以下、またエピタキシャル膜の厚みが20μm 以上になるように成長させることが重要である。
本発明におけるエピタキシャル成長工程は、エピタキシャル成長装置のチャンバ内に、ソースガスとキャリアガスとを所定の流量で供給し、エピタキシャル成長させることによって行なわれる。例えば、シラン(SiH4)やジクロロシラン(SiH2Cl2)あるいはトリクロロシラン(SiHCl3)をSiソースガスとして、プロパン(C3H8)やエチレン(C2H4)あるいはアセチレン(C2H2)をCソースガスとして、水素をキャリアガスとして用いることができる。
In the present invention, when cubic silicon carbide is epitaxially grown on a cubic silicon carbide substrate which is a growth substrate produced as described above, the dopant concentration of the epitaxial film is 3 × 10 15 atoms / cm 3 or less, It is also important to grow the epitaxial film so that its thickness is 20 μm or more.
The epitaxial growth step in the present invention is performed by supplying a source gas and a carrier gas at a predetermined flow rate into a chamber of an epitaxial growth apparatus and performing epitaxial growth. For example, silane (SiH 4 ), dichlorosilane (SiH 2 Cl 2 ), or trichlorosilane (SiHCl 3 ) is used as a Si source gas, and propane (C 3 H 8 ), ethylene (C 2 H 4 ), or acetylene (C 2 H). 2 ) can be used as the C source gas and hydrogen as the carrier gas.
また、エピタキシャル成長を行う際の基板温度は1500〜1800℃程度とすることが好ましい。というのは、基板温度が1500℃より低いと成長速度が小さくなり20μm 以上の膜厚を成長させるのに長時間を要し、一方1800℃よりも高いと、SiCの高温多形である六方晶系SiCの混在が生じやすく、好ましくないからである。 The substrate temperature during epitaxial growth is preferably about 1500 to 1800 ° C. This is because when the substrate temperature is lower than 1500 ° C., the growth rate is reduced and it takes a long time to grow a film thickness of 20 μm or more, whereas when it is higher than 1800 ° C., the hexagonal crystal is a high-temperature polymorph of SiC. This is because it is not preferable because of the mixing of the system SiC.
さらに、エピタキシャル成長後の表面には、積層欠陥、双晶、{111}面等のファセットに起因して凹凸が顕在する。この凹凸は、ショットキーバリアダイオードにおける電界集中を招き、逆方向耐圧低下の原因になる。そこで、本発明では、エピタキシャル膜の表面粗さを10μm四方の領域における算術平均粗さ(Ra)で3nm以下まで低減するのである。
表面研磨方法は、特に限定されないが、ダイヤモンド砥粒による機械研磨や、あるいはそのあと、コロイダルシリカを用いた化学機械研磨を行う方法がとりわけ有利に適合する。
Furthermore, unevenness is evident on the surface after epitaxial growth due to facets such as stacking faults, twins, and {111} planes. This unevenness causes electric field concentration in the Schottky barrier diode, and causes a decrease in reverse breakdown voltage. Therefore, in the present invention, the surface roughness of the epitaxial film is reduced to 3 nm or less in terms of arithmetic average roughness (Ra) in a 10 μm square region.
The surface polishing method is not particularly limited, but a method of performing mechanical polishing with diamond abrasive grains or chemical chemical polishing using colloidal silica after that is particularly advantageous.
なお、上記したような機械研磨あるいは化学機械研磨の後において、多少の加工歪が残留することがある。かような加工歪は、逆方向耐圧低下の原因になるおそれがあるので、除去することが望ましい。
このような加工歪の除去方法としては、エピタキシャル膜表面に酸化処理を行った後、フッ化水素酸により表面の酸化膜を除去する方法が好適である。
Note that some processing strain may remain after mechanical polishing or chemical mechanical polishing as described above. Such processing strain may cause a decrease in reverse breakdown voltage, so it is desirable to remove it.
As a method for removing such processing strain, a method of removing the surface oxide film with hydrofluoric acid after oxidizing the surface of the epitaxial film is preferable.
かくして、立方晶炭化珪素基板の表面に、ドーパント濃度が3×1015atoms/cm3以下、膜厚が20μm 以上で、膜の表面粗さが10μm四方の領域における算術平均粗さ(Ra)で3nm以下のエピタキシャル膜を形成することができる。 Thus, on the surface of the cubic silicon carbide substrate, the arithmetic average roughness (Ra) in the region where the dopant concentration is 3 × 10 15 atoms / cm 3 or less, the film thickness is 20 μm or more, and the film surface roughness is 10 μm square. An epitaxial film of 3 nm or less can be formed.
被成長基板として、2インチのn型(100)の立方晶炭化珪素基板を用いた。基板のドーパントとしては窒素を用い、その濃度は3×1018atoms/cm3である。この基板上に、Siソースガスとしてシラン(SiH4)を8sccm、Cソースガスとしてプロパン(C3H8)を4sccm、キャリアガスとして水素ガスを用いて、n型立方晶炭化珪素のエピタキシャル成長を行った。ドーパントガスとしては窒素ガスを用い、種々のドーパント濃度と厚みをもつエピタキシャル膜を成膜した。ついで、6μm から0.5μm までのダイヤモンドスラリーを用いてエピタキシャル膜の表面を機械研磨した後、コロイダルシリカを含むスラリーを用いて化学機械研磨を行った。
その後、酸素雰囲気中にて1150℃,90分間の熱処理を行い、エピタキシャル膜の表面を酸化した後、フッ化水素酸を用いて酸化膜を除去した。
また、ショットキー電極として表面に200μm 径のAu電極を、一方裏面にはAlを堆積させることでオーミック電極を形成し、逆バイアス電圧を印加して電流値の測定を行い、逆方向耐圧を評価した。
表1に、エピタキシャル膜の膜厚、ドーパント濃度および逆方向耐圧について調査した結果を示す。また、表中「表面粗さ」とはAFM(原子間力顕微鏡)を用い、10μm四方の領域で評価した算術平均粗さ(Ra)である。なお、表1中、No.19は、酸化処理−フッ化水素酸による表面酸化膜の除去処理を行わなかった例、またNo.20は、化学機械研磨処理および(酸化処理−フッ化水素酸による表面酸化膜の除去処理)の両者を行わなかった例である。
A 2-inch n-type (100) cubic silicon carbide substrate was used as the growth substrate. Nitrogen is used as a dopant for the substrate, and its concentration is 3 × 10 18 atoms / cm 3 . N-type cubic silicon carbide is epitaxially grown on this substrate by using 8 sccm of silane (SiH 4 ) as the Si source gas, 4 sccm of propane (C 3 H 8 ) as the C source gas, and hydrogen gas as the carrier gas. It was. Nitrogen gas was used as the dopant gas, and epitaxial films having various dopant concentrations and thicknesses were formed. Next, the surface of the epitaxial film was mechanically polished using a diamond slurry of 6 μm to 0.5 μm, and then chemical mechanical polishing was performed using a slurry containing colloidal silica.
Thereafter, heat treatment was performed at 1150 ° C. for 90 minutes in an oxygen atmosphere to oxidize the surface of the epitaxial film, and then the oxide film was removed using hydrofluoric acid.
In addition, an Au electrode with a diameter of 200 μm is deposited on the front surface as a Schottky electrode, and an ohmic electrode is formed by depositing Al on the back surface. did.
Table 1 shows the results of investigating the film thickness, dopant concentration, and reverse breakdown voltage of the epitaxial film. In the table, “surface roughness” is an arithmetic average roughness (Ra) evaluated in an area of 10 μm square using an AFM (atomic force microscope). In Table 1, No. 19 is an example in which the surface oxide film is not removed by oxidation treatment-hydrofluoric acid, and No. 20 is chemical mechanical polishing treatment (oxidation treatment-hydrofluoric acid). This is an example in which both of the surface oxide film removal treatment by (2) were not performed.
同表に示したとおり、No.1〜7(比較例)のように、ドーパント濃度を1×1017atoms/cm3から5×1015atoms/cm3まで低下させ、かつエピタキシャル膜厚を30μm まで増大させても、逆方向耐圧は500V程度で頭打ちになることがわかる。また、No.8(比較例)のように、ドーパント濃度を3×1015atoms/cm3まで低下させても、エピタキシャル膜厚が20μm に満たない場合には、やはり良好な逆方向耐圧は得られない。
これに対し、No.9〜11,13〜18(発明例)に示すように、ドーパント濃度を3×1015atoms/cm3以下に低下させ、かつエピタキシャ ル膜厚を20μm 以上に増大させた場合には、600Vを超える逆方向耐圧を得ることができた。とくに、No.15〜18に示すように、ドーパント濃度を1×1015atoms/cm3まで低下させ、かつエピタキシャル膜厚を40μm 以上に増大させた場合には、1200Vを超える逆方向耐圧を得ることができた。さらに、No.16〜18のように、エピタキシャル膜厚を50μm 以上にした場合には、1500Vを超える極めて高い逆方向耐圧を得ることができた。
なお、No.12(比較例)に示すように、ドーパント濃度が1×1015atoms/cm3と低くても、エピタキシャル膜厚が20μm に満たない場合には、300V程度の逆方向耐圧しか得られなかった。
As shown in the table, the dopant concentration was reduced from 1 × 10 17 atoms / cm 3 to 5 × 10 15 atoms / cm 3 and the epitaxial film thickness was 30 μm, as in Nos. 1 to 7 (comparative example). It can be seen that the reverse breakdown voltage reaches a peak at about 500V even when the voltage is increased to about 500V. In addition, as shown in No. 8 (comparative example), even if the dopant concentration is reduced to 3 × 10 15 atoms / cm 3, if the epitaxial film thickness is less than 20 μm, good reverse breakdown voltage can still be obtained. I can't.
In contrast, as shown in Nos. 9 to 11 and 13 to 18 (invention examples), the dopant concentration was reduced to 3 × 10 15 atoms / cm 3 or less, and the epitaxial film thickness was increased to 20 μm or more. In some cases, a reverse breakdown voltage exceeding 600V could be obtained. In particular, as shown in Nos. 15 to 18, when the dopant concentration is reduced to 1 × 10 15 atoms / cm 3 and the epitaxial film thickness is increased to 40 μm or more, a reverse breakdown voltage exceeding 1200 V is obtained. I was able to. Furthermore, as shown in Nos. 16 to 18, when the epitaxial film thickness was 50 μm or more, a very high reverse breakdown voltage exceeding 1500 V could be obtained.
As shown in No. 12 (comparative example), even if the dopant concentration is as low as 1 × 10 15 atoms / cm 3 , if the epitaxial film thickness is less than 20 μm, only a reverse breakdown voltage of about 300 V is obtained. I couldn't.
また、No.19(発明例)に示したように、化学機械研磨処理を施しても、その後に酸化処理−フッ化水素酸による表面酸化膜の除去処理を行わなわない場合には、逆方向耐圧は幾分低下するが、それぞも540Vという満足のいく逆方向耐圧が得られている。
さらに、No.20(比較例)に示したとおり、(酸化処理−フッ化水素酸による表面酸化膜の除去処理)のみならず、化学機械研磨処理を施さなかった場合には、150V程度の逆方向耐圧しか得られなかった。
In addition, as shown in No. 19 (invention example), even if chemical mechanical polishing is performed, if the surface oxide film is not removed by oxidation treatment-hydrofluoric acid, the reverse direction is applied. Although the withstand voltage decreases somewhat, satisfactory reverse withstand voltages of 540 V are obtained in each case.
Furthermore, as shown in No. 20 (comparative example), not only (oxidation treatment-removal treatment of surface oxide film with hydrofluoric acid) but also chemical mechanical polishing treatment, the reverse of about 150V Only directional pressure resistance was obtained.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073375A JP5353037B2 (en) | 2008-03-21 | 2008-03-21 | Silicon carbide wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073375A JP5353037B2 (en) | 2008-03-21 | 2008-03-21 | Silicon carbide wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009231438A true JP2009231438A (en) | 2009-10-08 |
JP5353037B2 JP5353037B2 (en) | 2013-11-27 |
Family
ID=41246532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008073375A Active JP5353037B2 (en) | 2008-03-21 | 2008-03-21 | Silicon carbide wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5353037B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110663099A (en) * | 2017-05-17 | 2020-01-07 | 三菱电机株式会社 | SiC epitaxial wafer and method for producing same |
CN111477542A (en) * | 2020-05-25 | 2020-07-31 | 芜湖启迪半导体有限公司 | Super junction-containing 3C-SiC epitaxial structure and preparation method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150393A (en) * | 1998-11-12 | 2000-05-30 | Matsushita Electric Ind Co Ltd | Manufacture of silicon carbide |
JP2002299642A (en) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | Semiconductor element and its fabricating method |
JP2004363326A (en) * | 2003-06-04 | 2004-12-24 | Fuji Electric Holdings Co Ltd | Method of manufacturing silicon carbide semiconductor device |
WO2006122252A2 (en) * | 2005-05-11 | 2006-11-16 | Cree, Inc. | Silicon carbide junction barrier schottky diodes with suppressed minority carrier injection |
JP2007115875A (en) * | 2005-10-20 | 2007-05-10 | Sumitomo Electric Ind Ltd | Silicon carbide semiconductor device and manufacturing method thereof |
-
2008
- 2008-03-21 JP JP2008073375A patent/JP5353037B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150393A (en) * | 1998-11-12 | 2000-05-30 | Matsushita Electric Ind Co Ltd | Manufacture of silicon carbide |
JP2002299642A (en) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | Semiconductor element and its fabricating method |
JP2004363326A (en) * | 2003-06-04 | 2004-12-24 | Fuji Electric Holdings Co Ltd | Method of manufacturing silicon carbide semiconductor device |
WO2006122252A2 (en) * | 2005-05-11 | 2006-11-16 | Cree, Inc. | Silicon carbide junction barrier schottky diodes with suppressed minority carrier injection |
JP2008541459A (en) * | 2005-05-11 | 2008-11-20 | クリー インコーポレイテッド | Silicon carbide junction barrier Schottky diode with suppressed minority carrier injection |
JP2007115875A (en) * | 2005-10-20 | 2007-05-10 | Sumitomo Electric Ind Ltd | Silicon carbide semiconductor device and manufacturing method thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110663099A (en) * | 2017-05-17 | 2020-01-07 | 三菱电机株式会社 | SiC epitaxial wafer and method for producing same |
CN111477542A (en) * | 2020-05-25 | 2020-07-31 | 芜湖启迪半导体有限公司 | Super junction-containing 3C-SiC epitaxial structure and preparation method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5353037B2 (en) | 2013-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5632360B2 (en) | Epitaxial growth on silicon carbide substrates off axis at low angles and semiconductor devices made thereby | |
EP2472568B1 (en) | Silicon carbide epitaxial wafer and manufacturing method therefor | |
JP4946202B2 (en) | A method for manufacturing a silicon carbide semiconductor epitaxial substrate. | |
JP4946264B2 (en) | Method for manufacturing silicon carbide semiconductor epitaxial substrate | |
JP2011121847A5 (en) | ||
JP6123408B2 (en) | Single crystal 4H-SiC substrate and manufacturing method thereof | |
JP5384714B2 (en) | SiC epitaxial wafer and manufacturing method thereof | |
WO2014125550A1 (en) | Sic epitaxial wafer production method | |
JP2009218575A (en) | Method of manufacturing semiconductor substrate | |
JP2006032655A (en) | Manufacturing method of silicon carbide substrate | |
JP2018035051A (en) | SiC STRUCTURE AND PRODUCTION METHOD OF THE SAME, AND SEMICONDUCTOR DEVICE | |
JP4853364B2 (en) | Method for growing SiC single crystal epitaxial thin film | |
JP6579710B2 (en) | Method for manufacturing SiC epitaxial wafer | |
US9758902B2 (en) | Method for producing 3C-SiC epitaxial layer, 3C-SiC epitaxial substrate, and semiconductor device | |
JP4539140B2 (en) | Silicon carbide substrate and method for manufacturing the same | |
CN106169497B (en) | Silicon carbide substrate and method for producing silicon carbide substrate | |
JP5353037B2 (en) | Silicon carbide wafer | |
KR101885975B1 (en) | Epitaxial silicon carbide wafer manufacturing method | |
WO2015097852A1 (en) | METHOD FOR FORMING SINGLE CRYSTAL SiC EPITAXIAL FILM | |
JP5267271B2 (en) | Semiconductor substrate manufacturing method and semiconductor substrate | |
Kojima et al. | Reducing the wafer off angle for 4H-SiC homoepitaxy | |
Horita et al. | Surface morphologies of 4H-SiC (1120) and (1100) treated by high-temperature gas etching | |
JP2019014629A (en) | Single crystal substrate, method for manufacturing the same and silicon carbide substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130812 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5353037 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |