JP2019014629A - Single crystal substrate, method for manufacturing the same and silicon carbide substrate - Google Patents
Single crystal substrate, method for manufacturing the same and silicon carbide substrate Download PDFInfo
- Publication number
- JP2019014629A JP2019014629A JP2017133419A JP2017133419A JP2019014629A JP 2019014629 A JP2019014629 A JP 2019014629A JP 2017133419 A JP2017133419 A JP 2017133419A JP 2017133419 A JP2017133419 A JP 2017133419A JP 2019014629 A JP2019014629 A JP 2019014629A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- single crystal
- substrate
- mask
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/42—Silicides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/04—Diamond
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02447—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
本発明は、単結晶基板、単結晶基板の製造方法および炭化ケイ素基板に関するものである。 The present invention relates to a single crystal substrate, a method for manufacturing a single crystal substrate, and a silicon carbide substrate.
炭化ケイ素(SiC)は、Siに比べ2倍以上のバンドギャップ(2.36〜3.23eV)を有するワイドバンドギャップ半導体であり、高耐圧デバイス用材料として注目されている。 Silicon carbide (SiC) is a wide band gap semiconductor having a band gap (2.36 to 3.23 eV) that is twice or more that of Si, and has attracted attention as a material for high voltage devices.
ところが、SiCは、Siとは異なり、結晶化温度が高温であるため、Si基板と同様の液相からの引上げ法による単結晶インゴット作成が困難である。そのため、昇華法によりSiCの単結晶インゴットを形成する方法が提案されているが、かかる昇華法においては、大口径で結晶欠陥の少ない基板を形成することが非常に難しい。一方、SiC結晶の中でも立方晶SiC(3C−SiC)は、比較的低温で形成可能であるため、基板上にエピタキシャル成長を行う方法が提案されている。 However, since SiC has a high crystallization temperature unlike Si, it is difficult to produce a single crystal ingot by a pulling method from a liquid phase similar to Si substrate. Therefore, a method of forming a SiC single crystal ingot by a sublimation method has been proposed. However, in such a sublimation method, it is very difficult to form a substrate having a large diameter and few crystal defects. On the other hand, cubic SiC (3C—SiC) among SiC crystals can be formed at a relatively low temperature, and therefore a method of performing epitaxial growth on a substrate has been proposed.
このエピタキシャル成長を用いたSiC基板の製造方法の1つとして、気相中において、Si基板上に3C−SiCを成長させるヘテロエピタキシャル技術が検討されている。例えば、非特許文献1には、Si(100)基板において[001]方向を[110]方向へ4°程度傾けてなるオフセット基板を用い、その表面上にSiCをエピタキシャル成長させることが開示されている。これにより、SiC成長層において、反位相領域界面(APB : Anti-phase boundary)と呼ばれる結晶欠陥の低減を図ることができる。 As one method for producing an SiC substrate using this epitaxial growth, a heteroepitaxial technique for growing 3C—SiC on the Si substrate in the gas phase has been studied. For example, Non-Patent Document 1 discloses that an Si (100) substrate uses an offset substrate in which the [001] direction is inclined by about 4 ° to the [110] direction, and SiC is epitaxially grown on the surface thereof. . Thereby, in the SiC growth layer, it is possible to reduce crystal defects called anti-phase boundary (APB).
また、特許文献1には、(001)面の底部と、(111)面、(−1−11)面、(−111)面および(1−11)面からなるファセットと、を含む溝を備える半導体基板と、半導体基板上に設けられた半導体緩衝層と、半導体緩衝層上に設けられた第1の半導体層と、を有する半導体装置が開示されている。 Patent Document 1 includes a groove including a bottom portion of a (001) plane and a facet including a (111) plane, a (−1-11) plane, a (−111) plane, and a (1-11) plane. A semiconductor device having a semiconductor substrate provided, a semiconductor buffer layer provided on the semiconductor substrate, and a first semiconductor layer provided on the semiconductor buffer layer is disclosed.
ところが、従来のオフセット基板や溝を備えた半導体基板では、結晶欠陥の低減を十分に図ることができない。特に、基板上に成長させるSiC成長層が薄い場合等には、その傾向が顕著になる。このため、SiC成長層の厚膜化が必要になり、製造効率の低下を招く。 However, the conventional offset substrate and the semiconductor substrate having a groove cannot sufficiently reduce crystal defects. In particular, when the SiC growth layer grown on the substrate is thin, the tendency becomes remarkable. For this reason, it is necessary to increase the thickness of the SiC growth layer, resulting in a decrease in manufacturing efficiency.
本発明の目的は、成長させる炭化ケイ素成長層が薄い場合でも結晶欠陥の少ない炭化ケイ素成長層を形成可能な単結晶基板、かかる単結晶基板を効率よく製造可能な単結晶基板の製造方法、および、高品質な炭化ケイ素成長層を有する炭化ケイ素基板を提供することにある。 An object of the present invention is to provide a single crystal substrate capable of forming a silicon carbide growth layer with few crystal defects even when the silicon carbide growth layer to be grown is thin, a method for producing a single crystal substrate capable of efficiently producing such a single crystal substrate, and An object of the present invention is to provide a silicon carbide substrate having a high-quality silicon carbide growth layer.
上記目的は、下記の本発明により達成される。
本発明の単結晶基板は、第1結晶面と前記第1結晶面と対向する第2結晶面とを内面に含み延在方向が<110>方向である複数の溝と、前記溝同士の間に設けられている平坦面と、を備える下地基板と、
前記平坦面上に設けられている炭化ケイ素下地膜と、
を有することを特徴とする。
The above object is achieved by the present invention described below.
The single crystal substrate of the present invention includes a plurality of grooves having a first crystal face and a second crystal face opposite to the first crystal face on the inner surface and extending in the <110> direction, and between the grooves. A base substrate provided with a flat surface, and
A silicon carbide underlayer provided on the flat surface;
It is characterized by having.
これにより、炭化ケイ素下地膜をシード層として炭化ケイ素成長層を成長させることができるので、炭化ケイ素下地膜から溝に向かって炭化ケイ素成長層を効率よく安定的に成長させることができる。その結果、成長させる炭化ケイ素成長層が薄い場合でも、より高品質な炭化ケイ素成長層が得られる。 Thereby, since the silicon carbide growth layer can be grown using the silicon carbide underlayer as a seed layer, the silicon carbide growth layer can be efficiently and stably grown from the silicon carbide underlayer toward the groove. As a result, even when the silicon carbide growth layer to be grown is thin, a higher quality silicon carbide growth layer can be obtained.
本発明の単結晶基板では、前記平坦面は、Si{100}面であることが好ましい。
これにより、平坦面と溝とを高精度に形成することができるので、成長させる炭化ケイ素成長層が薄い場合でも、結晶欠陥をより効率よく消滅または低減させることができる。
In the single crystal substrate of the present invention, the flat surface is preferably a Si {100} surface.
Thereby, since a flat surface and a groove | channel can be formed with high precision, even when the silicon carbide growth layer to grow is thin, a crystal defect can be eliminated or reduced more efficiently.
本発明の単結晶基板では、前記平坦面は、Si{100}面が<110>方向に0°超54.7°未満の角度で傾斜している面であることが好ましい。 In the single crystal substrate of the present invention, the flat surface is preferably a surface in which the Si {100} plane is inclined at an angle of more than 0 ° and less than 54.7 ° in the <110> direction.
これにより、溝のみならず、平坦面においても、結晶欠陥を消滅または低減させることができる。その結果、より結晶欠陥が少なく、高品質な炭化ケイ素成長層を形成することができる。 Thereby, crystal defects can be eliminated or reduced not only in the grooves but also on the flat surface. As a result, a high-quality silicon carbide growth layer with fewer crystal defects can be formed.
本発明の単結晶基板では、前記平坦面と前記第1結晶面とのなす角度は、前記平坦面とSi{111}面とのなす角度よりも大きい角度であることが好ましい。 In the single crystal substrate of the present invention, the angle formed between the flat surface and the first crystal surface is preferably larger than the angle formed between the flat surface and the Si {111} surface.
これにより、結晶欠陥同士をより高い確率で会合させ、消滅または低減させることができる。 Thereby, crystal defects can be associated with higher probability, and can be eliminated or reduced.
本発明の単結晶基板では、前記下地基板は、シリコン、多結晶炭化ケイ素またはダイヤモンドを含むことが好ましい。
これにより、より高品質な炭化ケイ素成長層を形成することができる。
In the single crystal substrate of the present invention, the base substrate preferably contains silicon, polycrystalline silicon carbide, or diamond.
Thereby, a higher quality silicon carbide growth layer can be formed.
本発明の単結晶基板の製造方法は、本発明の単結晶基板を製造する方法であって、
単結晶母材と前記単結晶母材の表面の一部に設けられているマスクとを備えるマスク付き母材を用意する工程と、
前記単結晶母材の表面に前記炭化ケイ素下地膜を形成する工程と、
前記単結晶母材にエッチング処理を施し、前記溝を形成する工程と、
前記マスクを除去する工程と、
を有することを特徴とする。
これにより、単結晶基板を効率よく製造することができる。
The method for producing a single crystal substrate of the present invention is a method for producing a single crystal substrate of the present invention,
Preparing a base material with a mask comprising a single crystal base material and a mask provided on a part of the surface of the single crystal base material;
Forming the silicon carbide underlayer on the surface of the single crystal base material;
Etching the single crystal base material to form the groove;
Removing the mask;
It is characterized by having.
Thereby, a single crystal substrate can be manufactured efficiently.
本発明の炭化ケイ素基板は、本発明の単結晶基板と、
前記単結晶基板上に成膜されている炭化ケイ素成長層と、
を有することを特徴とする。
The silicon carbide substrate of the present invention, the single crystal substrate of the present invention,
A silicon carbide growth layer formed on the single crystal substrate;
It is characterized by having.
これにより、炭化ケイ素成長層のワイドバンドギャップと結晶欠陥の少なさとを活かし、パワーデバイスを形成し得る半導体層を備えた炭化ケイ素基板が得られる。 Thereby, a silicon carbide substrate provided with a semiconductor layer capable of forming a power device is obtained by utilizing the wide band gap of the silicon carbide growth layer and the small number of crystal defects.
以下、単結晶基板、単結晶基板の製造方法および炭化ケイ素基板を添付図面に示す好適実施形態に基づいて詳細に説明する。 Hereinafter, a single crystal substrate, a method for manufacturing a single crystal substrate, and a silicon carbide substrate will be described in detail based on preferred embodiments shown in the accompanying drawings.
<炭化ケイ素基板>
まず、本発明の炭化ケイ素基板の実施形態について説明する。
<Silicon carbide substrate>
First, an embodiment of a silicon carbide substrate of the present invention will be described.
図1は、本実施形態に係る炭化ケイ素基板10の縦断面図である。
炭化ケイ素基板10(本発明の炭化ケイ素基板の実施形態)は、単結晶基板1(本発明の単結晶基板の実施形態)と、単結晶基板1上に成膜された炭化ケイ素成長層4と、を有している。この炭化ケイ素成長層4は、そのワイドバンドギャップと結晶欠陥の少なさとを活かし、例えば後述するパワーデバイスを形成し得る半導体層として用いられる。
FIG. 1 is a longitudinal sectional view of a
A silicon carbide substrate 10 (an embodiment of the silicon carbide substrate of the present invention) includes a single crystal substrate 1 (an embodiment of the single crystal substrate of the present invention), a silicon carbide growth layer 4 formed on the single crystal substrate 1, and ,have. This silicon carbide growth layer 4 is used, for example, as a semiconductor layer capable of forming a power device to be described later, taking advantage of its wide band gap and few crystal defects.
かかる炭化ケイ素成長層4としては、例えば、立方晶炭化ケイ素(3C−SiC)で構成された半導体層が挙げられる。立方晶炭化ケイ素は、バンドギャップ値が2.36eV以上と広く、熱伝導率や絶縁破壊電界が高いため、パワーデバイス用のワイドバンドギャップ半導体として特に好適に用いられる。なお、炭化ケイ素成長層4は、3C−SiCで構成された半導体層に限定されず、4H−SiCや6H−SiCで構成された半導体層であってもよい。 An example of the silicon carbide growth layer 4 is a semiconductor layer made of cubic silicon carbide (3C—SiC). Cubic silicon carbide has a wide band gap value of 2.36 eV or more, and has a high thermal conductivity and high breakdown electric field, so that it is particularly preferably used as a wide band gap semiconductor for power devices. In addition, the silicon carbide growth layer 4 is not limited to the semiconductor layer comprised by 3C-SiC, The semiconductor layer comprised by 4H-SiC and 6H-SiC may be sufficient.
そして、後述する単結晶基板1を用いることにより、結晶欠陥が少なく高品質な炭化ケイ素成長層4を形成することができる。 By using the single crystal substrate 1 described later, a high quality silicon carbide growth layer 4 with few crystal defects can be formed.
なお、炭化ケイ素基板10を用いて製造されるパワーデバイスとしては、例えば昇圧コンバーター用のトランジスターやダイオード等が挙げられる。具体的には、MOSFET(metal-oxide-semiconductor field-effect transistor)、絶縁ゲート型バイポーラー・トランジスター(IGBT)、ショットキーバリアーダイオード(SBD)等が挙げられる。
In addition, as a power device manufactured using the
以下、単結晶基板1についてさらに詳述する。
(単結晶基板)
図2は、図1に示す炭化ケイ素基板10に含まれる単結晶基板1を示す斜視図である。また、図3は、図2に示す単結晶基板1に含まれる下地基板2のみを示す斜視図である。
Hereinafter, the single crystal substrate 1 will be described in more detail.
(Single crystal substrate)
FIG. 2 is a perspective view showing single crystal substrate 1 included in
単結晶基板1は、下地基板2と、下地基板2上に設けられた炭化ケイ素下地膜3と、を有している。このような単結晶基板1は、例えば、炭化ケイ素下地膜3をシード層として炭化ケイ素成長層4をエピタキシャル成長させるための下地として用いられる。
Single crystal substrate 1 has a
−下地基板−
下地基板2は、単結晶の基板であれば、特に限定されないが、例えば、シリコン基板、多結晶炭化ケイ素基板、ダイヤモンド基板、サファイア基板、石英基板、または任意の基板にこれらの結晶を成膜した複合基板である。
-Underlying substrate-
The
このうち、下地基板2は、シリコン、多結晶炭化ケイ素またはダイヤモンドを含むことが好ましく、これらを主材料とする結晶材料で構成されるのがより好ましい。このような下地基板2は、いずれも立方晶を含み、炭化ケイ素を成長させるための下地として好適なものである。このため、かかる下地基板2を用いることにより、より高品質な炭化ケイ素成長層4を形成させることができる。
Among these, the
下地基板2の厚さは、炭化ケイ素成長層4を形成する工程のハンドリングに耐え得る程度の機械的強度を有するように適宜設定されるが、一例として100μm以上2mm以下程度が好ましい。
The thickness of the
図1に示す下地基板2には、一例として、主面がSi(001)面の単結晶シリコン基板を挙げている。そして、下地基板2の下面2aは、Si(001)面の平坦面となっている。一方、下地基板2の上面2bは、Si(001)面からなる複数の平坦面21と、延在方向が[110]方向である複数の溝22と、を含んでいる。すなわち、上面2bでは、[110]方向に延在する複数の平坦面21と、[110]方向に延在する複数の溝22とが、[110]方向と直交する方向に交互に並んでいる。これにより、上面2bは、平坦面21を頂面とする凸部(山)と、溝22からなる凹部(谷)とが、[1−10]方向に沿って交互に並んだ凹凸形状を有する面になっている。
As an example, the
ここで、各溝22は、横断面形状がV字状になっている。すなわち、各溝22は、第1結晶面221と、この第1結晶面221と対向する第2結晶面222と、を内面に含んでいる。そして、各溝22は、このような第1結晶面221と第2結晶面222とで構成されるV字状の横断面形状を維持しながら、[110]方向に延在している。なお、第1結晶面221と第2結晶面222とが対向しているとは、双方が溝22の内面に位置するとともに、溝22の底を挟んで互いに反対側に位置していることをいう。
Here, each
なお、溝22の開口角θ、すなわち、第1結晶面221と第2結晶面222とのなす角度は、好ましくは70.6°超とされる。このような開口角θを有する溝22は、その溝22を上面2bに含む単結晶基板1を下地にして炭化ケイ素をエピタキシャル成長させたとき、炭化ケイ素結晶内における結晶欠陥を効率よく消滅または低減させることができる。これにより、高品質な炭化ケイ素成長層4が得られる。
Note that the opening angle θ of the
ここで、図4は、図1に示す炭化ケイ素基板10の拡大図であって、結晶欠陥の一例を模式的に示した図である。
Here, FIG. 4 is an enlarged view of the
溝22では、前述したように、第1結晶面221と第2結晶面222とが互いに向かい合っている。図4に示す例では、第1結晶面221に端を発する結晶欠陥91が、Si(111)面と平行に進展している。一方、第2結晶面222に端を発する結晶欠陥92は、Si(1−11)面と平行に進展している。そして、結晶欠陥91と結晶欠陥92は、会合点93において会合し、消滅している。このように、溝22を有する単結晶基板1上に成長させた炭化ケイ素成長層4では、互いに異なる方向に進展する結晶欠陥91、92を会合させ、消滅または減少させることができる。
In the
なお、溝22の開口角θが前記下限値を下回ると、開口角θが狭すぎるため、結晶欠陥91、92が会合する確率が低下し、結晶欠陥91、92を十分に低減することができないおそれがある。
When the opening angle θ of the
また、溝22の開口角θは、100°以上176°以下であるのがより好ましく、150°以上175°以下であるのがさらに好ましく、166°以上174°以下であるのが特に好ましい。これにより、結晶欠陥91、92をより効率よく消滅または低減させることができる。なお、溝22の開口角θが前記上限値を上回ると、溝22を設けたことによる効果が薄れてしまうため、結晶欠陥91、92が会合する確率が低下し、結晶欠陥91、92を十分に低減させることができないおそれがある。
Further, the opening angle θ of the
溝22の開口角θは、溝22の幅や溝22の形成時間等に応じて調整可能である。例えば、溝22の幅を広くすることにより、溝22の開口角θを大きくすることができ、一方、溝22の幅を狭くすることにより、溝22の開口角θを小さくすることができる。また、溝22の形成時間を長くすることにより、溝22を深くすることができるので、溝22の開口角θを小さくすることができ、一方、溝22の形成時間を短くすることにより、溝22を浅くすることができるので、溝22の開口角θを大きくすることができる。
The opening angle θ of the
このような溝22は、前述したように、[110]方向に延在している。また、下地基板2は、複数の溝22を有しており、これらは[110]方向と直交する方向に並んでいる。
As described above, the
一方、本実施形態に係る下地基板2は、前述したように、隣接する溝22同士の間に設けられている平坦面21としてSi(001)面を有している。このような平坦面21が設けられることにより、下地基板2の上面2bは、溝22を加工し易い面となるため、平坦面21と溝22とが交互にかつ高精度に並んでなる凹凸形状を有する面となる。このような上面2bは、単結晶基板1上に成長させる炭化ケイ素成長層4の膜厚が薄い場合でも、結晶欠陥をより効率よく消滅または低減させることができる。
On the other hand, the
また、本実施形態に係る平坦面21は、前述した炭化ケイ素下地膜3を成膜するための領域となる。すなわち、平坦面21が設けられることにより、溝22に隣接して炭化ケイ素下地膜3を安定的に設けることができる。これにより、炭化ケイ素下地膜3をシード層として炭化ケイ素成長層4を成長させることができるので、炭化ケイ素下地膜3から溝22に向かって炭化ケイ素成長層4を効率よく安定的に成長させることができる。その結果、成長させる炭化ケイ素成長層4が薄い場合でも、より高品質な炭化ケイ素成長層4が得られる。
Further, the
なお、平坦面21は、下面2a(裏面)と平行であってもよく、非平行であってもよい。平行である場合には、平坦面21に対して均一な厚さの炭化ケイ素下地膜3を設け易いため、溝22に向かって成長する炭化ケイ素成長層4についても、結晶欠陥の少ないものが得られる。
The
また、平坦面21と第1結晶面221とのなす角度αは、平坦面21とSi(1−11)面とのなす角度よりも大きいことが好ましい。Si(1−11)面は、結晶欠陥と平行な面であるため、平坦面21と第1結晶面221とのなす角度を、Si(1−11)面とのなす角度よりも大きい角度に設定することで、結晶欠陥同士をより高い確率で会合させ、消滅または低減させることができる。
In addition, the angle α formed by the
また、平坦面21と第2結晶面222とのなす角度も、平坦面21と第1結晶面221とのなす角度と同様である。
Further, the angle formed between the
また、図1では、平坦面21がSi(001)面である例を図示しているが、平坦面21はこの面に限定されず、Si(001)面が所定の角度で傾斜している面であってもよい。一例として、Si(001)面が[110]方向に0°超54.7°未満の角度で傾斜している面が挙げられる。このように傾斜させた面を平坦面21とすることにより、溝22のみならず、平坦面21においても、結晶欠陥を消滅または低減させることができる。その結果、より結晶欠陥が少なく、高品質な炭化ケイ素成長層4を形成することができる。
Further, FIG. 1 illustrates an example in which the
なお、Si(001)面からの傾斜角度は、1°以上15°以下であるのがより好ましく、2°以上10°以下であるのがさらに好ましい。これにより、上記効果がより顕著になり、炭化ケイ素成長層4のさらなる高品質化が図られる。 The inclination angle from the Si (001) plane is more preferably 1 ° or more and 15 ° or less, and further preferably 2 ° or more and 10 ° or less. Thereby, the said effect becomes more remarkable and the further quality improvement of the silicon carbide growth layer 4 is achieved.
溝22の周期C(図4参照)は、すなわち溝22の幅W2と平坦面21の幅W1との合計は、特に限定されないが、0.1μm以上100μm以下であるのが好ましく、0.2μm以上20μm以下であるのがより好ましい。溝22の周期Cを前記範囲内に設定することにより、単結晶基板1上に成長させる炭化ケイ素成長層4の膜厚が薄い場合でも、結晶欠陥をより効率よく消滅または低減させることができる。
The period C of the groove 22 (see FIG. 4), that is, the total of the width W2 of the
また、溝22の幅W2は、溝22の周期Cの5%以上95%以下であるのが好ましく、30%以上85%以下であるのがより好ましい。溝22の周期Cに対する溝22の幅W2の割合を前記範囲内に設定することにより、溝22の幅W2と平坦面21の幅W1とのバランスが最適化される。その結果、単結晶基板1上に成長させる炭化ケイ素成長層4の膜厚が薄い場合でも、結晶欠陥をより効率よく消滅または低減させることができる。
The width W2 of the
また、下地基板2を構成する単結晶が立方晶である場合、例えば、(001)面、(010)面、(001)面、(−100)面、(0−10)面、(00−1)面等は、互いに等価な面である。したがって、本願明細書におけるSi(001)面は、これらの等価な面に置き換え得る。すなわち、本願発明におけるSi(001)面は、その面のみに限定されるものではないことから、これらの等価な面をまとめて記載する場合に、代表的にSi{100}面と記載する。なお、本願明細書ではSi(001)面とその他の面や方向との間に所定の関係があることを記載しているが、Si(001)面がそれと等価な面に置き換えられた場合には、前述した所定の関係が維持されるように、その他の面や方向についても置き換えられることとなる。
When the single crystal constituting the
同様に、例えば、(111)面、(−111)面、(1−11)面、(11−1)面、(−1−11)面、(−11−1)面等は、互いに等価な面である。したがって、本願明細書におけるSi(111)面やSi(1−11)面は、これらの等価な面に置き換え得るため、本願では、これらの等価な面をまとめて記載する場合に、代表的にSi{111}面と記載する。なお、本願明細書ではSi(111)面やSi(1−11)面とその他の面や方向との間に所定の関係があることを記載しているが、Si(111)面やSi(1−11)面がそれと等価な面に置き換えられた場合には、前述した所定の関係が維持されるように、その他の面や方向についても置き換えられることとなる。 Similarly, for example, the (111) plane, the (−111) plane, the (1-11) plane, the (11-1) plane, the (−1-11) plane, the (-11-1) plane, and the like are equivalent to each other. This is a serious aspect. Therefore, since the Si (111) plane and the Si (1-11) plane in this specification can be replaced with these equivalent planes, in the present application, when these equivalent planes are collectively described, It is described as a Si {111} plane. In this specification, it is described that there is a predetermined relationship between the Si (111) plane or the Si (1-11) plane and other planes or directions. 1-11) When a plane is replaced with an equivalent plane, other planes and directions are also replaced so that the predetermined relationship described above is maintained.
同様に、例えば、[110]方向、[101]方向、[011]方向、[1−10]方向、[10−1]方向、[01−1]方向等は、互いに等価な方向である。したがって、本願明細書における[110]方向や[1−10]方向は、これらの等価な方向に置き換え得るため、本願では、これらの等価な方向をまとめて記載する場合に、代表的に<110>方向と記載する。なお、本願明細書では、[110]方向や[1−10]方向とその他の面や方向との間に所定の関係があることを記載しているが、[110]方向や[1−10]方向がそれと等価な方向に置き換えられた場合には、前述した所定の関係が維持されるように、その他の面や方向についても置き換えられることとなる。 Similarly, for example, the [110] direction, the [101] direction, the [011] direction, the [1-10] direction, the [10-1] direction, the [01-1] direction, and the like are mutually equivalent directions. Therefore, the [110] direction and the [1-10] direction in the present specification can be replaced with these equivalent directions. Therefore, in the present application, when these equivalent directions are collectively described, typically <110 > Direction. In the present specification, it is described that there is a predetermined relationship between the [110] direction and the [1-10] direction and other surfaces and directions, but the [110] direction and [1-10] When the direction is replaced with an equivalent direction, other surfaces and directions are also replaced so that the predetermined relationship described above is maintained.
−炭化ケイ素下地膜−
炭化ケイ素下地膜3は、下地基板2の上面2bのうち、平坦面21上に設けられている。この炭化ケイ素下地膜3は、例えばシリコン単結晶基板の表面を改質してなる炭化膜であってもよく、下地基板2の上面にSiCを成膜して得られた炭化ケイ素膜であってもよい。また、炭化ケイ素下地膜3は、平坦面21のうちの一部のみに設けられていてもよい。
-Silicon carbide underlayer-
The silicon
炭化ケイ素下地膜3の結晶構造は、特に限定されないが、例えば、立方晶SiC(3C−SiC)とされる。なお、3C−SiC以外の結晶、例えば、4H−SiC、6H−SiCであってもよい。
Although the crystal structure of the
また、炭化ケイ素下地膜3の厚さは、特に限定されないが、1nm以上100nm以下であるのが好ましく、2nm以上50nm以下であるのがより好ましく、3nm以上10nm以下であるのがさらに好ましい。炭化ケイ素下地膜3の厚さを前記範囲内に設定することにより、シード層として必要かつ十分な厚さとなる。
Moreover, the thickness of the
なお、炭化ケイ素下地膜3の厚さが前記下限値を下回ると、炭化ケイ素下地膜3の厚さがシード層として不十分になるおそれがある。一方、炭化ケイ素下地膜3の厚さが前記上限値を上回ると、炭化ケイ素下地膜3の厚さが厚くなり過ぎるため、エピタキシャル成長の条件等によっては、炭化ケイ素下地膜3の影響が炭化ケイ素成長層4に及んでしまうおそれがある。
Note that if the thickness of the
また、炭化ケイ素下地膜3の厚さは、例えば、エリプソメトリ法等の光学的手法を用いた測定法により計測する、あるいは、単結晶基板1の断面を電子顕微鏡や光学顕微鏡等で観察し、観察像上において炭化ケイ素下地膜3の厚さを計測する、等の方法によって求められる。
Further, the thickness of the
また、炭化ケイ素下地膜3は、その全体が単結晶であることが好ましいが、必ずしもそれに限定されず、多結晶、微結晶、アモルファス晶であってもよい。
Further, the
なお、炭化ケイ素下地膜3は、平坦面21上の他、溝22内、すなわち第1結晶面221および第2結晶面222の少なくとも一部にも設けられていてもよいが、好ましくは平坦面21上のみに設けられる。これにより、一定の密度で設けられた炭化ケイ素下地膜3をシード層として、溝22内に向かって結晶を成長させることができるので、結晶欠陥のより少ない結晶を成長させることができる。その結果、より高品質な炭化ケイ素成長層4を得ることができる。
The
<単結晶基板の製造方法>
次に、本発明の単結晶基板の製造方法の実施形態について説明する。
<Method for producing single crystal substrate>
Next, an embodiment of a method for producing a single crystal substrate of the present invention will be described.
図5〜図9は、それぞれ本発明の単結晶基板の製造方法の実施形態を説明するための図である。 5 to 9 are diagrams for explaining embodiments of the method for producing a single crystal substrate of the present invention.
本実施形態に係る単結晶基板1の製造方法は、単結晶母材100とその表面の一部に設けられている第1マスク110とを備えるマスク付き母材120を用意する工程と、単結晶母材100の表面に第2マスク30を設ける工程と、単結晶母材100にエッチング処理を施し、溝22を形成する工程と、第1マスク110を除去する工程と、を有する。このような製造方法によれば、単結晶基板1を効率よく製造することができる。以下、各工程について順次説明する。
The method for manufacturing the single crystal substrate 1 according to the present embodiment includes a step of preparing a
[1]まず、単結晶母材100を用意する。単結晶母材100は、下地基板2の原料となるため、例えば、前述した下地基板2と同様の単結晶材料が挙げられる。
[1] First, a single
次いで、単結晶母材100の表面にマスク用被膜110’を設ける。ここでは、まず、単結晶母材100の表面全体を覆うようにマスク用被膜110’を成膜する(図5参照)。マスク用被膜110’は、後述する単結晶母材100のエッチング処理において耐性を有する材料で構成される。かかる材料としては、例えば、酸化ケイ素、窒化ケイ素等が挙げられる。
Next, a
次に、マスク用被膜110’の表面に感光性を有する被膜を形成する。そして、この感光性被膜に露光・現像処理を施すことにより、パターニングを施す。これにより、目的とする領域のみに設けられたレジスト膜130が得られる(図5参照)。
Next, a photosensitive coating is formed on the surface of the mask coating 110 '. Then, this photosensitive film is subjected to patterning by exposing and developing. Thereby, the resist
次に、パターニングされたレジスト膜130を介してマスク用被膜110’にエッチング処理を施す。これにより、マスク用被膜110’のうち、レジスト膜130に覆われていない領域がエッチングされる。その結果、後述する工程において形成しようとする溝22に対応する領域に設けられた第1マスク110が得られる(図6参照)。そして、単結晶母材100とその表面の一部に設けられた第1マスク110とを備えるマスク付き母材120が得られる。
その後、レジスト膜130を除去する。
Next, the
Thereafter, the resist
[2]次に、図7に示すように、単結晶母材100の表面に第2マスク30を形成する。この第2マスク30は、単結晶母材100の表面のうち第1マスク110で覆われていない領域に形成される。なお、第2マスク30は、第1マスク110の表面に形成されてもよいが、図7では省略している。
[2] Next, as shown in FIG. 7, a
第2マスク30の形成方法は、特に限定されないが、例えば、単結晶母材100の表面を改質(炭化処理)することによって形成する方法、単結晶母材100の上面に炭化ケイ素を成膜して形成する方法等が挙げられる。
The method for forming the
炭化処理は、炭素系ガス雰囲気中で単結晶母材100を加熱することにより行われる。炭化処理によれば、単結晶母材100の一部を炭化ケイ素に転化させるため、他の方法と比較して結晶性の高い第2マスク30を形成することができる。
The carbonization treatment is performed by heating the single
炭素系ガス雰囲気は、炭素系ガスを含む処理ガスで構成される。炭素系ガスとしては、炭素を含むガスであれば限定されないものの、例えば、エチレン(C2H4)の他、アセチレン(C2H2)、プロパン(C3H8)、メタン(CH4)、エタン(C2H6)、ノルマルブタン(n−C4H10)、イソブタン(i−C4H10)、ネオペンタン(neo−C5H12)等の炭化水素系ガスが挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。 The carbon-based gas atmosphere is composed of a processing gas containing a carbon-based gas. The carbon-based gas is not limited as long as it contains carbon. For example, in addition to ethylene (C 2 H 4 ), acetylene (C 2 H 2 ), propane (C 3 H 8 ), methane (CH 4 ) Hydrocarbon gases such as ethane (C 2 H 6 ), normal butane (n-C 4 H 10 ), isobutane (i-C 4 H 10 ), neopentane (neo-C 5 H 12 ), etc. 1 type or 2 types or more can be used in combination.
また、これらの炭化水素系ガスとその他のガスとの混合ガスであってもよい。その他のガスとしては、例えば、ケイ化水素系ガス、塩化ケイ素系ガス、炭化ケイ素系ガス等が挙げられる。 Further, it may be a mixed gas of these hydrocarbon gases and other gases. Examples of the other gas include hydrogen silicide-based gas, silicon chloride-based gas, and silicon carbide-based gas.
さらに、これらの処理ガスに対して、キャリアガス等の任意のガスが混合されてもよい。キャリアガスとしては、例えば、水素、窒素、ヘリウム、アルゴン等が挙げられる。キャリアガスが用いられる場合、処理ガス中の炭素系ガスの濃度は、炭化処理の速度等に応じて適宜設定されるものの、一例として0.1体積%以上30体積%以下であるのが好ましく、0.3体積%以上5体積%以下であるのがより好ましい。 Furthermore, any gas such as a carrier gas may be mixed with these processing gases. Examples of the carrier gas include hydrogen, nitrogen, helium, and argon. When a carrier gas is used, the concentration of the carbon-based gas in the processing gas is appropriately set according to the speed of carbonization, etc., but as an example, it is preferably 0.1% by volume to 30% by volume, More preferably, it is 0.3 volume% or more and 5 volume% or less.
炭化処理における単結晶母材100の加熱温度は、500℃以上1400℃以下であるのが好ましく、800℃以上1300℃以下であるのがより好ましく、950℃以上1200℃以下であるのがさらに好ましい。また、炭化処理における単結晶母材100の加熱時間は、前記加熱温度に曝される時間が0.5分以上であるのが好ましく、1分以上120分以下であるのがより好ましく、3分以上90分以下であるのがさらに好ましい。
The heating temperature of the single
加熱条件を前記範囲内に設定することにより、前述したような厚さの第2マスク30を形成することができる。また、付加される熱エネルギーを最適化することによって、炭化ケイ素への転化速度が最適化されるため、良質な第2マスク30を形成することができる。
By setting the heating condition within the above range, the
また、炭化処理は、常圧雰囲気、加圧雰囲気または減圧雰囲気のいずれで行われてもよいが、好ましくは単結晶母材100を納めた処理室内を排気しつつ、処理ガスを導入した状態で行うようにすればよい。一例として、処理ガス中の炭素系ガスの導入量は、10sccm以上100sccm以下とされる。
The carbonization treatment may be performed in any of a normal pressure atmosphere, a pressurized atmosphere, and a reduced pressure atmosphere, but preferably in a state in which a processing gas is introduced while exhausting the processing chamber containing the single
一方、炭化ケイ素の成膜処理では、例えばCVD法、蒸着法のような気相成膜法が用いられる。 On the other hand, in the film forming process of silicon carbide, for example, a vapor phase film forming method such as a CVD method or a vapor deposition method is used.
[3]次に、単結晶母材100にエッチング処理を施す。これにより溝22を形成する。
このエッチング処理では、単結晶母材100の上面のうち、第1マスク110の下方(第1マスク110に臨む領域)が除去されるようにエッチングされる。
[3] Next, the single
In this etching process, the upper surface of the single
このようなエッチング処理としては、例えば、第2マスク30を設けたマスク付き母材120をSiの昇華温度以上で加熱する処理が挙げられる。これにより、単結晶母材100に含まれるSi原子が昇華し易くなり、単結晶母材100と第1マスク110との隙間から外部に排出される。その結果、第1マスク110の下方がエッチングされ、図8に示すような溝22が形成される。
Examples of such an etching process include a process of heating the
なお、加熱温度は、単結晶母材100が置かれる空間の圧力等に応じて若干異なるものの、Si原子が昇華し得る温度でかつSiの融点以下の温度とされ、900℃以上1400℃以下の範囲であればよい。また、加熱時間は前記加熱温度に応じて適時設定されるが、加熱温度に曝される時間が0.5分以上60分以下であることが好ましい。
The heating temperature varies slightly depending on the pressure of the space in which the single
また、マスク付き母材120の加熱は、常圧雰囲気や加圧雰囲気において行われてもよいが、減圧雰囲気または還元雰囲気において行うことが好ましい。これにより、Si原子の昇華が促進されたり、酸化が防止されるため、単結晶母材100の変性を抑えつつエッチング処理を施すことができる。
Further, the heating of the base material with
この減圧雰囲気の圧力は大気圧未満であれば特に限定されないが、例えば0.5Pa以下とされる。
以上のようにして、第1マスク110の下方に溝22が形成される。
The pressure in the reduced-pressure atmosphere is not particularly limited as long as it is less than atmospheric pressure, but it is, for example, 0.5 Pa or less.
As described above, the
なお、単結晶母材100の上面のうち、第2マスク30が成膜されている領域では、エッチングが抑制される。このため、この領域には前述した平坦面21が形成されることとなる。
Note that etching is suppressed in a region where the
また、エッチング処理では、上記の加熱処理に代えて、第2マスク30を設けたマスク付き母材120をエッチングガスに曝す処理が用いられてもよい。
In the etching process, a process of exposing the
[4]次に、第1マスク110を除去する。
第1マスク110の除去には、例えばエッチング処理が用いられる。
[4] Next, the
For example, an etching process is used to remove the
以上のようにして図9に示す単結晶基板1が得られる。なお、図9に示す第2マスク30は、前述した図1に示す炭化ケイ素下地膜3として用いることができる。このため、第2マスク30については、除去されてもよいが、除去されることなく残すようにしてもよい。
The single crystal substrate 1 shown in FIG. 9 is obtained as described above. The
<炭化ケイ素基板の製造方法>
次に、図1に示す炭化ケイ素基板10を製造する方法の一例について説明する。
<Method for producing silicon carbide substrate>
Next, an example of a method for manufacturing the
炭化ケイ素基板10は、単結晶基板1上に炭化ケイ素成長層4をエピタキシャル成長させることで製造される。炭化ケイ素下地膜3は、炭化ケイ素成長層4をエピタキシャル成長させるためのシード層として機能する。
炭化ケイ素成長層4は、例えば処理室内に単結晶基板1を収納し、原料ガスを導入しつつ単結晶基板1を加熱することにより、炭化ケイ素下地膜3をシード層として成長する。その結果、図1に示す炭化ケイ素基板10が得られる。
The silicon carbide growth layer 4 is grown, for example, by containing the single crystal substrate 1 in a processing chamber and heating the single crystal substrate 1 while introducing a raw material gas, thereby using the
原料ガスとしては、炭素を含むガスとケイ素を含むガスとを所定の割合にて混合してなる混合ガス、炭素とケイ素とを所定の割合で含む炭素およびケイ素を含むガス、炭素を含むガスとケイ素を含むガスと炭素およびケイ素を含むガスとを所定の割合にて混合してなる複数種混合ガスが挙げられる。 As the source gas, a mixed gas obtained by mixing a gas containing carbon and a gas containing silicon at a predetermined ratio, carbon containing carbon and silicon at a predetermined ratio, a gas containing silicon, and a gas containing carbon Examples of the mixed gas include a gas containing silicon and a gas containing carbon and silicon mixed at a predetermined ratio.
このうち、炭素を含むガスとしては、例えば、エチレン(C2H4)の他、アセチレン(C2H2)、プロパン(C3H8)、メタン(CH4)、エタン(C2H6)、ノルマルブタン(n−C4H10)、イソブタン(i−C4H10)、ネオペンタン(neo−C5H12)等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。 Among these, as gas containing carbon, for example, acetylene (C 2 H 2 ), propane (C 3 H 8 ), methane (CH 4 ), ethane (C 2 H 6 ) in addition to ethylene (C 2 H 4 ). ), Normal butane (n-C 4 H 10 ), isobutane (i-C 4 H 10 ), neopentane (neo-C 5 H 12 ), etc., and a combination of one or more of these Can be used.
また、ケイ素を含むガスとしては、例えば、モノシラン(SiH4)、ジシラン(Si2H6)、トリシラン(Si3H8)、テトラシラン(Si4H10)、ジクロロシラン(SiH2Cl2)、テトラクロロシラン(SiCl4)、トリクロロシラン(SiHCl3)、ヘキサクロロジシラン(Si2Cl6)等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。 Examples of the gas containing silicon include monosilane (SiH 4 ), disilane (Si 2 H 6 ), trisilane (Si 3 H 8 ), tetrasilane (Si 4 H 10 ), dichlorosilane (SiH 2 Cl 2 ), Tetrachlorosilane (SiCl 4 ), trichlorosilane (SiHCl 3 ), hexachlorodisilane (Si 2 Cl 6 ) and the like can be mentioned, and one or more of these can be used in combination.
さらに、炭素およびケイ素を含むガスとしては、メチルシラン(SiH3CH3)、ジメチルシラン(SiH2(CH3)2)、トリメチルシラン(SiH(CH3)3)等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。 Furthermore, examples of the gas containing carbon and silicon include methylsilane (SiH 3 CH 3 ), dimethylsilane (SiH 2 (CH 3 ) 2 ), trimethylsilane (SiH (CH 3 ) 3 ), and the like. One kind or a combination of two or more kinds can be used.
また、エピタキシャル成長における加熱温度、すなわち、エピタキシャル成長時の単結晶基板1の温度は、600℃以上1400℃以下であるのが好ましく、800℃以上1350℃以下であるのがより好ましく、950℃以上1100℃以下であるのがさらに好ましい。なお、エピタキシャル成長における加熱時間は、炭化ケイ素成長層4の目的とする厚さに応じて適宜設定される。 The heating temperature in epitaxial growth, that is, the temperature of the single crystal substrate 1 during epitaxial growth is preferably 600 ° C. or higher and 1400 ° C. or lower, more preferably 800 ° C. or higher and 1350 ° C. or lower, and 950 ° C. or higher and 1100 ° C. More preferably, it is as follows. In addition, the heating time in epitaxial growth is suitably set according to the target thickness of the silicon carbide growth layer 4.
また、エピタキシャル成長における処理室内の圧力は、特に限定されないが、1×10−4Pa以上大気圧(100kPa)以下であるのが好ましく、1×10−3Pa以上10kPa以下であるのがより好ましい。 Moreover, the pressure in the processing chamber in the epitaxial growth is not particularly limited, but is preferably 1 × 10 −4 Pa or more and atmospheric pressure (100 kPa) or less, and more preferably 1 × 10 −3 Pa or more and 10 kPa or less.
以上のようにして炭化ケイ素下地膜3上に炭化ケイ素成長層4をエピタキシャル成長させることにより、高品質な炭化ケイ素成長層4を有する炭化ケイ素基板10を効率よく得ることができる。
By epitaxially growing silicon carbide growth layer 4 on
このような高品質な炭化ケイ素基板10は、例えば高性能のパワーデバイスを製造可能な半導体基板として好適に用いられる。
Such a high-quality
以上、本発明に係る単結晶基板、単結晶基板の製造方法および炭化ケイ素基板を、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではない。例えば、本発明に係る単結晶基板および炭化ケイ素基板は、それぞれ、上述した実施形態に任意の要素が付加されたものであってもよい。また、本発明に係る単結晶基板の製造方法は、上述した実施形態に任意の工程が追加されたものであってもよい。 The single crystal substrate, the method for manufacturing the single crystal substrate, and the silicon carbide substrate according to the present invention have been described based on the illustrated embodiment, but the present invention is not limited to this. For example, the single crystal substrate and the silicon carbide substrate according to the present invention may be obtained by adding arbitrary elements to the above-described embodiments. In addition, the method for manufacturing a single crystal substrate according to the present invention may be obtained by adding an arbitrary step to the above-described embodiment.
次に、本発明の具体的実施例について説明する。
1.炭化ケイ素基板の製造
(実施例1)
<1>まず、単結晶母材としてSi(001)面を主面とする6インチ(直径150mm、厚さ0.625mm)のシリコンウエハーを用意した。そして、表面をフッ酸等で洗浄した。
Next, specific examples of the present invention will be described.
1. Production of silicon carbide substrate (Example 1)
<1> First, a 6-inch (150 mm diameter, 0.625 mm thick) silicon wafer having a Si (001) surface as a main surface was prepared as a single crystal base material. Then, the surface was washed with hydrofluoric acid or the like.
次に、シリコンウエハーの全面にマスク用被膜を成膜した。続いて、マスク用被膜上にレジスト膜を形成した後、マスク用被膜をエッチングした。これにより、目的とする形状にパターニングされた第1マスクを有するマスク付き母材を得た。 Next, a mask film was formed on the entire surface of the silicon wafer. Subsequently, after a resist film was formed on the mask film, the mask film was etched. Thereby, the base material with a mask which has the 1st mask patterned by the target shape was obtained.
<2>次に、マスク付き母材の表面に第2マスクを形成した。なお、第2マスクの形成ではエチレンガスを使用し、1000℃で60分間加熱することにより、シリコンウエハーの表面を炭化させる処理を行った。 <2> Next, a second mask was formed on the surface of the base material with a mask. In forming the second mask, ethylene gas was used, and the surface of the silicon wafer was carbonized by heating at 1000 ° C. for 60 minutes.
<3>次に、第2マスクを設けたマスク付き母材にエッチング処理を施した。これにより、[011]方向に延在する溝と平坦面とが交互に並んだ下地基板を得た。このエッチング処理では、減圧雰囲気においてマスク付き母材を1000℃で30分間加熱する処理を行った。 <3> Next, the base material with a mask provided with the second mask was etched. As a result, a base substrate in which grooves extending in the [011] direction and flat surfaces were alternately arranged was obtained. In this etching process, the masked base material was heated at 1000 ° C. for 30 minutes in a reduced pressure atmosphere.
<4>次に、エッチング処理により第1マスクを除去した。これにより、下地基板と第2マスクとを備える単結晶基板を得た。 <4> Next, the first mask was removed by etching. As a result, a single crystal substrate including the base substrate and the second mask was obtained.
<5>次に、得られた単結晶基板上に炭化ケイ素成長層をエピタキシャル成長させた。これにより、炭化ケイ素基板を得た。なお、エピタキシャル成長では、原料ガスとしてエチレンガスおよびジクロロシランガスを使用し、1000℃で2時間加熱することにより、炭化ケイ素成長層を得るようにした。 <5> Next, a silicon carbide growth layer was epitaxially grown on the obtained single crystal substrate. Thereby, a silicon carbide substrate was obtained. In the epitaxial growth, ethylene gas and dichlorosilane gas were used as source gases, and the silicon carbide growth layer was obtained by heating at 1000 ° C. for 2 hours.
(実施例2〜16)
製造条件を表1または表2に示すように変更した以外は、実施例1と同様にして炭化ケイ素基板を得た。
(Examples 2 to 16)
A silicon carbide substrate was obtained in the same manner as in Example 1 except that the production conditions were changed as shown in Table 1 or 2.
(比較例1、2)
表1に示すように、平坦面が形成されないように製造条件を変更した以外は、実施例1と同様にして炭化ケイ素基板を得た。
(Comparative Examples 1 and 2)
As shown in Table 1, a silicon carbide substrate was obtained in the same manner as in Example 1 except that the production conditions were changed so that a flat surface was not formed.
(比較例3)
溝の形成プロセスを省略した以外は、実施例1と同様にして炭化ケイ素基板を得た。
(Comparative Example 3)
A silicon carbide substrate was obtained in the same manner as in Example 1 except that the groove forming process was omitted.
2.炭化ケイ素基板の評価
各実施例および各比較例で得られた炭化ケイ素基板について、結晶欠陥の密度を測定した。なお、結晶欠陥の密度は、炭化ケイ素基板の中心部の表面を原子間力顕微鏡(AFM : Atomic Force Microscope)で観察することにより測定した。
2. Evaluation of Silicon Carbide Substrate The density of crystal defects was measured for the silicon carbide substrates obtained in each Example and each Comparative Example. The density of crystal defects was measured by observing the surface of the central portion of the silicon carbide substrate with an atomic force microscope (AFM).
次いで、比較例3で得られた炭化ケイ素基板の結晶欠陥の密度を1としたとき、各実施例および各比較例で得られた炭化ケイ素基板の結晶欠陥の密度の相対値を算出した。そして、算出結果を以下の評価基準に照らして評価した。 Next, when the density of crystal defects in the silicon carbide substrate obtained in Comparative Example 3 was 1, relative values of the density of crystal defects in the silicon carbide substrates obtained in each Example and each Comparative Example were calculated. And the calculation result was evaluated in light of the following evaluation criteria.
<結晶欠陥の密度の評価基準>
◎:結晶欠陥の密度の相対値が0.5未満である
○:結晶欠陥の密度の相対値が0.5以上0.75未満である
△:結晶欠陥の密度の相対値が0.75以上1未満である
×:結晶欠陥の密度の相対値が1以上である
評価結果を表1、2に示す。
<Evaluation criteria for crystal defect density>
A: Relative value of density of crystal defects is less than 0.5 B: Relative value of density of crystal defects is 0.5 or more and less than 0.75 Δ: Relative value of density of crystal defects is 0.75 or more Less than 1 x: The relative value of the density of crystal defects is 1 or more.
表1から明らかなように、各実施例で得られた炭化ケイ素基板は、炭化ケイ素成長層が薄くても結晶欠陥の密度が相対的に低いことが認められた。このことから、本発明によれば、膜厚が薄くかつ高品質な炭化ケイ素成長層を製造し得ることが認められた。 As is clear from Table 1, it was confirmed that the silicon carbide substrate obtained in each example had a relatively low density of crystal defects even if the silicon carbide growth layer was thin. From this, it was recognized that according to the present invention, a high-quality silicon carbide growth layer having a thin film thickness can be produced.
1…単結晶基板、2…下地基板、2a…下面、2b…上面、3…炭化ケイ素下地膜、4…炭化ケイ素成長層、10…炭化ケイ素基板、21…平坦面、22…溝、30…第2マスク、91…結晶欠陥、92…結晶欠陥、93…会合点、100…単結晶母材、110…第1マスク、110’…マスク用被膜、120…マスク付き母材、130…レジスト膜、221…第1結晶面、222…第2結晶面、C…周期、W1…幅、W2…幅、α…角度、θ…開口角
DESCRIPTION OF SYMBOLS 1 ... Single crystal substrate, 2 ... Base substrate, 2a ... Lower surface, 2b ... Upper surface, 3 ... Silicon carbide base film, 4 ... Silicon carbide growth layer, 10 ... Silicon carbide substrate, 21 ... Flat surface, 22 ... Groove, 30 ... Second mask, 91 ... crystal defect, 92 ... crystal defect, 93 ... association point, 100 ... single crystal base material, 110 ... first mask, 110 '... mask coating, 120 ... mask base material, 130 ... resist
Claims (7)
前記平坦面上に設けられている炭化ケイ素下地膜と、
を有することを特徴とする単結晶基板。 A plurality of grooves including a first crystal face and a second crystal face opposite to the first crystal face on an inner surface and extending in a <110>direction; and a flat surface provided between the grooves; A base substrate comprising:
A silicon carbide underlayer provided on the flat surface;
A single crystal substrate characterized by comprising:
単結晶母材と前記単結晶母材の表面の一部に設けられているマスクとを備えるマスク付き母材を用意する工程と、
前記単結晶母材の表面に前記炭化ケイ素下地膜を形成する工程と、
前記単結晶母材にエッチング処理を施し、前記溝を形成する工程と、
前記マスクを除去する工程と、
を有することを特徴とする単結晶基板の製造方法。 A method for producing a single crystal substrate according to any one of claims 1 to 5,
Preparing a base material with a mask comprising a single crystal base material and a mask provided on a part of the surface of the single crystal base material;
Forming the silicon carbide underlayer on the surface of the single crystal base material;
Etching the single crystal base material to form the groove;
Removing the mask;
A method for producing a single crystal substrate, comprising:
前記単結晶基板上に成膜されている炭化ケイ素成長層と、
を有することを特徴とする炭化ケイ素基板。 The single crystal substrate according to any one of claims 1 to 5,
A silicon carbide growth layer formed on the single crystal substrate;
A silicon carbide substrate characterized by comprising:
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017133419A JP6958042B2 (en) | 2017-07-07 | 2017-07-07 | Single crystal substrate, manufacturing method of single crystal substrate and silicon carbide substrate |
PCT/JP2018/024623 WO2019009183A1 (en) | 2017-07-07 | 2018-06-28 | Single-crystal substrate, method for manufacturing single-crystal substrate, and silicon carbide substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017133419A JP6958042B2 (en) | 2017-07-07 | 2017-07-07 | Single crystal substrate, manufacturing method of single crystal substrate and silicon carbide substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019014629A true JP2019014629A (en) | 2019-01-31 |
JP6958042B2 JP6958042B2 (en) | 2021-11-02 |
Family
ID=64950994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017133419A Active JP6958042B2 (en) | 2017-07-07 | 2017-07-07 | Single crystal substrate, manufacturing method of single crystal substrate and silicon carbide substrate |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6958042B2 (en) |
WO (1) | WO2019009183A1 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4255866B2 (en) * | 1998-10-10 | 2009-04-15 | Hoya株式会社 | Silicon carbide film and manufacturing method thereof |
JP2006196631A (en) * | 2005-01-13 | 2006-07-27 | Hitachi Ltd | Semiconductor device and its manufacturing method |
-
2017
- 2017-07-07 JP JP2017133419A patent/JP6958042B2/en active Active
-
2018
- 2018-06-28 WO PCT/JP2018/024623 patent/WO2019009183A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2019009183A1 (en) | 2019-01-10 |
JP6958042B2 (en) | 2021-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100984261B1 (en) | METHOD FOR PREPARING SiC CRYSTAL AND SiC CRYSTAL | |
US11404269B2 (en) | Single crystal substrate with undulating ridges and silicon carbide substrate | |
JP2006321696A (en) | Method for manufacturing silicon carbide single crystal | |
US20070096109A1 (en) | Semiconductor material, production method thereof and semiconductor device | |
KR102136000B1 (en) | Method for producing silicon carbide single crystal epitaxial wafer and silicon carbide single crystal epitaxial wafer | |
JP6248532B2 (en) | 3C-SiC epitaxial layer manufacturing method, 3C-SiC epitaxial substrate, and semiconductor device | |
US9882010B2 (en) | Silicon carbide substrate and method for producing silicon carbide substrate | |
JP3742877B2 (en) | Method for producing SiC single crystal thin film | |
Hens et al. | Epitaxial growth of cubic silicon carbide on silicon using hot filament chemical vapor deposition | |
CN105576013B (en) | Silicon carbide film-equipped substrate, method for producing same, and semiconductor device | |
JP6958042B2 (en) | Single crystal substrate, manufacturing method of single crystal substrate and silicon carbide substrate | |
JP6958041B2 (en) | Single crystal substrate, manufacturing method of single crystal substrate and silicon carbide substrate | |
JP2016092399A (en) | Substrate with silicon carbide film, method for producing substrate with silicon carbide film, and semiconductor device | |
JP5573725B2 (en) | Method for manufacturing cubic silicon carbide semiconductor substrate | |
JP2014033068A (en) | Method for manufacturing silicon carbide semiconductor device and silicon carbide substrate | |
JP4311217B2 (en) | Method for growing 3C-SiC crystal | |
JP5267271B2 (en) | Semiconductor substrate manufacturing method and semiconductor substrate | |
JP2015078094A (en) | Sic layer forming method, 3c-sic epitaxial substrate manufacturing method, and 3c-sic epitaxial substrate | |
JP2018070435A (en) | Production method of semiconductor substrate | |
JP2019014628A (en) | Method for manufacturing substrate having silicon carbide film, substrate having silicon carbide film, and silicon carbide single crystal substrate | |
JP6627304B2 (en) | Substrate with silicon carbide film, semiconductor device, and method of manufacturing substrate with silicon carbide film | |
JP2017057118A (en) | METHOD FOR PRETREATING SiC SINGLE CRYSTAL SUBSTRATE AND METHOD FOR MANUFACTURING EPITAXIAL SiC WAFER | |
JP2014037325A (en) | Method for producing silicon carbide substrate and seed substrate used for the method | |
JP2014237581A (en) | Cubic silicon carbide semiconductor substrate | |
JP2016023117A (en) | Cubic crystal silicon carbide semiconductor substrate, and method for manufacturing cubic crystal silicon carbide semiconductor substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180910 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200409 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20200806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6958042 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |